JPH10284690A - 半導体集積回路装置及びその電源配線方法 - Google Patents
半導体集積回路装置及びその電源配線方法Info
- Publication number
- JPH10284690A JPH10284690A JP9088363A JP8836397A JPH10284690A JP H10284690 A JPH10284690 A JP H10284690A JP 9088363 A JP9088363 A JP 9088363A JP 8836397 A JP8836397 A JP 8836397A JP H10284690 A JPH10284690 A JP H10284690A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply line
- voltage drop
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 12
- 238000012795 verification Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 電圧降下を緩和して、回路の安定動作を保証
することができる半導体集積回路装置を提供することで
ある。 【解決手段】 所定の論理動作を行う論理回路部と、前
記論理回路部上に配設され該論理回路部へ電源電圧を供
給する第１の電源線と、前記論理回路部上に前記第１の
電源線と異なる層で配設され、且つ前記第１の電源線と
の交差部分でコンタクトを介して接続された第２の電源
線とを備えた半導体集積回路装置において、前記論理回
路部の電圧降下量が最小となるように、前記第１の電源
線と前記第２の電源線との間に設けられるコンタクトの
数と位置を設定した。
することができる半導体集積回路装置を提供することで
ある。 【解決手段】 所定の論理動作を行う論理回路部と、前
記論理回路部上に配設され該論理回路部へ電源電圧を供
給する第１の電源線と、前記論理回路部上に前記第１の
電源線と異なる層で配設され、且つ前記第１の電源線と
の交差部分でコンタクトを介して接続された第２の電源
線とを備えた半導体集積回路装置において、前記論理回
路部の電圧降下量が最小となるように、前記第１の電源
線と前記第２の電源線との間に設けられるコンタクトの
数と位置を設定した。
Description
【０００１】
【発明の属する技術分野】本発明は、論理ＬＳＩ等の半
導体集積回路装置、及びその電源配線方法に関する。
導体集積回路装置、及びその電源配線方法に関する。
【０００２】
【従来の技術】近年、論理ＬＳＩの大規模化と高集積化
により、論理回路部から発生する動作電流の電源線への
流量が増加し、さらに微細化による電源配線抵抗の増加
を原因とする電源線の電圧降下が大きくなる傾向にあ
る。電圧降下の大きい部分では論理ゲートの動作が遅く
なったり、誤動作したりすることがあり、看過できない
問題となってきている。
により、論理回路部から発生する動作電流の電源線への
流量が増加し、さらに微細化による電源配線抵抗の増加
を原因とする電源線の電圧降下が大きくなる傾向にあ
る。電圧降下の大きい部分では論理ゲートの動作が遅く
なったり、誤動作したりすることがあり、看過できない
問題となってきている。
【０００３】そこで、従来では、論理回路部に接続され
る基本電源線に加え、補強電源線を設けて、電圧降下の
緩和を図っている。
る基本電源線に加え、補強電源線を設けて、電圧降下の
緩和を図っている。
【０００４】図１２は、従来の論理ＬＳＩ内部における
電源配線のコンタクト配置パターンを示す平面図であ
る。
電源配線のコンタクト配置パターンを示す平面図であ
る。
【０００５】この論理ＬＳＩの電源配線は、論理回路部
上に格子状で配置された基本電源線１０１と、その基本
電源線１０１上の横方向に配置された補強電源線１０２
とを備えている。基本電源線１０１と補強電源線１０２
との全ての交点箇所にはコンタクト１０３が配置され、
このコンタクト１０３を介して基本電源線１０１と補強
電源線１０２とが電気的に接続されて論理回路部へ電源
を供給するようになっている。
上に格子状で配置された基本電源線１０１と、その基本
電源線１０１上の横方向に配置された補強電源線１０２
とを備えている。基本電源線１０１と補強電源線１０２
との全ての交点箇所にはコンタクト１０３が配置され、
このコンタクト１０３を介して基本電源線１０１と補強
電源線１０２とが電気的に接続されて論理回路部へ電源
を供給するようになっている。
【０００６】動作電流は、回路内部の全電源配線から回
路外枠の電源ピンへ向かって流れ出す。その動作電流に
よる電圧降下は、回路中心部から回路外枠への電源配線
抵抗に比例するため、電圧降下は回路中心部へ向かって
次第に大きくなり、回路中心部が最大となる。
路外枠の電源ピンへ向かって流れ出す。その動作電流に
よる電圧降下は、回路中心部から回路外枠への電源配線
抵抗に比例するため、電圧降下は回路中心部へ向かって
次第に大きくなり、回路中心部が最大となる。
【０００７】
【発明が解決しようとする課題】上記したように従来の
論理ＬＳＩでは、異層の電源線が交差する点には全てコ
ンタクトを配置しているが、コンタクトを全て置いただ
けでは電圧降下を十分緩和することはできず、回路誤動
作の恐れがあった。
論理ＬＳＩでは、異層の電源線が交差する点には全てコ
ンタクトを配置しているが、コンタクトを全て置いただ
けでは電圧降下を十分緩和することはできず、回路誤動
作の恐れがあった。
【０００８】この事実を示す電圧降下グラフを図１３に
示す。このグラフは、基本電源線１０１の縦方向を３０
０本、その横方向を１００本とし、さらに補強電源線１
０２を９本とした場合において、電圧降下が最大となっ
た位置での電圧降下の様子を表わしている。なお、補強
電源線１０２は、１０本の基本電源線１０１毎に１本配
置し、その幅は基本電源線１０１の幅の１０倍とする。
示す。このグラフは、基本電源線１０１の縦方向を３０
０本、その横方向を１００本とし、さらに補強電源線１
０２を９本とした場合において、電圧降下が最大となっ
た位置での電圧降下の様子を表わしている。なお、補強
電源線１０２は、１０本の基本電源線１０１毎に１本配
置し、その幅は基本電源線１０１の幅の１０倍とする。
【０００９】同図から明らかなように、電圧降下が最大
となる回路中心部ＣＥでは、回路誤動作の可能性がある
限界レベル（図中のＬＶ：例えば４．０３ｖ）まで電圧
が降下している。
となる回路中心部ＣＥでは、回路誤動作の可能性がある
限界レベル（図中のＬＶ：例えば４．０３ｖ）まで電圧
が降下している。
【００１０】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、電圧降下を緩
和して、回路の安定動作を保証する半導体集積回路装置
を提供することである。また、その他の目的は、電源配
線において、コンタクトの数と位置を最適化することが
できる半導体集積回路装置の電源配線方法を提供するこ
とである。
するためになされたもので、その目的は、電圧降下を緩
和して、回路の安定動作を保証する半導体集積回路装置
を提供することである。また、その他の目的は、電源配
線において、コンタクトの数と位置を最適化することが
できる半導体集積回路装置の電源配線方法を提供するこ
とである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明である半導体集積回路装置の特徴は、所
定の論理動作を行う論理回路部と、前記論理回路部上に
配設され該論理回路部へ電源電圧を供給する第１の電源
線と、前記論理回路部上に前記第１の電源線と異なる層
で配設され、且つ前記第１の電源線との交差部分でコン
タクトを介して接続された第２の電源線とを備えた半導
体集積回路装置において、前記論理回路部の電圧降下量
が最小となるように、前記第１の電源線と前記第２の電
源線との間に設けられるコンタクトの数と位置を設定し
たことにある。
に、第１の発明である半導体集積回路装置の特徴は、所
定の論理動作を行う論理回路部と、前記論理回路部上に
配設され該論理回路部へ電源電圧を供給する第１の電源
線と、前記論理回路部上に前記第１の電源線と異なる層
で配設され、且つ前記第１の電源線との交差部分でコン
タクトを介して接続された第２の電源線とを備えた半導
体集積回路装置において、前記論理回路部の電圧降下量
が最小となるように、前記第１の電源線と前記第２の電
源線との間に設けられるコンタクトの数と位置を設定し
たことにある。
【００１２】この第１の発明によれば、電源配線におい
て、コンタクトの数と位置が最適化され、電圧降下が緩
和される。
て、コンタクトの数と位置が最適化され、電圧降下が緩
和される。
【００１３】第２の発明である半導体集積回路装置の特
徴は、上記第１の発明において、前記第２の電源線は、
前記第１の電源線を電気的に補強する補強電源線とした
ことにある。
徴は、上記第１の発明において、前記第２の電源線は、
前記第１の電源線を電気的に補強する補強電源線とした
ことにある。
【００１４】この第２の発明によれば、電源配線におい
て、補強電源線とのコンタクトの数と位置が最適化さ
れ、電圧降下が緩和される。
て、補強電源線とのコンタクトの数と位置が最適化さ
れ、電圧降下が緩和される。
【００１５】第３の発明である半導体集積回路装置の電
源配線方法の特徴は、半導体集積回路装置の論理回路部
へ電源を供給するための第１の電源線、及びこの第１の
電源線と異なる層の第２の電源線を配線する第１のステ
ップと、前記第１のステップの後に装置内部の各位置で
の電圧降下値を求める第２のステップと、前記電圧降下
値が最大となる位置で前記第１と第２の電源線の間にコ
ンタクトを置く第３のステップとを有し、前記電圧降下
値が前回値よりも増加するまで前記第２のステップと前
記第３のステップとを順次繰り返し実行することにあ
る。
源配線方法の特徴は、半導体集積回路装置の論理回路部
へ電源を供給するための第１の電源線、及びこの第１の
電源線と異なる層の第２の電源線を配線する第１のステ
ップと、前記第１のステップの後に装置内部の各位置で
の電圧降下値を求める第２のステップと、前記電圧降下
値が最大となる位置で前記第１と第２の電源線の間にコ
ンタクトを置く第３のステップとを有し、前記電圧降下
値が前回値よりも増加するまで前記第２のステップと前
記第３のステップとを順次繰り返し実行することにあ
る。
【００１６】この第３の発明によれば、電圧降下の要因
である動作電流が多量に発生する区画から優先的に第２
の電源線へ動作電流を流すことができ、回路の電圧降下
が緩和される。
である動作電流が多量に発生する区画から優先的に第２
の電源線へ動作電流を流すことができ、回路の電圧降下
が緩和される。
【００１７】第４の発明である半導体集積回路装置の電
源配線方法の特徴は、半導体集積回路装置の論理回路部
へ電源を供給するための第１の電源線、及びこの第１の
電源線と異なる層の第２の電源線を配線すると共に、前
記第１の電源線と前記第２の電源線との交点間に全てコ
ンタクトを置く第１のステップと、前記第１のステップ
後に装置内部の各位置での電圧降下値を求める第２のス
テップと、前記電圧降下値が最小となる位置の前記コン
タクトを除去する第３のステップとを有し、前記電圧降
下値が前回値よりも増加するまで前記第２のステップと
前記第３のステップとを順次繰り返し実行することにあ
る。
源配線方法の特徴は、半導体集積回路装置の論理回路部
へ電源を供給するための第１の電源線、及びこの第１の
電源線と異なる層の第２の電源線を配線すると共に、前
記第１の電源線と前記第２の電源線との交点間に全てコ
ンタクトを置く第１のステップと、前記第１のステップ
後に装置内部の各位置での電圧降下値を求める第２のス
テップと、前記電圧降下値が最小となる位置の前記コン
タクトを除去する第３のステップとを有し、前記電圧降
下値が前回値よりも増加するまで前記第２のステップと
前記第３のステップとを順次繰り返し実行することにあ
る。
【００１８】この第４の発明によれば、電圧降下の要因
である動作電流が多量に発生する区画から優先的に第２
の電源線へ動作電流を流すことができ、回路の電圧降下
が緩和される。
である動作電流が多量に発生する区画から優先的に第２
の電源線へ動作電流を流すことができ、回路の電圧降下
が緩和される。
【００１９】第５の発明である半導体集積回路装置の電
源配線方法の特徴は、上記第３または第４の発明におい
て、前記第２の電源線を、前記第１の電源線を電気的に
補強する補強電源線としたことにある。
源配線方法の特徴は、上記第３または第４の発明におい
て、前記第２の電源線を、前記第１の電源線を電気的に
補強する補強電源線としたことにある。
【００２０】この第５の発明によれば、電圧降下の要因
である動作電流が多量に発生する区画から優先的に補強
電源線へ動作電流を流すことができる。
である動作電流が多量に発生する区画から優先的に補強
電源線へ動作電流を流すことができる。
【００２１】第６の発明である記憶媒体の特徴は、半導
体集積回路装置の論理回路部へ電源を供給するための第
１の電源線、及びこの第１の電源線と異なる層の第２の
電源線を配線する第１の手段と、前記第１の手段の後に
装置内部の各位置での電圧降下値を求める第２の手段
と、前記電圧降下値が最大となる位置で前記第１と第２
の電源線の間にコンタクトを置く第３の手段と、前記電
圧降下値が前回値よりも増加するまで前記第２の手段と
前記第３の手段とを順次繰り返し実行する第４の手段と
を記憶したことにある。
体集積回路装置の論理回路部へ電源を供給するための第
１の電源線、及びこの第１の電源線と異なる層の第２の
電源線を配線する第１の手段と、前記第１の手段の後に
装置内部の各位置での電圧降下値を求める第２の手段
と、前記電圧降下値が最大となる位置で前記第１と第２
の電源線の間にコンタクトを置く第３の手段と、前記電
圧降下値が前回値よりも増加するまで前記第２の手段と
前記第３の手段とを順次繰り返し実行する第４の手段と
を記憶したことにある。
【００２２】この第６の発明によれば、第１の手段から
第４の手段までを読み出し実行することにより、上記第
３の発明と同様の作用を呈する。
第４の手段までを読み出し実行することにより、上記第
３の発明と同様の作用を呈する。
【００２３】第７の発明である記憶媒体の特徴は、半導
体集積回路装置の論理回路部へ電源を供給するための第
１の電源線、及びこの第１の電源線と異なる層の第２の
電源線を配線すると共に、前記第１の電源線と前記第２
の電源線との交点間に全てコンタクトを置く第１の手段
と、前記第１の手段後に装置内部の各位置での電圧降下
値を求める第２の手段と、前記電圧降下値が最小となる
位置の前記コンタクトを除去する第３の手段と、前記電
圧降下値が前回値よりも増加するまで前記第２の手段と
前記第３の手段とを順次繰り返し実行する第４の手段と
を記憶したことにある。
体集積回路装置の論理回路部へ電源を供給するための第
１の電源線、及びこの第１の電源線と異なる層の第２の
電源線を配線すると共に、前記第１の電源線と前記第２
の電源線との交点間に全てコンタクトを置く第１の手段
と、前記第１の手段後に装置内部の各位置での電圧降下
値を求める第２の手段と、前記電圧降下値が最小となる
位置の前記コンタクトを除去する第３の手段と、前記電
圧降下値が前回値よりも増加するまで前記第２の手段と
前記第３の手段とを順次繰り返し実行する第４の手段と
を記憶したことにある。
【００２４】この第７の発明によれば、第１の手段から
第４の手段までを読み出し実行することにより、上記第
４の発明と同様の作用を呈する。
第４の手段までを読み出し実行することにより、上記第
４の発明と同様の作用を呈する。
【００２５】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明の半導体集積回路装
置の第１実施形態に係る論理ＬＳＩ内部の電源配線のコ
ンタクト配置パターンを示す平面図である。また、図２
（ａ），（ｂ）は、本発明の半導体集積回路装置の基本
的原理を示す電源配線のコンタクト配置パターンを示す
図であり、同図（ａ）は全体図、同図（ｂ）はそのＡ部
拡大図である。
基づいて説明する。図１は、本発明の半導体集積回路装
置の第１実施形態に係る論理ＬＳＩ内部の電源配線のコ
ンタクト配置パターンを示す平面図である。また、図２
（ａ），（ｂ）は、本発明の半導体集積回路装置の基本
的原理を示す電源配線のコンタクト配置パターンを示す
図であり、同図（ａ）は全体図、同図（ｂ）はそのＡ部
拡大図である。
【００２６】まず、第１実施形態を説明する前に、図２
を用いて本発明の基本的原理を説明する。
を用いて本発明の基本的原理を説明する。
【００２７】図２（ａ），（ｂ）に示す電源配線のコン
タクト配置パターンは、前記の図１２に示す論理ＬＳＩ
の電源配線において、中心部に１個ずつコンタクト１０
３を置いた場合を表わしている。なお、図２（ｂ）中の
Ｎｔｒは、ＮチャネルＭＯＳトランジスタの領域を示
し、Ｐｔｒは、ＰチャネルＭＯＳトランジスタの領域を
示している。
タクト配置パターンは、前記の図１２に示す論理ＬＳＩ
の電源配線において、中心部に１個ずつコンタクト１０
３を置いた場合を表わしている。なお、図２（ｂ）中の
Ｎｔｒは、ＮチャネルＭＯＳトランジスタの領域を示
し、Ｐｔｒは、ＰチャネルＭＯＳトランジスタの領域を
示している。
【００２８】このように、中心部に１個ずつコンタクト
１０３を配置した場合において、電圧降下が最大となっ
た位置での電圧降下グラフを、図１３の従来の電圧降下
グラフと対比して図３に示す。図３中の実線Ｐ１が図２
に示す本例の電圧降下の様子を表わし、破線Ｐ２が図１
３に示す従来例の電圧降下の様子を表わしている。
１０３を配置した場合において、電圧降下が最大となっ
た位置での電圧降下グラフを、図１３の従来の電圧降下
グラフと対比して図３に示す。図３中の実線Ｐ１が図２
に示す本例の電圧降下の様子を表わし、破線Ｐ２が図１
３に示す従来例の電圧降下の様子を表わしている。
【００２９】図３より明らかなように、異層の電源配線
の全ての交点にコンタクト１０３を配置する従来例に比
べて、中心部に１個ずつコンタクト１０３を配置した本
例の方が、回路中心部ＣＥの電圧降下が緩和されてい
る。これにより、本例では、回路の全ての位置におい
て、回路誤動作の可能性がある限界レベル（図中のＬ
Ｖ：例えば４．０３ｖ）まで電圧が降下することはな
く、回路の誤動作を防止することができる。
の全ての交点にコンタクト１０３を配置する従来例に比
べて、中心部に１個ずつコンタクト１０３を配置した本
例の方が、回路中心部ＣＥの電圧降下が緩和されてい
る。これにより、本例では、回路の全ての位置におい
て、回路誤動作の可能性がある限界レベル（図中のＬ
Ｖ：例えば４．０３ｖ）まで電圧が降下することはな
く、回路の誤動作を防止することができる。
【００３０】このように、論理ＬＳＩ内部の異層の電源
配線が交差している場合に、その交差箇所に全てコンタ
クトを置かない方が回路全体の電圧降下が少ない、とい
う検証事実に基づき、以下に述べる実施形態では、電源
配線におけるコンタクトの数と位置の最適化を行う。
配線が交差している場合に、その交差箇所に全てコンタ
クトを置かない方が回路全体の電圧降下が少ない、とい
う検証事実に基づき、以下に述べる実施形態では、電源
配線におけるコンタクトの数と位置の最適化を行う。
【００３１】次に、図１と図４を用いて本発明の第１実
施形態の構成を説明する。なお、図４は、図１に示した
論理ＬＳＩ内部の構造を示す断面図である。また、説明
の簡単化を図るため接地線の図示は省略してある。
施形態の構成を説明する。なお、図４は、図１に示した
論理ＬＳＩ内部の構造を示す断面図である。また、説明
の簡単化を図るため接地線の図示は省略してある。
【００３２】この論理ＬＳＩは、図４に示すように半導
体基板１１の主面側にウェル領域１２が形成され、さら
にそのウェル領域１２の表面側には、論理回路部を構成
する各ＭＯＳトランジスタのソース領域１２ａ及びドレ
イン領域１２ｂが形成されている。この半導体基板１１
の表面には絶縁層１３を介して基本電源線２１が格子状
に配線され（例えば縦：３５０本、横：８６本）、この
絶縁層１３内に埋設される形で各ＭＯＳトランジスタの
ゲート電極１４が形成されている。ここで、格子状に配
置された基本電源線２１の各交点は、図示しないコンタ
クトで接続されている。また、基本電源線２１はコンタ
クト１５を介してＰチャネルＭＯＳトランジスタのソー
ス領域１２ａと電気的に接続されている。
体基板１１の主面側にウェル領域１２が形成され、さら
にそのウェル領域１２の表面側には、論理回路部を構成
する各ＭＯＳトランジスタのソース領域１２ａ及びドレ
イン領域１２ｂが形成されている。この半導体基板１１
の表面には絶縁層１３を介して基本電源線２１が格子状
に配線され（例えば縦：３５０本、横：８６本）、この
絶縁層１３内に埋設される形で各ＭＯＳトランジスタの
ゲート電極１４が形成されている。ここで、格子状に配
置された基本電源線２１の各交点は、図示しないコンタ
クトで接続されている。また、基本電源線２１はコンタ
クト１５を介してＰチャネルＭＯＳトランジスタのソー
ス領域１２ａと電気的に接続されている。
【００３３】そして、基本電源線２１上には、補強電源
線２２（例えば横方向の基本電源線２１と同じ幅）が層
間絶縁膜２３を介して格子状に配設され、さらに基本電
源線２１と補強電源線２２の各交点にはコンタクト３１
が配置されている。このコンタクト３１は、後述する最
適化法によってその数と配置の位置が最適化されてお
り、図１のコンタクト配置パターンは、コンタクト３１
を１つでも削除したり追加したりすると、回路動作時に
おける最大の電位降下が悪化するようなコンタクト３１
の配置パターンとなっている。
線２２（例えば横方向の基本電源線２１と同じ幅）が層
間絶縁膜２３を介して格子状に配設され、さらに基本電
源線２１と補強電源線２２の各交点にはコンタクト３１
が配置されている。このコンタクト３１は、後述する最
適化法によってその数と配置の位置が最適化されてお
り、図１のコンタクト配置パターンは、コンタクト３１
を１つでも削除したり追加したりすると、回路動作時に
おける最大の電位降下が悪化するようなコンタクト３１
の配置パターンとなっている。
【００３４】例えば、図１の交差箇所Ｚ１，Ｚ２にコン
タクト３１を配置しない場合（最適化された図１の配置
パターン）では、図５の実線Ｐ１１に示すような電圧降
下状態となるのに対し、図１及び図５に示すように交差
箇所Ｚ１，Ｚ２にコンタクト３１を配置した場合（図１
の配置パターンにコンタクトを追加）では、図５の破線
Ｐ１２に示すような状態となり、電圧降下が悪化するの
が分かる。なお、図５のグラフは、図１の電圧降下が最
大となった位置（Ａ−Ｂ：回路中心部を通る部分）での
電圧降下の様子を表わしている。
タクト３１を配置しない場合（最適化された図１の配置
パターン）では、図５の実線Ｐ１１に示すような電圧降
下状態となるのに対し、図１及び図５に示すように交差
箇所Ｚ１，Ｚ２にコンタクト３１を配置した場合（図１
の配置パターンにコンタクトを追加）では、図５の破線
Ｐ１２に示すような状態となり、電圧降下が悪化するの
が分かる。なお、図５のグラフは、図１の電圧降下が最
大となった位置（Ａ−Ｂ：回路中心部を通る部分）での
電圧降下の様子を表わしている。
【００３５】このように、図１に示すような電源配線の
コンタクト配置パターンを持った論理ＬＳＩでは、全部
にコンタクトを置くよりも電圧降下が緩和でき、回路動
作を保証することができる。
コンタクト配置パターンを持った論理ＬＳＩでは、全部
にコンタクトを置くよりも電圧降下が緩和でき、回路動
作を保証することができる。
【００３６】次に、図１に示したコンタクト配置パター
ンを作成する方法を図６のフローチャートを参照しつつ
説明する。
ンを作成する方法を図６のフローチャートを参照しつつ
説明する。
【００３７】まず、ステップＳ１１では、論理ＬＳＩ内
部において基本電源線２１と補強電源線２２をチップ全
面に配線する。このとき、基本電源線２１と補強電源線
２２の間にはコンタクト３１は未だ置かない。この状態
を図７に示す。
部において基本電源線２１と補強電源線２２をチップ全
面に配線する。このとき、基本電源線２１と補強電源線
２２の間にはコンタクト３１は未だ置かない。この状態
を図７に示す。
【００３８】続く、ステップＳ１２においては、回路検
証計算を行い、回路動作時に電圧降下が最大となる位置
を求める。これは、論理ＬＳＩ内部でトランジスタ動作
時に発生した動作電流がＰチャネルＭＯＳトランジスタ
へ基本電源線２１から流れ出し、ＮチャネルＭＯＳトラ
ンジスタから接地線へ流れ込むことで、供給電圧が基本
電源線２１では降下し、接地線では上昇する現象であ
る。この電圧降下問題について、論理ＬＳＩ全面を例え
ばＳＰＩＣＥ解析などで検証計算して、論理ＬＳＩの各
位置での電位や電圧降下値を求める。
証計算を行い、回路動作時に電圧降下が最大となる位置
を求める。これは、論理ＬＳＩ内部でトランジスタ動作
時に発生した動作電流がＰチャネルＭＯＳトランジスタ
へ基本電源線２１から流れ出し、ＮチャネルＭＯＳトラ
ンジスタから接地線へ流れ込むことで、供給電圧が基本
電源線２１では降下し、接地線では上昇する現象であ
る。この電圧降下問題について、論理ＬＳＩ全面を例え
ばＳＰＩＣＥ解析などで検証計算して、論理ＬＳＩの各
位置での電位や電圧降下値を求める。
【００３９】そして、初めはステップＳ１３の判断処理
（後述する）の結果が否定（ＮＯ）となるので、そのま
まステップＳ１４へ移る。
（後述する）の結果が否定（ＮＯ）となるので、そのま
まステップＳ１４へ移る。
【００４０】ステップＳ１４では、論理ＬＳＩ内部で電
圧降下が最大の位置（Ａ−Ｂ：回路中心部を通る部分）
に基本電源線２１と補強電源線２２の間にコンタクト３
１を置く。ここでの電圧降下が最大の位置とは、前記ス
テップＳ１２で求めた情報を利用して割り出したもので
ある。この位置Ｚ３，Ｚ４と電圧降下の状態の例を図８
（ａ），（ｂ）に示す。
圧降下が最大の位置（Ａ−Ｂ：回路中心部を通る部分）
に基本電源線２１と補強電源線２２の間にコンタクト３
１を置く。ここでの電圧降下が最大の位置とは、前記ス
テップＳ１２で求めた情報を利用して割り出したもので
ある。この位置Ｚ３，Ｚ４と電圧降下の状態の例を図８
（ａ），（ｂ）に示す。
【００４１】再びステップＳ１２に戻り、回路検証計算
を行い、ステップＳ１３の条件（後述する）に適合する
かをチェックする。ステップＳ１３の条件を満たした
ら、手続きを停止する。条件を満たさなければ、ステッ
プＳ１４へ移り、手続きを続ける。条件を満たすまでの
ステップＳ１２からステップＳ１４までの繰り返し回数
をｉ（ｉ＝１、２、…）とする。
を行い、ステップＳ１３の条件（後述する）に適合する
かをチェックする。ステップＳ１３の条件を満たした
ら、手続きを停止する。条件を満たさなければ、ステッ
プＳ１４へ移り、手続きを続ける。条件を満たすまでの
ステップＳ１２からステップＳ１４までの繰り返し回数
をｉ（ｉ＝１、２、…）とする。
【００４２】ここで、ステップＳ１３の条件とは、ｉ＋
１回目の手続きにおいて、ｉ＋１番目に置いたコンタク
ト３１により論理ＬＳＩ内部の最大の電圧降下が、ｉ番
目のコンタクト３１を置いたときの電圧降下よりも増大
したら、手続きを停止することである。このとき、電圧
降下のグラフは図５の実線Ｐ１１に示すようになる。
１回目の手続きにおいて、ｉ＋１番目に置いたコンタク
ト３１により論理ＬＳＩ内部の最大の電圧降下が、ｉ番
目のコンタクト３１を置いたときの電圧降下よりも増大
したら、手続きを停止することである。このとき、電圧
降下のグラフは図５の実線Ｐ１１に示すようになる。
【００４３】以上、フローチャートに従い完成した電源
配線のコンタクト３１の配置状態の例が図１である。
配線のコンタクト３１の配置状態の例が図１である。
【００４４】上述したように、本実施形態の電源配線方
法では、回路動作時に電圧降下が最大の交差部分を優先
して電源配線間にコンタクト３１を順に置くようにし、
そのとき、電圧降下が増大する場合はその交差部分には
コンタクト３１を置かないものとした。これにより、電
源配線において、コンタクト３１の数と位置を最適化す
ることが可能になり、電圧降下を緩和できる電源配線が
実現する。
法では、回路動作時に電圧降下が最大の交差部分を優先
して電源配線間にコンタクト３１を順に置くようにし、
そのとき、電圧降下が増大する場合はその交差部分には
コンタクト３１を置かないものとした。これにより、電
源配線において、コンタクト３１の数と位置を最適化す
ることが可能になり、電圧降下を緩和できる電源配線が
実現する。
【００４５】次に、本発明の第２実施形態を説明する。
【００４６】第２実施形態では、上記図１のコンタクト
配置パターンを作成するための別の方法を説明する。
配置パターンを作成するための別の方法を説明する。
【００４７】本第２実施形態は、図９のフローチャート
に従い実施する。
に従い実施する。
【００４８】図９のステップＳ２１では、上記第１実施
形態でのステップＳ１１の段階とは反対に、論理ＬＳＩ
内部において基本電源線２１と補強電源線２２との間に
コンタクト３１を配線上の全ての交差箇所に置く。この
状態の例を図１０に示す。すなわち、図７に示す電源配
線の全交差箇所にコンタクトを置いた状態である。
形態でのステップＳ１１の段階とは反対に、論理ＬＳＩ
内部において基本電源線２１と補強電源線２２との間に
コンタクト３１を配線上の全ての交差箇所に置く。この
状態の例を図１０に示す。すなわち、図７に示す電源配
線の全交差箇所にコンタクトを置いた状態である。
【００４９】ステップＳ２２では、図６のステップＳ１
２の段階と同様に、回路検証計算を行い、論理ＬＳＩの
各位置における電圧降下値を求める。
２の段階と同様に、回路検証計算を行い、論理ＬＳＩの
各位置における電圧降下値を求める。
【００５０】そして、初めはステップＳ２３の判断処理
（後述する）の結果が否定（ＮＯ）となるので、そのま
まステップＳ２４へ移る。
（後述する）の結果が否定（ＮＯ）となるので、そのま
まステップＳ２４へ移る。
【００５１】ステップＳ２４では、ステップＳ２２の段
階の情報を利用して、論理ＬＳＩ内部で電圧降下が最小
の位置を求め、その位置での基本電源線２１と補強電源
線２２の間のコンタクト３１を消すことを行う。この位
置Ｚ５，Ｚ６、Ｚ７，Ｚ８と電圧降下の状態を図１１
（ａ），（ｂ）に示す。
階の情報を利用して、論理ＬＳＩ内部で電圧降下が最小
の位置を求め、その位置での基本電源線２１と補強電源
線２２の間のコンタクト３１を消すことを行う。この位
置Ｚ５，Ｚ６、Ｚ７，Ｚ８と電圧降下の状態を図１１
（ａ），（ｂ）に示す。
【００５２】再び、ステップＳ２２へ戻り、回路検証計
算を行い、ステップＳ２３の条件に適合するかをチェッ
クする。ステップＳ２３の条件を満たしたら、手続きを
停止する。条件を満たさなければ、ステップＳ２４の段
階へ移り、手続きを続ける。条件を満たすまでのステッ
プＳ２２からステップＳ２４までの繰り返し回数をｉ
（ｉ＝１、２、…）とする。
算を行い、ステップＳ２３の条件に適合するかをチェッ
クする。ステップＳ２３の条件を満たしたら、手続きを
停止する。条件を満たさなければ、ステップＳ２４の段
階へ移り、手続きを続ける。条件を満たすまでのステッ
プＳ２２からステップＳ２４までの繰り返し回数をｉ
（ｉ＝１、２、…）とする。
【００５３】ここで、ステップＳ２３の条件とは、ｉ＋
１回目の手続きにおいて、ｉ＋１番目に消したコンタク
ト３１により論理ＬＳＩ内部の最大の電圧降下が、ｉ番
目にコンタクト３１を消したときよりも増大したら停止
することである。このとき、電圧降下のグラフは図５の
実線Ｐ１１に示すようになる。
１回目の手続きにおいて、ｉ＋１番目に消したコンタク
ト３１により論理ＬＳＩ内部の最大の電圧降下が、ｉ番
目にコンタクト３１を消したときよりも増大したら停止
することである。このとき、電圧降下のグラフは図５の
実線Ｐ１１に示すようになる。
【００５４】上述したように、本実施形態の電源配線方
法では、基本電源線２１と補強電源線２２間にコンタク
ト３１を全て置いた後、回路動作時において除去するこ
とで電圧降下量が減少するコンタクトから順に消すよう
にした。これにより、電源配線において、コンタクト３
１の数と位置を最適化することが可能になり、電圧降下
を緩和できる電源配線が実現する。また、論理回路部に
動作電流を多量に発生するブロックが多いほど、上記第
１実施形態の方法に比べて本実施形態の方法が早く最適
化を実現できる。
法では、基本電源線２１と補強電源線２２間にコンタク
ト３１を全て置いた後、回路動作時において除去するこ
とで電圧降下量が減少するコンタクトから順に消すよう
にした。これにより、電源配線において、コンタクト３
１の数と位置を最適化することが可能になり、電圧降下
を緩和できる電源配線が実現する。また、論理回路部に
動作電流を多量に発生するブロックが多いほど、上記第
１実施形態の方法に比べて本実施形態の方法が早く最適
化を実現できる。
【００５５】なお、本発明は、上記のフローチャート
（図６または図９）に従ったプログラムを記憶媒体（メ
モリ）に格納し、コンピュータ等で動作させることによ
り、上述の電源配線方法を実現させることも可能であ
る。この場合、上記プログラムを格納した記憶媒体が本
発明を構成する。
（図６または図９）に従ったプログラムを記憶媒体（メ
モリ）に格納し、コンピュータ等で動作させることによ
り、上述の電源配線方法を実現させることも可能であ
る。この場合、上記プログラムを格納した記憶媒体が本
発明を構成する。
【００５６】
【発明の効果】以上詳細に説明したように、第１の発明
である半導体集積回路装置によれば、論理回路部の電圧
降下量が最小となるように、第１の電源線と第２の電源
線との間に設けられるコンタクトの数と位置を設定した
ので、電源配線において、コンタクトの数と位置を最適
化することができ、電圧降下を緩和することが可能にな
る。さらに、電圧降下を最小限に抑えられるため、論理
回路部内のトランジスタの正常動作と回路の安定動作を
保証することができる。
である半導体集積回路装置によれば、論理回路部の電圧
降下量が最小となるように、第１の電源線と第２の電源
線との間に設けられるコンタクトの数と位置を設定した
ので、電源配線において、コンタクトの数と位置を最適
化することができ、電圧降下を緩和することが可能にな
る。さらに、電圧降下を最小限に抑えられるため、論理
回路部内のトランジスタの正常動作と回路の安定動作を
保証することができる。
【００５７】第２の発明である半導体集積回路装置によ
れば、上記第１の発明において、第２の電源線は、第１
の電源線を電気的に補強する補強電源線としたので、電
源配線において、補強電源線とのコンタクトの数と位置
を最適化することができる。
れば、上記第１の発明において、第２の電源線は、第１
の電源線を電気的に補強する補強電源線としたので、電
源配線において、補強電源線とのコンタクトの数と位置
を最適化することができる。
【００５８】第３の発明である半導体集積回路装置の電
源配線方法によれば、半導体集積回路装置の論理回路部
へ電源を供給するための第１の電源線、及びこの第１の
電源線と異なる層の第２の電源線を配線する第１のステ
ップと、前記第１のステップの後に装置内部の各位置で
の電圧降下値を求める第２のステップと、前記電圧降下
値が最大となる位置で前記第１と第２の電源線の間にコ
ンタクトを置く第３のステップとを有し、前記電圧降下
値が前回値よりも増加するまで前記第２のステップと前
記第３のステップとを順次繰り返し実行するようにした
ので、電源配線において、コンタクトの数と位置を最適
化することができ、回路の電圧降下を緩和することがで
きる。さらに、電圧降下を最小限に抑えられるため、論
理回路部内のトランジスタの正常動作と回路の安定動作
を保証することができる。
源配線方法によれば、半導体集積回路装置の論理回路部
へ電源を供給するための第１の電源線、及びこの第１の
電源線と異なる層の第２の電源線を配線する第１のステ
ップと、前記第１のステップの後に装置内部の各位置で
の電圧降下値を求める第２のステップと、前記電圧降下
値が最大となる位置で前記第１と第２の電源線の間にコ
ンタクトを置く第３のステップとを有し、前記電圧降下
値が前回値よりも増加するまで前記第２のステップと前
記第３のステップとを順次繰り返し実行するようにした
ので、電源配線において、コンタクトの数と位置を最適
化することができ、回路の電圧降下を緩和することがで
きる。さらに、電圧降下を最小限に抑えられるため、論
理回路部内のトランジスタの正常動作と回路の安定動作
を保証することができる。
【００５９】第４の発明である半導体集積回路装置の電
源配線方法によれば、半導体集積回路装置の論理回路部
へ電源を供給するための第１の電源線、及びこの第１の
電源線と異なる層の第２の電源線を配線すると共に、前
記第１の電源線と前記第２の電源線との交点間に全てコ
ンタクトを置く第１のステップと、前記第１のステップ
後に装置内部の各位置での電圧降下値を求める第２のス
テップと、前記電圧降下値が最小となる位置の前記コン
タクトを除去する第３のステップとを有し、前記電圧降
下値が前回値よりも増加するまで前記第２のステップと
前記第３のステップとを順次繰り返し実行するようにし
たので、論理回路部に動作電流を多量に発生するブロッ
クが多いほど、上記第４の発明よりも早く最適化を実現
できる。
源配線方法によれば、半導体集積回路装置の論理回路部
へ電源を供給するための第１の電源線、及びこの第１の
電源線と異なる層の第２の電源線を配線すると共に、前
記第１の電源線と前記第２の電源線との交点間に全てコ
ンタクトを置く第１のステップと、前記第１のステップ
後に装置内部の各位置での電圧降下値を求める第２のス
テップと、前記電圧降下値が最小となる位置の前記コン
タクトを除去する第３のステップとを有し、前記電圧降
下値が前回値よりも増加するまで前記第２のステップと
前記第３のステップとを順次繰り返し実行するようにし
たので、論理回路部に動作電流を多量に発生するブロッ
クが多いほど、上記第４の発明よりも早く最適化を実現
できる。
【００６０】第５の発明である半導体集積回路装置の電
源配線方法によれば、上記第３または第４の発明におい
て、第２の電源線を、第１の電源線を電気的に補強する
補強電源線としたので、補強電源線とのコンタクトの数
と位置を最適化することができる。
源配線方法によれば、上記第３または第４の発明におい
て、第２の電源線を、第１の電源線を電気的に補強する
補強電源線としたので、補強電源線とのコンタクトの数
と位置を最適化することができる。
【００６１】第６の発明である記憶媒体によれば、第１
の手段から第４の手段までを読み出し実行することによ
り、上記第３の発明と同等の効果を奏する。
の手段から第４の手段までを読み出し実行することによ
り、上記第３の発明と同等の効果を奏する。
【００６２】第７の発明である記憶媒体によれば、第１
の手段から第４の手段までを読み出し実行することによ
り、上記第４の発明と同等の効果を奏する。
の手段から第４の手段までを読み出し実行することによ
り、上記第４の発明と同等の効果を奏する。
【図１】本発明の半導体集積回路装置の第１実施形態に
係る論理ＬＳＩ内部の電源配線のコンタクト配置パター
ンを示す平面図である。
係る論理ＬＳＩ内部の電源配線のコンタクト配置パター
ンを示す平面図である。
【図２】本発明の半導体集積回路装置の基本的原理を示
す電源配線のコンタクト配置パターンを示す図である。
す電源配線のコンタクト配置パターンを示す図である。
【図３】最大電圧降下の比較グラフである。
【図４】図１に示した論理ＬＳＩ内部の構造を示す断面
図である。
図である。
【図５】コンタクト配置パターンからコンタクトを一個
取り除く前後の最大の電圧降下グラフである。
取り除く前後の最大の電圧降下グラフである。
【図６】第１実施形態の電源配線方法を示すフローチャ
ートである。
ートである。
【図７】図６のステップＳ１１でのコンタクト配置パタ
ーン図である。
ーン図である。
【図８】コンタクトを置く位置と電圧降下の状態のグラ
フである。
フである。
【図９】第２実施形態の電源配線方法を示すフローチャ
ートである。
ートである。
【図１０】図９のステップＳ２１でのコンタクト配置パ
ターン図である。
ターン図である。
【図１１】コンタクトを置く位置と電圧降下の状態のグ
ラフである。
ラフである。
【図１２】従来の論理ＬＳＩ内部の電源配線のコンタク
ト配置パターンを示す平面図である。
ト配置パターンを示す平面図である。
【図１３】従来のコンタクト配置パターンでの最大電圧
降下を示すグラフである。
降下を示すグラフである。
２１ 基本電源線 ２２ 補強電源線 ３１ コンタクト ＣＥ 論理ＬＳＩの中心部
Claims (7)
- 【請求項１】 所定の論理動作を行う論理回路部と、前
記論理回路部上に配設され該論理回路部へ電源電圧を供
給する第１の電源線と、前記論理回路部上に前記第１の
電源線と異なる層で配設され、且つ前記第１の電源線と
の交差部分でコンタクトを介して接続された第２の電源
線とを備えた半導体集積回路装置において、 前記論理回路部の電圧降下量が最小となるように、前記
第１の電源線と前記第２の電源線との間に設けられるコ
ンタクトの数と位置を設定したことを特徴とする半導体
集積回路装置。 - 【請求項２】 前記第２の電源線は、前記第１の電源線
を電気的に補強する補強電源線であることを特徴とする
請求項１記載の半導体集積回路装置。 - 【請求項３】 半導体集積回路装置の論理回路部へ電源
を供給するための第１の電源線、及びこの第１の電源線
と異なる層の第２の電源線を配線する第１のステップ
と、 前記第１のステップの後に装置内部の各位置での電圧降
下値を求める第２のステップと、 前記電圧降下値が最大となる位置で前記第１と第２の電
源線の間にコンタクトを置く第３のステップとを有し、 前記電圧降下値が前回値よりも増加するまで前記第２の
ステップと前記第３のステップとを順次繰り返し実行す
ることを特徴とする半導体集積回路装置の電源配線方
法。 - 【請求項４】 半導体集積回路装置の論理回路部へ電源
を供給するための第１の電源線、及びこの第１の電源線
と異なる層の第２の電源線を配線すると共に、前記第１
の電源線と前記第２の電源線との交点間に全てコンタク
トを置く第１のステップと、 前記第１のステップ後に装置内部の各位置での電圧降下
値を求める第２のステップと、 前記電圧降下値が最小となる位置の前記コンタクトを除
去する第３のステップとを有し、 前記電圧降下値が前回値よりも増加するまで前記第２の
ステップと前記第３のステップとを順次繰り返し実行す
ることを特徴とする半導体集積回路装置の電源配線方
法。 - 【請求項５】 前記第２の電源線は、前記第１の電源線
を電気的に補強する補強電源線であることを特徴とする
請求項３または請求項４記載の半導体集積回路装置の電
源配線方法。 - 【請求項６】 半導体集積回路装置の論理回路部へ電源
を供給するための第１の電源線、及びこの第１の電源線
と異なる層の第２の電源線を配線する第１の手段と、 前記第１の手段の後に装置内部の各位置での電圧降下値
を求める第２の手段と、 前記電圧降下値が最大となる位置で前記第１と第２の電
源線の間にコンタクトを置く第３の手段と、 前記電圧降下値が前回値よりも増加するまで前記第２の
手段と前記第３の手段とを順次繰り返し実行する第４の
手段とを記憶したことを特徴とする記憶媒体。 - 【請求項７】 半導体集積回路装置の論理回路部へ電源
を供給するための第１の電源線、及びこの第１の電源線
と異なる層の第２の電源線を配線すると共に、前記第１
の電源線と前記第２の電源線との交点間に全てコンタク
トを置く第１の手段と、 前記第１の手段後に装置内部の各位置での電圧降下値を
求める第２の手段と、 前記電圧降下値が最小となる位置の前記コンタクトを除
去する第３の手段と、 前記電圧降下値が前回値よりも増加するまで前記第２の
手段と前記第３の手段とを順次繰り返し実行する第４の
手段とを記憶したことを特徴とする記憶媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9088363A JPH10284690A (ja) | 1997-04-07 | 1997-04-07 | 半導体集積回路装置及びその電源配線方法 |
| US09/053,045 US6058257A (en) | 1997-04-07 | 1998-04-01 | Integrated circuit, design method for the same, and memory storing the program for executing the design method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9088363A JPH10284690A (ja) | 1997-04-07 | 1997-04-07 | 半導体集積回路装置及びその電源配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284690A true JPH10284690A (ja) | 1998-10-23 |
Family
ID=13940732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9088363A Pending JPH10284690A (ja) | 1997-04-07 | 1997-04-07 | 半導体集積回路装置及びその電源配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6058257A (ja) |
| JP (1) | JPH10284690A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002032037A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002040961A (ja) * | 2000-07-28 | 2002-02-08 | Nec Corp | 表示装置 |
| JP2007287908A (ja) * | 2006-04-17 | 2007-11-01 | Nec Electronics Corp | 半導体集積回路及び半導体集積回路の設計方法 |
| JP2007299003A (ja) * | 2000-05-12 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2008085269A (ja) * | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置の電源配線における各出力ドライバへの電源電圧供給方法、その電源配線の設計方法、およびその半導体装置 |
| JP2011034090A (ja) * | 2000-05-12 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8102347B2 (en) | 2004-12-06 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2012169644A (ja) * | 2012-04-04 | 2012-09-06 | Renesas Electronics Corp | 半導体集積回路及び半導体集積回路の設計方法 |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2016051875A (ja) * | 2014-09-02 | 2016-04-11 | 株式会社ソシオネクスト | 半導体装置 |
| JP2016086058A (ja) * | 2014-10-24 | 2016-05-19 | 株式会社ソシオネクスト | 半導体装置および半導体装置の給電方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3206643B2 (ja) * | 1997-08-08 | 2001-09-10 | 日本電気株式会社 | 半導体集積回路の設計方法 |
| US6308307B1 (en) | 1998-01-29 | 2001-10-23 | Texas Instruments Incorporated | Method for power routing and distribution in an integrated circuit with multiple interconnect layers |
| US6140184A (en) * | 1998-06-01 | 2000-10-31 | Motorola, Inc. | Method of changing the power dissipation across an array of transistors |
| US6324677B1 (en) * | 1999-02-23 | 2001-11-27 | Agere Systems Guardian Corp. | Integrated circuit layout design |
| JP4491113B2 (ja) * | 1999-06-14 | 2010-06-30 | セイコーエプソン株式会社 | 半導体集積回路の設計方法 |
| JP3349989B2 (ja) * | 1999-06-18 | 2002-11-25 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路装置及びそのレイアウト方法及び装置 |
| US6388332B1 (en) * | 1999-08-10 | 2002-05-14 | Philips Electronics North America Corporation | Integrated circuit power and ground routing |
| JP3641260B2 (ja) * | 2002-09-26 | 2005-04-20 | 株式会社東芝 | 固体撮像装置 |
| US7557779B2 (en) | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4287294B2 (ja) * | 2004-01-21 | 2009-07-01 | 株式会社東芝 | 自動設計方法、自動設計装置、及び半導体集積回路 |
| JP2006173492A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| EP2226641A3 (en) | 2005-07-05 | 2010-10-06 | Freescale Semiconductor, Inc. | Device and method for compensating for voltage drops |
| EP1952214A1 (en) | 2005-11-15 | 2008-08-06 | Freescale Semiconductor, Inc. | Device and method for compensating for voltage drops |
| US8782585B2 (en) * | 2011-07-13 | 2014-07-15 | The Regents Of The University Of California | Methods for integrated circuit C4 ball placement |
| CN113419485B (zh) * | 2021-06-25 | 2022-07-15 | 吉安砺芯半导体有限责任公司 | 定位打孔方法、设备、存储介质及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2901087B2 (ja) * | 1989-10-17 | 1999-06-02 | 株式会社東芝 | 半導体集積回路の電源配線設計方法及び電源配線設計装置 |
| US5618744A (en) * | 1992-09-22 | 1997-04-08 | Fujitsu Ltd. | Manufacturing method and apparatus of a semiconductor integrated circuit device |
-
1997
- 1997-04-07 JP JP9088363A patent/JPH10284690A/ja active Pending
-
1998
- 1998-04-01 US US09/053,045 patent/US6058257A/en not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011034090A (ja) * | 2000-05-12 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9536468B2 (en) | 2000-05-12 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10867557B2 (en) | 2000-05-12 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007299003A (ja) * | 2000-05-12 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US10354589B2 (en) | 2000-05-12 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9013377B2 (en) | 2000-05-12 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4637873B2 (ja) * | 2000-05-12 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015207009A (ja) * | 2000-05-12 | 2015-11-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8125415B2 (en) | 2000-05-12 | 2012-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9514670B2 (en) | 2000-05-12 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2016027427A (ja) * | 2000-05-12 | 2016-02-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2002032037A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2002040961A (ja) * | 2000-07-28 | 2002-02-08 | Nec Corp | 表示装置 |
| JP4593740B2 (ja) * | 2000-07-28 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 表示装置 |
| US8547315B2 (en) | 2004-12-06 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9123625B2 (en) | 2004-12-06 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8228277B2 (en) | 2004-12-06 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8102347B2 (en) | 2004-12-06 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007287908A (ja) * | 2006-04-17 | 2007-11-01 | Nec Electronics Corp | 半導体集積回路及び半導体集積回路の設計方法 |
| JP2008085269A (ja) * | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置の電源配線における各出力ドライバへの電源電圧供給方法、その電源配線の設計方法、およびその半導体装置 |
| JP2012169644A (ja) * | 2012-04-04 | 2012-09-06 | Renesas Electronics Corp | 半導体集積回路及び半導体集積回路の設計方法 |
| JP2016051875A (ja) * | 2014-09-02 | 2016-04-11 | 株式会社ソシオネクスト | 半導体装置 |
| JP2016086058A (ja) * | 2014-10-24 | 2016-05-19 | 株式会社ソシオネクスト | 半導体装置および半導体装置の給電方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6058257A (en) | 2000-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10284690A (ja) | 半導体集積回路装置及びその電源配線方法 | |
| US7343570B2 (en) | Methods, systems, and media to improve manufacturability of semiconductor devices | |
| US6502226B2 (en) | Semiconductor device, semiconductor device design method, semiconductor device design method recording medium, and semiconductor device design support system | |
| US7647574B2 (en) | Basic cell design method for reducing the resistance of connection wiring between logic gates | |
| JP4287294B2 (ja) | 自動設計方法、自動設計装置、及び半導体集積回路 | |
| JP3231741B2 (ja) | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 | |
| TWI719090B (zh) | 用於修改界定電路組件之標準單元布局之電腦實施系統及方法 | |
| JPH10335472A (ja) | レイアウト設計方法およびレイアウト設計装置 | |
| US6532581B1 (en) | Method for designing layout of semiconductor device, storage medium having stored thereon program for executing the layout designing method, and semiconductor device | |
| US8276110B2 (en) | Reducing voltage drops in power networks using unused spaces in integrated circuits | |
| US7650584B2 (en) | Application specific semiconductor integrated circuit and its manufacturing method thereof | |
| US20010011362A1 (en) | Semiconductor layout design method and apparatus | |
| TW200428238A (en) | Method of determining arrangement of wire in semiconductor integrated circuit | |
| Tai et al. | Morphed standard cell layouts for pin length reduction | |
| US6886142B2 (en) | Semiconductor device having embedded array | |
| JP4786989B2 (ja) | 半導体集積回路装置 | |
| JP2004104039A (ja) | 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 | |
| JP2002217300A (ja) | セル配置方法 | |
| JP2006065403A (ja) | 自動設計方法、自動設計プログラム及び半導体集積回路 | |
| JP3925679B2 (ja) | 半導体装置および半導体設計装置 | |
| JP2001308190A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2008205399A (ja) | 半導体集積回路の設計方法 | |
| JP2000082093A5 (ja) | ||
| JPH05120372A (ja) | ゲートアレイの設計方式 | |
| JP2000056446A (ja) | 半導体集積回路及び半導体集積回路設計方法 |