CN1790712A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1790712A
CN1790712A CNA2005101083680A CN200510108368A CN1790712A CN 1790712 A CN1790712 A CN 1790712A CN A2005101083680 A CNA2005101083680 A CN A2005101083680A CN 200510108368 A CN200510108368 A CN 200510108368A CN 1790712 A CN1790712 A CN 1790712A
Authority
CN
China
Prior art keywords
wiring
power
supply
supply wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101083680A
Other languages
English (en)
Other versions
CN100474587C (zh
Inventor
岸下景介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1790712A publication Critical patent/CN1790712A/zh
Application granted granted Critical
Publication of CN100474587C publication Critical patent/CN100474587C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

由第一电源布线、第二电源布线和用于网状电源布线的触点组成的网状电源布线，通过用于带状电源布线的触点，与在比形成网状电源布线的布线层更接近衬底的布线层上形成的带状电源布线相连接。在比形成带状电源布线的布线层更接近衬底的布线层上形成的单元电源布线，通过用于单元电源布线的触点，与带状电源布线相连接。

Description

半导体器件
相关申请的交叉引用
本非临时申请要求于2004年12月17日提交的日本专利申请No.2004-366609的优先权，其全部内容通过参考引入本申请。
技术领域
本发明涉及一种具有多个布线层的半导体器件，并且更特别地涉及半导体器件的布线结构。
背景技术
在半导体器件中，用于向电路元件供给电功率的电源布线(source wiring)的布线电阻必须设得足够小。否则，当电路元件开始工作，电流流过电源布线时会产生严重的压降，引起电路元件的工作滞后和错误工作的增加。就此而论，半导体器件中电源布线的设计，成为关系到近来半导体器件规模和集成度增加的关键因素。
尤其是，功率消耗大的半导体器件在电源布线中将遇到显著的压降，并因此，需求能够用较小的压降稳定地向电路元件供电的电源布线结构。
在具有能够稳定供电的电源布线结构的半导体器件中，有一种器件其电源布线布置成网状，且电源布线的宽度对应于半导体芯片上各自电路元件所需功率的总和(例如，参见日本专利申请公开No.5-335484A)。
图8为表示传统半导体器件的电源布线结构的平面视图。而图9为表示图8中所示各构成元件的位置关系的立体视图。
如附图中所示，传统半导体衬底600包括：网状电源布线610，其由在一个布线层上形成的第一电源布线620、在另一布线层上形成的第二电源布线630和用于网状电源布线的触点640组成；单元电源布线650，其在比形成网状电源布线610的层低的层上形成；用于单元电源布线的触点660；和电路元件670。
第一电源布线620和第二电源布线630的宽度以及数量对应于电路元件670所需功率的总和。
用于网状电源布线的触点640连接第一电源布线620和第二电源布线630。
用于单元电源布线的触点660使第二电源布线630和单元电源布线650彼此连接。
在如此构造的半导体器件中，当网状电源布线610通过供电端子(未示出)连接到电源(或接地)时，通过用于单元电源布线的触点660和单元电源布线650，稳定地向电路元件670供电。
然而，上述传统半导体器件存在下列问题。
通常，网状电源布线610占据最上面的布线层和紧接其下的布线层，而单元电源布线650位于最下面的布线层。因此，在形成第二电源布线630的布线层与形成单元电源布线650的布线层之间有多个布线层。
就此，为了连接网状电源布线610和单元电源布线650彼此交叉的部分，必需形成很多穿过多个布线层的用于单元电源布线的触点660。即，用于单元电源布线的触点660会消耗多个布线层中的布线资源(布线所需的区域)，这反过来限制了信号布线的有效布线。
特别地，与用于高集成度半导体器件的布线层数量的增加相关联，在网状电源布线610和单元电源布线650之间的布线层数量增加，使得用于单元电源布线的触点660消耗布线资源的影响加剧。
此外，与半导体器件制造技术进展中的布线小型化相关联，每单位长度的布线电阻增加。然而，在例如约0.13μm工艺的阶段中，仅加宽网状电源布线610和单元电源布线650的布线宽度，不能达到电源布线的布线电阻的充分降低。这样，难以抑制要供给到电路元件670的电源电压的压降。
在小型化的布线中，为提高生产产量，限制了布线宽度的上限，使得即使在所有的电源布线的宽度都设成尽可能地大，也难以充分抑制电源电压的压降。
网状电源布线610占据的上面两个布线层通常具有比其他布线层低的每单位长度的布线电阻，并因此，它可用于布置具有较高频率的信号布线。同时，由于为了降低电源布线的布线电阻，网状电源布线610的布线间隔变得更窄，所以更多地消耗了上面两个布线层中用于信号布线的布线资源。结果，具有较高频率的信号布线不得不形成在其他的布线层上。这使得信号布线的定时劣化，并且不可避免地增加了半导体器件的面积以补偿布线资源的短缺。
此外，定时劣化使许多用于对其采取对策的设计步骤复杂化，引起设计周期的增加。而且，半导体器件面积的增加引起由于电源布线的线路长度增加而导致的电源电压的压降增加，并由于降低了半导体器件的产量而增加了制造成本。
发明内容
鉴于上述问题开发了本发明，且本发明的目的是提供一种高度集成的半导体器件，这是通过确保更多用于信号布线的布线资源，同时通过抑制电源电压的压降来维持半导体器件稳定工作来实现的。
为达到上述目的，本发明提供一种具有衬底和多个布线层的半导体器件，该多个布线层包括第一、第二、第三和第四布线层，该半导体器件包括：
多个第一电源布线，彼此平行地形成在第一布线层上；
多个第二电源布线，以与第一电源布线成直角交叉的方向形成在第二布线层上，设置第二布线层比第一布线层更接近衬底；
多个第三电源布线，形成在第三布线层上，设置第三布线层比第二布线层更接近衬底；
多个第四电源布线，形成在第四布线层上，设置第四布线层比第三布线层更接近衬底；
第一触点，在第一电源布线和第二电源布线彼此交叉的部分处，使第一电源布线之一与第二电源布线之一彼此连接；
第二触点，使第三电源布线之一与第一电源布线和第二电源布线中的至少一个彼此连接；以及
第三触点，使第三电源布线之一与第四电源布线之一彼此连接。
利用上述结构，减少了穿过在第一布线层和第三布线层之间的布线层的触点数量，与传统的半导体器件相比，确保了更多用于信号布线的布线资源(布线所需的区域)，并实现了半导体器件的更高集成。此外，提供第三电源布线，可增加用于供电的布线数量，使得电源布线的布线电阻降低。
本发明的另一方面在于，在上述半导体器件中，第三电源布线中的至少一个与第二电源布线交叉或是平行地覆盖有第二电源布线的对应一个。
本发明的又一方面在于，在上述半导体器件中，第三电源布线分别平行地覆盖有第二电源布线。
利用上述结构，第二电源布线和第三电源布线可直接通过触点彼此连接，从而可以减少第二布线层中以及在第一布线层和第二布线层之间的布线层中的触点数量，确保更多用于信号布线的布线资源。
本发明的一个不同方面在于，在上述半导体器件中，第二触点形成在其中第一电源布线和第三电源布线彼此交叉的部分以及其中第二电源布线和第三电源布线彼此交叉的部分中的至少一个部分处。
在上述结构中，第二触点形成在其中第一电源布线和第三电源布线彼此交叉的部分以及其中第二电源布线和第三电源布线彼此交叉的部分中的至少一个部分处，确保更加多用于信号布线的布线资源。
本发明的另外一个不同方面在于，在上述半导体器件中，提供第一布线层离衬底最远。
在上述结构中，第一电源布线形成在离衬底最远的布线层上。因此，可确保在第一布线层和第三布线层之间的布线层中有更加多用于信号布线的布线资源。
本发明的另一方面在于，在上述半导体器件中，设定第一电源布线、第二电源布线和第三电源布线各自的布线宽度和各自的布线间隔，使得被供给电源功率的电路元件中电源电压的压降量变成预定值或更小。
利用上述结构，可将适当的电源电压供给到半导体器件中的电路元件。
本发明的又一方面在于，在上述半导体器件中，信号布线形成在第一布线层、第二布线层和第三布线层中。
本发明的一个不同方面在于，在上述半导体器件中，在投影到衬底的平面上，第一电源布线、第二电源布线和第三电源布线覆盖有电路元件。
利用上述结构，除用于电源布线的布线资源外，第一布线层、第二布线层和第三布线层的布线资源可有效地用于信号布线。
本发明的另外一个不同方面在于，在上述半导体器件中，其中第四电源布线与第三电源布线成直角交叉。
在上述结构中，第四电源布线与第三电源布线成直角交叉，从而有利于通过第三触点连接第三电源布线和第四电源布线。
本发明的另一方面在于，在该半导体器件中，第三触点形成在其中第三电源布线和第四电源布线彼此交叉的部分中的至少一个部分处。
在上述结构中，第三触点形成在其中第三电源布线和第四电源布线彼此交叉的部分中的至少一个部分处，确保了更多用于信号布线的布线资源。
附图说明
图1是表示根据本发明实施例1的半导体器件结构的平面视图；
图2是表示在根据本发明实施例1的半导体器件中电源布线等的位置关系的立体视图；
图3是表示根据本发明实施例2的半导体器件结构的平面视图；
图4是表示在根据本发明实施例2的半导体器件中电源布线等的位置关系的立体视图；
图5是表示根据本发明实施例3的半导体器件结构的平面视图；
图6是表示根据本发明实施例4的半导体器件结构的平面视图；
图7是表示根据本发明实施例5的半导体器件结构的平面视图；
图8是说明传统半导体器件结构的平面视图；
图9是表示在传统半导体器件中电源布线等的位置关系的立体视图。
具体实施方式
以下将参照附图描述本发明的实施例。
<实施例1>
图1是表示根据本发明实施例1的半导体器件100的结构的平面视图。
半导体器件100具有多个布线层，且如图所示包括：如同网状的电源布线(网状电源布线)，其由多个第一电源布线110、多个第二电源布线120和用于网状电源布线的多个触点130组成；多个带状电源布线140；用于带状电源布线的多个触点150；多个标准单元160；多个单元电源布线170；和用于单元电源布线的多个触点180。
图2是表示在第一电源布线110等之间的位置关系的立体图。这里，在下列描述中，为方便起见，形成第一电源布线110的布线层位于上侧。
例如，在半导体器件的最上层，以预定间隔彼此平行地形成第一电源布线110，并通过供电端子(未示出)将第一电源布线110连接到电源(或接地)。
在从最上层一侧看去的投影平面上与第一电源布线110成直角交叉的方向中，将第二电源布线120形成在比形成第一电源布线110的布线层低的布线层上。第二电源布线120以预定间隔彼此平行地布置。
第一电源布线110和第二电源布线120的布线宽度和布线间隔根据被供给电源功率的诸如标准单元160等的电路元件的功率消耗来确定。
如图1和图2中所示，在第一电源布线110和第二电源布线120彼此交叉的部分处，形成用于网状电源布线的触点130，以便使第一电源布线110和第二电源布线120彼此连接。
网状电源布线可用作VDD布线，用于以高电位向标准单元160供给电源功率，或用作VSS布线，用于以低电位向标准单元160供给电源功率。
以与第二电源布线120相同的方向，在形成第二电源布线120的布线层和提供标准单元160的布线层之间的布线层上，例如在比形成标准单元160的布线层高一层的布线层上，彼此平行地布置带状电源布线140。带状电源布线140的布线宽度和布线间隔根据被供给电源功率的诸如标准单元160等的电路元件的功率消耗来确定。
在第一电源布线110和带状电源布线140彼此交叉的部分处，形成用于带状电源布线的触点150，以便连接第一电源布线110和带状电源布线140。
标准单元160是在由单元电源布线170供给的电源电压(或接地电压)下工作的电路。
对应于标准单元160的位置，在提供标准单元160的布线层中形成单元电源布线170，以便向各自的标准单元160供给电源功率(或接地电压)。
用于单元电源布线的触点180在带状电源布线140和单元电源布线170彼此交叉的部分处将它们彼此连接。
尽管未在图1等中示出，但在其中形成第一电源布线110、第二电源布线120、带状电源布线140等的布线层中，另外还形成信号布线。此外，尽管未在图2中示出，但在半导体器件100中，在形成第二电源布线120的布线层和形成带状电源布线140的布线层之间，插入至少一个布线层。
在如上构造的半导体器件100中，对应于标准单元160的位置，间隔地布置单元电源布线170，同时第一电源布线110、第二电源布线120和带状电源布线140的布线间隔可设成比单元电源布线170的布线间隔宽。因此，用于带状电源布线的触点150的数量可减少到比用于单元电源布线的触点180的数量小的数量(即，与传统半导体器件中用于单元电源布线的触点660的数量大致对应的数量)。
特别是与传统半导体器件相比，带状电源布线140的提供，能够使形成第一电源布线110的布线层和形成带状电源布线140的布线层之间的布线层中用于信号布线的布线资源(布线所需的区域)增加。随着位于形成第二电源布线120的布线层和形成带状电源布线140的布线层之间的布线层数量增加，以及随着位于形成带状电源布线140的布线层和形成单元电源布线170的布线层之间的布线层数量减小，通过减少触点带来的该布线资源的增加会变得更大。
依次通过第一电源布线110、用于带状电源布线的触点150、带状电源布线140、用于单元电源布线的触点180以及单元电源布线170，向标准单元160供给电源功率(或接地电压)。带状电源布线140的提供，能够使用于供电的布线数量增加，降低了电源布线的布线电阻。换句话说，由于仅通过第一电源布线110和第二电源布线120无法提供足够的供电引起的电压降可以减小，使半导体器件可以稳定工作。
此外，尽管半导体器件最上面两个布线层具有比其他布线层低的每单位长度的布线电阻，并因此具有能够布置例如具有较高频率的信号布线的优势，但这样的信号布线本来是不可以形成在上面的布线层中。然而，如上所述通过提供带状电源布线，减少了触点的数量，使得网状电源布线在半导体器件的上面两个布线层中消耗的布线资源可以减少，实现了在上面的布线层中形成具有较高频率的信号布线。
<实施例2>
描述一种与实施例1相比能够进一步减少用于供电的触点数量同时增加布线资源的例子。
这里，在下列实施例中，与实施例1中具有相同功能的构成元件被赋予相同的参考标号，并省略其描述。
图3是表示根据本发明实施例2的半导体器件200的结构的平面视图。图4是表示半导体器件200的各构成元件的位置关系的立体视图。
如图3和图4中所示，半导体200与实施例1中的半导体器件不同之处在于，在从形成第一电源布线110的布线层看去时，第二电源布线120与带状电源布线140彼此覆盖，以及用于网状电源布线的触点130和用于带状电源布线的触点150都形成在其中第一电源布线110和第二电源布线120彼此交叉的部分处。
如上所述，当所有的带状电源布线140与各自的第二电源布线120平行布置且覆盖有各自的第二电源布线120时，从上方看去，用于网状电源布线的触点130和用于带状电源布线的触点150可形成在相同的点。换句话说，可以形成触点穿过第一电源布线110，经过第二电源布线120穿到带状电源布线140。
因此，与实施例1中的器件相比，穿过在形成第一电源布线110的布线层和第二电源布线120的布线层之间的多个布线层的触点数量可以减少，同时用于信号布线的布线资源进一步增加。
<实施例3>
图5是表示根据本发明实施例3的半导体器件300的结构的平面视图。
不同于实施例2的半导体器件中形成带状电源布线140一一对应于第二电源布线120，在半导体器件300中，带状电源布线140形成为对应于某些第二电源布线120。确定形成带状电源布线140的数量，使得电源电压的压降值落在容许范围内。
与上述每一个实施例相比，利用上述布置，可以进一步减少用于带状电源布线的触点150和用于单元电源布线的触点180的数量。
另外，当如上确定带状电源布线140的数量时，可减少带状电源布线140的数量，增加在形成带状电源布线140的布线层上形成的信号布线390(在图5中)的布线资源。
<实施例4>
图6是表示根据本发明实施例4的半导体器件400的结构的平面视图。
在半导体器件400中，用于带状电源布线的触点150形成在第一电源布线110和带状电源布线140彼此交叉的某些部分处，不同于实施例1等中形成用于带状电源布线的触点150一一对应于第一电源布线110和带状电源布线140彼此交叉的所有部分。
在半导体器件400中，确定用于带状电源布线的触点150的数量，使得电源电压的压降值落在容许范围内。
应该注意，在图6中仅指示了一个用于网状电源布线的触点130，但是它可以提供在第一电源布线110和第二电源布线120彼此交叉的每一个部分处。
如上所述，用于带状电源布线的触点150布置在某些交叉处，从而可以增加在形成带状电源布线140的布线层上面的布线层中用于信号布线的布线资源。随着在形成第二电源布线120的布线层和形成带状电源布线140的布线层之间的布线层数量变大，该布线资源的增加变得更大。
<实施例5>
图7是说明根据本发明实施例5的半导体器件500的结构的平面视图。
不同于实施例2的器件中用于单元电源布线的触点180形成在带状电源布线140和单元电源布线170彼此交叉的所有部分处，在半导体器件500中，用于单元电源布线的触点180形成在带状电源布线140和单元电源布线170彼此交叉的某些部分处。确定用于单元电源布线的触点180的数量，使得电源电压的压降值落在容许范围内。
因此，在本实施例中，可以增加在位于形成带状电源布线140的布线层和形成单元电源布线170的布线层之间的布线层中用于信号布线的布线资源。
应该注意，在每一个实施例中，形成第一电源布线110、第二电源布线120和带状电源布线140的各自布线层可以用作用于信号布线的布线层。
此外，第一电源布线110、第二电源布线120和带状电源布线140可以布置成在投影到衬底的平面上覆盖有诸如晶体管的电路元件。
而且，在投影到衬底的平面上，带状电源布线140可以与第二电源布线120交叉，而不是与其平行布置。
如上所述，根据本发明的半导体器件展示出以下效果：抑制了电源电压的压降，保持了半导体器件的稳定工作，以及确保了更多用于信号布线的布线资源，并且作为具有多个布线层的半导体器件，根据本发明的半导体器件是有用的。

Claims (10)

1.一种半导体器件，具有衬底和多个布线层，所述多个布线层包括第一、第二、第三和第四布线层，所述半导体器件包括：
多个第一电源布线，彼此平行地形成在所述第一布线层上；
多个第二电源布线，以与所述第一电源布线成直角交叉的方向形成在所述第二布线层上，设置所述第二布线层比所述第一布线层更接近所述衬底；
多个第三电源布线，形成在所述第三布线层上，设置所述第三布线层比所述第二布线层更接近所述衬底；
多个第四电源布线，形成在所述第四布线层上，设置所述第四布线层比所述第三布线层更接近所述衬底；
第一触点，在所述第一电源布线和所述第二电源布线彼此交叉的部分处，使所述第一电源布线之一与所述第二电源布线之一彼此连接；
第二触点，使所述第三电源布线之一与所述第一电源布线和所述第二电源布线中的至少一个彼此连接；以及
第三触点，使所述第三电源布线之一与所述第四电源布线之一彼此连接。
2.根据权利要求1所述的半导体器件，
其中，所述第三电源布线中的至少一个与所述第二电源布线交叉或平行地覆盖有所述第二电源布线的对应一个。
3.根据权利要求2所述的半导体器件，
其中，所述第三电源布线分别平行地覆盖有所述第二电源布线。
4.根据权利要求1至3之一所述的半导体器件，
其中，所述第二触点形成在其中所述第一电源布线和所述第三电源布线彼此交叉的部分以及其中所述第二电源布线和所述第三电源布线彼此交叉的部分中的至少一个部分处。
5.根据权利要求1所述的半导体器件，
其中，所述第一布线层离所述衬底最远。
6.根据权利要求1所述的半导体器件，
其中，设定所述第一电源布线、所述第二电源布线和所述第三电源布线各自的布线宽度和各自的布线间隔，使得被供给电源功率的电路元件中电源电压的压降量变成预定值或更小。
7.根据权利要求1所述的半导体器件，
其中，信号布线形成在所述第一布线层、所述第二布线层和所述第三布线层中。
8.根据权利要求1所述的半导体器件，
其中，在投影到所述衬底的平面上，所述第一电源布线、所述第二电源布线和所述第三电源布线覆盖有电路元件。
9.根据权利要求1所述的半导体器件，
其中，所述第四电源布线与所述第三电源布线成直角交叉。
10.根据权利要求9所述的半导体器件，
其中，所述第三触点形成在其中所述第三电源布线和所述第四电源布线彼此交叉的部分中的至少一个部分处。
CNB2005101083680A 2004-12-17 2005-10-13 半导体器件 Expired - Fee Related CN100474587C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP366609/2004 2004-12-17
JP2004366609A JP2006173492A (ja) 2004-12-17 2004-12-17 半導体装置

Publications (2)

Publication Number Publication Date
CN1790712A true CN1790712A (zh) 2006-06-21
CN100474587C CN100474587C (zh) 2009-04-01

Family

ID=36594565

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101083680A Expired - Fee Related CN100474587C (zh) 2004-12-17 2005-10-13 半导体器件

Country Status (3)

Country Link
US (1) US7525198B2 (zh)
JP (1) JP2006173492A (zh)
CN (1) CN100474587C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103620A (ja) * 2005-10-04 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびにその配線装置
JP2009054702A (ja) * 2007-08-24 2009-03-12 Panasonic Corp 半導体集積回路
JP5389352B2 (ja) * 2007-12-06 2014-01-15 ローム株式会社 半導体装置
JP5820412B2 (ja) 2013-03-08 2015-11-24 株式会社東芝 半導体集積回路
US9536827B1 (en) * 2016-02-26 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structures
JP6966686B2 (ja) * 2016-10-21 2021-11-17 株式会社ソシオネクスト 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335484A (ja) 1992-06-01 1993-12-17 Hitachi Ltd 半導体集積回路の電源配線方法
JP3917683B2 (ja) * 1996-04-25 2007-05-23 株式会社ルネサステクノロジ 半導体集積回路装置
JPH10284690A (ja) * 1997-04-07 1998-10-23 Toshiba Corp 半導体集積回路装置及びその電源配線方法
JP4109340B2 (ja) * 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
US6308307B1 (en) * 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
JP2004296695A (ja) * 2003-03-26 2004-10-21 Matsushita Electric Ind Co Ltd 電源配線方法及び半導体装置
JP2004349436A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd 半導体集積回路の電源配線設計方法

Also Published As

Publication number Publication date
US7525198B2 (en) 2009-04-28
US20060131612A1 (en) 2006-06-22
JP2006173492A (ja) 2006-06-29
CN100474587C (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
CN1089491C (zh) 半导体器件
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN101034704A (zh) 半导体集成电路装置及半导体集成电路装置的电源布线法
CN1790712A (zh) 半导体器件
CN1750251A (zh) 半导体装置的设计方法及半导体装置
CN1714442A (zh) 半导体器件
CN1127428A (zh) 半导体装置及其制造方法，存储器心部及外围电路芯片
CN1610971A (zh) 具有垂直连接电容器的电子装置及其制造方法
CN1921108A (zh) 半导体封装及其制造方法
CN101080958A (zh) 部件内置模块及其制造方法
CN1601735A (zh) 半导体器件及其制造方法
CN1472808A (zh) 半导体装置
CN1327616A (zh) 集成电路电力和地线路
US8456025B2 (en) Semiconductor chip having staggered arrangement of bonding pads
CN1790706A (zh) 多层构成半导体微型组件
CN1641874A (zh) 多芯片封装
CN1218386C (zh) 芯片大小插件、印刷电路板、和设计印刷电路板的方法
CN1917206A (zh) 集成电路的电源地网络及其布置方法
CN1577840A (zh) 半导体器件的堆叠封装
CN1274020C (zh) 半导体集成电路装置
CN2636411Y (zh) 多芯片封装结构
CN1523672A (zh) 半导体集成电路器件
CN1716590A (zh) 半导体器件及其制造方法
US9087831B2 (en) Semiconductor module including first and second wiring portions separated from each other
CN101030565A (zh) 高频集成电路封装构造及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20171013

CF01 Termination of patent right due to non-payment of annual fee