CN1218386C - 芯片大小插件、印刷电路板、和设计印刷电路板的方法 - Google Patents

芯片大小插件、印刷电路板、和设计印刷电路板的方法 Download PDF

Info

Publication number
CN1218386C
CN1218386C CN011189517A CN01118951A CN1218386C CN 1218386 C CN1218386 C CN 1218386C CN 011189517 A CN011189517 A CN 011189517A CN 01118951 A CN01118951 A CN 01118951A CN 1218386 C CN1218386 C CN 1218386C
Authority
CN
China
Prior art keywords
port
chip size
group
piece
size plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN011189517A
Other languages
English (en)
Other versions
CN1346149A (zh
Inventor
朴勉周
苏秉世
李相元
李东镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1346149A publication Critical patent/CN1346149A/zh
Application granted granted Critical
Publication of CN1218386C publication Critical patent/CN1218386C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种芯片大小插件，含有在插件底面的各侧上排列成数行数列的第一和第二组外部信号端口。第一组信号线行间间隔大于第二组信号线行间间隔。该插件安装在印刷电路板，印刷电路板在数个芯片大小插件区的每一个中含有相应的焊接点。因此，第一组焊接点相邻行之间间隔大于第二组焊接点相邻行之间的间隔，使得数条第一信号线可在芯片大小插件区的每一个中，在第一焊接点的每对相邻行之间相邻地延伸。

Description

芯片大小插件、印刷电路板、和设计印刷电路板的方法
技术领域
本发明涉及芯片大小插件(chip scale package)、和芯片大小插件安装在上面以便集成化的印刷电路板。更具体地说，本发明涉及芯片大小插件的外部端口的布局设计，和相应的印刷电路板的端口和信号线(连线)的布局。
背景技术
在基于芯片的技术中，为了满足最小化和高速运行的最新要求，芯片插件越来越轻型化、薄型化和小型化。并且，使芯片的运行速度受到最严重限制的特征是芯片插件的电特性。尤其是，将芯片与外部器件相连接的引脚的电特性可以极大地影响芯片插件的运行速度。因此，围绕它们引脚的物理结构和排列已经开发了各种类型的芯片插件。
低速运行的芯片插件具有引线框架、和沿着插件一侧单行排列的数个引脚。但是，这样的排列使可以容纳的引脚数目受到限制。插件越小，这种限制就越严重。并且，由于在焊接点与芯片插件之间存在着大量的电感、寄生电容和电阻等，这样的引脚排列不适用于进行高速运行所要求的芯片插件。
为了克服这样的限制，芯片大小插件(CSP)已经发展成其中数个引脚(或球端)沿着网格，即二维排列。这样的芯片大小插件的优点在于引脚(球端)的电寄生因子(electrical parasitic factor)小于由引线框架构成的可比插件的电寄生因子。因此，可以把芯片大小插件做得更小，但仍然可以进行高速运行。
图1A是被称为球端网格阵列(ball grid array，BGA)插件的传统芯片大小插件10的剖面图。BGA插件10包括与I/O引脚(焊接球端)12电连接的半导体芯片13。芯片13被支承在印刷电路板(PCB)11上。PCB 11还用于将芯片13与引脚(球端)12连接在一起。在美国专利USP6,041,495中可以找到B.A.插件的详细描述，这里引用它的内容以供参考。
图1B是传统芯片大小插件10的引脚(球端)布局的平面图。大体上，数个球端12沿着网格规则排列着。当芯片大小插件10构成存储器件时，球端12包括分别专用于发送地址和命令信号、和输入或输出数据的球端、和要与地和电源相连接的各个球端。在图中，d1代表网格中沿着方向X的两个相邻球端12之间的距离，d2代表网格中沿着与第一方向X垂直的另一方向Y的两个相邻球端12之间的距离。
数个这样的芯片大小插件安装在印刷电路板(例如，母板)上的一个表面上。引脚(球端)彼此相隔规则间隔d1、d2，接纳芯片大小插件的引脚(球端)的印刷电路板的引脚(球端)焊接点也因此而彼此相隔规则间隔。正如下面所更详细讨论的那样，在两个相邻引脚(球端)焊接点之间只能排列一条信号线。这样，在芯片大小插件安装在上面的印刷电路板的前表面上不能容纳所有需要的信号线。因此，为了有利于信号线，需要附加的连线层，该连线层造成了芯片大小插件技术的高生产成本。
图2是这种安装了数个芯片大小插件的印刷电路板的平面图。如图2所示，八个芯片大小插件10-1至10-8安装在印刷电路板100上。端口电路14排列在第一芯片大小插件10-1的一例(图中的左边)上。端口电路14包括数对相互串联的端口电阻器Rt和端口电压Vt。端口电路14用于均衡芯片大小插件10-1至10-8公用的所有信号线的阻抗。输入/输出端口16-1和16-2使信号输入到印刷电路板100和从印刷电路板100输出。
然后，正如上面所述的，在安装了芯片大小插件10的印刷电路板100的前表面上容纳所有的信号线是非常困难的。这是因为球端12彼此靠得太近以致于在它们之间只能通过一条信号线。因此，大多数信号线只好配备在印刷电路板100的其它(较低)层上。
下面将参照图3至9描述具有八层结构的传统印刷电路板的配置。这些图分明是传统印刷电路板每一层(第六层除外)的平面图。
如图3所示，第一层有八个芯片大小插件要安装在上面的芯片大小插件区10-1至10-8。球端焊接点18配备在芯片大小插件区10-1至10-8的每一个上与要安装在上面的芯片大小插件10(参见图1B)的球端12相对应的位置上。通孔20邻近每个球端焊接点18地配备着，以利于在球端焊接点18与印刷电路板较低层上的信号线之间的电连接。尽管没有图示出来，但图2所示的输入和输出端16-1和16-2也通过通孔20与印刷电路板较低层上的信号线相连接。
如图4所示，第二层用作接地层。第二层中画成三角形(只是为了便于图示)的通孔20用作接地通孔。尤其是，“三角形”通孔20与印刷电路板100的第一层上球端焊接点18的某些点相连接。安装在这些球端焊接点上的芯片大小插件10的接地球端因此而通过三角形通孔20接地。
如图5所示，第三层具有数个分别与第二层中的相应通孔20电连接的通孔20。也就是说，图3和4所示的通孔20用导电材料填充，以便在印刷电路板的各层之间提供电连接。
请注意，位于芯片大小插件区10-1至10-8的一侧(图中所示的上部)上的通孔20是专用于地址和命令信号线的第一通孔，位于芯片大小插件区10-1至10-8的另一侧上的通孔20是专用于输入和输出数据用的数据线的第二通孔。标号22-1表示与第一通孔20的各个孔相连接的地址和命令信号线。地址和命令信号线22-1也在第一通孔20的相邻行之间通过。数据线24-11至24-81分别与第二通孔20相连接。尽管没有图示出来，但地址和命令信号线22-1和数据线24-11至24-81与输入和输出端口(例如，图2所示的端口16-1和16-2)的相应端口相连接。
所有地址和命令信号线和数据线都不能连接到印刷电路板100的第三层上，因为每对相邻的通孔20只让一条线在它们中间通过。也就是说，只有一些地址和命令信号线和只有一些数据线在第三层上形成。
如图6所示，第四层包括与图5所示的第三层通孔20相连接的通孔20。第四层是在上面芯片大小插件与电源相连接的一层。“长方形”通孔20用作电源通孔。也就是说，在第四层中的长方形电源通孔20与第一至第三层中的相应通孔相连接，并与从电源连出来的线相连接。
如图7所示，第五层包括与图6所示的第四层通孔20相连接的通孔20。与第三层相似，第五层包括地址和命令信号线22-2的一些和数据线24-12至24-82的一些。换言之，一些不能容纳在第三层上的连线配备在第五层上。
印刷电路板每六层的配置与图4所示的第二层的配置相同。因此，为了简便起见，省略了单独对第六层的图示而再参见图4。在第六层中，三角形通孔20与第一和第二层的相应通孔电连接，前者接纳芯片大小插件10-1至10-8的接地球端。因此，芯片大小插件10-1至10-8只通过接地球端接地。当设计芯片大小插件要安装在上面的印刷电路板时，接地层和/或电源层通常插在配备了地址和命令信号线和数据线的层之间。
接着，如图8所示，第七层包括与图7所示第六层通孔20相连接的通孔20。与第五层相似，第七层包括地址和命令信号线22-3的一些和数据线24-13至24-83的一些。换言之，不能容纳在第三和第五层上的连线配备在第七层上。
最后，如图9所示，第八层包括与图8所示的第七层上的通孔20相连接的通孔20。
如图3至9所示，在印刷电路板的八层结构中，每一条地址和命令信号线都由芯片大小插件区10-1至10-8共享，另一方面，数据线却并不共享，而是只与芯片大小插件10-1至10-8的其中一个交换数据。在这种配置中，尽管通孔20的一些不与任何连线相连接，但无论如何需要八层。并且，如果有必要在芯片大小插件区10-1上连上更多或全部的通孔，那么，八层印刷电路板显得有些不够，在这种情况下，将会需要一附加层或更多的附加层。
为了响应对更高运行速度的不断需求，要设计出带有更大量接触球端的芯片大小插件，以利于许多地址和命令信号以高输入/输出速度的发送。这样的芯片大小插件要安装在上面的印刷电路板必须具有相应大量的信号线。这样，随着需要连接的芯片大小插件的接触球端的数目的不断增加，传统电路板的层数也必须随之增加。传统印刷电路板因此需要许多连接层与层的中间层，这导致了高的生产成本。
发明内容
因此，本发明的一个目的是提供一种芯片大小插件，它使芯片大小插件要安装在上面的印刷电路板能够具有容纳芯片大小插件所需要的所有外部信号线的最少数量的层。
为了达到这个目的，本发明的一个方面提供了一种芯片大小插件，包括：含有底面的插件体，该底面包括排列在底面的彼此相对两侧上的上和下表面区；由所述插件体支承着的电子芯片；和与所述电子芯片电连接并从所述插件体的底面凸出的外部信号端口，所述外部信号端口包括发送电子芯片的第一信号和从底面的上表面区凸出的第一组端口、和发送电子芯片的第二信号和从底面的下表面区凸出的第二组端口，其中第一信号的信号频率低于第二信号的信号频率，和其中第一组端口之间的间隔大于第二组端口之间的间隔。
本发明还提供一种芯片大小插件，包括：含有底面的插件体，该底面包括排列在底面的彼此相对两侧上的上和下表面区，其中上和下表面区之间的边缘沿着第一方向延伸；由所述插件体支承着的电子芯片；和与所述电子芯片电连接并从所述插件体的底面凸出的外部信号端口，所述外部信号端口包括从底面的上表面区凸出的第一组端口、和从底面的下表面区凸出的第二组端口；其中第一组端口在上表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第一平均间距，和这些列沿着第二方向延伸并在第一方向相隔第二平均间距，第二方向与第一方向垂直；其中第二组端口在第一组端口下面的下表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第三平均间距，和这些列沿着第二方向延伸并在第一方向相隔第四平均间距；其中要求下列至少一条成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距。
根据本发明的含有第一和第二组外部信号端口(引脚/球端)的芯片大小插件，第一和第二组外部信号端口(引脚/球端)在插件的底表面的各个边上沿着行和列排列，其中第一组信号端口的行和/或列之间的间隔大于第二组信号端口的行和/或列之间的间隔。这里所谓“间隔”指的是相邻行和列之间的平均距离，即，分隔开的行的平均间距和分隔开的列的平均间距。
第一组的信号端口是用于发送意在通过由这样的插件共享的印刷电路板(PCB)的第一信号线在数个芯片大小插件之间传播的、诸如地址和命令信号之类的低频信号那种类型的。另一方面，第二组的信号端口是意在只与那个插件的芯片交换诸如数据信号之类的高频信号那种类型的。也就是说，要与第二组端口连接的PCB信号线不是共享的。
第一组信号端口行与行之间的间隔最好大于第二组信号端口行与行之间的间隔，以便当将芯片插件安装到PCB上时，可以在第一组信号端口的行与行之间配备数条信号线。此外，第二组信号端口列与列之间的间隔最好小于第一组信号端口列与列之间的间隔，以便当将芯片插件安装到PCB上时，可以将数条信号线配备得与该组信号端口相邻。芯片大小插件的这种设计有利于在PCB的层上配备比现有技术中更多的信号线。因此，需要较少的附加层来容纳其余的信号线。
类似地，本发明的另一个目的是提供一种芯片大小插件要安装在上面的印刷电路板，它具有有效排列的信号线，从而使印刷电路板的层数保持最少。
为了达到这个目的，本发明的另一方面提供了一种用于集成芯片大小插件的印刷电路板，该印刷电路板包括：包含主表面的基底体，该主表面含有数个芯片大小插件要分别安装在上面的线性隔开的芯片大小插件区，其中芯片大小插件区每一个都包括排列在芯片大小插件区的相对侧上的上和下表面区；和数个分布在所述芯片大小插件区的每一个上的导电材料做成的接收端；其中在所述芯片大小插件区的每一个上的所述接收端包括发送第一信号和从底面的上表面区凸出的第一组端口、和发送第二信号和从底面的下表面区凸出的第二组端口，其中第一信号的信号频率低于第二信号的信号频率，和其中第一组端口之间的间隔大于第二组端口之间的间隔；第一组信号线，其中数条信号线在芯片大小插件区的每个区中第一组端口的每对相邻行之间相邻地延伸；和与每个芯片大小插件区中第二组的接收端相连接的第二信号线。
本发明还提供一种用于集成芯片大小插件的印刷电路板，该印刷电路板包括：包含主表面的基底体，该主表面含有数个芯片大小插件要分别安装在上面的线性隔开的芯片大小插件区，其中芯片大小插件区每一个都包括排列在芯片大小插件区的相对侧上的上和下表面区，其中上和下表面区之间的边缘沿着第一方向延伸；和数个分布在所述芯片大小插件区的每一个上的导电材料做成的接收端；其中在所述芯片大小插件区的每一个上的所述接收端包括从上表面区凸出的第一组端口、和从下表面区凸出的第二组端口；其中第一组端口在上表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第一平均间距，和这些列沿着第二方向延伸并在第一方向相隔第二平均间距，第二方向与第一方向垂直；其中第二组端口在第一组端口下面的下表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第三平均间距，和这些列沿着第二方向延伸并在第一方向相隔第四平均间距；其中要求下列至少一条成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距；第一组信号线，其中数条信号线在芯片大小插件区的每个区中第一组端口的每对相邻行之间相邻地延伸；和与每个芯片大小插件区中第二组的接收端相连接的第二信号线。
根据本发明的印刷电路板包括下列部件：含有数个线性隔开的芯片大小插件区的基底；沿着数行和数列分布在每个芯片大小插件一侧上的第一组接收端(焊接点)；也沿着数行和数列分布在每个芯片大小插件另一侧上的第二组接收端(焊接点)，其中第一组接收端行与行之间的间隔大于第二组接收端行与行之间的间隔；第一组信号线，其中数条信号线在芯片大小插件区的每个区中第一组接收端的每对相邻行之间相邻地延伸；和与每个芯片大小插件区中第二组的接收端相连接的第二信号线。
第一信号线专用作地址和命令信号线。第一组信号线的每一条与构成芯片大小插件区的每个区中第一组接收端的相邻对的行的各个端口相连接。在每个芯片大小插件区中第一组接收端的每对相邻行之间延伸的第一信号线的数目最好等于芯片大小插件区中第一组接收端的列数的一半。
第二信号线专用作数据线。第二信号线的每一条只与每个芯片大小插件区中第二组的一个接收端相连接。
全部所需信号线的一半可以配备在PCB上定义芯片大小插件区的层上，并最好配备在PCB基底的上外表面上。信号线的其余部分可以全部配备在诸如下外表面之类的另一层上，或几层上。
本发明的另一个目的是提供一种可廉价生产的电子模块。这个目的是通过将上述印刷电路板与安装在上面的芯片大小插件组合在一起来达到的。
由此，本发明提供一种电子模块，包括：含有包含主表面的基底体的印刷电路板，该主表面含有数个线性隔开的芯片大小插件区；和数个分别安装在所述印刷电路板的所述芯片大小插件区上的芯片大小插件；其中所述芯片大小插件的每一个都包括(a)含有底面的插件体，该底面包括排列在底面的彼此相对两侧上的上和下表面区；(b)由所述插件体支承着的电子芯片；和(c)与所述电子芯片电连接并从所述插件体的底面凸出的外部信号端口，所述外部信号端口包括发送电子芯片的第一信号和从底面的上表面区凸出的第一组端口、和发送电子芯片的第二信号和从底面的下表面区凸出的第二组端口，和其中第一组端口之间的间隔大于第二组端口之间的间隔；和其中所述印刷电路板的每个芯片大小插件区包括关于所述芯片大小插件的第一和第二组端口的每一个的接收端；并且所述芯片大小插件的第一和第二组外部信号端口在插件的底表面沿着行和列排列，其中第一组信号端口的行和/或列之间的间隔大于第二组信号端口的行和/或列之间的间隔。
本发明还提供一种电子模块，包括：含有包含主表面的基底体的印刷电路板，该主表面含有数个线性隔开的芯片大小插件区；和数个分别安装在所述印刷电路板的所述芯片大小插件区上的芯片大小插件；其中所述芯片大小插件的每一个都包括(a)具有底面的插件体，该底面包括排列在底面的彼此相对两侧上的上和下表面区，其中上和下表面区之间的边缘沿着第一方向延伸；(b)由所述插件体支承着的电子芯片；和(c)与所述电子芯片电连接并从所述插件体的底面凸出的外部信号端口，所述外部信号端口包括从底面的上表面区凸出的第一组端口、和从底面的下表面区凸出的第二组端口；其中第一组端口在上表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第一平均间距，和这些列沿着第二方向延伸并在第一方向相隔第二平均间距，第二方向与第一方向垂直；其中第二组端口在第一组端口下面的下表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第三平均间距，和这些列沿着第二方向延伸并在第一方向相隔第四平均间距；其中要求下列至少一条成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距；和其中所述印刷电路板的每个芯片大小插件区包括关于所述芯片大小插件的第一和第二组端口的每一个的接收端，并且第一组端口发送低频地址和命令信号的第一信号，而第二组端口发送高频数据信号的第二信号。
本发明还有一个目的是提供一种设计其中集成了芯片大小插件的模块的印刷电路板的方法，它将使要为容纳用于集成芯片大小插件的信号线而生产的层数最少。
为了达到这个目的，本发明的另一个方面提供了设计印刷电路板的方法，该印刷电路板含有数个用于集成数个芯片大小插件的层，该方法包括：为印刷电路板数层之一建立芯片大小插件区布局以进行定标；分别确定安装在芯片大小插件区上的芯片大小插件中需要通过其中沿着印刷电路板发送信号的第一信号线的总数n，和需要通过其中的每一个沿着印刷电路板只与芯片大小插件的相关一个交换信号的第二信号线的总数；通过将第一信号线的数目n分解成因子c和r，在每个芯片大小插件区的一侧上建立数个第一端口位置(焊接点)的接收端布局；以在每个芯片大小插件区中等于r的行数和在每个芯片大小插件区中等于c的列数排列第一端口位置，按照与第一端口位置的接收端布局类似的方式将第二信号线的第二端口位置在每个芯片大小插件区的另一侧上排列为数行数列；和让行与行之间彼此隔开足以使至少c/2条第一信号线印刷在根据接收端布局在印刷电路板上形成的端口的相邻行之间的电路板上的间隔；其中第一组端口之间的间隔大于第二组端口之间的间隔。
本发明还提供一种设计印刷电路板的方法，该印刷电路板含有数个用于集成数个芯片大小插件的层，该方法包括：为印刷电路板数层之一建立芯片大小插件区布局以进行定标，芯片大小插件区布局包括其尺寸和数量与要安装在上面的和通过印刷电路板集成的芯片大小插件相对应的线性隔开的芯片大小插件区位置，芯片大小插件区位置代表芯片大小插件要安装在上面的印刷电路板的区域；根据要安装在上面的和通过印刷电路板集成的芯片大小插件的特征，确定芯片大小插件中需要通过其中沿着印刷电路板发送信号的第一信号线的总数n，和需要通过其中的每一个沿着印刷电路板只与芯片大小插件的相关一个交换信号的第二信号线(数据线)的总数；通过进行布局以定标每个芯片大小插件区位置的一侧上的数个第一端口位置、和每个芯片大小插件区位置的另一侧上的数个第二端口位置，所述第二端口位置沿着与第二方向垂直的第一方向与所述第一端口位置隔开，芯片大小插件区位置则沿着所述第二方向彼此隔开，由此建立关于所述数层之一的接收端布局，在每个所述芯片大小插件区位置上的所述数个第一端口位置的所述布局包括，分解所述数目n以生成其值是c和r的n的因子，c是所述的偶数，将第一端口位置排列成在所述第一方向彼此隔开的、行数等于r的相邻行和在所述第二方向彼此隔开的、列数等于c的相邻列，和将相邻行彼此隔成足以使至少c/2条第一信号线印刷在根据接收端布局在印刷电路板上形成的端口的相邻行之间的电路板上的间隔，和在每个所述芯片大小插件区位置上的所述数个第二端口位置的所述布局包括，根据确定为必要的所述第二信号线的数目，将数个第二端口位置排列成在所述第一方向彼此隔开的数排相邻行和在所述第二方向彼此隔开的数排相邻列；和通过在每个所述芯片大小插件区位置中，在第一端口位置的每对相邻行之间布局至少c/2条第一信号线轨迹，所述至少c/2条第一信号线轨迹从一个芯片大小插件区位置通到另一个芯片大小插件区位置，和这些轨迹的每一条在每个芯片大小插件区中与构成它的相邻行的第一端口位置的相关一个位置连接，由此建立第一信号线布局以进行定标，它代表要在印刷电路板基底的所述数层之一上形成第一信号线的位置；和通过布局每一条只出自所述第二端口位置的相关一个的第二信号线轨迹，建立第二信号线布局以进行定标，它代表要在印刷电路板基底的所述数层之一上形成至少一些第二信号线的位置；其中第一组端口之间的间隔大于第二组端口之间的间隔。
根据本发明的设计印刷电路板的方法包括：为印刷电路板数层之一建立芯片大小插件区布局以进行定标，分别确定安装在芯片大小插件区上的芯片大小插件中需要通过其中沿着印刷电路板发送信号的第一信号线的总数n；以及通过将所需第一信号线的数目n分解成因子c和r，在每个芯片大小插件区中建立数个第一端口位置(焊接点)的接收端布局；以在每个芯片大小插件区中等于r的行数和在每个芯片大小插件区中等于c的列数排列第一端口位置，在每个芯片大小插件区中建立数个第一端口位置(焊接点)的接收端布局；和让行与行之间彼此隔开足以使至少c/2条第一信号线印刷在根据接收端布局在印刷电路板上形成的端口的相邻行之间的电路板上的间隔。
还要建立第一信号线布局以进行定标，它代表要在PCB定义了芯片大小插件区的层上形成第一信号线的位置。第一信号线布局是通过在每个芯片大小插件区位置中，在第一端口位置的每对相邻行之间布局(至少)n/2条第一信号线轨迹建立的，该(至少)n/2条第一信号线轨迹从一个芯片大小插件区位置通到另一个芯片大小插件区位置，和这些轨迹的每一条在每个芯片大小插件区中与构成它的相邻行的第一端口位置的相关一个位置连接。
还为第二信号线建立接收端布局和信号线布局。
然后，建立通孔布局，它代表要与没有被指定与PCB定义芯片大小插件区的层上的信号线相连接的第一和第二接收端的相关一个连接的通孔的位置。
为PCB的其它一(几)层建立附加的一(几)组信号线布局。由通孔布局所代表的通孔将延伸到与由附加的一(几)组信号线布局所代表的信号线连接用的这个层/这些层。
如上所述，根据本发明，印刷电路板的一(几)层上的公用信号线数增加了，这样可以减少容纳所有信号线所需要的印刷电路板的总层数。因此，可以保持低的PCB生产成本。
附图说明
通过参照附图对本发明的优选实施例进行如下详细描述，本发明的这些和其它目的、特征和优点将更加清楚，在附图中，相同的标号表示相同的部件，其中：
图1A是传统芯片大小插件的剖面图；
图1B是传统芯片大小插件的引脚(球端)布局的平面图；
图2是传统印刷电路板的平面图；
图3是传统印刷电路板的第一层的平面图；
图4是传统印刷电路板的第二层的平面图；
图5是传统印刷电路板的第三层的平面图；
图6是传统印刷电路板的第四(和第六)层的平面图；
图7是传统印刷电路板的第五层的平面图；
图8是传统印刷电路板的第七层的平面图；
图9是传统印刷电路板的第八层的平面图；
图10是本发明芯片大小插件的第一优选实施例的引脚(球端)布局的平面图；
图11是由本发明印刷电路板的第一实施例和图10所示那种类型的芯片大小插件组成的模块的第一实施例的平面图；
图12是本发明印刷电路板的第一优选实施例的第一层的平面图；
图13是本发明印刷电路板的第一优选实施例的第二层的平面图；
图14是本发明印刷电路板的第一优选实施例的第三层的平面图；
图15是本发明印刷电路板的第一优选实施例的第四层的平面图；
图16是本发明芯片大小插件的第二优选实施例的平面图；
图17是本发明芯片大小插件的第二优选实施例的第一层的平面图；
图18是本发明芯片大小插件的第二优选实施例的第二层的平面图；
图19是另一种芯片大小插件的平面图；
图20是可以根据本发明的设计方法生产的、和图19所示那种类型的芯片大小插件要安装在上面的印刷电路板的第一层的平面图；
图21是图20的印刷电路板的第四层的平面图；和
图22是设计本发明印刷电路板的方法的流程图。
具体实施方式
现在将参照附图详细描述本发明的优选实施例。
本发明的芯片大小插件可以具有基本上与美国专利USP6,041,495所述相同的一般结构(芯片、插件体、外部端口)，因此，可以再次参照图1A加以说明。于是，为了简便起见，省略对它的详细描述。
但是，图10示出了本发明芯片大小插件的第一优选实施例的端口布局。如图10所示，芯片大小插件30包括数个从插件体底面凸出的第一组球端32和第二组球端33。第一组沿着第一方向X与第二组隔开。
更明确地说，第一球端32分布在芯片大小插件30的一侧34上，并沿着两个相互正交的方向X和Y彼此隔开。这里，X方向可以被认为是列方向，和Y方向可以被认为是行方向。标号d3表示第一球端32的行与行之间沿着方向X的距离，和标号d4表示第一球端32的列与列之间沿着另一个方向Y的距离。第一球端32用于地址和命令信号的发送。
第二球端33分布在芯片大小插件30的另一侧36上，并也沿着相同的两个相互正交的方向X和Y彼此隔开。标号d5表示第二球端33的行与行之间沿着方向X的距离，和标号d6表示第一球端32的列与列之间沿着另一个方向Y的距离。第二球端33用于数据信号的输入/输出。
第一球端32彼此之间的间隔大于第二球端33的平均间隔。在本实施例中，对于第一球端32来说，沿着第一和第二两个方向X和Y的平均间隔大于第二球端33的相应平均间隔。在图10中，第一球端32的相邻行之间的距离d3大于第二球端33的相邻行之间的距离d5，和第一球端32的相邻列之间的距离d4大于第二球端33的相邻列之间的距离d6。
图11示出了芯片大小插件30安装在上面形成模块的印刷电路板。如图11所示，在印刷电路板200上安装了八个芯片大小插件30-1至30-8。端口电路38配备在第一芯片大小插件30-1的一侧(图中的左边)。端口电路38包括数对端口电阻Rt和端口电压Vt，它们相互串联。端口电路38用于均衡芯片大小插件30-1至30-8的信号线的阻抗。信号输入和输出端口44-1和44-2配备在印刷电路板200的另一侧，并相互隔开。
包括地址和命令信号线40和数据线42-1至42-8的信号线印刷在印刷电路板200的上外(前)表面上。然而，地址和命令信号线40和数据线42-1至42-8也可以印刷在印刷电路板200的底表面上。数据线42-1至42-8不在安装在印刷电路板200上的芯片大小插件30-1至30-8之间共享。而是，数据线42-1至42-8的每一组与芯片大小插件30-1至30-8相关的一个相连接。另一方面，芯片大小插件30-1至30-8的确共享地址和命令信号线40。信号输入和输出端口44-1和44-2与地址和命令信号线40和数据线42-1至42-8相连接。
印刷电路板200具有四层结构。图12至15分别示出了印刷电路板200每一层的配置。
如图12所示，第一层包括芯片大小插件安装在上面的八个线性隔开的芯片大小插件区30-1至30-8。芯片大小插件区30-1至30-8的每一个都包括第一和第二组焊接点46和47。第一和第二组焊接点46和47的每一个与芯片大小插件的球端的排列相对应地排列在数行和数列中，并分别与芯片大小插件的第一和第二组球端32和33相连接。因此，相关的第一组焊接点46配备在每个芯片大小插件区的一侧，和相关的第二组焊接点47配备在每个芯片大小插件区的另一侧。第一组焊接点46沿着方向X与第二组焊接点47隔开，方向X与芯片大小插件区30-1至30-8彼此隔开的方向Y垂直。
第一层中的第一和第二组通孔48和49提供了第一焊接点46与第二焊接点47之间的电连接和印刷电路板较低层上的连线图样。如上所述，地址和命令信号线40-1是共享的。更明确地说，每条地址和命令信号线连接到配备在芯片大小插件区30-1至30-8的每一个上的相关第一焊接点46。没有与地址和命令信号线40-1相连接的第一焊接点46分别与第一通孔48相连接。
并且，第一组焊接点46相邻行之间的间隔大于第二组焊接点47相邻行之间的间隔。第一焊接点46之间的相对大的间隔允许三条信号线40-1在第一焊接点46的相邻行之间延伸。
数据线42-1不在芯片大小插件之间共享，因而也不被芯片大小插件区30-1至30-8的第二焊接点47共享。也就是说，其每个组的数据线42-1至42-8连接到分别配备在相关芯片大小插件区的第二焊接点47。数据线42-1至42-8用于通过输入和输出端口44-1和44-2输入或输出数据。
此外，在图12中，未示出的连接到第一和第二通孔48和49或者信号线的第一和第二球端焊接点46和47没有任何电连接。
如图13所示，印刷电路板200的第二层包括与图12所示的第一层中的第一和第二通孔48和49相连接的第一和第二通孔48和49。第二层用作接地层。在第二通孔49中，“三角形”通孔49用作接地层。尤其是，三角形通孔49与芯片大小插件的接地球端相连接，再没有其它芯片大小插件的球端与第二层电连接。因此，只有芯片大小插件的接地球端接地。
接着，如图14所示，第三层包括与图13所示的第二层中的第一和第二通孔48和49相连接的第一和第二通孔48和49。在第二通孔49中，“三角形”通孔49与芯片大小插件的电源球端相连接。芯片大小插件的其它球端不与第三层电连接。因此，电源通过三角形通孔只供电给芯片大小插件的电源球端。
如图15所示，第四层包括与图14所示的第三层中的第一和第二通孔48和49相连接的第一和第二通孔48和49。三条地址和命令信号线40-2在第一通孔48的相邻行之间延伸，并与没有与图12所示的第一层的第一焊接点46相连接的第一通孔48相连接。
从图12-15与图2-9的比较中可以看出，印刷电路板的本实施例在下列几方面与传统印刷电路板不同。首先，用于命令和控制信号的第一端口的行与行以更大距离隔开，使得数条信号线在端口之间从一个芯片大小插件区延伸到下一个芯片大小插件区。其次，用于数据信号的端口的列与列靠得更近，使得附加的专用数据线放置得与每个芯片大小插件区中的端口组相邻或在它们之间。结果是，与传统配置的八层印刷电路板相比，本实施例是四层印刷电路板。
图16示出了本发明芯片大小插件的第二优选实施例的引脚(球端)布局。如图16所示，芯片大小插件50包括数个第一和第二组球端52和53。
第一球端52在芯片大小插件50的一侧54上排列成四列。标号d7表示第一端口52之间沿着两个相互正交的方向X和Y之一X的距离，和标号d8表示第一端口52之间沿着另一方向Y的距离。第一球端52用于地址和命令信号的发送。
第二球端53在芯片大小插件50的另一侧56上排列成六列。第二球端53之间沿着方向X的距离由标号d9表示，和列第二球端53之间沿着另一方向Y的距离由标号d10表示。球端53用于数据信号的输入/输出。第一球端52的间隔大于第二球端53之间的间隔。在本实施例中，沿着方向X和Y，第一球端52之间的距离d7、d8分别大于第二球端53之间的距离d9、d10。
芯片大小插件50安装在上面的印刷电路板具有四层。图17至18示出了印刷电路板的第一和第四层的图样。印刷电路板的第二的第三层与图13和14所示的图样相似。
现在参照图17，第一层包括八个芯片大小插件安装在上面的芯片大小插件区50-1至50-8。芯片大小插件50-1至50-8的每一个包括其图样与芯片大小插件的第一和第二组焊接点52和53相同的第一和第二组焊接点58和59、以及第一和第二组通孔60和61。第一和第四列中的第一焊接点58与地址和命令信号线62-1相连接。第一焊接点58相邻行之间的相对大间隔允许至少两条地址和命令信号线62-1在相邻行之间延伸。
第二焊接点59以与结合图10所示的第一实施例所述的相同的方式与数据线42-1至42-8相连接。
如图18所示，第二和第三列中的第一焊接点58通过第一通孔60与地址和命令信号线62-2相连接。因此，在第四层中，至少两条地址和命令信号线62-2在第一通孔60的相邻行之间延伸。
接着，对图22加以说明，图22是可以设计包括图12和17的印刷电路板在内的印刷电路板的方法的流程图。
在第一步骤S300，为印刷电路板的数层之一，例如，由PCB的上外表面构成的上层，建立芯片大小插件区布局以进行定标。芯片大小插件区布局是芯片大小插件直接安装在上面的印刷电路板的区域的表示。因此，芯片大小插件区布局包括其尺寸和数量与要安装在上面的和通过印刷电路板集成的芯片大小插件相对应的线性隔开的芯片大小插件区位置。
在步骤S400，根据要安装在上面的和通过印刷电路板集成的芯片大小插件的特性，确定芯片大小插件中需要通过其中沿着印刷电路板发送信号的第一信号线的总数n。例如，确定需要印刷在基底上的地址和命令信号线的总数。根据芯片大小插件的特性，还要确定需要通过其中的每一个沿着印刷电路板只与芯片大小插件的相关一个交换信号的第二信号线(数据线)的总数。
在步骤S500，建立代表芯片大小插件区的焊接点的接收端布局。这个步骤涉及到进行布局以定标每个芯片大小插件区的一侧上的数个第一端口位置、和每个芯片大小插件区的另一侧上的数个第二端口位置，第二端口位置沿着与第二方向(Y)垂直的第一方向(X)与第一端口位置隔开，芯片大小插件区位置则沿着第二方向(Y)彼此隔开。
为了在每个所述芯片大小插件区位置上布局第一端口位置，分解所需第一信号线的数目n以生成n的因子，其中至少一个是偶数。这里，将n的因子表示成c和r，其中c是偶数(S510)。以等于r的行数和等于c的列数排列第一端口位置，并将行间隔设置成使至少c/2条第一信号线印刷在根据焊接点布局在印刷电路板上形成的端口(焊接点)的相邻行之间的电路板上(S520)。这个第一端口位置的布局配备在每个芯片大小插件区的一侧上(S530)。
以图12的实施例为例，PCB200必须提供36条第一信号线40-1、40-2以与8个芯片大小插件交换地址和命令信号。这个数36被分解成c＝6和r＝6的因子。第一组端口在图12所示的PCB的一层上排列成6(c)列6(r)行。在每个芯片大小插件区42-1至42-8中，行与行被隔开使得c/2条，即3条第一信号线40-1在每对相邻行之间延伸。在图17所示的实施例中，36的因子被选择成c＝4和r＝9，第一端口位置(焊接点58的位置)因而被布局成4列9行。
为了在每个所述芯片大小插件区位置上布局第一端口位置，若干个第二端口位置根据被确定为必要的第二信号线数排列成数行数列。这种第二端口位置的布局配备在每个芯片大小插件区的一侧上(S540)。
接着，建立第一信号线布局，它代表信号线要在印刷电路板的基底的层上形成的位置(S600)。在本方法的这个部分中，在每个芯片大小插件区位置中，从一个芯片大小插件区位置通到另一个芯片大小插件区位置的至少c/2条第一信号线轨迹被布局在第一端口位置的每对相邻行之间(S610)。这些第一轨迹的每一条在每个芯片大小插件区中与构成其相邻行的第一端口位置的相关一个连接。另外，布局第二信号线轨迹，每一条只从第二端口位置的相关一个开始(S620)。
在步骤S600建立的信号线轨迹还可以只代表横穿芯片大小插件区位置的第一信号线的一部分和第二信号线的一部分。在这种情况中，信号线布局被指定用于在印刷电路板基底的上部最外表面上进行复制。然后，建立附加的一(几)组信号线布局以进行定标，它代表第一和第二信号线的其余部分。附加的一(几)组信号线布局被指定用于在印刷电路板基底的一(几)层的表面上而不是在由上外表面构成的表面上进行复制。
然后，建立通孔布局，它的每一个代表要与没有被指定与PCB定义芯片大小插件区的层上的信号线相连接的第一和第二接收端的相关一个连接的通孔的位置(S800)。当所有信号线要只容纳在PCB的两层上时，代表要分别与每个芯片大小插件区中的第一焊接点相连接的通孔的第一通孔位置的数目将是n/2。
如上所述，本发明的方法当被应用于设计要求36条第一信号线的PCB时，也可以生成如图20和21所示的PCB 200。现在将参照图19至21对这种PCB，以及要安装在上面的芯片大小插件作更详细的描述。
如图19所示，芯片大小插件70包括数个第一和第二球端72和73。第一球端72在芯片大小插件70的一侧74上排列成2列。标号d11表示第一球端72之间的距离，和d12表示第一球端72列之间的距离。第一组球端72用于地址和命令信号的发送。
第二组球端73在芯片大小插件70的另一侧76上排列成6列。标号d11表示第二球端73之间沿着两个相互正交方向X和Y的第一方向X的距离，和d13表示第二球端73列之间沿着第二方向Y的距离。球端73用于输入/输出数据信号。在本实施例中，第一球端72的相邻列之间的距离d12大于第二球端73的相邻列之间的距离，即，在第二方向Y第一组球端72的间隔大于第二球端73的间隔。另一方面，第一球端72的相邻行之间的距离d11与第二球端73的相邻行之间的距离d11相同，即，在第一方向间隔是相同的。
图20和21示出了芯片大小插件70要安装在上面的印刷电路板的第一和第四层的配置。印刷电路板的第二和第三层的配置与图13和14所示的相同。
如图20所示，第一层包括八个芯片大小插件要安装在上面的芯片大小插件区70-1至70-8。芯片大小插件区70-1至70-8的每一个包括两列第一焊接点78、数列第二焊接点79、以及第一和第二通孔80和81。第一列的焊接点78与地址和命令信号线82-1相连接。第一焊接点78的间隔只让一条信号线在第一焊接点78的相邻行之间通过。第一焊接点79和与图10所示的方式相似的和参照图10所述的数据线42-1至42-8相连接。
接着，如图21所示，第四层包括与图20所示的第一层中的第一和第二通孔80和81相连接的第一和第二通孔80和81。第四层中的第一通孔80与地址和命令信号线82-2相连接。
在这种情况中，所需的第一信号线的数目(36)被分解成c＝2和r＝18，和第一焊接点因而被布局成18行2列。惯用的间隔(c/2)只让一条第一信号线82-1从第一焊接点78的每对相邻行之间通过。但是，象图12和17的印刷电路板，所有的36条第一信号线只容纳在PCB的两层上。
如上所述，本发明分别提供了芯片大小插件和含有外部端口和焊接点配置的印刷电路板，它们使所需印刷电路板的信号线得到有效排列。因此，可以使印刷电路板的层数最少，从而保持低的生产成本。
最后，尽管通过具体参照本发明的优选实施例已经对本发明进行了图示和描述，但是，本领域的普通技术人员应该明白，可以对其作各种修改。例如，尽管芯片大小插件的外部端口已经被描述成球端或引脚，但这些端口却并不仅限于此。并且，应该注意到，已经描述本发明方法的步骤的次序也没有特殊的限制。因此，所有这样的修改均被看作是在所附权利要求书所限定的本发明的精神和范围之内。

Claims (32)

1.一种芯片大小插件，包括：
含有底面的插件体，该底面包括排列在底面的彼此相对两侧上的上和下表面区；
由所述插件体支承着的电子芯片；和
与所述电子芯片电连接并从所述插件体的底面凸出的外部信号端口，所述外部信号端口包括发送电子芯片的第一信号和从底面的上表面区凸出的第一组端口、和发送电子芯片的第二信号和从底面的下表面区凸出的第二组端口，其中第一信号的信号频率低于第二信号的信号频率，和其中第一组端口之间的间隔大于第二组端口之间的间隔。
2.根据权利要求1所述的芯片大小插件，其中第一信号是电子芯片的地址和命令信号，和其中第二信号是电子芯片的数据信号。
3.一种芯片大小插件，包括：
含有底面的插件体，该底面包括排列在底面的彼此相对两侧上的上和下表面区，其中上和下表面区之间的边缘沿着第一方向延伸；
由所述插件体支承着的电子芯片；和
与所述电子芯片电连接并从所述插件体的底面凸出的外部信号端口，所述外部信号端口包括从底面的上表面区凸出的第一组端口、和从底面的下表面区凸出的第二组端口；
其中第一组端口在上表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第一平均间距，和这些列沿着第二方向延伸并在第一方向相隔第二平均间距，第二方向与第一方向垂直；
其中第二组端口在第一组端口下面的下表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第三平均间距，和这些列沿着第二方向延伸并在第一方向相隔第四平均间距；
其中要求下列至少一条成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距。
4.根据权利要求3所述的芯片大小插件，其中要求下列两条都成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距。
5.根据权利要求3所述的芯片大小插件，其中第一组端口发送电子芯片的地址和命令信号，和第二组端口发送电子芯片的数据信号。
6.根据权利要求4所述的芯片大小插件，其中第一组端口发送电子芯片的地址和命令信号，和第二组端口发送电子芯片的数据信号。
7.根据权利要求3所述的芯片大小插件，其中第一组端口的列数与第二组端口的列数相等。
8.根据权利要求3所述的芯片大小插件，其中第一组端口的列数小于第二组端口的列数。
9.一种用于集成芯片大小插件的印刷电路板，该印刷电路板包括：
包含主表面的基底体，该主表面含有数个芯片大小插件要分别安装在上面的线性隔开的芯片大小插件区，其中芯片大小插件区每一个都包括排列在芯片大小插件区的相对侧上的上和下表面区；和
数个分布在所述芯片大小插件区的每一个上的导电材料做成的接收端；
其中在所述芯片大小插件区的每一个上的所述接收端包括发送第一信号和从底面的上表面区凸出的第一组端口、和发送第二信号和从底面的下表面区凸出的第二组端口，其中第一信号的信号频率低于第二信号的信号频率，和其中第一组端口之间的间隔大于第二组端口之间的间隔；
第一组信号线，其中数条信号线在芯片大小插件区的每个区中第一组端口的每对相邻行之间相邻地延伸，并且每一条与构成芯片大小插件区的每个区中第一组接收端的相邻对的行的各个端口相连接；和
与每个芯片大小插件区中第二组的接收端相连接的第二信号线，每一条只与每个芯片大小插件区中第二组的一个接收端相连接。
10.根据权利要求9所述的印刷电路板，其中第一信号是地址和命令信号，和其中第二信号是数据信号。
11.一种用于集成芯片大小插件的印刷电路板，该印刷电路板包括：
包含主表面的基底体，该主表面含有数个芯片大小插件要分别安装在上面的线性隔开的芯片大小插件区，其中芯片大小插件区每一个都包括排列在芯片大小插件区的相对侧上的上和下表面区，其中上和下表面区之间的边缘沿着第一方向延伸；和
数个分布在所述芯片大小插件区的每一个上的导电材料做成的接收端；
其中在所述芯片大小插件区的每一个上的所述接收端包括从上表面区凸出的第一组端口、和从下表面区凸出的第二组端口；
其中第一组端口在上表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第一平均间距，和这些列沿着第二方向延伸并在第一方向相隔第二平均间距，第二方向与第一方向垂直；
其中第二组端口在第一组端口下面的下表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第三平均间距，和这些列沿着第二方向延伸并在第一方向相隔第四平均间距；
其中要求下列至少一条成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距；
第一组信号线，其中数条信号线在芯片大小插件区的每个区中第一组端口的每对相邻行之间相邻地延伸，并且每一条与构成芯片大小插件区的每个区中第一组接收端的相邻对的行的各个端口相连接；和
与每个芯片大小插件区中第二组的接收端相连接的第二信号线，每一条只与每个芯片大小插件区中第二组的一个接收端相连接。
12.根据权利要求11所述的印刷电路板，其中要求下列两条都成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距。
13.根据权利要求11所述的印刷电路板，其中第一组端口发送地址和命令信号，和第二组端口发送数据信号。
14.根据权利要求12所述的印刷电路板，其中第一组端口发送地址和命令信号，和第二组端口发送数据信号。
15.根据权利要求11所述的印刷电路板，其中第一组端口的列数与第二组端口的列数相等。
16.根据权利要求11所述的印刷电路板，其中第一组端口的列数小于第二组端口的列数。
17.根据权利要求11所述的印刷电路板，进一步包括：
第一组信号线，每一条都沿着第一方向延伸和每一条都公用地连接到每个芯片大小插件区的第一组端口的至少一个上；和
第二组信号线，每一条都沿着第二方向延伸和每一条都专用地连接到第二组端口的相关一个上。
18.根据权利要求17所述的印刷电路板，其中所述第一信号线的c/2条从芯片大小插件区的每一个中第一组端口的每对相邻行之间延伸，这里c是等于芯片大小插件区的每一个中第一组端口的列数的偶数。
19.一种电子模块，包括：
含有包含主表面的基底体的印刷电路板，该主表面含有数个线性隔开的芯片大小插件区；和
数个分别安装在所述印刷电路板的所述芯片大小插件区上的芯片大小插件；
其中所述芯片大小插件的每一个都包括(a)含有底面的插件体，该底面包括排列在底面的彼此相对两侧上的上和下表面区；(b)由所述插件体支承着的电子芯片；和(c)与所述电子芯片电连接并从所述插件体的底面凸出的外部信号端口，所述外部信号端口包括发送电子芯片的第一信号和从底面的上表面区凸出的第一组端口、和发送电子芯片的第二信号和从底面的下表面区凸出的第二组端口，和其中第一组端口之间的间隔大于第二组端口之间的间隔；
和
其中所述印刷电路板的每个芯片大小插件区包括关于所述芯片大小插件的第一和第二组端口的每一个的接收端；并且
所述芯片大小插件的第一和第二组外部信号端口在插件的底表面沿着行和列排列，其中第一组信号端口的行和/或列之间的间隔大于第二组信号端口的行和/或列之间的间隔。
20.根据权利要求19所述的电子模块，其中第一信号是电子芯片的地址和命令信号，和其中第二信号是电子芯片的数据信号。
21.一种电子模块，包括：
含有包含主表面的基底体的印刷电路板，该主表面含有数个线性隔开的芯片大小插件区；和
数个分别安装在所述印刷电路板的所述芯片大小插件区上的芯片大小插件；
其中所述芯片大小插件的每一个都包括(a)具有底面的插件体，该底面包括排列在底面的彼此相对两侧上的上和下表面区，其中上和下表面区之间的边缘沿着第一方向延伸；(b)由所述插件体支承着的电子芯片；和(c)与所述电子芯片电连接并从所述插件体的底面凸出的外部信号端口，所述外部信号端口包括从底面的上表面区凸出的第一组端口、和从底面的下表面区凸出的第二组端口；
其中第一组端口在上表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第一平均间距，和这些列沿着第二方向延伸并在第一方向相隔第二平均间距，第二方向与第一方向垂直；
其中第二组端口在第一组端口下面的下表面区上排列成数行数列，这些行沿着第一方向延伸并在第二方向相隔第三平均间距，和这些列沿着第二方向延伸并在第一方向相隔第四平均间距；
其中要求下列至少一条成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距；和
其中所述印刷电路板的每个芯片大小插件区包括关于所述芯片大小插件的第一和第二组端口的每一个的接收端，并且第一组端口发送低频地址和命令信号的第一信号，而第二组端口发送高频数据信号的第二信号。
22.根据权利要求21所述的电子模块，其中要求下列两条都成立：(a)第一平均间距大于第三平均间距，和(b)第二平均间距大于第四平均间距。
23.根据权利要求21所述的电子模块，其中第一组端口发送电子芯片的地址和命令信号，和第二组端口发送电子芯片的数据信号。
24.根据权利要求22所述的电子模块，其中第一组端口发送电子芯片的地址和命令信号，和第二组端口发送电子芯片的数据信号。
25.根据权利要求21所述的电子模块，其中第一组端口的列数与第二组端口的列数相等。
26.根据权利要求21所述的电子模块，其中第一组端口的列数小于第二组端口的列数。
27.根据权利要求21所述的电子模块，进一步包括：
第一组信号线，每一条都沿着第一方向延伸和每一条都公用地连接到每个芯片大小插件区的第一组端口的至少一个上；和
第二组信号线，每一条都沿着第二方向延伸和每一条都专用地连接到第二组端口的相关一个上。
28.根据权利要求27所述的电子模块，其中所述第一信号线的c/2条从芯片大小插件区的每一个中第一组端口的每对相邻行之间延伸，这里c是等于芯片大小插件区的每一个中第一组端口的列数的偶数。
29.一种设计印刷电路板的方法，该印刷电路板含有数个用于集成数个芯片大小插件的层，该方法包括：
为印刷电路板数层之一建立芯片大小插件区布局以进行定标；
分别确定安装在芯片大小插件区上的芯片大小插件中需要通过其中沿着印刷电路板发送信号的第一信号线的总数n，和第二信号线的总数，要通过第二信号线的每一个沿着印刷电路板只与芯片大小插件的相关一个交换信号；
通过将第一信号线的数目n分解成因子c和r，在每个芯片大小插件区的一侧上建立数个第一端口位置(焊接点)的接收端布局；
以在每个芯片大小插件区中等于r的行数和在每个芯片大小插件区中等于c的列数排列第一端口位置，按照与第一端口位置的接收端布局相同的方式将第二信号线的第二端口位置在每个芯片大小插件区的另一侧上排列为数行数列；和
让行与行之间彼此隔开足以使至少c/2条第一信号线印刷在根据接收端布局在印刷电路板上形成的端口的相邻行之间的电路板上的间隔；
其中第一组端口之间的间隔大于第二组端口之间的间隔。
30.一种设计印刷电路板的方法，该印刷电路板含有数个用于集成数个芯片大小插件的层，该方法包括：
为印刷电路板数层之一建立芯片大小插件区布局以进行定标，芯片大小插件区布局包括其尺寸和数量与要安装在上面的和通过印刷电路板集成的芯片大小插件相对应的线性隔开的芯片大小插件区位置，芯片大小插件区位置代表芯片大小插件要安装在上面的印刷电路板的区域；
根据要安装在上面的和通过印刷电路板集成的芯片大小插件的特征，确定芯片大小插件中需要通过其中沿着印刷电路板发送信号的第一信号线的总数n，和需要通过其中的每一个沿着印刷电路板只与芯片大小插件的相关一个交换信号的第二信号线(数据线)的总数；
通过进行布局以定标每个芯片大小插件区位置的一侧上的数个第一端口位置、和每个芯片大小插件区位置的另一侧上的数个第二端口位置，所述第二端口位置沿着与第二方向垂直的第一方向与所述第一端口位置隔开，芯片大小插件区位置则沿着所述第二方向彼此隔开，由此建立关于所述数层之一的接收端布局，
在每个所述芯片大小插件区位置上的所述数个第一端口位置的所述布局包括，分解所述数目n以生成其值是c和r的n的因子，c是所述的偶数，将第一端口位置排列成在所述第一方向彼此隔开的、行数等于r的相邻行和在所述第二方向彼此隔开的、列数等于c的相邻列，和将相邻行彼此隔成足以使至少c/2条第一信号线印刷在根据接收端布局在印刷电路板上形成的端口的相邻行之间的电路板上的间隔，和
在每个所述芯片大小插件区位置上的所述数个第二端口位置的所述布局包括，根据确定为必要的所述第二信号线的数目，将数个第二端口位置排列成在所述第一方向彼此隔开的数排相邻行和在所述第二方向彼此隔开的数排相邻列；和
通过在每个所述芯片大小插件区位置中，在第一端口位置的每对相邻行之间布局至少c/2条第一信号线轨迹，所述至少c/2条第一信号线轨迹从一个芯片大小插件区位置通到另一个芯片大小插件区位置，和这些轨迹的每一条在每个芯片大小插件区中与构成它的相邻行的第一端口位置的相关一个位置连接，由此建立第一信号线布局以进行定标，它代表要在印刷电路板基底的所述数层之一上形成第一信号线的位置；和
通过布局每一条只出自所述第二端口位置的相关一个的第二信号线轨迹，建立第二信号线布局以进行定标，它代表要在印刷电路板基底的所述数层之一上形成至少一些第二信号线的位置；
其中第一组端口之间的间隔大于第二组端口之间的间隔。
31.根据权利要求30所述的方法，其中第一和第二信号线布局的建立包括在所述芯片大小插件区位置上布局代表只有一些第一信号线和只有一些第二信号线的信号线轨迹，和指定用于在印刷电路板基底的上部最外表面上进行复制的所述信号线布局，并且还包括建立附加组的信号线布局以定标代表第一和第二信号线其余部分的轨迹，和指定用于在印刷电路板基底的数层之一的表面上而不是在所述上外表面上进行复制的附加组的信号线布局。
32.根据权利要求31所述的方法，其中附加组的信号线布局被指定为用于在印刷电路板基底的下外表面上进行复制。
CN011189517A 2000-10-02 2001-05-28 芯片大小插件、印刷电路板、和设计印刷电路板的方法 Expired - Lifetime CN1218386C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR0057837/00 2000-10-02
KR20000057837 2000-10-02
KR0057837/2000 2000-10-02

Publications (2)

Publication Number Publication Date
CN1346149A CN1346149A (zh) 2002-04-24
CN1218386C true CN1218386C (zh) 2005-09-07

Family

ID=36597963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN011189517A Expired - Lifetime CN1218386C (zh) 2000-10-02 2001-05-28 芯片大小插件、印刷电路板、和设计印刷电路板的方法

Country Status (5)

Country Link
US (1) US6815621B2 (zh)
KR (1) KR100443906B1 (zh)
CN (1) CN1218386C (zh)
DE (1) DE10138958B4 (zh)
TW (1) TWI234851B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040003941A1 (en) * 2000-06-19 2004-01-08 Duxbury Guy A. Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device
US6831301B2 (en) * 2001-10-15 2004-12-14 Micron Technology, Inc. Method and system for electrically coupling a chip to chip package
JP2003249591A (ja) * 2002-02-26 2003-09-05 Nec Electronics Corp エリアｉｏ型半導体装置の配線基板の設計方法
JP4041949B2 (ja) * 2002-03-25 2008-02-06 ミネベア株式会社 キーボードのアセンブリ構造体
AU2003252157A1 (en) * 2002-07-23 2004-02-09 Gatechange Technologies, Inc. Interconnect structure for electrical devices
US7071420B2 (en) * 2002-12-18 2006-07-04 Micron Technology, Inc. Methods and apparatus for a flexible circuit interposer
KR100481184B1 (ko) * 2003-03-26 2005-04-07 삼성전자주식회사 반도체 메모리 집적회로
JP3811467B2 (ja) * 2003-05-19 2006-08-23 沖電気工業株式会社 半導体パッケージ
US20040238213A1 (en) * 2003-05-28 2004-12-02 Pitio Walter Michael Uniform impedance printed circuit board
US7242592B2 (en) * 2003-06-24 2007-07-10 Amphenol Corporation Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization, attenuation and impedance mismatch characteristics
US7057115B2 (en) * 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
KR101639618B1 (ko) * 2009-02-03 2016-07-15 삼성전자주식회사 전자 소자 모듈
EP2503594A1 (en) * 2011-03-21 2012-09-26 Dialog Semiconductor GmbH Signal routing optimized IC package ball/pad layout
JP5070353B1 (ja) * 2011-04-08 2012-11-14 株式会社Ｍａｒｕｗａ フェライト複合シートとその製造方法及びそのようなフェライト複合シートに用いられる焼結フェライト小片
US9123544B2 (en) * 2011-10-21 2015-09-01 Infineon Technologies Ag Semiconductor device and method
JP7528653B2 (ja) * 2020-09-04 2024-08-06 セイコーエプソン株式会社 電子機器、及び半導体集積回路装置
US11562952B2 (en) 2021-01-29 2023-01-24 Cirrus Logic, Inc. Chip scale package
WO2022162330A1 (en) * 2021-01-29 2022-08-04 Cirrus Logic International Semiconductor Limited A chip scale package
CN114760756B (zh) * 2022-06-14 2022-09-06 四川明泰微电子有限公司 高频集成封装模块及其封装方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3917984A (en) * 1974-10-01 1975-11-04 Microsystems Int Ltd Printed circuit board for mounting and connecting a plurality of semiconductor devices
JPS63211692A (ja) 1987-02-27 1988-09-02 株式会社日立製作所 両面配線基板
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
US5453583A (en) * 1993-05-05 1995-09-26 Lsi Logic Corporation Interior bond pad arrangements for alleviating thermal stresses
JP3513333B2 (ja) * 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
KR19980038777A (ko) * 1996-11-26 1998-08-17 배순훈 다중 프린트 배선 회로용 기판
KR100246848B1 (ko) * 1997-01-24 2000-03-15 윤종용 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP3786227B2 (ja) * 1997-02-19 2006-06-14 シチズン電子株式会社 赤外線データ通信モジュール及びその製造方法
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
JPH1126919A (ja) 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
JPH11297754A (ja) * 1998-04-07 1999-10-29 Seiko Epson Corp 基 板
US6125042A (en) 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
JP2000100851A (ja) 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US6037677A (en) * 1999-05-28 2000-03-14 International Business Machines Corporation Dual-pitch perimeter flip-chip footprint for high integration asics
JP2000340737A (ja) 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
US6204559B1 (en) * 1999-11-22 2001-03-20 Advanced Semiconductor Engineering, Inc. Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking

Also Published As

Publication number Publication date
KR100443906B1 (ko) 2004-08-09
DE10138958B4 (de) 2006-05-11
KR20020026808A (ko) 2002-04-12
DE10138958A1 (de) 2002-05-02
CN1346149A (zh) 2002-04-24
US20020038724A1 (en) 2002-04-04
US6815621B2 (en) 2004-11-09
TWI234851B (en) 2005-06-21

Similar Documents

Publication Publication Date Title
CN1218386C (zh) 芯片大小插件、印刷电路板、和设计印刷电路板的方法
CN1089491C (zh) 半导体器件
CN1951161B (zh) 区域阵列零件的共用通路退耦
US7886435B2 (en) High performance chip carrier substrate
CN1845325A (zh) 层叠型半导体装置
CN1196385C (zh) 印刷线路板
CN1961421A (zh) 集成电路堆叠系统及方法
CN1614713A (zh) 堆栈式存储器、存储器模块和存储器系统
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
US20070035005A1 (en) Alternating micro-vias and throughboard vias to create PCB routing channels in BGA interconnect grid
CN1577840A (zh) 半导体器件的堆叠封装
US6297565B1 (en) Compatible IC packages and methods for ensuring migration path
US11764151B2 (en) Connection of several circuits of an electronic chip
CN1327519C (zh) 器件封装件和印刷电路板及电子装置
CN1822357A (zh) 半导体器件封装及其制造方法和半导体器件
US7208403B2 (en) Tile-based routing method of a multi-layer circuit board and related structure
JP3123338B2 (ja) 集積回路装置
CN1841732A (zh) 具有多接头式电容器的集成电路
JP4256605B2 (ja) モジュールの回路基板、チップスケールパッケージ、チップスケールパッケージ集積用印刷回路基板、及び、モジュールの回路基板の設計方法
JP2021052082A (ja) モジュール基板およびプリント基板
JP2005109476A (ja) 高速リード線へのトレース・アクセスを提供するパッケージ化集積回路
CN2641824Y (zh) 复合式芯片构装基板
JP2004247726A (ja) アレイ印刷回路基板
CN1388973A (zh) 低厚度、高密度的存储器系统
JP2006147854A (ja) 変換基板及びこれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050907