CN106887410B - 制造开关电容式dc-dc转换器的方法 - Google Patents

制造开关电容式dc-dc转换器的方法 Download PDF

Info

Publication number
CN106887410B
CN106887410B CN201610374395.0A CN201610374395A CN106887410B CN 106887410 B CN106887410 B CN 106887410B CN 201610374395 A CN201610374395 A CN 201610374395A CN 106887410 B CN106887410 B CN 106887410B
Authority
CN
China
Prior art keywords
interconnection pattern
pattern
forming
insulating layer
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610374395.0A
Other languages
English (en)
Other versions
CN106887410A (zh
Inventor
黄在晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106887410A publication Critical patent/CN106887410A/zh
Application granted granted Critical
Publication of CN106887410B publication Critical patent/CN106887410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L21/8238—
    • H01L21/823871—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H01L21/823807—
    • H01L21/823878—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H01L27/0694—
    • H01L28/00—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H01L27/0629—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造开关电容式转换器的方法包括：提供具有顶表面和底表面的半导体层；在半导体层的顶表面上形成开关元件；在开关元件上形成第一绝缘层和第一互连图案；在第一绝缘层和第一互连图案之上形成第二绝缘层；在第二绝缘层之上形成第二互连图案；在第二绝缘层和第二互连图案之上形成第三绝缘层；在半导体层的底表面之上形成第三互连图案和下互连图案；在下互连图案之上形成电容器；在半导体层的底表面之上形成第四绝缘层，以暴露电容器的上电极图案；形成覆盖电容器的第五绝缘层；以及在第五绝缘层中形成焊盘。

Description

制造开关电容式DC-DC转换器的方法
相关申请的交叉引用
本申请要求2015年12月16日提交的韩国专利申请号10-2015-0180176的优先权，其全部内容通过引用合并于此。
技术领域
本公开的各个实施例涉及一种制造转换器的方法，更具体地，涉及制造开关电容式直流-直流(DC-DC)转换器的方法。
背景技术
用在电源中的开关电源转换器可以包括开关电感式转换器(SIC)和开关电容式转换器(SCC)。SIC可以将能量储存在它们的电感器中，并且将直流源(DC)从一个电压电平转换到另一个电压电平。SCC可以将能量储存在它们的电容器中，并且将直流源(DC)从一个电压电平变换到另一个电压电平。SIC可以呈现出宽的操作范围和高效率。因此，SIC已经广泛用在大功率器件中。但是，将SIC用在紧凑系统中可能存在一些限制，因为SIC的电感器占用了相对大的面积。相反，SCC可以适用于具有紧凑尺寸的小功率系统，因为与SIC的电感器相比，SCC的电容器占用了相对小的面积。最近，由于其紧凑的尺寸和较低的电磁干扰，SCC已经广泛用在移动系统中。通常，当开关元件和电容器被集成在单个芯片中时，由于分配给电容器的有限面积，因此在增加电容器的电容值上可能存在限制。
发明内容
各个实施例针对一种制造开关电容式DC-DC转换器的方法。
根据一个实施例，提供一种制造开关电容式DC-DC转换器的方法。所述方法包括：提供具有顶表面和底表面的半导体层；在半导体层的顶表面上以及在半导体层的块体区域中形成多个开关元件；在半导体层的顶表面之上形成第一绝缘层和第一互连图案；在第一绝缘层和第一互连图案之上形成第二绝缘层；在第二绝缘层之上形成连接到第一互连图案的第二互连图案；在第二绝缘层和第二互连图案之上形成第三绝缘层；在半导体层的底表面之上形成第三互连图案和下互连图案；在下互连图案之上形成电容器；在半导体层的底表面之上形成第四绝缘层，以覆盖第三互连图案，并暴露电容器的上电极图案；在第四绝缘层之上形成第五绝缘层，以覆盖电容器；以及在第五绝缘层中形成多个焊盘。第三互连图案和下互连图案电连接到第一互连图案。
附图说明
基于附图和所附具体描述，本公开的各个实施例将变得更清楚，在附图中：
图1是图示根据一个实施例的开关电容式DC-DC转换器的电路图；
图2是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的开关元件的方法的剖视图；
图3是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的第一互连图案的方法的剖视图；
图4是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的第二互连图案的方法的剖视图；
图5是图示根据一个实施例的附接在制造开关电容式DC-DC转换器时所用的处理衬底的方法的剖视图；
图6是图示根据一个实施例的形成在开关电容式DC-DC转换器中采用的第一通孔至第三通孔的方法的剖视图；
图7是图示根据一个实施例的形成在开关电容式DC-DC转换器中采用的第一通路至第三通路、第三互连图案、以及下互连图案的方法的剖视图；
图8和图9分别是图示根据一个实施例的形成在开关电容式DC-DC转换器中采用的电容器的方法的剖视图和平面图；以及
图10是图示根据一个实施例的形成在开关电容式DC-DC转换器中采用的第四通路至第六通路、上互连图案、以及第一焊盘至第三焊盘的方法的剖视图。
具体实施方式
将理解的是，虽然术语第一、第二、第三等可以在本文用来描述各个元件，但这些元件不应受这些术语的限制。这些术语仅用来区分一个元件和另一个元件。因此，在不脱离本公开内容的教导的情况下，在某些实施例中的第一元件在其他实施例中可以被称为第二元件。
还将理解的是，当一个元件被称为是位于另一个元件“之下”、“下方”、“下面”、“下”、“上”、“之上”、“上面”、“上方”、“侧”或“旁边”时，它可以直接接触另一个元件，或者还可以在它们之间存在至少一个中间元件。因此，在此使用的诸如“之下”、“下方”、“下面”、“下”、“上”、“之上”、“上面”、“上方”、“侧”或“旁边”等的术语仅是用于描述具体实施例的目的，而不意在限制本公开的范围。
还将理解的是，当一个元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在中间元件。
图1是图示根据一个实施例的开关电容式DC-DC转换器10的电路图。参见图1，开关电容式DC-DC转换器10可以被配置为包括第一CMOS反相器CMOS1、第二CMOS反相器CMOS2以及电容器CAP。
第一CMOS反相器CMOS1可以包括第一P沟道MOS晶体管PMOS1和第一N沟道MOS晶体管NMOS1。第二CMOS反相器CMOS2可以包括第二P沟道MOS晶体管PMOS2和第二N沟道MOS晶体管NMOS2。第一P沟道MOS晶体管PMOS1可以具有对应于P型源极区的源极端子S1和对应于P型漏极区的漏极端子D1。第二P沟道MOS晶体管PMOS2可以具有对应于P型源极区的源极端子S3和对应于P型漏极区的漏极端子D3。
第一N沟道MOS晶体管NMOS1可以具有对应于N型源极区的源极端子S2和对应于N型漏极区的漏极端子D2。第二N沟道MOS晶体管NMOS2可以具有对应于N型源极区的源极端子S4和对应于N型漏极区的漏极端子D4。
第一P沟道MOS晶体管PMOS1的源极端子S1和漏极端子D1可以分别连接到输入电压端子VIN和第一N沟道MOS晶体管NMOS1的漏极端子D2。第一N沟道MOS晶体管NMOS1的源极端子S2可以连接到输出电压端子VOUT。
第二P沟道MOS晶体管PMOS2的源极端子S3和漏极端子D3可以分别连接到输出电压端子VOUT和第二N沟道MOS晶体管NMOS2的漏极端子D4。第二N沟道MOS晶体管NMOS2的源极端子S4可以连接到接地端子GND。
电容器CAP的两个端子中的第一端子可以连接到第一CMOS反相器CMOS1的第一输出节点“a”。电容器CAP的第二端子可以连接到第二CMOS反相器CMOS2的第二输出节点“b”。第一输出节点“a”可以耦接到第一P沟道MOS晶体管PMOS1的漏极端子D1和第一N沟道MOS晶体管NMOS1的漏极端子D2。第二输出节点“b”可以耦接到第二P沟道MOS晶体管PMOS2的漏极端子D3和第二N沟道MOS晶体管NMOS2的漏极端子D4。
第一P沟道MOS晶体管PMOS1和第一N沟道MOS晶体管NMOS1的栅极端子G1和G2以及第二P沟道MOS晶体管PMOS2和第二N沟道MOS晶体管NMOS2的栅极端子G3和G4可以共同连接到栅极电压输入端子VG。
根据本实施例的开关电容式DC-DC转换器10可以起DC-DC转换器的作用，该DC-DC转换器通过两个操作步骤(例如，充电步骤和放电步骤)而将直流源(DC)从一个电压电平转换到另一个电压电平。在开关电容式DC-DC转换器10的操作期间，时钟信号可以通过栅极电压输入端子VG而被输入到开关电容式DC-DC转换器10。
具体地，在充电步骤中，比特定电压电平(诸如第一N沟道MOS晶体管NMOS1和第二N沟道MOS晶体管NMOS2的阈值电压)低的栅极电压信号(例如，具有接地电压电平的栅极电压信号)可以被施加到栅极电压输入端子VG。因此，当第一P沟道MOS晶体管PMOS1和第二P沟道MOS晶体管PMOS2导通时，第一N沟道MOS晶体管NMOS1和第二N沟道MOS晶体管NMOS2可以关断。
在此情况下，电流路径可以通过第一输出节点“a”、电容器CAP以及第二输出节点“b”而形成在输入电压端子VIN与输出电压端子VOUT之间。当输入电压信号被施加到输入电压端子VIN时，电容器CAP可以充电，以将一定量的电荷储存在其中。
在放电步骤中，比特定电压电平(诸如第一N沟道MOS晶体管NMOS1和第二N沟道MOS晶体管NMOS2的阈值电压)高的栅极电压信号(例如，5伏的栅极电压信号)可以被施加到栅极电压输入端子VG。因此，当第一N沟道MOS晶体管NMOS1和第二N沟道MOS晶体管NMOS2导通时，第一P沟道MOS晶体管PMOS1和第二P沟道MOS晶体管PMOS2可以关断。
在此情况下，电容器CAP的两个端子可以分别连接到接地端子GND和输出电压端子VOUT。因此，充电的电容器CAP可以用作电压源，并通过输出电压端子VOUT而输出具有与输入电压信号不同的电平的电压。
图2至图10图示了根据一个实施例的制造开关电容式DC-DC转换器的方法。具体地，图2是图示根据一个实施例的形成在开关电容式DC-DC转换器中采用的开关元件的方法的剖视图。参见图2，可以提供逻辑结构。该逻辑结构可以包括集成在半导体层210中的多个开关元件。
半导体层210可以是半导体衬底，或是形成在半导体衬底中的结区。在某些实施例中，半导体层210可以是单晶硅层。在某些实施例中，半导体层210可以是硅外延层。半导体层210可以具有大约4微米的厚度。
多个开关元件可以包括第一P沟道MOS晶体管PMOS1、第一N沟道MOS晶体管NMOS1、第二P沟道MOS晶体管PMOS2、以及第二N沟道MOS晶体管NMOS2。如参考图1所描述的，第一P沟道MOS晶体管PMOS1和第一N沟道MOS晶体管NMOS1可以组成第一CMOS反相器CMOS1，而第二P沟道MOS晶体管PMOS2和第二N沟道MOS晶体管NMOS2可以组成第二CMOS反相器CMOS2。
为了形成多个开关元件，可以在半导体层210中形成第一N阱区211和第二N阱区213。在第一N阱区211中，形成第一P沟道MOS晶体管PMOS1。在第二N阱区213中，形成第二P沟道MOS晶体管PMOS2。
此外，可以在半导体层210中形成第一P阱区212和第二P阱区214。在第一P阱区212中，形成第一N沟道MOS晶体管NMOS1。在第二P阱区214中，形成第二N沟道MOS晶体管NMOS2。
可以通过将N型杂质注入半导体层210中而形成第一N阱区211和第二N阱区213。可以通过将P型杂质注入半导体层210中而形成第一P阱区212和第二P阱区214。在某些实施例中，可以在第一P阱区212和第二P阱区214形成之后形成第一N阱区211和第二N阱区213。可选地，可以在第一N阱区211和第二N阱区213形成之后形成第一P阱区212和第二P阱区214。
可以在半导体层210的上部区域中形成沟槽隔离层215，以限定多个有源区。可以分别在第一N阱区211、第一P阱区212、第二N阱区213和第二P阱区214的上部区域中限定多个有源区。可以分别在有源区上形成第一栅极层叠、第二栅极层叠、第三栅极层叠和第四栅极层叠。
第一栅极层叠可以形成为包括顺序地层叠在限定在第一N阱区211中的有源区上的第一栅极绝缘层231和第一栅电极241。第二栅极层叠可以形成为包括顺序地层叠在限定在第一P阱区212中的有源区上的第二栅极绝缘层232和第二栅电极242。第三栅极层叠可以形成为包括顺序地层叠在限定在第二N阱区213中的有源区上的第三栅极绝缘层233和第三栅电极243。第四栅极层叠可以形成为包括顺序地堆叠在限定在第二P阱区214中的有源区上的第四栅极绝缘层234和第四栅电极244。
在某些实施例中，第一栅极绝缘层231至第四栅极绝缘层234可以由二氧化硅层形成。在某些实施例中，第一栅电极241至第四栅电极244可以由多晶硅层形成。
可以在第一至第四栅极层叠的侧壁上形成栅极间隔件。在形成栅极间隔件之前，可以将P型杂质注入到第一N型阱区211和第二N型阱区213中，以形成具有轻掺杂漏极(LDD)结构的P型源极区/漏极区。可以将N型杂质注入到第一P型阱区212和第二P型阱区214中，以形成具有轻掺杂漏极(LDD)结构的N型源极区/漏极区。
在栅极间隔件形成之后，可以将P型杂质额外地注入到第一N型阱区211和第二N型阱区213中，以形成设置在第一N型阱区211的上部区域中的P型源极区221和P型漏极区222，并且形成设置在第二N型阱区213的上部区域中的P型源极区225和P型漏极区226。
此外，在P型源极区221和225以及P型漏极区222和226形成之后，可以将N型杂质额外地注入到第一P型阱区212和第二P型阱区214中，以形成设置在第一P型阱区212的上部区域中的N型源极区224和N型漏极区223，并且形成设置在第二P型阱区214的上部区域中的N型源极区228和N型漏极区227。
在某些实施例中，可以在执行用于形成P型源极区221和225以及P型漏极区222和226的离子注入工艺之前，执行用于形成N型源极区224和228以及N型漏极区223和227的离子注入工艺。
图3是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的第一互连图案261a至261j的方法的剖视图。参见图3，可以在半导体层210上形成第一绝缘层251，以覆盖MOS晶体管PMOS1、NMOS1、PMOS2和NMOS2。可以在第一绝缘层251中形成多个通路271a至271l。多个通路271a至271l可以穿透第一绝缘层251。
可以在第一绝缘层251上形成第一互连图案261a至261l。第一互连图案261a可以通过通路271a而电连接到第一P沟道MOS晶体管PMOS1的P型源极区221。第一互连图案261b可以通过通路271b而电连接到第一P沟道MOS晶体管PMOS1的第一栅电极241。
第一互连图案261c可以通过通路271c和271d而电连接到第一P沟道MOS晶体管PMOS1的P型漏极区222以及第一N沟道MOS晶体管NMOS1的N型漏极区223。第一互连图案261d可以通过通路271e而电连接到第一N沟道MOS晶体管NMOS1的第二栅电极242。
第一互连图案261e可以通过通路271f和271g而电连接到第一N沟道MOS晶体管NMOS1的N型源极区224以及第二P沟道MOS晶体管PMOS2的P型源极区225。第一互连图案261f可以通过通路271h而电连接到第二P沟道MOS晶体管PMOS2的第三栅电极243。
第一互连图案261g可以通过通路271i和271j而电连接到第二P沟道MOS晶体管PMOS2的P型漏极区226以及第二N沟道MOS晶体管NMOS2的N型漏极区227。第一互连图案261h可以通过通路271k而电连接到第二N沟道MOS晶体管NMOS2的第四栅电极244。
第一互连图案261i可以通过通路271l而电连接到第二N沟道MOS晶体管NMOS2的N型源极区228。第一互连图案261j可以是用于通过在后续过程中形成的通路而使第一互连图案261e电连接到输出电压端子VOUT的图案。因此，第一互连图案261j在此阶段不连接到任何其他元件。
图4是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的第二互连图案262的方法的剖视图。参见图4，可以在第一绝缘层251和第一互连图案261a至261j上形成第二绝缘层252。可以在第二绝缘层252中形成多个通路272a和272b。多个通路272a和272b可以穿透第二绝缘层252。
可以在第二绝缘层252上形成第二互连图案262。第二互连图案262可以形成为通过通路272a和272b而使第一互连图案261e电连接到第一互连图案261j。因此，第一互连图案261j可以通过通路271f、271g、272a和272b、第一互连图案261e和第二互连图案262而电连接到第一N沟道MOS晶体管NMOS1的N型源极区224和第二P沟道MOS晶体管PMOS2的P型源极区225。
虽然在图4中仅图示了第二互连图案262，但是在沿不同部分截取的另一剖视图中可以示出至少一个额外的第二互连图案。例如，在第二互连图案262形成时，也可以在第二绝缘层252上形成一对第二互连图案，以使第一互连图案261c和261g分别电连接到将在后续过程中形成的电容器的两个端子上。
可以在第二绝缘层252和第二互连图案262上形成第三绝缘层253。第一绝缘层251、第二绝缘层252和第三绝缘层253可以由相同的绝缘层(例如，氧化层)形成。然而，在某些实施例中，第一绝缘层251、第二绝缘层252和第三绝缘层253可以由与其他绝缘层不同的绝缘层形成。在某些实施例中，第一绝缘层251、第二绝缘层252和第三绝缘层253可以由单层绝缘层或多层绝缘层形成。
通过上述过程，逻辑结构200可以形成在半导体层210上。即，逻辑结构200可以包括由第一P沟道MOS晶体管PMOS1和第一N沟道MOS晶体管NMOS1组成的第一CMOS反相器CMOS1以及由第二P沟道MOS晶体管PMOS2和第二N沟道MOS晶体管NMOS2组成的第二CMOS反相器CMOS2。根据上述方法，可以使用常规CMOS工艺，而没有任何复杂工艺(诸如穿通硅通孔(TSV)技术)来形成逻辑结构200。
图5是图示根据一个实施例的附接处理衬底300的方法的剖视图，所述处理衬底300用于制造开关电容式DC-DC转换器。参见图5，处理衬底300可以附接到参考图4描述的逻辑结构200。
具体地，可以将处理衬底300附接到第三绝缘层253的顶表面，并且可以翻转逻辑结构200，以使处理衬底300位于逻辑结构200之下。随后，可以将半导体层210平面化，以减小其厚度，如由虚线310表示的。可以使用化学机械抛光(CMP)技术来执行平面化过程。可以执行平面化过程使得半导体层210具有大约2.5微米的最终厚度。在某些实施例中，处理衬底300可以由氧化物类材料组成。可选地，处理衬底300可以具有包括基于氧化物的层的多层结构。
图6是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的第一至第三通孔331、332和333的方法的剖视图。参见图6，可以图案化半导体层210和第一绝缘层251，以形成暴露第一互连图案261a的第一通孔331、暴露第一互连图案261i的第二通孔332、以及暴露第一互连图案261j的第三通孔333。由于半导体层210与第一绝缘层251之间的蚀刻差异，在半导体层210中的第一至第三通孔331、332和333可以形成为比在第一绝缘层251中的第一至第三通孔331、332和333宽。
可以在半导体层210中的第一至第三通孔331、332和333的侧壁上以及在半导体层210的顶表面上形成绝缘层340。绝缘层340可以由氧化物层或氧化物/氮化物/氧化物(ONO)层形成。虽然在图中未示出，但如果一对额外的第二互连图案形成为使第一互连图案261c和261g分别电连接到在后续过程中形成的电容器的两个端子，那么在第一至第三通孔331、332和333形成时，也可以形成暴露所述一对额外第二互连图案的额外的通孔。
图7是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的第一至第三通路351、352和353、第三互连图案411、412和413、以及下互连图案510的方法的剖视图。参见图7，第一至第三通孔331、332和333可以填充有导电材料，以形成第一通路351、第二通路352和第三通路353。
第一至第三通路351、352和353中的每一个可以具有包括阻障金属层和金属层的双层结构。在某些实施例中，第一至第三通路351、352和353的金属层可以由钨(W)层、铝(Al)层或钨/铝(W/Al)层形成。第一通路351可以电连接到第一互连图案261a，并且第二通路352可以电连接到第一互连图案261i。此外，第三通路353可以电连接到第一互连图案261j。
可以分别在第一至第三通路351、352和353上形成第三互连图案411、412和413。在第三互连图案411、412和413形成时，还可以在绝缘层340上形成下互连图案510。第三互连图案411可以通过第一通路351电连接到第一互连图案261a，并且第三互连图案412可以通过第二通路352电连接到第一互连图案261i。此外，第三互连图案413可以通过第三通路353电连接到第一互连图案261j。
可以在绝缘层340上形成下互连图案510，而与第三互连图案411、412和413中的每一个间隔开。虽然在图中未示出，但下互连图案510可以通过穿透绝缘层340、半导体层210和第一绝缘层251的通路而电连接到第一互连图案261c。
图8和图9分别是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的电容器640的方法的剖视图和平面图。参见图8，电容器640可以形成在下互连图案510上。
在该实施例中，电容器640可以形成为与逻辑结构200竖直重叠。在此情况下，可以减少由开关电容式DC-DC转换器占用的平面面积。即，由于电容器640形成为与逻辑结构200竖直重叠，所以开关电容式DC-DC转换器的电容器640每单位平面面积的电容值可以增加。
为了形成电容器640，可以在下互连图案510上形成虚设绝缘图案630。在某些实施例中，虚设绝缘图案630可以由单个氧化物层或多个绝缘层形成。虚设绝缘图案630可以形成为具有在其中的多个接触孔644。接触孔644可以穿透虚设绝缘图案630，以暴露下互连图案510的部分。
如图9的平面图所示，接触孔644可以彼此间隔开一定距离。在某些实施例中，在平面图中，接触孔644可以位于组成蜂窝状结构的多个六边形的中心点和顶点处。
再次参见图8，可以在被接触孔644暴露的下互连图案510的部分、被接触孔644暴露的虚设绝缘图案630的侧壁以及虚设绝缘图案630的顶表面上形成下电极图案641。在某些实施例中，下电极图案641可以由单个金属层或诸如氮化钽(TaN)层或氮化钛(TiN)层的金属化合物层形成。下电极图案641可以形成为暴露虚设绝缘图案630的顶表面的边缘。虚设绝缘图案630的暴露边缘可以沿虚设绝缘图案630的周边而具有一定宽度。
可以在下电极图案641上形成电介质图案642。在某些实施例中，电介质图案642可以由高k电介质层形成，例如，氮化硅(SiN)层、氧化铝(Al2O3)层、氧化钽(Ta2O5)层、氧化锆(ZrO2)层或氧化铪(HfO2)层。可选地，电介质图案642可以由高k电介质层形成，该高k电介质层包括诸如ZrO2/Al2O3/ZrO2层的化合物层。
可以在电介质图案642上形成上电极图案643。上电极图案643可以形成为填充接触孔644。在某些实施例中，上电极图案643可以由单个金属层或诸如氮化钽(TaN)层或氮化钛(TiN)层的金属化合物层形成。
下电极图案641、电介质图案642和上电极图案643可以组成电容器640。下电极图案641、电介质图案642和上电极图案643中的每一个可以形成为与虚设绝缘图案630的顶表面、接触孔644的侧壁以及接触孔644的底表面重叠。因此，电容器640的电容值可以增加。
图10是图示根据一个实施例的形成开关电容式DC-DC转换器中采用的第四至第六通路361、362和363、上互连图案520、以及第一至第三焊盘711、712和713的方法的剖视图。参见图10，可以在绝缘层340和第三互连图案411、412和413上形成第四绝缘层254，以暴露电容器640的上电极图案643的顶表面。
可以图案化第四绝缘层254，以形成暴露第三互连图案411、412和413的通孔。通孔可以填充有诸如金属材料的导电材料，以形成第四至第六通路361、362和363。第四通路361可以电连接到第三互连图案411，并且第五通路362可以电连接到第三互连图案412。此外，第六通路363可以电连接到第三互连图案413。
可以在上电极图案643上形成上互连图案520。虽然在图中未示出，但是上互连图案520可以电连接到第一互连图案261g。可以在第四绝缘层254、第四至第六通路361、362和363以及上互连图案520上形成第五绝缘层255。可以在第五绝缘层255上形成钝化层256。可以图案化钝化层256和第五绝缘层255，以形成暴露第四至第六通路361、362和363的通孔。通孔可以填充有金属层，以形成连接到第四通路361的第一焊盘711、连接到第五通路362的第二焊盘712以及连接到第六通路363的第三焊盘713。
第一焊盘711可以电连接到输入电压端子VIN，第二焊盘712可以电连接到接地端子GND，并且第三焊盘713可以电连接到输出电压端子VOUT。如参考图1所描述的，输入电压端子VIN可以电连接到第一P沟道MOS晶体管PMOS1的源极端子S1。因此，耦接到输入电压端子VIN的第一焊盘711可以通过第四通路361、第三互连图案411、第一通路351、第一互连图案261a和通路271a而电连接到P型源极区221。
此外，接地端子GND可以电连接到第二N沟道MOS晶体管NMOS2的源极端子S4。因此，耦接到接地端子GND的第二焊盘712可以通过第五通路362、第三互连图案412、第二通路352、第一互连图案261i和通路271l而电连接到N型源极区228。此外，输出电压端子VOUT可以电连接到第一N沟道MOS晶体管NMOS1的源极端子S2和第二P沟道MOS晶体管PMOS2的源极端子S3。因此，耦接到输出电压端子VOUT的第三焊盘713可以通过第六通路363、第三互连图案413、第三通路353、第一互连图案261e和261j以及通路271g和271f而电连接到N型源极区224和P型源极区225。
以上已经出于说明的目的公开了本公开的实施例。本领域技术人员将理解的是，在不脱离如在所附权利要求中公开的本公开的范围和精神的情况下，各种修改、增加和替换都是可以的。

Claims (18)

1.一种制造开关电容式DC-DC转换器的方法，所述方法包括：
提供具有顶表面和底表面的半导体层；
在半导体层的顶表面上和半导体层的块体区域中形成多个开关元件；
在半导体层的顶表面之上形成第一绝缘层和第一互连图案；
在第一绝缘层和第一互连图案之上形成第二绝缘层；
形成连接到第一互连图案并设置在第二绝缘层之上的第二互连图案；
在第二绝缘层和第二互连图案之上形成第三绝缘层；
在半导体层的底表面之上形成第三互连图案和下互连图案；
在下互连图案之上形成电容器；
在半导体层的底表面之上形成第四绝缘层，以覆盖第三互连图案并暴露电容器的上电极图案；
在第四绝缘层之上形成第五绝缘层，以覆盖电容器；以及
在第五绝缘层中形成多个焊盘，
其中，第三互连图案和下互连图案电连接到第一互连图案。
2.如权利要求1所述的方法，其中，形成所述多个开关元件包括：
形成组成第一CMOS反相器的第一P沟道MOS晶体管和第一N沟道MOS晶体管；以及
形成组成第二CMOS反相器的第二P沟道MOS晶体管和第二N沟道MOS晶体管。
3.如权利要求2所述的方法，
其中，第一互连图案包括一级第一互连图案、二级第一互连图案和三级第一互连图案，
其中，一级第一互连图案电连接到第一P沟道MOS晶体管的源极区，
其中，二级第一互连图案电连接到第二N沟道MOS晶体管的源极区，以及
其中，三级第一互连图案电连接到第一N沟道MOS晶体管的源极区和第二P沟道MOS晶体管的源极区。
4.如权利要求3所述的方法，
其中，第一互连图案还包括四级第一互连图案，以及
其中，四级第一互连图案与第一CMOS反相器和第二CMOS反相器绝缘。
5.如权利要求4所述的方法，
其中，第二互连图案电连接到四级第一互连图案和三级第一互连图案。
6.如权利要求5所述的方法，还包括：
在第三互连图案和下互连图案形成之前，将平面化过程应用于半导体层的底表面，以减小半导体层的厚度。
7.如权利要求6所述的方法，
其中，使用化学机械抛光CMP技术来执行平面化过程。
8.如权利要求6所述的方法，还包括：
在将平面化过程应用于半导体层的底表面之前，将处理衬底附接到第三绝缘层。
9.如权利要求8所述的方法，
其中，处理衬底包括氧化物层。
10.如权利要求5所述的方法，其中，在形成第三互连图案和下互连图案之前：
形成穿透半导体层和第一绝缘层的第一通孔，以暴露一级第一互连图案；
形成穿透半导体层和第一绝缘层的第二通孔，以暴露二级第一互连图案；
形成穿透半导体层和第一绝缘层的第三通孔，以暴露四级第一互连图案；
在第一通孔的侧壁之上、第二通孔的侧壁之上、第三通孔的侧壁之上以及半导体层的底表面之上形成绝缘层；以及
分别用导电层填充第一通孔、第二通孔和第三通孔，以形成第一通路、第二通路和第三通路。
11.如权利要求10所述的方法，
其中，第三互连图案包括一级第三互连图案、二级第三互连图案、三级第三互连图案，
其中，一级第三互连图案形成在第一通路之上，并与第一通路接触，
其中，二级第三互连图案形成在第二通路之上，并与第二通路接触，以及
其中，三级第三互连图案形成在第三通路之上，并与第三通路接触。
12.如权利要求11所述的方法，
其中，下互连图案和第三互连图案形成在绝缘层之上，以及
其中，下互连图案与第三互连图案间隔开。
13.如权利要求12所述的方法，
其中，第一互连图案还包括五级第一互连图案，
其中，五级第一互连图案共同地连接到第一P沟道MOS晶体管的漏极区以及第一N沟道MOS晶体管的漏极区，以及
其中，下互连图案通过穿透绝缘层、半导体层和第一绝缘层的通路而电连接到五级第一互连图案。
14.如权利要求13所述的方法，其中，在下互连图案之上形成电容器包括：
在下互连图案之上形成具有多个接触孔的虚设绝缘图案；
在由接触孔暴露的下互连图案之上以及在虚设绝缘图案之上形成下电极图案；
在下电极图案之上形成电介质层；以及
在电介质层之上形成上电极图案。
15.如权利要求14所述的方法，其中，在形成第五绝缘层之前：
使第四绝缘层图案化，以形成暴露第三互连图案的第四通孔、第五通孔和第六通孔；
分别在第四通孔、第五通孔和第六通孔中形成第四通路、第五通路和第六通路；以及
在暴露的上电极图案之上形成上互连图案。
16.如权利要求15所述的方法，其中，形成所述多个焊盘包括：
使第五绝缘层图案化，以形成暴露第四通路、第五通路和第六通路的通孔；以及
用金属层填充这些通孔，以形成所述多个焊盘。
17.如权利要求16所述的方法，
其中，第一互连图案还包括六级第一互连图案，
其中，六级第一互连图案共同地连接到第二P沟道MOS晶体管的漏极区以及第二N沟道MOS晶体管的漏极区，以及
其中，上互连图案电连接到六级第一互连图案。
18.如权利要求16所述的方法，
其中，所述多个焊盘包括第一焊盘、第二焊盘和第三焊盘，
其中，第一焊盘电连接到输入电压端子，
其中，第二焊盘电连接到接地端子，以及
其中，第三焊盘电连接到输出电压端子。
CN201610374395.0A 2015-12-16 2016-05-31 制造开关电容式dc-dc转换器的方法 Active CN106887410B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0180176 2015-12-16
KR1020150180176A KR102326820B1 (ko) 2015-12-16 2015-12-16 스위치드-커패시터 디시-디시 컨버터의 제조방법

Publications (2)

Publication Number Publication Date
CN106887410A CN106887410A (zh) 2017-06-23
CN106887410B true CN106887410B (zh) 2020-07-28

Family

ID=58615657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610374395.0A Active CN106887410B (zh) 2015-12-16 2016-05-31 制造开关电容式dc-dc转换器的方法

Country Status (4)

Country Link
US (1) US9640445B1 (zh)
KR (1) KR102326820B1 (zh)
CN (1) CN106887410B (zh)
TW (1) TWI684262B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743553B2 (en) * 2011-10-18 2014-06-03 Arctic Sand Technologies, Inc. Power converters with integrated capacitors
CN108631583B (zh) * 2018-05-28 2020-08-25 苏州浪潮智能科技有限公司 一种多相dc-dc电源模块的布局方法及其电源模块
KR20210045226A (ko) * 2019-10-16 2021-04-26 삼성전자주식회사 개별 부품용 디커플링 커패시터 및 이를 포함하는 집적회로 칩 패키지
TWI744183B (zh) * 2021-02-01 2021-10-21 力晶積成電子製造股份有限公司 電容單元及其製造方法
US20230326890A1 (en) * 2022-04-11 2023-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3d ic comprising semiconductor substrates with different bandgaps

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293843A (ja) * 1996-04-25 1997-11-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN1499640A (zh) * 2002-10-29 2004-05-26 ��ʽ���������Ƽ� 半导体器件
CN1828900A (zh) * 2005-02-03 2006-09-06 三星电子株式会社 含具有垂直栅电极的晶体管的半导体器件及其制造方法
CN101952961A (zh) * 2008-02-25 2011-01-19 飞兆半导体公司 包括集成薄膜电感器的微模块及其制造方法
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429070B1 (en) * 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
JP2003078022A (ja) * 2001-09-06 2003-03-14 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
NL1021255C2 (nl) * 2002-08-12 2004-02-13 Transposafe Systems Holland B Inrichting voor het verpakken van in een kluis gedeponeerde pakketjes.
US7005329B2 (en) * 2003-11-28 2006-02-28 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
KR100652298B1 (ko) * 2005-12-28 2006-11-30 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
WO2007083366A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法
US8431463B2 (en) * 2008-08-08 2013-04-30 Texas Instruments Incorporated Capacitor contact formed concurrently with bond pad metallization
US8120413B2 (en) * 2008-08-18 2012-02-21 Semiconductor Manufacturing International (Beijing) Corporation Charge pump circuit
US8436408B2 (en) * 2008-09-17 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with decoupling capacitor design
US8222104B2 (en) 2009-07-27 2012-07-17 International Business Machines Corporation Three dimensional integrated deep trench decoupling capacitors
KR101665669B1 (ko) * 2010-03-04 2016-10-13 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP5613033B2 (ja) * 2010-05-19 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5676368B2 (ja) * 2011-06-03 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9666262B2 (en) * 2012-03-13 2017-05-30 Samsung Electronics Co., Ltd. Semiconductor memory device including power decoupling capacitor
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
WO2015030150A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage circuit and semiconductor device
CN103604974B (zh) * 2013-11-11 2016-03-09 浙江工业大学 电流模式dc/dc转换器用低功耗电流检测电路
US20160020270A1 (en) * 2014-02-11 2016-01-21 SK Hynix Inc. Metal-insulator-metal capacitor, electronic device including the same, and method of fabricating the same
JP6448424B2 (ja) * 2015-03-17 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102345675B1 (ko) * 2015-07-13 2021-12-31 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293843A (ja) * 1996-04-25 1997-11-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN1499640A (zh) * 2002-10-29 2004-05-26 ��ʽ���������Ƽ� 半导体器件
CN1828900A (zh) * 2005-02-03 2006-09-06 三星电子株式会社 含具有垂直栅电极的晶体管的半导体器件及其制造方法
CN1828900B (zh) * 2005-02-03 2011-04-06 三星电子株式会社 含具有垂直栅电极的晶体管的半导体器件及其制造方法
CN101952961A (zh) * 2008-02-25 2011-01-19 飞兆半导体公司 包括集成薄膜电感器的微模块及其制造方法
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置

Also Published As

Publication number Publication date
KR20170071934A (ko) 2017-06-26
US9640445B1 (en) 2017-05-02
KR102326820B1 (ko) 2021-11-16
CN106887410A (zh) 2017-06-23
TWI684262B (zh) 2020-02-01
TW201724465A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US9853541B2 (en) Switched-capacitor DC-to-DC converters and methods of fabricating the same
CN106887410B (zh) 制造开关电容式dc-dc转换器的方法
US8604531B2 (en) Method and apparatus for improving capacitor capacitance and compatibility
JP6338631B2 (ja) スプリットゲートフラッシュ技術におけるインターディジテートキャパシタ
US8643074B2 (en) Semiconductor device
CN107204323B (zh) 半导体结构及其制造方法
US9847327B2 (en) Switched-capacitor DC-to-DC converters
JP6263093B2 (ja) 半導体装置
TW201921588A (zh) 整合高壓接面終端裝置與高壓金氧半導體裝置的積體電路及其製造方法
JP2004228188A (ja) 半導体装置
TW201919234A (zh) 積體電路及其製造方法
US20160020270A1 (en) Metal-insulator-metal capacitor, electronic device including the same, and method of fabricating the same
JP2013089764A (ja) トレンチ型ｐｉｐキャパシタとそれを用いたパワー集積回路装置およびパワー集積回路装置の製造方法
US20140071587A1 (en) Capacitors in Integrated Circuits and Methods of Fabrication Thereof
US8609486B1 (en) Methods for fabricating deep trench capacitors
TW202301697A (zh) 半導體結構、電子裝置、及半導體結構的製造方法
JP2012038978A (ja) 半導体装置、及び半導体装置の製造方法
US9601373B2 (en) Semiconductor device and method for manufacturing the same
KR20160105224A (ko) 금속-절연체-금속 커패시터 및 이를 포함하는 전자소자와, 금속-절연체-금속 커패시터의 제조방법
KR20140077502A (ko) 저항성 메모리 장치를 위한 고전압 발생 회로
US20160027772A1 (en) Integrated capacitor in an integrated circuit
CN117395991A (zh) 半导体结构
CN114613908A (zh) 多晶硅-绝缘体-多晶硅电容器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea