CN1499640A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1499640A
CN1499640A CNA2003101046131A CN200310104613A CN1499640A CN 1499640 A CN1499640 A CN 1499640A CN A2003101046131 A CNA2003101046131 A CN A2003101046131A CN 200310104613 A CN200310104613 A CN 200310104613A CN 1499640 A CN1499640 A CN 1499640A
Authority
CN
China
Prior art keywords
mentioned
film
face
lower electrode
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003101046131A
Other languages
English (en)
Inventor
川井健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1499640A publication Critical patent/CN1499640A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H01L28/91—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体器件具备：具有主表面1a的硅衬底1；具有顶面6a和抵达硅衬底1的接触孔7、在硅衬底1的主表面1a上形成的层间绝缘膜6；具有侧面10b和与该侧面10b相连的顶面10a、充填接触孔7的导电膜11；与导电膜11的顶面10a和侧面10b接触的下部电极13；在下部电极13上形成的电介质膜14；以及在电介质膜14上形成的上部电极15。导电膜11所具有的顶面10a设置在距硅衬底1的主表面1a的距离大于从硅衬底1的主表面1a到层间绝缘膜6的顶面6a的距离的位置上。借助于在实现半导体器件的微细化的同时，得到所希望的电容器结构，提供可靠性高的半导体器件。

Description

半导体器件
技术领域
本发明一般说来涉及半导体器件，更特定地说，涉及具有电容器的半导体器件。
背景技术
近年来，随着半导体器件，特别是DRAM(动态随机存取存储器)的结构的微细化，多采用相对于存储单元的投影面积能够增大电容器的实际有效面积的圆筒形电容器结构。该圆筒形电容器结构具有包括形成为圆筒状的下部电极、覆盖下部电极的表面的电介质膜和上部电极的叠层结构。具有这种圆筒形电容器结构的半导体器件作为现有技术例如已在特开2002-76141号公报中公开。
在上述文献中公开的现有的半导体器件具备：半导体衬底；在半导体衬底上形成的、具有抵达半导体衬底的主表面的接触孔的层间绝缘膜；充填接触孔的一部分的栓多晶硅膜；充填接触孔的剩余部分的阻挡层金属膜；在层间绝缘膜的顶面上与阻挡层金属膜相接触地形成的圆筒状下部电极；在下部电极上形成的TaON膜；以及在TaON膜上形成的上部电极。下部电极由钌(Ru)形成。由下部电极、TaON膜和上部电极构成电容器。阻挡层金属膜以阻挡层金属膜的顶面与层间绝缘膜的顶面为同一平面的方式形成。
接着，说明上述半导体器件的制造方法。在半导体衬底上的层间绝缘膜上形成使半导体衬底的主表面的一部分露出的接触孔。在接触孔中依次埋入栓多晶硅和层叠了作为阻挡层金属膜的钛(Ti)/氮化钛的金属膜。蒸镀覆盖层间绝缘膜顶面和阻挡层金属膜顶面的顶盖氧化物膜。为了限定电容器的区域，将顶盖氧化物膜构制成使阻挡层金属膜顶面和层间绝缘膜顶面的一部分露出的图形。
在已构制成图形的顶盖氧化物膜的整个面上蒸镀作为下部电极的钌膜。用化学机械研磨法(CMP)研磨钌膜使顶盖氧化物膜的顶面露出。由此，形成由钌构成的圆筒状的下部电极。除掉顶盖氧化物膜。在下部电极上形成介电常数高的TaON膜。在TaON膜上形成上部电极。
为了对具有这种圆筒形电容器的半导体器件进一步实现微细化，需要增高电容器的高度，确保电容器的容量。因此，存在电容器的高宽比增大的趋势，下部电极被形成高而细的形状。
但是，当下部电极形成细的形状时，下部电极与阻挡层金属膜和层间绝缘膜的接触面积减小，两者的密接性降低。因此，从形成上述下部电极并除掉顶盖氧化物膜的工序到在下部电极上依次形成TaON膜和上部电极的工序，存在下部电极从阻挡层金属膜的顶面和层间绝缘膜的顶面剥落、坍塌的危险。
另外，为了增加电容器的容量，对下部电极使用了金属。但是，同多晶硅与多晶硅之间的密接性相比较，多晶硅与金属的密接性降低。因此，当不使用阻挡层金属膜在栓多晶硅膜上直接形成由钌构成的下部电极时，下部电极坍塌的可能性更加增大。于是，当在半导体器件的制造工序中下部电极这样一坍塌，就成了电容器的工作不正常或者相邻接的电容器之间的短路的原因，存在下部电极成为异物，对半导体器件产生不良影响的问题。
发明内容
因此，本发明的目的在于：解决上述课题，借助于在实现半导体器件微细化的同时，得到所希望的电容器结构，以此提供可靠性高的半导体器件。
本发明的半导体器件具备：具有主表面的半导体衬底；具有顶面和抵达半导体衬底的孔、在半导体衬底的主表面上形成的层间绝缘膜；具有侧面和与该侧面相连的顶面、对孔进行充填的导电膜；与导电膜的顶面和侧面接触的下部电极；在下部电极上形成的电介质膜；以及在电介质膜上形成的上部电极。导电膜所具有的顶面设置在距半导体衬底的主表面的距离比从半导体衬底的主表面到层间绝缘膜的顶面的距离大的位置上。
本发明的上述目的和其它目的、特征、方面和优点从结合附图可以理解的本发明的下面的详细说明中能够了解。
附图说明
图1是示出本发明实施例1的半导体器件的剖面图。
图2至图9是示出图1中所示的半导体器件的制造方法的工序的剖面图。
图10是示出本发明实施例2的半导体器件的剖面图。
图11是示出本发明实施例3的半导体器件的剖面图。
图12是示出本发明实施例4的半导体器件的剖面图。
图13至图15是示出图12中所示的半导体器件的制造方法的工序的剖面图。
图16是示出本发明实施例5的半导体器件的剖面图。
图17是示出本发明实施例6的半导体器件的剖面图。
图18至图21是示出图17中所示的半导体器件的制造方法的工序的剖面图。
图22是示出本发明实施例7的半导体器件的剖面图。
图23是示出本发明实施例8的半导体器件的剖面图。
图24是示出本发明实施例9的半导体器件的剖面图。
图25是示出本发明实施例10的半导体器件的剖面图。
图26至图30是示出图25中所示的半导体器件的制造方法的工序的剖面图。
图31是示出本发明实施例11的半导体器件的剖面图。
图32是示出本发明实施例12的半导体器件的剖面图。
图33是示出本发明实施例13的半导体器件的剖面图。
图34是示出本发明实施例14的半导体器件的剖面图。
图35是从上方观看图34中所示的下部电极的斜视图。
图36至图42是示出图34中所示的半导体器件的制造方法的工序的剖面图。
图43是示出从图42中的箭头XLIII所示方向观看到的下部电极和绝缘膜的平面图。
具体实施方式
现参照附图说明本发明的实施例。
实施例1
参照图1，半导体器件具备由形成为圆筒形状的下部电极13、沿下部电极13表面形成的电介质膜14和以覆盖电介质膜14的方式形成的上部电极15构成的圆筒形电容器。
在硅衬底1的主表面1a上隔着由氧化硅膜构成的栅绝缘膜3a和3b，隔开规定的间隔形成栅电极4a和4b。栅电极4a和4b由将多晶硅/硅化钨(WSi)自下而上依次成膜的叠层膜形成。也可由多晶硅/氮化钨(WN)/钨(W)，或者多晶硅/氮化钛(TiN)/钨的叠层膜形成栅电极4a和4b。在位于栅电极4a与4b之间的硅衬底1的主表面1a上形成n型杂质区2。在栅电极4a和4b的顶面上形成由氮化硅膜构成的绝缘膜掩模5a和5b。
层间绝缘膜6以覆盖硅衬底1的主表面1a以及绝缘膜掩模5a和5b的顶面的方式形成。层间绝缘膜6由氧化硅膜构成，例如自下而上依次层叠TEOS(原硅酸乙酯)/BPTEOS(硼磷原硅酸乙酯)/TEOS。在层间绝缘膜6中形成抵达杂质区2的接触孔7。在接触孔7中充填掺杂的多晶硅，形成栓电极8。栓电极8以栓电极8的顶面与层间绝缘膜6的顶面6a为同一平面的方式形成。
在层间绝缘膜6的顶面6a上形成由氮化钽(TaN)构成的阻挡层金属膜10并使其与栓电极8接触。阻挡层金属膜10完全覆盖栓电极8的顶面。也可以用钛(Ti)、钽(Ta)、氮化钛(TiN)、钨化钛(TiW)、氮化钨(WN)、氮化钛钨(TiWN)、氮化锆(ZrN)或氮氧化钛(TiON)等形成阻挡层金属膜10。另外，也可以用自下而上依次层叠钛/氮化钛，或钛/氮化钛/钛，或氮化钽/钽的叠层膜形成阻挡层金属膜10。阻挡层金属膜10具有与硅衬底1的主表面1a平行、并且位于比层间绝缘膜6的顶面6a高的顶面10a和从顶面10a向层间绝缘膜6的顶面6a延伸的侧面10b。由栓电极8和阻挡层金属膜10构成导电膜11。
在层间绝缘膜6的顶面6a上形成具有在与阻挡层金属膜10的侧面10b隔开距离的位置上开口的孔的刻蚀终止膜12。刻蚀终止膜12用氮化硅膜形成。在层间绝缘膜6的顶面6a上形成由钌(Ru)构成的下部电极(存储节点)13。下部电极13与阻挡层金属膜10的顶面10a和侧面10b以及层间绝缘膜6的顶面6a的一部分接触而形成。下部电极13以夹住阻挡层金属膜10的侧面10b的形状而被设置。下部电极13呈向上方开口的圆筒形状，该圆筒形状部分向离开硅衬底1的主表面1a的方向延伸而形成。也可以由铂(Pt)、铟(In)、金(Au)或银(Ag)等形成下部电极13。
以覆盖下部电极13和刻蚀终止膜12的方式形成由Ta2O5构成的电介质膜14。以覆盖电介质膜14的方式形成由钌构成的上部电极(单元板极)15。另外，也可以由SiO2、SiN、BST((Ba、Sr)TiO3)、氧化铝(Al2O3)、氧化铪(HfO2)或钛酸锆酸铅(PZT)形成电介质膜14。另外，也可以由氮化钛(TiN)、铂(Pt)、铱(Ir)、铜(Cu)、银(Ag)或金(Au)形成上部电极15。在这种场合，就代表性的情况而言，电介质膜14和上部电极15可以按Ta2O5/TiN，BST/Pt，或PZT/Pt的组合而被使用。
与由多晶硅形成下部电极13的情形相比，这样通过由金属形成下部电极13可以增加电容器的容量，其理由如下：即，由于电介质膜一般由氧化物膜类的材料构成，所以在对下部电极使用多晶硅的场合，在电介质膜形成时下部电极的表面被氧化。由于该被氧化了的下部电极的部分起电介质膜的作用，所以电介质膜的有效膜厚变厚。已知电容器的容量与电介质膜的膜厚成反比，因而电容器的容量减小。与此相对照，若由金属形成下部电极13，可以防止这种弊端。另外，由于钌的氧化物也是导电膜，铂难以被氧化，所以对下部电极使用钌和铂的情形特别受重视。
另外，在本实施例中，在下部电极13与栓电极8之间夹有阻挡层金属膜。在不设置阻挡层金属膜10的场合，下部电极13与栓电极8直接接触，因此，金属与多晶硅的反应成为了问题。即，当在金属与多晶硅接触的状态下加热至高温时，在其界面发生反应，形成金属硅(金属硅化物)。一般说来，金属吸取硅，在多晶硅(栓电极8)中形成缺陷或空洞。若这样地在栓电极8的与下部电极13的接触面上形成缺陷或空洞，则栓电极8与下部电极13的接触面积缩小，两者的密接性降低。另外，还产生下部电极13与栓电极8之间的接触电阻增大的问题。
为防止以上的弊端，在本实施例中设置了阻挡层金属膜10，但在不设置阻挡层金属膜10的场合，也可应用本发明。这时，可以以栓电极8的顶面设置在比层间绝缘膜6的顶面6a高的位置上的方式形成栓电极8，以覆盖该栓电极8的方式形成下部电极13。
本发明实施例1的半导体器件具备：具有主表面1a的作为半导体衬底的硅衬底1；具有顶面6a和作为抵达硅衬底1的孔的接触孔7、在硅衬底1的主表面1a上形成的层间绝缘膜6；具有侧面10b和与该侧面10b相连的顶面10a、充填接触孔7的导电膜11；与导电膜11的顶面10a和侧面10b接触的下部电极13；在下部电极13上形成的电介质膜14；以及在电介质膜14上形成的上部电极15。导电膜11所具有的顶面10a设置在距硅衬底1的主表面1a的距离大于从硅衬底1的主表面1a到层间绝缘膜6的顶面6a的距离的位置上。
导电膜11与下部电极13接触而形成，它包含作为阻挡层金属层的阻挡层金属膜10，该阻挡层金属层含有作为从由钛、钽、氮化钛、氮化钽、钨化钛、氮化钨、氮化钛钨、氮化锆和氮氧化钛构成的组中选出的至少一种成分的氮化钽。下部电极13包含作为金属的钌。
另外，在本实施例中，半导体器件虽具备圆筒形电容器，但本发明不限于此。本发明尤其可以应用于具有高宽比(电极高度/电极宽度)在1以上的下部电极的半导体器件。
现利用图1至图9说明图1中所示的半导体器件的制造方法。
参照图2，在硅衬底1的主表面1a上形成膜厚为数nm左右的氧化硅膜。在其上依次层叠多晶硅膜和硅化钨膜。再在其上形成氮化硅膜。形成具有规定形状的开口图形的、未图示的抗蚀剂膜。以该抗蚀剂膜作为掩模对氮化硅膜进行刻蚀，形成绝缘膜掩模5a和5b。以绝缘膜掩模5a和5b作为掩模对多晶硅膜和硅化钨膜进行刻蚀，隔着栅绝缘膜3形成规定形状的栅电极4a和4b。以绝缘膜掩模5a和5b作为掩模对硅衬底1的主表面1a注入磷或砷等杂质，形成n型杂质区2。
参照图3，以覆盖硅衬底1的主表面1a以及绝缘膜掩模5a和5b的顶面的方式依次淀积TEOS、BPTEOS和TEOS，形成由氧化硅膜构成的层间绝缘膜6。在层间绝缘膜6的顶面6a上形成具有规定形状的开口图形的、未图示的抗蚀剂膜。以该抗蚀剂膜作为掩模对层间绝缘膜6进行刻蚀，形成抵达杂质区2的接触孔7。以充填接触孔7、覆盖层间绝缘膜6的顶面6a的方式淀积掺杂的多晶硅膜。用化学机械研磨法(CMP)或深刻蚀法除掉该掺杂的多晶硅膜，直至层间绝缘膜6的顶面6a露出为止，在接触孔7中留下掺杂的多晶硅膜。据此，在接触孔7中形成栓电极8。
参照图4和图5，为了形成阻挡层金属膜10，在层间绝缘膜6的顶面6a上淀积由氮化钽构成的金属膜。在该金属膜上形成具有规定形状的开口图形的、未图示的抗蚀剂膜。以该抗蚀剂膜作为掩模对金属膜进行刻蚀，形成具有规定形状的阻挡层金属膜10。
参照图6，在层间绝缘膜6上依次淀积由氮化硅膜构成的刻蚀终止膜12和由以TEOS等作为原料的氧化硅膜构成的层间绝缘膜21。再从其上形成具有规定形状的开口图形的、未图示的抗蚀剂膜。以该抗蚀剂膜作为掩模对氧化硅膜和氮化硅膜进行刻蚀，形成以规定形状开口的接触孔18。
参照图7，为了形成下部电极13，以覆盖接触孔18的表面和层间绝缘膜21的顶面21a的方式淀积由钌构成的金属膜。
参照图8，用化学机械研磨法、干法刻蚀或湿法刻蚀除掉由钌构成的金属膜，直至层间绝缘膜21的顶面21a露出为止。这时，在采用干法刻蚀的场合进行使用了O2/Cl2气体等离子体刻蚀。另外，在用铂形成下部电极13的场合，可以进行使用了Cl2/Ar气体等离子体刻蚀。还有，也可以在由金属膜限定的凹部埋入有机保护膜，以避免除掉在层间绝缘膜21上形成的、位于接触孔18中的金属膜。由此，可形成具有圆筒形状的下部电极13。
参照图9，借助于使用氢氟酸(HF)水溶液的湿法刻蚀除掉刻蚀终止膜12上的层间绝缘膜21。由于作为除掉由氧化硅膜构成的层间绝缘膜21的方法采用了湿法刻蚀，所以与采用干法刻蚀的情形相比，可以增大对钌和氮化硅膜的刻蚀选择比。由此，可以竭力抑制对下部电极13和刻蚀终止膜12的损伤。
作为本实施例中的半导体器件的特征，在于栓电极8、阻挡层金属膜10和下部电极13三者在与硅衬底1的主表面1a平行的面上的剖面面积(用箭头26、箭头27和箭头28所示的长度表示的面积)按栓电极8、阻挡层金属膜10和下部电极13的顺序依次增大。
参照图1，以覆盖下部电极13和刻蚀终止膜12的方式淀积由Ta2O5构成的薄膜，形成电介质膜14。以覆盖电介质膜14的方式淀积由钌构成的金属膜，形成上部电极15。通过以上的工序完成图1中所示的半导体器件。
按照如此构成的半导体器件，下部电极13以夹住位于层间绝缘膜6的顶面6a上的导电膜11的形状而被设置。更具体地说，以夹住构成导电膜11的阻挡层金属膜10的侧面10b的形状设置下部电极13。另外，由于阻挡层金属膜10的顶面10a处于比层间绝缘膜6的顶面6a高的位置上，所以可以使在与硅衬底1的主表面1a平行的面上的阻挡层金属膜10的剖面面积比接触孔7的剖面面积大。因此，即使在为了半导体器件微细化而限制接触孔7的开口面积的场合，也能够增大下部电极13与阻挡层金属膜10的接触面积。据此，提高了下部电极13与阻挡层金属膜10的密接性。
由于以上的理由，可以防止在半导体器件制造工序的过程中下部电极13从层间绝缘膜6的顶面6a上剥落、坍塌。据此，可以实现所希望的电容器结构，提供可靠性高的半导体器件。另外，由于能够增大下部电极13的高宽比(电极高度/电极宽度)，所以能够谋求半导体器件的微细化。
实施例2
实施例2的半导体器件与实施例1的半导体器件相比，其导电膜11的结构不同。以下省略对重复结构的说明。
参照图10，在接触孔7中充填掺杂的多晶硅等，形成栓电极8。栓电极8以栓电极8的顶面低于层间绝缘膜6的顶面6a的方式形成。以充填未形成栓电极8的接触孔7的剩余部分的方式形成由氮化钽构成的阻挡层金属膜10n。阻挡层金属膜10n以阻挡层金属膜10n的顶面与层间绝缘膜6的顶面6a为同一平面的方式形成。在层间绝缘膜6上形成与阻挡层金属膜10n接触、具有与图1中所示的阻挡层金属膜10相同形状的阻挡层金属膜10m。由栓电极8以及阻挡层金属膜10n和10m构成导电膜11。
在本发明实施例2的半导体器件中，导电膜11是与下部电极13接触而形成的阻挡层金属层，它包含具有作为以充填接触孔7的方式形成的部分的阻挡层金属膜10n的阻挡层金属层。
按照如此构成的半导体器件，可以得到与实施例1所述效果相同的效果。此外，由于阻挡层金属膜10n充填了接触孔7的一部分，所以能够防止阻挡层金属膜10n和10m从层间绝缘膜6上剥落。
实施例3
实施例3中的半导体器件与实施例1中的半导体器件相比，其导电膜11的结构不同。以下省略对重复结构的说明。
参照图11，在接触孔7中充填掺杂的多晶硅等，形成栓电极8。以栓电极8的顶面低于层间绝缘膜6的顶面6a的方式形成栓电极8。以覆盖栓电极8的顶面、接触孔7的侧壁和层间绝缘膜6的顶面6a的一部分的方式形成阻挡层金属膜10。阻挡层金属膜10具有位于比层间绝缘膜6的顶面6a高的顶面10a和从顶面10a向层间绝缘膜6的顶面6a延伸的侧面10b。阻挡层金属膜10具有在顶面10a侧开口的凹部25。由栓电极8和阻挡层金属膜10构成导电膜11。以与阻挡层金属膜10的顶面10a和侧面10b接触、并且充填凹部25的方式形成下部电极13。
在本发明实施例3的半导体器件中，导电膜11包含在作为导电膜11的顶面的顶面10a侧开口的凹部25。以充填凹部25的方式形成下部电极13。
按照如此构成的半导体器件，可以得到与实施例1所述效果相同的效果。此外，由于阻挡层金属膜10具有凹部25，所以能够增大下部电极13与阻挡层金属膜10的接触面积。据此，提高了下部电极13与阻挡层金属膜10的密接性。另外，下部电极13以与由阻挡层金属膜10的侧面10b和顶面10a以及规定出凹部25的阻挡层金属膜10的表面形成的凹凸形状相嵌合的形态而被设置。由于以上的理由，能够更加可靠地防止在半导体器件制造工序的过程中下部电极13从层间绝缘膜6的顶面6a上剥落、坍塌。
实施例4
实施例4中的半导体器件与实施例1的半导体器件相比，其阻挡层金属膜10的结构不同。以下省略对重复结构的说明。
参照图12，在阻挡层金属膜10的顶面10a上形成凹凸形状。下部电极13在阻挡层金属膜10的顶面10a上以与该凹凸形状啮合的方式形成。
在本发明实施例4的半导体器件中，作为与下部电极13接触的导电膜11的部分的顶面10a具有凹凸形状。
在实施例1中的半导体器件的制造方法的图2至图4所示的工序之后，接着进行图13至图15所示的工序。其后，接着再进行实施例1中的半导体器件的制造方法的图6至图9所示的工序和图1所示的工序。以下省略对重复的制造工序的说明。
参照图13，为了形成阻挡层金属膜10，在层间绝缘膜6的顶面6a上淀积由无定形氮化钽构成的金属膜。将以后作为晶核进行生长的Ta粒子31附着在该金属膜的表面上。
参照图14和15，将由无定形氮化钽构成的金属膜在高真空中加热。据此，附着在金属膜上的Ta粒子31一边侵蚀金属膜的无定形部分，一边进行晶体生长。借助于以上的工序，阻挡层金属膜10的顶面10a被形成为凹凸形状。
按照如此构成的半导体器件，可以得到与实施例1所述效果相同的效果。此外，由于阻挡层金属膜10的顶面10a形成凹凸形状，所以可以增加下部电极13与阻挡层金属膜10的接触面积，提高两者的密接性。据此，能够更加可靠地防止在半导体器件制造工序的过程中下部电极13从层间绝缘膜6的顶面6a上剥落、坍塌。
实施例5
实施例5中的半导体器件与实施例4中的半导体器件相比，其导电膜11的结构不同。以下省略对重复结构的说明。
参照图16，在接触孔7中充填掺杂的多晶硅等，形成栓电极8。以栓电极8的顶面低于层间绝缘膜6的顶面6a的方式形成栓电极8。以充填未形成栓电极8的接触孔7的剩余部分的方式形成由氮化钽构成的阻挡层金属膜10q。以阻挡层金属膜10q的顶面与层间绝缘膜6的顶面6a为同一平面的方式形成阻挡层金属膜10q。在层间绝缘膜6上形成与阻挡层金属膜10q接触、具有与图12中所示的阻挡层金属膜10相同形状的阻挡层金属膜10p。由栓电极8以及阻挡层金属膜10p和10q构成导电膜11。
按照如此构成的半导体器件，可以得到与实施例4所述效果相同的效果。此外，由于阻挡层金属膜10q充填了接触孔7的一部分，所以能够防止阻挡层金属膜10p和10q从层间绝缘膜6上剥落。
实施例6
实施例6中的半导体器件与实施例1中的半导体器件相比，其导电膜11的结构不同。以下省略对重复结构的说明。
参照图17，在层间绝缘膜6的顶面6a上以与栓电极8接触的方式形成由氮化钽构成的阻挡层金属膜35。阻挡层金属膜35完全覆盖栓电极8的顶面。也可以与实施例1中的阻挡层金属膜10同样地由钛等形成阻挡层金属膜35。另外，也可由自下而上依次层叠钛/氮化钛的叠层膜形成阻挡层金属膜35。
阻挡层金属膜35具有与硅衬底1的主表面1a相平行、并且位于比层间绝缘膜6的顶面6a高的顶面35a和从顶面35a向层间绝缘膜6的顶面6a延伸的侧面35b。阻挡层金属膜35具有在顶面35a侧开口的凹部38。以从硅衬底1的主表面1a至凹部38的底面的距离大于从硅衬底1的主表面1a至层间绝缘膜6的顶面6a的距离的方式形成凹部38。阻挡层金属膜35由位于层间绝缘膜6的顶面6a上的基底部36和从该基底部36的周边部向上方延伸的侧壁部37构成。由栓电极8和阻挡层金属膜35构成导电膜11。
下部电极13通过与在阻挡层金属膜35上形成的凹部38相嵌合而形成。据此，下部电极13的外周面被阻挡层金属膜35的侧壁部37的内周面支撑。
本发明实施例6的半导体器件具备：具有主表面1a的硅衬底1；具有顶面6a和抵达硅衬底1的接触孔7、在硅衬底1的主表面1a上形成的层间绝缘膜6；具有设置在距硅衬底1的主表面1a的距离大于从硅衬底1的主表面1a至层间绝缘膜6的顶面6a的距离的位置上的顶面35a、充填接触孔7的导电膜11；在层间绝缘膜6上形成的、与导电膜11接触的下部电极13；在下部电极13上形成的电介质膜14；以及在电介质膜14上形成的上部电极15。导电膜11包括在层间绝缘膜6的顶面6a上的基底部36和与该基底部36相连、并向离开硅衬底1的主表面1a的方向延伸的侧壁部37。下部电极13与基底部36和侧壁部37接触而形成。
导电膜11与下部电极13接触而形成，包含作为阻挡层金属层的阻挡层金属膜35，该阻挡层金属层含有作为从由钛、钽、氮化钛、氮化钽、钨化钛、氮化钨、氮化钛钨、氮化锆和氮氧化钛构成的组中选出的至少一种成分的氮化钽。下部电极13包含作为金属的钌。
另外，在本实施例中虽然平坦地形成阻挡层金属膜35的凹部38的底面，但也可形成为如图12所示的阻挡层金属膜10的顶面10a那样的凹凸形状。这时，与下部电极13接触的导电膜11的部分具有凹凸形状。
在实施例1中的半导体器件的制造方法的图2和图3所示的工序之后，接着进行图18至图21所示的工序。其后，接着再进行实施例1中的半导体器件的制造方法的图1所示的工序。以下省略对重复的制造工序的说明。
参照图18，在层间绝缘膜6的顶面6a上依次淀积由氮化硅膜构成的刻蚀终止膜12和由以TEOS作为原料的氧化硅膜构成的层间绝缘膜21。再从其上形成具有规定形状的开口图形的、未图示的抗蚀剂膜。以该抗蚀剂膜作为掩模对氧化硅膜和氮化硅膜进行刻蚀，形成以规定形状开口的接触孔18。
参照图19，为了形成阻挡层金属膜35和下部电极13，以覆盖接触孔18的表面和层间绝缘膜21的顶面21a的方式依次淀积由氮化钽构成的金属膜和由钌构成的金属膜。
参照图20，用化学机械研磨法、干法刻蚀或湿法刻蚀除掉由钌构成的金属膜和由氮化钽构成的金属膜，直至层间绝缘膜21的顶面21a露出为止。也可以在由金属膜规定的凹部埋入有机保护膜，以避免除掉在层间绝缘膜21上形成的、位于接触孔18中的金属膜。据此，可形成具有圆筒形状的下部电极13和阻挡层金属膜35。
参照图21，采用湿法刻蚀除掉刻蚀终止膜12上的层间绝缘膜21。这时，虽然同时也除掉了阻挡层金属膜35，但调整刻蚀条件，可使阻挡层金属膜35保留包围下部电极13的外周面的侧壁部37。
按照如此构成的半导体器件，下部电极13以被位于层间绝缘膜6的顶面6a上的导电膜11夹住的形状而被设置。更为具体地说，下部电极13以被构成导电膜11的阻挡层金属膜35的侧壁部37夹住的形状而被设置。另外，由于阻挡层金属膜35的顶面35a在比层间绝缘膜6的顶面6a高的位置上，所以可以使在与硅衬底1的主表面1a平行的面上的阻挡层金属膜35的剖面面积比接触孔7的剖面面积大。因此，即使在为了半导体器件的微细化而限制接触孔7的开口面积的场合，也能够增大下部电极13与阻挡层金属膜35的接触面积。据此，提高了下部电极13与阻挡层金属膜35的密接性。
由于以上的理由，可以防止在半导体器件制造工序的过程中下部电极13从层间绝缘膜6的顶面6a上剥落、坍塌。据此，可以实现所希望的电容器结构，提供可靠性高的半导体器件。另外，由于能够增大下部电极13的高宽比(电极高度/电极宽度)，所以能够谋求半导体器件的微细化。
实施例7
实施例7中的半导体器件与实施例6中的半导体器件相比，其导电膜11的结构不同。以下省略对重复结构的说明。
参照图22，在接触孔7中充填掺杂的多晶硅等，形成栓电极8。以栓电极8的顶面低于层间绝缘膜6的顶面6a的方式形成栓电极8。以充填未形成栓电极8的接触孔7的剩余部分的方式形成由氮化钽构成的阻挡层金属膜35n。以阻挡层金属膜35n的顶面与层间绝缘膜6的顶面6a为同一平面的方式形成阻挡层金属膜35n。在层间绝缘膜6上形成与阻挡层金属膜35n接触、具有与图17中所示的阻挡层金属膜35相同形状的阻挡层金属膜35m。由栓电极8以及阻挡层金属膜35n和35m构成导电膜11。
在本发明实施例7的半导体器件中，导电膜11是与下部电极13接触而形成的阻挡层金属层，它包含具有作为以充填接触孔7的方式形成的部分的阻挡层金属膜35n的阻挡层金属层。
按照如此构成的半导体器件，可以得到与实施例6所述效果相同的效果。此外，由于阻挡层金属膜35n充填了接触孔7的一部分，所以能够防止阻挡层金属膜35n和35m从层间绝缘膜6上剥落。
实施例8
实施例8中的半导体器件与实施例6中的半导体器件相比，其导电膜11的结构不同。以下省略对重复结构的说明。
参照图23，在接触孔7中充填掺杂的多晶硅等，形成栓电极8。以栓电极8的顶面低于层间绝缘膜6的顶面6a的方式形成栓电极8。以覆盖栓电极8的顶面、接触孔7的侧壁和层间绝缘膜6的顶面6a的一部分的方式形成阻挡层金属膜35。阻挡层金属膜35由覆盖栓电极8的顶面和接触孔7的侧壁而形成的突出部40、位于层间绝缘膜6的顶面6a上的基底部36和从该基底部36的周边部向上方延伸的侧壁部37构成。
在阻挡层金属膜35中，形成了在顶面35a侧开口的凹部38和在凹部38的底面开口的凹部41。以从硅衬底1的主表面1a至凹部38的底面的距离大于从硅衬底1的主表面1a至层间绝缘膜6的顶面6a的距离的方式形成凹部38。以从硅衬底1的主表面1a至凹部41的底面的距离小于从硅衬底1的主表面1a至层间绝缘膜6的顶面6a的距离的方式形成凹部41。
下部电极13通过与在阻挡层金属膜35上形成的凹部38和41嵌合而形成。据此，下部电极13的以台阶状形成的外周面被阻挡层金属膜35的凹部38和41支撑。
在本发明实施例8的半导体器件中，导电膜11还包含在与下部电极13接触的面上开口的凹部41，以充填凹部41的方式形成下部电极13。
按照如此构成的半导体器件，可以得到与实施例6所述效果相同的效果。此外，由于阻挡层金属膜35具有凹部41，所以能够增大下部电极13与阻挡层金属膜35的接触面积。另外，下部电极13通过与阻挡层金属膜35的凹部38和41嵌合而形成。因此，能够更加可靠地防止在半导体器件制造工序的过程中下部电极13从层间绝缘膜6的顶面6a上剥落、坍塌。
实施例9
实施例9中的半导体器件与实施例8中的半导体器件相比，其导电膜11的结构不同。以下省略对重复结构的说明。
参照图24，在接触孔7中形成：栓电极8；设置在栓电极8上的阻挡层金属膜35q；以及设置在阻挡层金属膜35q上的、具有与图23中所示的阻挡层金属膜35相同的形状的阻挡层金属膜35p。由栓电极8以及阻挡层金属膜35p和35q构成导电膜11。
按照如此构成的半导体器件，可以得到与实施例8所述效果相同的效果。此外，由于阻挡层金属膜35p以其与栓电极8之间夹着阻挡层金属膜35q的方式形成，所以能够防止在栓电极8的顶面上阻挡层金属膜的膜厚变薄。据此。可以更加可靠地防止由多晶硅构成的栓电极8与由钌构成的下部电极13发生反应。
实施例10
实施例10中的半导体器件与实施例1中的半导体器件相比，主要是层间绝缘膜6的上方的结构不同。以下省略对重复结构的说明。
参照图25，层间绝缘膜6由以含有浓度相对低的磷和硼的BPTEOS作为原料的氧化硅膜形成。在层间绝缘膜6的顶面6a上形成具有使层间绝缘膜6的顶面6a的一部分和栓电极8的顶面露出的孔的绝缘膜51。绝缘膜51由以含有浓度相对高的磷和硼的BPTEOS作为原料的氧化硅膜形成。在绝缘膜51上形成具有以比在绝缘膜51上形成的孔的直径小的直径形成的孔的刻蚀终止膜12。刻蚀终止膜12由氮化硅膜形成。在层间绝缘膜6的顶面6a上，由层间绝缘膜6的顶面6a、在绝缘膜51上形成的孔的表面和与层间绝缘膜6的顶面6a相向的刻蚀终止膜12的底面限定成为横向孔53。绝缘膜51和刻蚀终止膜12构成保持膜52。另外，也可以用以TEOS作为原料的氧化硅膜形成层间绝缘膜6，用以BPTEOS作为原料的氧化硅膜形成绝缘膜51。
在层间绝缘膜6的顶面6a上形成由钌构成的下部电极13。下部电极13具有从下部电极13的外周面向外侧突出而形成的凸缘状部分13t。下部电极13的凸缘状部分13t与横向孔53嵌合而形成。
本发明实施例10的半导体器件具备：具有主表面1a的硅衬底1；具有顶面6a和抵达硅衬底1的接触孔7、在硅衬底1的主表面1a上形成的层间绝缘膜6；作为充填接触孔7的导电膜的栓电极8；具有沿层间绝缘膜6的顶面6a延伸的横向孔53、在层间绝缘膜6上形成的保持膜52；具有充填横向孔53的凸缘状部分13t、与栓电极8接触的下部电极13；在下部电极13上形成的电介质膜14；以及在电介质膜14上形成的上部电极15。
在实施例1中的半导体器件的制造方法的图2和图3所示的工序之后，接着进行图26至图30所示的工序。其后，接着再进行实施例1中的半导体器件的制造方法的图1所示的工序。以下省略对重复的制造工序的说明。
参照图26，在层间绝缘膜6的顶面6a上依次淀积由以含有浓度相对高的磷和硼的BPTEOS作为原料的氧化硅膜构成的绝缘膜51、由氮化硅膜构成的刻蚀终止膜12和由以含有浓度相对低的磷和硼的BPTEOS作为原料的氧化硅膜构成的层间绝缘膜21。从其上形成具有规定形状的开口图形的、未图示的抗蚀剂膜。以该抗蚀剂膜作为掩模对淀积的氧化硅膜和氮化硅膜进行刻蚀，形成以规定形状开口的接触孔59。
参照图27，对绝缘膜51进行各向同性的刻蚀，在规定的位置上形成横向孔53。这时，由于对绝缘膜51以及层间绝缘膜6和21注入的磷和硼的浓度不同，所以可以增大对层间绝缘膜6和21的刻蚀选择比。因此，虽然由于对绝缘膜51进行的各向同性刻蚀，层间绝缘膜6和21也会后退，但因使绝缘膜51后退得更多，所以能够形成规定形状的横向孔53。
参照图28，为了形成下部电极13，以覆盖接触孔59的表面和层间绝缘膜21的顶面21a、并且充填横向孔53的方式淀积由钌构成的金属膜。
参照图29，用化学机械研磨法、干法刻蚀或湿法刻蚀除掉由钌构成的金属膜，直至层间绝缘膜21的顶面21a露出为止。也可以在由金属膜规定的凹部埋入有机保护膜，以避免除掉在层间绝缘膜21上形成的、位于接触孔59中的金属膜。据此，可形成具有圆筒形状的下部电极13。
参照图30，用湿法刻蚀除掉刻蚀终止膜12上的层间绝缘膜21。
按照如此构成的半导体器件，在下部电极13上设置的凸缘状部分13t与由保持膜52形成的横向孔53嵌合而设置下部电极13。另外，下部电极13的凸缘状部分13t被构成保持膜52的刻蚀终止膜12压向层间绝缘膜6的顶面6a。因此，可以防止在半导体器件制造工序的过程中下部电极13从层间绝缘膜6的顶面6a上剥落、坍塌。据此，可以实现所希望的电容器结构，提供可靠性高的半导体器件。另外，由于能够增大下部电极13的高宽比(电极高度/电极宽度)，所以能够谋求半导体器件的微细化。
实施例11
实施例11中的半导体器件与实施例10中的半导体器件相比，其导电膜11的结构不同。以下省略对重复结构的说明。
参照图31，在接触孔7中充填掺杂的多晶硅等，形成栓电极8。以栓电极8的顶面低于层间绝缘膜6的顶面6a的方式形成栓电极8。以充填未形成栓电极8的接触孔7的剩余部分的方式形成由氮化钽构成的阻挡层金属膜54n。以阻挡层金属膜54n的顶面与层间绝缘膜6的顶面6a为同一平面的方式形成阻挡层金属膜54n。
以与阻挡层金属膜54n接触、并且覆盖下部电极13的外周面的方式形成阻挡层金属膜54m。以从层间绝缘膜6的顶面6a跨至横向孔53和下部电极13的外周面的方式形成阻挡层金属膜54m。由栓电极8以及阻挡层金属膜54n和54m构成导电膜11。
以阻挡层金属膜54m的顶面54a位于比下部电极13的顶面13a低的位置上的方式形成阻挡层金属膜54m。由于下部电极13在上端开口，所以一般说来它随着远离层间绝缘膜6的顶面6a向外侧扩展而形成。因此，借助于以低于下部电极13的高度形成设置在下部电极13的外周面上的阻挡层金属膜54m的高度，可以抑制邻接的下部电极13彼此之间的接触、短路。
按照如此构成的半导体器件，可以得到与实施例10所述效果相同的效果。此外，由于阻挡层金属膜54m沿下部电极13的外周面向上方延伸形成，所以阻挡层金属膜54m具有支撑下部电极13的作用。据此，可以更加可靠地防止在半导体器件制造工序的过程中下部电极13从层间绝缘膜6的顶面6a上剥落、坍塌。另外，由于在由钌构成的下部电极13与由多晶硅构成的栓电极8之间设置了阻挡层金属膜54m，所以能够防止栓电极8与下部电极13发生反应。还有，由于在栓电极8与阻挡层金属膜54m之间夹着阻挡层金属膜54n，所以能够防止阻挡层金属膜54m的膜厚减薄，从而防止栓电极8与下部电极13发生反应。
实施例12
实施例12中的半导体器件与实施例10中的半导体器件相比，其导电膜11和横向孔的结构不同。以下省略对重复结构的说明。
参照图32，在层间绝缘膜6上形成具有孔的刻蚀终止膜12。层间绝缘膜6具有以比刻蚀终止膜12所具有的孔的直径大的直径形成的、在顶面6a侧开口的凹部。由规定出该凹部的层间绝缘膜6的表面和与该凹部的底面相向的刻蚀终止膜12的底面规定出横向孔61。下部电极13的底面侧具有凸缘状部分13t，凸缘状部分13t以与横向孔61嵌合的方式形成。与实施例11的图31中所示的半导体器件相同，阻挡层金属膜54n充填接触孔7的一部分。另外，以与阻挡层金属膜54n接触、并且覆盖下部电极13外周面的方式形成阻挡层金属膜54m。
在本发明实施例12的半导体器件中，横向孔61设置在距硅衬底1的主表面1a的距离比从硅衬底1的主表面1a到层间绝缘膜6的顶面6a的距离小的位置上。
按照如此构成的半导体器件，可以得到与实施例11所述效果相同的效果。此外，由于横向孔61由层间绝缘膜6和刻蚀终止膜12规定，所以无需为形成横向孔61而设置新的绝缘膜。据此，可以减少半导体器件的制造工序。
实施例13
实施例13中的半导体器件与实施例10中的半导体器件相比，其导电膜11和横向孔的结构不同。以下省略对重复结构的说明。
参照图33，以覆盖下部电极13和层间绝缘膜6的顶面6a的方式形成作为保持膜和电介质膜的电介质膜14。以位于栓电极8的外周面的外侧的部分从顶面6a后退的形状形成层间绝缘膜6。由该后退的部分的层间绝缘膜6的表面和与层间绝缘膜6所后退的部分相向的电介质膜14的表面规定出横向孔63。下部电极13具有在底面侧沿半径方向延伸形成的凸缘状部分13t，凸缘状部分13t与横向孔63嵌合而形成。与实施例11的图31中所示的半导体器件相同，以与栓电极8相接触、并且覆盖下部电极13外周面的方式形成阻挡层金属膜54。
按照如此构成的半导体器件，可以得到与实施例11所述效果相同的效果。此外，由于横向孔63由层间绝缘膜6和电介质膜14规定，所以无需为形成横向孔63而设置新的绝缘膜。据此，可以进一步减少半导体器件的制造工序。
实施例14
实施例14中的半导体器件与实施例1中的半导体器件相比，具有重复的结构。以下主要对与实施例1中的半导体器件不同的结构进行说明。
参照图34，与实施例1中图1所示的半导体器件相同，在硅衬底1的主表面1a上隔着栅绝缘膜3a、3b和3c形成栅电极4a、4b和4c以及绝缘膜掩模5a、5b和5c。在位于栅电极4a、4b与4c之间的硅衬底1的主表面1a上形成n型杂质区2a和2b。
在覆盖硅衬底1的主表面1a以及绝缘膜掩模5a、5b和5c的顶面的层间绝缘膜6上形成抵达杂质区2a和2b的接触孔7a和7b。在接触孔7a和7b中充填掺杂的多晶硅等，形成栓电极8a和8b。在层间绝缘膜6的顶面6a上形成在栓电极8a和8b上开口的刻蚀终止膜12。
下部电极13m和13n与栓电极8a和8b接触而形成。下部电极13m和13n具有从位于层间绝缘膜6的顶面6a上的部分向离开硅衬底1的主表面1a的方向延伸而形成的圆筒部72。圆筒部72的上端形成下部电极13m和13n的顶面13a。以覆盖下部电极13m和13n的表面的方式形成电介质膜14。以覆盖电介质膜13的方式形成上部电极15。
参照图34和图35，形成由氮化硅膜构成的绝缘膜71，将位于顶面13a侧的下部电极13m的外周面与位于顶面13a侧的下部电极13n的外周面连接起来。绝缘膜71具有与下部电极13m连接的一端71e和与下部电极13n连接的另一端71f。下部电极13m和13n的顶面13a与绝缘膜71的顶面71a在同一平面上。绝缘膜71的剖面为长方形，沿直线延伸而形成。
本发明实施例14的半导体器件具备：具有主表面1a的硅衬底1；具有顶面6a和抵达硅衬底1的多个接触孔7a和7b、在硅衬底1的主表面1a上形成的层间绝缘膜6；作为充填接触孔7a和7b这两个接触孔的第1和第2导电膜的栓电极8a和8b；以离开层间绝缘膜6的顶面6a的方式延伸、并具有作为设置了顶面13a的部分的圆筒部72、作为与栓电极8a和8b接触而形成的第1和第2下部电极的下部电极13m和13n；具有与下部电极13m连接的一端71e和与下部电极13n连接的另一端71f、在圆筒部72的顶面13a侧形成的绝缘膜71；在下部电极13m和13n上形成的电介质膜14；以及在电介质膜14上形成的上部电极15。
绝缘膜71具有顶面71a，绝缘膜71的顶面71a与圆筒部72的顶面13a大致在同一平面上。
在实施例1中的半导体器件的制造方法的图2和图3所示的工序之后，接着进行图36至图42所示的工序。其后，接着再进行实施例1中的半导体器件的制造方法的图1所示的工序。以下省略对重复的制造工序的说明。
参照图36，在层间绝缘膜6的顶面6a上依次淀积由氮化硅膜构成的刻蚀终止膜12和由以TEOS作为原料的氧化硅膜构成的层间绝缘膜76。参照图37，从其上形成具有规定形状的开口图形的、未图示的抗蚀剂膜。以该抗蚀剂膜作为掩模对层间绝缘膜76进行刻蚀，形成具有长方形剖面、沿直线延伸的沟槽78。
参照图38，在沟槽78中充填氮化硅膜，形成绝缘膜71。这时，处理成层间绝缘膜76的顶面76a与绝缘膜71的顶面71a大致在同一平面上。
参照图39，从绝缘膜71和层间绝缘膜76的上面形成具有规定形状的开口图形的、未图示的抗蚀剂膜。以该抗蚀剂膜作为掩模对绝缘膜71、层间绝缘膜76和刻蚀终止膜12进行刻蚀，形成接触孔18a和18b。
参照图40，为了形成下部电极13m和13n，以覆盖接触孔18a和18b的表面以及层间绝缘膜76的顶面76a的方式淀积由钌构成的金属膜。
参照图41，用化学机械研磨法、干法刻蚀或湿法刻蚀除掉由钌构成的金属膜，直至层间绝缘膜76的顶面76a露出为止。这时，也可以在由金属膜规定的凹部埋入有机保护膜，以避免除掉在层间绝缘膜76上形成的、位于接触孔18a和18b中的金属膜。据此，可形成具有圆筒形状的下部电极13m和13n。
参照图42，用湿法刻蚀除掉刻蚀终止膜12上的层间绝缘膜76。图43是示出从图42中的箭头XLIII所示方向观看到的下部电极和绝缘膜的平面图。参照图43，由氮化硅膜构成的绝缘膜71以连接下部电极13m和13n的外周面的状态保留下来。
按照如此构成半导体器件，下部电极13m和13n被与各自的外周面连接的绝缘膜71支撑而设置。因此，可以防止在半导体器件制造工序的过程中下部电极13m和13n从层间绝缘膜6的顶面6a上剥落、坍塌。另外，绝缘膜71与下部电极13m和13n的顶面13a侧连接。因此，下部电极13m和13n的上方被绝缘膜71支撑，其下方被层间绝缘膜6的顶面6a以及栓电极8a和8b的顶面支撑。据此，下部电极13m和13n更加稳定地被支撑。如本实施例中的半导体器件这样，在下部电极13m和13n的顶面13a与绝缘膜71的顶面71a处于同一平面上的场合，这种效果特别能得到发挥。
由于以上的理由，可以实现所希望的电容器结构，提供可靠性高的半导体器件。另外，由于能够增大下部电极13m和13n的高宽比(电极高度/电极宽度)，所以能够求得半导体器件的微细化。
虽然详细地说明并示出了本发明，但这些仅仅是例示性的，而不是限定性的，显然可以理解为发明的宗旨和范围只是被所附的权利要求范围限定。

Claims (14)

1、一种半导体器件，其特征在于：
具备：
具有主表面的半导体衬底；
具有顶面和抵达上述半导体衬底的孔、在上述半导体衬底的上述主表面上形成的层间绝缘膜；
具有侧面和与该侧面相连、并且在距上述半导体衬底的上述主表面的距离大于从上述半导体衬底的上述主表面到上述层间绝缘膜的上述顶面的距离的位置上设置的顶面，充填上述孔的导电膜；
与上述导电膜的上述顶面和上述侧面接触的下部电极；
在上述下部电极上形成的电介质膜；以及
在上述电介质膜上形成的上部电极。
2、如权利要求1所述的半导体器件，其特征在于：
上述导电膜与上述下部电极接触而形成，它包含阻挡层金属层，而阻挡层金属层含有从由钛、钽、氮化钛、氮化钽、钨化钛、氮化钨、氮化钛钨、氮化锆和氮氧化钛构成的组中选出的至少一种成分，
上述下部电极包含金属。
3、如权利要求1所述的半导体器件，其特征在于：
上述导电膜是与上述下部电极接触而形成的阻挡层金属层，它包含具有以充填上述孔的方式形成的部分的阻挡层金属层。
4、如权利要求1所述的半导体器件，其特征在于：
与上述下部电极接触的上述导电膜的部分具有凹凸形状。
5、如权利要求1所述的半导体器件，其特征在于：
上述导电膜包含在上述导电膜的上述顶面侧开口的凹部，上述下部电极以充填上述凹部的方式形成。
6、一种半导体器件，其特征在于：
具备：
具有主表面的半导体衬底；
具有顶面和抵达上述半导体衬底的孔、在上述半导体衬底的上述主表面上形成的层间绝缘膜；
具有在距上述半导体衬底的上述主表面的距离大于从上述半导体衬底的上述主表面到上述层间绝缘膜的上述顶面的距离的位置上设置的顶面，充填上述孔的导电膜；
在上述层间绝缘膜上形成、与上述导电膜接触的下部电极；
在上述下部电极上形成的电介质膜；以及
在上述电介质膜上形成的上部电极，
上述导电膜包含在上述层间绝缘膜的上述顶面上形成的基底部和与该基底部相连、并向离开上述半导体衬底的上述主表面的方向延伸的侧壁部，
上述下部电极与上述基底部和上述侧壁部接触而形成。
7、如权利要求6所述的半导体器件，其特征在于：
上述导电膜与上述下部电极接触而形成，它包含阻挡层金属层，而阻挡层金属层含有从由钛、钽、氮化钛、氮化钽、钨化钛、氮化钨、氮化钛钨、氮化锆和氮氧化钛构成的组中选出的至少一种成分，
上述下部电极包含金属。
8、如权利要求6所述的半导体器件，其特征在于：
上述导电膜是与上述下部电极接触而形成的阻挡层金属层，它包含具有以充填上述孔的方式形成的部分的阻挡层金属层。
9、如权利要求6所述的半导体器件，其特征在于：
与上述下部电极接触的上述导电膜的部分具有凹凸形状。
10、如权利要求6所述的半导体器件，其特征在于：
上述导电膜还包含在与上述下部电极接触的面上开口的凹部，上述下部电极以充填上述凹部的方式形成。
11、一种半导体器件，其特征在于：
具备：
具有主表面的半导体衬底；
具有顶面和抵达上述半导体衬底的孔、在上述半导体衬底的上述主表面上形成的层间绝缘膜；
充填上述孔的导电膜；
具有沿上述层间绝缘膜的上述顶面延伸的横向孔、在上述层间绝缘膜上形成的保持膜；
具有充填上述横向孔的凸缘状部分、与上述导电膜接触的下部电极；
在上述下部电极上形成的电介质膜；以及
在上述电介质膜上形成的上部电极。
12、如权利要求11所述的半导体器件，其特征在于：
上述横向孔设置在距上述半导体衬底的上述主表面的距离小于从上述半导体衬底的上述主表面到上述层间绝缘膜的上述顶面的距离的位置上。
13、一种半导体器件，其特征在于：
具备：
具有主表面的半导体衬底；
具有顶面和抵达上述半导体衬底的第1和第2孔、在上述半导体衬底的上述主表面上形成的层间绝缘膜；
充填上述第1和第2孔这两个孔的第1和第2导电膜；
具有以离开上述层间绝缘膜的上述顶面的方式延伸、并具有设置了顶面的部分、与上述第1和第2导电膜接触而形成的第1和第2下部电极；
具有与上述第1下部电极连接的一端和与上述第2下部电极连接的另一端、在上述部分的上述顶面侧形成的绝缘膜；
在上述第1和第2下部电极上形成的电介质膜；以及
在上述电介质膜上形成的上部电极。
14、如权利要求13所述的半导体器件，其特征在于：
上述绝缘膜具有顶面，
上述绝缘膜的上述顶面与上述第1和第2下部电极的上述顶面大致在同一平面上。
CNA2003101046131A 2002-10-29 2003-10-29 半导体器件 Pending CN1499640A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002314371A JP2004152864A (ja) 2002-10-29 2002-10-29 半導体装置
JP314371/2002 2002-10-29

Publications (1)

Publication Number Publication Date
CN1499640A true CN1499640A (zh) 2004-05-26

Family

ID=32105373

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003101046131A Pending CN1499640A (zh) 2002-10-29 2003-10-29 半导体器件

Country Status (6)

Country Link
US (1) US20040080051A1 (zh)
JP (1) JP2004152864A (zh)
KR (1) KR20040038771A (zh)
CN (1) CN1499640A (zh)
DE (1) DE10349322A1 (zh)
TW (1) TW200409347A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226060A (zh) * 2014-06-25 2016-01-06 瑞萨电子株式会社 半导体器件
CN106887410A (zh) * 2015-12-16 2017-06-23 爱思开海力士有限公司 制造开关电容式dc-dc转换器的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654124B1 (ko) * 2004-11-18 2006-12-08 주식회사 하이닉스반도체 벙커 디펙트를 억제할 수 있는 반도체 소자 제조 방법
TWI357132B (en) * 2008-04-09 2012-01-21 Ind Tech Res Inst Stack capacitor structure and manufacturing method
KR101583516B1 (ko) * 2010-02-25 2016-01-11 삼성전자주식회사 전극 구조체를 구비하는 캐패시터, 이의 제조 방법 및 전극 구조체를 포함하는 반도체 장치
US10522467B2 (en) * 2016-07-06 2019-12-31 Tokyo Electron Limited Ruthenium wiring and manufacturing method thereof
JP6785130B2 (ja) * 2016-07-06 2020-11-18 東京エレクトロン株式会社 ルテニウム配線およびその製造方法
US10862023B2 (en) * 2018-07-30 2020-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
KR20210063577A (ko) 2019-11-25 2021-06-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531730B2 (en) * 1993-08-10 2003-03-11 Micron Technology, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US6093615A (en) * 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
US5763286A (en) * 1994-09-14 1998-06-09 Micron Semiconductor, Inc. Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces
JP3520144B2 (ja) * 1995-10-26 2004-04-19 株式会社ルネサステクノロジ 半導体記憶装置およびその製造方法
KR100235949B1 (ko) * 1996-06-27 1999-12-15 김영환 반도체 소자의 캐패시터 제조 방법
US6294420B1 (en) * 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
US6600183B1 (en) * 1997-07-01 2003-07-29 Texas Instruments Incorporated Integrated circuit capacitor and memory
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6218297B1 (en) * 1998-09-03 2001-04-17 Micron Technology, Inc. Patterning conductive metal layers and methods using same
US6780758B1 (en) * 1998-09-03 2004-08-24 Micron Technology, Inc. Method of establishing electrical contact between a semiconductor substrate and a semiconductor device
US6136660A (en) * 1998-09-28 2000-10-24 Siemens Aktiengesellschaft Stacked capacitator memory cell and method of fabrication
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US6326277B1 (en) * 1999-08-30 2001-12-04 Micron Technology, Inc. Methods of forming recessed hemispherical grain silicon capacitor structures
JP2002222933A (ja) * 2001-01-26 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6362012B1 (en) * 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
KR100418586B1 (ko) * 2001-06-30 2004-02-14 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100427030B1 (ko) * 2001-08-27 2004-04-14 주식회사 하이닉스반도체 다성분계 박막의 형성 방법 및 그를 이용한 커패시터의제조 방법
KR20030025672A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
US6818500B2 (en) * 2002-05-03 2004-11-16 Micron Technology, Inc. Method of making a memory cell capacitor with Ta2O5 dielectric

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226060A (zh) * 2014-06-25 2016-01-06 瑞萨电子株式会社 半导体器件
CN106887410A (zh) * 2015-12-16 2017-06-23 爱思开海力士有限公司 制造开关电容式dc-dc转换器的方法
CN106887410B (zh) * 2015-12-16 2020-07-28 爱思开海力士有限公司 制造开关电容式dc-dc转换器的方法

Also Published As

Publication number Publication date
US20040080051A1 (en) 2004-04-29
KR20040038771A (ko) 2004-05-08
JP2004152864A (ja) 2004-05-27
DE10349322A1 (de) 2004-05-27
TW200409347A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
CN1173406C (zh) 具有电容器保护层的半导体存储器件及其制备方法
CN1228850C (zh) 半导体装置及其制造方法
CN1627522A (zh) 半导体器件及其制造方法
CN1292483C (zh) 半导体器件及其制造方法
CN1499633A (zh) 半导体器件及其制造方法
CN1393931A (zh) 电容元件、半导体存储器及其制备方法
CN1294655C (zh) 半导体器件及其制造方法
CN1638131A (zh) 具有阶梯状柱形结构的电容器的半导体器件及其制造方法
CN1173403C (zh) 半导体装置及其制造方法
CN1467822A (zh) 电容器的制造方法
CN1162845A (zh) 半导体集成电路装置及其制造方法
CN1855467A (zh) 半导体装置及其制造方法
CN1161573A (zh) 半导体集成电路器件及其制造方法
CN101047183A (zh) 半导体器件及其制造方法
CN1264220C (zh) 强电介质存储装置及其制造方法
CN1848409A (zh) 铁电体存储装置及其制造方法
CN1124407A (zh) 半导体集成电路器件及其制造方法
CN1499640A (zh) 半导体器件
CN1519944A (zh) 半导体装置及其制造方法
CN1469477A (zh) 容量元件及其制造方法
CN1150624C (zh) 半导体集成电路器件及其制造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1532916A (zh) 设有电容器的半导体装置的制造方法
CN1225793C (zh) 半导体装置及其制造方法
CN1155092C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication