CN1294655C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1294655C
CN1294655C CNB2004100637567A CN200410063756A CN1294655C CN 1294655 C CN1294655 C CN 1294655C CN B2004100637567 A CNB2004100637567 A CN B2004100637567A CN 200410063756 A CN200410063756 A CN 200410063756A CN 1294655 C CN1294655 C CN 1294655C
Authority
CN
China
Prior art keywords
conducting film
film
deielectric
coating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100637567A
Other languages
English (en)
Other versions
CN1577867A (zh
Inventor
夏目进也
林慎一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1577867A publication Critical patent/CN1577867A/zh
Application granted granted Critical
Publication of CN1294655C publication Critical patent/CN1294655C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

电容元件(26)具有：在设置在半导体衬底(10)的第三层间绝缘膜(22)上的开口部(22a)的底面和壁面上形成的由贵重金属的氧化物、氮化物或氮氧化物的多晶体构成的下部电极(23)、形成在该下部电极(23)之上的由介质构成的电容绝缘膜(24)和形成在该电容绝缘膜(24)上的由贵重金属的氧化物、氮化物或氮氧化物的多晶体构成的上部电极(25)。通过该结构，能防止对电容绝缘膜(24)的用于介质结晶的热处理时产生的下部电极(23)和上部电极(25)的断线、构成电容绝缘膜(24)的原子的扩散。能防止由于对介质进行比较高温的热处理而产生的电极断线。

Description

半导体器件及其制造方法
技术领域
本发明涉及具有三维构造的所谓立体电容器的半导体器件，特别是涉及在构成立体电容器的电极的导电膜中使用贵重金属的半导体器件及其制造方法。
背景技术
在动态随机存取存储器(DRAM)或铁磁性体随机存取存储器(FeRAM)那样的半导体存储器装置中使用的由具有钙钛矿型结晶构造的高介质或铁磁性体构成的电容绝缘膜为了提高结晶化和膜质量，有必要进行比较高温的氧气氛下的热处理。在热处理时，通过电容绝缘膜和电极材料的反应，电容绝缘膜的组成比从设计值偏移时，引起电容绝缘膜的极化量的减少或泄漏电流的增大等特性的恶化。因此，在形成与这样的电容绝缘膜挨着的下部电极或上部电极的导电膜材料中，为了具有耐氧化性，并且能防止电容绝缘膜的组成偏移，一般使用极缺乏化学反应性的白金(Pt)或钌(Ru)。
此外，伴随着半导体集成电路的微细化和高集成化，对DRAM器件、FeRAM器件中的存储单元也要求微细化。结果，构成存储单元的电容元件为了提高单位面积的电容，要谋求立体形状或三维形状。
例如以下的专利文献1沿着具有截面凹凸形状的底层衬底上，通过有机金属化学气相沉积(MOCVD)法形成包含白金或铟的下部电极，在形成的下部电极上依次形成介质膜和上部电极，表示形成电容其的例子。通过该方法，对于纵横比大的沟部(凹部)，也能以均匀的膜厚并且覆盖良好地形成下部电极。
以下的专利文献2是包含立体形状例如凹入形状的高介质膜或铁磁性膜的电容元件的例子。在沿着凹部，通过溅射法形成下层导电膜后，在形成的下层导电膜上，通过CVD法形成上层导电膜，通过形成由下层导电膜和上层导电膜构成的电极膜，在形成的电极膜的底部的角部不产生电极的断线。通过这样使用溅射法，下层导电膜的组织提高，通过在此后使用CVD法，上层导电膜的膜厚变得均匀，所以在把介质膜结晶时的热处理步骤中，下层导电膜和上层导电膜难以凝聚，所以能防止在电极膜的底部的角部产生的断线。
以下的专利文献3通过在截面凹状的下部电极的侧壁部分形成接合层，防止在介质膜结晶的热处理步骤中产生的下部电极的膜剥离。这里，接合层由使用钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的任意一种的氧化物、或它们的氧化物和其他金属的混合物构成。此外，描述了在该接合层中使用由氧化钌钡锶((Ba，Sr)RuO3)构成的化合物、包含钌(Ru)或氧(O)的非晶体材料的结构。此外，下部电极的组成是钌(Ru)、氧化钌(RuO2)或它们的混合物。
以下的专利文献4通过在该金属膜和绝缘膜之间设置由氮化钽(TaN)构成的接合层，防止在构成电容元件的下部电极的由白金构成的金属膜和由氧化硅构成的绝缘膜的界面上产生的金属膜的剥离。这里，除去接合层的上端部，由下部电极覆盖该接合层的上端部，防止接合层氧化。
[专利文献1]特开2001-160616号公报
[专利文献2]特开2002-231905号公报
[专利文献3]特开2001-223345号公报
[专利文献4]特开2002-76306号公报
下面，说明通过以往的方法制造本申请发明者们取得的具有凹型构造的电容器的铁磁性体非易失性存储器(FeRAM)时产生的课题。
在电容器的下部电极或上部电极中使用金属膜即白金(Pt)膜时，通过用于此后的铁磁性膜的结晶化的氧气氛中的高温热处理，白金膜发生迁移或体积收缩，白金膜发生断线。如果这样发生断线，则电极面积减少，存储器的电容值减小。此外，由于迁移时的应力，铁磁性膜的膜质量恶化，引起泄漏等特性恶化。
此外，当白金膜断线时，在化学上极稳定的白金以外的膜接触铁磁性膜，或白金膜以外的膜的成分扩散到铁磁性膜中，或相反，铁磁性膜的成分扩散到白金膜以外的膜中，铁磁性膜的膜质量变化，发生介质膜的组成偏移引起的极化量的减少或泄漏的增大。
此外，介质膜按照成为底层的白金膜的结晶性，结晶生长，并且定向，但是当在底层的白金膜中产生断线时，位于断线发生的部分上的介质膜的结晶性与其他部分不同。
下面，简单说明由本申请发明者们确认断线的FeRAM装置的电容器部分的制造方法。
首先，通过光刻法和干蚀刻法，在底层绝缘膜上形成深度300nm～500nm、圆锥角70°～80°的凹部。接着，通过溅射法，沿着底层绝缘膜上的凹部，以50nm的膜厚形成成为电容器的下部电极的白金膜。这里，如果直接在底层绝缘膜形成白金膜，则在成膜时或热处理时白金膜剥离，所以在改白金膜和底层绝缘膜之间以10nm的膜厚形成由氮化钛(TiN)或氧化铱(IrOx)等构成的接合层。接着通过使用强碱基性的浆的化学机械研磨(CMP)法，除去堆积在凹部内壁面以外的部分上的白金膜和紧贴层，直到底层绝缘膜露出。接着，通过有机金属化学气相沉积(MOCVD)法，在白金膜上以100nm以下的膜厚形成钽酸锶钡(SBT)膜，从而使覆盖变得良好。接着，通过溅射法，在SBT膜上以20nm的膜厚形成成为上部电极的白金膜。结合，通过光刻法和干蚀刻法，对上部电极和SBT膜构图。接着，通过CVD法，以100nm的膜厚形成由臭氧-非硅玻璃(O3-NSG)等氧化硅构成的绝缘膜。接着，通过急速加热氧化(RTO)法，在温度750℃的氧气分钟进行60秒的热处理。通过该急速加热氧化处理，刚使铁磁性膜即SBT膜结晶，就在构成下部电极和上部电极的白金膜中产生断线。这时，上部电极比下部电极的断线程度严重，在凹部的内壁面不规则地发生断线部位。须指出的是，关于白金膜的剥离，未观察到。由于该断线，立体电容器的极化量约变为2/3以下，泄漏量也增大。
下面，表示与所述各专利文献的差异。
专利文献1的目的是通过MOCVD法，覆盖良好、均匀地形成下部电极，未把下部电极的断线作为课题列举。
在专利文献2中，作为课题列举的是通过电极膜的形成方法，对电容膜即介质膜进行比较高温的热处理时，在立体电极的底部角部产生断线。作为解决方法，在专利文献2中，通过改善具有导电性的电极膜的组织或膜厚的均匀性，防止电极膜的断线，未描述此外的防止方法。此外，记载了在该电极膜的角部发生电极膜中产生的断线。
而专利文献3以电极膜的剥离为课题，未把电极膜中产生的断线作为课题列举。
此外，专利文献3为了防止电极膜的剥离，与专利文献3同样，列举在绝缘膜(底层膜)和电极膜之间设置接合层的结构，再用电极膜覆盖接合层，从而防止该接合层的氧化。
发明内容
本发明的目的在于：解决所述课题，即使对介质进行比较高温的热处理，在设置在介质的附近的导电膜中也不产生断线。
为了实现所述目的，本发明的第一半导体器件的特征在于：具有：形成在衬底上的绝缘膜上的口部的底面和壁面上的第一导电膜、形成在所述第一导电膜上的介质膜、形成在所述介质膜上的第二导电膜构成的电容元件；所述电容元件的所述介质膜结晶化；所述第一导电膜和所述第二导电膜由贵重金属的氧化物、氮化物或氮氧化物的多晶体构成，所述第一导电膜和所述第二导电膜的至少一方，包含0.5质量％以上并且在30质量％以下的高熔点金属。
根据第一半导体器件，在成为电容元件的电极的导电膜中使用贵重金属的氧化物、氮化物或氮氧化物，这些贵重金属的氧化物、氮化物或氮氧化物与只由贵重金属构成的导电膜相比，迁移耐性高，此外，体积收缩率小，所以能防止由于介质膜的结晶热处理而产生的导电膜的断线。此外，贵重金属的氧化物、氮化物或氮氧化物的膜一般在化学上稳定，所以能防止在介质膜的热处理时构成介质膜的原子的扩散。因此，抑制介质的极化量的减少，能维持介质的可靠性，结果能实现稳定的电极。
在第一半导体器件中，第一导电膜和第二导电膜的至少一方中，构成多晶体的结晶粒径为该导电膜的膜厚的1/3以下。这样，导电膜的对迁移的耐性提高，所以能更可靠地防止该导电膜中产生的断线。
在第一半导体器件中，希望第一导电膜和所述第二导电膜的至少一方包含0.5质量％以上并且在30质量％以下的高熔点金属。如果这样在导电膜中添加高熔点金属，与不添加高熔点金属的导电膜相比，对迁移的耐性提高，体积收缩率也减小，能防止由于对介质膜进行热处理而产生的导电膜的断线。
这里，高熔点金属希望由与构成导电膜的贵重金属不同的金属构成。
本发明的第二半导体器件的特征在于：包括：在衬底上的绝缘膜上形成岛状或沿着截面具有凹凸形状的绝缘膜的该凹凸形状形成的第一导电膜；形成在所述第一导电膜上的介质膜；形成在所述介质膜上的第二导电膜；所述第一导电膜和所述第二导电膜由贵重金属的氧化物、氮化物或氮氧化物构成，所述第一导电膜和所述第二导电膜的至少一方包含0.5质量％以上并且在30质量％以下的高熔点金属。
根据地而半导体器件，添加高熔点金属的导电膜与不添加高熔点金属的导电膜相比，对于迁移的耐性提高，体积收缩率也减小，能防止由于对介质膜进行热处理而产生的导电膜的断线。
第一或第二半导体器件在绝缘膜和第一导电膜之间还具有提高第一导电膜对于绝缘膜的紧贴性的紧贴层。这样，第一导电膜的对迁移的耐性进一步提高。
这时，紧贴层由难以被对所述介质膜进行的膜质量提高处理氧化的导电性材料构成。这样，即使再进行谋求对于形成紧贴层后的介质膜的膜质量提高的热处理，也能防止紧贴层的氧化引起的剥离。
在第一或第二半导体器件中，高熔点金属对于导电膜的添加量希望0.5质量％以上并且在30质量％以下。这里，高熔点金属由与构成导电膜的贵重金属不同的金属构成。
在第一或第二半导体器件中，贵重金属以铟为主成分。
在第一或第二半导体器件中，介质膜是由钙钛矿类氧化物构成的铁磁性膜。
这时，铁磁性膜希望包含铋作为主成分。
本发明的半导体器件的制造方法的特征在于：包括：在衬底上的绝缘膜上形成开口部后，在形成的所述开口部的底面和壁面上形成由贵重金属的氧化物、氮化物或氮氧化物构成的第一导电膜的步骤a；在所述第一导电膜上形成介质膜的步骤b；在所述介质膜上形成由贵重金属的氧化物、氮化物或氮氧化物构成的第二导电膜的步骤c；在所述步骤c后，使形成的所述介质膜结晶的步骤d；在所述步骤a和所述步骤c中，所述第一导电膜和所述第二导电膜分别为多晶体构造。
根据第一半导体器件的制造方法，在导电膜中使用贵重金属的氧化物、氮化物或氮氧化物，这些贵重金属的氧化物、氮化物或氮氧化物与贵重金属相比，迁移耐性高，此外，体积收缩率小，所以能防止由于介质膜的结晶热处理而产生的导电膜的断线。此外，贵重金属的氧化物、氮化物或氮氧化物的膜一般在化学上稳定，所以能防止在介质膜的热处理时构成介质膜的原子的扩散。因此，抑制介质的极化量的减少，能维持介质膜的可靠性，结果能从导电膜实现稳定的电极。
本发明的第二导体器件的制造方法的特征在于：包括：在衬底上的绝缘膜上把第一导电膜形成岛状，或把所述绝缘膜的上部形成截面凹凸形状后，沿着形成的凹凸形状形成第一导电膜的步骤a；在所述第一导电膜上形成介质膜的步骤b；在所述介质膜上形成第二导电膜的步骤c；在所述步骤c后，使形成的所述介质膜结晶的步骤d；所述第一导电膜和所述第二导电膜由贵重金属的氧化物、氮化物或氮氧化物构成，所述第一导电膜和所述第二导电膜的至少一方包含高熔点金属。
根据第二半导体器件的制造方法，在第一导电膜和第二导电膜的至少一方中添加高熔点金属，所以添加高熔点金属的导电膜与不添加高熔点金属的导电膜相比，对迁移的耐性提高，并且体积收缩率减小，能防止由于把该介质膜结晶的热处理而产生的导电膜的断线。
第一或第二导体器件的制造方法在步骤a和步骤c中，第一导电膜以及第二导电膜在300℃以上并且600℃以下的温度形成。这样，以比较高温的300℃以上并且600℃以下的温度作为成膜温度，形成第一导电膜或第二导电膜，所以对介质膜，以比导电膜的成膜温度还高的温度进行的用于介质膜的膜质量提高的热处理时，导电膜已经受到比较高的热过程，所以对于介质膜的热处理引起的导电膜的热收缩量减少，结果能防止导电膜中产生的断线。
第一或第二导体器件的制造方法在步骤d中，对介质膜在500℃以上并且800℃以下的温度进行热处理。
此外，使介质膜结晶时的加热温度和形成第一导电膜以及第二导电膜时的形成温度的差为200℃以内。这样，对介质膜，以比各导电膜的形成温度还高的温度进行的用于介质膜的膜质量提高的热处理时，各导电膜经受到对于对介质膜进行热处理的温度，在200℃以内的热过程，所以对于介质膜的热处理引起的导电膜的热收缩量减少，结果能防止导电膜中产生的断线。
第一或第二导体器件的制造方法在步骤d之前，还具有：在比第一导电膜以及第二导电膜的形成温度高并且比介质膜结晶的温度低的温度下，对第一导电膜以及第二导电膜进行热处理的步骤e。这样，对介质膜，以比导电膜的成膜温度还高的温度进行的介质膜的结晶热处理时，导电膜已经受到比该导电膜的形成温度还高并且比介质结晶的温度还低的温度的热处理，所以在谋求介质膜的结晶的热处理时，导电膜的热收缩量减少，所以能防止导电膜中产生的断线。
第一或第二导体器件的制造方法在步骤c之后并且在所述步骤d之前，还具有：覆盖所述第二导电膜而形成保护绝缘膜的步骤f。这样，在对介质膜的谋求膜质量提高的热处理时，第二导电膜通过其上的保护绝缘膜，不直接暴露在高温气氛中，并且第二导电膜的热收缩量减少，所以能防止第二导电膜中产生的断线。
此外，在第一或第二导体器件的制造方法中，步骤a在形成第一导电膜之前，包含：在绝缘膜上形成提高该绝缘膜和第一导电膜的紧贴性的紧贴层的步骤。这样，对于第一导电膜的迁移的耐性进一步提高。
在第一半导体器件的其制造方法中，第一导电膜以及第二导电膜的至少一方包含高熔点金属。
在第一或第二导体器件的制造方法中，贵重金属以铟为主成分。
在第一或第二导体器件的制造方法中，介质膜是由钙钛矿类氧化物构成的铁磁性膜。
根据本发明的半导体器件及其制造方法，在成为电容元件的电极的导电膜的形成后，通过对电容膜即介质膜进行的热处理，能防止导电膜断线。
附图说明
下面简要说明附图。
图1表示本发明实施例1的半导体器件的截面结构。
图2(a)～(d)是表示本发明实施例1的半导体器件的制造方法的步骤顺序的结构剖视图。
图3(a)～(d)是表示本发明实施例1的半导体器件的制造方法的步骤顺序的结构剖视图。
图4(a)～(d)是表示本发明实施例1的半导体器件的制造方法的步骤顺序的结构剖视图。
图5(a)～(d)是表示本发明实施例1的半导体器件的制造方法的步骤顺序的结构剖视图。
图6(a)～(d)是表示本发明实施例1的半导体器件的制造方法的步骤顺序的结构剖视图。
图7(a)～(d)是表示本发明实施例1的半导体器件的制造方法的导电膜膜厚比和断线的发生概率的关系的曲线图。
图8表示本发明实施例2的半导体器件的截面结构。
图9(a)～(d)是表示本发明实施例2的半导体器件的制造方法的步骤顺序的结构剖视图。
图10(a)～(d)是表示本发明实施例2的半导体器件的制造方法的步骤顺序的结构剖视图。
图11表示本发明实施例2的一个变形例的半导体器件的截面结构。
图12是表示导电膜的最小部分和最大部分的比值与断线发生概率的关系的曲线图。
图13是表示本发明的导电膜中使用白金时的体积收缩率和断线的发生概率的关系的曲线图。
图14是表示本发明的导电膜中使用白金时的晶格常数的减少率和断线的发生概率的关系的曲线图。
图15是表示本发明的高熔点金属的添加量和断线的发生概率的关系的曲线图。
图16是表示本发明的导电膜的膜厚(纳米单位)和收缩率(百分率)的比值与断线发生概率的关系的曲线图。
图17是表示本发明的纵横比和断线发生概率的关系的曲线图。
图18是表示本发明底层的凹部的壁面或凸不得侧面圆锥角与断线的发生概率的关系的曲线图。
图19表示本发明实施例3的半导体器件的截面构造。
图中：10-半导体衬底；11-浅沟分离区；12-栅绝缘膜；13-栅电极；14-杂质扩散层；15-晶体管；16-第一层间绝缘膜；16a-第一接触孔；17-第一接触插头；18-位布线；19-第二层间绝缘膜；19a-第二接触孔；20-第二接触插头；21-氧阻挡膜；21A-氧阻挡形成膜；22-第三层间绝缘膜；23-下部电极；23A-下部电极形成膜；23B-下部电极；24-电容绝缘膜；24A-电容绝缘膜形成膜；25-上部电极；25A-上部电极形成膜；25B-上部电极；26-电容元件；27-第四层间绝缘膜；27a-第三接触孔；28-第三接触插头；30-紧贴层。
具体实施方式
下面，参照附图说明本发明实施例1。
图1表示本发明实施例1的半导体存储器的截面结构。
如图1所示，在由形成在由硅(Si)构成的半导体衬底10上部的浅沟分离(STI：Shallow Trench Isolation)区11划分的各元件形成区中，分别形成由中间存在栅绝缘膜12的栅电极13和形成在该栅电极13的两侧的杂质扩散层构成的多个晶体管15。
在半导体衬底10上，覆盖各晶体管15形成膜厚约0.4μm～0.8μm的由氧化硅构成的第一层间绝缘膜16。这里，在氧化硅中使用添加硼(B)和磷(P)的所谓的BPSG(Boro-phospho-Silicate Glass)或由高密度等离子体形成并且不添加硼或磷的所谓的HDP-NSG(High Density Plasma-NonSilicate Glass)或对氧化气氛使用臭氧(O3)的O3-NSG。
在第一层间绝缘膜16的晶体管15的一方的杂质扩散层14上形成与该杂质扩散层14电连接的第一接触插头17；在第一接触插头的材料中使用钨(W)、钼(Mo)、钛(Ti)、氮化钛(TiN)、或氮化钽(TaN)。还可以使用钛(Ti)、镍(Ni)或钴(Co)的硅化金属、或铜(Cu)、掺杂杂质的多晶硅。
在上表面平坦化的第一层间绝缘膜16上有选择地形成与第一接触插头17电连接，并且由钨或多晶硅构成的多个位布线18。
在第一层间绝缘膜16上，覆盖各位布线18形成第二层间绝缘膜19。第二层间绝缘膜19需要能防止各位布线18的氧化的程度的膜厚。
在第一层间绝缘膜16和第二层间绝缘膜19的晶体管15的另一方杂质扩散层14上形成与该杂质扩散层14电连接的第二接触插头20。须指出的是，在第二接触插头20中使用与第一接触插头17中使用的材料同等的材料。
在上表面平坦化的第二层间绝缘膜19上形成分别与第二接触插头20电连接，并且覆盖第二层间绝缘膜19中的第二接触插头20的周围部分的多个氧阻挡膜21。在氧阻挡膜21的材料中使用氮化钛铝(TiAlN)、氧氮化钛铝(TiAlON)、氮化钛(TiN)、氧化铱(IrOx)、铱(Ir)、氧化钌(RuOx)、或钌(Ru)，此外，可以是由它们中的至少两个构成的层叠构造。这里，氧化铱和氧化钌的一般式的x是正的实数。
在第二层间绝缘膜19上形成具有露出各氧阻挡膜21的氧阻挡膜21上的膜厚300nm～700nm左右的第三层间绝缘膜22。第三层间绝缘膜22的膜厚成为决定后面描述的电容元件的电容值的参数。
在第三层间绝缘膜22的各开口部，沿着其壁面和底面，形成由贵重金属的氧化物、氮化物或氮氧化物构成的下部电极23、上部电极25和电容绝缘膜24构成的电容元件26。下部电极23和上部电极25的具体材料有白金(Pt)、铱(Ir)、钌(Ru)、金(Au)、银(Ag)、钯(Pd)、铑(Rh)或锇(Os)的氧化物、氮化物或氮氧化物。例如当使用氧化物时，是氧化铱(IrO2)、氧化钌(RuO2)或氧化银(Ag2O)。
此外，作为电容绝缘膜24，如果使用铁磁性体的钛酸钡锶(BaxSr1-xTiO3)(可是，x为0≤x≤1。以下称作BST)类介质、锆钛酸铅(Pb(ZrxTi1-x)O3)(可是，x为0≤x≤1。以下称作PZT)或锆钛酸铅镧(PbyLa1-y(ZrxTi1-x)O3)(可是，x、y为≤x，y≤1)等含铅的钙钛矿类介质、或钽酸锶铋(Sr1-yB2+xTa2O9)(可是，x、y为0≤x，y≤1。以下称作SBT)或钛酸铋镧(Bi4-xLaxTi3O12)(可是，0≤x≤1)等含铋的钙钛矿类机制，就能制作非易失性存储器。
此外，在铁磁性膜中能使用一般式由ABO3(可是，A和B是不同的元素)表示的具有钙钛矿构造的化合物。这里，元素A是从由铅(Pb)、钡(Ba)、锶(Sr)、钙(Ca)、镧(La)、锂(Li)、钠(Na)、钾(K)、镁(Mg)和铋(Bi)构成的群选择的至少一种。
此外，电容绝缘膜24并不局限于单层的铁磁性膜，可以使用组成不同的多个铁磁性膜，也可以为使不同的组成连续变化，使组成倾斜的结构。
此外，本发明的电容绝缘膜24当然不局限于铁磁性体，也可以使用氧化硅(SiO2)、氮化硅(Si3N4)、五氧化铌(Nb2O5)、五氧化钽(Ta2O5)或氧化铝(Al2O3)。
在第三层间绝缘膜22之上，掩埋电容元件26的凹部形成第四层间绝缘膜27。在第二层间绝缘膜19、第三层间绝缘膜22和第四层间绝缘膜27的第一接触插头17上形成与该第一接触插头17以及位布线18电连接的第三接触插头28。这里，对第三接触插头28可以使用与第一接触插头17以及第二接触插头20中使用的材料同等的材料。
下面，参照附图，说明按所述构成的半导体存储器的制造方法。
图2(a)～图2(d)到图6(a)～图6(c)表示本发明实施例1的半导体存储器的制造方法的步骤顺序的截面结构。
首先，如图2(a)所示，在半导体衬底10的上部有选择地形成浅沟分离区11，由形成的浅沟分离区11把半导体衬底10划分为多个元件形成区。接着，在各元件形成区中依次形成例如由氧化硅或氧氮化硅构成并且膜厚约3nm的栅绝缘膜12、包含多晶硅、金属或金属硅化物并且膜厚约200nm的栅电极13，接着，通过以栅电极13为掩模的杂质离子的离子注入，形成杂质扩散层14，分别形成晶体管15。接着，通过CVD法，以约0.6μm～1.2μm的膜厚，形成BPSG、HDP-NSG或O3-NSG那样的绝缘膜，然后使用化学机械研磨(Chemical Mechanical Polish：CMP)法，把形成的绝缘膜表面平坦化，形成膜厚0.4μm～0.8μm的第一层间绝缘膜16。
接着，如图2(b)所示，通过光刻法和干蚀刻法，在第一层间绝缘膜16上形成露出各晶体管15的一方杂质扩散层14的第一接触孔16a。
接着，如图2(c)所示，通过溅射法、CVD法或电镀法，在第一层间绝缘膜16上，形成第一接触插头形成膜17A，从而填充第一接触孔16a。这里，第一接触插头形成膜17A如上所述，使用钨等金属、氮化钛等氮化金属、硅化钛等硅化金属、铜、多晶硅。此外，在形成第一接触插头形成膜17A之前，形成由从衬底一侧依次层叠的钛和氮化钛、或钽和氮化钽的层叠膜构成的紧贴层。
接着，如图2(d)所示，对形成的第一接触插头形成膜17A进行蚀刻或CMP处理，直到第一层间绝缘膜16露出，从第一接触插头形成膜17A形成与各晶体管15的一方的杂质扩散层14电连接的第一接触插头17。
接着，如图3(a)所示，通过溅射法、CVD法或炉，在第一层间绝缘膜16上形成由钨或多晶硅构成的导电膜，接着，通过光刻法和蚀刻法，对导电膜构图，从而与第一接触插头17连接，从导电膜形成多条位布线18。这时，当布线材料为钨时，可以使用混合氯玻璃和氟玻璃的蚀刻玻璃，当为多晶硅时，可以使用氟玻璃。此外，当对位布线18使用钨时，在形成钨膜前，可以形成从衬底一侧依次层叠的钛和氮化钛的层叠膜构成的紧贴层。此外，各位布线18的厚度由布线电阻和设计规则决定，希望为20nm～150nm左右。在与电容元件的上部布线之间形成层叠型接触插头时，可以预先覆盖第一接触插头17中的一个插头形成位布线图案。
接着，如图3(b)所示，通过CVD法，在第一层间绝缘膜16上，覆盖各位布线18形成膜厚约200nm～800nm的由BPSG构成的第二层间绝缘膜19。接着，对形成的第二层间绝缘膜19，进行CMP、蚀刻或回流处理，使其平坦化。通过平坦化处理，设置在第二层间绝缘膜19上的电容元件的形成变得容易。其中，如果使用CMP法，能使第二层间绝缘膜19的上部由于各位布线18产生的台阶部分进一步平坦化。须指出的是，希望把第二层间绝缘膜19的各位布线18上方部分的膜厚X设定为能防止各位布线18的氧化的膜厚50nm～500nm。
接着，如图3(c)所示，通过光刻法和干蚀刻法，在第一层间绝缘膜16和第二层间绝缘膜19上形成露出各晶体管15的另一方杂质扩散层14的第二接触孔19a。
接着，如图3(d)所示，通过溅射法、CVD法和电镀法，在第二层间绝缘膜19上形成第二接触插头形成膜(未图示)。这里，第二接触插头形成膜的材料可以与第一接触插头17同等。此外，这里，在形成第二接触插头形成膜之前，可以形成由氮化钛和钛或氮化钽和钽的层叠膜构成的紧贴层。然后，对形成的接触插头形成膜进行蚀刻或CMP处理，直到第二层间绝缘膜19露出，从接触插头形成膜形成与各晶体管15的另一方杂质扩散层14电连接的第二接触插头20。
接着，如图4(a)所示，在第二层间绝缘膜19上，通过溅射法、CVD法、有机金属化学气相沉积(Metal Organic Chemical VaporDeposition：MOCVD)法，在第二层间绝缘膜19上的全面，以膜厚50nm～250nm形成防止第二接触插头20的氧化的氧阻挡形成膜21A。如上所述，在氧阻挡形成膜21A的材料中使用氮化钛、氮化钛铝、氧氮化钛铝、铱或它的氧化物、或钌或它的氧化物。
接着，如图4(b)所示，通过光刻法、使用氯玻璃和氟玻璃的混合玻璃的干蚀刻法，分别覆盖各第二接触插头20及其周围部，进行构图，从氧阻挡形成膜21A形成多个氧阻挡膜21。须指出的是，虽然未图示，但是从第二层间绝缘膜19上除去第二接触插头形成膜时，可以在各第二接触插头20上端面上产生的凹状部(凹进部)中嵌入氧阻挡膜21。
接着，如图4(c)所示，通过CVD法，在第二层间绝缘膜19上，覆盖氧阻挡膜21形成膜厚约900nm～1400nm的由BPSG等构成的第三层间绝缘膜22。接着，对第三层间绝缘膜22，通过CMP法进行平坦化处理。这时，第三层间绝缘膜22的各氧阻挡膜21上的厚度变为决定电容元件的电容值的参数，这里，希望为300nm～700nm左右。
接着，如图4(d)所示，通过蚀刻法和干蚀刻法，对第三层间绝缘膜22，形成露出各氧阻挡膜21的中央部分即第二接触插头20的上方部分的多个开口部22a。这里，形成开口部22a的蚀刻可以是干蚀刻，可以是湿蚀刻。
此外，开口部22a成为随着从底面向上表面，开口扩大的形状，即在图4(d)所示的剖视图中，开口部的壁面变为锥形。
接着，如图5(a)所示，通过溅射法、CVD法或MOCVD法，在约200℃～500℃的温度下，在第三层间绝缘膜22上，跨包含各开口部22a的壁面和底面的全面，形成由白金或铱等贵重金属的氧化物、氮化物或氮氧化物构成，膜厚约20nm～60nm的下部电极形成膜23A。
这里，说明在下部电极形成膜23A中使用氧化铱(IrO2)时的成膜条件。
首先，以下表示通过溅射法形成由氧化铱构成的下部电极形成膜23A时的成膜条件。
目标材料：铱(Ir)
衬底温度：300℃～500℃
压力：0.5Pa～0.8Pa
功率：0.8kW～3.5kW
溅射气体：氩(Ar)
氧化性气体：氧(O2)
气体比：O2/Ar＝1～3
接着，表示代替溅射法，通过MOCVD法形成由氧化铱构成的下部电极形成膜23A时的成膜条件。
包含铱的有机金属原料(前质)：二甲基铱环辛二烯
溶剂：四氢呋喃
氢化器的温度：60℃～120℃
氧化性气体：氧(O2)[流量50～150ml/min]
载体气体：氩(Ar)[流量150～250ml/min]
压力：133Pa～266Pa
温度：250℃～450℃
这里，贵重金属的氮化物当基于溅射法时，使用氮气进行成膜，此外，贵重金属的氮氧化物使用氮气和氧气进行成膜。此外，当基于MOCVD法时，通过适当使用包含氮或氧的原料，进行成膜。据此，下部电极形成膜23A在溅射法或MOCVD法的任意时候，成为多晶体构造。
这样，通过使用MOCVD法形成下部电极形成膜23A，下部电极形成膜23A的第三层间绝缘膜22的开口部22a的壁面和底面的覆盖变得良好。并且，通过在下部电极形成膜23A中使用贵重金属的氧化物或氮化物，电极形成膜的收缩率减少，所以能防止改电极形成膜的断线。
接着，如图5(b)所示，通过CMP法，除去第三层间绝缘膜22上堆积的下部电极形成膜23A，从而使第三层间绝缘膜22露出，在第三层间绝缘膜22的开口部22a的壁面和底面上，从下部电极形成膜23A形成下部电极23。
这里，代替使用CMP法，堆积绝缘膜(牺牲膜，未图示)，掩埋形成在第三层间绝缘膜22的开口部22a中的下部电极23的凹部，对堆积的绝缘膜，通过干蚀刻，全面进行蚀刻，除去下部电极形成膜23A的下部电极23以外的部分，直到第三层间绝缘膜22露出。然后，通过基于氢氟酸(HF)的湿蚀刻，除去下部电极23上的牺牲膜。
接着，如图5(c)所示，通过溅射法或MOCVD法，在第三层间绝缘膜22上，跨包含截面凹状的各下部电极23的全面，形成由铁磁性体构成，并且膜厚40nm～100nm的电容绝缘膜形成膜24A。如上所述，在电容绝缘膜形成膜24A中使用BST、PZT或SBT等铁磁性材料。
接着，通过溅射法、CVD法或MOCVD法，在与下部电极形成膜23A同等的成膜条件下，在电容绝缘膜形成膜24A上，形成由白金或铱等贵重金属的氧化物、氮化物或氮氧化物的多晶体构成，膜厚20nm的上部电极形成膜25A。在实施例1中，下部电极形成膜23A和上部电极形成膜25A的底层是具有开口部22a的第三层间绝缘膜22。
接着，如图5(d)所示，通过光刻法、使用氯类气体和氟类气体的混合气体的干蚀刻，对电容绝缘膜形成膜24A和上部电极形成膜25A，覆盖下部电极23地构图，从电容绝缘膜形成膜24A形成电容绝缘膜24，从上部电极形成膜25A形成上部电极25。据此，形成由下部电极23、电容绝缘膜24和上部电极25构成的截面凹状的电容元件26。
接着，如图6(a)所示，通过CVD法，在第三层间绝缘膜22上，覆盖电容元件26形成由BPSG等构成的第四层间绝缘膜27。然后，通过CMP法，把形成的第四层间绝缘膜27的表面平坦化。平坦化后的第四层间绝缘膜27的电容元件26的上端部的上方的膜厚希望为100nm～300nm。接着，为了使构成电容绝缘膜24的铁磁性体结晶，提高电容绝缘膜24的膜质量，在高温、氧气氛下进行热处理。须指出的是，该热处理可以是使用炉子的退火，可以是急速热处理(Rapid ThermalAnneal：RTA)。加热温度可以是500℃以上并且800℃以下。对电容绝缘膜24的热处理温度和形成下部电极23以及上部电极25时的温度差希望为200℃以内。例如谋求电容绝缘膜24的膜质量提高的加热温度为700℃时，希望以500℃以上的温度形成下部电极23以及上部电极25。
须指出的是，谋求电容绝缘膜24的膜质量提高的热处理可以在形成第四层间绝缘膜27前进行，但是本申请的发明者们发现如果在用绝缘膜覆盖上部电极25的状态下，进行热处理，与上部电极25暴露在热气氛中的状态下加热相比，上部电极25的热收缩小，因此，这里，谋求电容绝缘膜24的膜质量提高的热处理希望在第四层间绝缘膜27的形成后进行。
此外，形成上部电极25后，并且在谋求电容绝缘膜24的膜质量提高的热处理之前，对上部电极25，在比上部电极25的形成温度还高并且比构成电容绝缘膜24的铁磁性体结晶的温度还低的温度下，进行热处理。这里，上部电极形成膜25A的成膜后，在600℃左右，进行60秒左右的热处理。上部电极形成膜25A的面积越增大，基于热处理时的收缩的应力越大，所以希望在构图后。据此，下部电极23和上部电极25在比上部电极25的形成温度还高并且比构成电容绝缘膜24的铁磁性体结晶的温度还低的温度下，受到热处理。因此，因为抑制了电容绝缘膜24的结晶的热处理时各电极23、25的急剧的热收缩，所以能减少各电极23、25的断线。
接着，如图6(b)所示，通过光刻法和干蚀刻法，在第四层间绝缘膜27、第三层间绝缘膜22和第二层间绝缘膜19上形成露出位布线18的第三接触孔27a。
如图6(c)所示，通过溅射法、CVD法或电镀法，在第四层间绝缘膜27上形成第三接触插头形成膜(未图示)，从而填充第三接触孔27a。这里，第三接触插头形成膜的材料可以与第一接触插头17同等。此外，这里在形成第三接触插头形成膜之前，可以形成由氮化钛和钛或氮化钽和钽的层叠膜构成的紧贴层。然后，对形成的第三接触插头形成膜进行蚀刻或CMP处理，直到第四层间绝缘膜27露出，从第三接触插头形成膜形成与位布线18电连接的第三接触插头28。据此，通过第一接触插头17、位布线18和第三接触插头28，形成所谓的层叠接触。
参照图7，说明这样形成的电容元件的电极(导电膜)的断线发生率。图7表示使用铱(Ir)、氧化铱(IrOx)、氮化铱(IrN)和氧氮化铱(IrON)作为电极材料时的各电极的膜厚比与由于电容绝缘膜的热处理而发生的断线的发生概率的关系。
如图7所示，当使用铱作为电极材料时，电极的膜厚最小的部分和膜厚最大的部分的膜厚比为0.8以下时的断线发生率为100％，膜厚均匀时的膜厚比为1.0时，该断线发生率30％。而当在电极中使用氧化铱时，当膜厚比为0.8以上，并且在1.0以下的范围中，断线发生率为0％。当在电极中使用氮化铱时，膜厚比为0.6以上，并且在1.0以下时，断线发生率为10％，为0.7以上，并且在1.0以下时，为0％。使用贵重金属的氧化物、氮化物或氮氧化物作为电极材料，成膜为膜厚的最小值和最大值的比值为0.8以上并且1.0以下时，能防止电容元件的断线的发生。
此外，如果电极的膜厚最小的部分的膜厚为15nm左右，就不会使作为电极的本来的功能恶化，几乎不发生断线。
因此，与在电容元件的电极中使用贵重金属时相比，使用贵重金属的氧化物、氮化物或氮氧化物时能减少电极断线的发生。此外，如果对电极使用贵重金属的氮化物，能最有效地减少断线。
如上所述，根据实施例1，在截面凹状的所谓凹型的电容元件26的下部电极23和上部电极25中只使用贵重金属的氧化物、氮化物或氮氧化物，所以能防止下部电极23、上部电极25特别是上部电极25对电容绝缘膜24的结晶的热处理时发生断线，发生泄漏的事态。
须指出的是，在铁磁性体的结晶时，需要500℃以上并且800℃以下的比较高温的热处理时，所以本发明的效果大。
此外，当在电容绝缘膜24中使用由钙钛矿类氧化物构成的铁磁性体时，与五氧化坦(Ta2O5)等普通介质相比，需要高温的热处理，所以本发明的效果大。
此外，当在电容绝缘膜24中使用含铋的钙钛矿类氧化物时，与含铅的钙钛矿类氧化物相比，需要高温的热处理，所以本发明的效果大。
(实施例2)
下面，参照附图，说明本发明实施例2。
图8表示本发明实施例2的半导体存储器的截面结构。在图8中，对于与图1所示的构成构件相同的构成构件付与相同的符号，从而省略说明。
如图8所示，在实施例2中，其特征在于：构成电容元件26的由氧化铱构成的下部电极23B以300nm～700nm的比较大的膜厚，在第二层间绝缘膜19上形成岛状。换言之，在图8所示的剖视图中，形成下部电极23B，使其成为凸形状。
据此，覆盖岛状的下部电极23B形成由BST等铁磁性体构成的电容绝缘膜24和由氧化铱构成的上部电极25，所以电容绝缘膜24和上部电极25为向上方凸的形状。
即使是这样的结构的电容元件26，如果暴露在用于提高电容绝缘膜24的膜质量的高温并且氧气氛下的热处理中，由氧化铱等贵重金属的氧化物构成的上部电极25的热收缩率比由铱构成的上部电极的热收缩率小，所以不会由于上部电极25的体积收缩，在凸形状中的弯曲部发生断线。同样，使用由铱等贵重金属的氮化物、氮氧化物构成的上部电极25时，能抑制上部电极的热收缩引起的断线。
下面，参照附图说明按所述构成的半导体存储器的制造方法。
图9(a)～图9(d)和图10(a)～图10(c)表示本发明实施例2的半导体存储器的制造方法的步骤顺序的截面结构。这里，省略与实施例1相同的步骤，从形成实施例2的特征的岛状的下部电极23B的步骤开始说明。
如图9(a)所示，通过溅射法、CVD法或MOCVD法，在第二层间绝缘膜19上，跨全面形成由白金或铱等贵重金属的氧化物、氮化物、氮氧化物构成，并且膜厚500nm的下部电极形成膜23A。
接着，如图9(b)所示，通过光刻法和干蚀刻法，对形成的下部电极形成膜23A，覆盖各第二接触插头20及其周围部地构图，从下部电极形成膜23A形成多个下部电极23B。
接着，如图9(c)所示，通过溅射法或MOCVD法，在第二层间绝缘膜19上，覆盖各下部电极23，跨全面形成由铁磁性体构成，膜厚50nm～100nm的电容绝缘膜形成膜24A。这里，在电容绝缘膜形成膜24A中使用BST、PZT或SBT等铁磁性材料。接着，通过溅射法或MOCVD法，在与下部电极形成膜23A同等的成膜条件下，在电容绝缘膜形成膜24A上形成由白金或铱等贵重金属的氧化物、氮化物、氮氧化物构成，膜厚20nm的上部电极形成膜25A。在实施例2中，上部电极形成膜25A的底层为形成了岛状的下部电极23B的状态的第三层间绝缘膜22。
接着，如图9(d)所示，通过光刻法和干蚀刻法，对电容绝缘膜形成膜24A和上部电极形成膜25A，覆盖下部电极23B地构图，从电容绝缘膜形成膜24A形成电容绝缘膜24，从上部电极形成膜25A形成上部电极25。据此，形成由下部电极23B、电容绝缘膜24和上部电极25构成的截面凸状的电容元件26。
接着，如图10(a)所示，通过CVD法，在第二层间绝缘膜19上，覆盖电容元件26形成由BPSG等构成的第三层间绝缘膜22。然后，通过CMP法，把形成的第三层间绝缘膜22的表面平坦化。平坦化后的第三层间绝缘膜22的电容元件26上方的膜厚希望为100nm～300nm。接着，为了使构成电容绝缘膜24的铁磁性体结晶，提高电容绝缘膜24的膜质量，在高温、氧气氛下进行热处理。须指出的是，该热处理可以是使用炉子的退火，可以是急速热处理(RTA)。加热温度可以是500℃以上并且800℃以下，对电容绝缘膜24的热处理温度和形成下部电极23以及上部电极25时的温度差希望为200℃以内。谋求电容绝缘膜24的膜质量提高的加热温度为700℃时，希望以500℃形成下部电极23B以及上部电极25。
须指出的是，谋求电容绝缘膜24的膜质量提高的热处理可以在形成第四层间绝缘膜27前进行，但是如实施例1中所述，谋求电容绝缘膜24的膜质量提高的热处理希望在第三层间绝缘膜22的形成后进行。
此外，在实施例2中，在上部电极形成膜25A的成膜后，在温度600℃左右进行60秒左右的热处理。上部电极形成膜25A的面积越增大，基于热处理时的收缩的应力越大，所以希望在构图后。
接着，如图10(b)所示，通过光刻法和蚀刻法，在第三层间绝缘膜22和第二层间绝缘膜19上形成露出位布线18的第三接触孔27a。
接着，如图10(c)所示，通过溅射法、CVD法或电镀法，在第三层间绝缘膜22上形成第三接触插头形成膜(未图示)，从而填充第三接触孔27a。这里，第三接触插头形成膜的材料可以与第一接触插头17同等。此外，在形成第三接触插头形成膜之前，可以形成由氮化钛和钛或氮化钽和钽的层叠膜构成的紧贴层。然后，对形成的第三接触插头形成膜进行蚀刻或CMP处理，直到第三层间绝缘膜22露出，从第三接触插头形成膜形成与位布线18电连接的第三接触插头28。据此，通过第一接触插头17、位布线18和第三接触插头28，形成所谓的层叠接触。
如上所述，根据实施例2，在构成截面凸状的电容元件26的具有弯曲部的上部电极25中使用贵重金属的氧化物，所以对电容绝缘膜24的结晶的热处理时，能防止由于体积收缩，上部电极25断线，或电容绝缘膜24中发生泄漏的事态。
(实施例2的一个变形例)
下面，参照附图说明本发明实施例2的一个变形例的半导体存储器的截面结构。在图11中，对于与图8所示的构成构件相同的构成构件付与相同的符号，省略说明。
如图11所示，在本变形例中，构成电容元件26的由氧化铱构成的下部电极23B的侧方区域由第三层间绝缘膜22掩埋，电容绝缘膜23B和上部电极25B形成在表面平坦的下部电极23B和第三层间绝缘膜22上。
因此，在本变形例中，上部电极形成膜25A的底层是第三层间绝缘膜22和电容绝缘膜24B。
在采用这样的结构的本变形例中，在构成截面凸状的电容元件26的具有弯曲部的上部电极25B中使用贵重金属的氧化物，所以能防止在对电容绝缘膜24的结晶热处理时，下部电极23B或上部电极25B断线，或电容绝缘膜24中发生泄漏的事态。
须指出的是，在实施例1、实施例2和变形例中，作为能防止断线的导电膜，列举电容元件26的电极，但是本发明并不局限于电容元件的电极。例如，导电膜是截面凹状或截面凸状即具有弯曲部，形成具有弯曲部的导电膜后，在实施比该导电膜的成膜温度还高温度的热处理那样的半导体工艺中，是极有效的。
此外，晶体管15并不一定要直接形成在半导体衬底10上，例如在衬底上外延生长而成的半导体层的一部分区域中形成。
此外，覆盖电容元件的上部或下部或电容元件，进而完全保卫电容元件形成用于防止铁磁性膜即电容绝缘膜24的基于氢气氛的还原的氢透过阻挡膜。
(基于本申请发明者们的见解)
下面，本申请发明者根据各种实验，研究具有弯曲部的导电膜在受到比成膜温度还高温度的热处理时产生的断线的原因，取得以下的见解。
首先，因为具有耐氧化性，所以作为如果通过一般使用的白金(Pt)等贵重金属形成截面凹状或截面凸状即具有弯曲部的导电膜，就容易发生断线的原因，本申请发明者们查明白金对迁移的耐性低，据此，确认通过比白金的成膜温度还高的温度的热处理，容易发生断线。
因此，第一见解是如果在导电膜的材料中使用贵重金属的氧化物、氮化物，在具有弯曲部的导电膜中就不发生热处理引起的断线。贵重金属的氧化物、氮化物与贵重金属相比，对迁移的耐性高，并且体积收缩率小，所以在介质膜等其他构件的热处理时，能防止导电膜断线。这是因为贵重金属一般在化学上稳定，所以在铁磁性体的热处理时，能防止构成该铁磁性体的原子的扩散。因此，能抑制铁磁性体具有的极化量的减少，所以能位置该铁磁性体的可靠性，能形成稳定的电极。
第二见解是如果由贵重金属的氧化物、氮化物、氮氧化物构成的导电膜的膜厚的最小部分和最大部分的比值为0.8以上，则在具有弯曲部的导电膜中不发生热处理引起的断线。这里，未限定导电膜的组成。如果在导电膜中混合存在膜厚度厚的部分和薄的部分，则膜厚度薄的部分的原子(分子)容易向膜厚度厚的部分移动(迁移)，所以膜厚度薄的部分破裂。如果沿着底层的凹凸形状形成导电膜，则形成的导电膜在台阶部分容易变薄，在角部导电膜的膜厚的变化大，所以在角部容易发生断线。作为一个例子，在导电膜的最小部分和最大部分的比值为0.8以上的材料中，有氮化钛(TiN)、氧化铱(IrOx)、氮化钛铝(TiAlN)、氧氮化钛铝(TiAlON)。图12表示对导电膜使用氮化钛时的最小部分和最大部分的比值与断线发生概率的关系。如图12所示，如果导电膜的最小部分和最大部分的比值为0.8以上，则在该导电膜中不发生断线。
第三见解是如果把介质膜的成膜时或成膜后的热处理引起的导电膜的体积收缩率设定为30％以下，则在具有弯曲部的导电膜中不发生热处理引起的断线。须指出的是，导电膜具有导电性就可以了，并不局限于金属、该金属的氧化物或氮化物或混合物。作为一个例子，在介质膜的热处理时的导电膜的体积收缩率变为30％以下的材料中，有铱(Ir)的氧化物。图13表示在导电膜中使用白金(Pt)时的热处理引起的体积收缩率和断线发生概率的关系。如图13所示，如果导电膜的体积收缩率超过30％，则该导电膜中发生断线。
第四见解是如果把介质膜的成膜时或成膜后的热处理引起的晶格常数的减少率设定为25％以下，则在具有弯曲部的导电膜中不发生热处理引起的断线。这里，并未限定导电膜的组成。作为一个例子，在介质膜的热处理时导电膜的晶格常数的减少率为25％以下的材料中，有铱(Ir)的氧化物。图14表示在导电膜中使用白金(Pt)时的热处理引起的晶格常数的减少率和断线发生概率的关系。如图14所示，如果白金的晶格常数的减少率超过25％，在该导电膜中发生断线。
第五见解是如果在导电膜中添加高熔点金属，就在具有弯曲部的导电膜中防止热处理引起的断线。这是因为包含高熔点金属的导电膜与不包含高熔点金属的导电膜相比，体积收缩率小，因此，能防止对介质膜的热处理时在导电膜中产生断线。这里，并未限定导电膜的组成。此外，高熔点金属希望是W(W)、钽(Ta)、铌(Nb)、钼(Mo)、钒(V)或铬(Cr)。须指出的是，在高熔点金属中使用的金属是与导电膜中的使用的贵重金属不同的金属。图15表示在导电膜中添加高熔点金属时的添加量和断线发生率的关系。如图15所示，当在由氧化铱构成的导电膜中添加铌时，当铌的添加量为35质量％以上，导电膜难以固溶，所以添加到导电膜中的铌的添加量希望为0.5质量％～30质量％。更希望为5质量％～30质量％。
第六见解为如果介质膜的成膜时或成膜后的热处理引起的导电膜的膜厚(纳米单位)和该导电膜的收缩率(百分率)的比值为1.5以上，则在具有弯曲部的导电膜中不发生热处理引起的断线。图16表示在导电膜中使用白金(Pt)时的膜厚的绝对值和收缩率的绝对值的比值与断线发生概率的关系。如图16所示，如果导电膜的膜厚(纳米单位)和该导电膜的收缩率(百分率)的比值为1.5以上，就能防止导电膜中产生的断线。须指出的是，导电膜的膜厚的最大值是能在底层的凹部上形成电容元件程度的膜厚。例如，在通过导电膜掩埋凹部的程度的膜厚下，无法形成电容元件。
第七见解是如果把构成由多晶体形成的导电膜的晶粒尺寸设定为该导电膜的膜厚的1/3以下，则在具有弯曲部的导电膜中不发生热处理引起的断线。如果根据基于本申请发明者的实验，则确认具有弯曲部即截面凹状或截面凸状的导电膜中产生的断线是因为晶粒的粒界在膜厚方向排列的部位对于拉伸引力弱。因此，如果晶粒尺寸为导电膜的膜厚的1/3以下，则膜厚方向的晶粒述相对增多，容易缓和作用在导电膜上的应力，所以在具有弯曲部的导电膜中难以产生断线。
第八见解是如果设置在成为电容元件的底层上的凹部的纵横比(深度/开口直径)的值为2以下，则在具有弯曲部的导电膜中不发生热处理引起的断线。图17表示凹部的纵横比的值和断线发生概率的关系。如图17所示，如果凹部的纵横比的值设定为2以下，就能防止断线。当纵横比比2大时，导电膜对底层的凹部的覆盖变得极差，所以容易发生断线。
第九见解是如果形成底层的凹部的壁面或凸部的侧面，使它对该底层的主面为0°以上80°以下的角度(圆锥角)，则在具有弯曲部的导电膜中不发生热处理引起的断线。图18表示圆锥角和断线发生概率的关系。如图18所示，如果圆锥角设定为80°以下，则导电膜对底层的凹部的覆盖提高，所以能防止导电膜中产生的断线。
第十见解是如果在该介质膜上，在300℃以上并且600℃以下的温度，形成导电膜，则在具有弯曲部的导电膜中不发生热处理引起的断线。如实施例1和实施例2所述，如果以比较高温的300℃以上的温度作为成膜温度，形成导电膜，则在用于谋求介质膜的膜质量提高的在比导电膜成膜温度还高的温度下进行的热处理中，导电膜受到比较高的热过程，所以对介质膜的处理引起的导电膜的热收缩量减少，所以能防止该导电膜的断线。而如果以600℃以上形成导电膜，成膜过程从供给律速变为反应律速，所以对底层的凹部或凸部的覆盖下降，把接触插头或位布线等其他构件氧化。
第11见解是如果把对介质膜的热处理时的温度和形成导电膜时的温度差设定在200℃以内，则在具有弯曲部的导电膜中不发生热处理引起的断线。该见解也如实施例1和2中进行的那样，在谋求介质膜的膜质量提高的在比导电膜成膜温度还高的温度下进行的热处理中，导电膜已经受到对于对介质膜进行的热处理温度，在200℃以内的热过程，所以对于介质膜的热处理引起的导电膜的热收缩减少，结果能防止导电膜中产生的断线。须指出的是，对介质膜的热处理温度并不局限于比导电膜的形成温度还高，根据介质膜和导电膜的材料，有时对介质膜的热处理温度比导电膜的形成温度还低。
第12见解是在形成导电膜后，并且在对介质膜的热处理之前，对导电膜，以比该导电膜的形成温度还高并且比介质结晶的温度还低的温度进行热处理，则在具有弯曲部的导电膜中不发生热处理引起的断线。该见解也如实施例1和2中进行的那样，对导电膜提供基于比该导电膜的形成温度还高并且比介质结晶的温度还低的温度的热处理的热过程，在介质膜的热处理时，能抑制导电膜急速收缩，所以能防止导电膜中发生的断线。
第13见解是在导电膜上形成了保护绝缘膜的状态下，如果对介质膜进行热处理，则在具有弯曲部的导电膜中不发生热处理引起的断线。该见解也如实施例1和2中进行的那样，如果在用保护绝缘膜(层间绝缘膜)覆盖导电膜(上部电极)的状态下，对介质膜进行热处理，则能改善导电膜表面形态，并且能抑制该导电膜的收缩，所以能防止导电膜中发生的断线。
第14见解是如果在上表面具有凹部或凸部的底层和导电膜之间设置提高该导电膜对于底层的紧贴性的紧贴层，则在具有弯曲部的导电膜中不发生热处理引起的断线。如果这样，则在对介质的提高膜质量的热处理时，在导电膜(下部电极)中难以发生迁移，所以能防止导电膜中发生的断线。
第15见解是如果使用不含氢原子的气体在上部电极之上形成提高与上部电极之间的紧贴性的紧贴层，则在具有弯曲部的导电膜中不发生热处理引起的断线。这是因为如果使用含氢原子的气体形成紧贴层，则由于氢原子，介质膜劣化。因此，当介质膜由铁磁性体构成时，该介质膜的极化量减少，所以希望在不含氢原子的状态下成膜。
须指出的是，作为以上说明的各见解的导电膜的具体例，列举出实施例1以及实施例2和它的变形例中的上部电极和下部电极。
(实施例3)
下面，参照附图，说明本发明实施例3。在实施例3中，说明基于所述本发明的第14见解的结构。
图19表示本发明实施例3的半导体存储器的截面结构。在图19中，对于与实施例1所示的构成构件相同的构成构件付与相同的符号，省略说明。
如图19所示，在第三层间绝缘膜22和下部电极23之间分别形成膜厚10nm左右的紧贴层30。
紧贴层30如果由对于电容绝缘膜24的提高膜质量的热处理氧化，则发生热膨胀或接触电阻增大，所以希望是难以氧化的材料。如果使用金属的氧化物、氮化物、氮氧化物，则在紧贴性提高的同时，能可靠防止紧贴层30的氧化。
这里，作为构成紧贴层30的具体例，希望为钽(Ta)、氮化钛铝(TiAlN)、钛铝(TiAl)、氧氮化钛铝(TiAlON)、氧化铱(IrO2)、氧化钌(RuO2)、氮化钨(WN)、氮化钽(TaN)、氮化钛(TiN)、氮化硅化铝(AlSiN)、或氮化硅化钽(TaSiN)。
须指出的是，在构成实施例3的电容元件26的下部电极23和上部电极25中，没必要一定使用实施例1那样的氧化铱(IrO2)等贵重金属的氧化物，可以是以往的以白金或铱那样的贵重金属的单质为主成分的构成。
本发明的半导体器件及其制造方法具有防止导电膜的形成后在对介质膜进行的热处理时，该导电膜断线的效果，特别对于具有与截面为凹形状或凸形状的导电膜挨着设置的由铁磁性体构成的电容膜的半导体器件及其制造方法是有用的。

Claims (19)

1.一种半导体器件，其特征在于：
具有：由形成在设在衬底上的绝缘膜上的口部的底面和壁面上的第一导电膜、形成在所述第一导电膜上的介质膜、以及形成在所述介质膜上的第二导电膜所构成的电容元件，
所述电容元件中的所述介质膜被结晶化，
所述第一导电膜和所述第二导电膜由贵重金属的氧化物、氮化物或氮氧化物的多晶体构成，
所述第一导电膜和所述第二导电膜的至少一方，包含0.5质量％以上并且在30质量％以下的高熔点金属。
2.根据权利要求1所述的半导体器件，其特征在于：
在所述第一导电膜和所述第二导电膜的至少一方中，构成所述多晶体的结晶粒径为该导电膜的膜厚的1/3以下。
3.一种半导体器件，其特征在于：包括：
在衬底上的绝缘膜上形成岛状或沿着截面具有凹凸形状的绝缘膜的该凹凸形状形成的第一导电膜；
形成在所述第一导电膜上的介质膜；以及
形成在所述介质膜上的第二导电膜，
所述第一导电膜和所述第二导电膜由贵重金属的氧化物、氮化物或氮氧化物构成，
所述第一导电膜和所述第二导电膜的至少一方包含0.5质量％以上并且在30质量％以下的高熔点金属。
4.根据权利要求1或3所述的半导体器件，其特征在于：
在所述绝缘膜和所述第一导电膜之间，还具有提高所述第一导电膜对于所述绝缘膜的紧贴性的紧贴层。
5.根据权利要求4所述的半导体器件，其特征在于：
所述紧贴层由难以被对所述介质膜进行的膜质量提高处理所氧化的导电性材料构成。
6.根据权利要求3所述的半导体器件，其特征在于：
在所述第一导电膜和所述第二导电膜的至少一方中，构成所述多晶体的结晶粒径为该导电膜的膜厚的1/3以下。
7.根据权利要求1或3所述的半导体器件，其特征在于：
所述贵重金属以铟为主成分。
8.根据权利要求1或3所述的半导体器件，其特征在于：
所述介质膜是由钙钛矿类氧化物构成的铁磁性膜。
9.一种半导体器件的制造方法，其特征在于：包括：
在衬底上的绝缘膜上形成开口部后，在形成的所述开口部的底面和壁面上形成由贵重金属的氧化物、氮化物或氮氧化物构成的第一导电膜的步骤a；
在所述第一导电膜上形成介质膜的步骤b；
在所述介质膜上形成由贵重金属的氧化物、氮化物或氮氧化物构成的第二导电膜的步骤c；以及
在所述步骤c后，使形成的所述介质膜结晶的步骤d，
在所述步骤a和所述步骤c中，使所述第一导电膜和所述第二导电膜分别为多晶体构造。
10.一种半导体器件的制造方法，其特征在于：包括：
在衬底上的绝缘膜上把第一导电膜形成岛状，或把所述绝缘膜的上部形成截面凹凸形状后，沿着形成的凹凸形状形成第一导电膜的步骤a；
在所述第一导电膜上形成介质膜的步骤b；
在所述介质膜上形成第二导电膜的步骤c；以及
在所述步骤c后，使形成的所述介质膜结晶的步骤d，
所述第一导电膜和所述第二导电膜由贵重金属的氧化物、氮化物或氮氧化物构成，所述第一导电膜和所述第二导电膜的至少一方包含高熔点金属。
11.根据权利要求9或10的半导体器件的制造方法，其特征在于：
在所述步骤a和所述步骤c中，所述第一导电膜以及所述第二导电膜在300℃以上并且600℃以下的温度形成。
12.根据权利要求9或10的半导体器件的制造方法，其特征在于：
在所述步骤d中，对所述介质膜在500℃以上并且800℃以下的温度进行热处理。
13.根据权利要求9或10的半导体器件的制造方法，其特征在于：
使所述介质膜结晶时的加热温度与形成所述第一导电膜以及所述第二导电膜时的形成温度的差为200℃以内。
14.根据权利要求9或10的半导体器件的制造方法，其特征在于：
在所述步骤d之前，还具有：
在比所述第一导电膜以及所述第二导电膜的形成温度高并且比所述介质膜结晶的温度低的温度下，对所述第一导电膜以及所述第二导电膜进行热处理的步骤e。
15.根据权利要求9或10的半导体器件的制造方法，其特征在于：
在所述步骤c之后并且在所述步骤d之前，还具有：
覆盖所述第二导电膜而形成保护绝缘膜的步骤f。
16.根据权利要求9或10的半导体器件的制造方法，其特征在于：
所述步骤a在形成所述第一导电膜之前，包含：在所述绝缘膜上形成提高该绝缘膜与所述第一导电膜的紧贴性的紧贴层的步骤。
17.根据权利要求9的半导体器件的制造方法，其特征在于：
所述第一导电膜以及所述第二导电膜的至少一方包含高熔点金属。
18.根据权利要求9或10的半导体器件的制造方法，其特征在于：
所述贵重金属以铟为主成分。
19.根据权利要求9或10所述的半导体器件的制造方法，其特征在于：
所述介质膜是由钙钛矿类氧化物构成的铁磁性膜。
CNB2004100637567A 2003-07-08 2004-07-07 半导体器件及其制造方法 Expired - Lifetime CN1294655C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003271834 2003-07-08
JP2003271834 2003-07-08
JP2003281443 2003-07-29
JP2003281443 2003-07-29

Publications (2)

Publication Number Publication Date
CN1577867A CN1577867A (zh) 2005-02-09
CN1294655C true CN1294655C (zh) 2007-01-10

Family

ID=33566820

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100637567A Expired - Lifetime CN1294655C (zh) 2003-07-08 2004-07-07 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7091541B2 (zh)
KR (1) KR100725690B1 (zh)
CN (1) CN1294655C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315025A (zh) * 2010-07-01 2012-01-11 三菱综合材料株式会社 薄膜电容器的制造方法以及由该方法获得的薄膜电容器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1622085A1 (en) * 2004-07-19 2006-02-01 Deutsches Krebsforschungszentrum Method of producing x-ray computer tomography images from limited data of an image object
JP4589092B2 (ja) * 2004-12-03 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7504680B2 (en) * 2005-04-18 2009-03-17 Kabushiki Kaisha Toshiba Semiconductor device and mask pattern
US20110212409A1 (en) * 2005-06-01 2011-09-01 Cao Group, Inc. Hot melt dental materials and devices and methods for using the same
JP2006339498A (ja) * 2005-06-03 2006-12-14 Matsushita Electric Ind Co Ltd 立体構造を有する容量素子
JP2007142053A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4322912B2 (ja) * 2006-11-24 2009-09-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7782569B2 (en) * 2007-01-18 2010-08-24 Sae Magnetics (Hk) Ltd. Magnetic recording head and media comprising aluminum oxynitride underlayer and a diamond-like carbon overcoat
US8014104B2 (en) * 2007-03-21 2011-09-06 Sae Magnetics (Hk) Ltd. Magnetic head/disk with transition metal oxynitride adhesion/corrosion barrier and diamond-like carbon overcoat bilayer
JP2009253033A (ja) * 2008-04-07 2009-10-29 Panasonic Corp 半導体記憶装置及びその製造方法
DE102008061928A1 (de) * 2008-12-15 2010-06-17 Polylc Gmbh & Co. Kg Organisch elektronische Schaltung
US20110233521A1 (en) * 2010-03-24 2011-09-29 Cree, Inc. Semiconductor with contoured structure
KR101819057B1 (ko) * 2010-11-15 2018-01-16 삼성전자주식회사 반도체 소자
US20120223413A1 (en) * 2011-03-04 2012-09-06 Nick Lindert Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP2017183602A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
US10566414B2 (en) 2016-09-01 2020-02-18 International Business Machines Corporation BEOL capacitor through airgap metallization
US10727401B2 (en) 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
US11004867B2 (en) 2018-06-28 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory in high-k first technology
CN112683968B (zh) * 2020-12-27 2023-06-20 济南大学 一种检测唾液酸化糖链抗原kl-6铱纳米点电化学发光传感器的制备方法
JP2022139551A (ja) * 2021-03-12 2022-09-26 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
CN116133436A (zh) * 2021-11-12 2023-05-16 联华电子股份有限公司 半导体元件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140180A (en) * 1997-12-12 2000-10-31 United Semiconductor Corporation Method of fabricating storage capacitor for dynamic random-access memory
CN1295341A (zh) * 1999-11-09 2001-05-16 现代电子产业株式会社 采用Ta2O5薄膜作为电介质膜的Ta2O5电容器的制造方法
JP2001160616A (ja) * 1999-12-03 2001-06-12 Hitachi Ltd 誘電体素子とその製造方法
JP2001223345A (ja) * 1999-11-30 2001-08-17 Hitachi Ltd 半導体装置とその製造方法
JP2002076306A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002231905A (ja) * 2001-02-06 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
JP3697044B2 (ja) * 1997-12-19 2005-09-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
JP2000012796A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 半導体装置ならびにその製造方法および製造装置
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
JP2001326337A (ja) * 2000-05-16 2001-11-22 Fujitsu Ltd 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
JP2001284360A (ja) * 2000-03-31 2001-10-12 Hitachi Ltd 半導体装置
US6492241B1 (en) * 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
US20020036313A1 (en) * 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
JP3681632B2 (ja) * 2000-11-06 2005-08-10 松下電器産業株式会社 半導体装置及びその製造方法
JP3624822B2 (ja) * 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
JP2002319636A (ja) * 2001-02-19 2002-10-31 Nec Corp 半導体記憶装置及びその製造方法
JP2002313951A (ja) * 2001-04-11 2002-10-25 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100425450B1 (ko) * 2001-06-26 2004-03-30 삼성전자주식회사 금속-절연층-금속 캐패시터 제조 방법
JP3581114B2 (ja) * 2001-06-27 2004-10-27 シャープ株式会社 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法
KR100423906B1 (ko) * 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
KR20030023143A (ko) * 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100438780B1 (ko) * 2001-12-01 2004-07-05 삼성전자주식회사 반도체 소자의 커패시터 제조방법
US6824816B2 (en) * 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
JP4012411B2 (ja) * 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100471163B1 (ko) * 2002-03-14 2005-03-09 삼성전자주식회사 커패시터들을 갖는 반도체소자의 제조방법
JP2003289134A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4901105B2 (ja) * 2003-04-15 2012-03-21 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140180A (en) * 1997-12-12 2000-10-31 United Semiconductor Corporation Method of fabricating storage capacitor for dynamic random-access memory
CN1295341A (zh) * 1999-11-09 2001-05-16 现代电子产业株式会社 采用Ta2O5薄膜作为电介质膜的Ta2O5电容器的制造方法
JP2001223345A (ja) * 1999-11-30 2001-08-17 Hitachi Ltd 半導体装置とその製造方法
JP2001160616A (ja) * 1999-12-03 2001-06-12 Hitachi Ltd 誘電体素子とその製造方法
JP2002076306A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002231905A (ja) * 2001-02-06 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315025A (zh) * 2010-07-01 2012-01-11 三菱综合材料株式会社 薄膜电容器的制造方法以及由该方法获得的薄膜电容器
CN102315025B (zh) * 2010-07-01 2016-01-20 三菱综合材料株式会社 薄膜电容器的制造方法以及由该方法获得的薄膜电容器

Also Published As

Publication number Publication date
US7091541B2 (en) 2006-08-15
KR20050006038A (ko) 2005-01-15
US20060267065A1 (en) 2006-11-30
US7244982B2 (en) 2007-07-17
KR100725690B1 (ko) 2007-06-07
CN1577867A (zh) 2005-02-09
US20050006685A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
CN1294655C (zh) 半导体器件及其制造方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1173406C (zh) 具有电容器保护层的半导体存储器件及其制备方法
CN1139129C (zh) 半导体集成电路器件及其制造方法
CN1610119A (zh) 半导体装置及其制造方法
CN1525553A (zh) 半导体装置的制造方法
CN1158708C (zh) 半导体集成电路及其制造方法
CN1228850C (zh) 半导体装置及其制造方法
CN1449045A (zh) 半导体装置及其制造方法
CN1248305C (zh) 制造半导体器件的方法
CN1210783C (zh) 半导体集成电路器件的制造工艺
CN1808717A (zh) 具有铁电电容器的半导体器件及其制造方法
CN1649125A (zh) 半导体器件的制造方法
CN1905194A (zh) 半导体器件及其制造方法
CN1426106A (zh) 半导体装置
CN1499633A (zh) 半导体器件及其制造方法
CN1162845A (zh) 半导体集成电路装置及其制造方法
CN1674287A (zh) 铁电体存储器元件及其制造方法
CN101047183A (zh) 半导体器件及其制造方法
CN1516900A (zh) 半导体集成电路器件和用于制造半导体集成电路器件的方法
CN1264220C (zh) 强电介质存储装置及其制造方法
CN1591876A (zh) 半导体装置
CN1469477A (zh) 容量元件及其制造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1244155C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210305

Address after: California, USA

Patentee after: Pannovasemec Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210520

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: California, USA

Patentee before: Pannovasemec Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20070110