CN1525553A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1525553A
CN1525553A CNA2004100070477A CN200410007047A CN1525553A CN 1525553 A CN1525553 A CN 1525553A CN A2004100070477 A CNA2004100070477 A CN A2004100070477A CN 200410007047 A CN200410007047 A CN 200410007047A CN 1525553 A CN1525553 A CN 1525553A
Authority
CN
China
Prior art keywords
mentioned
film
opening
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100070477A
Other languages
English (en)
Inventor
伊东丰二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1525553A publication Critical patent/CN1525553A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体装置的制造方法。该方法采用稳定地形成开口部分的壁面的梯形形状的办法，提高电极和电容绝缘膜的覆盖性。半导体装置的制造方法，具备如下工序：在半导体衬底(100)上形成导电膜(103)的工序；形成绝缘膜(104)以便覆盖导电膜(103)的工序；使用具有第1开口图形的掩模，在绝缘膜(104)上形成底部达不到导电膜(103)的孔(104a)的工序；使用具有直径比第1开口图形的直径大的第2开口图形的掩模，在绝缘膜(104)上形成使导电膜(103)露出来的开口部分(104b)的工序。开口部分(104b)的壁面与开口部分(104b)的底面的夹角为钝角。

Description

半导体装置的制造方法
技术领域
本发明涉及具有电容器的半导体装置的制造方法。
背景技术
具有把强电介质膜或高电介质膜用做电容绝缘膜的电容器的半导体装置，具有由滞后特性产生的残余极化或高的相对介电系数。为此，在非易失性存储器和DRAM的领域中，把强电介质膜或高电介质膜用做电容绝缘膜来取代具有由硅氧化膜或硅氮化膜构成的电容绝缘膜的电容器，有可能广为应用。在该情况下，为了进一步缩小存储单元的面积，人们要求使电容器的形状变成为立体形状。
以下，边参看图16(a)～(c)和图17(a)～(c)，边说明现有的半导体装置的制造方法。
首先，如图16(a)所示，用CVD法在半导体衬底10的上边成膜第1硅氧化膜11之后，用CMP法使第1硅氧化膜11平坦化。其次，采用对第1硅氧化膜11进行选择刻蚀的办法，形成使半导体衬底10露出来的接触孔之后，用溅射法或CVD法成膜钛膜和氮化钛膜，以便把该接触孔的内部填埋起来，然后用CVD法成膜钨膜。
其次，采用CMp法，使由钛膜、氮化钛膜和钨膜构成的金属膜仅仅在接触孔内残留下来，形成插针12。其次，用溅射法，在第1硅氧化膜11和插针12的上边，形成了使氮化钛铝膜、铱膜和氧化铱膜依次叠层起来的叠层膜之后，采用对该叠层膜进行选择干法刻蚀的办法，形成把插针12被覆起来的氧势垒膜13。
其次，如图16(b)所示，在第1硅氧化膜11的上边，使得把氧势垒膜13被覆起来那样地成膜了第2硅氧化膜14之后，用CMP法使第2硅氧化膜平坦化。其次，如图16(c)所示，在第2硅氧化膜14的上边，形成在氧势垒膜13的上方具有开口图形15a的光刻胶掩模15。
其次，如图17(a)所示，采用用具有开口图形15a的光刻胶掩模15对第2硅氧化膜14进行刻蚀的办法，形成使氧势垒膜13露出来的开口部分14a。在该情况下，氧势垒膜13将被过刻蚀，光刻胶掩模15的膜厚因刻蚀而减小。
其次，如图17(b)所示，用灰化法除去残存下来的光刻胶掩模15。其次，如图17(c)所示，在用溅射法在第2硅氧化膜14的上边和开口部分14a的内部成膜了第1铂膜后，在含有开口部分14a的区域中采用对第1铂膜选择性地进行刻蚀的办法，形成第1铂膜被图形化后的下部电极16。其次，用MOCVD法在第2硅氧化膜14和下部电极16的上边，成膜由以锶、铋、钽和铌为主要成分的铋层状钙钛矿型氧化物构成的强电介质膜。其次，在用溅射法在强电介质膜的上边成膜了第2铂膜之后，在含有下部电极16的区域中采用使强电介质膜和第2铂膜图形化的办法，形成电容绝缘膜17和上部电极18。然后，进行未画出来的布线和保护膜等的形成。
但是，若使用以上那样的制造方法，构成电容器的下部电极16、电容绝缘膜17和上部电极18的覆盖性是不充分的，电容器的剖面易于变成为悬突形状。为此，在下部电极16或上部电极18处常常会发生断线。此外，越是开口部分14a的壁面的底部电容器的膜厚就越薄膜化，同时，在开口部分14a的底部上，电容器的膜厚也将薄膜化。此外，由于覆盖性不充分，故当电容绝缘膜17的膜厚变得不均一时，在电容器的特性上就会产生参差。
此外，若采用别的现有的半导体装置的制造方法，则在开口部分为垂直形状的情况下形成的下部电极和电容绝缘膜及上部电极，虽然也有未用上述图17(c)所示的那样的覆盖性不好的状态画出来的电极和膜，但是在现实的情况下，若使用可以简便地进行上部电极、下部电极或电容绝缘膜的成膜的溅射法，则在开口部分的内部覆盖性将恶化(例如，参看专利文献1)。此外，即便是使用覆盖性比较好的MOCVD(有机金属CVD)法，在现实的情况下覆盖性也不充分，如果想用该方法提高覆盖性，则将发生成膜速率减小这样的新的课题。
于是，为了提高电极和电容绝缘膜的覆盖性，可以考虑从上方看使开口部分的壁面变成为正梯形形状这样的方法(以下，规定在谈及壁面的形状时说的就是从上方看的形状)。但是，虽然为了对一般地说作为层间绝缘膜使用的硅氧化膜形成微细的开口部分，就必须用干法刻蚀形成开口部分，但是对于硅氧化膜来说由于不能进行反应性刻蚀，故要把开口部分的壁面形成正梯形形状是困难的。
另一方面，作为把开口部分的壁面形成为正梯形形状的方法，有人提出了采用在形成了开口部分之后，使光刻胶掩模后退再次进行刻蚀的办法，使开口部分的壁面变成为正梯形形状的方法(参看专利文献2)。但是，在该情况下，虽然结果变成为在刻蚀时使用的光刻胶掩模的侧壁上，会再次附着已用形成开口部分时的刻蚀除去了的基底的导电膜，或者会淀积上刻蚀气体与导电膜的反应生成物，但是，由于在使光刻胶掩模后退之后也将残留下来的不能除去该再次附着的导电膜和反应生成物，故将产生形成栅栏等的形状异常。为此，在要再次进行刻蚀的情况下，归因于形状异常而不能稳定地形成开口部分的壁面的梯形形状。
[专利文献1]
美国专利6239461号公报(column 5 line 44-column 6 line 26fig.5)
[专利文献2]
特开昭61-296722号公报(第2-3页，图1)。
发明内容
(发明要解决的课题)
如上所述，倘采用现有的半导体装置的制造方法，则电极和电容绝缘膜的覆盖性不充分，而且其剖面易于变成为悬突形状。当电极的覆盖性变坏时电极就要产生断线，而当电极变成为悬突形状时，则因开口部分的上部的间隔变窄，而使得电容绝缘膜的覆盖性进一步恶化，故在电容绝缘膜中就会因产生泄漏而在电容器的特性方面产生参差。
此外，在用MOCVD(有机金属CVD)法形成电容绝缘膜的情况下，由于供给有机金属原料的比率不均一，故电容绝缘膜的组成将变得不均一。此外，人们尚不知道稳定地形成开口部分的壁面的梯形形状的方法。
鉴于上述，本发明的目的在于采用稳定地形成开口部分的壁面的梯形形状的办法，提高电极和电容绝缘膜的覆盖性。
(解决课题的手段)
为了实现上述目的，本发明的第1半导体装置的制造方法，其特征在于：具备如下的工序：在衬底上边形成导电膜的工序；使得把导电膜覆盖起来那样地形成绝缘膜的工序；用具有第1开口图形的掩模材料，在绝缘膜上形成底不达不到上述导电膜的孔的工序；用具有具有比第1开口图形的直径还大的直径的第2开口图形的掩模材料，在绝缘膜上形成使导电膜露出来的开口部分的工序；开口部分的壁面和开口部分的底面之间的夹角是钝角。
倘采用本发明的第1半导体装置的制造方法，由于因在借助于使用具有第1开口图形的掩模材料的第1刻蚀形成了达不到导电膜的孔之后，借助于使用具有具有比第1开口图形的直径更大的直径的第2开口图形的掩模材料的第2刻蚀使导电膜露出来地形成开口部分，而使得导电膜不会再附着于具有第1开口图形的掩模材料的侧壁上，或刻蚀气体与导电膜之间的反应生成物不会淀积到具有第1开口图形的掩模材料的侧壁上，故不会像现有例那样发生要形成围栏(fence)等的形状异常。为此，就可以平滑地稳定地形成开口部分的壁面的形状。
在本发明的第1半导体装置的制造方法中，理想的是还具备至少在开口部分的内部，形成由下部电极、电容绝缘膜及上部电极构成的电容的工序。
这样的话，由于可以得到覆盖性优良的电极和电容绝缘膜，故可以因防止了电极的断线、电容绝缘膜的泄漏和组成偏差而可以防止电容器元件的特性的参差。
在本发明的第1半导体装置的制造方法中，理想的是形成电容的工序，还包括：使得把开口部分的壁面和底面覆盖起来那样地形成下部电极的工序；在下部电极的上边形成电容绝缘膜的工序；在电容绝缘膜的上边形成上部电极的工序。
在本发明的第1半导体装置的制造方法中，下部电极和上部电极，作为主要成分可以含有铂族元素。
在本发明的第1半导体装置的制造方法中，理想的是电容绝缘膜，由强电介质膜或高电介质膜构成。
在本发明的第1半导体装置的制造方法中，理想的是电容绝缘膜，由SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)O3、(BaxSr1-x)TiO3、(BixLa1-x)Ti3O12(但是，在以上中，x满足0≤x≤1的关系)或Ta2O5构成。
在本发明的第1半导体装置的制造方法中，在导电膜由铱、铂、金、钌、铑、钯或它们的氧化物构成，或者由钛、钛铝、钽、钽铝或它们的氮化物或者它们的叠层膜构成的情况下，可以抑制借助于刻蚀除去的导电膜再附着于掩模材料上，同时，还可以抑制刻蚀气体与导电膜之间的反应生成物向掩模材料上的淀积。
在本发明的第1半导体装置的制造方法中，在导电膜，包括通过插针与衬底连接起来的氧势垒膜的情况下，在形成电容绝缘膜时，由于不会使插针氧化，故可以进行电容与衬底之间的连接。
在本发明的第1半导体装置的制造方法中，在绝缘膜是含有硅的氧化膜的情况下，由于对于绝缘膜可以进行各向异性强的刻蚀，故因在借助于第1刻蚀形成了凹部之后，借助于第2刻蚀形成开口部分，减小了开口部分的壁面的台阶而使得梯形形状变成为平滑。
在本发明的第1半导体装置的制造方法中，在绝缘膜的主表面已平坦化的情况下，就会减小在形成电极和电容绝缘膜时使用的掩模材料的聚焦偏移。
在本发明的第1半导体装置的制造方法中，在掩模材料是光刻胶的情况下，就可以确保光刻胶对绝缘膜的刻蚀选择比。
本发明的第2半导体装置的制造方法，具备如下的工序：在衬底上边的规定区域上形成导电膜的工序；在衬底上边，使得把导电膜覆盖起来那样地形成绝缘膜的工序；在绝缘膜上边形成在导电膜的上方具有第1开口图形的掩模材料的工序；采用用具有第1开口图形的掩模材料对绝缘膜进行第1刻蚀的办法，在绝缘膜上形成底部达不到导电膜的凹部的工序；扩大第1开口图形的直径，形成具有直径比第1开口图形的直径大的第2开口图形的掩模材料的工序；采用用具有第2开口图形的掩模材料对绝缘膜进行第2刻蚀的办法，在绝缘膜上，形成开口直径比凹部大而且壁面为梯形形状，同时使导电膜露出来的开口部分的工序。
倘采用本发明的第2半导体装置的制造方法，由于因在借助于使用具有第1开口图形的掩模材料的第1刻蚀形成了达不到导电膜的凹部之后，借助于使用具有具有比第1开口图形的直径更大的直径的第2开口图形的掩模材料的第2刻蚀形成开口部分，而使得导电膜不会再附着于具有第1开口图形的掩模材料的侧壁上，或刻蚀气体与导电膜之间的反应生成物不会淀积到具有第1开口图形的掩模材料的侧壁上，故不会像现有例那样发生要形成围栏(fence)等的形状异常。为此，就可以稳定地形成开口部分的壁面的梯形形状。
在本发明的第2半导体装置的制造方法中，理想的是还具备至少在开口部分的内部，形成由下部电极、电容绝缘膜及上部电极构成的电容的工序。
这样的话，由于可以得到覆盖性优良的电极和电容绝缘膜，故可以因防止了电极的断线、电容绝缘膜的泄漏和组成偏差而可以防止电容器元件的特性的参差。
在本发明的第2半导体装置的制造方法中，理想的是形成电容的工序，还包括：使得把开口部分的壁面和底面覆盖起来那样地形成下部电极的工序；在下部电极的上边形成电容绝缘膜的工序；在电容绝缘膜的上边形成上部电极的工序。
在本发明的第2半导体装置的制造方法中，理想的是在形成具有第1开口图形的掩模材料的工序和在绝缘膜上形成凹部的工序之间，还具备使第1开口图形的壁面变成为梯形形状的工序。
这样的话，由于要在使第1开口图形的壁面变成为梯形形状之后，再进行第1刻蚀，故可把开口部分的壁面加工成更好的梯形形状。
在本发明的第2半导体装置的制造方法中，理想的是在比在绝缘膜上形成开口部分的工序还往后，还具备采用在除去了掩模材料之后，对绝缘膜整个面地进行第3刻蚀的办法，使开口部分的壁面的梯形形状变成为平滑的工序。
这样的话，开口部分的壁面的梯形形状就会变为平滑。
在本发明的第2半导体装置的制造方法中，理想的是在比在绝缘膜上形成开口部分的工序还往后，还具备：扩大第2开口图形的直径，形成具有直径比第2开口图形还大的第3开口图形的掩模材料的工序；采用用具有第3开口图形的掩模材料对绝缘膜进行第3刻蚀的办法，使开口部分的壁面的梯形形状变为平滑的工序。
这样的话，开口部分的壁面的梯形形状就会变为平滑。
在上述的半导体装置的制造方法中，理想的是在使开口部分的壁面的梯形形状变为平滑的工序之后，还具备至少在开口部分的内部，形成由下部电极、电容绝缘膜及上部电极构成的电容的工序。
这样的话，由于可以得到覆盖性优良的电极和电容绝缘膜，故可以因防止了电极的断线、电容绝缘膜的泄漏和组成偏差而可以防止电容器元件的特性的参差。
在上述的半导体装置的制造方法中，理想的是形成电容的工序，还包括：使得把开口部分的壁面和底面覆盖起来那样地形成下部电极的工序；在下部电极的上边形成电容绝缘膜的工序；在电容绝缘膜的上边形成上部电极的工序。
本发明的第3半导体装置的制造方法，其特征在于：具备如下的工序：在衬底上边的规定区域上形成导电膜的工序；在导电膜的上边形成刻蚀阻挡膜的工序；在衬底上边，使得把导电膜覆盖起来那样地形成绝缘膜的工序；在绝缘膜上边形成在导电膜的上方具有第1开口图形的掩模材料的工序；采用用具有第1开口图形的掩模材料对绝缘膜进行第1刻蚀的办法，在绝缘膜上形成底部达不到刻蚀阻挡膜的凹部的工序；扩大第1开口图形的直径，形成具有直径比第1开口图形的直径大的第2开口图形的掩模材料的工序；采用用具有第2开口图形的掩模材料对绝缘膜进行第2刻蚀的办法，在绝缘膜上，形成开口直径比凹部大而且壁面为梯形形状，同时使刻蚀阻挡膜露出来的开口部分的工序；采用对刻蚀阻挡膜进行第3刻蚀的办法，使绝缘膜的开口部分的壁面的梯形形状变为平滑的同时，在刻蚀阻挡膜上形成使导电膜露出来的开口部分的工序。
倘采用本发明的第3半导体装置的制造方法，由于因在借助于使用具有第1开口图形的掩模材料的第1刻蚀形成了达不到导电膜的凹部之后，借助于使用具有具有比第1开口图形的直径更大的直径的第2开口图形的掩模材料的第2刻蚀形成开口部分，而使得导电膜不会再附着于具有第1开口图形的掩模材料的侧壁上，或刻蚀气体与导电膜之间的反应生成物不会淀积到具有第1开口图形的掩模材料的侧壁上，故不会像现有例那样发生形成围栏(fence)等的形状异常。为此，就可以稳定地形成开口部分的壁面的梯形形状。再有，与第2半导体装置的制造方法进行比较，由于借助于第2刻蚀形成的开口部分因要在导电膜上边形成刻蚀阻挡膜而使得导电膜不会露出来，故可以借助于第3刻蚀使开口部分的壁面的梯形形状变成为更加平滑，同时，还可以抑制在进行第3刻蚀时的对导电膜的过刻蚀量。
在本发明的第3半导体装置的制造方法中，理想的是还具备至少在绝缘膜的开口部分及刻蚀阻挡膜的开口部分的内部，形成由下部电极、电容绝缘膜及上部电极构成的电容的工序。
这样的话，由于可以得到覆盖性优良的电极和电容绝缘膜，故可以因防止了电极的断线、电容绝缘膜的泄漏和组成偏差而可以防止电容的特性的参差。
在本发明的第3半导体装置的制造方法中，理想的是形成电容的工序，还包括：使得把开口部分的壁面和底面覆盖起来那样地形成下部电极的工序；在下部电极的上边形成电容绝缘膜的工序；在电容绝缘膜的上边形成上部电极的工序。
在本发明的第3半导体装置的制造方法中，理想的是在除去了掩模材料之后，再进行第3刻蚀。
这样的话，由于在第3刻蚀时使用的刻蚀气体不会妨害掩模材料，故可以使因第1刻蚀和第2刻蚀而在开口部分的侧壁上形成的台阶变得更加平滑。
在本发明的第3半导体装置的制造方法中，理想的是第3刻蚀，用扩大上述第2开口图形的直径的办法构成的第3开口图形的掩模材料进行。
这样的话，就可以使因第1刻蚀和第2刻蚀而在开口部分的壁面上形成的台阶变得平滑。
在本发明的第2～第4半导体装置中，理想的是在形成具有第1开口图形的掩模材料的工序和在绝缘膜上形成凹部的工序之间，还具备使第1开口图形的壁面变成为梯形形状的工序。
这样的话，由于在使第1开口图形的壁面变成为梯形形状之后，再进行第1刻蚀，故可以把开口部分的壁面加工成更好的梯形形状。
在本发明的第3半导体装置的制造方法中，理想的是刻蚀阻挡膜，由含钛或铝的金属氧化物构成。
这样的话，则可以把金属氧化物对导电膜的刻蚀选择比形成得大。
本发明的第4半导体装置的制造方法，具备如下的工序：在衬底上边的规定区域上形成导电膜的工序；在衬底上边使得把导电膜覆盖起来那样地形成绝缘膜的工序；在绝缘膜上边形成在导电膜的上方具有第1开口图形的掩模材料的工序；采用用具有第1开口图形的掩模材料对绝缘膜进行第1刻蚀的办法，在绝缘膜上形成底部达不到导电膜的凹部的工序；采用在除去了掩模材料后，整个面地对绝缘膜进行第2刻蚀的办法，在绝缘膜上，形成开口直径比凹部大而且壁面为梯形形状，同时使导电膜露出来的开口部分的工序。
倘采用本发明的第4半导体装置的制造方法，由于在借助于第1刻蚀形成了达不到导电膜的凹部之后，除去掩模材料，借助于第2刻蚀形成开口部分，故导电膜不会再附着于具有第1开口图形的掩模材料的侧壁上，或刻蚀气体与导电膜之间的反应生成物不会淀积到具有第1开口图形的掩模材料的侧壁上，故不会像现有例那样发生形成围栏(fence)等的形状异常。为此，就可以稳定地形成开口部分的壁面的梯形形状。再有，与第2半导体装置的制造方法进行比较，由于可以省略用具有其构成为扩大第1开口图形的直径的第2开口图形的掩模材料进行刻蚀的工序，故可以减少工序数。
在本发明的第4半导体装置的制造方法中，理想的是还具备至少在上述绝缘膜的开口部分的内部，形成由下部电极、电容绝缘膜和上部电极构成的电容的工序。
这样的话，由于可以得到覆盖性优良的电极和电容绝缘膜，故可以因防止了电极的断线、电容绝缘膜的泄漏和组成偏差而可以防止电容的特性的参差。
在本发明的第4半导体装置的制造方法中，理想的是形成电容的工序，还包括：使得把开口部分的壁面和底面覆盖起来那样地形成下部电极的工序；在下部电极的上边形成电容绝缘膜的工序；在电容绝缘膜的上边形成上部电极的工序。
在本发明的第4半导体装置的制造方法中，在形成具有第1开口图形的掩模材料的工序和在绝缘膜上形成上述凹部的工序之间，还具备使第1开口图形的壁面变成为梯形形状的工序。
这样的话，由于在使第1开口图形的壁面变成为梯形形状之后，再进行第1刻蚀，故可以把开口部分的壁面加工成更好的梯形形状。
(发明的效果)
倘采用本发明的第1半导体装置的制造方法，由于因在借助于使用具有第1开口图形的掩模材料的第1刻蚀形成了达不到导电膜的孔之后，借助于使用具有具有比第1开口图形的直径更大的直径的第2开口图形的掩模材料的第2刻蚀使导电膜露出来地形成开口部分，而使得导电膜不会再附着于具有第1开口图形的掩模材料的侧壁上，或刻蚀气体与导电膜之间的反应生成物不会淀积到具有第1开口图形的掩模材料的侧壁上，故不会像现有例那样发生形成围栏(fence)等的形状异常。为此，就可以平滑地稳定地形成开口部分的壁面的形状。
倘采用本发明的第2半导体装置的制造方法，由于因在借助于使用具有第1开口图形的掩模材料的第1刻蚀形成了达不到导电膜的凹部之后，借助于使用具有具有比第1开口图形的直径更大的直径的第2开口图形的掩模材料的第2刻蚀使导电膜露出来地形成开口部分，而使得导电膜不会再附着于具有第1开口图形的掩模材料的侧壁上，或刻蚀气体与导电膜之间的反应生成物不会淀积到具有第1开口图形的掩模材料的侧壁上，故不会像现有例那样发生形成围栏(fence)等的形状异常。为此，就可以稳定地形成开口部分的壁面的梯形形状。
倘采用本发明的第3半导体装置的制造方法，由于因在借助于使用具有第1开口图形的掩模材料的第1刻蚀形成了达不到导电膜的凹部之后，借助于使用具有比第1开口图形的直径更大的直径的第2开口图形的掩模材料的第2刻蚀形成开口部分，而使得导电膜不会再附着于具有第1开口图形的掩模材料的侧壁上，或刻蚀气体与导电膜之间的反应生成物不会淀积到具有第1开口图形的掩模材料的侧壁上，故不会像现有例那样发生形成围栏(fence)等的形状异常。为此，就可以稳定地形成开口部分的壁面的梯形形状。再有，与第2半导体装置的制造方法进行比较，由于借助于第2刻蚀形成的开口部分因要在导电膜上边形成刻蚀阻挡膜而使得导电膜不会露出来，故可以借助于第3刻蚀使开口部分的壁面的梯形形状变成为更加平滑，同时，还可以抑制在进行第3刻蚀时的对导电膜的过刻蚀量。
倘采用本发明的第4半导体装置的制造方法，由于在借助于第1刻蚀形成了达不到导电膜的凹部之后，除去掩模材料，借助于第2刻蚀形成开口部分，故导电膜不会再附着于具有第1开口图形的掩模材料的侧壁上，或刻蚀气体与导电膜之间的反应生成物不会淀积到具有第1开口图形的掩模材料的侧壁上，故不会像现有例那样发生形成围栏(fence)等的形状异常。为此，就可以稳定地形成开口部分的壁面的梯形形状。再有，与第2半导体装置的制造方法进行比较，由于可以省略用具有其构成为扩大第1开口图形的直径的第1开口图形的掩模材料进行刻蚀的工序，故可以减少工序数。
附图说明
图1(a)～(d)的剖面图示出了本发明的实施方式1的半导体装置的制造方法。
图2(a)～(d)的剖面图示出了本发明的实施方式1的半导体装置的制造方法。
图3(a)～(c)的剖面图示出了本发明的实施方式2的半导体装置的制造方法。
图4(a)～(c)的剖面图示出了本发明的实施方式2的半导体装置的制造方法。
图5(a)～(c)的剖面图示出了本发明的实施方式3的半导体装置的制造方法。
图6(a)～(d)的剖面图示出了本发明的实施方式3的半导体装置的制造方法。
图7(a)和(b)的剖面图示出了本发明的实施方式4的半导体装置的制造方法。
图8(a)和(b)的剖面图示出了本发明的实施方式4的半导体装置的制造方法。
图9(a)～(c)的剖面图示出了本发明的实施方式5的半导体装置的制造方法。
图10(a)～(c)的剖面图示出了本发明的实施方式5的半导体装置的制造方法。
图11是本发明的实施方式6的半导体装置的单元块的俯视图。
图12(a)～(c)的剖面图示出了本发明的实施方式6的半导体装置的制造方法。
图13(a)和(b)的剖面图示出了本发明的实施方式6的半导体装置的制造方法。
图14(a)和(b)的剖面图示出了本发明的实施方式6的半导体装置的制造方法。
图15示出了本发明的实施方式6的半导体装置的制造方法。
图16(a)～(c)的剖面图示出了现有的半导体装置的制造方法。
图17(a)～(c)的剖面图示出了现有的半导体装置的制造方法。
符号说明：
100、200、300、400、500、610-半导体衬底；101、201、301、401、501-第1硅氧化膜；102、202、302、402、502-插针；103、203、303、403、503-氧势垒膜；104、204、305、404、504-第2硅氧化膜；104a、204a、305a、404a、504a-凹部；104b、204b、305b、404b、504b、623-开口部；105、205、306、405、505-光刻胶掩模；105a、205a、306a、405a、505a-第1开口图形；105b、205b、306b、505b-第2开口图形；106、624-下部电极；107、625-电容绝缘膜；108、626-上部电极；304-刻蚀阻挡膜；505c-第3开口图形；611-元件隔离区；612-栅极电极；613a-漏极扩散层；613b-源极扩散层；614-第1层间绝缘膜；615-第1接触插针；616-位线；617-第2层间绝缘膜；618-绝缘性下部氢势垒膜；619-第2接触插针；620-导电性下部氢势垒膜；621-氧势垒膜；622-第3层间绝缘膜；627-电容器；627a-导通用虚设电容器；628-第4层间绝缘膜；629：绝缘性上部氢势垒膜；629a-连接部分；630-第5层间绝缘膜；631-第3接触插针；632-布线；650-单元板；660-单元块。
具体实施方式
(实施方式1)
以下，参看图1(a)～(d)和图2(a)～(d)说明本发明的实施方式1的半导体装置的制造方法。
首先，如图1(a)所示，用CVD法，在半导体衬底100上边成膜了膜厚为1000nm的第1硅氧化膜101之后，用CMP法，一直到第1硅氧化膜101的膜厚变成为500nm为止使第1硅氧化膜平坦化。其次，在采用对第1硅氧化膜101选择性地进行刻蚀的办法，形成了与半导体衬底100的上面连通的直径为250nm的接触孔后，用溅射法或CVD法，依次在第1硅氧化膜101的上边和该接触孔的内部成膜膜厚为10nm的钛膜和膜厚为20nm的氮化钛膜，然后，用CVD法成膜膜厚为200nm的钨膜。
其次，用CMP法采用仅仅在接触孔的内部使由上述钛膜、氮化钛膜和钨膜构成的金属膜残留下来的办法，形成插针102。其次，用溅射法，在第1硅氧化膜101和插针102的上边依次叠层膜厚为100nm的氮化钛铝膜、膜厚为50nm的铱膜和膜厚为100nm的氧化铱膜形成了叠层膜之后，采用对该叠层膜选择性地进行干法刻蚀的办法，形成把插针102被覆起来的氧势垒膜103。
这里，氧势垒膜103是导电膜。还有，在本实施方式中，虽然说明了氧势垒膜103是导电膜的情况，但本发明不限于这样的构成。
其次，如图1(b)所示，在第1硅氧化膜101的上边，成膜了膜厚为1000 nm的第2硅氧化膜104以覆盖氧势垒膜103之后，用CMP法将在氧势垒膜103上的膜厚为600nm为止的第2硅氧化膜104平坦化。
其次，如图1(c)所示，在第2硅氧化膜104的上边，形成在氧势垒膜103的上方具有膜厚为700nm而且开口直径为300nm的第1开口图形105a的光刻胶掩模105。
其次，如图1(d)所示，对第2硅氧化膜104，采用用具有第1开口图形105a的光刻胶掩模105，同时，使用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第1刻蚀的办法，形成深度为300nm左右的凹部104a。这时，光刻胶掩模105的膜厚归因于第1刻蚀而减少到约500nm左右。
其次，如图2(a)所示，采用进行使用含O气体构成的等离子体的整个面刻蚀，把光刻胶掩模105除去约300nm左右的办法，形成具有直径为400nm的第2开口图形105b的光刻胶掩模105。这时，具有第2开口图形105b的光刻胶掩模105，由于越是其上部照射等离子体的频度就越大，故第2开口图形105b的壁面就变成为正梯形形状。
其次，如图2(b)所示，采用对具有凹部104a的第2硅氧化膜104，使用具有第2开口图形105b的光刻胶掩模105，同时，用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第2刻蚀的办法，形成开口直径比凹部104a还大而且壁面为梯形形状，同时，使氧势垒膜103露出来的开口部分104b。在该情况下，光刻胶掩模105的膜厚，归因于第2刻蚀而减少到100nm左右。此外，氧势垒膜103，膜厚被过刻蚀30nm左右。
如上所述，开口部分104b，由于可在先借助于第1刻蚀形成了凹部104a之后借助于第2刻蚀形成，故若第2刻蚀是100％各向异性，则虽然结果会变成为在开口部分104b的壁面上形成阶梯状的台阶，但是因为可以用具有采用扩大第1开口图形105a的直径的办法构成的第2开口图形105b的光刻胶掩模105进行第2刻蚀而削掉了阶梯状的台阶的一部分，故该台阶将变成为图2(b)所示的那样的平缓的形状。此外，由于还要加上第2开口图形105b的梯形形状被复制到第2硅氧化膜104上的效果，故在第2硅氧化膜104上可以形成具有梯形形状的壁面的开口部分104b。在这里，开口部分104b的壁面和开口部分104b的底面构成的夹角只要是钝角即可，而且要把开口部分104b的壁面形成为使得随着从底部朝向上方前进而展宽、即把开口部分104b的开口直径形成为使得随着从底部向上部前进而变大。
其次，如图2(c)所示，借助于使用由含O气体构成的等离子体的灰化技术，除去光刻胶掩模105。
其次，如图2(d)所示，用溅射法，在包括开口部分104b的内部的第2硅氧化膜104的上边形成了膜厚为50nm的第1铂膜之后，采用在包括开口部分104b的区域上，对第1铂膜选择性地进行干法刻蚀的办法，形成已使第1铂膜图形化后的下部电极106。其次，用MOCVD法，在第2硅氧化膜104和下部电极106的上边成膜50nm的以锶、铋、钽和铌为主要成分的铋层状钙钛矿型氧化物构成的强电介质膜。其次，在用溅射法，在强电介质膜的上边成膜了膜厚50nm的第2铂膜之后，采用在含有下部电极106的区域内对强电介质膜和第2铂膜进行图形化的办法，形成电容绝缘膜107和上部电极108。然后，虽然未公开表示出来，但是要在电容器的上边形成布线和保护膜等。
如上所述，倘采用实施方式1的半导体装置的制造方法，由于在采用使用具有第1开口图形105a的光刻胶掩模105的办法形成了凹部104a之后，要用具有直径比第1开口图形105a还大的第2开口图形105b的光刻胶掩模105进行第2刻蚀，故可以使在第2硅氧化膜104上形成的开口部分104b的壁面变成为正梯形形状。
此外，由于在借助于第1刻蚀形成凹部104a时不使氧势垒膜103露出来，故构成在第1刻蚀时产生的氧势垒膜103的叠层膜的上层的氧化铱膜不会再附着于光刻胶掩模105的侧壁上，或者氟与铱的反应生成物淀积到光刻胶掩模105的侧壁上，所以不会像现有技术那样发生形成栅栏等的形状异常。为此，可以稳定地形成开口部分104b的壁面的梯形形状。
此外，由于因可以稳定地形成开口部分104b的壁面的梯形形状，使得可以得到覆盖性优良的下部电极106、电容绝缘膜107和上部电极108，故可以防止电极的断线、电容绝缘膜的泄漏和组成偏差，因而可以防止电容的特性的参差。
此外，倘作为构成氧势垒膜103的叠层膜的上层使用含有本身为高熔点金属的铱、铂、金、钌、铑或钯的金属或它们的金属氧化物，或者由钛、钛铝、钽、钽铝或它们的氮化物或者它们的叠层膜，则在可以抑制可借助于刻蚀除去的氧势垒膜103再附着在光刻胶掩模10 5侧壁上的同时，还可以抑制刻蚀气体与氧势垒膜103的反应生成物向光刻胶掩模105上的侧壁上的淀积。
此外，作为下部电极106的基底膜，由于使用的是通过插针102与半导体衬底100连接起来的氧势垒膜103，由于在形成由强电介质膜或高电介质膜构成的电容时不再会使插针102氧化，故可以把电容器和半导体衬底100连接起来。
此外，第2硅氧化膜104，由于是以硅为主要成分的氧化膜，由于可以对第2硅氧化膜104进行各向异性强的刻蚀，故采用在用第1刻蚀形成了凹部104a之后，用第2刻蚀形成开口部分104b的办法，来减小开口部分104b的壁面上的台阶以使梯形形状变得平滑起来。
此外，由于要使第2硅氧化膜104的主表面平坦化，故可以减少在形成由电极和电容绝缘膜或高电介质膜构成的电容时使用的光刻胶掩模105的聚焦偏移。
此外，由于作为掩模材料用由光刻胶膜构成的的光刻胶掩模105，故可以确保光刻胶掩模105对绝缘膜的选择刻蚀比。
此外，由于用含有氧气的等离子体进行第1刻蚀，故可以确保光刻胶掩模105对第2硅氧化膜104的刻蚀选择比。
在本实施方式中，虽然就使用光刻胶掩模作为掩模材料的情况进行了说明，但是本发明也可以使用代替其的其他公知技术。
此外，在本实施方式中，虽然说明的是在开口部分104b内形成电容器的情况，但是，本实施方式并不限定于电容器，也可以形成别的元件。
(实施方式2)
以下，参看图3(a)～(c)和图4(a)～(c)说明本发明的实施方式2的半导体装置的制造方法。
首先，如图3(a)所示，与在实施方式1中用图1(a)～(c)所说明的同样，在半导体衬底200上边，形成第1硅氧化膜201、插针202、氧势垒膜203、第2硅氧化膜204和具有膜厚为700nm而且直径为300nm的第1开口图形205a的光刻胶掩模205。
其次，如图3(b)所示，采用对第2硅氧化膜204，使用具有第1开口图形205a的光刻胶掩模205，同时，使用由含C、H和F的气体和含O气体的混合气体构成的等离子体进行第1刻蚀的办法，形成深度约300nm左右的凹部204a。在该情况下，光刻胶掩模205的膜厚归因于第1刻蚀而减少到500nm左右。
其次，如图3(c)所示，通过使用含O的气体构成的等离子体进行整个面刻蚀，除去300nm左右的光刻胶205，形成光刻胶掩模205，该205具有把直径扩大得比第1开口图形更大的直径400nm的第2开口图形205b。这时，由于具有第2开口图形205b的光刻胶掩模205，越是其上部照射等离子体的频度就越大，故第2开口图形205b的剖面就变成为正梯形形状。
其次，如图4(a)所示，采用对具有凹部204a的第2硅氧化膜204，使用具有第2开口图形205b的光刻胶掩模205，同时，用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第2刻蚀的办法，形成开口直径比凹部204a还大而且壁面为梯形形状，同时，使氧势垒膜203露出来的开口部分204b。在该情况下，光刻胶掩模205的膜厚，归因于第2刻蚀而减少到100nm左右。此外，氧势垒膜203，膜厚被过刻蚀30nm左右。
如上所述，开口部分204b，由于可在先借助于第1刻蚀形成了凹部204a之后借助于第2刻蚀形成，故若第2刻蚀是100％各向异性，则虽然结果会变成为在开口部分204b的壁面上形成阶梯状的台阶，但是因为可以用具有采用扩大第1开口图形205a的直径的办法构成的第2开口图形205b进行第2刻蚀而削掉了阶梯状的台阶的一部分，故该台阶将变成为图4(a)所示的那样的平缓的形状。此外，由于还要加上第2开口图形205b的梯形形状被复制到第2硅氧化膜204上的效果，故在第2硅氧化膜204上可以形成具有梯形形状的壁面的开口部分204b。
其次，如图4(b)所示，借助于使用由含O气体构成的等离子体的灰化技术，除去光刻胶掩模205。
其次，如图4(c)所示，采用不对使第2硅氧化膜204和氧势垒膜203露出来的开口部分104b使用掩模而整个面地进行第3刻蚀的办法，使开口部分204b的壁面上的台阶变得更加平缓。在该情况下，氧势垒膜203膜厚被过刻蚀为50nm左右。其次，与实施方式1同样，形成下部电极、电容绝缘膜和上部电极。然后，在电容器的上边形成布线和保护膜等，(未画出来)。
如上所述，倘采用实施方式2的半导体装置的制造方法，由于在采用使用具有第1开口图形205a的光刻胶掩模205的第1刻蚀形成了凹部204a之后，要用具有直径比第1开口图形205a还大的第2开口图形205b的光刻胶掩模205进行第2刻蚀，故可以使在第2硅氧化膜204上形成的开口部分204b的壁面变成为正梯形形状。
此外，由于在借助于第1刻蚀形成凹部204a时不使氧势垒膜203露出来，故构成在第1刻蚀时产生的氧势垒膜203的叠层膜的上层的氧化铱膜不会再附着于，或者，氟与铱的反应生成物不会淀积到光刻胶掩模205的侧壁上，所以不会像现有技术那样发生形成栅栏等的形状异常。为此，可以稳定地形成开口部分204b的壁面的梯形形状。
此外，由于在用灰化技术除去了光刻胶掩模205的工序之后，才对具有使氧势垒膜203露出来的开口部分204b的第2硅氧化膜204进行第3刻蚀，故在进行第3刻蚀时使用的刻蚀气体不会受掩模妨害地到达开口部分204b，故可以使在进行了第1和第2刻蚀后形成的开口部分204b的壁面的台阶变成为更为平滑的梯形形状。其结果是，由于可以得到覆盖性优良的下部电极、和电容绝缘膜和上部电极，故可以防止电极的断线、电容绝缘膜的泄漏和组成偏差，因而可以防止电容的特性的参差。
此外，在本实施方式中，虽然说明的是在借助于灰化技术除去了光刻胶掩模205后才对具有使氧势垒膜203露出来的开口部分204b的第2硅氧化膜204进行第3刻蚀的情况，但是，也可以使用具有采用扩大第2开口图形205b的直径的办法构成的开口图形的光刻胶掩模205进行第3刻蚀。在该情况下，当然也可以使第2刻蚀后的开口部分204b的壁面上的梯形形状变成为更加平滑。
此外，倘作为构成氧势垒膜203的叠层膜的上层使用含有本身为高熔点金属的铱、铂、金、钌、铑或钯的金属或它们的金属氧化物，或者由钛、钛铝、钽、钽铝或它们的氮化物或者它们的叠层膜，则在可以抑制借助于第2刻蚀除去的氧势垒膜203再附着在光刻胶掩模205的侧壁上的同时，还可以抑制刻蚀气体与氧势垒膜203的反应生成物向光刻胶掩模205的侧壁上的淀积。
此外，作为下部电极的基底膜，由于使用的是通过插针202与半导体衬底200连接起来的氧势垒膜203，由于在形成由强电介质膜或高电介质膜构成的电容时不再会使插针202氧化，故可以把电容器和半导体衬底200连接起来。
此外，第2硅氧化膜204，由于是以硅为主要成分的氧化膜，由于可以对第2硅氧化膜204进行各向异性强的刻蚀，故采用在用第1刻蚀形成了凹部204a之后，用第2刻蚀形成开口部分204b的办法，来减小开口部分204b的壁面上的台阶以使梯形形状变得平滑起来。
此外，由于要使第2硅氧化膜204的主表面平坦化，故可以减少在形成由电极和电容绝缘膜或高电介质膜构成的电容器时使用的光刻胶掩模205的聚焦偏移。
此外，由于作为掩模用由光刻胶膜构成的的光刻胶掩模205，故可以确保对光刻胶掩模205的绝缘膜的选择刻蚀比。
此外，由于用含有氧气的等离子体进行第1刻蚀，故可以确保光刻胶掩模205对第2硅氧化膜204的刻蚀选择比。
此外，在本实施方式中，虽然说明的是在开口部分内形成电容器的情况，但是，本实施方式并不限定于电容器，也可以形成别的元件。
(实施方式3)
以下，参看图5(a)～(c)和图6(a)～(c)说明本发明的实施方式3的半导体装置的制造方法。
首先，如图5(a)所示，与在实施方式1中用图1(a)所说明的同样，在半导体衬底300上边，形成第1硅氧化膜301、插针302和氧势垒膜303。其次，在氧势垒膜303的上边，形成由氧化钛铝构成的膜厚50nm的刻蚀阻挡膜304。
其次，如图5(b)所示，与在实施方式1中使用图1(b)～(c)的说明同样，形成第2硅氧化膜305和具有膜厚700nm而且直径300nm的第1开口图形306a的光刻胶掩模306。
其次，如图5(c)所示，采用对第2硅氧化膜305，使用具有第1开口图形306a的光刻胶掩模306，同时，用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第1刻蚀的办法，形成深度300nm左右的凹部305a。这时，光刻胶306的膜厚，借助于第1刻蚀将减少到500nm左右。
其次，如图6(a)所示，采用进行使用含O气体构成的等离子体的整个面刻蚀，把光刻胶掩模306除去300nm左右的办法，形成具有直径为400nm的第2开口图形306b的光刻胶掩模306。这时，具有第2开口图形306b的光刻胶掩模306，由于越是其上部照射等离子体的频度就越大，故第2开口图形306b的剖面就变成为正梯形形状。
其次，如图6(b)所示，采用对具有凹部305a的第2硅氧化膜305，使用具有第2开口图形306b的光刻胶掩模306，同时，用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第2刻蚀的办法，形成开口直径比凹部305a还大而且壁面为梯形形状，同时，使刻蚀阻挡膜304露出来的开口部分305b。在该情况下，光刻胶掩模306的膜厚，由于刻蚀而减少到100nm左右。此外，刻蚀阻挡膜304，膜厚被过刻蚀30nm左右。
这样，开口部分305b，由于可在先借助于第1刻蚀形成了凹部305a之后借助于第2刻蚀形成，故若第2刻蚀是100％各向异性，则虽然结果会变成为在开口部分305b的壁面上形成阶梯状的台阶，但是因为可以用具有采用扩大第1开口图形306a的直径的办法构成的第2开口图形306b进行第2刻蚀而削掉了阶梯状的台阶的一部分，故该台阶将变成为图6(b)所示的那样的平缓的形状。此外，由于还要加上第2开口图形306b的梯形形状被复制到第2硅氧化膜305上的效果，故在第2硅氧化膜305上可以形成具有梯形形状的壁面的开口部分305b。
其次，如图6(c)所示，借助于使用由含O气体构成的等离子体的灰化技术，除去光刻胶306。
其次，如图6(d)所示，用溅射法，对具有已使刻蚀阻挡膜304露出来的开口部分305b的第2硅氧化膜305整个面地进行第3刻蚀而不使用掩模的办法，进一步使开口部分305b的壁面上的台阶变缓，借助于该第3刻蚀，开口部分305b贯通刻蚀阻挡膜304，使氧势垒膜303露出来。此外，氧势垒膜303膜厚被过刻蚀10nm左右。其次，与实施方式1同样，形成下部电极、电容绝缘膜和上部电极。然后，进行布线和保护膜等的形成(未画出来的)。
如上所述，倘采用实施方式3的半导体装置的制造方法，由于在使用具有第1开口图形306a的光刻胶掩模306形成了凹部305a之后，要用具有直径比第1开口图形306a还大的第2开口图形306b的光刻胶掩模306进行第2刻蚀，故可以使在第2硅氧化膜305上形成的开口部分305b的壁面变成为正梯形形状。
此外，由于在借助于第1刻蚀形成凹部305a时不使氧势垒膜303露出来，故构成在第1刻蚀时产生的氧势垒膜303的叠层膜的上层的氧化铱膜不会再附着于光刻胶掩模306的侧壁上，氟与铱的反应生成物不会淀积到光刻胶掩模306的侧壁上，所以不会像现有技术那样发生形成栅栏等的形状异常。为此，可以稳定地形成开口部分305b的壁面的梯形形状。
此外，由于因在氧势垒膜303的上边形成刻蚀阻挡膜304，而使得借助于第2刻蚀形成的开口部分305b不使氧势垒膜303露出来，所以，在可以借助于第3刻蚀使开口部分305b的壁面的梯形形状变得更加平滑的同时，还可以抑制进行第3刻蚀时的对氧势垒膜303的过刻蚀。其结果是，由于可以得到覆盖性优良的下部电极、电容绝缘膜和上部电极，故可以防止电极的断线、电容绝缘膜的泄漏和组成偏差，因而可以防止电容的特性的参差。此外，在可以充分地确保氧势垒膜303的膜厚的同时，还可以制造势垒性高的半导体装置。
此外，作为刻蚀阻挡膜304，由于使用含有本身为低熔点金属的钛或铝的氧化物，故可以增大刻蚀阻挡膜304对构成本身为刻蚀阻挡膜304的基底膜的氧势垒膜303的叠层膜的上层的高熔点金属的铱的氧化物的刻蚀选择比。
此外，在本实施方式中，虽然说明的是在借助于灰化技术除去了光刻胶掩模306后才对具有使刻蚀阻挡膜304露出来的开口部分305b的第2硅氧化膜305进行第3刻蚀的情况，但是，也可以使用具有采用扩大第2开口图形306b的直径的办法构成的开口图形的光刻胶掩模306进行第3刻蚀。在该情况下，当然也可以使第2刻蚀后的开口部分305b的壁面上的梯形形状变得更加平滑。
此外，在本实施方式中，虽然说明的是在借助于灰化技术除去了光刻胶掩模306后才对具有使氧势垒膜303露出来的开口部分305b的第2硅氧化膜305进行第3刻蚀的情况，但是，也可以使用具有采用扩大第2开口图形306b的直径的办法构成的开口图形的光刻胶掩模306进行第3刻蚀。在该情况下，当然也可以使第2刻蚀后的开口部分305b的壁面上的梯形形状变得更加平滑。此外，在该情况下，倘作为构成氧势垒膜303的叠层膜的上层使用含有本身为高熔点金属的铱、铂、金、钌、铑或钯的金属或它们的金属氧化物，或者由钛、钛铝、钽、钽铝或它们的氮化物或者它们的叠层膜，则在可以抑制可借助于第3刻蚀除去的氧势垒膜303再附着在光刻胶掩模306上的同时，还可以抑制刻蚀气体与氧势垒膜303的反应生成物向光刻胶掩模306上的淀积。
此外，作为下部电极的基底膜，由于使用的是通过插针302与半导体衬底300连接起来的氧势垒膜303，由于在形成由强电介质膜或高电介质膜构成的电容绝缘膜时不再会使插针302氧化，故可以把电容器和半导体衬底300连接起来。
此外，第2硅氧化膜305，由于是以硅为主要成分的氧化膜，由于可以对第2硅氧化膜305进行各向异性强的刻蚀，故采用在用第1刻蚀形成了凹部305a之后，用第2刻蚀形成开口部分305b的办法，来减小开口部分305b的壁面上的台阶以使梯形形状变得平滑起来。
此外，由于要使第2硅氧化膜305的主表面平坦化，故可以减少在形成由电极和电容绝缘膜或高电介质膜构成的电容器时使用的光刻胶掩模306的聚焦偏移。
此外，由于作为掩模用由光刻胶膜构成的的光刻胶掩模306，故可以确保对光刻胶掩模306的选择刻蚀比。
此外，由于用含有氧气的等离子体进行第1刻蚀，故可以确保光刻胶掩模306对第2硅氧化膜305的刻蚀选择比。
此外，在本实施方式中，虽然说明的是在开口部分内形成电容器的情况，但是，本实施方式并不限定于电容器，也可以形成别的元件。
(实施方式4)
以下，参看图7(a)和(b)和图8(a)和(b)说明本发明的实施方式4的半导体装置的制造方法。
首先，如图7(a)所示，与在实施方式1中用图1(a)～(c)所说明的同样，在半导体衬底400上边，形成第1硅氧化膜401、插针402、氧势垒膜403。其次，在第1硅氧化膜401和氧势垒膜403的上边，形成了第2硅氧化膜404以便把氧势垒膜403被覆起来之后，用CMP法，一直到氧势垒膜403的上边的第2硅氧化膜404的膜厚变成为900nm为止进行平坦化。其次，在第2硅氧化膜404的上边形成具有膜厚为700nm而且直径为300nm的开口图形405a的光刻胶掩模405。
其次，如图7(b)所示，采用用具有开口图形405a的光刻胶掩模405，同时，使用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第1刻蚀的办法，形成深度为600nm左右的凹部404a。这时，光刻胶掩模405的膜厚归因于第1刻蚀而减少到500nm左右。
其次，如图8(a)所示，借助于使用由含O气体构成的等离子体的灰化技术，除去光刻胶掩模405。
其次，如图8(b)所示，采用对已形成了凹部404a的第2硅氧化膜404使用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第2刻蚀而不使用掩模的办法，形成直径比凹部404a更大而且壁面是梯形形状，同时，使氧势垒膜403露出来的开口部分404b。此外，氧势垒膜403膜厚被过刻蚀30nm左右。其次，与实施方式1同样，形成下部电极、电容绝缘膜和上部电极。然后，进行布线和保护膜等的形成。
如上所述，倘采用实施方式4的半导体装置的制造方法，由于与实施方式1比，省略了扩大开口图形的直径的工序，故可以减少工序数。
此外，由于在用具有第1开口图形405a的光刻胶掩模405并借助于第1刻蚀形成了凹部404a之后，在借助于灰化技术除去了光刻胶掩模405之后，才进行第2刻蚀，故可以使在第2硅氧化膜404上形成的开口部分404b的壁面变成为正梯形形状。
此外，由于在借助于第1刻蚀形成凹部404a时不使氧势垒膜403露出来，故构成在第1刻蚀时产生的氧势垒膜403的叠层膜的上层的氧化铱膜不再附着于光刻胶掩模405的侧壁上，氟与铱的反应生成物不会淀积到光刻胶掩模405的侧壁上，所以不会像现有技术那样发生形成栅栏等的形状异常。为此，可以稳定地形成开口部分404b的壁面的梯形形状。其结果是，由于可以得到覆盖性优良的电极和电容绝缘膜及上部电极，故可以防止电极的断线、电容绝缘膜的泄漏和组成偏差，因而可以防止电容器的特性的参差。
此外，作为下部电极的基底膜，由于使用的是通过插针402与半导体衬底400连接起来的氧势垒膜403，由于在形成由强电介质膜或高电介质膜构成的电容绝缘膜时不再使插针402氧化，故可以把电容器和半导体衬底400连接起来。
此外，第2硅氧化膜404，由于是以硅为主要成分的氧化膜，由于可以对第2硅氧化膜404进行各向异性强的刻蚀，故采用在用第1刻蚀形成了凹部404a之后，用第2刻蚀形成开口部分404b的办法，来减小开口部分404b的壁面上的台阶以使梯形形状变得平滑起来。
此外，由于要使第2硅氧化膜404的主表面平坦化，故可以减少在形成由电极和电容绝缘膜或高电介质膜构成的电容器时使用的光刻胶掩模405的聚焦偏移。
此外，由于作为掩模用由光刻胶膜构成的的光刻胶掩模405，故可以确保对光刻胶掩模405的绝缘膜的选择刻蚀比。
此外，由于用含有氧气的等离子体进行第1刻蚀，故可以确保对光刻胶掩模405的第2硅氧化膜404的刻蚀选择比。
此外，在本实施方式中，虽然说明的是在开口部分404b内形成电容器的情况，但是，本实施方式并不限定于电容器，也可以形成别的元件。
(实施方式5)
以下，参看图9(a)～(c)和图10(a)～(c)说明本发明的实施方式5的半导体装置的制造方法。
首先，如图9(a)所示，与在实施方式1中用图1(a)～(c)所说明的同样，在半导体衬底500上边，形成第1硅氧化膜501、插针502、氧势垒膜503、第2硅氧化膜504和具有膜厚800nm而且直径为250nm的第1开口图形505a的光刻胶掩模505。
其次，如图9(b)所示，采用进行使用含O气体构成的等离子体的整个面刻蚀，把光刻胶掩模505除去100nm左右的办法，形成具有直径为300nm的第2开口图形505b的光刻胶掩模505。这时，具有第2开口图形505b的光刻胶掩模505，由于越是其上部照射等离子体的频度就越大，故第2开口图形505b的剖面就变成为正梯形形状。
其次，如图9(c)所示，采用对第2硅氧化膜504，使用具有第2开口图形505b的光刻胶掩模505，同时，用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第1刻蚀的办法，形成具有深度约300nm左右的凹部504a。在该情况下，光刻胶掩模505的膜厚，借助于第1刻蚀将减少到500nm左右。此外，在该情况下，借助于把第2开口图形505b的梯形形状复制到第2硅氧化膜504上的效果，在硅氧化膜504上就可以形成具有梯形形状的壁面的凹部504a。
其次，如图10(a)所示，采用用含O气体的等离子体除去300nm左右的光刻胶掩模505的办法，形成具有直径400nm的第3开口图形505c的光刻胶掩模505。
其次，如图10(b)所示，对已形成了凹部504a的第2硅氧化膜504，使用具有第3开口图形505c的光刻胶掩模505，同时，用由含C、H和F的气体和含O的气体的混合气体构成的等离子体进行第2刻蚀的办法，形成开口直径比凹部504a还大而且壁面为梯形形状，同时，使氧势垒膜503露出来的开口部分504b。在该情况下，光刻胶掩模505的膜厚，归因于第3刻蚀而减少到100nm左右。此外，氧势垒膜503，膜厚被过刻蚀30nm左右。由于要对借助于第1刻蚀形成的具有梯形形状的壁面的凹部504a进行第2刻蚀，故借助于第2刻蚀形成的开口部分504b的壁面上的台阶将变得比在实施方式1中形成的开口部分104b壁面更为平缓。
其次，如图10(c)所示，借助于使用由含O的气体构成的等离子体的灰化技术，除去光刻胶掩模505。其次，与实施方式1同样，形成下部电极、电容绝缘膜和上部电极。然后，在电容器的上边形成布线和保护膜等，虽然未画出来。
如上所述，倘采用实施方式5的半导体装置的制造方法，由于因在进行第1刻蚀之前具备使光刻胶掩模505的开口图形变成为梯形形状的工序，而使得借助于第1刻蚀除去第2硅氧化膜504的速度将上升，故与上述的各个实施方式比，借助于第1刻蚀形成的凹部504a的倾斜量就将增大。此外，由于因凹部504a的倾斜量大，而使得在进行第2刻蚀时使用的刻蚀气体易于侵入到凹部504a内，故可以形成具有倾斜量更大的梯形形状的壁面的开口部分504b。其结果是可以形成覆盖性更为优良的电容器。
此外，在借助于第1刻蚀形成凹部504a时，由于不使氧势垒膜503露出来，故构成在第1刻蚀时产生的氧势垒膜503的叠层膜的上层的氧化铱膜不再附着于光刻胶掩模505的侧壁上，或者，氟与铱的反应生成物不会淀积到光刻胶掩模505的侧壁上，所以不会象现有技术那样发生形成栅栏等的形状异常。为此，可以稳定地形成开口部分504b的壁面的梯形形状。
此外，由于因可以稳定地形成开口部分504b的壁面的梯形形状，使得可以得到覆盖性优良的下部电极、电容绝缘膜和上部电极，故可以防止电极的断线、电容绝缘膜的泄漏和组成偏差，因而可以防止电容的特性的参差。
此外，倘作为构成氧势垒膜503的叠层膜的上层使用含有本身为高熔点金属的铱、铂、金、钌、铑或钯的金属或它们的金属氧化物，或钛、钛铝、钽、钽铝或它们的氮化物或者它们的叠层膜，则在可以抑制可借助于第2刻蚀除去的氧势垒膜503再附着在光刻胶掩模505的侧壁上的同时，还可以抑制刻蚀气体与氧势垒膜503的反应生成物向光刻胶掩模505的侧壁上的淀积。
此外，作为下部电极的基底膜，由于使用的是通过插针502与半导体衬底500连接起来的氧势垒膜503，由于在形成由强电介质膜或高电介质膜构成的电容时不再会使插针502氧化，故可以把电容器和半导体衬底500连接起来。
此外，第2硅氧化膜504，由于是以硅为主要成分的氧化膜，由于可以对第2硅氧化膜504进行各向异性强的刻蚀，故采用在用第1刻蚀形成了凹部504a之后，用第2刻蚀形成开口部分504b的办法，来减小开口部分504b的壁面上的台阶以使梯形形状变得平滑起来。
此外，由于要使第2硅氧化膜504的主表面平坦化，故可以减少在形成由电极和电容绝缘膜或高电介质膜构成的电容时使用的光刻胶掩模505的聚焦偏移。
此外，由于作为掩模用由光刻胶膜构成的光刻胶掩模505，故可以确保对光刻胶掩模505的绝缘膜的选择刻蚀比。
此外，由于用含有氧气的等离子体进行第1刻蚀，故可以确保光刻胶掩模505对第2硅氧化膜504的刻蚀选择比。
此外，在本实施方式中，虽然说明的是在开口部分504b内形成电容器的情况，但是，本实施方式并不限定于电容器，也可以形成别的元件。
(实施方式6)
以下，边参看图11边对本发明的实施方式6的半导体装置进行说明。
图11示出了本发明的实施方式6的半导体装置的单元块的平面图。
如图11所示，例如在由硅构成的半导体衬底610上边，形成由氮化硅构成的绝缘性下部氢势垒膜618，在该绝缘性下部氢势垒膜618的上边，形成配置成行列状的多个电容器627。
配置在后边讲述的与位线延伸的方向交叉方向上的电容器627的一部分，采用把例如电容器627的65个的量的上部电极彼此电连起来的办法构成单元板650。在这里，位于各个单元板650的一个端部上的电容器627A，是用来把半导体衬底610和单元板650电连起来的导通用的虚设电容器。因此，1个单元板650实质上包含64个电容器627。还有，1个单元块660作为一个例子，其构成为把例如64列的量的单元板650配置到位线延伸的方向上。
此外，还可采用在单元板650延伸的方向上，配置例如16个的量的单元块660的办法，构成作为半导体存储器件的电容器阵列。另外，每1个单元板650的电容器627的个数、每1个单元块660的单元板650的个数，以及每1个电容器阵列的单元块660的个数，当然并不限定于上边所说的个数。
此外，含有多个单元板650的1个单元块660，已被具有绝缘性的例如由氧化钛铝(TiAlO)构成的绝缘性上部氢势垒膜629覆盖起来，绝缘性上部氢势垒膜629的端部，在连接部分629a处，已与绝缘性下部氢势垒膜618的端部连接起来。即，连接部分629a，配置在单元块660的周缘部分上。
以下，边参看图12(a)～(c)、图13(a)和(b)、图14(a)和(b)以及图15对本发明的实施方式6的半导体装置的制造方法进行说明。
图12(a)～(c)、图13(a)和(b)、图14(a)和(b)以及图15示出了本发明的实施方式6的半导体装置的制造方法的工序剖面图。另外，图12(a)～(c)、图13(a)和(b)、图14(a)和(b)以及图15所示的剖面的方向，是与图11所示的单元板650延伸的方向(位线延伸的方向)进行交叉的方向，具体地说，在图14(b)中，局部图示出的是尚未形成后边要讲述的第5层间绝缘膜630的状态而且示出的是到连接部分629a为止，该局部图与图11所示的XIV(b)-XIV(b)线的剖面图相对应。此外，在图12(a)～(c)、图13(a)和(b)、图14(a)和(b)以及图15中，对于那些与图11所示的构成要素同一的构成要素都赋予了同一标号，不再重复进行其说明，同时，在使用与上边所说的实施方式1同样的方法的情况下，不再重复其说明。
<MOS晶体管的形成>
首先，如图12(a)所示，用光刻法和干法刻蚀法，在半导体衬底610的上面，形成深度约300nm的沟部。接着，采用在用CVD法，遍及半导体衬底610上边的整个面地淀积氧化硅之后，用CMP法，一直到半导体衬底610的表面露出来为止除去氧化硅的办法，选择性地形成其构成为把氧化硅膜埋入到沟部内的元件隔离区611。
其次，例如用热氧化法，在半导体衬底610的主面上边形成膜厚约10nm的栅极绝缘膜(未画出来)。接着，采用在用低压CVD法，在栅极绝缘膜的上边，淀积上膜厚约200nm的多晶硅之后，用光刻法和干法刻蚀法进行图形化的办法，形成由多晶硅构成的多个栅极电极612。
其次，用CVD法，在半导体衬底610上边使得把栅极电极612覆盖起来那样地淀积上膜厚约50nm的氧化硅之后，用刻蚀法，在栅极电极612的两侧形成侧壁绝缘膜(未画出来)。
其次，采用以栅极电极612和侧壁绝缘膜为掩模，向半导体衬底610内注入例如高浓度的砷离子的办法，形成漏极扩散层613a和源极扩散层613b。经这样地进行处理后，就可以形成MOS晶体管。此外，在形成漏极扩散层613a和源极扩散层613b时，还要在除去半导体衬底610的MOS晶体管形成区域之外的有源区域上选择性地形成布线用扩散层613c。
<位线的形成>
其次，如图12(b)所示，采用在用CVD法，遍及半导体衬底610的整个面地淀积上氧化硅之后，用CMP法，使得膜厚在栅极电极612的上部变成为约200nm那样地使氧化膜进行平坦化的办法，形成由氧化硅构成的第1层间绝缘膜614。
其次，在用光刻法和干法刻蚀法，在第1层间绝缘膜614上，形成了使漏极扩散层613a和源极扩散层613b的表面露出来的接触孔之后，用CVD法，在接触孔的内壁上，使得不把接触孔完全埋起来那样地，依次淀积钛膜和氮化钛膜。接着，向接触孔内填充钨。这样一来，如图12(b)所示，就将形成与漏极扩散层613a或布线用扩散层613c进行连接的第1接触插针615。
其次，用溅射法，在第1层间绝缘膜614上边，形成其构成为从下边开始依次叠层膜厚约10nm的钛膜和膜厚约100nm的钨膜的叠层膜。然后，采用用光刻法和干法刻蚀法，使叠层膜图形化的办法，如图12(b)所示，形成与第1接触孔615进行连接的位线616。
<绝缘性下部氢势垒膜的形成>
其次，如图12(c)所示，采用在用CVD法，遍及第1层间绝缘膜614的整个面地淀积上氧化硅之后，用CMP法，使得在位线616的上部膜厚变成为约100nm那样地使氧化硅平坦化的办法，形成由氧化硅构成的第2层间绝缘膜617。
其次，用CVD法，向第2层间绝缘膜617的上边，淀积膜厚约100nm的由氮化硅构成的绝缘性下部氢势垒膜618。
其次，在用光刻法和干法刻蚀法，形成了贯通绝缘性下部氢势垒膜618、第2层间绝缘膜617和第1层间绝缘膜614进行延伸，同时使MOS晶体管的源极扩散层613b的上面露出来的接触孔之后，采用依次向该接触孔内埋入钛膜、氮化钛膜和钨的办法，形成与源极扩散层613b连接的第2接触插针619。
其次，如图13(a)所示，采用例如用溅射法，在遍及绝缘性下部氢势垒膜618的整个面地形成了其构成为依次淀积各自的膜厚分别为约50nm的氮化钛铝膜、铱和氧化铱的叠层膜之后，用光刻法和干法刻蚀法对叠层膜进行图形化的办法，形成由氮化钛铝构成的导电性下部氢势垒膜620、由铱和氧化铱构成的氧势垒膜621。导电性下部氢势垒膜620，在下面的中央部分处与第2接触插针619的上端进行连接，同时，在下面的周缘部分上与绝缘性的下部氢势垒膜619连接起来。
<电容器的形成>
其次，如图13(b)所示，采用在使得把氧势垒膜621和导电性下部氢势垒膜620覆盖起来那样地，遍及绝缘性氢势垒膜618的整个面地淀积上膜厚约1000nm的氧化硅膜之后，用CMP法，使得在氧势垒膜621的上部膜厚变成为600nm那样地使硅氧化膜平坦化的办法，形成第3层间绝缘膜622。
其次，采用在第3层间绝缘膜622的上边，形成了在氧势垒膜621的上方具有第1开口图形(未画出来)的光刻胶(未画出来)之后，用该第1开口图形进行第1刻蚀的办法，形成凹部(未画出来)。在这里，凹部具有达不到氧势垒膜621的那种程度的深度。
其次，采用对具有第1开口图形的光刻胶掩模进行整个面刻蚀的办法，扩大第1开口图形的直径，形成具有直径比第1开口图形更大的第2开口图形(未画出来)的光刻胶掩模(未画出来)。
其次，采用具有第2开口图形的光刻胶掩模，对已形成了凹部的第3层间绝缘膜622进行第2刻蚀的办法，形成使氧势垒膜621露出来的开口部分623。开口部分623的开口直径比凹部更大，而且壁面是梯形形状。
如上所述，开口部分623，可在用第1刻蚀形成了凹部之后，借助于对该凹部的第2刻蚀形成。因此，如图13(b)所示，开口部分623的壁面的台阶变缓。
另外，一直到形成开口部分623为止的工序，与在实施方式1中详细地说明的工序是同样的。
其次，如图14(a)所示，用溅射法，遍及包括开口部分623的壁面和底面在内的整个面地，向第3层间绝缘膜622的上边，依次淀积膜厚约5nm的氧化铱和膜厚约50nm的铂。然后，采用用光刻法和干法刻蚀法，使得至少在开口部分623内形成的淀积膜残存下来那样地使该淀积膜图形化的办法，形成由氧化铱和铂构成的下部电极624。
其次，用有机金属气相淀积(MOCVD)法，遍及包括已形成了下部电极624的开口部分623的整个面地，向第3层间绝缘膜622的上边，淀积膜厚约50nm的由铋层状MFeO3类化合物构成而且将变成为电容绝缘膜膜625的强电介质膜。在这里，强电介质膜的主要成分是锶、铋、钽或铌。
如上所述，由于要在壁面上具有梯形形状的开口部分623形成将成为电容绝缘膜625的强电介质膜，故在成分内含有多种元素的强电介质膜的膜厚均一性及组成均一性高。即，由于开口部分623的底部周边的弯曲部分的第3层间绝缘膜622的侧壁的倾斜因把开口部分623形成为梯形形状而变缓，故可以形成具有均一的膜厚的强电介质膜。其结果是，由于将成为电容绝缘膜625的强电介质膜的组成即便是在开口部分623的任何区域中也都是稳定的，故可以容易进行成膜的组成控制。
此外，在将成为电容绝缘膜625的强电介质膜的形成中，即便是在不使用MOCVD法而代之以使用溅射法的情况下，由于要进行溅射的原子具有各向异性，故只要开口部分623是梯形形状，就可以得到具有均一的膜厚的强电介质膜。
其次，采用在用溅射法，在要成为电容绝缘膜625的强电介质膜的上边淀积上膜厚约50nm的铂之后，对铂和强电介质膜进行图形化的办法，形成由铂构成的上部电极626和由强电介质膜构成的电容绝缘膜625。在这里上部电极626还兼做单元板650。另外，在这里，虽然用同一图形化工序形成电容绝缘膜625和上部电极626，但是，并不限于此。
如上所述，由于因要在具有梯形形状的开口部分623上形成下部电极624和上部电极626，而可以遍及要形成电容的整个区域地充分地确保下部电极624和上部电极626的膜厚，故可以用高温退火防止在使强电介质膜结晶化时产生的断线。
采用如上所述的办法，就可以在各个开口部分623，分别形成下部电极624、电容绝缘膜625和上部电极626构成的电容器627。此外，各个电容器627，都通过下部电极624、氧势垒膜621、导电性下部氢势垒膜620和第2接触插针619，与MOS晶体管的源极扩散层613b电连起来。
另外，作为下部电极624和上部电极626，虽然使用的是膜厚约50nm的铂，但是也可以用别的铂族元素，就是说，也可以用钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、金(Au)、铱(Ir)或它们的化合物而不使用铂。或者，也可以使用钛(Ti)、钛铝(TiAl)、钽(Ta)、钽铝(TaAl)、它们的氮化物或它们的叠层膜。在这里，下部电极624和上部电极626的膜厚，理想的是分别为10nm～200nm。
另外，电容绝缘膜625，理想的是由强电介质膜或高电介质膜构成，作为强电介质膜，例如，可以使用SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)O3、(BaxSr1-x)TiO3、(BixLa1-x)4Ti3O12(但是，在以上中，x满足0≤x≤1的关系)，作为高电介质膜，例如，可以使用本身为高电介质材料的五氧化二钽(Ta2O5)。在这里，电容绝缘膜625的膜厚，理想的是20nnm～200nm。
<绝缘性上部氢势垒膜的形成>
其次，如图14(b)所示，用CVD法，使得把电容器627覆盖起来那样地遍及半导体衬底610的整个面地淀积氧化硅形成第4层间绝缘膜628。接着，采用用光刻法和干法刻蚀法，以覆盖单元块(未画出来)的区域为掩模，除去在单元块的外侧形成的第4层间绝缘膜628和第3层间绝缘膜622的办法，使绝缘性下部氢势垒膜618的端部露出来。
其次，用溅射法，向第4层间绝缘膜28、第3层间绝缘膜622和绝缘性下部氢势垒膜618的露出面的上边，淀积膜厚约50nm的由氧化钛铝构成的绝缘性上部氢势垒膜629。借助于此，绝缘性上部氢势垒膜629，在单元块的周缘部分的连接部分629a处就与绝缘性下部氢势垒膜618连接起来。
其次，采用CVD法，使得把绝缘性上部氢势垒膜629覆盖起来那样地，遍及半导体衬底610上边的整个面地淀积氧化硅的办法，形成第5层间绝缘膜630。
<布线的形成>
其次，如图15所示，在第5层间绝缘膜630的连接部分629a的外侧上所形成的区域上，选择性地形成贯通第5层间绝缘膜630和第2层间绝缘膜617地延伸，同时使位线616的上表面露出来的接触孔。其次，采用向该接触孔内依次埋入钛膜、氮化钛膜和钨的办法，形成与位线616连接的第3接触插针631。其次，用溅射法，向第5层间绝缘膜630的上边，依次淀积膜厚约10nm的钛膜、膜厚约50nm的氮化钛膜、膜厚约500nm的铝膜和膜厚约50nm的氮化钛膜。经这样地处理后，就将形成与第3接触插针631连接的布线632。
然后，用多层布线的形成、保护膜的形成和焊盘的形成等的众所周知的制造工艺，就会得到所希望的半导体装置。
如上所述，倘采用实施方式6的半导体装置的制造方法，则在包括多个电容器627和导通用虚设电容器627A的单元块的下侧，设置有绝缘性下部氢势垒膜618，在单元块的上侧和侧方，在连接部分629a处设置有与借助于下部氢势垒膜618进行连接的绝缘性上部氢势垒膜629。因此，可以防止在形成了绝缘性上部氢势垒膜629后的布线形成等的工序中发生的氢向电容器627内的浸入。为此，就可以抑制因电容绝缘膜625被氢还原而产生的电容器627的特性劣化。
再有，贯通绝缘性下部氢势垒膜618的第2接触插针619，由于其上部的侧壁已与绝缘性下部氢势垒膜618接触，同时，其上端已被导电性下部氢势垒膜620覆盖起来，故可以防止氢从绝缘性下部氢势垒膜618和导电性下部氢势垒膜620之间浸入。因此，可以防止因氢的浸入而产生的电容绝缘膜625的还原。
此外，如上所述，实施方式6的半导体装置，由于已在壁面梯形形状的开口部分内形成了电容器，故可以实现不会产生断线的电容器。再有，由于电容器已被氢势垒膜包围起来，故因防止了氢向电容器的浸入而可以抑制电容器的特性劣化。
(工业上利用的可能性)
本发明的半导体装置的制造方法，对防止断线的电容器的形成等是有用的。

Claims (30)

1.一种半导体装置的制造方法，其特征在于：
具备如下工序：
于衬底形成导电膜的工序；
覆盖上述导电膜形成的绝缘膜的工序；
用具有第1开口图形的掩模材料，于上述绝缘膜形成底部达不到上述导电膜的孔的工序；
用具有比上述第1开口图形的直径还大的直径的第2开口图形的掩模材料，于上述绝缘膜形成使上述导电膜露出来的开口部分的工序；
上述开口部分的壁面和上述开口部分的底面之间的夹角是钝角。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：还具备至少在上述开口部分的内部，形成由下部电极、电容绝缘膜及上部电极构成的电容的工序。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于：
形成上述电容的工序，包括：
覆盖上述开口部分的壁面和底面形成的上述下部电极的工序；
于上述下部电极形成上述电容绝缘膜的工序；
于上述电容绝缘膜形成上部电极的工序。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于：
上述下部电极和上述上部电极，含有铂族元素为其主要成分。
5.根据权利要求3所述的半导体装置的制造方法，其特征在于：上述电容绝缘膜，由强电介质膜或高电介质膜构成。
6.根据权利要求3所述的半导体装置的制造方法，其特征在于：上述电容绝缘膜，由SrBi2(TaxNb1-x)2O9、Pb(ZrxTi1-x)O3、(BaxSr1-x)TiO3、(BixLa1-x)4Ti3O12(但是，在以上中，x满足0≤x≤1的关系)或Ta2O5构成。
7.根据权利要求3所述的半导体装置的制造方法，其特征在于：上述导电膜由铱、铂、金、钌、铑、钯或它们的氧化物构成，或者由钛、钛铝、钽、钽铝或它们的氮化物，或者它们的叠层膜构成。
8.根据权利要求3所述的半导体装置的制造方法，其特征在于：上述导电膜，包括氧势垒膜。
9.根据权利要求3所述的半导体装置的制造方法，其特征在于：上述绝缘膜是含有硅的氧化膜。
10.根据权利要求3所述的半导体装置的制造方法，其特征在于：上述绝缘膜的主表面，已平坦化。
11.根据权利要求3所述的半导体装置的制造方法，其特征在于：上述掩模材料，是光刻胶。
12.一种半导体装置的制造方法，其特征在于：
具备如下工序：
于衬底的规定区域形成导电膜的工序；
覆盖上述导电膜于上述衬底形成的绝缘膜的工序；
于上述绝缘膜形成在上述导电膜的上方具有第1开口图形的掩模材料的工序；
用具有上述第1开口图形的掩模材料对上述绝缘膜进行第1刻蚀，于上述绝缘膜形成底部达不到上述导电膜的凹部的工序；
扩大上述第1开口图形的直径，形成具有直径比上述第1开口图形的直径大的第2开口图形的掩模材料的工序；
用具有上述第2开口图形的掩模材料对上述绝缘膜进行第2刻蚀，于上述绝缘膜形成开口直径比上述凹部大而且壁面为梯形形状，同时使上述导电膜露出来的开口部分的工序。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于：还具备至少在上述开口部分的内部，形成由下部电极、电容绝缘膜及上部电极构成的电容的工序。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于：
形成上述电容的工序，包括：
覆盖上述开口部分的壁面和底面形成上述下部电极的工序；
于上述下部电极形成上述电容绝缘膜的工序；
于上述电容绝缘膜形成上部电极的工序。
15.根据权利要求12所述的半导体装置的制造方法，其特征在于：
在形成具有上述第1开口图形的掩模材料的工序和于上述绝缘膜形成上述凹部的工序之间，
还具备使上述第1开口图形的壁面变成为梯形形状的工序。
16.根据权利要求12所述的半导体装置的制造方法，其特征在于：
于上述绝缘膜形成上述开口部分的工序之后，还具备采用在除去了上述掩模材料之后，对上述绝缘膜整个面地进行第3刻蚀，使上述开口部分的壁面的梯形形状变成为平滑的工序。
17.根据权利要求12所述的半导体装置的制造方法，其特征在于：
于上述绝缘膜形成上述开口部分的工序之后，还具备：
扩大上述第2开口图形的直径，形成具有直径比上述第2开口图形还大的第3开口图形的掩模材料的工序；
用具有上述第3开口图形的掩模材料对上述绝缘膜进行第3刻蚀，使上述开口部分的壁面的梯形形状变成为平滑的工序。
18.根据权利要求16或17所述的半导体装置的制造方法，其特征在于：在上述开口部分的壁面的梯形形状变成为平滑的工序之后还具备：至少在上述开口部分的内部，形成由下部电极、电容绝缘膜及上部电极构成的电容的工序。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于：形成上述电容的工序，包括：
覆盖上述开口部分的壁面和底面形成上述下部电极的工序；
于上述下部电极形成上述电容绝缘膜的工序；
于上述电容绝缘膜形成上述上部电极的工序。
20.一种半导体装置的制造方法，其特征在于：
具备如下的工序：
于衬底上边的规定区域形成导电膜的工序；
于上述导电膜形成刻蚀阻挡膜的工序；
于上述衬底形成覆盖上述刻蚀阻挡膜的绝缘膜的工序；
于上述绝缘膜形成在上述导电膜的上方具有第1开口图形的掩模材料的工序；
用具有上述第1开口图形的掩模材料对上述绝缘膜进行第1刻蚀，于上述绝缘膜形成底部达不到上述刻蚀阻挡膜的凹部的工序；
扩大上述第1开口图形的直径，形成具有直径比上述第1开口图形的直径大的第2开口图形的掩模材料的工序；
用具有上述第2开口图形的掩模材料对上述绝缘膜进行第2刻蚀，于上述绝缘膜，形成开口直径比上述凹部大而且壁面为梯形形状，同时使上述刻蚀阻挡膜露出来的开口部分的工序；
用对上述刻蚀阻挡膜进行第3刻蚀，使上述绝缘膜的开口部分的壁面的梯形形状变成为平滑的同时，于上述刻蚀阻挡膜形成使上述导电膜露出来的开口部分的工序。
21.根据权利要求20所述的半导体装置的制造方法，其特征在于：还具备至少在上述绝缘膜的开口部分及上述刻蚀阻挡膜的开口部分的内部，形成由下部电极、电容绝缘膜及上部电极构成的电容的工序。
22.根据权利要求21所述的半导体装置的制造方法，其特征在于：
形成上述电容的工序，包括：
覆盖上述开口部分的壁面和底面形成的上述下部电极的工序；
于上述下部电极形成上述电容绝缘膜的工序；
于上述电容绝缘膜形成上述上部电极的工序。
23.根据权利要求20所述的半导体装置的制造方法，其特征在于：在除去了上述掩模材料之后，再进行上述第3刻蚀。
24.根据权利要求20所述的半导体装置的制造方法，其特征在于：上述第3刻蚀，是使用具有扩大上述第2开口图形的直径而构成的第3开口图形的掩模材料进行。
25.根据权利要求20所述的半导体装置的制造方法，其特征在于：在形成具有上述第1开口图形的掩模材料的工序和于上述绝缘膜形成上述凹部的工序之间，
还具备使上述第1开口图形的壁面变成为梯形形状的工序。
26.根据权利要求20所述的半导体装置的制造方法，其特征在于：上述刻蚀阻挡膜，由含钛或铝的金属氧化物构成。
27.一种半导体装置的制造方法，其特征在于：
具备如下的工序：
于衬底上边的规定区域形成导电膜的工序；
于上述衬底形成覆盖上述导电膜的绝缘膜的工序；
于上述绝缘膜形成在上述导电膜的上方具有第1开口图形的掩模材料的工序；
用具有上述第1开口图形的掩模材料对上述绝缘膜进行第1刻蚀，于上述绝缘膜形成底部达不到上述导电膜的凹部的工序；
除去了上述掩模材料后，对上述绝缘膜整个面地进行第2刻蚀，于上述绝缘膜，形成开口直径比上述凹部大而且壁面为梯形形状，同时使上述导电膜露出来的开口部分的工序。
28.根据权利要求27所述的半导体装置的制造方法，其特征在于：
还具备：至少在上述绝缘膜的开口部分的内部，形成由下部电极、电容绝缘膜和上部电极构成的电容的工序。
29.根据权利要求28所述的半导体装置的制造方法，其特征在于：
形成上述电容的工序，包括：
覆盖上述开口部分的壁面和底面形成的上述下部电极的工序；
于上述下部电极形成上述电容绝缘膜的工序；
于上述电容绝缘膜形成上述上部电极的工序。
30.根据权利要求27所述的半导体装置的制造方法，其特征在于：
在形成具有上述第1开口图形的掩模材料的工序和于上述绝缘膜形成上述凹部的工序之间，
还具备使上述第1开口图形的壁面变成为梯形形状的工序。
CNA2004100070477A 2003-02-26 2004-02-26 半导体装置的制造方法 Pending CN1525553A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003048807 2003-02-26
JP2003048807 2003-02-26

Publications (1)

Publication Number Publication Date
CN1525553A true CN1525553A (zh) 2004-09-01

Family

ID=32866610

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100070477A Pending CN1525553A (zh) 2003-02-26 2004-02-26 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US7238609B2 (zh)
CN (1) CN1525553A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887165A (zh) * 2014-03-07 2014-06-25 京东方科技集团股份有限公司 一种膜层的干法刻蚀方法
CN104347345A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电容结构的形成方法
CN108987401A (zh) * 2018-07-20 2018-12-11 上海华力微电子有限公司 一种提高闪存单元擦除态均匀性的工艺集成方法
CN111656427A (zh) * 2018-01-31 2020-09-11 夏普株式会社 显示装置
CN112039462A (zh) * 2019-08-07 2020-12-04 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法
CN112436017A (zh) * 2019-08-26 2021-03-02 铠侠股份有限公司 半导体装置及其制造方法
CN113130747A (zh) * 2019-12-30 2021-07-16 中芯国际集成电路制造(北京)有限公司 一种半导体结构的形成方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282444B2 (ja) * 2003-11-17 2009-06-24 株式会社東芝 半導体装置およびその製造方法
JP2006005234A (ja) * 2004-06-18 2006-01-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
US7456097B1 (en) * 2004-11-30 2008-11-25 National Semiconductor Corporation System and method for faceting via top corners to improve metal fill
KR100973703B1 (ko) * 2005-06-17 2010-08-04 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2007180311A (ja) * 2005-12-28 2007-07-12 Fujitsu Ltd 半導体装置の製造方法
JP2007266030A (ja) * 2006-03-27 2007-10-11 Seiko Epson Corp 半導体装置の製造方法および半導体装置
US8652589B2 (en) * 2008-01-25 2014-02-18 Oerlikon Trading Ag, Truebbach Permeation barrier layer
US8178417B2 (en) * 2008-04-22 2012-05-15 Globalfoundries Singapore Pte. Ltd. Method of forming shallow trench isolation structures for integrated circuits
JP2010287853A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
JP5535147B2 (ja) 2011-08-03 2014-07-02 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP5689392B2 (ja) * 2011-09-02 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20150056743A1 (en) * 2012-03-12 2015-02-26 Mitsubishi Electric Corporation Manufacturing method of solar cell
CN103022309B (zh) * 2012-11-28 2015-03-25 南京大学扬州光电研究院 一种在GaN基材料表面上制备聚酰亚胺微图形的方法
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
US10217748B2 (en) * 2017-05-25 2019-02-26 Winbond Electronics Corp. Dynamic random access memory and method of manufacturing the same
US10515817B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming features of semiconductor structure having reduced end-to-end spacing
US10497436B2 (en) 2017-11-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication thereof
JP7143660B2 (ja) * 2018-07-18 2022-09-29 サンケン電気株式会社 半導体装置
US11798837B2 (en) * 2021-10-01 2023-10-24 Micron Technology, Inc. Methods for forming openings in conductive layers and using the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296722A (ja) 1985-06-25 1986-12-27 Nec Corp 半導体装置の製造方法
EP0263220B1 (en) * 1986-10-08 1992-09-09 International Business Machines Corporation Method of forming a via-having a desired slope in a photoresist masked composite insulating layer
JPS63122125A (ja) 1986-11-11 1988-05-26 Seiko Epson Corp 半導体装置の製造方法
JPH01268042A (ja) 1988-04-20 1989-10-25 Hitachi Ltd 半導体装置の製造方法
JPH01287948A (ja) 1988-05-14 1989-11-20 Fuji Xerox Co Ltd 半導体装置の接続孔形成方法
US5354386A (en) * 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
JPH0590420A (ja) 1991-09-25 1993-04-09 Sony Corp 接続孔の形成方法
US5550404A (en) * 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
JPH08139293A (ja) 1994-09-17 1996-05-31 Toshiba Corp 半導体基板
TW363216B (en) * 1996-05-06 1999-07-01 United Microelectronics Corp Manufacturing method of capacitor used for DRAM
JP3466851B2 (ja) 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
JPH1174339A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH11251540A (ja) * 1998-02-26 1999-09-17 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6207524B1 (en) 1998-09-29 2001-03-27 Siemens Aktiengesellschaft Memory cell with a stacked capacitor
KR100272172B1 (ko) 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6399495B1 (en) 2000-11-06 2002-06-04 Ling-Hsu Tseng Copper interconnections for metal-insulator-metal capacitor in mixed mode signal process
JP3598068B2 (ja) 2001-02-06 2004-12-08 松下電器産業株式会社 半導体装置の製造方法
KR100408742B1 (ko) * 2001-05-10 2003-12-11 삼성전자주식회사 집적회로소자의 캐패시터 및 그 제조방법
JP2003289134A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6774032B1 (en) * 2003-05-30 2004-08-10 Intel Corporation Method of making a semiconductor device by forming a masking layer with a tapered etch profile

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347345A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电容结构的形成方法
CN104347345B (zh) * 2013-07-24 2017-11-03 中芯国际集成电路制造(上海)有限公司 电容结构的形成方法
CN103887165A (zh) * 2014-03-07 2014-06-25 京东方科技集团股份有限公司 一种膜层的干法刻蚀方法
CN111656427A (zh) * 2018-01-31 2020-09-11 夏普株式会社 显示装置
CN111656427B (zh) * 2018-01-31 2022-02-22 夏普株式会社 显示装置
CN108987401A (zh) * 2018-07-20 2018-12-11 上海华力微电子有限公司 一种提高闪存单元擦除态均匀性的工艺集成方法
CN112039462A (zh) * 2019-08-07 2020-12-04 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法
CN112039462B (zh) * 2019-08-07 2024-03-19 中芯集成电路（宁波）有限公司 一种薄膜体声波谐振器及其制造方法
CN112436017A (zh) * 2019-08-26 2021-03-02 铠侠股份有限公司 半导体装置及其制造方法
CN113130747A (zh) * 2019-12-30 2021-07-16 中芯国际集成电路制造(北京)有限公司 一种半导体结构的形成方法
CN113130747B (zh) * 2019-12-30 2022-12-23 中芯国际集成电路制造(北京)有限公司 一种半导体结构的形成方法

Also Published As

Publication number Publication date
US7238609B2 (en) 2007-07-03
US20040166668A1 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
CN1525553A (zh) 半导体装置的制造方法
CN1284242C (zh) 半导体器件及其制造方法
CN1171304C (zh) 半导体存储器及其制造方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1449045A (zh) 半导体装置及其制造方法
CN1154170C (zh) 半导体器件及其制造方法
CN1294655C (zh) 半导体器件及其制造方法
CN1139129C (zh) 半导体集成电路器件及其制造方法
CN1320655C (zh) 非易失半导体存储器及其制造方法
CN1210780C (zh) 槽型元件分离结构
CN1426106A (zh) 半导体装置
CN1210783C (zh) 半导体集成电路器件的制造工艺
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN100352039C (zh) 强电介质存储装置及其制造方法
CN1338114A (zh) 半导体集成电路器件及其制造方法
CN1467812A (zh) 含绝缘体的半导体装置及其制造方法
CN1619793A (zh) 用于制造具有细微图案的半导体装置的方法
CN1729558A (zh) 垂直分离栅非易失性存储单元及其制造方法
CN1692491A (zh) 半导体装置、dram集成电路装置及其制造方法
CN1469477A (zh) 容量元件及其制造方法
CN1146981C (zh) 半导体器件的制造方法
CN1244155C (zh) 半导体器件及其制造方法
CN1135627C (zh) 有高介电常数的电介质和厚电极的电容器及其制造方法
CN1132248C (zh) 半导体装置和半导体装置的制造方法
CN1698205A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication