CN113130747B - 一种半导体结构的形成方法 - Google Patents

一种半导体结构的形成方法 Download PDF

Info

Publication number
CN113130747B
CN113130747B CN201911393003.5A CN201911393003A CN113130747B CN 113130747 B CN113130747 B CN 113130747B CN 201911393003 A CN201911393003 A CN 201911393003A CN 113130747 B CN113130747 B CN 113130747B
Authority
CN
China
Prior art keywords
layer
electrode layer
forming
insulating layer
ashing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911393003.5A
Other languages
English (en)
Other versions
CN113130747A (zh
Inventor
蔡巧明
王哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911393003.5A priority Critical patent/CN113130747B/zh
Publication of CN113130747A publication Critical patent/CN113130747A/zh
Application granted granted Critical
Publication of CN113130747B publication Critical patent/CN113130747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及半导体技术领域，具体地涉及一种半导体结构的形成方法。所述形成方法包括：提供半导体衬底，在所述半导体衬底中形成堆叠式电容结构，所述堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层，所述电极层以及绝缘层延伸至半导体衬底表面；在所述堆叠式电容结构表面形成包括第一开口的光刻胶层，所述第一开口暴露位于最顶层的电极层；沿所述第一开口执行刻蚀工艺，至暴露下一个电极层；对所述光刻胶层进行部分灰化，以扩大所述第一开口至设定值；沿所述第一开口继续执行刻蚀工艺，至暴露再下一个电极层；重复所述部分灰化工艺及刻蚀工艺至暴露全部电极层；去除所述光刻胶层。

Description

一种半导体结构的形成方法
技术领域
本申请涉及半导体技术领域，具体地涉及一种半导体结构的形成方法。
背景技术
电容器是在超大规模集成电路中常用的无源元件，主要包括多晶硅-绝缘体-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)、金属-绝缘体-硅(MIS，Metal-Insulator-Silicon)和金属-绝缘体-金属(MIM，Metal-Insulator-Metal)等。其中，由于MIM电容器对晶体管造成的干扰最小，且可以提供较好的线性度(Linearity)和对称度(Symmetry)，因此得到了更加广泛的应用。
具有沟槽结构的MIM电容器具有更高的容量，低漏电，高可靠性。为了进一步增加容量，通常还会堆叠多层MIM结构。所述MIM电容器一般包括多层MIM结构以及电连通每层金属层的接触结构。为了形成所述接触结构，需要先在所述MIM结构中形成多个贯通对应金属层的开口，目前，通常每个开口都需要单独光刻一次，成本十分高。
因此，有必要开发一种新的形成所述开口的方法，来降低成本。
发明内容
本申请提供一种半导体结构的形成方法，可以降低成本。
本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，在所述半导体衬底中形成堆叠式电容结构，所述堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层，所述电极层以及绝缘层延伸至半导体衬底表面；在所述堆叠式电容结构表面形成包括第一开口的光刻胶层，所述第一开口暴露位于最顶层的电极层；沿所述第一开口执行刻蚀工艺，至暴露下一个电极层；对所述光刻胶层进行部分灰化，以扩大所述第一开口至设定值；沿所述第一开口继续执行刻蚀工艺，至暴露再下一个电极层；重复所述部分灰化工艺及刻蚀工艺至暴露全部电极层；去除所述光刻胶层。
在本申请的一些实施例中，所述光刻胶层的起始厚度为0.1微米-5微米。
在本申请的一些实施例中，对所述光刻胶层进行部分灰化的工艺包括：将所述半导体衬底设置于真空灰化室；向所述真空灰化室导入灰化气体。
在本申请的一些实施例中，所述灰化工艺的时间为5秒-150秒，灰化温度为200摄氏度-375摄氏度。
在本申请的一些实施例中，所述灰化工艺的灰化气体包括氨气，氧气，氮气或氢气中的一种或多种。
在本申请的一些实施例中，所述刻蚀包括湿法刻蚀或干法刻蚀。
在本申请的一些实施例中，所述每一绝缘层的厚度与材料都相同，所述每一电极层的厚度与材料都相同。
在本申请的一些实施例中，所述的堆叠式电容结构为：第一绝缘层，第一电极层，第二绝缘层，第二电极层，第三绝缘层，第三电极层，顶层绝缘层，顶层电极层，所述电极层以及绝缘层延伸至半导体衬底表面。
在本申请的一些实施例中，在所述半导体衬底中形成所述堆叠式电容结构的方法包括：提供半导体衬底，所述半导体衬底中形成有沟槽；在所述半导体衬底及沟槽表面依次形成第一绝缘层和第一电极层；在所述第一电极层表面依次形成第二绝缘层和第二电极层；在所述第二电极层表面依次形成第三绝缘层和第三电极层；在所述第三电极层表面依次形成顶层绝缘层和顶层电极层。
在本申请的一些实施例中，所述电极层材料包括金属或多晶硅。
在本申请的一些实施例中，所述绝缘层材料包括：氧化硅或氮化硅。
在本申请的一些实施例中，所述半导体结构的形成方法还包括：形成电连接所述每一电极层的接触结构。
本申请提供的一种半导体结构的形成方法，在所述堆叠式电容结构上形成足够厚的光刻胶层，在第一次刻蚀至暴露电极层后，灰化所述光刻胶层扩大光刻胶层的开口，然后继续刻蚀至暴露下一层电极层，通过这种多次灰化，然后刻蚀的方法形成多个贯通电极层的开口，简化了工艺，节约了成本。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1至图7为本申请实施例所述半导体结构形成方法各步骤的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
图1至图7为本申请实施例所述半导体结构形成方法各步骤的结构示意图。
本申请的实施例提供一种半导体结构的形成方法，包括：参考图1，提供半导体衬底110，在所述半导体衬底110中形成堆叠式电容结构，所述堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层，所述电极层以及绝缘层延伸至半导体衬底110表面；参考图2，在所述堆叠式电容结构表面形成包括第一开口的光刻胶层130，所述第一开口暴露位于最顶层的电极层；参考图3，沿所述第一开口执行刻蚀工艺，至暴露下一个电极层；参考图4，对所述光刻胶层130进行部分灰化，以扩大所述第一开口至设定值；参考图5，沿所述第一开口继续执行刻蚀工艺，至暴露再下一个电极层；重复所述部分灰化工艺及刻蚀工艺至暴露全部电极层；去除所述光刻胶层130。
参考图1，首先提供半导体衬底110，所述半导体衬底110的材料可以为硅(Si)、锗(Ge)、绝缘体上硅(SOI)或绝缘体上锗(GOI)等。所述半导体衬底110可以是单晶硅、多晶硅、非晶硅中的一种。所述半导体衬底110还可以是生长有外延层的结构。
在所述半导体衬底110中，还可以形成有半导体器件(图中未示出)，例如具有栅极、源极和漏极的金属氧化物半导体器件。
继续参考图1，在所述半导体衬底110中形成堆叠式电容结构。所述堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层，所述电极层以及绝缘层延伸至半导体衬底110表面。其中，延伸至半导体衬底110表面的部分可以用于形成电连接所述每一电极层的接触结构。
在本申请的一些实施例中，所述的堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层。通常，两个相互绝缘的导体即可构成一个基本电容结构，例如两个被绝缘体绝缘的金属板，目前，为了增加容量，通常会使用多个所述基本电容结构堆叠而成的堆叠式电容结构，即堆叠多层具有导电能力的电极层以及隔离相邻电极层的绝缘层，任意两个相邻的电极层以及位于所述相邻的电极层之间的绝缘层都构成一个基本电容结构。
在本申请的一些实施例中，所述每一绝缘层的厚度与材料相同，所述每一电极层的厚度与材料相同。由于厚度和材料都相同，在后续的刻蚀工艺中，刻蚀每相邻的绝缘层以及电极层的时间大致相同。
在本申请的一些实施例中，所述电极层材料包括金属或多晶硅。在本申请的一些实施例中，所述电极层材料为金属，例如铝或铜。
在本申请的一些实施例中，所述绝缘层材料包括：氧化硅或氮化硅。
在本申请的一些实施例中，所述的堆叠式电容结构包括四层电极层以及位于相邻电极层之间的绝缘层，参考图1，所述的堆叠式电容结构为：第一绝缘层121，第一电极层122，第二绝缘层123，第二电极层124，第三绝缘层125，第三电极层126，顶层绝缘层127，顶层电极层128，所述电极层以及绝缘层延伸至半导体衬底110表面。
在本申请的一些实施例中，所述第一绝缘层121，第二绝缘层123，第三绝缘层125，顶层绝缘层127的厚度与材料都相同；所述第一电极层122，第二电极层124，第三电极层126，顶层电极层128的厚度与材料都相同。在后续刻蚀工艺中，可以保证刻蚀第一绝缘层121和第一电极层122的时间与刻蚀第二绝缘层123和第二电极层124的时间大致相同，同样的，也与刻蚀第三绝缘层125和第三电极层126的时间以及刻蚀顶层绝缘层127和顶层电极层128的时间大致相同。
在本申请的一些实施例中，所述第一绝缘层121，第二绝缘层123，第三绝缘层125，顶层绝缘层127的材料为氧化硅。
在本申请的一些实施例中，所述第一电极层122，第二电极层124，第三电极层126，顶层电极层128的材料为铝。
在本申请的一些实施例中，在所述半导体衬底110中形成所述堆叠式电容结构的方法包括：提供半导体衬底110，所述半导体衬底110中形成有沟槽；在所述半导体衬底110及沟槽表面依次形成第一绝缘层121和第一电极层122；在所述第一电极层122表面依次形成第二绝缘层123和第二电极层124；在所述第二电极层124表面依次形成第三绝缘层125和第三电极层126；在所述第三电极层126表面依次形成顶层绝缘层127和顶层电极层128。
在本申请的一些实施例中，形成所述第一电极层122，第二电极层124，第三电极层126，顶层电极层128的方法包括物理气相沉积法或化学气相沉积法。
在本申请的一些实施例中，形成所述第一绝缘层121，第二绝缘层123，第三绝缘层125，顶层绝缘层127的方法包括物理气相沉积法或化学气相沉积法。
参考图2，在所述堆叠式电容结构表面形成包括第一开口的光刻胶层130，所述第一开口暴露所述顶层电极层128。
在本申请的一些实施例中，所述光刻胶层130的起始厚度为0.1微米-5微米，例如0.5微米，1微米，1.5微米等。需要注意的是，所述的起始厚度为进行刻蚀工艺以及灰化工艺之前所述光刻胶层130的厚度，进行刻蚀工艺以及灰化工艺之后所述光刻胶层130的厚度会有变化。由于所述光刻胶层130需要经历多次灰化工艺来扩大所述第一开口，因此所述光刻胶层130的厚度比常规光刻工艺中光刻胶层的厚度要厚一些，避免在灰化工艺过程中被完全去除。
参考图3，沿所述第一开口执行刻蚀工艺，至暴露所述第三电极层126。
在本申请的一些实施例中，所述刻蚀工艺包括湿法刻蚀或干法刻蚀。本申请对刻蚀方法没有过多限制，常规的任意合适的能刻蚀所述电极层和绝缘层的方法都可以适用。
参考图4，对所述光刻胶层130进行部分灰化，以扩大所述第一开口至设定值。所述设定值根据实际工艺中需要的开口大小决定。
在本申请的一些实施例中，每次对所述光刻胶层130进行部分灰化工艺后，所述光刻胶层130减薄的厚度相同，所述第一开口扩大的尺寸相同。
在本申请的一些实施例中，为了保证每次对所述光刻胶层130进行部分灰化工艺后，所述光刻胶层130减薄的厚度相同，所述第一开口扩大的尺寸相同，每次进行所述灰化工艺的灰化参数，例如灰化温度，灰化气体，灰化时间都相同。
在本申请的一些实施例中，所述每次灰化工艺的除灰化时间之外的参数都相同，可以通过控制灰化时间来控制灰化程度，及所述光刻胶层130减薄的厚度和所述第一开口扩大的尺寸都可以通过调整灰化时间来控制。
在本申请的一些实施例中，对所述光刻胶层130进行部分灰化的工艺包括：将所述半导体衬底设置于真空灰化室；向所述真空灰化室导入灰化气体。设置好相关灰化参数，例如温度，压强等，所述灰化气体与所述光刻胶层130反应，减薄所述光刻胶层130的厚度的同时，会扩大所述第一开口。
在本申请的一些实施例中，所述灰化工艺的时间为5秒-150秒，例如30秒，60秒，90秒，120秒等，灰化温度为200-375摄氏度，例如275摄氏度，300摄氏度，325摄氏度，350摄氏度等。所述灰化时间不能太短，以免所述第一开口扩大的尺寸不够；所述灰化时间也不能太长，以免所述光刻胶层130减薄的厚度太多，无法继续后续的多次灰化工艺。控制所述灰化时间可以控制所述光刻胶层130减薄的厚度和所述第一开口扩大的尺寸。
在本申请的一些实施例中，所述灰化工艺的灰化气体包括氨气，氧气，氮气或氢气中的一种或多种。
在本申请的一些实施例中，所述灰化气体的流速为100-1000sccm。
参考图5，沿所述第一开口继续执行刻蚀工艺，至暴露所述第二电极层124。由于所述顶层电极层128的厚度和材料与所述第三电极层126的厚度和材料相同，所述顶层绝缘层127的厚度和材料与所述第三绝缘层125的厚度和材料相同，因此在同一个刻蚀工艺中，刻蚀所述顶层电极层128和所述顶层绝缘层127的速率与刻蚀所述第三电极层126和所述第三绝缘层125的速率相同，因此当所述第一开口被刻蚀至暴露所述第二电极层124时，所述第一开口扩大的部分也刚好被刻蚀至暴露所述第三电极层126。
参考图6，重复所述部分灰化工艺及刻蚀工艺至暴露所述第一电极层122。同样的，由于所述顶层电极层128的厚度和材料与所述第三电极层126的厚度和材料以及所述第二电极层124的厚度和材料相同，所述顶层绝缘层127的厚度和材料与所述第三绝缘层125的厚度和材料以及所述第二绝缘层123的厚度和材料相同，因此在同一个刻蚀工艺中，刻蚀所述顶层电极层128和所述顶层绝缘层127的速率与刻蚀所述第三电极层126和所述第三绝缘层125的速率以及刻蚀所述第二电极层124和所述第二绝缘层123的速率相同，因此当所述第一开口被刻蚀至暴露所述第一电极层122时，所述第一开口第一次扩大的部分也刚好被刻蚀至暴露所述第二电极层124，而所述第一开口第二次扩大的部分刚好被刻蚀至暴露所述第三电极层126。
在本申请的一些实施例中，所述重复的灰化工艺与第一次的灰化工艺的灰化参数相同，以使所述光刻胶层130减薄的厚度和所述第一开口扩大的尺寸大致相同。
在本申请的一些实施例中，刻蚀至暴露全部电极层后，去除所述光刻胶层130。
在本申请的一些实施例中，参考图7，所述半导体结构的形成方法还包括：形成电连接所述每一电极层的接触结构。所述接触结构用于电连接所述电极层和外部电源。
在本申请的一些实施例中，形成电连接所述每一电极层的接触结构的方法包括：在所述刻蚀后的堆叠式电容结构上形成介质层140；在所述介质层140中形成所述接触结构。
在本申请的一些实施例中，所述接触结构的数量与所述电极层的数量相同。
参考图7，第一接触结构151电连接所述第一电极层122；第二接触结构152电连接所述第二电极层124；第三接触结构153电连接所述第三电极层126；第四接触结构154电连接所述顶层电极层128。
本申请提供的一种半导体结构的形成方法，在所述堆叠式电容结构上形成足够厚的光刻胶层130，在第一次刻蚀暴露电极层后，灰化所述光刻胶层130扩大所述光刻胶层130的开口，然后继续刻蚀暴露下一层电极层，通过这种多次灰化，然后刻蚀的方法形成多个贯通电极层的开口，简化了工艺，节约了成本。
综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”和/或“包括着”，在此使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本发明的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标志符在整个说明书中表示相同的元件。
此外，通过参考作为理想化的示例性图示的截面图示和/或平面图示来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (12)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底中形成堆叠式电容结构，所述堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层，所述电极层以及绝缘层延伸至半导体衬底表面；
在所述堆叠式电容结构表面形成包括第一开口的光刻胶层，所述第一开口暴露位于最顶层的电极层；
沿所述第一开口执行刻蚀工艺，至暴露下一个电极层；
对所述光刻胶层进行部分灰化，以扩大所述第一开口至设定值；
沿所述第一开口继续执行刻蚀工艺，至暴露再下一个电极层；
重复所述部分灰化工艺及刻蚀工艺至暴露全部电极层；
去除所述光刻胶层。
2.如权利要求1所述的形成方法，其特征在于，所述光刻胶层的起始厚度为0.1微米-5微米。
3.如权利要求1所述的形成方法，其特征在于，对所述光刻胶层进行部分灰化的工艺包括：
将所述半导体衬底设置于真空灰化室；
向所述真空灰化室导入灰化气体。
4.如权利要求3所述的形成方法，其特征在于，所述灰化工艺的时间为5秒-150秒，灰化温度为200摄氏度-375摄氏度。
5.如权利要求3所述的形成方法，其特征在于，所述灰化工艺的灰化气体包括氨气，氧气，氮气或氢气中的一种或多种。
6.如权利要求1所述的形成方法，其特征在于，所述刻蚀包括湿法刻蚀或干法刻蚀。
7.如权利要求1所述的形成方法，其特征在于，每一 所述绝缘层的厚度与材料都相同，每一 所述电极层的厚度与材料都相同。
8.如权利要求1所述的形成方法，其特征在于，所述的堆叠式电容结构为：第一绝缘层，第一电极层，第二绝缘层，第二电极层，第三绝缘层，第三电极层，顶层绝缘层，顶层电极层，所述电极层以及绝缘层延伸至半导体衬底表面。
9.如权利要求8所述的形成方法，其特征在于，在所述半导体衬底中形成所述堆叠式电容结构的方法包括：
提供半导体衬底，所述半导体衬底中形成有沟槽；
在所述半导体衬底及沟槽表面依次形成第一绝缘层和第一电极层；
在所述第一电极层表面依次形成第二绝缘层和第二电极层；
在所述第二电极层表面依次形成第三绝缘层和第三电极层；
在所述第三电极层表面依次形成顶层绝缘层和顶层电极层。
10.如权利要求1所述的形成方法，其特征在于，所述电极层材料包括金属或多晶硅。
11.如权利要求1所述的形成方法，其特征在于，所述绝缘层材料包括：氧化硅或氮化硅。
12.如权利要求1所述的形成方法，其特征在于，还包括：形成电连接所述每一电极层的接触结构。
CN201911393003.5A 2019-12-30 2019-12-30 一种半导体结构的形成方法 Active CN113130747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911393003.5A CN113130747B (zh) 2019-12-30 2019-12-30 一种半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911393003.5A CN113130747B (zh) 2019-12-30 2019-12-30 一种半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN113130747A CN113130747A (zh) 2021-07-16
CN113130747B true CN113130747B (zh) 2022-12-23

Family

ID=76767471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911393003.5A Active CN113130747B (zh) 2019-12-30 2019-12-30 一种半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113130747B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117877981B (zh) * 2024-03-12 2024-05-17 英诺赛科(苏州)半导体有限公司 一种半导体器件以及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525553A (zh) * 2003-02-26 2004-09-01 ���µ�����ҵ��ʽ���� 半导体装置的制造方法
CN101611345A (zh) * 2007-02-13 2009-12-23 三菱电机株式会社 显示装置及其制造方法
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN105304616A (zh) * 2015-10-12 2016-02-03 上海华虹宏力半导体制造有限公司 Mim电容及其形成方法
CN107863290A (zh) * 2016-09-21 2018-03-30 美光科技公司 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置
CN109314112A (zh) * 2018-06-28 2019-02-05 长江存储科技有限责任公司 形成用于三维存储器件双侧布线的阶梯结构的方法
CN110010690A (zh) * 2019-03-29 2019-07-12 上海华虹宏力半导体制造有限公司 Nldmos的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525553A (zh) * 2003-02-26 2004-09-01 ���µ�����ҵ��ʽ���� 半导体装置的制造方法
CN101611345A (zh) * 2007-02-13 2009-12-23 三菱电机株式会社 显示装置及其制造方法
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN105304616A (zh) * 2015-10-12 2016-02-03 上海华虹宏力半导体制造有限公司 Mim电容及其形成方法
CN107863290A (zh) * 2016-09-21 2018-03-30 美光科技公司 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置
CN109314112A (zh) * 2018-06-28 2019-02-05 长江存储科技有限责任公司 形成用于三维存储器件双侧布线的阶梯结构的方法
CN110010690A (zh) * 2019-03-29 2019-07-12 上海华虹宏力半导体制造有限公司 Nldmos的制造方法

Also Published As

Publication number Publication date
CN113130747A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
JP5629795B2 (ja) Ｍｉｍキャパシタを含む半導体集積回路素子およびその製造方法
KR960005245B1 (ko) 반도체장치의 제조방법
US6306720B1 (en) Method for forming capacitor of mixed-mode device
KR100771865B1 (ko) 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자
US9012296B2 (en) Self-aligned deep trench capacitor, and method for making the same
TW202013598A (zh) 絕緣體上半導體基底、其形成方法以及積體電路
CN113130747B (zh) 一种半导体结构的形成方法
US7342285B2 (en) Method of fabricating semiconductor devices
CN113130746B (zh) 半导体结构及其形成方法
JP2011204927A (ja) 半導体装置およびその製造方法
CN113130444B (zh) 一种半导体结构及其形成方法
CN113130449B (zh) 半导体结构的形成方法
CN113241345B (zh) 半导体器件结构及其形成方法
CN113517338B (zh) 半导体结构及其形成方法
KR100392894B1 (ko) 반도체 소자의 트렌치 형성 방법
CN113345896B (zh) 动态随机存取存储器装置及其制造方法
CN102024809B (zh) 具有电容器结构的集成电路器件及其制作方法
US7303953B2 (en) Production of an integrated capacitor
JP2007311785A (ja) Ｍｉｍキャパシタを含む半導体集積回路素子およびその製造方法
KR0144422B1 (ko) 반도체소자 및 그 제조방법
CN104867911B (zh) 半导体装置及其制造方法
KR100365419B1 (ko) 반도체소자의캐패시터제조방법
KR100275599B1 (ko) 트렌치 캐패시터의 형성 방법
CN116110929A (zh) 半导体器件中的衬底结构与半导体器件
CN116110930A (zh) 半导体器件中的衬底结构和半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant