CN107863290A - 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置 - Google Patents

形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置 Download PDF

Info

Publication number
CN107863290A
CN107863290A CN201710853490.3A CN201710853490A CN107863290A CN 107863290 A CN107863290 A CN 107863290A CN 201710853490 A CN201710853490 A CN 201710853490A CN 107863290 A CN107863290 A CN 107863290A
Authority
CN
China
Prior art keywords
conductive
level
photoresist
shelter
stacked structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710853490.3A
Other languages
English (en)
Other versions
CN107863290B (zh
Inventor
T·R·索伦森
M·K·阿赫塔尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202210554339.0A priority Critical patent/CN114937591A/zh
Publication of CN107863290A publication Critical patent/CN107863290A/zh
Application granted granted Critical
Publication of CN107863290B publication Critical patent/CN107863290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请案涉及形成包含阶梯台阶型结构的半导体装置结构的方法及相关半导体装置。一种形成半导体装置结构的方法包括：在衬底上方形成堆叠结构，所述堆叠结构包括若干层级，所述层级各自独立地包括牺牲结构及纵向地邻近所述牺牲结构的绝缘结构。在所述堆叠结构的一部分上方形成掩蔽结构。在所述掩蔽结构上方且在所述堆叠结构的未被所述掩蔽结构覆盖的额外部分上方形成光致抗蚀剂。使所述光致抗蚀剂及所述堆叠结构经受一系列材料移除过程，以选择性地移除所述光致抗蚀剂的部分及所述堆叠结构的未被所述掩蔽结构及所述致抗蚀剂的剩余部分中的一或多者覆盖的部分，以形成楼梯台阶型结构。本发明还描述半导体装置及形成半导体装置结构的额外方法。

Description

形成包含楼梯台阶型结构的半导体装置结构的方法及相关半 导体装置
优先权主张
本申请案主张2016年9月21日提出申请的序列号为15/271,924的美国专利申请案“形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置(Methods ofForming a Semiconductor Device Structure Including a Stair Step Structure,andRelated Semiconductor Devices)”的申请日期的权益。
技术领域
在各种实施例中，本发明大体来说涉及半导体装置设计及制作领域。更具体来说，本发明涉及形成包含楼梯台阶型结构的半导体装置结构的方法以及相关半导体装置结构及半导体装置。
背景技术
半导体行业不断追求的目标是增大存储器装置(例如，非易失性存储器装置(例如，NAND快闪存储器装置))的存储密度(例如，每存储器裸片的存储器单元的数目)。增大非易失性存储器装置的存储密度的一种方式是利用垂直存储器阵列(也被称为“三维(3D)存储器阵列”)架构。典型的垂直存储器阵列包含：半导体柱，其延伸穿过导电结构(例如，字线板、控制栅极板)的层级中的开口；及电介质材料，其位于半导体柱与导电结构的每一结处。如与具有常规的平坦(例如，二维)晶体管布置的结构相比，此配置通过在裸片上向上(例如，纵向地、垂直地)构筑阵列而准许将较大数目个晶体管定位于裸片区域的单元中。
常规的垂直存储器阵列包含导电结构与存取线(例如，字线)之间的电连接，使得垂直存储器阵列中的存储器单元可被唯一地选定而进行写入、读取或擦除操作。形成此电连接的一种方法包含在导电结构层级的边缘(例如，横向端)处形成所谓的“楼梯台阶型”结构。楼梯台阶型结构包含界定导电结构的接触区的个别“台阶”，接触结构可定位于所述导电结构上以提供对所述导电结构的电存取。
用于形成楼梯台阶型结构的常规过程通常包含重复以下动作：修整上覆于交替的导电结构及绝缘结构的光致抗蚀剂，蚀刻绝缘结构的未被光致抗蚀剂的剩余部分覆盖的部分，及接着蚀刻导电结构的未被绝缘结构的剩余部分覆盖的部分。此常规过程通常致使形成所谓的展现相对且对称的楼梯台阶型结构的“体育场”结构。体育场结构的第一端上的第一楼梯台阶型结构通常镜射体育场结构的第二端上的第二楼梯台阶型结构。第一楼梯台阶型结构与第二楼梯台阶型结构通常展现基本上相同的大小及基本上相同的形状，但第一楼梯台阶型结构沿与第二楼梯台阶型结构向外延伸的方向相反的方向而向外延伸。然而，对于各种应用来说，体育场结构的仅一个楼梯台阶型结构(例如，仅第一楼梯台阶型结构或仅第二楼梯台阶型结构)用于形成电连接，且体育场结构的另一楼梯台阶型结构(例如，第二楼梯台阶型结构或第一楼梯台阶型结构)未被充分利用及/或占用本可经利用以达成另一更期望目的的空间。
因此，期望具有形成减少(如果不能消除)上述问题的半导体装置(例如，垂直存储器装置，例如3D NAND快闪存储器装置)的楼梯台阶型结构的经改进方法。
发明内容
本发明提供一种形成半导体装置结构的方法，所述方法包括：在衬底上方形成堆叠结构，所述堆叠结构包括若干层级，所述层级各自独立地包括牺牲结构及纵向地邻近所述牺牲结构的绝缘结构；在所述堆叠结构的一部分上方形成掩蔽结构；在所述掩蔽结构上方且在所述堆叠结构的未被所述掩蔽结构覆盖的额外部分上方形成光致抗蚀剂；及使所述光致抗蚀剂及所述堆叠结构经受一系列材料移除过程，以选择性地移除所述光致抗蚀剂的部分及所述堆叠结构的未被所述掩蔽结构及所述光致抗蚀剂的剩余部分中的一或多者覆盖的部分以形成楼梯台阶型结构。
本发明也提供一种形成半导体装置结构的方法，所述方法包括：在衬底上方形成包括非导电层级的非导电堆叠结构，所述非导电层级中的每一者独立地包括彼此纵向地邻近且具有彼此不同的材料组合物的至少两个结构；在所述非导电堆叠结构的上部表面的一部分上方形成掩蔽结构，所述掩蔽结构具有与所述非导电堆叠结构的所述非导电层级中的每一者的所述至少两个结构不同的材料组合物；在所述掩蔽结构及所述非导电堆叠结构的经暴露表面上方形成非保形光致抗蚀剂；使用所述掩蔽结构及所述光致抗蚀剂的部分作为掩模来使所述非导电堆叠结构经受多个材料移除过程，以在所述非导电堆叠结构中形成楼梯台阶型结构，所述楼梯台阶型结构定位成横向地邻近所述掩蔽结构；及利用导电材料来替换所述非导电层级中的每一者的所述至少两个结构中的一者的至少一部分以在所述衬底上方形成包括部分地导电层级的导电堆叠结构。
本发明还提供一种半导体装置，其包括：导电堆叠结构，其包括若干层级，所述层级各自包括至少一个导电结构及纵向地邻近所述至少一个导电结构的至少一个绝缘结构；单端阶梯结构，其具有台阶，所述台阶包括所述导电堆叠结构的所述层级的横向端，所述单端阶梯结构定位成横向地邻近所述导电堆叠结构的基本上平坦的横向表面；及导电接触结构，其与所述单端阶梯结构的所述台阶物理接触。
附图说明
图1A到1G是根据本发明的实施例图解说明形成包含楼梯台阶型结构的半导体装置结构的方法的不同过程阶段及结构的横截面图。
图2是根据本发明的实施例包含具有楼梯台阶型结构的半导体装置结构的垂直存储器装置的部分剖面透视图。
具体实施方式
描述形成包含楼梯台阶型结构的半导体装置结构的方法，也描述相关半导体装置结构及半导体装置(例如，垂直存储器装置，例如3D NAND快闪存储器装置)。在一些实施例中，形成半导体装置结构的方法包含在衬底上方形成堆叠结构。堆叠结构可包含布置成层级的牺牲结构及绝缘结构。层级中的每一者可独立地包含牺牲结构中的一者及绝缘结构中的一者。可在堆叠结构的一部分上或上方形成掩蔽结构(例如，硬掩模结构)，且可在掩蔽结构上或上方以及堆叠结构的未被掩蔽结构覆盖的额外部上或上方形成光致抗蚀剂。接着，可使光致抗蚀剂及堆叠结构经受一系列材料移除过程以形成楼梯台阶型结构。材料移除过程可选择性地移除光致抗蚀剂的部分，且也可选择性地移除堆叠结构的未被掩蔽结构及光致抗蚀剂的剩余部分中的一或多者覆盖的部分。掩蔽结构的配置及位置促进形成楼梯台阶型结构，但不形成镜射所述楼梯台阶型结构(例如，是所述楼梯台阶型结构的镜像)的相对楼梯台阶型结构。在形成楼梯台阶型结构之后，可移除掩蔽结构及光致抗蚀剂(如果存在的话)的剩余部分，且可利用至少一种导电材料来替换层级中的每一者的牺牲结构的至少一部分以在层级中的每一者中形成导电结构。接着可将导电接触结构在楼梯台阶型结构的台阶处耦合到层级的导电结构。本发明的方法及结构可增强对包含楼梯台阶型结构的半导体装置结构的空间的利用，从而促进高效地形成与常规半导电装置相比展现出经改进性能的半导电装置。
以下描述提供例如材料组合物及处理条件等特定细节以便提供对本发明的实施例的透彻描述。然而，所属领域的技术人员将理解，可在不采用这些特定细节的情况下实践本发明的实施例。实际上，本发明之实施例可结合行业中所采用的常规半导体制作技术来实践。另外，下文提供的描述并不形成用于制造半导体装置的完整工艺流程。下文所描述的半导体装置结构并不形成完整的半导体装置。下文仅详细地描述理解本发明的实施例所必需的那些过程动作及结构。可通过常规制作技术执行用以自半导体装置结构形成完整半导体装置的额外动作。
本文中所呈现的图式仅出于图解说明目的，并不意味着任何特定材料、组件、结构、装置或系统的实际视图。预期，图式中所描绘的形状的变化是由于(举例来说)制造技术及/或容差。因此，本文中所描述的实施例不应被视为限于如所图解说明的特定形状或区，而是包含由(举例来说)制造所致的形状偏差。举例来说，图解说明或描述为盒形的区可具有粗略的及/或非线性的特征，且图解说明或描述为圆形的区可包含一些粗略的及/或线性的特征。此外，所图解说明的锐角可被修圆，且反之亦然。因此，图中所图解说明的区本质上为示意性的，且其形状并不打算图解说明区的精确形状且不限制本权利要求书的范围。图式未必按比例绘制。另外，各图之间共同的元件可保持相同数字标号。
如本文中所使用，术语“衬底”意指且包含在其上形成额外材料的基底材料或构造。衬底可以是半导体衬底、支撑结构上的基底半导体层、金属电极或其上形成有一或多个层、结构或区的半导体衬底。衬底可以是常规的硅衬底或包括半导电材料层的其它块状衬底。如本文中所使用，术语“块状衬底”不仅意指且包含硅晶片，而且意指且包含绝缘体上硅(SOI)衬底(例如，蓝宝石上硅(SOS)衬底及玻璃上硅(SOG)衬底)、基底半导体底座上的外延硅层及其它半导体或光电材料(例如，硅锗、锗、砷化镓、氮化镓及磷化铟)。衬底可经掺杂或未经掺杂。举非限制性实例，衬底可包括以下各项中之至少一者：硅、二氧化硅、具有原生氧化物之硅、氮化硅、含碳的氮化硅、玻璃、半导体、金属氧化物、金属、氮化钛、含碳的氮化钛、钽、氮化钽、含碳的氮化钽、铌、氮化铌、含碳的氮化铌、钼、氮化钼、含碳的氮化钼、钨、氮化钨、含碳的氮化钨、铜、钴、镍、铁、铝及贵金属。
如本文中所使用，术语“垂直”、“纵向”、“水平”及“横向”是指所描述结构形成于其上或其中的衬底的主平面且未必由地球的引力场界定。“水平”或“横向”方向是基本上平行于衬底的主平面的方向，而“垂直”或“纵向”方向是基本上垂直于衬底的主平面的方向。衬底的主平面是由与衬底的其它表面相比具有相对大的面积的衬底表面界定，例如由常规半导体晶片衬底的基本上平坦的圆形表面界定。
如本文中所使用，为便于描述，可使用空间相对术语(例如，“下面”、“下方”、“下部”、“底部”、“上面”、“上部”、“顶部”、“前”、“后”、“左”、“右”等)来描述一个元件或特征与另一元件或特征的关系，如图中所图解说明。除非另有说明，否则除图中所描绘的定向之外，空间相关术语还打算囊括材料的不同定向。举例来说，如果倒置图中的材料，那么描述为在其它元件或特征的“下方”或“下面”或“之下”或“底部上”的元件将被定向成在所述其它元件或特征的“上方”或“顶部上”。因此，术语“下面”可涵盖上面及下面定向两者，此取决于使用该术语的上下文，此将为所属领域的技术人员所明了。可以其它方式定向材料(旋转90度、倒置、倒装)且相应地解释本文中所使用的空间相对描述语。
如本文中所使用，除非上下文另有明确指示，否则单数形式“一(a/an)”及“该(the)”打算也包含复数形式。
如本文中所使用，“及/或”包含相关联所列举项目中的一或多者的任何及全部组合。
如本文中所使用，术语“经配置”是指促进至少一个结构及至少一个设备中的一或多者以预定方式操作的结构及设备中的一或多者的大小、形状、材料组合物及布置。
如本文中所使用，提及给定参数、性质或条件时的术语“基本上”意指且包含达到所属领域的技术人员将理解的以变化程度(例如在可接受制造容差内)满足所述给定参数、性质或条件之一程度。举例来说，取决于实质上满足的特定参数、性质或条件，所述参数、性质或条件可得到至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足。
如本文中所使用，在提及给定参数时的术语“约”包含所述值且具有上下文所指定的含义(例如，其包含与对给定参数的测量相关联的误差程度)。
图1A到1G是图解说明形成包含楼梯台阶型结构(例如用于垂直存储器装置(例如，3D NAND快闪存储器装置)的半导体装置结构)的半导体装置结构的方法的实施例的经简化部分横截面图。通过下文所提供的描述，所属领域的技术人员将容易明了，本文中所描述的方法可用于各种装置中。换句话说，每当期望形成楼梯台阶型结构时均可使用本发明的方法。
参考图1A，半导体装置结构100可包含衬底102及堆叠结构104，堆叠结构104展现布置成层级110的牺牲结构106与绝缘结构108的交替序列。为了清晰及易于理解图式及相关描述起见，图1A将堆叠结构104展示为包含牺牲结构106与绝缘结构108的五个(5)层级110。第一层级110a包含第一牺牲结构106a及位于第一牺牲结构106a上方的第一绝缘结构108a；第二层级110b上覆于第一层级110a，且包含第二牺牲结构106b及位于第二牺牲结构106b上方的第二绝缘结构108b；第三层级110c上覆于第二层级110b，且包含第三牺牲结构106c及位于第三牺牲结构106c上方的第三绝缘结构108c；第四层级110d上覆于第三层级110c，且包含第四牺牲结构106d及位于第四牺牲结构106d上方的第四绝缘结构108d；且第五层级110e上覆于第四层级110d，且包含第五牺牲结构106e及位于第五牺牲结构106e上方的第五绝缘结构108e。然而，半导体装置结构100可包含不同数目个层级110。举例来说，在额外实施例中，半导体装置结构100可包含牺牲结构106与绝缘结构108的大于五个(5)层级110(例如，大于或等于十个(10)层级110，大于或等于二十五个(25)层级110，大于或等于五十个(50)层级110，大于或等于一百个(100)层级110)，或者可包含牺牲结构106与绝缘结构108的小于五个(5)层级110(例如，小于或等于三个(3)层级110)。
牺牲结构106可各自由可相对于绝缘结构108的绝缘材料而被选择性地移除的至少一种材料形成且包含所述至少一种材料。牺牲结构106的至少一种材料可(举例来说)包括绝缘材料(例如，与绝缘结构108的绝缘材料不同的绝缘材料)、半导电材料及导电材料中的一或多者，上述材料可经配制以相对于绝缘结构108的绝缘材料而被选择性地移除。在一些实施例中，牺牲结构106包括至少一种绝缘材料，例如氧化物材料(例如，二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝或上述各项的组合)、氮化物材料(例如，氮化硅)、氮氧化物材料(例如，氮氧化硅)、无定形碳中的一或多者。在额外实施例中，牺牲结构106包括至少一种半导电材料，例如未经掺杂的多晶硅。在另外实施例中，牺牲结构106包括至少一种导电材料，例如经导电性掺杂的多晶硅。牺牲结构106中的每一者可独立地是基本上同质的或基本上异质的。在一些实施例中，牺牲结构106中的每一者是基本上同质的。在另外实施例中，牺牲结构106中的至少一者是基本上异质的。牺牲结构106中的一或多者可(举例来说)由至少两种不同材料的堆叠(例如，层压)形成且包含所述堆叠。在一些实施例中，牺牲结构106中的每一者由氮化硅形成且包含氮化硅。牺牲结构106可各自是基本上平坦的，且可各自独立地展现任何所要厚度。
牺牲结构106中的每一者可彼此基本上相同(例如，展现基本上相同的材料组合物、材料分布、大小及形状)，或牺牲结构106中的至少一者可与牺牲结构106中的至少另一者不同(例如，展现不同材料组合物、不同材料分布、不同大小及不同形状中的一或多者)。作为非限制性实例，第一牺牲结构106a、第二牺牲结构106b、第三牺牲结构106c、第四牺牲结构106d及第五牺牲结构106e中的每一者可展现基本上相同的材料组合物、材料分布及厚度。作为另一非限制性实例，第一牺牲结构106a、第二牺牲结构106b、第三牺牲结构106c、第四牺牲结构106d及第五牺牲结构106e中的至少一者可展现与第一牺牲结构106a、第二牺牲结构106b、第三牺牲结构106c、第四牺牲结构106d及第五牺牲结构106e中的至少另一者不同的材料组合物、材料分布及厚度中的一或多者。在一些实施例中，牺牲结构106中的每一者与牺牲结构106的其它每一者基本上相同。
绝缘材料108可由至少一种绝缘材料形成且包含至少一种绝缘材料，例如氧化物材料(例如，二氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝或上述各项的组合)、氮化物材料(例如，氮化硅)、氮氧化物材料(例如，氮氧化硅)、无定形碳中的一或多者。绝缘结构108中的每一者可独立地是基本上同质的或基本上异质的。在一些实施例中，绝缘结构108中的每一者是基本上同质的。在额外实施例中，绝缘结构108中的至少一者是基本上异质的。绝缘结构108中的一或多者可(举例来说)由至少两种不同绝缘材料的堆叠(例如，层压)形成且包含所述堆叠。在一些实施例中，绝缘结构108中的每一者由二氧化硅形成且包含二氧化硅。绝缘结构108可各自是基本上平坦的，且可各自独立地展现任何所要厚度。
绝缘结构108中的每一者可彼此基本上相同(例如，展现基本上相同的材料组合物、材料分布、大小及形状)，或绝缘结构108中的至少一者可与绝缘结构108中的至少另一者不同(例如，展现不同材料组合物、不同材料分布、不同大小及不同形状中的一或多者)。作为非限制性实例，第一绝缘结构108a、第二绝缘结构108b、第三绝缘结构108c、第四绝缘结构108d及第五绝缘结构108e中的每一者可展现基本上相同的材料组合物、材料分布及厚度。作为另一非限制性实例，第一绝缘结构108a、第二绝缘结构108b、第三绝缘结构108c、第四绝缘结构108d及第五绝缘结构108e中的至少一者可展现与第一绝缘结构108a、第二绝缘结构108b、第三绝缘结构108c、第四绝缘结构108d及第五绝缘结构108e中的至少另一者不同的材料组合物、材料分布及厚度中的一或多者。在一些实施例中，绝缘结构108中的每一者与绝缘结构108中的其它每一者基本上相同。
如图1A中所展示，在一些实施例中，牺牲结构106与绝缘结构108的交替序列开始于牺牲结构106中的一者。在额外实施例中，牺牲结构106及绝缘结构108展现相对于彼此的不同布置。举非限制性实例，牺牲结构106与绝缘结构108可布置成开始于绝缘结构108中的一者的交替序列。在一些实施例中，层级110中的每一者包含位于牺牲结构106中的一者上或上方的绝缘结构108中的一者。在额外实施例中，层级110中的每一者包含位于绝缘结构108上或上方的牺牲结构106中的一者。
堆叠结构104可展现在第一端111与第二相对端112之间延伸的细长形状(例如，矩形形状)。堆叠结构104的第一端111及第二相对端112可各自或可各自稍后耦合到包含半导体装置结构100(例如一或多个存储器单元阵列(例如，垂直存储器单元阵列))的半导体装置(例如，存储器装置)的其它组件。
包含其层级110中的每一者的堆叠结构104可使用本文中未详细描述的常规过程(例如，常规沉积过程、常规材料移除过程)及常规处理装备来形成。举非限制性实例，牺牲结构106及绝缘结构108可通过原位生长、旋涂、毯覆式涂布、化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、原子层沉积(ALD)及物理气相沉积(PVD)中的一或多者形成。
接下来参考图1B，可在堆叠结构104的一部分上或上方形成掩蔽结构114(例如，硬掩模结构)。掩蔽结构114可由至少一种材料(例如，至少一种硬掩模材料)形成且包含所述至少一种材料，所述至少一种材料适合于用作蚀刻掩模以将堆叠结构104的部分(例如，层级110的部分，包含未被掩蔽结构114覆盖的牺牲结构106的部分及绝缘结构108的部分)图案化以形成至少一个阶梯结构，如下文所更详细地描述。堆叠结构104可相对于掩蔽结构114而可选择性地蚀刻。如本文中所使用，如果材料展现出是另一材料的蚀刻速率的至少约五倍(5x)大(例如约十倍(10x)大、约二十倍(20x)大或约四十倍(40x)大)的蚀刻速率，那么所述材料相对于另一材料是“可选择性地蚀刻的”。作为非限制性实例，至少在其中牺牲结构106包括氮化硅且绝缘结构108包括二氧化硅或反之亦然的实施例中，掩蔽结构114可由掺杂金属的碳、多晶硅、钨及铝中的一或多者形成且包含其中的一或多者。作为另一非限制性实例，至少在其中牺牲结构106包括多晶硅(例如，未经掺杂多晶硅、经掺杂多晶硅)且绝缘结构108包括二氧化硅或反之亦然的实施例中，掩蔽结构114可由掺杂金属的碳、氮化硅、钨及铝中的一或多者形成且包含其中的一或多者。如果掩蔽结构114由掺杂金属的碳形成且包含掺杂金属的碳，那么所述金属可(举例来说)包括硼、钨及镍中的一或多者，且可构成掺杂金属的碳的从约1.0重量百分比(wt％)到约30.0wt％。掩蔽结构114可以是同质的(例如，可包括单一种材料层)，或可以是异质的(例如，可包括展现至少两个不同材料层的堆叠)。
可至少部分地基于随后将形成于堆叠结构104中的一或多个阶梯结构的所要位置及所要尺寸而选择掩蔽结构114的尺寸及位置。举非限制性实例，如图1B中所展示，掩蔽结构114可具有小于堆叠结构104的宽度W1的宽度W2，且可非中心地定位于堆叠结构104上方。未被掩蔽结构114覆盖(例如，未下伏于掩蔽结构114)的堆叠结构104的部分的宽度可对应于随后将形成于堆叠结构104中的一或多个阶梯结构的宽度(例如，与其相同)。在额外实施例中，掩蔽结构114可展现不同宽度W2及在衬底102上方的不同位置中的一或多者。作为非限制性实例，掩蔽结构114可具有小于堆叠结构104的宽度W1的宽度W2，且可中心地定位于堆叠结构104上或上方。掩蔽结构114可形成于堆叠结构104上或上方达任何所要厚度。在一些实施例中，掩蔽结构114展现在从约10纳米(nm)到约500nm(例如，从约10nm到约300nm，或从约10nm到约100nm)的范围内的厚度。
掩蔽结构114可使用本文中未详细描述的常规过程(例如，常规沉积过程、例如原位生长、旋涂、毯覆式涂布、CVD、PECVD、ALD及PVD中的至少一者；常规光学光刻过程；常规材料移除过程)及常规处理装备来形成。
接下来参考图1C，可在堆叠结构104的暴露(例如，未被覆盖)部分及掩蔽结构114上或上方形成光致抗蚀剂116。举例来说，如图1C中所展示，光致抗蚀剂116可形成于未被掩蔽结构114覆盖的堆叠结构104的至少一个上部表面的部分上(例如，第五绝缘结构108e的上部表面的部分上)及掩蔽结构114的表面(例如，至少一个上部表面、至少一个侧表面)上。光致抗蚀剂116可用作掩模以移除(例如，蚀刻)牺牲结构106与绝缘结构108的层级110的部分且形成楼梯台阶型结构，如下文所更详细地描述。光致抗蚀剂116可由常规光致抗蚀剂材料形成且包含常规光致抗蚀剂材料，例如常规正感光(positivetone)光致抗蚀剂材料或常规负感光光致抗蚀剂材料。适合的光致抗蚀剂材料在本项技术中是熟知的，且因此本文中未详细描述。光致抗蚀剂116可与13.7nm、157nm、193nm、248nm或365nm波长系统兼容；与193nm波长浸没系统兼容；及/或与电子束光刻系统兼容。
光致抗蚀剂116可经形成为与堆叠结构104及掩蔽结构114的形貌不保形。举例来说，如图1C中所展示，光致抗蚀剂116可经形成以展现和光致抗蚀剂116与堆叠结构104的部分及邻近于堆叠结构104(例如，直接在掩蔽结构114下方)的掩蔽结构114之间的界面的非平坦形貌不保形(例如，不相同)的基本上平坦的上部表面。换句话说，光致抗蚀剂116的上部边界(例如，上部表面)可以是基本上平坦的，且光致抗蚀剂116的下部边界(例如，下部表面)可以是至少部分地非平坦的。下部边界的至少部分地非平坦形貌可与邻近下部边界的堆叠结构104的部分及掩蔽结构114的非平坦形貌互补。因此，光致抗蚀剂116可跨越光致抗蚀剂116的宽度(例如，宽度W1)而展现可变(例如，非均一、非恒定)厚度。举例来说，如图1C中所展示，形成于堆叠结构104未被掩蔽结构114覆盖的部分上或上方的光致抗蚀剂116的部分可厚于形成于掩蔽结构114上或上方的光致抗蚀剂116的其它部分。
光致抗蚀剂116可使用本文中未详细描述的常规过程(例如，常规沉积过程，例如原位生长、旋涂、毯覆式涂布、CVD、PECVD、ALD及PVD中的至少一者；常规材料移除过程)及常规处理装备来形成。
接下来参考图1D，使用掩蔽结构114及光致抗蚀剂116的剩余部分(例如，光致抗蚀剂116未上覆于掩蔽结构114的剩余部分)作为移除(例如，蚀刻)掩模来使半导体装置结构100经受第一材料移除过程以移除光致抗蚀剂116的第一部分，且移除(例如，蚀刻)第五层级110e的一部分(例如，包含第五绝缘结构108e及第五牺牲结构106e中的每一者的部分)达第一宽度。所述第一宽度可对应于将通过后续处理(例如，后续材料移除过程)而形成的第一台阶(例如，纵向地最低台阶，与衬底102的台阶纵向地最接近)的宽度，如下文更详细地描述。第一台阶可(举例来说)包括第一牺牲结构106a及第一绝缘结构108a的未被牺牲结构106与绝缘结构108的层级110中的至少另一者覆盖的部分。
如图1D中所展示，在一些实施例中，第一材料移除过程可被控制，使得基本上维持光致抗蚀剂116上覆于掩蔽结构114的部分(例如，基本上未被第一材料移除过程移除)。因此，光致抗蚀剂116被第一材料移除过程移除的第一部分的宽度可与被第一材料移除过程移除的第五层级110e的第一宽度基本上相同。在额外实施例中，上覆于掩蔽结构114的光致抗蚀剂116中的一些被第一材料移除过程移除。举例来说，除了未上覆于掩蔽结构114的光致抗蚀剂116中的一些之外，可移除上覆于掩蔽结构114且定位成与掩蔽结构114的横向边界(例如，侧表面)横向地接近的光致抗蚀剂116中的一些。因此，在此类实施例中，光致抗蚀剂116被第一材料移除过程移除的第一部分的宽度可不同于(例如，大于)被第一材料移除过程移除的第五层级110e的第一宽度。
第一材料移除过程可包含：以光学光刻方式处理光致抗蚀剂116以移除光致抗蚀剂116的第一部分，及接着使用至少一个蚀刻过程来移除未被掩蔽结构114中的一或多者覆盖的第五层级110e(例如，包含第五绝缘结构108e及第五牺牲结构106e中的每一者的一部分)的一部分及光致抗蚀剂116的剩余部分。举例来说，可通过光罩将光致抗蚀剂116暴露于适当辐射波长(例如，13.7nm、157nm、193nm、248nm、365nm)下，且接着进行显影以移除光致抗蚀剂116的第一部分，且暴露第五绝缘结构108e的一部分，可使用蚀刻过程(例如，各向异性蚀刻过程，例如干蚀刻过程)来选择性地移除第五绝缘结构108e的经暴露部分以暴露第五牺牲结构106e的一部分，且接着可使用另一蚀刻过程(例如，另一各向异性蚀刻过程，例如另一干蚀刻过程)来选择性地移除第五牺牲结构106e的经暴露部分以暴露第四绝缘结构108d的一部分。第一材料移除过程的过程参数(例如，辐射波长、显影剂、蚀刻剂、暴露时间)可依据掩蔽结构114、光致抗蚀剂116、绝缘结构108及牺牲结构106的配置(例如，材料组合物、材料分布、厚度、布置)来定夺，且在本文中未做详细描述。
接下来参考图1E，可使半导体装置结构100经受第二材料移除过程以移除(例如，修整)光致抗蚀剂116的第二部分，且移除(例如，蚀刻)堆叠结构104的层级110的额外部分。第二材料移除过程可移除第五层级110e的另一部分(例如，包含第五绝缘结构108e及第五牺牲结构106e中的每一者的另一部分)达第二宽度，且也可移除第四层级110d的一部分(例如，包含第四绝缘结构108d及第四牺牲结构106d中的每一者的一部分)达第一宽度。上述对层级110的额外部分的移除可使用掩蔽结构114及光致抗蚀剂116的新剩余部分(例如，未上覆于掩蔽结构114的光致抗蚀剂116的新剩余部分)作为移除(例如，蚀刻)掩模。第二宽度可对应于将通过后续处理(例如，后续材料移除过程)形成的第二台阶(例如，纵向地上覆于且邻近第一台阶的台阶)的宽度，如下文将更详细地描述。第二台阶可(举例来说)包括第二牺牲结构106b及第二绝缘结构108b的未被牺牲结构106与绝缘结构108的层级110的至少另一者覆盖的部分。
第五层级110e被第二材料移除过程移除的第二宽度的量值可与第五层级110e被第一材料移除过程移除的第一宽度基本上相同或不同。在一些实施例中，第五层级110e被第二材料移除过程移除的第二宽度的量值可与第五层级110e被第一材料移除过程移除的第一宽度基本上相同。在额外实施例中，第五层级110e被第二材料移除过程移除的第二宽度的量值大于第五层级110e被第一材料移除过程移除的第一宽度。在另外实施例中，第五层级110e被第二材料移除过程移除的第二宽度的量值小于第五层级110e被第一材料移除过程移除的第一宽度。
第二材料移除过程可包含：以光学光刻方式处理光致抗蚀剂116以移除光致抗蚀剂116的第二部分，及接着使用至少一个蚀刻过程来移除第五层级110e(例如，包含第五绝缘结构108e及第五牺牲结构106e中的每一者的一部分)及第四层级110d(例如，包含第四绝缘结构108e及第四牺牲结构106e中的每一者的一部分)的未被掩蔽结构114及光致抗蚀剂116的新剩余部分中的一或多者覆盖的部分。举例来说，可通过光罩使光致抗蚀剂116暴露于适当辐射波长(例如，13.7nm、157nm、193nm、248nm、365nm)下且接着进行显影以修整来自光致抗蚀剂116的第二部分，且暴露第五绝缘结构108e的额外部分，可使用蚀刻过程(例如，各向异性蚀刻过程，例如干蚀刻过程)来选择性地移除第五绝缘结构108e的额外经暴露部分及第四绝缘结构108d的经暴露部分以暴露第五牺牲结构106e的额外部分及第四牺牲结构106d的一部分，且接着可使用另一蚀刻过程(例如，另一各向异性蚀刻过程，例如另一干蚀刻过程)来选择性地移除第五牺牲结构106e的额外经暴露部分及第四牺牲结构106d的经暴露部分以暴露第四绝缘结构108d的额外部分及第三绝缘结构108c的一部分。第二材料移除过程的过程参数(例如，辐射波长、显影剂、蚀刻剂、暴露时间)可依据掩蔽结构114、光致抗蚀剂116、绝缘结构108及牺牲结构106的配置(例如，材料组合物、材料分布、厚度、布置)来定夺，且在本文中未做详细描述。在一些实施例中，第二材料移除过程的持续时间及端点方案与第一材料移除过程的持续时间及端点方案基本上相同。在额外实施例中，第二材料移除过程的持续时间及端点方案中的一或多者与第一材料移除过程的持续时间及端点方案中的一或多者不同。
接下来参考图1F，可使半导体装置结构100经受额外材料移除过程以移除(例如，修整)光致抗蚀剂116、牺牲结构106及绝缘结构108的额外部分且形成包含由层级110的部分(例如，端、经暴露表面)界定的台阶118的楼梯台阶型结构120。举例来说，如图1F中所展示，额外材料移除过程可形成由第一层级110a的经暴露表面界定的第一台阶118a、由第二层级110b的横向端界定的第二台阶118b、由第三层级110c的横向端界定的第三台阶118c、由第四层级110d的横向端界定的第四台阶118d及由第五层级110e的横向端界定的第五台阶118e。额外材料移除过程可移除(例如，修整)光致抗蚀剂116对应于台阶118的宽度的额外部分。举例来说，第三材料移除过程可移除光致抗蚀剂116对应于第三台阶118c的宽度的第三宽度，且第四材料移除过程可移除光致抗蚀剂116对应于第四台阶118d的宽度的第四宽度。楼梯台阶型结构120的第五台阶118e的宽度可对应于第五层级110e在额外材料移除过程之后剩余的至少一部分。
楼梯台阶型结构120中的每一者中所包含的台阶118的数目可与堆叠结构104中的层级110的数目基本上相同(例如，等于)或不同(例如，小于或大于)。在一些实施例中，楼梯台阶型结构120中所包含的台阶118的数目与堆叠结构104中的层级110的数目相同。作为非限制性实例，如图1F中所展示，楼梯台阶型结构120可包含至少部分地由堆叠结构104的五个(5)层级110(例如，层级110a到110e)的部分(例如，经暴露上部表面、经暴露侧表面)界定的五个(5)台阶118。在额外实施例中，楼梯台阶型结构120可包含不同数目个台阶118(例如，小于五个(5)台阶118、大于五个(5)台阶118)。举例来说，在额外实施例中，楼梯台阶型结构120中所包含的台阶118的数目小于堆叠结构104中的层级110的数目。作为非限制性实例，楼梯台阶型结构120可包含至少部分地由小于堆叠结构104的全部五个(5)层级110的部分(例如，经暴露上部表面、经暴露侧表面)界定的小于五个(5)台阶118(例如，四个(4)台阶118、三个(3)台阶118、两个(2)台阶118等)。
光致抗蚀剂116的被额外材料移除过程中的每一者移除的每一额外宽度的量值可基本上相同，或被额外材料移除过程中的至少一者移除的至少一个额外宽度可与被额外材料移除过程中的至少一者移除的至少另一额外宽度不同。在一些实施例中，层级110被额外材料移除过程移除的额外宽度的量值彼此基本上相同。举例来说，层级110被额外材料移除过程移除的额外宽度的量值可各自与第五层级110e被第一材料移除过程移除的第一宽度及/或第五层级110e被第二材料移除过程移除的第二宽度基本上相同。在额外实施例中，层级110被额外材料移除过程中的至少一者移除的至少一个额外宽度的量值大于层级110被额外材料移除过程中的至少另一者移除的至少另一额外宽度的量值。在另外实施例中，层级110被额外材料移除过程中的至少一者移除的至少一个额外宽度的量值小于层级110被额外材料移除过程中的至少另一者移除的至少另一额外宽度的量值。
额外材料移除过程可各自包含：以光学光刻方式处理光致抗蚀剂116以移除光致抗蚀剂116的额外宽度，及接着使用至少一个蚀刻过程来移除层级110的未被掩蔽结构114及光致抗蚀剂116的新剩余部分中的一或多者覆盖的部分。额外材料移除过程的过程参数(例如，辐射波长、显影剂、蚀刻剂、暴露时间)可依据掩蔽结构114、光致抗蚀剂116、绝缘结构108及牺牲结构106的配置(例如，材料组合物、材料分布、厚度、布置)来定夺，且在本文中未详细描述。在一些实施例中，额外材料移除过程中的一或多者的持续时间及端点方案与第一材料移除过程、第二材料移除过程及额外材料移除过程彼此的持续时间及端点方案基本上相同。在额外实施例中，额外材料移除过程中的一或多者的持续时间及端点方案中的一或多者与第一材料移除过程、第二材料移除过程及额外材料移除过程中的至少另一者中的一或多者的持续时间及端点方案中的一或多者不同。
因此，根据本发明的实施例，一种形成半导体装置结构的方法包括：在衬底上方形成堆叠结构，所述堆叠结构包括若干层级，所述层级各自独立地包括牺牲结构及纵向地邻近所述牺牲结构的绝缘结构。在堆叠结构的一部分上方形成掩蔽结构。在掩蔽结构上方及在堆叠结构的未被掩蔽结构覆盖的额外部分上方形成光致抗蚀剂。使光致抗蚀剂及堆叠结构经受一系列材料移除过程以选择性地移除光致抗蚀剂的部分及堆叠结构的未被掩蔽结构及光致抗蚀剂的剩余部分中的一或多者覆盖的部分以形成楼梯台阶型结构。
接下来参考图1G，在形成楼梯台阶型结构120之后，半导体装置结构100可经受额外处理。举非限制性实例，且如下文更详细地描述，掩蔽结构114(图1F)及光致抗蚀剂116(图1F)(如果存在的话)的剩余部分可被移除，层级110的牺牲结构106(图1F)的至少一些部分可被移除且利用导电结构122(例如，导电栅极、导电板)来替换以形成导电堆叠结构126，且可形成导电接触结构124以提供与导电堆叠结构126的导电结构122的电接触。
掩蔽结构114(图1F)及光致抗蚀剂116(图1F)(如果存在的话)的剩余部分可使用本文中未详细描述的一或多个常规材料移除过程而各自独立地被移除。举非限制性实例，掩蔽结构114及光致抗蚀剂116的剩余部分可通过至少一个常规蚀刻过程(例如，常规湿蚀刻过程、常规干蚀刻过程)而各自独立地被选择性地移除。可同时地、循序地或以上述两种方式的组合来移除掩蔽结构114及光致抗蚀剂116的剩余部分。举例来说，可使用第一材料移除过程来移除光致抗蚀剂116的剩余部分，且接着可使用第二材料移除过程来移除掩蔽结构114的剩余部分。作为另一实例，可使用一或多个材料移除过程来基本上同时地移除掩蔽结构114及光致抗蚀剂116中的每一者的剩余部分。
导电堆叠结构126的导电结构122可由至少一种导电材料形成且包含所述至少一种导电材料，例如金属、金属合金、导电金属氧化物、导电金属氮化物、导电金属硅化物、经导电性掺杂半导体材料或上述各项的组合。举非限制性实例，导电结构122可由以下各项中的一或多者形成且包含以下各项中的一或多者：钨、氮化钨、镍、钽、氮化钽、硅化钽、铂、铜、银、金、铝、钼、钛、氮化钛、硅化钛、氮化钛硅、氮化钛铝、氮化钼、铱、氧化铱、钌、氧化钌及经导电性掺杂的硅。在一些实施例中，导电结构122由钨形成且包含钨。
导电堆叠结构126中所包含的导电结构122的数目可与导电堆叠结构126中的层级110的数目基本上相同(例如，等于)或不同(例如，小于或大于)。在一些实施例中，导电堆叠结构124中所包含的导电结构122的数目与导电堆叠结构126中的层级110的数目相同。作为非限制性实例，如图1G中所展示，导电堆叠结构126可包含五个(5)导电结构122(例如，第一导电结构122a、第二导电结构122b、第三导电结构122c、第四导电结构122d及第五导电结构122e)，所述五个导电结构122是通过移除并替换堆叠结构104(图1F)的五个(5)牺牲结构106(图1F)(例如，第一牺牲结构106a、第二牺牲结构106b、第三牺牲结构106c、第四牺牲结构106d及第五牺牲结构106e)的部分而形成的。在额外实施例中，导电堆叠结构126可包含不同数目个导电结构122(例如，小于五个(5)导电结构122、大于五个(5)导电结构122)。举例来说，在额外实施例中，导电堆叠结构126中所包含的导电结构122的数目小于导电堆叠结构126中的层级110的数目。
导电结构122可通过以下步骤形成：选择性地移除相对于绝缘结构108(图1F)的牺牲结构106(图1F)的部分以形成横向地延伸到层级110中的每一者中的凹入区，且接着利用至少一种导电材料来至少部分地(例如，基本上)填充凹入区。所述凹入区可通过以下方式形成：使堆叠结构104经受采用蚀刻化学品的至少一个蚀刻处理(例如，各向同性蚀刻过程)，其中牺牲结构106的材料(例如，绝缘材料、半导电材料)相对于绝缘结构108的材料而被选择性地移除。举非限制性实例，如果牺牲结构106由氮化硅形成且包含氮化硅，而且绝缘结构108由二氧化硅形成且包含二氧化硅，那么可将堆叠结构104暴露于包括磷酸的蚀刻剂下以选择性地移除绝缘结构108邻近堆叠结构104的经暴露横向表面的部分。此后，可在凹入区内形成(例如，投放、沉积)导电材料以形成导电结构122。
在额外实施例中，并不是选择性地移除并替换牺牲结构106(图1F)的部分以形成导电堆叠结构126，而是可选择性地移除并利用导电材料来替换绝缘结构108(图1F)的部分以形成导电堆叠结构。除了此导电堆叠结构的交替的导电结构与绝缘结构的序列(例如，次序)及和牺牲结构106的材料性质与绝缘结构108的材料性质相比相关联的差异(如果存在的话)之外，此导电堆叠结构与图1G中所描绘的导电堆叠结构126相比在功能性及/或可操作性方面可基本上类似且可具有很少的差异或无差异。
因此，根据本发明的实施例，一种形成半导体装置结构的方法包括：在衬底上方形成包括非导电层级的非导电堆叠结构，非导电层级中的每一者独立地包括彼此纵向地邻近且具有彼此不同的材料组合物的至少两个结构。在非导电堆叠结构的上部表面的一部分上方形成掩蔽结构，掩蔽结构具有与非导电堆叠结构的非导电层级中的每一者的至少两个结构不同的材料组合物。在掩蔽结构及非导电堆叠结构的经暴露表面上方形成非保形光致抗蚀剂。使用掩蔽结构及光致抗蚀剂的部分作为掩模来使非导电堆叠结构经受多种材料移除过程以在非导电堆叠结构中形成楼梯台阶型结构，所述楼梯台阶型结构定位成横向地邻近掩蔽结构。利用导电材料来替换非导电层级中的每一者的至少两个结构中的一者的至少一部分以在衬底上方形成包括部分地导电层级的导电堆叠结构。
继续参考图1G，导电接触结构124可经形成以提供与导电堆叠结构126的导电结构122(例如，第一层级110a的第一导电结构122a、第二层级110b的第二导电结构122b、第三层级110c的第三导电结构122c、第四层级110d的第四导电结构122d及第五层级110e的第五导电结构122e)中的一或多者(例如，每一者)的电接触。导电接触结构124可(举例来说)形成于部分地界定楼梯台阶型结构120的台阶118的导电结构122的部分上或上方。举例来说，如图1G中所展示，第一导电接触结构124a可形成于部分地界定第一台阶118a的第一导电结构122a的一部分上或上方，第二导电接触结构124b可形成于部分地界定第二台阶118b的第二导电结构122b的一部分上或上方，第三导电接触结构124c可形成于部分地界定第三台阶118c的第三导电结构122c的一部分上或上方，第四导电接触结构124d可形成于部分地界定第四台阶118d的第四导电结构122d的一部分上或上方，且第五导电接触结构124e可形成于部分地界定第五台阶118e的第五导电结构122e的一部分上或上方。在额外实施例中，导电接触结构124可经形成以展现与图1G中所展示的配置不同的配置。举非限制性实例，导电接触结构124可经形成以从导电结构122中的每一者纵向地延伸穿过楼梯台阶型结构120且到达衬底102(例如，纵向地朝向衬底102，而不是纵向地远离衬底102或除了纵向地远离衬底102之外)。换句话说，本发明并不限於形成从半导体装置结构100的导电结构122沿纵向地远离衬底102的方向而纵向地延伸的导电接触结构124。
导电接触结构124可由至少一种导电材料形成且包含至少一种导电材料，例如金属(例如，钨、钛、钼、铌、钒、铪、钽、铬、锆、铁、钌、锇、钴、铑、铱、镍、钯、铂、铜、银、金、铝)、金属合金(例如，基于钴的合金、基于铁的合金、基于镍的合金、基于铁及镍的合金、基于钴及镍的合金、基于铁及钴的合金、基于钴及镍及铁的合金、基于铝的合金、基于铜的合金、基于镁的合金、基于钛的合金、钢、低碳钢、不锈钢)、含导电的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、经导电性掺杂的半导体材料(例如，经导电性掺杂的硅、经导电性掺杂的锗，经导电性掺杂的硅锗)或上述各项的组合。导电接触结构124中的每一者具有基本上相同的材料组合物，或导电接触结构124中的至少一者可具有与导电接触结构124中的至少另一者不同的材料组合物。
半导体装置结构100中所包含的导电接触结构124的数目可与导电堆叠结构126中的层级110的数目基本上相同(例如，等于)或不同(例如，小于或大于)。在一些实施例中，半导体装置结构100中所包含的导电接触结构124的数目与导电堆叠结构126中所包含的层级110的数目相同。作为非限制性实例，如图1G中所展示，半导体装置结构100可包含各自独立地耦合到导电堆叠结构126的五个(5)层级110(例如，层级110a到110e)中的一者的五个(5)导电接触结构124。在额外实施例中，半导体装置结构100可包含不同数目个导电接触结构124(例如，小于五个(5)导电接触结构124，大于五个(5)导电接触结构124)。举例来说，在额外实施例中，半导体装置结构100中所包含的导电接触结构124的数目小于导电堆叠结构126中所包含的层级110的数目。作为另一实例，在另外实施例中，半导体装置结构100中所包含的导电接触结构124的数目大于导电堆叠结构126中所包含的层级110的数目。
导电接触结构124可以基本上均一地(例如，均匀地)彼此间隔开，或可以非均一地(例如，非均匀地)彼此间隔开。邻近导电接触结构124之间的距离的量值可至少部分地取决于其上方定位着邻近导电接触结构124的台阶118的宽度。导电接触结构124可经形成以通常中心地定位于楼梯台阶型结构120的台阶118中的每一者上或上方。因此，如果与邻近导电接触结构124相关联的邻近台阶118基本上相同，那么邻近导电接触结构124之间的距离可基本上相同，或所述距离根据与邻近导电接触结构124相关联的邻近台阶118的宽度的变动(例如，差异)而变化。
导电接触结构124可通过本文中未详细描述的常规过程(例如，常规材料沉积过程、常规材料移除过程)形成。举非限制性实例，可在半导体装置结构100的至少楼梯台阶型结构120上或上方形成绝缘材料(例如，氧化硅、氮化硅、硼磷硅酸盐玻璃、旋涂电介质)，可穿过绝缘材料及部分地界定层级110的台阶118的绝缘结构108的部分形成开口(例如，导通孔、孔口)以暴露下伏导电结构122的接触区，且可利用导电材料来填充开口以形成导电接触结构124。
图2图解说明半导体装置200(例如，垂直存储器装置，例如3D NAND快闪存储器装置)的一部分的部分剖面透视图，半导体装置200包含：半导体装置结构202，其包含界定楼梯台阶型结构206的导电结构与绝缘结构的层级204；及接触结构208，其电连接到楼梯台阶型结构206的台阶。半导体装置结构202(例如，包含导电结构与绝缘结构的层级204、楼梯台阶型结构206及接触结构208)可与先前关于图1A到1G所描述的半导体装置结构100基本上类似且可以与其基本上相同的方式形成。半导体装置200可进一步包含彼此串联耦合的存储器单元214的垂直串212、数据线216(例如，位线)、源层级218、存取线210、第一选择栅极220(例如，上部选择栅极、漏极选择栅极(SGD))、选择线222、第二选择栅极224(例如，下部选择栅极、源选择栅极(SGS))及额外接触结构226。存储器单元214的垂直串212垂直地且正交于导电线及层级(例如，数据线216、源层级218、半导体装置结构202的层级204、存取线210、第一选择栅极220、选择线222、第二选择栅极224)而延伸，且接触结构208及额外接触结构226可如所展示地将组件电耦合到彼此(例如，选择线222耦合到第一选择栅极220，存取线210耦合到半导体装置结构202的层级204)。半导体装置200还可包含定位于存储器单元214下方的控制单元228，控制单元228可包含串驱动器电路、通道门、用于选择栅极的电路、用于选择导电线(例如，数据线216、存取线210)的电路、用于放大信号的电路及用于感测信号的电路中的一或多者。控制单元228可(举例来说)电耦合到数据线216、源层级218、存取线210、第一选择栅极220及第二选择栅极224，举例来说。
因此，根据本发明的实施例，半导体装置包括导电堆叠结构、单一楼梯台阶型结构及导电接触结构。导电堆叠结构包括各自包括至少一个导电结构及纵向地邻近所述至少一个导电结构的至少一个绝缘结构的层级。单一楼梯台阶型结构具有包括导电堆叠结构的层级的横向端的台阶，且定位成横向地邻近导电堆叠结构的基本上平面的横向表面。导电接触结构与单一阶梯结构的台阶物理接触。
如与常规方法及常规结构相比，本发明的方法及结构可减小用于形成半导体装置(例如，存储器装置，例如3D NAND快闪存储器装置)的一或多个楼梯台阶型结构的横向尺寸。横向尺寸的减小可准许半导体装置的若干区除了本可用于常规楼梯台阶型结构配置之外，还用于额外目的(例如，通孔、互连结构、控制单元)。如与常规的方法及结构相比，本发明的方法及结构可较少成本(例如，制造成本、材料成本)及性能、扩缩性、效率及简单性。
虽然本发明易于发生各种修改及替代形式，但已在图式中以实例方式展示且在本文中详细描述了特定实施例。然而，本发明并不限于所揭示的特定形式。相反，本发明将涵盖归属于以下权利要求书及其合法等效形式的范围内的所有修改、等效形式及替代形式。

Claims (20)

1.一种形成半导体装置结构的方法，其包括：
在衬底上方形成堆叠结构，所述堆叠结构包括若干层级，所述层级各自独立地包括牺牲结构及纵向地邻近所述牺牲结构的绝缘结构；
在所述堆叠结构的一部分上方形成掩蔽结构；
在所述掩蔽结构上方且在所述堆叠结构的未被所述掩蔽结构覆盖的额外部分上方形成光致抗蚀剂；及
使所述光致抗蚀剂及所述堆叠结构经受一系列材料移除过程，以选择性地移除所述光致抗蚀剂的部分及所述堆叠结构的未被所述掩蔽结构及所述光致抗蚀剂的剩余部分中的一或多者覆盖的部分，以形成楼梯台阶型结构。
2.根据权利要求1所述的方法，其中在衬底上方形成堆叠结构包括：
将所述层级中的一或多者的所述牺牲结构形成为包括氮化硅及多晶硅中的一或多者；及
将所述层级中的一或多者的所述绝缘结构形成为包括二氧化硅。
3.根据权利要求1所述的方法，其中在所述堆叠结构的一部分上方形成所述掩蔽结构包括：将所述掩蔽结构形成为包括与所述层级中的每一者的所述牺牲结构及所述绝缘结构的材料组合物不同的材料组合物。
4.根据权利要求3所述的方法，其进一步包括将所述掩蔽结构选择成包括掺杂金属的碳、多晶硅、氮化硅、钨及铝中的一或多者。
5.根据权利要求4所述的方法，其中选择所述掩蔽结构包括将所述掩蔽结构选择成包括掺杂金属的碳，所述掺杂金属的碳包括从约1.0重量百分比的金属到约30.0重量百分比的金属。
6.根据权利要求1所述的方法，其中在所述掩蔽结构上方且在所述堆叠结构的未被所述掩蔽结构覆盖的额外部分上方形成光致抗蚀剂包括将所述光致抗蚀剂形成为包括：
纵向地邻近所述堆叠结构及所述掩蔽结构的至少部分地非平坦下部边界；及
与所述至少部分地非平坦下部边界相对的基本上平坦上部边界。
7.根据权利要求1所述的方法，其中使所述光致抗蚀剂及所述堆叠结构经受一系列材料移除过程包括：
使所述光致抗蚀剂及所述堆叠结构经受第一材料移除过程，所述第一材料移除过程包括：
使所述光致抗蚀剂经受第一光学光刻过程以移除所述光致抗蚀剂的与所述掩蔽结构的横向边界接近的第一部分；及
使所述堆叠结构的所述层级中的一或多者经受至少一个蚀刻过程以移除所述层级中的所述一或多者的未被所述掩蔽结构及所述光致抗蚀剂的所述剩余部分覆盖的部分；及
在所述第一材料移除过程之后，使所述光致抗蚀剂及所述堆叠结构经受第二材料移除过程，所述第二材料移除过程包括：
使所述光致抗蚀剂经受第二光学光刻过程以移除所述光致抗蚀剂的第二部分；及
使所述堆叠结构的所述层级中的两者或多于两者经受至少一个额外蚀刻过程以移除所述层级中的所述两者或多于两者的未被所述掩蔽结构及所述光致抗蚀剂的新剩余部分覆盖的部分。
8.根据权利要求7所述的方法，其中使所述层级中的一或多者经受至少一个蚀刻过程包括：
使直接位于所述光致抗蚀剂下方的层级的所述绝缘结构经受第一各向异性蚀刻以移除所述绝缘结构的一部分达第一宽度；及
使所述层级的所述牺牲结构经受第二各向异性蚀刻以移除所述牺牲结构的一部分达所述第一宽度。
9.根据权利要求8所述的方法，其中使所述层级中的两者或多于两者经受至少一个额外蚀刻过程包括：
使所述层级的所述绝缘结构及直接位于所述层级下方的另一层级的绝缘结构中的每一者经受第三各向异性蚀刻，以移除所述层级的所述绝缘结构的另一部分达第二宽度且移除所述另一层级的所述绝缘结构的一部分达所述第一宽度；及
使所述层级的所述牺牲结构及所述另一层级的牺牲结构中的每一者经受第四各向异性蚀刻，以移除所述层级的所述牺牲结构的另一部分达所述第二宽度且移除所述另一层级的所述牺牲结构的一部分达所述第一宽度。
10.根据权利要求1所述的方法，其进一步包括在形成所述楼梯台阶型结构之后移除所述掩蔽结构。
11.根据权利要求1所述的方法，其进一步包括利用至少一种导电材料来替换所述层级中的每一者的所述牺牲结构的至少一部分以在所述层级中的每一者中形成导电结构。
12.根据权利要求11所述的方法，其中利用至少一种导电材料来替换所述层级中的每一者的所述牺牲结构的至少一部分包括：
选择性地移除所述层级中的每一者的所述牺牲结构的所述至少一部分以形成横向地延伸到所述层级中的凹入区；及
利用所述至少一种导电材料来填充所述凹入区。
13.根据权利要求12所述的方法，其中利用所述至少一种导电材料来填充所述凹入区包括利用以下各项中的一或多者来填充所述凹入区：钨、氮化钨、镍、钽、氮化钽、硅化钽、铂、铜、银、金、铝、钼、钛、氮化钛、硅化钛、氮化钛硅、氮化钛铝、氮化钼、铱、氧化铱、钌、氧化钌及经导电性掺杂的硅。
14.根据权利要求11所述的方法，其进一步包括在所述楼梯台阶型结构的一或多个台阶处将至少一个接触结构耦合到所述层级中的一或多者的所述导电结构。
15.一种形成半导体装置结构的方法，其包括：
在衬底上方形成包括非导电层级的非导电堆叠结构，所述非导电层级中的每一者独立地包括彼此纵向地邻近且具有彼此不同的材料组合物的至少两个结构；
在所述非导电堆叠结构的上部表面的一部分上方形成掩蔽结构，所述掩蔽结构具有与所述非导电堆叠结构的所述非导电层级中的每一者的所述至少两个结构不同的材料组合物；
在所述掩蔽结构及所述非导电堆叠结构的经暴露表面上方形成非保形光致抗蚀剂；
使用所述掩蔽结构及所述光致抗蚀剂的部分作为掩模来使所述非导电堆叠结构经受多个材料移除过程，以在所述非导电堆叠结构中形成楼梯台阶型结构，所述楼梯台阶型结构定位成横向地邻近所述掩蔽结构；及
利用导电材料来替换所述非导电层级中的每一者的所述至少两个结构中的一者的至少一部分以在所述衬底上方形成包括部分地导电层级的导电堆叠结构。
16.根据权利要求15所述的方法，其中在所述掩蔽结构及所述非导电堆叠结构的经暴露表面上方形成非保形光致抗蚀剂包括在所述掩蔽结构及所述非导电堆叠结构上形成所述非保形光致抗蚀剂，所述非保形光致抗蚀剂位于所述非导电堆叠结构上的部分具有比所述非保形光致抗蚀剂位于所述掩蔽结构上的其它部分大的厚度。
17.根据权利要求15所述的方法，其中使用所述掩蔽结构及所述光致抗蚀剂的部分作为掩模来使所述非导电堆叠结构经受多个材料移除过程包括：
在所述光致抗蚀剂中形成开口，所述开口的至少一部分定位成横向地邻近所述掩蔽结构的侧表面；
使用所述掩蔽结构及所述光致抗蚀剂的剩余部分作为蚀刻掩模来移除直接位于所述光致抗蚀剂中的所述开口下方的所述非导电堆叠结构的层级的一部分；
横向地修整所述光致抗蚀剂的所述剩余部分以扩大所述光致抗蚀剂中的所述开口的宽度；及
使用所述掩蔽结构及所述光致抗蚀剂的所述经修整的剩余部分作为蚀刻掩模来移除所述非导电堆叠结构的所述层级的另一部分及直接位于所述层级开口下方的所述非导电堆叠结构的另一层级的一部分。
18.根据权利要求15所述的方法，其中使用所述掩蔽结构及所述光致抗蚀剂的部分作为掩模来使所述非导电堆叠结构经受多个材料移除过程以在所述非导电堆叠结构中形成楼梯台阶型结构包括：使用所述多种材料移除过程来在所述非导电堆叠结构中形成仅一个楼梯台阶型结构。
19.根据权利要求15所述的方法，其进一步包括将导电接触结构电耦合到所述导电堆叠结构的所述部分地导电层级中的每一者。
20.一种半导体装置，其包括：
导电堆叠结构，其包括若干层级，所述层级各自包括至少一个导电结构及纵向地邻近所述至少一个导电结构的至少一个绝缘结构；
单端阶梯结构，其具有台阶，所述台阶包括所述导电堆叠结构的所述层级的横向端，所述单端阶梯结构定位成横向地邻近所述导电堆叠结构的基本上平坦的横向表面；及
导电接触结构，其与所述单端阶梯结构的所述台阶物理接触。
CN201710853490.3A 2016-09-21 2017-09-20 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置 Active CN107863290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210554339.0A CN114937591A (zh) 2016-09-21 2017-09-20 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/271,924 US10504838B2 (en) 2016-09-21 2016-09-21 Methods of forming a semiconductor device structure including a stair step structure
US15/271,924 2016-09-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210554339.0A Division CN114937591A (zh) 2016-09-21 2017-09-20 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置

Publications (2)

Publication Number Publication Date
CN107863290A true CN107863290A (zh) 2018-03-30
CN107863290B CN107863290B (zh) 2022-06-03

Family

ID=59997079

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710853490.3A Active CN107863290B (zh) 2016-09-21 2017-09-20 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置
CN202210554339.0A Pending CN114937591A (zh) 2016-09-21 2017-09-20 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210554339.0A Pending CN114937591A (zh) 2016-09-21 2017-09-20 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置

Country Status (5)

Country Link
US (3) US10504838B2 (zh)
EP (1) EP3300112A1 (zh)
JP (1) JP6815953B2 (zh)
KR (1) KR102012085B1 (zh)
CN (2) CN107863290B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196644A (zh) * 2018-04-18 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
CN110699663A (zh) * 2019-09-09 2020-01-17 长江存储科技有限责任公司 金属薄膜沉积方法
CN111129281A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
CN111162166A (zh) * 2018-11-07 2020-05-15 美光科技公司 具有三维电感结构的半导体装置
CN111384057A (zh) * 2018-12-28 2020-07-07 美光科技公司 形成半导体装置的方法及相关的半导体装置
CN113130747A (zh) * 2019-12-30 2021-07-16 中芯国际集成电路制造(北京)有限公司 一种半导体结构的形成方法
CN113130449A (zh) * 2019-12-30 2021-07-16 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN113594168A (zh) * 2020-05-01 2021-11-02 美光科技公司 包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11062897B2 (en) * 2017-06-09 2021-07-13 Lam Research Corporation Metal doped carbon based hard mask removal in semiconductor fabrication
KR102428273B1 (ko) * 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
US11114379B2 (en) 2018-06-01 2021-09-07 Micron Technology, Inc. Integrated circuitry, memory integrated circuitry, and methods used in forming integrated circuitry
US11270890B2 (en) 2018-12-14 2022-03-08 Lam Research Corporation Etching carbon layer using doped carbon as a hard mask
CN110473798B (zh) * 2019-08-19 2021-10-19 上海华力微电子有限公司 一种晶圆表面超小尺寸缺陷检测方法
US11302634B2 (en) 2020-02-13 2022-04-12 Micron Technology, Inc. Microelectronic devices with symmetrically distributed staircase stadiums and related systems and methods
US11424262B2 (en) 2020-03-17 2022-08-23 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11676886B2 (en) * 2021-05-18 2023-06-13 Nanya Technology Corporation Integrated circuit package structure with conductive stair structure and method of manufacturing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286793A1 (en) * 2005-06-15 2006-12-21 Chin-Hsiang Lin Stacked structure for forming damascene structure, method of fabricating the stacked structure, and damascene process
US20100207186A1 (en) * 2009-02-17 2010-08-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US20140162420A1 (en) * 2012-12-07 2014-06-12 Jung-Ik Oh Method of fabricating semiconductor devices having vertical cells
CN104051326A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 在衬底不同深度有接触着陆区的装置的形成方法及3-d结构
US20160027614A1 (en) * 2014-07-22 2016-01-28 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
CN105845551A (zh) * 2015-02-03 2016-08-10 朗姆研究公司 衬底处理系统中用作硬掩模的无定形碳和硅膜的金属掺杂

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939794B2 (en) * 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
JP2009266946A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5259242B2 (ja) 2008-04-23 2013-08-07 株式会社東芝 三次元積層不揮発性半導体メモリ
KR101434588B1 (ko) * 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7915667B2 (en) 2008-06-11 2011-03-29 Qimonda Ag Integrated circuits having a contact region and methods for manufacturing the same
US8614917B2 (en) 2010-02-05 2013-12-24 Samsung Electronics Co., Ltd. Vertically-integrated nonvolatile memory devices having laterally-integrated ground select transistors
US8284601B2 (en) 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
KR20110111809A (ko) 2010-04-05 2011-10-12 삼성전자주식회사 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법
GB2482021B (en) * 2010-07-16 2017-09-20 Sondex Wireline Ltd Fluid flow sensor
US8187932B2 (en) 2010-10-15 2012-05-29 Sandisk 3D Llc Three dimensional horizontal diode non-volatile memory array and method of making thereof
KR101744127B1 (ko) * 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US8329051B2 (en) * 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
JP5126379B2 (ja) * 2011-03-25 2013-01-23 株式会社村田製作所 チップ部品構造体
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US8796778B2 (en) 2011-12-09 2014-08-05 Micron Technology, Inc. Apparatuses and methods for transposing select gates
US8609536B1 (en) 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
US8633099B1 (en) * 2012-07-19 2014-01-21 Macronix International Co., Ltd. Method for forming interlayer connectors in a three-dimensional stacked IC device
KR102003529B1 (ko) 2012-08-22 2019-07-25 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US9111591B2 (en) 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
US8928149B2 (en) 2013-03-12 2015-01-06 Macronix International Co., Ltd. Interlayer conductor and method for forming
US8993429B2 (en) * 2013-03-12 2015-03-31 Macronix International Co., Ltd. Interlayer conductor structure and method
US9165937B2 (en) 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods
JP5970004B2 (ja) 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286793A1 (en) * 2005-06-15 2006-12-21 Chin-Hsiang Lin Stacked structure for forming damascene structure, method of fabricating the stacked structure, and damascene process
US20100207186A1 (en) * 2009-02-17 2010-08-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US20140162420A1 (en) * 2012-12-07 2014-06-12 Jung-Ik Oh Method of fabricating semiconductor devices having vertical cells
CN104051326A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 在衬底不同深度有接触着陆区的装置的形成方法及3-d结构
US20160027614A1 (en) * 2014-07-22 2016-01-28 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
CN105845551A (zh) * 2015-02-03 2016-08-10 朗姆研究公司 衬底处理系统中用作硬掩模的无定形碳和硅膜的金属掺杂

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109196644A (zh) * 2018-04-18 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
US10529732B2 (en) 2018-04-18 2020-01-07 Yangtze Memory Technologies Co., Ltd. Method for forming staircase structure of three-dimensional memory device
US10930662B2 (en) 2018-04-18 2021-02-23 Yangtze Memory Technologies Co., Ltd. Method for forming staircase structure of three-dimensional memory device
CN111129281A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
CN111129281B (zh) * 2018-10-31 2023-10-17 台湾积体电路制造股份有限公司 压电装置、形成压电装置的方法及形成压电结构的方法
CN111162166A (zh) * 2018-11-07 2020-05-15 美光科技公司 具有三维电感结构的半导体装置
CN111162166B (zh) * 2018-11-07 2023-12-22 美光科技公司 具有三维电感结构的半导体装置
CN111384057A (zh) * 2018-12-28 2020-07-07 美光科技公司 形成半导体装置的方法及相关的半导体装置
US11916024B2 (en) 2018-12-28 2024-02-27 Micron Technology, Inc. Semiconductor devices comprising steps
CN111384057B (zh) * 2018-12-28 2024-04-05 美光科技公司 形成半导体装置的方法及相关的半导体装置
CN110699663A (zh) * 2019-09-09 2020-01-17 长江存储科技有限责任公司 金属薄膜沉积方法
CN113130747A (zh) * 2019-12-30 2021-07-16 中芯国际集成电路制造(北京)有限公司 一种半导体结构的形成方法
CN113130449A (zh) * 2019-12-30 2021-07-16 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN113130747B (zh) * 2019-12-30 2022-12-23 中芯国际集成电路制造(北京)有限公司 一种半导体结构的形成方法
CN113594168A (zh) * 2020-05-01 2021-11-02 美光科技公司 包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统

Also Published As

Publication number Publication date
KR20180032194A (ko) 2018-03-29
KR102012085B1 (ko) 2019-08-19
CN114937591A (zh) 2022-08-23
US10504838B2 (en) 2019-12-10
US11508742B2 (en) 2022-11-22
CN107863290B (zh) 2022-06-03
JP6815953B2 (ja) 2021-01-20
US20230077163A1 (en) 2023-03-09
JP2018061010A (ja) 2018-04-12
EP3300112A1 (en) 2018-03-28
US20180082940A1 (en) 2018-03-22
US20200118919A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
CN107863290A (zh) 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置
EP3613079B1 (en) Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US10446579B2 (en) Three-dimensional memory devices, and related methods and electronic systems
US9991282B1 (en) Three-dimensional memory device having passive devices at a buried source line level and method of making thereof
US9985046B2 (en) Method of forming a staircase in a semiconductor device using a linear alignment control feature
CN108305832B (zh) 包括阶梯结构的设备及形成所述阶梯结构的方法
KR101102548B1 (ko) 비휘발성 메모리장치 및 그 제조 방법
US8697580B2 (en) Method of forming patterns for semiconductor device
US11961760B2 (en) Staircase formation in three-dimensional memory device
US8390051B2 (en) Methods of forming semiconductor device structures and semiconductor device structures including a uniform pattern of conductive lines
JP2013055136A (ja) 不揮発性半導体記憶装置及びその製造方法
US9960046B2 (en) Methods of manufacturing semiconductor device having a blocking insulation layer
JP2007019493A (ja) フラッシュメモリデバイスにおける接点形成方法
KR101055587B1 (ko) 3차원 구조를 가지는 메모리의 제조방법
US20080203586A1 (en) Integrated Circuit and Methods of Manufacturing a Contact Arrangement and an Interconnection Arrangement
CN114613804A (zh) 具有互连的高密度ReRAM集成
JP2023521874A (ja) アレイ領域および非アレイ領域にピラーを含む電子デバイス、ならびに関連するシステムおよび方法
CN105788632A (zh) 记忆体结构与记忆体电路
CN105428362B (zh) 记忆元件及其制造方法
CN118829198A (zh) 存储单元、存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant