CN111129281A - 压电装置、形成压电装置的方法及形成压电结构的方法 - Google Patents

压电装置、形成压电装置的方法及形成压电结构的方法 Download PDF

Info

Publication number
CN111129281A
CN111129281A CN201910232530.1A CN201910232530A CN111129281A CN 111129281 A CN111129281 A CN 111129281A CN 201910232530 A CN201910232530 A CN 201910232530A CN 111129281 A CN111129281 A CN 111129281A
Authority
CN
China
Prior art keywords
piezoelectric
conductive
layer
forming
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910232530.1A
Other languages
English (en)
Other versions
CN111129281B (zh
Inventor
陈亭蓉
刘铭棋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202311200363.5A priority Critical patent/CN117241658A/zh
Publication of CN111129281A publication Critical patent/CN111129281A/zh
Application granted granted Critical
Publication of CN111129281B publication Critical patent/CN111129281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H04R17/02—Microphones
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明的各种实施例涉及压电装置、形成包括压电隔膜及多个导电层的压电装置的方法及形成压电结构的方法。所述方法包括在压电隔膜中形成所述多个导电层，所述多个导电层彼此在纵向上偏移。在压电隔膜之上形成掩蔽层。根据掩蔽层执行蚀刻工艺以同时暴露出所述多个导电层中的每一导电层的上表面。在所述多个导电层中的上表面之上形成多个导通孔。

Description

压电装置、形成压电装置的方法及形成压电结构的方法
技术领域
本发明实施例涉及压电装置、形成压电装置的方法及形成压电结构的方法。
背景技术
诸多现代电子装置(例如，汽车传感器/致动器、航空航天传感器/致动器、 扬声器、微型扬声器、麦克风、智能电话、助听器等)中皆使用压电装置(例 如，压电致动器、压电传感器等)。压电装置可用于在系统中的实体部分的移动 与电信号之间进行转化。由压电装置产生或观测到的实体移动可用于为机械系 统、音频系统及/或光学系统传送或接收不同类型的信号。
发明内容
在一些实施例中，本申请提供一种形成压电装置的方法，所述方法包括： 在压电隔膜中形成多个导电层，所述多个导电层彼此在纵向上偏移；在所述压 电隔膜之上形成掩蔽层；根据所述掩蔽层执行蚀刻工艺，以同时暴露出所述多 个导电层中的每一导电层的上表面；以及在所述多个导电层的上表面之上形成 多个导通孔。
在一些实施例中，本申请提供一种形成压电结构的方法，所述方法包括： 在压电隔膜中形成多个电极，所述多个电极被压电层在纵向上分离且与多个导 电区段在横向上分离；通过移除压电隔膜的位于所述多个电极中的每一电极上 方且位于导电区段的侧壁之间的牺牲区来蚀刻所述压电隔膜，以同时暴露出所 述多个电极中的每一电极的上表面，所述多个电极及所述多个导电区段在横向 上且在纵向上位于牺牲区之外；在所述压电隔膜之上形成导电层；以及将所述 导电层图案化，以界定上覆于所述多个电极中的每一电极的上表面的多个通孔。
在一些实施例中，本申请提供一种压电装置，所述压电装置包括：半导体 衬底；多个导电层，位于所述半导体衬底之上；多个压电层，将所述多个导电 层彼此分离；以及多个导通孔，延伸穿过所述多个压电层中的一者或多者，所 述多个导通孔的最底表面分别沿着所述多个导电层中的一个导电层的上表面连 续地延伸，且至少一个导通孔包括内侧壁，所述内侧壁分别包括在第一倾斜区 段之上的第一垂直区段及在第二倾斜区段之上的第二垂直区段。
附图说明
结合附图进行阅读，从以下详细说明最透彻地理解本发明的各方面。注意， 根据行业中的标准惯例，各种特征未必按比例绘制。事实上，为论述清晰起见， 可任意地增大或减小各种特征的尺寸。
图1说明压电结构的一些实施例的剖视图，所述压电结构包括具有多个通 孔及多个电极的压电隔膜。
图2及图3说明图1所示压电结构的一些替代实施例的剖视图。
图4A到图4C说明图3所示压电结构的一些片段的特写图的一些实施例的 剖视图。
图5说明图1所示压电结构的一些替代实施例的剖视图。
图6A及图6B说明包括图5所示压电结构的集成芯片的一些实施例的剖视 图，所述图5所示压电结构打线接合到互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)集成电路(integrated circuit，IC)管芯。
图6C说明图6B所示集成芯片的俯视图的一些实施例，如图6B中的剖切 线所指示。
图6D说明图3所示压电结构的俯视图的一些实施例，如图3中的剖切线 所指示。
图7到图14说明形成压电结构的一些实施例的剖视图，所述压电结构包括 具有三个通孔及三个电极的压电隔膜。
图15以流程图格式说明一种方法，所述流程图说明形成压电结构的方法的 一些实施例。
具体实施方式
以下公开内容提供诸多不同的实施例或实例以实施所提供主题的不同特 征。下文阐述组件及布置的具体实例以使本发明简洁。当然，这些仅是实例并 不旨在进行限制。举例来说，在以下说明中，第一特征形成在第二特征之上或 形成在第二特征上可包括第一特征与第二特征形成为直接接触的实施例，且也 可包括额外的特征可形成在第一特征与第二特征之间以使得第一特征与第二特 征不可直接接触的实施例。另外，本发明可在各种实例中重复使用参考编号及/ 或字母。此重复是出于简洁及清晰目的，本质上并不指示所述的各种实施例及/ 或配置之间的关系。
此外，为便于进行说明，本文中可使用例如“之下”、“下方”、“下部”、“上 方”、“上部”等空间相对用语来阐述图中所说明的一个元件或特征与另外的元 件或特征的关系。除了图中所绘示的定向之外，所述空间相对用语还旨在囊括 装置在使用或操作中的不同定向。设备可以其他方式进行定向(旋转90°或处 于其他定向)，且同样地可对本文中所使用的空间相对描述符加以相应地解释。
一些压电装置(例如，压电换能器(piezoelectric transducers))包括彼此堆 叠且被多个电极分离的多个压电层。多个通孔延伸穿过在不同位置处的所述多 个压电层以直接接触所述多个电极，以使得单个通孔电耦合到单个电极。压电 装置内具有多个压电层可提高装置的性能(例如，通过允许换能器响应于所施 加的信号产生较大的力，或者响应于所施加的力产生较大的信号)。
在形成此多层压电装置期间，在多个压电层之间形成多个电极，以使得每 一电极通过至少一个压电层在纵向上偏移(vertically offset)其他电极。通常， 通过分开的多次蚀刻工艺(例如，多次干蚀刻工艺，后续接着至少一次湿蚀刻) 形成上覆于所述多个电极的通孔开口(via openings)。举例来说，可使用第一光 掩模(photomask)来将第一掩蔽层图案化，所述第一掩蔽层包括界定直接位于 所述多个电极中的第一电极之上的第一通孔开口的侧壁。随后，根据第一掩蔽 层执行第一干蚀刻工艺以形成所述第一通孔开口。然后，使用第二光掩模来将 第二掩蔽层图案化，所述第二掩蔽层包括界定直接位于所述多个电极中的第二 电极之上的第二通孔开口的侧壁。随后，根据第二掩蔽层执行第二干蚀刻工艺以形成所述第二通孔开口。然后，执行湿蚀刻工艺以移除直接位于第一电极及 第二电极的被暴露出的上表面上方的压电材料的任何残余。在第一电极及第二 电极的上表面之上形成导电膜，并随后蚀刻所述导电膜以界定第一导通孔及第 二导通孔。应了解，可重复进行上述工艺以形成任何数目的电极及导通孔(例 如，N个电极及N个通孔，其中N是正整数)。
上述方法所面临的挑战在于方法的复杂性，所述方法使用光掩模及蚀刻工 艺来形成每一导通孔。举例来说，如果存在N个电极及N个通孔，则要使用至 少N个光掩模及N+1次蚀刻工艺来形成上述压电装置。所述方法的复杂性也包 括与压电装置的形成相关联的长时间(即，将N个掩蔽层图案化及执行N+1 次蚀刻工艺所使用的时间)及高成本(即，形成N个光掩模的成本)。
在一些实施例中，本发明涉及一种通过减少在制作期间所使用的光刻及蚀 刻工艺的次数来将多层压电装置的制作简化的方法。举例来说，为了不使用N 个光掩模及N+1次蚀刻工艺来在N个电极之上形成N个导通孔，可根据自对 准技术来形成N个导通孔。在一些实施例中，压电隔膜形成为具有N个电极， 所述N个电极彼此是通过N个压电层中的相应压电层分离。所述N个电极形 成为使得具有非导电材料的N个区直接存在于每一电极上方。每一区从电极的 上表面延伸到最顶部压电层。所述N个区彼此在横向上偏移(laterallyoffset)。 在压电装置之上形成掩蔽层，所述掩蔽层包括界定N个开口的侧壁。所述N个 开口在纵向上对准在所述N个区上方。执行蚀刻工艺(例如，湿蚀刻工艺)以 移除所述N个区内的材料且同时暴露出每一电极的上表面，因此界定N个通孔 开口。在每一电极的上表面之上形成导电膜，并随后蚀刻所述导电膜以在N个 通孔开口中界定N个导通孔。
因此，所公开方法使用一个光掩模及两次蚀刻工艺(例如，一次将掩蔽层 图案化且一次将所述N个压电层图案化)来形成具有位于N个电极之上的N 个导通孔的压电装置。所公开方法不再使用N个光掩模及N+1次蚀刻工艺来在N个电极之上形成N个导通孔(即，新方法利用单个光掩模及两次蚀刻工艺来 在N个电极之上形成N个导通孔)，因此会减少形成压电装置的成本及时间。
参考图1，提供根据一些实施例的压电结构100的剖视图。
压电结构100包括上覆于衬底102的压电隔膜120。压电隔膜120包括多 个压电层104、108、112、116。多个导电层106、110、114通过所述多个压电 层104、108、112、116彼此在纵向上分离(vertically separated)。掩蔽层118 上覆于顶部压电层116。多个导通孔122、124、126延伸穿过压电隔膜120且 上覆于所述多个导电层106、110、114。在各种实施例中，所述多个导电层106、 110、114可包括任何数目的导电层(例如，2个导电层、3个导电层、4个导电 层等)
在一些实施例中，所述多个导电层可包括底部导电层106、中间导电层110 及顶部导电层114。在这些实施例中，底部导电层106包括位于第一压电层108 之下且电耦合到第三导通孔126的底部电极。中间导电层110上覆于第一压电 层108。中间导电层110包括中间电极110a、第一中间导电区段110b及第二中 间导电区段110c。中间电极110a与第一中间导电区段110b及第二中间导电区 段110c电隔离。中间电极110a电耦合到第二导通孔124。第二压电层112上覆 于中间导电层110。顶部导电层114上覆于第二压电层112。顶部导电层114包 括顶部电极114a、第一顶部导电区段114b、第二顶部导电区段114c、第三顶部 导电区段114d及第四顶部导电区段114e。顶部电极114a电耦合到第一导通孔 122，且通过顶部压电层116与第一顶部导电区段114b、第二顶部导电区段114c、 第三顶部导电区段114d及第四顶部导电区段114e电隔离。
第一导通孔122的相对的侧壁122s1、122s2分别沿着掩蔽层118的侧壁及 顶部压电层116的侧壁共形地延伸。第二导通孔124的相对的侧壁124s1、124s2 分别沿着掩蔽层118的侧壁、顶部压电层116的侧壁、第一顶部导电区段114b 及第二顶部导电区段114c的侧壁以及第二压电层112的侧壁共形地延伸。第三 导通孔126的相对的侧壁126s1、126s2分别沿着掩蔽层118的侧壁、顶部压电 层116的侧壁、第三顶部导电区段114d及第四顶部导电区段114e的侧壁、第 二压电层112的侧壁、第一中间导电区段110b及第二中间导电区段110c的侧 壁以及第一压电层108的侧壁共形地延伸。
所述多个导通孔122、124、126中的一者或多者的相对的侧壁(例如，相 对的侧壁122s1、122s2，相对的侧壁124s1、124s2以及相对的侧壁126s1、126s2) 可相对于与衬底102的上表面垂直的线而被定向成非零角度α。在一些实施例 中，所述多个导通孔122、124、126中的一者或多者的相对的侧壁的定向可实 质上相等。举例来说，相对的侧壁124s1、124s2的定向可实质上等于相对的侧 壁126s1、126s2的定向。在一些实施例中，相对的侧壁可被定向成处于大约20° 与大约70°之间的范围中的非零角度α。相对的侧壁(例如，相对的侧壁122s1、 122s2，相对的侧壁124s1、124s2以及相对的侧壁126s1、126s2)的定向是由 单次湿蚀刻工艺形成，所述单次湿蚀刻工艺用于同时地形成含有所述多个导通 孔122、124、126的通孔开口且从而减低制作压电结构100的成本及复杂性。
在一些实施例中，在压电结构100的运作期间，在所述多个导通孔122、 124、126内的至少两个导通孔之间施加电压。由所施加的电压产生的电场可使 得压电隔膜120内的所述多个压电层104、108、112、116从第一形状改变成第 二形状(未示出)。此形状改变可用于控制各种类型的系统(例如，音频系统、 机械系统、光学系统等)或产生声波。在其他实施例中，在压电结构100的运 作期间，可对压电隔膜120施加力(例如，来自入射声波的压力)。所述力会使 得所述多个压电层104、108、112、116产生电压。可将所述电压经由所述多个 导通孔122、124、126耦合到逻辑装置(例如，数字信号处理器)(未示出)， 所述逻辑装置被配置成将电压转换为信号(例如，数字信号)。
参考图2，提供根据图1所示压电结构100的一些替代实施例的压电结构 200的剖视图。
压电结构200说明压电结构(图1所示100)的一实施例，其中所述多个 导电层106、110、114具有不同的局。此不同的局转而使得第一导通孔122、 第二导通孔124及第三导通孔126分别直接接触顶部电极114a、中间电极110a 及底部导电层106，而不会接触压电隔膜120内的其他导电区段。因此，第一 导通孔122的相对的侧壁122s1、122s2是垂直的。第二导通孔124的相对的侧 壁124s1、124s2分别包括上覆于倾斜区段的垂直区段。第三导通孔126的相对 的侧壁126s1、126s2分别包括上覆于倾斜区段的垂直区段。
在一些实施例中，第一导通孔122、第二导通孔124及第三导通孔126可 接触顶部电极114a的最上部表面、中间电极110a的最上部表面及底部导电层 106的最上部表面。在其他实施例中，第一通孔122可在顶部电极114a的最顶 表面下方延伸达第一距离d1，第二通孔124可在顶部中间电极110a的最顶表面 下方延伸达第二距离d2，且第三通孔126可在底部导电层106的最顶表面下方 延伸第三距离d3。在一些实施例中，第一距离d1可大于第二距离d2，且第二距 离d2可大于第三距离d3。
参考图3，提供根据图1所示压电结构100的一些替代实施例的压电结构 300的剖视图。
压电结构300包括上覆于衬底102的压电隔膜120。在压电结构300的形 成期间，蚀刻压电隔膜120会使得在所述多个导电层106、110、114中形成每 一导电区段的凸缘(ledge)。因此，第二导通孔124的第一侧壁124s1沿着掩蔽 层118的侧壁、顶部压电层116的侧壁、第一顶部导电区段114b的凸缘114bl、 第一顶部导电区段114b的侧壁及第二压电层112的侧壁共形地延伸。类似地， 第二导通孔124的第二侧壁124s2沿着掩蔽层118的侧壁、顶部压电层116的 侧壁、第二顶部导电区段114c的凸缘114cl、第二顶部导电区段114c的侧壁及 第二压电层112的侧壁共形地延伸。此外，第三顶部导电区段114d的凸缘114dl 与第三导通孔126直接接触。第四顶部导电区段114e的凸缘114el与第三导通 孔126直接接触。第一中间导电区段110b的凸缘110bl与第三导通孔126直接 接触，且第二中间导电区段110c的凸缘110cl与第三导通孔126直接接触。
在一些实施例中，举例来说，所述多个导电层106、110、114可以是或包 含钼(例如，钼(VI))、镍等。在一些实施例中，举例来说，所述多个压电层 104、108、112、116可以是或包含压电材料，例如氮化铝、氧化锌等。在一些 实施例中，举例来说，掩蔽层118可以是或包含氧化硅、碳化硅、氮化硅等。 在一些实施例中，举例来说，所述多个导通孔122、124、126可以是或包含铝、 铜等。在一些实施例中，举例来说，衬底102可以是或包括块状衬底(例如， 块状硅衬底)、单晶硅、P型掺杂的硅、N型掺杂的硅等。
参考图4A，提供图3所示压电结构300的一部分的剖视图400a的一些实 施例，如由图3中所示的虚线框轮廓所指示。
如在剖视图400a中所见，第一导通孔122从掩蔽层118的顶表面连续地延 伸到顶部电极114a的顶表面。第一导通孔122的第一侧壁122s1与掩蔽层118 的侧壁的倾斜形状及顶部压电层116的侧壁的倾斜形状共形。因此，第一侧壁 122s1包括上覆于倾斜区段的垂直区段。
参考图4B，提供图3所示压电结构300的一部分的剖视图400b的一些实 施例，如由图3中所示的虚线框轮廓所指示。
如在剖视图400b中所见，第二导通孔124从掩蔽层118的顶表面连续地延 伸到中间电极110a的顶表面。第二导通孔124的第二侧壁124s2与掩蔽层118 的侧壁的倾斜形状及顶部压电层116的侧壁的倾斜形状共形。第二导通孔124 的第二侧壁124s2与第二顶部导电区段114c的侧壁的弯曲形状及第二压电层 112的侧壁的弯曲形状共形。在一些实施例中，第二顶部导电区段114c由于在 压电结构300的制作期间执行的底蚀刻(under-etch)工艺而悬垂于(overhang) 第二压电层112上方。第二顶部导电区段114c的凸缘114cl的长度Lct与第二导 通孔124直接接触。在一些实施例中，长度Lct大于大约50埃或处于大约50 埃到750埃范围内。
参考图4C，提供图3所示压电结构300的一部分的剖视图400c的一些实 施例，如由图3中所示的虚线框轮廓所指示。
如在剖视图400c中所见，第三导通孔126从掩蔽层118的顶表面连续地延 伸到底部导电层106的顶表面。第三导通孔126的第二侧壁126s2与掩蔽层118 的侧壁的倾斜形状及顶部压电层116的侧壁的倾斜形状共形。第三导通孔126 的第二侧壁126s2与第四顶部导电区段114e的侧壁的形状及第二压电层112的 倾斜侧壁的形状共形。第二侧壁126s2与凸缘110cl及第二中间导电区段110c 的侧壁共形。第二侧壁126s2沿着第一压电层108的侧壁的倾斜形状延伸且与 第一压电层108的侧壁的倾斜形状共形。第四顶部导电区段114e的凸缘114el 的长度Let与第三导通孔126直接接触。在一些实施例中，长度Let大于大约50 埃或处于大约50埃到750埃范围内。在一些实施例中，凸缘110cl的长度Lcm大于大约50埃或处于大约50埃到500埃范围内。在一些实施例中，长度Lcm小于长度Let。
参考图5，提供根据一些实施例的压电装置500的剖视图。压电装置500 包括图1所示压电结构100的一些实施例。
压电装置500包括压电结构(图1所示100)的一实施例，其中所述多个 导电层106、110、114以及第一导通孔122、第二导通孔124及第三导通孔126 具有不同的局。最上部导电层502设置于掩蔽层118与顶部压电层116之间。 第三导通孔126通过中心空腔504在横向上偏移于第一导通孔122及第二导通 孔124。中心空腔504延伸穿过压电隔膜120。在一些实施例中，中心空腔504 可包括圆形形状。
位于底部导电层106之下的底部压电层104通过下部氧化物层506、508 接合到载体衬底510、512。在一些实施例中，举例来说，载体衬底510、512 可以是或包括块状衬底(例如，块状硅衬底)、单晶硅、P型掺杂的硅、N型掺 杂的硅等。在一些实施例中，举例来说，下部氧化物层506、508可以是或包含 氧化物、氧化硅等。在一些实施例中，压电装置500被配置为压电麦克风，在 所述压电麦克风中，中心空腔504被配置成允许声学声波穿过压电隔膜120。 在压电装置500的运作期间，入射声波对压电隔膜120施加力。所述力使得所 述多个压电层104、108、112产生电压，所产生的电压经由第一导通孔122、 第二导通孔124及第三导通孔126中的至少两个导通孔输出。可将经由导通孔 122、导通孔124及/或导通孔126输出的电压提供到被配置成将电压转换为数 字信号的数字信号处理元件。
参考图6A，提供根据一些实施例的集成芯片600a的剖视图。集成芯片600a 包括接合到互补金属氧化物半导体(CMOS)集成电路(IC)管芯601的图5 所示压电装置500。
集成芯片600a包括上覆于CMOS IC管芯601的压电装置500。CMOS IC 管芯601包括上覆于CMOS衬底610的后端工艺(back-end-of-line，BEOL) 金属化堆叠608。层间介电(inter-level dielectric，ILD)结构612位于CMOS 衬底610与压电装置500之间。CMOS衬底610及ILD结构612包括电子组件 (例如，晶体管614)及/或其他电子组件(未示出)(例如，一个或多个电容器、 电阻器、电感器或二极管)。晶体管614包括源极/漏极区616、栅极电极618 及栅极电介质620。举例来说，CMOS衬底610可以是或包括块状半导体衬底 或绝缘体上半导体(semiconductor-on-insulator，SOI)衬底。BEOL金属化堆叠 608包括ILD结构612、内连打线626、内连通孔624及导电触点622。ILD结 构612可包括一个或多个堆叠式ILD层，所述括一个或多个堆叠式ILD层分别 包含低κ值电介质(即，介电常数小于约3.9的电介质)、氧化物等。举例来说， 内连打线626、内连通孔624及导电触点622可以是或包含导电材料、铝、铜、 钨等。
多个焊球602a、602b、602c分别设置在第一导通孔122、第二导通孔124 及第三导通孔126的内侧壁内。所述多个焊球602a、602b、602c分别为多个接 合打线604a、604b、604c提供接触点。接合垫606上覆于内连打线626且为接 合打线604c提供打线接合位置。接合打线604c直接接触接合垫606及焊球 602c。在一些实施例中，压电装置500、所述多个焊球602a、602b、602c以及 所述多个接合打线604a、604b、604c定义第一压电麦克风500a。应了解，在其 他实施例中，压电装置500可被配置为例如压电传感器、压电致动器等任何压 电装置，且因此图6A仅是一实例。
参考图6B，提供根据一些实施例的集成芯片600b的剖视图。集成芯片600b 包括接合到互补金属氧化物半导体(CMOS)集成电路(IC)管芯601的图6A 所示第一压电麦克风500a。
集成芯片600b包括通过CMOS IC管芯601在横向上偏移的第一压电麦克 风500a与第二压电麦克风500b。集成芯片600b还包括接合到CMOS IC管芯601的第三压电麦克风及第四压电麦克风(未示出)。第一压电麦克风500a及 第二压电麦克风500b通过内连打线626电耦合到晶体管614。在一些实施例中， 第一压电麦克风500a及第二压电麦克风500b电耦合到其他电子组件，例如一 个或多个电容器、电阻器、电感器及/或二极管(未示出)。
参考图6C，提供图6B所示集成芯片600b的俯视图600c的一些实施例， 如由图6B及图6C中所示的剖面线所指示。
如在图6B中所见，图6C的剖面线是沿着所述多个导通孔122、124、126 的顶表面。如在俯视图600c中所见，第三压电麦克风500c与第四压电麦克风 500d通过CMOS IC管芯601彼此在横向上偏移。第三压电麦克风500c及第四 压电麦克风500d电耦合到设置于CMOSIC管芯601内的电子组件(例如，图 6B所示晶体管614)。在一些实施例中，第三压电麦克风500c及第四压电麦克 风500d分别包括与第一压电麦克风500a相同的局及功能。
参考图6D，提供图3所示压电结构300的俯视图600d的一些实施例，如 由图3及图6D中所示的剖面线所指示。
如在图3中所见，图6D的剖面线是沿着所述多个导通孔122、124、126 的顶表面。如在俯视图600d中所见，介电层640环绕掩蔽层118。顶部ILD层 642环绕介电层640。第一导通孔122的第一侧壁122s1与第一导通孔122的第 二侧壁122s2分离开达第一宽度Wfc。第一宽度Wfc处于大约3微米到7微米范 围内。在一些实施例中，第一宽度Wfc从第一导通孔122的顶表面到第一导通 孔122的底表面减小。第二导通孔124的第一侧壁124s1与第二导通孔124的 第二侧壁124s2分离开达第二宽度Wsc。第二宽度Wsc处于大约3微米到7微米 范围内。在一些实施例中，第二宽度Wsc从第二导通孔124的顶表面到第二导 通孔124的底表面减小。第三导通孔126的第一侧壁126s1与第三导通孔126 的第二侧壁126s2分离开达第三宽度Wtc。第三宽度Wtc处于大约3微米到7微 米范围内。在一些实施例中，第三宽度Wtc从第三导通孔126的顶表面到第三 导通孔126的底表面减小。在一些实施例中，第一导通孔122的顶表面处、第 二导通孔124的顶表面处及第三导通孔126的顶表面处的第一宽度Wfc、第二 宽度Wsc及第三宽度Wtc大约相等。
在一些实施例中，两个相邻的导通孔的侧壁之间的最大距离Dm等于或小 于大约8微米。举例来说，第一导通孔122的第二侧壁122s2与第二导通孔124 的第一侧壁124s1之间的最大距离Dm等于或小于大约8微米。在又一实例中， 第二导通孔124的第二侧壁124s2与第三导通孔126的第一侧壁126s1之间的 最大距离Dm等于或小于大约8微米。在一些实施例中，每一相邻的导通孔的 侧壁之间的最大距离Dm大约相等。
图7到图14说明根据本发明的形成压电结构的方法的一些实施例的剖视图 700到剖视图1400。尽管图7到图14中所示的剖视图700到剖视图1400是参 考一种方法加以阐述，但应了解图7到图14中所示的结构并不限于所述方法， 而是可独立于所述方法而单独存在。尽管图7到图14被阐述为一系列动作，但 应了解这些动作不具限制性，而是可在其他实施例中对动作次序进行更改，且 所公开的方法也适用于其他结构。
如图7的剖视图700中所示，提供衬底102并在衬底102之上形成底部压 电层104。在底部压电层104之上形成包括底部电极的底部导电层106。在底部 导电层106之上形成第一压电层108。在第一压电层108之上形成中间导电层 110。
如图8的剖视图800中所示，将中间导电层110图案化，从而界定中间电 极110a、第一中间导电区段110b及第二中间导电区段110c。在一些实施例中， 通过以下操作来执行图案化工艺：在中间导电层110之上形成掩蔽层(例如， 光刻胶)，通过所述掩蔽层在适当位置对中间导电层110执行蚀刻，并移除所述 掩蔽层(未示出)。
如图9的剖视图900所示，在中间导电层110及第一压电层108之上形成 第二压电层112。在第二压电层112之上形成顶部导电层114。
如图10的剖视图1000中所示，将顶部导电层114图案化，从而界定顶部 电极114a、第一顶部导电区段114b、第二顶部导电区段114c、第三顶部导电区 段114d及第四顶部导电区段114e。在一些实施例中，通过以下操作执行图案 化工艺：在顶部导电层114之上形成掩蔽层，通过所述掩蔽层在适当位置对顶 部导电层114执行蚀刻，并移除所述掩蔽层(未示出)。
如图11的剖视图1100所示，在顶部导电层114及第二压电层112之上形 成顶部压电层116。在顶部压电层116之上形成掩蔽层118。掩蔽层118包括分 别界定多个开口1102、1104、1106的多个相对的侧壁。第一牺牲区1110被界 定在顶部电极114a的上表面上方。第二牺牲区1112被界定在中间电极110a的 上表面上方。第三牺牲区1114被界定在底部导电层106的上表面上方。第一牺 牲区1110、第二牺牲区1112及第三牺牲区1114包含压电材料，不含任何导电 材料。在一些实施例中，第一牺牲区1110、第二牺牲区1112及第三牺牲区1114 包含单一种压电材料(例如，氮化铝)。在一些实施例中，第一牺牲区1110、 第二牺牲区1112及第三牺牲区1114内不存在导电材料。第一牺牲区1110、第 二牺牲区1112及第三牺牲区1114位于掩蔽层118的界定所述多个开口1102、 1104、1106的所述多个相对的侧壁内。
如图12的剖视图1200中所示，根据掩蔽层118将第一压电层108、第二 压电层112及顶部压电层116图案化。举例来说，图案化工艺可包括对第一压 电层108、第二压电层112及顶部压电层116执行蚀刻工艺。举例来说，蚀刻 工艺可以是湿蚀刻，所述湿蚀刻包括在处于大约130℃到160℃范围内的温度下 将第一压电层108、第二压电层112及顶部压电层116暴露于蚀刻剂。在一些 实施例中，蚀刻剂包含至少85％的磷酸及/或可包含15％或更少的另一种化学品 (例如，氢氟酸、氢氧化钾、四甲基氢氧化铵等)。所述蚀刻工艺直接在掩蔽层118中的所述多个相对的侧壁上方界定多个导通孔开口1202、1204、1206。在 一些实施例中，蚀刻工艺是同时地形成所述多个导通孔开口1202、1204、1206 的单次湿蚀刻工艺。
在一些实施例中，蚀刻工艺移除顶部压电层116的上覆于第一顶部导电区 段114b的一部分，从而界定第一顶部导电区段114b的凸缘。第一顶部导电区 段114b的凸缘包括大于大约50埃或处于大约50埃到750埃范围内的长度Lbt。 蚀刻工艺移除顶部压电层116的上覆于第二顶部导电区段114c的一部分，从而 界定第二顶部导电区段114c的凸缘。第二顶部导电区段114c的凸缘包括大于 大约50埃或处于大约50埃到750埃范围内的长度Lct。在一些实施例中，长度 Lct小于长度Lbt。蚀刻工艺移除顶部压电层116的上覆于第三顶部导电区段114d 的一部分，从而界定第三顶部导电区段114d的凸缘。第三顶部导电区段114d 的凸缘包括大于大约50埃或处于大约50埃到750埃范围内的长度Ldt。蚀刻工 艺移除顶部压电层116的上覆于第四顶部导电区段114e的一部分，从而界定第 四顶部导电区段114e的凸缘。第四顶部导电区段114e的凸缘包括大于大约50 埃或处于大约50埃到750埃范围内的长度Let。
在一些实施例中，蚀刻工艺移除第二压电层112的上覆于第一中间导电区 段110b的一部分，从而界定第一中间导电区段110b的凸缘。第一中间导电区 段110b的凸缘包括大于大约50埃或处于大约50埃到750埃范围内的长度Lbm。 在一些实施例中，蚀刻工艺移除第二压电层112的上覆于第二中间导电区段 110c的一部分，从而界定第二中间导电区段110c的凸缘。第二中间导电区段 110c的凸缘包括大于大约50埃或处于大约50埃到750埃范围内的长度Lcm。 在一些实施例中，长度Lbm与长度Lcm大约相等。
如图13的剖视图1300中所示，在压电隔膜120之上形成导通孔层1302。 导通孔层1302填充所述多个导通孔开口1202、1204、1206。
如图14的剖视图1400中所示，将导通孔层(图13所示1302)及掩蔽层 118图案化以界定第一导通孔122、第二导通孔124及第三导通孔126。在一些 实施例中，通过以下步骤执行图案化工艺：在导通孔层(图13所示1302)之 上形成掩蔽层，通过所述掩蔽层在适当位置对导通孔层(图13所示1302)及 掩蔽层118执行蚀刻，并移除所述掩蔽层(未示出)。
图7到图14说明形成具有分别耦合到三个导通孔的三个电极的压电结构的 方法的一些实施例。应了解，在一些实施例中，图7到图14中所概述的方法可 例如用于形成具有N个电极(N是大于1的正整数)及N个导通孔的压电结构。 在一些实施例中，用于形成具有N个电极及N个导通孔的压电结构的方法利用 单个光掩模及单次蚀刻工艺(例如，湿蚀刻工艺)来在形成所述N个导通孔(未 示出)之前同时暴露出N个电极中的每一电极的上表面。
图15说明形成根据一些实施例的压电结构的方法1500。尽管方法1500被 说明及/或阐述为一系列的动作或事件，但应了解，所述方法并不限于所说明的 排序或动作。因此，在一些实施例中，可以与所说明的不同的次序实施所述动 作，及/或可同时地实施所述动作。此外，在一些实施例中，可将所说明的动作 或事件细分为多个动作或事件，所述多个动作或事件可单独地或与其他动作或 子动作同时地实施。在一些实施例中，可省略一些所说明的动作或事件，且可 包括其他未说明的动作或事件。
在1502处，在底部导电层之上形成第一压电层。图7说明与动作1502的 一些实施例对应的剖视图700。
在1504处，在第一压电层之上形成中间导电层。图7说明与动作1504的 一些实施例对应的剖视图700。
在1506处，对中间导电层执行图案化工艺，以使得中间导电层包括在横向 上偏移于中间导电区段的中间电极。图8说明与动作1506的一些实施例对应的 剖视图800。
在1508处，在中间导电层之上形成第二压电层。图9说明与动作1508的 一些实施例对应的剖视图900。
在1510处，在第二压电层之上形成顶部导电层。图9说明与动作1510的 一些实施例对应的剖视图900。
在1512处，对顶部导电层执行图案化工艺，以使得顶部导电层包括在横向 上偏移于顶部导电区段的顶部电极。图10说明与动作1512的一些实施例对应 的剖视图1000。
在1514处，在顶部导电层之上形成顶部压电层。图11说明与动作1514的 一些实施例对应的剖视图1100。
在1516处，在顶部压电层之上形成掩蔽层。图11说明与动作1516的一些 实施例对应的剖视图1100。
在1518处，根据掩蔽层执行蚀刻工艺，以同时暴露出底部导电层、中间电 极及顶部电极的上表面。图12说明与动作1518的一些实施例对应的剖视图 1200。
在1520处，分别在底部导电层、中间电极及顶部电极之上形成第一导通孔、 第二导通孔及第三导通孔。图13及图14说明与动作1520的一些实施例对应的 剖视图1300及剖视图1400。
因此，在一些实施例中，本发明涉及一种形成压电结构的方法，所述方法 包括执行单次蚀刻工艺以暴露出压电隔膜内的多个电极的上表面。在所述多个 电极的上表面之上形成多个导通孔。
在一些实施例中，本申请提供一种形成压电装置的方法，所述方法包括： 在压电隔膜中形成多个导电层，所述多个导电层彼此在纵向上偏移；在所述压 电隔膜之上形成掩蔽层；根据所述掩蔽层执行蚀刻工艺，以同时暴露出所述多 个导电层中的每一导电层的上表面；以及在所述多个导电层的上表面之上形成 多个导通孔。
在一些实施例中，所述蚀刻工艺是包含至少85％磷酸的蚀刻剂的湿蚀刻。 在一些实施例中，形成所述多个导电层包括：形成底部导电层；在所述底部导 电层之上形成第一压电层；在所述第一压电层之上形成中间导电层；将所述中 间导电层图案化，以使得所述中间导电层包括在横向上偏移于中间导电区段的 中间电极，其中所述中间导电区段包括界定中间开口的侧壁，所述中间开口上 覆于所述底部导电层；在所述中间导电层之上形成第二压电层；在所述第二压 电层之上形成顶部导电层；将所述顶部导电层图案化，以使得所述顶部导电层 包括在横向上偏移于顶部导电区段的顶部电极，其中所述顶部导电区段包括界 定第一顶部开口及第二顶部开口的侧壁，所述第一顶部开口与所述中间开口在 纵向上对准，所述第二顶部开口上覆于所述中间电极，其中所述第二顶部开口 在纵向上偏移于所述第一顶部开口；以及在所述顶部导电层之上形成顶部压电 层，其中所述第一压电层、所述第二压电层及所述顶部压电层界定所述压电隔 膜。在一些实施例中，所述蚀刻工艺暴露出所述中间导电区段的侧壁及所述顶 部导电区段的侧壁。在一些实施例中，在所述蚀刻工艺之后，所述压电隔膜包 括分别直接位于所述底部导电层、所述中间电极及所述顶部电极上方的多个倾 斜侧壁。在一些实施例中，所述掩蔽层包括侧壁，所述侧壁界定上覆于所述顶 部电极的第一掩蔽层开口、与所述第二顶部开口在纵向上对准的第二掩蔽层开口及与所述中间开口在纵向上对准的第三掩蔽层开口。在一些实施例中，所述 蚀刻工艺界定直接位于所述第一掩蔽层开口下方的第一通孔开口、直接位于所 述第二掩蔽层开口下方的第二通孔开口及直接位于所述第三掩蔽层开口下方的 第三通孔开口。在一些实施例中，形成所述多个导通孔包括：在所述压电隔膜 之上形成导通孔层；以及执行图案化工艺以移除所述导通孔层的一部分及所述 掩蔽层的一部分，其中所述图案化工艺在所述第一通孔开口内界定第一导通孔， 在所述第二通孔开口内界定第二导通孔，且在所述第三通孔开口内界定第三导 通孔。在一些实施例中，所述第二导通孔接触所述顶部导电区段的界定所述第 二顶部开口的所述侧壁，其中所述第三导通孔接触所述顶部导电区段的界定所 述第一顶部开口的所述侧壁，且接触所述中间导电区段的界定所述中间开口的 所述侧壁。
在一些实施例中，本申请提供一种形成压电结构的方法，所述方法包括： 在压电隔膜中形成多个电极，所述多个电极被压电层在纵向上分离且与多个导 电区段在横向上分离；通过移除压电隔膜的位于所述多个电极中的每一电极上 方且位于导电区段的侧壁之间的牺牲区来蚀刻所述压电隔膜，以同时暴露出所 述多个电极中的每一电极的上表面，所述多个电极及所述多个导电区段在横向 上且在纵向上位于牺牲区之外；在所述压电隔膜之上形成导电层；以及将所述 导电层图案化，以界定上覆于所述多个电极中的每一电极的上表面的多个通孔。
在一些实施例中，所述蚀刻工艺移除所述牺牲区内的压电材料。在一些实 施例中，所述蚀刻工艺包括将所述压电隔膜暴露于由至少85％的磷酸组成的蚀 刻剂。在一些实施例中，在处于大约130℃到160℃范围内的温度下执行所述蚀 刻工艺。在一些实施例中，在所述蚀刻工艺之前，在所述压电隔膜之上形成掩 蔽层，所述掩蔽层包括多个侧壁，所述多个侧壁界定在纵向上对准在所述牺牲 区之上的多个开口。在一些实施例中，所述蚀刻工艺移除所述压电隔膜的上覆 于所述多个导电区段中的每一导电区段的横向组件。在一些实施例中，所述压 电隔膜包括氮化铝，且所述多个电极包含钼。
在一些实施例中，本申请提供一种压电装置，所述压电装置包括：半导体 衬底；多个导电层，位于所述半导体衬底之上；多个压电层，将所述多个导电 层彼此分离；以及多个导通孔，延伸穿过所述多个压电层中的一者或多者，所 述多个导通孔的最底表面分别沿着所述多个导电层中的一个导电层的上表面连 续地延伸，且至少一个导通孔包括内侧壁，所述内侧壁分别包括在第一倾斜区 段之上的第一垂直区段及在第二倾斜区段之上的第二垂直区段。
在一些实施例中，在纵向上位于最底部导电层上方的所述多个导电层分别 包括在横向上偏移于至少一个导电区段的电极，其中所述电极通过所述多个压 电层中的一个压电层与所述至少一个导电区段在横向上分离，其中所述电极的 顶表面及底表面分别与所述至少一个导电区段的顶表面及底表面对准。在一些 实施例中，所述多个导通孔分别接触所述电极。在一些实施例中，所述多个导 电层包含钼，且所述多个压电层包含氮化铝。
前述内容概述数个实施例的特征，以使得所属领域的技术人员可更好地理 解本发明的各方面。所属领域的技术人员应了解，其可容易地使用本发明作为 设计或修改其他工艺及结构以实现本文中所引入的实施例的相同的目的及/或 达成相同的优势的基础。所属领域的技术人员也应意识到，这些等效构造并不 背离本发明的精神及范畴，且其可在不背离本发明的精神及范畴的情况下在本 文中做出各种改变、替换及更改。

Claims (10)

1.一种形成压电装置的方法，其特征在于，所述方法包括：
在压电隔膜中形成多个导电层，其中所述多个导电层彼此在纵向上偏移；
在所述压电隔膜之上形成掩蔽层；
根据所述掩蔽层执行蚀刻工艺，以同时暴露出所述多个导电层中的每一导电层的上表面；以及
在所述多个导电层的所述上表面之上形成多个导通孔。
2.根据权利要求1所述的形成压电装置的方法，其特征在于，所述蚀刻工艺是包含至少85％磷酸的蚀刻剂的湿蚀刻。
3.根据权利要求1所述的形成压电装置的方法，其特征在于，形成所述多个导电层包括：
形成底部导电层；
在所述底部导电层之上形成第一压电层；
在所述第一压电层之上形成中间导电层；
将所述中间导电层图案化，以使得所述中间导电层包括在横向上偏移于中间导电区段的中间电极，其中所述中间导电区段包括界定中间开口的侧壁，所述中间开口上覆于所述底部导电层；
在所述中间导电层之上形成第二压电层；
在所述第二压电层之上形成顶部导电层；
将所述顶部导电层图案化，以使得所述顶部导电层包括在横向上偏移于顶部导电区段的顶部电极，其中所述顶部导电区段包括界定第一顶部开口及第二顶部开口的侧壁，所述第一顶部开口与所述中间开口在纵向上对准，所述第二顶部开口上覆于所述中间电极，其中所述第二顶部开口在纵向上偏移于所述第一顶部开口；以及
在所述顶部导电层之上形成顶部压电层，其中所述第一压电层、所述第二压电层及所述顶部压电层界定所述压电隔膜。
4.根据权利要求3所述的形成压电装置的方法，其特征在于，所述蚀刻工艺暴露出所述中间导电区段的侧壁及所述顶部导电区段的侧壁。
5.根据权利要求3所述的形成压电装置的方法，其特征在于，在所述蚀刻工艺之后，所述压电隔膜包括分别直接位于所述底部导电层、所述中间电极及所述顶部电极上方的多个倾斜侧壁。
6.根据权利要求3所述的形成压电装置的方法，其特征在于，所述掩蔽层包括侧壁，所述侧壁界定上覆于所述顶部电极的第一掩蔽层开口、与所述第二顶部开口在纵向上对准的第二掩蔽层开口及与所述中间开口在纵向上对准的第三掩蔽层开口。
7.一种形成压电结构的方法，其特征在于，所述方法包括：
在压电隔膜中形成多个电极，其中所述多个电极被多个压电层在纵向上分离且与多个导电区段在横向上分离；
通过移除所述压电隔膜的位于所述多个电极中的每一电极上方且位于所述导电区段的侧壁之间的牺牲区来蚀刻所述压电隔膜，以同时暴露出所述多个电极中的每一电极的上表面，其中所述多个电极及所述多个导电区段在横向上且在纵向上位于所述牺牲区之外；
在所述压电隔膜之上形成导电层；以及
将所述导电层图案化以界定上覆于所述多个电极中的每一电极的所述上表面的多个通孔。
8.根据权利要求7所述的形成压电结构的方法，其特征在于，所述蚀刻工艺移除所述牺牲区内的压电材料。
9.一种压电装置，其特征在于，包括：
半导体衬底；
多个导电层，位于所述半导体衬底之上；
多个压电层，将所述多个导电层彼此分离；以及
多个导通孔，延伸穿过所述多个压电层中的一者或多者，其中所述多个导通孔的最底表面分别沿着所述多个导电层中的一个导电层的上表面连续地延伸，且其中至少一个导通孔包括内侧壁，所述内侧壁分别包括位于第一倾斜区段之上的第一垂直区段及位于第二倾斜区段之上的第二垂直区段。
10.根据权利要求9所述的压电装置，其特征在于，在纵向上位于最底部导电层上方的所述多个导电层分别包括在横向上偏移于至少一个导电区段的电极，其中所述电极通过所述多个压电层中的一个压电层与所述至少一个导电区段在横向上分离，其中所述电极的顶表面及底表面分别与所述至少一个导电区段的顶表面及底表面对准。
CN201910232530.1A 2018-10-31 2019-03-26 压电装置、形成压电装置的方法及形成压电结构的方法 Active CN111129281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311200363.5A CN117241658A (zh) 2018-10-31 2019-03-26 集成芯片及压电装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753358P 2018-10-31 2018-10-31
US62/753,358 2018-10-31
US16/250,049 2019-01-17
US16/250,049 US11557710B2 (en) 2018-10-31 2019-01-17 Fully-wet via patterning method in piezoelectric sensor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311200363.5A Division CN117241658A (zh) 2018-10-31 2019-03-26 集成芯片及压电装置

Publications (2)

Publication Number Publication Date
CN111129281A true CN111129281A (zh) 2020-05-08
CN111129281B CN111129281B (zh) 2023-10-17

Family

ID=70325971

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910232530.1A Active CN111129281B (zh) 2018-10-31 2019-03-26 压电装置、形成压电装置的方法及形成压电结构的方法
CN202311200363.5A Pending CN117241658A (zh) 2018-10-31 2019-03-26 集成芯片及压电装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311200363.5A Pending CN117241658A (zh) 2018-10-31 2019-03-26 集成芯片及压电装置

Country Status (3)

Country Link
US (2) US11557710B2 (zh)
CN (2) CN111129281B (zh)
TW (1) TWI691105B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682098A (zh) * 2020-06-12 2020-09-18 瑞声声学科技(深圳)有限公司 一种压电结构及压电装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230357000A1 (en) * 2022-05-03 2023-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-Aligned Acoustic Hole Formation in Piezoelectrical MEMS Microphone

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136309A (zh) * 2006-05-04 2008-03-05 台湾积体电路制造股份有限公司 蚀刻装置、浸润槽及蚀刻方法
US20120216378A1 (en) * 2010-03-24 2012-08-30 Wester Digital (Fremont), Llc Method and system for providing a piezoelectric multilayer
US8278802B1 (en) * 2008-04-24 2012-10-02 Rf Micro Devices, Inc. Planarized sacrificial layer for MEMS fabrication
US20170301853A1 (en) * 2016-04-15 2017-10-19 Globalfoundries Singapore Pte. Ltd. Piezoelectric micro-electromechanical system (mems)
US20180029882A1 (en) * 2016-07-27 2018-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integration scheme for microelectromechanical systems (mems) devices and complementary metal-oxide-semiconductor (cmos) devices
CN107863290A (zh) * 2016-09-21 2018-03-30 美光科技公司 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置
CN108117037A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 使用牺牲层上平坦表面以集成互补金属氧化物半导体装置以及微机电系统装置的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287331A (en) * 1992-10-26 1994-02-15 Queen's University Air coupled ultrasonic transducer
TW519750B (en) * 2001-06-27 2003-02-01 Asia Pacific Microsystems Inc Manufacturing method of steady-type film bulk acoustic wave device
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US7602108B2 (en) * 2005-05-26 2009-10-13 Eastman Chemical Company Micro-coextruded film modified with piezoelectric layers
JP5145636B2 (ja) * 2005-12-27 2013-02-20 富士ゼロックス株式会社 液滴吐出ヘッド及び液滴吐出装置
DE102007046077A1 (de) * 2007-09-26 2009-04-02 Epcos Ag Piezoelektrisches Vielschichtbauelement
JP4638530B2 (ja) * 2008-08-19 2011-02-23 日本電波工業株式会社 圧電部品及びその製造方法
US9083300B2 (en) * 2010-09-01 2015-07-14 Qualcomm Mems Technologies, Inc. Electromechanical systems piezoelectric contour mode differential resonators and filters
US10256393B2 (en) 2014-02-25 2019-04-09 Canon Kabushiki Kaisha Piezoelectric material, piezoelectric element, and electronic apparatus
US9401309B2 (en) * 2014-08-26 2016-07-26 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
US10722918B2 (en) * 2015-09-03 2020-07-28 Qualcomm Incorporated Release hole plus contact via for fine pitch ultrasound transducer integration
US10886455B2 (en) * 2017-07-31 2021-01-05 Vanguard International Semiconductor Singapore Pte. Ltd. Piezoelectric microphone with deflection control and method of making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136309A (zh) * 2006-05-04 2008-03-05 台湾积体电路制造股份有限公司 蚀刻装置、浸润槽及蚀刻方法
US8278802B1 (en) * 2008-04-24 2012-10-02 Rf Micro Devices, Inc. Planarized sacrificial layer for MEMS fabrication
US20120216378A1 (en) * 2010-03-24 2012-08-30 Wester Digital (Fremont), Llc Method and system for providing a piezoelectric multilayer
US20170301853A1 (en) * 2016-04-15 2017-10-19 Globalfoundries Singapore Pte. Ltd. Piezoelectric micro-electromechanical system (mems)
CN107394037A (zh) * 2016-04-15 2017-11-24 新加坡商格罗方德半导体私人有限公司 压电微机电系统
US20180029882A1 (en) * 2016-07-27 2018-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integration scheme for microelectromechanical systems (mems) devices and complementary metal-oxide-semiconductor (cmos) devices
CN107863290A (zh) * 2016-09-21 2018-03-30 美光科技公司 形成包含楼梯台阶型结构的半导体装置结构的方法及相关半导体装置
CN108117037A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 使用牺牲层上平坦表面以集成互补金属氧化物半导体装置以及微机电系统装置的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682098A (zh) * 2020-06-12 2020-09-18 瑞声声学科技(深圳)有限公司 一种压电结构及压电装置

Also Published As

Publication number Publication date
CN117241658A (zh) 2023-12-15
US11557710B2 (en) 2023-01-17
US20220367784A1 (en) 2022-11-17
TW202018983A (zh) 2020-05-16
TWI691105B (zh) 2020-04-11
US20200136010A1 (en) 2020-04-30
CN111129281B (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
US20220367784A1 (en) Fully-wet via patterning method in piezoelectric sensor
US10065852B2 (en) MEMS device and manufacturing method thereof
CN101783314B (zh) 形成隔离结构的方法和相应的器件
JP2006310726A (ja) 半導体装置およびその製造方法
US11649162B2 (en) Particle filter for MEMS device
US20110189804A1 (en) Method of fabricating a mems microphone
US11516596B2 (en) MEMS device and manufacturing method thereof
TWI733711B (zh) 半導體結構以及其製造方法
US7985611B1 (en) Method for manufacturing integrated MEMS resonator device
CN212292788U (zh) 一种微机电系统麦克风晶圆级封装结构
JP4705964B2 (ja) 半導体装置
US9425098B2 (en) Radio-frequency device package and method for fabricating the same
US20210260623A1 (en) Interconnection for monolithically integrated stacked devices and methods of forming thereof
US10771891B2 (en) Method for manufacturing air pulse generating element
US7119431B1 (en) Apparatus and method for forming heat sinks on silicon on insulator wafers
US11305985B2 (en) MEMS device and manufacturing method thereof
CN210133882U (zh) Mems器件
US10640372B2 (en) Method for fabricating MEMS device integrated with a semiconductor integrated circuit
CN113697758A (zh) 一种微机电系统麦克风晶圆级封装结构及方法
US20090050989A1 (en) Semiconductor device
JP2017042871A (ja) Ｍｅｍｓ素子およびその製造方法、並びにｍｅｍｓ素子の接続構造
KR20090094371A (ko) 쓰루-칩 연결부들을 지닌 프론트-엔드 공정처리된 웨이퍼
US20220348454A1 (en) Inter-poly connection for parasitic capacitor and die size improvement
CN210133881U (zh) Mems器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant