CN210133881U - Mems器件 - Google Patents
Mems器件 Download PDFInfo
- Publication number
- CN210133881U CN210133881U CN201822255944.XU CN201822255944U CN210133881U CN 210133881 U CN210133881 U CN 210133881U CN 201822255944 U CN201822255944 U CN 201822255944U CN 210133881 U CN210133881 U CN 210133881U
- Authority
- CN
- China
- Prior art keywords
- transistor
- mems device
- mems
- interconnection
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本申请公开了一种MEMS器件。该MEMS器件包括:包括CMOS电路与MEMS模块,MEMS模块位于CMOS电路上,CMOS电路与MEMS模块连接,用于驱动MEMS模块,CMOS电路包括衬底与位于衬底上的第一晶体管,MEMS模块包括:保护层,位于CMOS电路上,保护层具有第一接触孔;以及第一电极,位于保护层上,第一电极的一部分位于第一接触孔中,经由第一接触孔并通过第一组互联引线与第一晶体管电连接,其中,第一接触孔与第一晶体管在MEMS器件的垂直方向上位置对应,该MEMS器件形成了单芯片垂直方向上的CMOS电路与MEMS模块的集成结构,因而无需采用共晶键合连接不同的管芯,简化了工艺制作流程,从而降低了制造成本。
Description
技术领域
本公开涉及半导体技术领域,更具体地,涉及一种MEMS器件。
背景技术
微机械系统(Micro-Electro-Mechanical System,MEMS)与集成电路(integratedcircuit,IC)目前是半导体产业最重要的两个发展领域。在全球科技迅速发展的推动下,MEMS与IC的集成成为一种必然趋势。其集成方法有三种:单片集成、半混合(键合)集成和混合集成。单片集成是指MEMS结构与CMOS制造在一个芯片上。混合集成是将MEMS和IC分别制造在不同的管芯上,然后封装在一个管壳中,将带凸点的MEMS裸片以倒装焊形式或者引线键合方式与IC芯片相互连接,形成SIP。半混合是利用三维集成技术实现MEMS芯片和CMOS的立体集成。单片集成是MEMS与IC是集成技术的重要发展方向,尤其对于射频RF薄膜体声波滤波器而言有很多优点。首先,处理电路靠近微结构,对信号的检测、收发能够实现更高的精度;其次,集成系统体积减小,功耗低;再次,器件数量减少、封装管脚数降低,可靠性提高。
在现有的射频(Radio Frequency,RF)MEMS薄膜体声波滤波器制造技术中,大多采用系统级封装(systemin a package,SIP)将滤波器、驱动电路以及处理电路合封在一起。SIP指在一个封装体内集成多个功能芯片,芯片之间通过衬底的引线键合进行连接。SIP的模块间互联很长、集成密度较低,对滤波器信号的传输不利,制造工艺繁琐且不利于集成。少数工艺采用二维平面结构将IC电路与薄膜体声波滤波器集成在同一平面的单芯片上,此种结构工艺繁琐且工艺灵活性差,特别是MEMS工艺受到CMOS器件的热开销限制。相对SIP合封,二维平面结构单芯片集成薄膜体声波滤波器与IC电路芯片面积减小,更加利于集成但工艺复杂。
实用新型内容
有鉴于此,本实用新型的目的是提供一种MEMS器件。
根据本实用新型实施例提供的MEMS器件,包括CMOS电路与MEMS模块,所述MEMS模块位于所述CMOS电路上,所述CMOS电路与所述MEMS模块连接,用于驱动所述MEMS模块,所述CMOS电路包括衬底与位于所述衬底上的第一晶体管,所述MEMS模块包括:保护层,位于所述CMOS电路上,所述保护层具有第一接触孔;以及第一电极,位于所述保护层上,所述第一电极的一部分位于所述第一接触孔中,经由所述第一接触孔并通过第一组互联引线与所述第一晶体管电连接,其中,所述第一接触孔与所述第一晶体管在所述MEMS器件的垂直方向上位置对应。
优选地,所述CMOS电路还包括第二晶体管,位于所述衬底上,所述MEMS模块还包括:压电层,位于所述第一电极上;以及第二电极,位于所述压电层上,其中,所述保护层还具有第二接触孔,所述第二接触孔与所述第二晶体管在所述MEMS器件的垂直方向上位置对应,所述第二电极的一部分位于所述第二接触孔中,经由所述第二接触孔并通过第二组互联引线与所述第二晶体管电连接。
优选地,所述CMOS电路还包括第一介质层,覆盖所述第一晶体管与所述第二晶体管;以及多条第一互联引线,贯穿所述第一介质层,所述第一组互联引线包括与所述第一晶体管在所述MEMS器件的垂直方向上位置对应的部分所述第一互联引线,所述第二组互联引线包括与所述第二晶体管在所述MEMS器件的垂直方向上位置对应的部分所述第一互联引线。
优选地,所述第一晶体管与所述第二晶体管通过至少部分所述第一互联引线相连。
优选地,所述CMOS电路还包括:第二介质层,覆盖所述第一介质层与所述第一互联引线;以及多条第二互联引线,贯穿所述第二介质层,所述第一组互联引线还包括与所述第一晶体管在所述MEMS器件的垂直方向上位置对应的部分所述第二互联引线,所述第二组互联引线还包括与所述第二晶体管在所述MEMS器件的垂直方向上位置对应的部分所述第二互联引线,在所述第一组互联引线中,所述第一互联引线与所述第二互联引线接触,在所述第二组互联引线中,所述第一互联引线与所述第二互联引线接触。
优选地,所述第一晶体管包括:第一阱区,位于所述衬底中;以及第一源/漏区,位于所述第一阱区中,其中,所述第一接触孔、与所述第一晶体管位置对应的所述第一互联引线、与所述第一晶体管位置对应的所述第二互联引线以及所述第一源/漏区在所述MEMS器件的垂直方向上位置对应。
优选地,所述第二晶体管包括:第二阱区,位于所述衬底中;以及第二源/漏区,位于所述第二阱区中,其中,所述第二接触孔、与所述第二晶体管位置对应的所述第一互联引线、与所述第二晶体管位置对应的所述第二互联引线以及所述第二源/漏区在所述MEMS器件的垂直方向上位置对应。
优选地,所述MEMS模块还包括:空腔,位于所述保护层中,其中,所述第一电极覆盖所述空腔,所述压电层与所述空腔的位置对应。
优选地,所述MEMS模块还包括通孔,位于所述保护层或所述第一电极上,所述通孔到达所述空腔中,其中,所述压电层将所述通孔暴露。
优选地,所述保护层的刻蚀比大于二氧化硅。
优选地,所述保护层的材料包括氮化硅。
优选地,所述保护层的厚度大于2μm。
优选地,所述空腔的深度范围包括1-1.5μm。
优选地,所述第一电极与所述第二电极的材料包括钼;所述压电层的材料包括氮化铝。
优选地,所述第一电极的厚度包括0.5μm;所述第二电极的厚度小于0.5μm。
优选地,所述MEMS器件为薄膜体声波滤波器。
根据本实用新型实施例的MEMS器件,通过将部分第一电极置于保护层的第一接触孔中,第一电极经由第一接触孔与CMOS电路的第一晶体管电连接,并且第一接触孔与第一晶体管在MEMS器件的垂直方向上位置对应,形成了单芯片垂直方向上的CMOS电路与MEMS模块的集成结构,因而无需采用共晶键合连接不同的管芯,简化了工艺制作流程,从而降低了制造成本,降低了芯片总体积,从而更利于集成且降低了功耗,减少了封装管脚,从而增加了器件的可靠性。
更优选的,通过将部分第二电极置于保护层的第二接触孔中,第二电极经由第二接触孔与CMOS电路的第二晶体管电连接,并且第二接触孔与第二晶体管在MEMS器件的垂直方向上位置对应,进一步简化了工艺制作流程,从而降低了制造成本,降低了芯片总体积,从而更利于集成且降低了功耗,减少了封装管脚,从而增加了器件的可靠性。
在优选的实施例中,MEMS器件为薄膜体声波滤波器,由于COMS电路与滤波器之间的距离很小,进一步提高了滤波信号的精度。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了本实用新型实施例的MEMS器件的截面示意图。
图2示出了本实用新型实施例的MEMS器件的制造方法示意图。
图3示出了图2中的CMOS电路的制造方法示意图。
图4示出了图2中的MEMS模块的制造方法示意图。
图5A至5J示出根据本实用新型实施例的MEMS器件的制造方法中一部分阶段的截面示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。
在下文中描述了本实用新型的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本实用新型。
本实用新型可以各种形式呈现,以下将描述其中一些示例。
图1示出了本实用新型实施例的MEMS器件的截面示意图。
如图1所示,本实用新型实施例的MEMS器件包括:CMOS电路10与位于CMOS电路10上的MEMS模块20,其中,CMOS电路10与MEMS模块20连接,并用于驱动MEMS模块20,本实用新型实施例的MEMS器件优选为薄膜体声波滤波器。CMOS电路10包括:衬底100、第一阱区110、第一源/漏区111、第一栅极导体112、第一侧墙113、第二阱区120、第二源/漏区121、第二栅极导体122、第二侧墙123、场氧区131、栅氧层132、第一介质层140、多个第一互联引线150、第二介质层160以及多个第二互联引线170。MEMS模块20包括:具有第一接触孔211与第二接触孔212的保护层210、第一电极230、压电层240、第二电极250以及空腔260,第一电极230具有到达空腔260的通孔,压电层240覆盖部分第一电极230,并暴露该通孔,在一些其他实施例中,通孔还可以直接形成在保护层210上,并到达空腔260。
第一阱区110、第一源/漏区111、第一栅极导体112、第一侧墙113构成第一晶体管,第二阱区120、第二源/漏区121、第二栅极导体122、第二侧墙123构成第二晶体管,第一晶体管与第二晶体管位于衬底100上,然而本实用新型的实施例并不限于此,本领域技术人员可根据需要对晶体管的个数进行其他设置。
第一介质层140位于第一晶体管与第二晶体管上,第一介质层140中具有多个第一互联孔,多条第一互联引线150位于第一介质层140上,第一互联引线150通过第一互联孔与第一晶体管或第二晶体管接触,第一晶体管与第二晶体管通过第一互联引线150相连。
第二介质层160位于多条第一互联引线150上,第二介质层160中具有多个第二互联孔,多条第二互联引线170位于第二介质层160上,第二互联引线170的一端通过第二互联孔与第一互联引线150相连,另一端延伸至第一接触孔211与第二接触孔212中。
保护层210位于CMOS电路10上,其中,保护层210的刻蚀比大于二氧化硅,在一些优选实施例中,保护层210的材料包括氮化硅,保护层210的厚度大于2μm。
空腔260位于保护层210中,其中,空腔260的深度范围包括1-1.5μm。
第一电极230位于保护层210与空腔260上并覆盖空腔260,第一电极230与CMOS电路10电连接,具体地,第一电极230的一部分位于第一接触孔211中,第一电极230通过第一接触孔与第二互联引线相连从而与CMOS电路10电连接。其中,第一电极230的材料包括钼,厚度包括0.5至0.8μm。
压电层240位于第一电极230上,压电层240与空腔260的位置对应并将通孔暴露,其中,压电层240的材料包括氮化铝。
第二电极250位于压电层上240并与CMOS电路10电连接,具体地,第二电极250的一部分位于第二接触孔212中,第二电极250通过第二接触孔与第二互联引线相连从而与CMOS电路10电连接,其中,第二电极250的材料包括钼,第二电极250的厚度小于0.5μm。
在本实施例中,可以将与第一晶体管在MEMS器件的垂直方向上位置对应的部分第一互联引线150以及与第一晶体管在MEMS器件的垂直方向上位置对应的部分第二互联引线170作为第一组互联引线,在第一组互联引线中,第一互联引线150与第二互联引线170接触。并且,将与第二晶体管在MEMS器件的垂直方向上位置对应的部分第一互联引线150以及与第二晶体管在MEMS器件的垂直方向上位置对应的部分第二互联引线170作为第二组互联引线,在第二组互联引线中,第一互联引线150与第二互联引线170接触。
第一电极230经由第一接触孔211并通过第一组互联引线与第一晶体管电连接,第二电极250经由第二接触孔212并通过第二组互联引线与第二晶体管电连接。
进一步地,第一接触孔211、与第一晶体管位置对应的第一互联引线150、与第一晶体管位置对应的第二互联引线170以及第一源/漏区111在MEMS器件的垂直方向上位置对应。第二接触孔212、与第二晶体管位置对应的第一互联引线150、与第二晶体管位置对应的第二互联引线170以及第二源/漏区121在MEMS器件的垂直方向上位置对应。从而形成了单芯片垂直方向上的CMOS电路与MEMS模块的集成结构,因而无需采用共晶键合连接不同的管芯,简化了工艺制作流程,从而降低了制造成本。
图2示出了本实用新型实施例的MEMS器件的制造方法示意图,图3示出了图2中的CMOS电路的制造方法示意图,图4示出了图2中的MEMS模块的制造方法示意图,图5A至5J示出根据本实用新型实施例的MEMS器件的制造方法中一部分阶段的截面示意图。在下文中,将会对本实用新型实施例的MEMS器件的制造方法进行详细说明。
如图2所示,在步骤S10中,形成CMOS电路,如图3所示,可以通过以下步骤S11至S15来形成CMOS电路。
在步骤S11中,在衬底上形成第一晶体管与第二晶体管,具体地,如图5A所示,在衬底100中形成第一阱区110与第二阱区120,利用硅局部氧化隔离(Local Oxidation ofSilicon,LOCOS)技术在衬底100上形成位于第一阱区110与第二阱区120之间的场氧区131,在衬底100上形成栅氧层132,在栅氧层132上淀积多晶硅以对应第一阱区110与第二阱区120分别形成第一栅极导体112与第二栅极导体122,利用光刻与注入工艺在第一阱区110与第二阱区120中在分别形成第一源/漏区111于第二源/漏区121,在第一栅极导体112与第二栅极导体122上电机二氧化硅并利用各向异性刻蚀工艺在第一栅极导体112与第二栅极导体122的侧壁分别形成第一侧墙113与第二侧墙123,其中,第一阱区110、第一源/漏区111、第一栅极导体112、第一侧墙113构成第一晶体管,第二阱区120、第二源/漏区121、第二栅极导体122、第二侧墙123构成第二晶体管。
在步骤S12中,在第一晶体管与第二晶体管上形成第一介质层,具体地,如图5B所示,在第一晶体管与第二晶体管上淀积第一介质层140,并在第一介质层140上形成多个第一互联孔141,其中,第一介质层140的材料包括硼磷硅玻璃。
在步骤S13中,在第一介质层上形成多个第一互联引线,具体地,如图5C所示,在第一介质层140上形成第一布线层,将第一布线层图案化,形成多个第一互联引线150,一部分第一互联引线150通过第一互联孔与第一晶体管接触,另一部分第一互联引线150通过第一互联孔与第二晶体管接触,第一晶体管与第二晶体管通过第一互联引线150相连,其中,第一互联引线150的材料包括铝。
在步骤S14中,在多个第一互联引线上形成第二介质层,具体地,如图5D所示,在多个第一互联引线150上淀积第二介质层160,并在第二介质层160上形成多个第二互联孔161,其中,第二介质层160的材料包括硼磷硅玻璃。
在步骤S15中,在第二介质层上形成多个第二互联引线,具体地,如图5E所示,在第二介质层160上形成第二布线层,将第二布线层图案化,形成多个第二互联引线170,一部分第二互联引线170通过第二互联孔与第一互联引线150接触从而与第一晶体管相连,另一部分第二互联引线170通过第二互联孔与第一互联引线150接触从而与第二晶体管相连,其中,第二互联引线170的材料包括铝。
如图2所示,在步骤S20中,形成MEMS模块,如图4所示,可以通过以下步骤S21至S27来形成MEMS模块。
在步骤S21中,形成保护层,具体地,如图5F所示,在第二介质层160与第二互联引线170上形成保护层210,并在保护层210上形成第一接触孔211与第二接触孔212,从而露出第二互联引线170,即第二互联引线170的一端通过第二互联孔与第一互联引线150相连,另一端延伸至第一接触孔211与第二接触孔212中,其中,保护层210的刻蚀比大于二氧化硅,保护层210的材料包括氮化硅,保护层210的厚度大于2μm。
在步骤S22中,在保护层中形成牺牲层,具体地,如图5G所示,采用干法刻蚀工艺,在保护层210中形成开口,利用化学气相沉积法(Chemical Vapor Deposition,CVD)将牺牲材料填充至开口中以作为牺牲层220,采用化学机械抛光工艺去除开口213外部的牺牲材料,其中,牺牲材料优选为磷硅玻璃(PSG),牺牲层220的厚度范围包括1-1.5μm。
在步骤S23中,在保护层中与牺牲层上形成第一电极,具体地,如图5H所示,通过溅射的方法,在保护层210与牺牲层220上形成第一导电层,采用光刻、刻蚀工艺,将第一导电层图案化形成第一电极230,其中,第一电极230的一部分位于第一接触孔211中与第二互联引线170接触从而与第一晶体管电连接,其中,第一电极230覆盖牺牲层220,第一电极230的材料优选为钼,第一电极230的厚度优选为0.5μm,为防止CMOS电路存在PN结扩散的问题,溅射温度小于450℃。
在步骤S24中,在第一电极上形成压电层,具体地,如图5I所示,在第一电极上230上溅射压电薄膜材料,采用光刻、刻蚀工艺,将压电薄膜材料图案化形成压电层240,压电层240的位置与牺牲层220对应,其中,压电层240的材料优选为氮化铝,其厚度由谐振单元的频率决定。
在步骤S25中,在压电层上形成第二电极,具体地,如图5I所示,在保护层210与压电层240上形成第二导电层,采用光刻、刻蚀工艺,将第二导电层图案化形成第二电极250,其中,第二电极250通过压电层240与第一电极230隔开,第二电极250的一部分位于第二接触孔212中与第二互联引线170接触从而与第二晶体管电连接,其中,第二电极250的材料优选为钼,第二电极250的厚度小于0.5μm。
在步骤S26中,在第一电极上形成到达牺牲层的通孔,具体地,如图5J所示,采用光刻、刻蚀工艺,在第一电极230上形成到达牺牲层220的通孔231。
在步骤S27中,经由通孔除去牺牲层形成空腔,具体地,如图5J所示,采用氢氟酸气相熏蒸工艺,经由通孔231除去牺牲层220形成如图1所示的MEMS器件。
在一些其他的实施例中,图案化的第一电极230暴露部分保护层210,避开第一电极层230,刻蚀保护层210形成通孔,再经由通孔除去牺牲层220形成空腔,从而形成如图1所示的MEMS器件。
根据本实用新型实施例的MEMS器件,在COMS电路上堆叠MEMS模块,形成了单芯片垂直方向上的CMOS电路与MEMS器件的集成结构,因而无需采用共晶键合连接不同的管芯,简化了工艺制作流程,从而降低了制造成本,降低了芯片总体积,从而更利于集成且降低了功耗,减少了封装管脚,从而增加了器件的可靠性。在该制造方法中,通过在保护层中预先形成牺牲层,在形成压电叠层之后经由第一电极或保护层上的通孔去除牺牲层从而形成了空腔,保证了空腔的形状,与现有技术相比,该制造方法不会在形成压电叠层时影响空腔的形状。
在优选的实施例中,MEMS器件为薄膜体声波滤波器,由于COMS电路与滤波器之间的距离很小,进一步提高了滤波信号的精度。
该方法制造的MEMS器件灵敏度高,同时又显著降低制造成本和改善工艺兼容性。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (14)
1.一种MEMS器件,其特征在于,包括CMOS电路与MEMS模块,所述MEMS模块位于所述CMOS电路上,所述CMOS电路与所述MEMS模块连接,用于驱动所述MEMS模块,
所述CMOS电路包括衬底与位于所述衬底上的第一晶体管,
所述MEMS模块包括:
保护层,位于所述CMOS电路上,所述保护层具有第一接触孔;以及
第一电极,位于所述保护层上,所述第一电极的一部分位于所述第一接触孔中,经由所述第一接触孔并通过第一组互联引线与所述第一晶体管电连接,
其中,所述第一接触孔与所述第一晶体管在所述MEMS器件的垂直方向上位置对应。
2.根据权利要求1所述的MEMS器件,其特征在于,所述CMOS电路还包括第二晶体管,位于所述衬底上,
所述MEMS模块还包括:
压电层,位于所述第一电极上;以及
第二电极,位于所述压电层上,
其中,所述保护层还具有第二接触孔,所述第二接触孔与所述第二晶体管在所述MEMS器件的垂直方向上位置对应,所述第二电极的一部分位于所述第二接触孔中,经由所述第二接触孔并通过第二组互联引线与所述第二晶体管电连接。
3.根据权利要求2所述的MEMS器件,其特征在于,所述CMOS电路还包括第一介质层,覆盖所述第一晶体管与所述第二晶体管;以及
多条第一互联引线,贯穿所述第一介质层,
所述第一组互联引线包括与所述第一晶体管在所述MEMS器件的垂直方向上位置对应的部分所述第一互联引线,
所述第二组互联引线包括与所述第二晶体管在所述MEMS器件的垂直方向上位置对应的部分所述第一互联引线。
4.根据权利要求3所述的MEMS器件,其特征在于,所述第一晶体管与所述第二晶体管通过至少部分所述第一互联引线相连。
5.根据权利要求3所述的MEMS器件,其特征在于,所述CMOS电路还包括:
第二介质层,覆盖所述第一介质层与所述第一互联引线;以及
多条第二互联引线,贯穿所述第二介质层,
所述第一组互联引线还包括与所述第一晶体管在所述MEMS器件的垂直方向上位置对应的部分所述第二互联引线,
所述第二组互联引线还包括与所述第二晶体管在所述MEMS器件的垂直方向上位置对应的部分所述第二互联引线,
在所述第一组互联引线中,所述第一互联引线与所述第二互联引线接触,
在所述第二组互联引线中,所述第一互联引线与所述第二互联引线接触。
6.根据权利要求5所述的MEMS器件,其特征在于,所述第一晶体管包括:
第一阱区,位于所述衬底中;以及
第一源/漏区,位于所述第一阱区中,
其中,所述第一接触孔、与所述第一晶体管位置对应的所述第一互联引线、与所述第一晶体管位置对应的所述第二互联引线以及所述第一源/漏区在所述MEMS器件的垂直方向上位置对应。
7.根据权利要求5所述的MEMS器件,其特征在于,所述第二晶体管包括:
第二阱区,位于所述衬底中;以及
第二源/漏区,位于所述第二阱区中,
其中,所述第二接触孔、与所述第二晶体管位置对应的所述第一互联引线、与所述第二晶体管位置对应的所述第二互联引线以及所述第二源/漏区在所述MEMS器件的垂直方向上位置对应。
8.根据权利要求2-7任一所述的MEMS器件,其特征在于,所述MEMS模块还包括:
空腔,位于所述保护层中,
其中,所述第一电极覆盖所述空腔,所述压电层与所述空腔的位置对应。
9.根据权利要求8所述的MEMS器件,其特征在于,所述MEMS模块还包括通孔,位于所述保护层或所述第一电极上,所述通孔到达所述空腔中,
其中,所述压电层将所述通孔暴露。
10.根据权利要求9所述的MEMS器件,其特征在于,所述保护层的刻蚀比大于二氧化硅。
11.根据权利要求9所述的MEMS器件,其特征在于,所述保护层的厚度大于2μm。
12.根据权利要求9所述的MEMS器件,其特征在于,所述空腔的深度范围包括1-1.5μm。
13.根据权利要求9所述的MEMS器件,其特征在于,所述第一电极的厚度包括0.5μm;
所述第二电极的厚度小于0.5μm。
14.根据权利要求9所述的MEMS器件,其特征在于,所述MEMS器件为薄膜体声波滤波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822255944.XU CN210133881U (zh) | 2018-12-29 | 2018-12-29 | Mems器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822255944.XU CN210133881U (zh) | 2018-12-29 | 2018-12-29 | Mems器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210133881U true CN210133881U (zh) | 2020-03-10 |
Family
ID=69702245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822255944.XU Active CN210133881U (zh) | 2018-12-29 | 2018-12-29 | Mems器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210133881U (zh) |
-
2018
- 2018-12-29 CN CN201822255944.XU patent/CN210133881U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11407636B2 (en) | Inter-poly connection for parasitic capacitor and die size improvement | |
US10672974B2 (en) | Microfabricated ultrasonic transducers and related apparatus and methods | |
US7248131B2 (en) | Monolithic vertical integration of an acoustic resonator and electronic circuitry | |
US8587077B2 (en) | Integrated compact MEMS device with deep trench contacts | |
US8569090B2 (en) | Wafer level structures and methods for fabricating and packaging MEMS | |
CN111523436B (zh) | 超声波指纹识别像素结构、芯片及电子设备 | |
CN111377395B (zh) | Mems封装结构及其制作方法 | |
US20020096760A1 (en) | Side access layer for semiconductor chip or stack thereof | |
US8878367B2 (en) | Substrate structure with through vias | |
CN212292788U (zh) | 一种微机电系统麦克风晶圆级封装结构 | |
US20220367784A1 (en) | Fully-wet via patterning method in piezoelectric sensor | |
US7998854B2 (en) | Wafer level integration module with interconnects | |
CN109665488B (zh) | Mems器件及其制造方法 | |
TW202122338A (zh) | 半導體裝置與其形成方式 | |
CN107697882B (zh) | 用于制造半导体器件的工艺以及相应半导体器件 | |
WO2020134602A1 (zh) | 晶体谐振器与控制电路的集成结构及其集成方法 | |
CN109835870B (zh) | 一种mems器件与asic处理电路ic的集成封装方法和结构 | |
CN210133882U (zh) | Mems器件 | |
CN210133881U (zh) | Mems器件 | |
KR100692977B1 (ko) | 이미지 센서 및 그 제조방법 | |
EP1906441A1 (en) | Wafer with semiconductor devices and method of manufacturing the same | |
CN113697758A (zh) | 一种微机电系统麦克风晶圆级封装结构及方法 | |
US20220348454A1 (en) | Inter-poly connection for parasitic capacitor and die size improvement | |
KR100634419B1 (ko) | 이미지 센서 및 그 제조방법 | |
CN117303305A (zh) | 一种mems器件封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |