KR100634419B1 - 이미지 센서 및 그 제조방법 - Google Patents
이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100634419B1 KR100634419B1 KR1020050089464A KR20050089464A KR100634419B1 KR 100634419 B1 KR100634419 B1 KR 100634419B1 KR 1020050089464 A KR1020050089464 A KR 1020050089464A KR 20050089464 A KR20050089464 A KR 20050089464A KR 100634419 B1 KR100634419 B1 KR 100634419B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- forming
- light receiving
- dry etching
- receiving unit
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 48
- 238000001039 wet etching Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000011521 glass Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000005192 partition Methods 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 9
- 239000010931 gold Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1876—Particular processes or apparatus for batch treatment of the devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서 및 그 제조방법에 관한 것이다. 빛 신호를 전기적신호로 변환하는 수광부를 탑재하는 웨이퍼에서 상기 수광부를 탑재하는 면과 대향되는 웨이퍼 면에 습식 식각을 수행한 후 다시 건식 식각을 수행하여 배선을 형성한다. 따라서, 건식 식각시에 종횡비를 개선하여 제작 단가를 줄이고 생산성을 높일 수 있을 뿐만 아니라, 이미지 센서 칩의 외측으로 노출된 도전성 와이어를 제거 함으로써, 와이어 본딩으로 인한 면적을 이미지 센서 외부에 할당할 필요가 없게 되므로 수광부의 면적이 차지하는 비율(Fill Factor)를 크게 할 수 있는 효과가 있다.
이미지 센서, 웨이퍼 레벨 패키지, 배선, 건식 식각
Description
도 1은 웨이퍼 접합 모듈을 도시한 단면도이다.
도 2는 웨이퍼의 하측면에 패터닝 후 습식 식각을 수행한 모습을 도시한 단면도이다.
도 3은 웨이퍼의 하측면에 패터닝 후 건식 식각을 수행한 모습을 도시한 단면도이다.
도 4는 건식 식각 후 제1 절연막을 형성한 모습을 도시한 단면도이다.
도 5는 제1 절연막 위에 씨드메탈을 증착한 모습을 보인 단면도이다.
도 6은 씨드메탈에 금속이 접착되어 배선이 형성된 모습을 보인 단면도이다.
도 7은 배선 상에 절연막을 형성한 모습을 도시한 단면도이다.
도 8은 웨이퍼 하측면에 범프를 형성한 모습을 도시한 단면도이다.
도 9는 웨이퍼를 칩 단위로 절단한 모습을 도시한 단면도이다.
도 10은 본 발명에 의한 이미지 센서의 제조 공정 중 다른 실시예를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 웨이퍼 110: 수광부
120: 격벽 130: 전극
140: 마스크층 145, 610: 습식 식각부위
150: 제1 절연막 155, 620: 건식 식각부위
160: 씨드메탈 170: 포토레지스트
180: 배선 190: 제2 절연막
200: 글래스 웨이퍼 300: 웨이퍼 접합 모듈
400: 범프 510: 다이싱 라인
600: 전도층
본 발명은 이미지 센서 및 그 제조방법에 관한 것으로서, 더욱 자세하게는 건식 식각시의 종횡비(aspect ratio)를 개선하고, 이미지 센서 및 그 외부의 인쇄회로 기판을 연결하는 와이어가 제거되어 두께를 줄일 수 있을 뿐만 아니라, 평균 수율을 향상시키고 제품의 신뢰성을 높일 수 있는 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로 이미지 센서라 함은 광학 영상(optical image) 등의 빛 신호를 전기 신호로 변환시키는 반도체 소자를 말하며, 실생활의 다양한 분야에 응용되고 있다. 빛을 받는 만큼 전화를 발생시키는 광학 모듈부와 전하를 전압으로 변환하 여 최종의 형태로 가공하는 회로부로 나뉘는데, 그 구현 방식에 따라 CCD(Charge Coupled Device)와 CMOS(Complementary Metal-Oxide-Silicon) 소자로 나뉠 수 있다. CCD는 개개의 MOS 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS 소자는 제어회로 및 신호처리회로를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다. CCD는 구동방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝수가 많아서 공정이 복잡할 뿐만 아니라 시그날 프로세싱 회로를 CCD 칩 내에 구현할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는바, 요사이는 CMOS 소자를 많이 연구, 활용하고 있는 추세이다.
이러한 이미지 센서는 다양한 제조 방법이 개발되어 있다. 패키지 기술의 발달에 따라 칩 사이즈 패키지(CSP, Chip Size Package) 기술이 개발되었는데, 칩 사이즈 패키지는 이미지 센서가 기판 글라스에 장착되어 있고 이미지 센싱 부분과 상부 글라스 사이에 빈 공간을 가지면서 주변 부분이 에폭시 레진으로 접착되어 있으며, 이미지 센서의 I/O로부터 기판 글라스의 배면으로 전기적 배선이 형성되어 최종적으로 솔더 볼을 형성한다.
그 후 패키지 기술은 더욱 발달하여 칩 하나하나를 각각 조립하는 형태에서 웨이퍼 전체를 한꺼번에 조립하는 신개념의 반도체 패키지 기술이 개발되어 공정의 단순화는 물론 실장 공간을 획기적으로 줄일 수 있게 되었는데, 이를 웨이퍼 레벨 패키지(WLP, Wafer Level Package)라고 한다. 이 패키지 기술은 웨이퍼에서 잘라 낸 칩 하나하나를 조립 포장하는 기존 방식과 달리 칩이 분리되지 않은 웨이퍼 상에서 조립까지 끝마치는 기술로 반도체 공정을 획기적으로 개선한 기술이다.
이때 웨이퍼 상에는 전기적 연결을 위하여 리소그래피 공정에 따른 식각을 수행하고 배선을 형성하게 되는데, 특히, 건식 식각시 종횡비(aspect ratio)가 커져서 가공이 어려워지고 생산비가 많이 소요되게 된다. 즉, 이방성 건식 식각으로 종횡비가 큰 직사각형 모양의 트렌치를 형성한다면, 가공의 난해해지고 가공시간이 길어지며 고가의 공정이 되는 문제점이 있다.
보다 자세한 설명을 위하여 도 1을 제시한다. 이에 도시된 바와 같이, 웨이퍼(10) 상측면에 수광 다이오드 및 마이크로 렌즈 등으로 구성된 수광부(11)가 형성된다. 상기 수광부(11)는 빛 신호를 전기적 신호로 변환하는 역할을 하며, 변환된 전기적 신호는 이미지 센서 외부에 위치한 다른 회로부품에 전달된다. 종래에는 도전성 와이어를 외부로 연결하여 전기적 신호를 전달하고 있다.
상기 수광부(11)는 그 주위에 상기 수광부(11)를 밀폐시키기 위하여 격자 구조의 격벽(12)이 형성되고, 상기 격벽(12)과 글래스 웨이퍼(20)는 밀봉접합(hermetic bonding)된다. 상기 격벽(12)은 웨이퍼(10)와 글래스 웨이퍼(20) 사이를 이격시키는 역할을 하여 수광부(11)가 그 사이에 내장되게 된다.
또한 상기 수광부(11)의 주위에는 전극(13)이 형성되어 있는데, 상기 전극(13)은 수광부(11)와 전기적으로 연결된다. 상기 전극(13)은 그 하방면에 건식 식각으로 인하여 트렌치(20)를 형성하고, 상기 트렌치(20)에는 배선(21)을 형성하여 전극(13)과 연결된다. 또한, 웨이퍼(10)의 하측면에는 솔더볼(solder ball) 등의 범프(22)가 형성되어 배선(21)과 연결된다. 배선간 및 배선과 웨이퍼 간에는 전기적 절연을 위하여 절연막(23, 24)이 형성된다. 수광부(11)에서 생산된 전기적 신호는 전극(13) 및 배선(21), 범프(22)를 통하여 외부의 회로부품에 전달된다. 따라서, 종래의 건식 식각공정은 전극(13)과 배선(21)을 전기적으로 연결시키기 위한 필수 공정이다.
이와 같이 웨이퍼(10)와 글래스 웨이퍼(20)가 접합되고, 그 사이에 수광부(11)가 내장되어서 웨이퍼 접합 모듈(30)을 구성하게 되는데, 상기 웨이퍼 접합 모듈(30)은 절단(dicing)하여 이미지 센서 칩을 완성하게 되는데, 종래의 방법은 다음과 같은 문제점이 있다.
웨이퍼(10)는 일정 두께를 가지고 있으므로, 전극과 범프간의 배선을 위한 건식 식각시 종횡비가 커져 작업이 난해하고 제조 단가가 증가한다는 문제점이 있다. 일반적으로는 종횡비가 커질수록 건식 식각시 제조 단가가 급격히 상승하며 생산성의 하락폭이 커지게 된다. 더욱이, 웨이퍼의 두께가 두꺼워질수록 식각시 트렌치의 종횡비가 더욱 커져서 가공의 난이도가 커지게 된다.
또 다른 문제점으로는 종래의 방식으로 제작하면 이미지 센서를 포함하는 카메라 모듈의 두께를 얇게 제작하기 어렵다는 것이다. 즉, 이미지 센서에서 전기적 신호로 변환된 영상 정보는 회로 부품이 장착된 인쇄회로기판과의 전기적인 연결을 위하여 금 등으로 구성된 도전성 와이어가 이미지 센서 외부로 결합된다. 그러나, 금 등의 도전성 와이어로 이미지 센서와 인쇄회로기판을 접속하기 때문에 전기적 접속 경로가 길어서 특성 저하를 초래할 뿐만 아니라, 와이어가 다른 구성요소와 접촉되지 않도록 하기 위하여 이미지 센서와 적외선 필터 등의 밀봉 구조 사이에 소정의 이격 거리를 필요로 한다. 이는 회로부의 두께를 일정 두께 이하로는 제작할 수 없게 하여서 카메라 모듈을 소형화시키는 데 한계 요소로 작용한다.
또한, 인쇄회로기판이 이미지 센서와 와이어 본딩에 의하여 연결되므로 금속 패드를 이미지 센서 상에 설치해야 함으로써 수광부의 면적이 차지하는 비율(Fill Factor)이 떨어질 뿐 아니라, 와이어 본딩으로 인한 이미지 센서와 인쇄회로기판 사이의 연결이 공정의 열조건으로 인하여 상하거나 외부 충격에 의하여 심지어 단락되거나 오픈되는 문제점이 있다. 이러한 문제는 이미지 센서의 신뢰성을 낮추는 역할을 하게 된다.
또한, 중요한 문제점 중의 하나는 DSP(Digital Signal Processor) 등과 같은 ASIC 칩이 이미지 센서 위에 수직 방향으로 적재한 후 이를 3차원적인 조립(3D integration) 할 경우가 점점 많이 필요하게 되는데, 와이어 본딩은 그 공정이 복잡해 지고 사이즈가 커지는 문제점이 있게 된다.
이러한 문제점은 종래의 칩 사이즈 패키지나 웨이퍼 레벨 패키지를 사용하여 이미지 센서를 제작하더라도 해결되지 않는다. 즉, 이미지 센서의 외측으로 도전성 와이어가 인쇄회로기판과 연결된다면 상기와 같은 문제점은 그대로 지니게 된다. 즉, 웨이퍼 레벨 패키지를 사용하여 이미지 센서 칩마다 절단(dicing) 후에 와이어 본딩을 하게 되므로 이러한 공정이 먼지 등 파티클의 유입을 시키는 원인이 되며, 와이어 본딩으로 인한 상술한 문제점을 고스란히 노출하게 된다.
따라서, 본 발명은 상술한 본 발명의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 건식 식각시 식각 부위의 종횡비를 개선하여 제작 단가를 줄이고 생산성을 높일 수 있는 이미지 센서 및 그 제작방법을 제공하는 것이다.
본 발명의 다른 목적은 이미지 센서 칩 내부에 전기적 통로를 설치함으로써 카메라 모듈의 두께를 소형화시킬 수 있는 이미지 센서 및 그 제작방법을 제공하는 것이다.
본 발명의 또 다른 목적은 이미지 센서 및 인쇄회로 기판 사이의 접속이 내부를 통해서 연결됨으로 복수의 칩의 3차원적인 조립이 용이한 이미지 센서 및 그 제작방법을 제공하는 것이다.
본 발명의 또 다른 목적은 웨이퍼 상의 전극의 배치가 자유로워서 전극 하측면의 식각부위의 선택이 용이하고, 웨이퍼 상의 여유 공간을 효율적으로 확보할 수 있는 이미지 센서 및 그 제조방법을 제공하는 것이다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 이미지 센서의 제조 방법은 웨이퍼와 글래스 웨이퍼가 격벽을 사이에 두고 접합되며, 그 사이에 빛 신호를 수신하여 전기적 신호로 변환하는 수광부가 내장되어 있는 웨이퍼 접합 모듈이 제공되며, 상기 웨이퍼 접합 모듈은 상기 웨이퍼에서 수광부가 장착된 면과 대향되는 면에 습식 식각을 수행하여 습식 식각부위를 형성하는 단계와, 상기 습식 식각부위에 건식 식각을 통해 건식 식각부위를 형성하여 상기 수광부와 전기적으로 연결된 전극을 외부로 노출시키는 단계와, 노출된 상기 전극과 연결되는 배 선을 상기 습식 및 건식 식각부위 위에 형성하는 단계와, 상기 배선과 전기적으로 연결되는 범프를 형성하는 단계, 및 상기 웨이퍼 접합 모듈을 칩 단위로 절단하여 완성하는 단계를 포함한다.
또한, 상기 웨이퍼 접합 모듈에서, 상기 전극을 연결하는 도전층을 형성하는 단계와, 상기 웨이퍼에서 수광부가 장착된 면과 대향되는 면에 습식 식각을 수행하여 습식 식각부위를 형성하는 단계와, 상기 습식 식각부위에 건식 식각을 통해 건식 식각부위를 형성하여 상기 도전층의 일부를 외부로 노출시키는 단계와, 노출된 상기 도전층과 연결되는 배선을 상기 습식 및 건식 식각부위 위에 형성하는 단계와, 상기 배선과 전기적으로 연결되는 범프를 형성하는 단계, 및 상기 웨이퍼 접합 모듈을 칩 단위로 절단하여 완성하는 단계를 포함한다.
건식 식각부위를 형성하여 상기 수광부와 전기적으로 연결된 전극을 외부로 노출시키는 단계는 상기 건식 식각부위에 노출된 상기 전극의 일부분을 개방한 채 제1 절연막을 형성하는 단계를 더 포함하고, 상기 배선을 상기 건식 식각부위 위에 형성하는 단계는 상기 건식 식각부위에 씨드메탈을 증착시키는 단계, 및 전기 도금을 이용하여 도전성 금속이 상기 씨드메탈과 접착되도록 하는 단계를 포함하는 것이 바람직하다. 상기 범프를 형성하는 단계는 상기 배선 위에 절연막을 형성하되, 상기 절연막 중 개방된 자리에 범프를 형성하는 것을 특징으로 하는 것이 바람직하다.
또한, 본 발명에 따른 이미지 센서는 빛 신호를 수신하여 전기적 신호로 변환하는 수광부와, 상기 수광부의 주위에 배치되어 상기 수광부와 전기적으로 연결 된 전극과, 상측면에는 상기 수광부 및 상기 전극을 탑재하며, 하측면에는 습식 식각되어 습식 식각부위를 형성한 후 상기 습식 식각부위 상에 건식 식각을 수행하여 상기 전극을 노출시키는 웨이퍼와, 상기 웨이퍼의 하측면에 형성된 범프와, 상기 웨이퍼의 하측면에 형성되며, 상기 전극과 상기 범프를 전기적으로 연결하는 배선, 및 상기 웨이퍼 상측면에 격벽을 사이에 두고 본딩되어 상기 수광부를 밀폐시키는 글래스 웨이퍼를 포함하며, 상기 웨이퍼 및 상기 글래스 웨이퍼를 칩 단위로 절단하여 형성된다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.
제1
실시예
도 2는 웨이퍼의 하측면에 패터닝 후 습식 식각을 수행한 모습을 도시한 단면도이고, 도 3은 웨이퍼의 하측면에 패터닝 후 건식 식각을 수행한 모습을 도시한 단면도이고, 도 4는 건식 식각 후 제1 절연막을 형성한 모습을 도시한 단면도이고, 도 5는 제1 절연막 위에 씨드메탈을 증착한 모습을 보인 단면도이고, 도 6은 씨드메탈에 금속이 접착되어 배선이 형성된 모습을 보인 단면도이고, 도 7은 절연막을 형성한 모습을 도시한 단면도이고, 도 8은 웨이퍼 하측면에 범프를 형성한 모습을 도시한 단면도이고, 도 9는 웨이퍼를 칩 단위로 절단한 모습을 도시한 단면도이다.
이에 도시된 바와 같이, 웨이퍼(100)와 글래스 웨이퍼(200)가 격벽(120)을 사이에 두고 접합되며, 그 사이에 수광부(110)가 내장되어서 웨이퍼 접합 모듈 (300)을 구성하는 것은 종래의 기술과 동일하다. 또한, 수광부(110)의 주위에는 전극(130)이 형성되는 것도 동일하다. 설명의 명료화를 위하여 공지의 기술에 관한 구성 및 제작 방법에 관하여는 생략하기로 한다.
상기 웨이퍼(100)는 우선 그 하측면을 연삭하여 원하는 두께로 얇게 형성할 수 있다(thinning process). 이때, 상기 웨이퍼(100)의 두께는 약 120~180 m 정도 되도록 한다. 다음으로, 상기 웨이퍼(100)에서 수광부(110)가 장착된 면과 대향되는 면에 패터닝 및 습식 식각을 수행하여 습식 식각부위(145)를 형성하며, 습식 식각부위(145)는 전극(130)이 형성된 하방측에 위치하도록 한다. 이때 식각된 부위의 깊이는 대략 100~150 m 정도인 것이 좋다. 알려진 바와 같이, 결정학상 이방성(anisotropy) 성질을 갖는 웨이퍼의 경우에는 습식 식각시 그 식각부위(145)의 모양이 사각뿔대 형상을 이루고, 식각부위(145)의 측면이 수평면과 이루는 각도는 이론적으로 약 54.74도를 형성하게 된다. 여기서, 부호 140은 습식 식각을 위한 마스크층이다.
다음, 도 3에 도시된 바와 같이, 상기 웨이퍼(100)에서 수광부(110)가 장착된 면과 대향되는 면에 건식 식각을 위하여 마스크 패터닝을 하고 식각을 수행하여 건식 식각부위(155)를 형성하여 전극(130)이 웨이퍼(100)의 하측면으로 노출되도록 한다. 건식 식각 후에는 건식 식각을 위한 마스크층을 제거한다. 이방성 건식 식각시에는 그 식각부위(155)의 측단면은 직선이 된다. 즉, 식각된 부위의 측면이 수평면과 이루는 각도는 이론적으로 90도를 형성한다. 전극 노출을 위하여 습식 식각을 수행한 후 다시 건식 식각을 수행하므로 건식 식각으로 식각할 두께가 줄어 들게 된다. 따라서, 건식 식각시 종횡비를 개선할 수 있는 것이다.
다음, 도 4에 도시된 바와 같이, 상기 웨이퍼(100)에서 수광부(110)가 장착된 면과 대향되는 면에 제1 절연막(150)을 형성한다. 상기 제1 절연막(150)은 전기적 절연을 위함인데, 이때 전극(130) 중 일부분은 개방하여 전기적 신호가 외부로 전달되는 통로 역할을 하도록 한다. 전극(130) 중 개방된 부위는 원형으로써 그 지름이 10~40 m 정도 되도록 구성할 수 있다.
다음, 도 5에 도시된 바와 같이, 상기 제1 절연막(150) 위에 후술하는 도금 공정을 위한 씨드메탈(seed metal, 160)을 증착시킨다. 도금시 웨이퍼와 도금용 금속 간에는 일반적으로 접착력이 약하므로 씨드메탈(160)를 사용하여 씨드메탈(160)과 도금용 금속간의 접착력을 높이는 역할로 사용된다. 상기 씨드 메탈(160)로는 티타늄(Ti)이나 구리(Cu)를 사용할 수 있다.
다음, 도 6에 도시된 바와 같이, 포토리소그래피(photolithography) 공정에 의해 포토레지스트(photoresist, 170)를 현상(develop)하고, 전기 도금을 이용하여 배선(180)을 형성한다. 배선(180)에 사용되는 재질로는 도전성 금속이 사용될 수 있으나, 금(Au)이 좋으며 그 두께는 1~3 ㎛ 정도 되도록 한다. 전기 도금시 금 등은 씨드메탈(160)과의 접착력으로 인하여 씨드메탈(160)이 형성된 곳에 접착하여 배선(180)을 형성하게 된다. 상기 포토레지스트(170)는 배선간 단락(short) 방지를 위함이다.
다음, 도 7에 도시된 바와 같이, 포토레지스트를 제거하고, 상기 배선(180) 위에 제2 절연막(190)을 형성한다. 단 후술하는 범프(bump)가 형성될 부위는 개방 하도록 하며, 상기 제2 절연막(190)은 BCB(Benzocyclobutene)을 사용하며 그 두께는 약 3~7 m 정도 되도록 형성할 수 있다.
다음, 도 8에 도시된 바와 같이, 상기 제2 절연막(190)이 개방된 자리에 범프(400)를 형성하여 상기 전극(130)으로부터 범프(400)까지 이르는 전기적 연결을 완성한다. 상기 범프(400)는 스크린 프링팅(screen printing) 방법으로 리플로우(reflow)시켜 솔더볼(solder ball)을 형성하는 솔더 범프 타입이거나, 금 등을 사용하여 기계적인 스터드 범프(stud bump)를 형성하는 비솔더 범프 타입일 수 있다. 상기 범프(400)는 도시하지 않는 인쇄회로기판(PCB)에 연결되어 영상정보를 담은 전기적 신호를 전달한다. 상기 범프(400)와 인쇄회로기판은 도전성 접착재를 이용하여 플립칩 본딩(flip chip bonding)을 할 수도 있으며, 상기 범프(400)와 인쇄회로기판 사이를 와이어 본딩(wire bonding) 할 수도 있다.
다음, 도 9에 도시된 바와 같이, 칩 단위로 절단하여 이미지 센서를 완성한다. 즉, 다이싱 라인(510, dicing line)을 기준으로 절단하며, V 자형 노치를 이미지 센서 칩과 칩 사이에 형성하여 웨이퍼 다이싱 장비를 이용하여 기계적인 방법으로 절단할 수 있다.
이와 같은 공정으로 완성된 이미지 센서의 작동을 설명하면 다음과 같다.
먼저, 이미지 센서가 장착된 카메라가 피사체를 향하게 되면, 외부 렌즈 및 필터 등의 글래스를 통하여 빛 신호가 수광부(110)로 도착한다. 상기 수광부(110)에서는 마이크로 렌즈를 통해 집광된 빛 신호가 수광 다이오드 등에서 전기적 신호로 바뀌게 된다. 수광부(110)에서 생산된 전기적 신호는 내부의 전기적 경로를 거 쳐서 전극(130)으로 전달된다. 전극(130)으로 전달된 전기적 신호들은 배선(180) 및 범프(400)를 통해 인쇄회로기판에 장착된 회로 부품들에게 전달된다.
따라서, 광신호를 변환한 전기적 신호가 칩 외부에 부착된 와이어를 이용하여 전달되는 것이 아니라, 내부의 배선을 이용하여 전달되기 때문에 밀봉 구조와 필터 등의 사이에 와이어로 인한 이격 거리가 불필요하여 두께를 작게 제작할 수 있게 된다. 또한, 와이어 본딩으로 인한 면적을 이미지 센서 외부에 할당할 필요가 없게 되므로 수광부의 면적이 차지하는 비율(Fill Factor)를 크게 할 수 있을 뿐만 아니라, DSP 등의 별도의 기판과의 3차원 조립이 가능해지게 되는 효과가 있게 된다.
제2
실시예
도 10은 본 발명에 의한 이미지 센서의 제조 공정 중 다른 실시예를 도시한 단면도이다. 본 실시예에서는 설명의 간략화를 위하여 제1 실시예와 동일한 사항에 관하여는 동일한 부호를 도시하였으며 이에 관한 설명은 생략하기로 한다.
이에 도시된 바와 같이, 본 발명의 이미지 센서의 제조 방법은 상기 전극(130)을 이어주는 전도층(600)이 제공된다. 상기 전도층(600)은 도전성 재질을 이용하여 전기적 신호가 전달될 수 있도록 하며, 전극(130)을 연결한다. 상기 전도층(600)은 식각 부위, 특히 건식 식각부위(620)를 감소시켜주며, 전극(130) 상의 여유 공간(dummy space)를 확보하도록 해준다.
보다 구체적으로 설명하면, 습식 및 건식 식각부위(610, 620)는 전극(130)의 하방에 위치하며, 배선(180)은 상기 식각부위(610, 620)상에 배치되어 전극(130)과 연결된다. 이 때, 본 실시예에 따르면 전극(130)은 전도층(600)에 의하여 연결되어 있으므로 배선(180)은 상기 전도층(600)과 연결되면 전극(130)의 전기적 신호를 전달 할 수 있다. 따라서, 각 전극과 연결될 필요 없이 전도층(600)에만 연결되면 되므로 식각 공정, 특히 건식 식각의 횟수를 줄일 수 있어서 제조 단가를 낮추고 생산성을 향상시킬 수 있는 효과가 있다.
또한, 전극(130)의 배치가 하방에 형성된 식각부위(610, 620)로부터 자유로울 수 있기 때문에 웨이퍼(100) 상에 여유공간(dummy space)를 효과적으로 확보할 수 있다. 즉, 전극(130)의 위치에 식각부위(610, 620)가 구속될 필요가 없다. 이후, 다이싱 라인을 기준으로 절단하여 칩 단위로 분리 후 이미지 센서를 완성하는 것은 제1 실시예와 동일하다.
따라서, 본 발명에 따르면 배선을 형성하기 위한 트렌치를 형성하는 과정에서 습식 식각을 수행한 후 건식 식각을 수행하게 되므로 건식 식각의 종횡비가 개선되어 제작 단가가 줄어들 뿐만 아니라 생산성이 향상되는 효과가 있다.
또한, 웨이퍼 레벨 패키지 방식을 이용하면서도 이미지 센서 칩의 외측으로 노출된 도전성 와이어를 제거 함으로써, 와이어 본딩으로 인한 면적을 이미지 센서 외부에 할당할 필요가 없게 되므로 수광부의 면적이 차지하는 비율(Fill Factor)를 크게 할 수 있는 효과가 있다.
또한, 이미지 센서 및 인쇄회로 기판 사이의 접속이 내부를 통해서 연결됨으 로 복수의 칩의 3차원적인 조립이 용이한 효과가 있다.
또한, 본 발명의 다른 실시예에 의하면, 건식 식각의 횟수를 줄일 수 있으며, 전극이 배치된 웨이퍼 면상에서 여유 공간을 효율적으로 확보할 수 있는 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (12)
- 웨이퍼와 글래스 웨이퍼가 격벽을 사이에 두고 접합되며, 그 사이에 빛 신호를 수신하여 전기적 신호로 변환하는 수광부가 내장되어 있는 웨이퍼 접합 모듈에 있어서,상기 웨이퍼에서 수광부가 장착된 면과 대향되는 면에 습식 식각을 수행하여 습식 식각부위를 형성하는 단계;상기 습식 식각부위에 건식 식각을 통해 건식 식각부위를 형성하여 상기 수광부와 전기적으로 연결된 전극을 외부로 노출시키는 단계;노출된 상기 전극과 연결되는 배선을 상기 습식 및 건식 식각부위 위에 형성하는 단계;상기 배선과 전기적으로 연결되는 범프를 형성하는 단계; 및상기 웨이퍼 접합 모듈을 칩 단위로 절단하는 단계;를 포함하는 이미지 센서의 제조 방법.
- 제1항에 있어서,상기 건식 식각부위를 형성하여 상기 수광부와 전기적으로 연결된 상기 전극을 외부로 노출시키는 단계는, 상기 습식 및 건식 식각부위 위에 형성되며 전기적으로 절연되는 제1 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 2항에 있어서,상기 배선을 상기 습식 및 건식 식각부위 위에 형성하는 단계는 상기 제1 절연막 위에 씨드메탈을 증착시키는 단계; 및전기 도금을 이용하여 도전성 금속이 상기 씨드메탈과 접착되도록 하는 단계;를 포함하는 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 범프를 형성하는 단계는 상기 배선 위에 제2 절연막을 형성하는 단계를 더 포함하며, 상기 제2 절연막 중 개방된 자리에 범프를 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 웨이퍼와 글래스 웨이퍼가 격벽을 사이에 두고 접합되고, 그 사이에 빛 신호를 수신하여 전기적 신호로 변환하는 수광부가 내장되며, 상기 수광부 주위에 상기 수광부와 전기적으로 연결된 전극이 형성된 웨이퍼 접합 모듈에 있어서,상기 전극을 연결하는 도전층을 형성하는 단계;상기 웨이퍼에서 수광부가 장착된 면과 대향되는 면에 습식 식각을 수행하여 습식 식각부위를 형성하는 단계;상기 습식 식각부위에 건식 식각을 통해 건식 식각부위를 형성하여 상기 도 전층의 일부를 외부로 노출시키는 단계;노출된 상기 도전층과 연결되는 배선을 상기 습식 및 건식 식각부위 위에 형성하는 단계;상기 배선과 전기적으로 연결되는 범프를 형성하는 단계; 및상기 웨이퍼 접합 모듈을 칩 단위로 절단하여 완성하는 단계;를 포함하는 이미지 센서의 제조 방법.
- 제 5항에 있어서,상기 건식 식각부위를 형성하여 상기 수광부와 전기적으로 연결된 상기 도전층을 외부로 노출시키는 단계는 상기 식각부위 위에 형성되며 전기적으로 절연되는 제1 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 5항에 있어서,상기 범프를 형성하는 단계는 상기 배선 위에 제2 절연막을 형성하되, 상기 제2 절연막 중 개방된 자리에 범프를 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 빛 신호를 수신하여 전기적 신호로 변환하는 수광부;상기 수광부의 주위에 배치되며 상기 수광부와 전기적으로 연결된 전극;상측면에는 상기 수광부 및 상기 전극을 탑재하며, 하측면에는 습식 식각되어 습식 식각부위를 형성한 후 상기 습식 식각부위 상에 건식 식각을 수행하여 상기 전극을 노출시키는 웨이퍼;상기 웨이퍼의 하측면에 형성된 범프;상기 웨이퍼의 하측면에 형성되며, 상기 전극과 상기 범프를 전기적으로 연결하는 배선; 및상기 웨이퍼 상측면에 격벽을 사이에 두고 본딩되어 상기 수광부를 밀폐시키는 글래스 웨이퍼를 포함하며,상기 웨이퍼 및 상기 글래스 웨이퍼를 칩 단위로 절단하여 형성된 것을 특징으로 하는 이미지 센서.
- 제 8항에 있어서,상기 웨이퍼와 상기 배선 사이에 형성된 제1 절연막을 더 포함하는 것을 특징으로 하는 이미지 센서.
- 제 8항에 있어서,상기 배선 위에 형성되는 제2 절연막을 더 포함하되, 상기 제2 절연막 중 개방된 자리에 상기 범프가 결합되어 있는 것을 특징으로 하는 이미지 센서.
- 제 8항에 있어서,상기 전극은 도전층에 의하여 전기적으로 연결되며, 상기 배선은 도전층과 접촉하여 전기적 신호를 상기 범프로 전달하는 것을 특징으로 하는 이미지 센서.
- 제 11항에 있어서,상기 습식 및 건식 식각부위는 상기 도전층이 형성된 상기 웨이퍼의 하측면에 형성된 것을 특징으로 하는 이미지 센서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050089464A KR100634419B1 (ko) | 2005-09-26 | 2005-09-26 | 이미지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050089464A KR100634419B1 (ko) | 2005-09-26 | 2005-09-26 | 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100634419B1 true KR100634419B1 (ko) | 2006-10-16 |
Family
ID=37626301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050089464A KR100634419B1 (ko) | 2005-09-26 | 2005-09-26 | 이미지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100634419B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100980096B1 (ko) | 2008-03-14 | 2010-09-07 | 박태석 | 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094082A (ja) | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
-
2005
- 2005-09-26 KR KR1020050089464A patent/KR100634419B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094082A (ja) | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100980096B1 (ko) | 2008-03-14 | 2010-09-07 | 박태석 | 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180149B2 (en) | Semiconductor package with through-hole | |
| US8513756B2 (en) | Semiconductor package and manufacturing method for a semiconductor package as well as optical module | |
| JP4799543B2 (ja) | 半導体パッケージ及びカメラモジュール | |
| KR100616670B1 (ko) | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 | |
| US7528420B2 (en) | Image sensing devices and methods for fabricating the same | |
| US8508039B1 (en) | Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics | |
| US8174090B2 (en) | Packaging structure | |
| KR100790996B1 (ko) | 이미지 센서 패키지, 그 제조 방법 및 이를 포함하는이미지 센서 모듈 | |
| US20080173792A1 (en) | Image sensor module and the method of the same | |
| US20090085134A1 (en) | Wafer-level image sensor module, method of manufacturing the same, and camera module | |
| TW201508882A (zh) | 電子元件封裝體及其製造方法 | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| TWI382477B (zh) | 電子元件的晶圓級封裝及其製造方法 | |
| JP2009016839A (ja) | 除去可能な保護膜を利用する画像センサパッケージ及び該画像センサパッケージの作製方法 | |
| KR20080084759A (ko) | 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법 | |
| CN110993513A (zh) | 一种cis芯片的晶圆级扇出型封装方法以及结构 | |
| JP2010186870A (ja) | 半導体装置 | |
| JP2009267122A (ja) | 半導体装置 | |
| US7888157B2 (en) | Image sensor chip package method | |
| WO2008143461A2 (en) | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same | |
| JP2004179495A (ja) | 半導体装置 | |
| KR100692977B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100634419B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US7205095B1 (en) | Apparatus and method for packaging image sensing semiconductor chips | |
| KR20050087738A (ko) | 이미지 센서 모듈 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090914 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |