KR20080084759A - 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법 - Google Patents

빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법 Download PDF

Info

Publication number
KR20080084759A
KR20080084759A KR1020080024325A KR20080024325A KR20080084759A KR 20080084759 A KR20080084759 A KR 20080084759A KR 1020080024325 A KR1020080024325 A KR 1020080024325A KR 20080024325 A KR20080024325 A KR 20080024325A KR 20080084759 A KR20080084759 A KR 20080084759A
Authority
KR
South Korea
Prior art keywords
substrate
package
die
lens
rdl
Prior art date
Application number
KR1020080024325A
Other languages
English (en)
Inventor
웬-쿤 양
디안-펭 린
주이-흐시엔 창
퉁-추안 왕
Original Assignee
어드벤스드 칩 엔지니어링 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드벤스드 칩 엔지니어링 테크놀로지, 인크. filed Critical 어드벤스드 칩 엔지니어링 테크놀로지, 인크.
Publication of KR20080084759A publication Critical patent/KR20080084759A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명은 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법을 제공한다. 이미지 센서 모듈 구조는 상부 표면 내에 형성된 패키지 수용 캐비티 및 내부에 형성된 전도성 트레이스들을 갖는 기판, 및 상기 패키지 수용 캐비티 내에 배치된 마이크로 렌즈를 갖는 다이를 구비하는 패키지를 포함한다. 유전체층은 패키지 및 기판 상에 형성되며, 재배선 전도층(RDL)은 유전체층 상에 형성되며, 여기서 RDL은 다이 및 전도성 트레이스들에 결합되며, 유전체층은 마이크로 렌즈를 노출시킬 오프닝을 구비한다. 렌즈 홀더는 기판 상에 부착되며 그 윗부분에 부착된 렌즈를 구비한다. 필터는 렌즈 및 마이크로 렌즈 사이에 부착된다. 이 구조는 렌즈 홀더 내의 기판의 상부 표면 상에 패시브 디바이스를 더 포함한다.

Description

빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법{Image sensor module having build-in package cavity and the method of the same}
본 발명은 이미지 센서의 구조에 관련되며, 더 상세하게는 빌드인(build-in) 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법에 관련된다.
디지털 비디오 카메라들은 가전제품으로써 용이하게 되도록 개발되고 있다. 반도체 기술의 급속한 발전으로 인하여 이미지 센서 어플리케이션은 디지털 스틸 카메라 또는 무비 카메라에 대하여 널리 사용된다. 소비자의 요구는 가벼운 무게, 다기능 및 고해상도를 향해 왔다. 이러한 요구를 충족시키기 위해서 카메라를 제조하는 기술적 수준들이 향상되어 왔다. CCD 또는 CMOS 칩은 이미지를 캡쳐하기 위해 이들 카메라에 일반적인 장치이며 전도성 접착제에 의하여 다이 본딩되어 있다. 전형적으로, CCD 또는 CMOS의 전극 패드는 금속 전선에 의하여 와이어 본딩되어 있다. 와이어 본딩(wire bonding)은 센서 모듈의 크기를 제한한다. 이 장치는 전통적인 수지 패키징 방법에 의해 형성된다.
통상적으로 사용된 종래의 이미지 센서 장치는 웨이퍼 기판의 표면 상에 형성된 포토다이오드들의 어레이(array)를 갖는다. 이러한 포토 어레이들을 형성하는 방법들은 본 기술 분야에서 통상의 지식을 가진 자들에게 잘 알려져 있다. 전형적으로, 웨이퍼 기판은 평평한 서포트 구조에 마운트되며 복수의 전기 접점들과 전기적으로 연결된다. 기판은 와이어들을 이용하는 서포트 구조의 본드 패드들에 전기적으로 연결된다. 이후 이 구조는 빛이 포토다이오드의 어레이 상에 부딪히도록 하는 광투과성 표면을 가진 패키지로 둘러싸인다. 비교적 적은 왜곡 또는 적은 색수차(chromatic aberration)를 갖는 평면영상(flat image)을 생성하도록 하기 위해서는 평면(flat) 광학면(optical plane)을 생성하도록 배열되는 복수의 렌즈들을 채용하는 것이 요구된다. 이것은 많은 값비싼 광학적 요소들을 요구할 수 있다.
나아가 반도체 디바이스 분야에 있어서, 계속적으로 디바이스 밀도는 증가되고 디바이스 크기는 감소되고 있다. 이러한 고밀도 디바이스들에서 패키징 또는 상호접속(interconnecting) 기술들에 대한 요구는 상기한 상황에 맞추기 위해 또한 증가되고 있다.
종래에는, 플립칩 부착 방법에 있어서, 솔더 범프들의 배열은 다이의 표면 상에 형성된다. 솔더 범프들의 형성은 원하는 패턴의 솔더 범프들을 생성하기 위하여 솔더 마스크를 통해 솔더 복합 재료를 이용하여 수행될 수 있다. 칩 패키지의 기능은 전력 분배, 신호 분배, 열 소산(heat dissipation), 보호 및 서포트 등을 포함한다. 반도체가 더 복잡해짐에 따라 전통적인 패키지 기술 예를 들면, 리드 프레임 패키지, 플렉스 패키지, 리지드 패키지 기술은 칩 상에 고밀도 요소들을 갖는 더 작은 칩을 생성하는 것에 대한 요구를 충족시킬 수가 없다. 종래의 패키지 기술들은 웨이퍼 상의 다이스(dice)를 각각의 다이들(dies)로 분할하고 이후 다이 각각 을 패키지하여야만 하기 때문에, 이들 기술들은 제조 공정에 대하여 시간 소모적이다. 칩 패키지 기술은 집적 회로들의 개발에 의해 매우 영향을 받기 때문에, 전자 제품의 크기에 대한 요구는 점점 더 커지고 있으며, 패키지 기술에 대해서도 마찬가지이다. 상기한 이유들로 인하여 패키지 기술의 경향은 오늘날 볼 그리드 어레이(BGA), 플립칩(FC-BGA), 칩 스케일 패키지(CSP), 웨이퍼 레벨 패키지(WLP)를 향하고 있다. "웨이퍼 레벨 패키지"는 다른 공정 단계들 뿐만 아니라 전체 패키징 및 웨이퍼 상의 모든 상호접속들은 칩들(다이들(dies))로 싱귤레이션(다이싱)하기 전에 수행되는 것을 의미하는 것으로 이해되어야 한다. 일반적으로 모든 조립 공정들 또는 패키징 공정들의 완료 이후에 개별 반도체 패키지들이 복수의 반도체 다이들을 갖는 웨이퍼로부터 분리된다. 웨이퍼 레벨 패키지는 극도로 양호한 전기적 특성들을 갖고 결합된 극히 작은 디멘젼들(dimensions)을 갖는다.
WLP 기술은 진화된 패키징 기술이며, 이에 의하여 다이가 웨이퍼 상에서 제조되고 테스트되며, 이후 표면 마운트 라인에서 조립을 위하여 다이싱함으로써 개별 분리된다(singulated). 웨이퍼 레벨 패키지 기술은 단일 칩 또는 다이를 이용하지 않고 하나의 오브젝트로서 전체의 웨이퍼를 이용하며, 그러므로, 스크라이빙(scribing) 공정을 수행하기 전에 패키징 및 테스팅이 완료되었다; 나아가 WLP는 이러한 진화된 기술이어서 와이어 본딩, 다이 마운트 및 언더필 공정이 생략될 수 있다. WLP 기술을 이용함으로써, 비용 및 제조 시간이 단축될 수 있으며, WLP의 결과적인 구조는 다이와 동일하게 될 수 있다; 그러므로 이 기술은 전자 디바이스들의 소형화 요구들을 충족시킬 수 있다.
그러므로 본 발명은 패키지 크기 및 비용을 감소시키는 이미지 센서 모듈을 제공한다.
본 발명의 목적은 BGA/LGA 타입용 "커넥터"가 없이 MB에 링크하기 위한 이미지 센서 모듈을 제공하는 것이다.
본 발명의 목적은 극도로 얇은 모듈 어플리케이션, 작은 풋 프린트(폼팩터), CIS 모듈을 위한 간단한 공정을 위해 캐비티들을 갖는 PCB를 구비하는 이미지 센서 모듈을 제공하기 위한 것이다.
본 발명의 추가적인 목적은 디솔더링(de-soldering)에 의하여 재가공 가능한 이미지 센서 모듈을 제공하기 위한 것이다.
본 발명은 기판의 상부 표면 내에 형성된 패키지 수용 캐비티 및 그 안에 형성된 전도성 트레이스를 갖는 기판을 제공하는 단계로, 상기 기판은 그 위에 형성된 접점 금속을 구비하는, 단계; 패키지를 취하여(picking) 상기 캐비티로 부착하는 단계; 여기서 상기 패키지는 상기 패키지의 베이스 상에 부착된 마이크로 렌즈 영역을 갖는 다이를 포함하며 상기 다이를 둘러싸면서 제1 물질을 충진하고 다이와 동일 레벨을 유지한다; 다이 표면 및 패드들을 클리닝하는 단계; 상기 베이스 및 다이 위에 유전체층을 형성하고 이후 I/O 패드들 및 다이의 마이크로 렌즈 영역을 오픈시키는 단계; 팬-아웃(fan-out) 구조를 형성하기 위해 상기 다이 및 베이스상 에 RDL을 형성하는 단계; 다음으로 상기 기판 및 상기 패키지 상에 스텐실 프린팅 솔더 페이스트를 부착하는 단계; 피킹 앤 플레이싱(picking and placing) 툴에 의하여 상기 기판 상에 패시브 구성요소들을 취하여 배치하는 단계; IR 리플로우에 의하여 상기 패시브 구성요소들을 상기 기판 상에 솔더링하는 단계; 또한 상기 접점 금속을 통해 상기 트레이스 및 상기 다이와 결합하도록 상기 RDL 및 상기 기판 상에 솔더 브리지(범프)를 형성하는 단계; 및 상기 기판 상에 렌즈 홀더를 마운팅하는 단계를 포함하는 이미지 센서 모듈 패키지를 형성하는 방법을 제공한다.
본 발명은 또한 상부 표면 내에 형성된 패키지 수용 캐비티 및 내부에 전도성 트레이스들을 가지며, 위에 형성된 접점 금속을 갖는 기판; 패키지의 베이스 상에 위치된 마이크로 렌즈를 가진 다이를 구비하는 패키지; 다이의 주변으로 충진되며 다이와 동일 평면을 유지하는 제1 물질; 상기 다이 및 상기 베이스 상에 형성된 유전체층으로, 상기 유전체층은 상기 마이크로 렌즈를 노출시키기 위해 오프닝을 구비하며; 상기 유전체층 상에 형성된 재배선 전도층(RDL)으로, 제1 RDL은 상기 다이 및 상기 전도성 트레이스들에 결합되며; 상기 RDL 위에 형성되며, 상기 마이크로 렌즈를 노출시키기 위한 오프닝을 갖는 보호 유전체층; 상기 접점 금속을 통해 상기 트레이스와 소통하도록 상기 보호 유전체층 및 상기 기판 상에 형성된 솔더 브리지(범프); 상기 기판 상에 부착되며, 윗부분에 부착된 렌즈를 구비하는 렌즈 홀더를 포함하는 이미지 센서 모듈 구조를 제공한다.
오프닝이 CMOS 이미지 센서(CIS)용 다이의 마이크로 렌즈 영역을 노출시키도록 유전체층 및 상부 보호층 내에 형성된다는 것이 주지되어야 한다. 코팅 IR 필터 를 갖는 투명 커버가 보호를 위하여 마이크로 렌즈 위에 선택적으로 형성된다.
이미지 센서 칩들은 마이크로 렌즈 영역 상에서 보호층(필름)으로 코팅되어 왔다; 마이크로 렌즈 영역 상의 파티클 오염을 없앨 수 있는 발수 및 발유 특성을 가진 보호층(필름); 보호층(필름)의 두께는 바람직하게 약 0.1㎛ 내지 0.3㎛이며, 반사파지수(reflection index)는 공기 반사파지수 1에 가깝다. 이 공정은 SOG(spin on glass) 기술에 의하여 수행될 수 있으며, 실리콘 웨이퍼 형태 또는 패널 웨이퍼 형태(바람직하게는 이후 공정 중의 파티클 오염을 회피하기 위하여 실리콘 웨이퍼 형태)로 가공될 수 있다. 보호층의 재료들은 SiO2, Al2O3 또는 플루오르-폴리머(fluore-polymer) 등이 될 수 있다.
유전체층의 재료는 탄성 유전체층, 실리콘 유전체 기반 재료, BCB 또는 PI를 포함한다. 실리콘 유전체 기반 재료는 실록산 폴리머(SINR), 다우 코닝 WL5000 시리즈를 포함한다. 택일적으로 유전체층은 포토센시티브층을 포함한다. RDL은 스루홀 구조를 통해 하향으로 접촉하는 단자 패드들과 소통한다.
기판의 재료는 유기 에폭시 타입 FR4, FR5, BT, PCB(인쇄 회로 기판), 합금 또는 금속을 포함한다. 택일적으로 기판은 유리, 세라믹 또는 실리콘일 수 있다.
베이스의 재료는 유기 에폭시 타입 FR4, FR5, BT, PCB(인쇄 회로 기판), 합금 또는 금속을 포함한다. 합금은 합금42 (42%Ni - 58%Fe) 또는 코바(Kovar)(29%Ni - 17%Co - 54%Fe)를 포함한다. 택일적으로 베이스는 유리, 세라믹 또는 실리콘일 수 있다.
다음의 실시예들 및 도면들이 기재되고 명세서에서 설명되나 이는 예시적이고 설명적인 것을 의미하며, 범위를 제한하지 않는다. 관련 기술분야에서 통상의 지식을 가진자는 본 발명이 하나 이상의 구체적 설명들 없이 실시될 수 있으며, 범위를 제한하지 않는다는 것을 확인할 것이다.
명세서 전체에 걸쳐 "일 실시예" 또는 "하나의 실시예"는 실시예와 관련하여 기재된 구체적 특성, 구조 또는 특징을 의미하며 본 발명의 적어도 하나의 실시예에 포함된다. 따라서 명세서 전체에 걸쳐 여러 곳에서 "일 실시예에 있어서" 또는 "하나의 실시예에 있어서"라는 문구의 출현들은 반드시 모두 동일한 실시예를 참조하는 것은 아니다. 나아가 구체적 특성들, 구조들 또는 특징들은 하나 이상의 실시예에 있어서 적당한 방식으로 결합될 수 있다.
본 발명은 기판 안에 형성된 기설정된 캐비티를 갖는 기판을 이용하는 이미지 센서 모듈의 구조를 개시한다. 포토센시티브 재료가 다이 및 베이스 위에 코팅된다. 바람직하게, 포토센시티브 재료의 재료는 탄성 재료로 형성된다. 이미지 센서 모듈은 이미지 센서 칩용의 캐비티를 가진 PCB 마더 보드를 포함하며, 이미지 센서 패키지의 접점 패드들 및 PCB 마더 보드의 접점 패드들 사이의 와이어들과 연결하기 위해 솔더 페이스트를 이용한다. 극도로 얇은(super thin) 구조를 가진 이 모듈은 400㎛보다 작다. 이미지 센서 칩들은 마이크로 렌즈 상에 보호층을 형성하도록 WLP로 가공될 수 있으며, 기판으로부터 패널 상에 RDL을 형성하기 위해 빌드업층들을 이용하여 가공될 수 있다. 마이크로 렌즈 상의 보호층은 칩의 파티클 오 염을 방지할 수 있으며, 이는 발수/발유성(water/oil repellent)을 가지며 이 층의 두께는 0.5㎛보다 작다. IR 카트를 가진 렌즈 홀더는 PCB 마더 보드 상에(마이크로 렌즈 영역 상부에) 고정될 수 있다. 높은 생산량 및 고품질 가공이 본 발명에 의하여 달성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서 모듈의 횡단면도를 도시한다. 도 2에 도시된 바와 같이, 기판(100) 내에 형성된 패키지 구조는 패키지의 베이스(101) 상에 부착된 다이(104)를 포함하며, 제1 재료(101a)는 다이(104)를 둘러싸며 충진되며 패키지 상에 빌드업층들을 형성한다. 복수의 전도성 트레이스들(106)이 전기적 소통(communication)을 위하여 기판(100) 내에 형성되며, 출력(output)을 위해 플렉시블 회로(126)와 연결하며, 택일적으로 솔더 범프들(140)은 출력하기 위해 기판(100) 상에 형성된다. 렌즈 홀더(110)는 렌즈들을 지지하고 보호하기 위하여 기판(100) 위에 형성되며, 부가적으로 기판(100) 상에 형성된 스루홀을 갖는 홀더 가이드 핀들이 형성된다. 렌즈(112)는 렌즈 홀더(110)의 윗부분 상에 부착된다. 필터(114)는 렌즈 홀더(110) 내에 및 렌즈(112)와 다이(104)의 마이크로 렌즈(116) 사이에 위치된다. 필터(114)는 렌즈(112)와 함께 결합되면 생략될 수 있다. 마이크로 렌즈(116)는 그 위에 형성된 보호층(필름)(118)을 포함한다. 패시브 디바이스(136)는 기판(100) 상에 및 렌즈 홀더(110) 외부에 형성될 수 있다.
도 2는 본 발명의 일 실시예에 따라 도 1에 도시된 이미지 센서 모듈의 패키지 구조의 부분 상세 횡단면도를 도시한다. 다이(104)는 패키지(200)의 베이 스(101) 상에 부착되며, 부착(다이 부착) 재료(120a)에 의하여 고정되며, 제1 재료(101a)는 다이(104)의 주변 영역으로 충진된다. 알려진 것처럼, 접점 패드들(본딩 패드들)(122)은 다이(104) 상에 형성된다. 포토센시티브층 또는 유전체층(124)은 다이(104) 및 제1 재료(101a) 위에 형성된다. 복수의 오프닝들이 리소그래피 공정 또는 노광 및 현상 공정을 통해 유전체층(124) 내에 형성된다. 복수의 오프닝들은 접점 패드들 또는 I/O 패드들(122)에 각각 정렬된다. 또한 금속 트레이스로 언급되는 RDL(re-distribution layer; 재배선층)(128)이 상기 층 위에 형성된 금속층의 선택된 부분들을 제거함으로써 유전체층(124) 상에 형성되며, RDL(128)은 I/O 패드들(122)을 통해 다이(104)와 전기적으로 연결을 유지하며, 솔더 범프들(140)은 출력하기 위해 RDL(128) 및 트레이스(106)와 전기적으로 연결을 유지한다. RDL의 재료의 일부는 유전체층(124)의 오프닝들로 재충진될 것이며, 그럼으로써 본딩 패드(122) 위에서 접점 비어 금속(contact via metal)을 형성한다. 보호층(132)은 RDL(128)을 커버하도록 형성된다.
오프닝(130)은 유전체층(보호층)(132) 및 유전체층(124) 내에 형성되어 CMOS 이미지 센서(CIS)용 다이(104)의 마이크로 렌즈(116)를 노출시킨다는 것이 주지되어야 한다. 보호층(118)은 마이크로 렌즈 영역 상의 마이크로 렌즈(116) 위에 형성될 수 있다. 오프닝(130)은 전형적으로 본 기술분야의 당업자에게 잘 알려진 바와 같이 포토리소그래피 공정에 의하여 형성된다. 하나의 경우에 있어서, 오프닝(130)의 아래 부분은 비어 오프닝(via opening)의 형성 중 오픈될 수 있다. 오프닝(130)의 윗부분은 보호층(132)의 침착(deposition) 이후 형성된다. 택일적으로 전체 오 프닝(130)은 리소그래피에 의한 보호층(132)의 형성 이후에 형성된다. 이미지 센서 칩들은 마이크로 렌즈 영역 상에서 보호층(필름)(118)으로 코팅되어 왔다; 마이크로 렌즈 영역 상의 파티클 오염을 없앨 수 있는 발수 및 발유 특성을 가진 보호층(필름); 보호층(필름)(118)의 두께는 바람직하게 약 0.1㎛ 내지 0.3㎛이며, 반사파지수(reflection index)는 공기 반사파지수 1에 가깝다. 이 공정은 SOG(spin on glass) 기술에 의하여 수행될 수 있으며, 실리콘 웨이퍼 형태 또는 패널 웨이퍼 형태(바람직하게는 이후 공정 중의 파티클 오염을 회피하기 위하여 실리콘 웨이퍼 형태로)로 가공될 수 있다. 보호층의 재료들은 SiO2, Al2O3 또는 플루오르-폴리머(fluore-polymer) 등이 될 수 있다. 마지막으로, 코팅 IR 필터를 가진 투명 커버(114)가 선택적으로 보호를 위하여 마이크로 렌즈(116) 위에 형성된다. 투명 커버(114)는 유리, 석영 등으로 이루어진다.
도 3은 일 실시예에 따른 솔더 범프들(140)을 리플로우하는 동안 캐비티 영역(138)의 부분 상세 횡단면도를 도시한다. 도시로부터, 접점 금속 패드(142)가 기판(100) 상에 형성되며, RDL(128) 상의 접점 금속 패드는 다이(104) 상에 형성된다. 다이(104)는 RDL(128) 및 본딩 패드(122)를 통해 PCB 내의 트레이스들(106)과 소통할 수 있다. 이는 패키지(200)(다이(104))가 캐비티(102) 상에 부착된 이후 RDL(128) 및 접점 금속 패드(142) 사이에 동일 레벨을 형성하고, 이후 RDL(128) 및 접점 금속 패드(142)를 모두 덮는 스텐실 프린팅(stencil printing) 솔더 페이스트를 도포하기 위해서이다. 다이(104) 및 캐비티 측벽 사이의 갭은 약 100㎛이어서 솔더 페이스트는 IR 리플로우 공정 중 접점 금속 패드들(142) 및 RDL을 연결하기 위하여 함께 결합(브리지)될 수 있다.
택일적인 실시예가 도 4a 및 4b에 도시될 수 있으며, 대부분의 구조들은 도 1과 유사하므로, 상세한 설명은 생략한다. 패시브 디바이스들(402)은 SMT(표면 마운팅 기술)에 의하여 렌즈 홀더(110) 내에 형성될 수 있으며, 플렉시블 회로(126)가 팬아웃(fan out)을 위하여 솔더볼들(404)에 의해 생략된다. 이는 이미지 센서 모듈 및 패시브 구성요소들을 전체로 통합하고 많은 출력 핀을 획득하여 이미지 센서 모듈의 부피를 축소하기 위한 것이며, 택일적으로, 솔더 범프들(140)이 또한 출력을 위해 이용되며, 그러므로 이 구조는 출력하기 위한 두 경로들을 갖는다. 이 구조는 BGA(볼 그리드 어레이) 타입 이미지 센서 모듈용이다.
택일적으로 도 5는 본 발명에 따른 이미지 센서 모듈의 횡단면도를 나타낸다. 복수의 전도성 트레이스들(106)은 전기 소통을 위하여 기판(100) 내에 형성된다. 단자 패드들(508)은 기판(100)의 저표면 상에 위치되며 트레이스들(106)과 연결되어 이미지 센서 모듈은 보드 상에 직접 마운트될 수 있다. 택일적으로 솔더 범프들(140)은 또한 출력을 위해 이용되며 그러므로 이 구조는 출력하기 위한 두 경로를 갖는다. 상기한 구조는 LGA 타입 이미지 센서 모듈을 구축한다.
바람직하게는, 기판(100)의 재료는 CCL, FR4, FR5, BT(비스말레이미드 트리아진)와 같은 유기 기판, 형성된 캐비티를 갖는 PCB 또는 사전(pre) 에칭 회로를 갖는 합금42이다. 높은 유리 전이 온도(Tg)를 갖는 유기 기판은 에폭시 타입 FR5 또는 BT(비스말레이미드 트리아진) 타입 기판이다. 합금42는 42%Ni 및 58%Fe로 구 성된다. 코바(Kovar)가 또한 사용될 수 있으며 이는 29%Ni, 17%Co, 54%Fe로 구성된다. 유리, 세라믹, 실리콘이 낮은 CTE로 인하여 기판으로서 이용될 수 있다. 캐비티(102)의 깊이의 디멘젼은 다이(104)의 두께보다 더 클 수 있다. 또한 더 깊어질 수 있다.
베이스(101)는 웨이퍼 타입과 같은 라운드형일 수 있으며, 직경은 200, 300mm 또는 그 이상일 수 있다. 패널 형태와 같은 직사각형 타입이 이용될 수 있다. 기판(100)은 캐비티들(102) 및 빌트인 회로(106)를 갖고 형성된다.
본 발명의 하나의 실시예에 있어서, 유전체층(124)은 바람직하게 실록산 폴리머(SINR), 실리콘 산화물, 실리콘 질화물, 다우 코닝 WL5000 시리즈 및 그 화합물들을 포함하는 실리콘 유전체 재료들로 이루어지는 탄성 유전체 재료이다. 또 다른 실시예에 있어서, 유전체층은 벤조시크로브텐(BCB), 에폭시, 폴리이미드(PI) 또는 수지를 포함하는 재료에 의하여 구성된다. 바람직하게는, 이는 간단한 공정을 위하여 포토센시티브층이다. 본 발명의 하나의 실시예에 있어서, 탄성 유전체층은 100(ppm/℃) 보다 큰 CTE, 약 40 퍼센트(바람직하게는 30퍼센트-50퍼센트)의 연신률 및 플라스틱과 고무 사이의 재료의 경도를 갖는 종류의 재료이다. 탄성 유전체층(124)의 두께는 온도 사이클링 테스트 중 RDL/유전체층 인터페이스에 축적된 응력에 따라 달라진다.
본 발명의 하나의 실시예에 있어서, RDL의 재료는 Ti/Cu/Au 합금 또는 Ti/Cu/Ni/Au 합금을 포함한다; RDL의 두께는 2㎛와 15㎛ 사이에 있다. Ti/Cu 합금은 시드 금속층들처럼 또한 스퍼터링 테크닉에 의하여 형성되며 Cu/Au 또는 Cu/Ni/Au 합금은 전기도금에 의하여 형성된다; RDL을 형성하기 위해 전기 도금 공정을 이용하는 것은 온도 사이클링 중 CTE 오매칭을 견디기에 충분히 두꺼운 RDL을 만들 수 있다. 본딩 패드들(122)은 Al 또는 Cu 또는 그 조합이 될 수 있다. FO-WLP 구조의 경우에 탄성 유전체층으로서 SINR을, RDL 금속으로써 Cu를 이용한다. 여기에 도시되지는 않았으나 응력 분석에 따르면, RDL/유전체층 인터페이스에 축적된 응력은 감소된다.
도 2-5에 도시된 바와 같이, RDL 금속은 다이로부터 팬아웃하며 이 구조 아래서 단자 패드들(508) 또는 솔더볼들을 향해 하향으로 소통하며(communicate), 택일적으로 이 구조 위로 솔더 범프들(140)을 향해 상향으로 소통한다. 이는 다이 위에 층들을 적층하고 그럼으로써 패키지의 두께를 증가시키는 종래 기술과 다르다. 종래 기술은 다이 패키지의 두께를 감소시키려는 규칙을 위반한다. 반대로 단자 패드들은 다이 패드들 사이드에 대향하는 표면 상에 위치된다. 소통(communication) 트레이스들(106)은 기판(100)을 관통한다. 그러므로, 다이 패키지의 두께는 명백하게 감소한다. 본 발명의 패키지는 종래 기술보다 더 얇아질 것이다. 나아가 기판은 패키지 전에 미리 준비된다. 캐비티(102) 및 트레이스들(106)은 또한 기설정된다. 따라서 수득률(throughput)은 더 증가될 것이다.
본 발명의 방법은 CIS 패키지 캐비티를 갖는 PCB(FR4/FR5/BT)를 제공하는 단계를 포함한다. 이후 다음 단계는 CIS 패키지를 (청색 테이프 프레임으로부터) 선택하여(pick) CIS 패키지를 캐비티 내에 부착하는 것이다. 이후 부착 재료는 경화된다. 빌드업층들(RDL) 공정이 패키지(미리 형성된) 내에 RDL을 형성하기 위해 수 행된다. 이후 스텐실 프린팅 솔더 페이스트가 기판 상에 형성되며 (양 접점 패드들을 덮는다), 이어서, 피킹 앤 플레이싱(picking and placing) 툴에 의하여 PCB 상에 패시브 구성요소들을 피크 앤 플레이스한다. 이후, IR 리플로우가 이미지 센서 모듈의 접점 패드들 및 PCB, 패시브 구성요소들의 접점 패드들의 솔더 결합(solder joining)에 이용되며, 솔더 범프들은 트레이스를 가지고 기판의 상부 표면 상에 형성되며, 이후 PCB의 플럭스 클리닝이 뒤따른다. 다음은 렌즈 홀더를 마운팅하여 PCB 상에 홀더를 고정하는 것이며 모듈 테스팅이 뒤따른다.
본 발명의 이점들은;
모듈이 BGA/LGA 타입용 "커넥터" 없이 MB(마더 보드)와 연결된다
SMT 공정이 BGA/LGA 타입용 MB 상에 CIS 모듈을 마운트하기 위해 이용된다
빌드업층들 공정이 CIS 패키지를 위해 이용된다
극도로 얇은(super thin) 모듈용 캐비티들을 가진 PCB
작은 풋 프린트(폼팩터)
CIS 모듈을 위한 간단한 공정
솔더 조인트 단자 핀들은 (LGA/BGA 타입용) 표준 포맷이다
MB로부터의 디솔더링에 의하여 재가공 가능한 모듈.
모듈/시스템 어셈블리로 제조 중 가장 높은 생산량.
보호층이 파티클 오염을 방지하기 위하여 마이크로 렌즈 상에 있다
가장 낮은 비용의 기판(PCB-FR4 또는 FR5/BT 타입)
빌드업층들 공정으로 인한 높은 생산량.
본 발명의 바람직한 실시예들이 개시되었지만, 본 기술 분야의 통상의 지식을 가진 자들은 본 발명이 설명된 바람직한 실시예들로 제한되어서는 안된다는 것을 이해할 것이다. 오히려, 다음의 청구항에 의해 정해지는 것처럼 다양한 변화와 수정들이 본 발명의 정신 및 범위 내에서 이루어질 수 있다.
도 1은 본 발명에 따른 이미지 센서 모듈 구조의 횡단면도를 도시한다.
도 2는 본 발명에 따른 이미지 센서 모듈 구조의 부분 상세 횡단면도를 도시한다.
도 3은 본 발명에 따라 도 2에 도시된 캐비티 영역 구조의 부분 상세 횡단면도를 도시한다.
도 4a는 본 발명에 따른 이미지 센서 모듈 구조의 횡단면도를 도시한다.
도 4b는 본 발명에 따라 도 4a에 도시된 이미지 센서 모듈 구조의 저면도를 도시한다.
도 5는 본 발명에 따른 이미지 센서 모듈 구조의 횡단면도를 도시한다.

Claims (5)

  1. 상부 표면 내에 형성된 패키지 수용 캐비티 및 내부에 전도성 트레이스들을 가지며, 위에 형성된 접점 금속을 갖는 기판;
    마이크로 렌즈 영역, 및 상기 패키지 수용 캐비티 내에 배치된 패키지의 에지면 상에 단자 금속 패드들을 가진 팬아웃 빌드업층을 노출시키기 위한 오프닝을 구비하는 패키지;
    상기 점점 금속을 통해 상기 전도성 트레이스와 소통하도록 상기 패키지 및 상기 기판의 상기 단자 금속 패드들 상에 형성된 솔더 조인(solder join); 및
    상기 기판 상에 부착되며, 그 윗부분에 부착된 렌즈를 갖는 렌즈 홀더를 포함하는 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 구조.
  2. 청구항 1에 있어서,
    출력을 위해 상기 기판의 상기 하부 표면에 형성된 단자 접점;
    팬아웃을 위해 상기 기판의 하부 표면에 형성된 솔더볼;
    상기 렌즈 홀더 내의 상기 기판의 상기 상부 표면 상의 패시브 디바이스; 및
    상기 렌즈 및 상기 마이크로 렌즈 사이에 부착된 IR 필터를 더 포함하는 구조.
  3. 청구항 1에 있어서, 상기 패키지는:
    베이스;
    상기 베이스 상에 부착된 상기 마이크로 렌즈 영역을 갖는 다이;
    상기 다이의 둘레로 충진되는 제1 물질로, 상기 제1 물질의 표면은 상기 다이 표면과 동일 레벨을 가지며;
    상기 다이 및 상기 제1 물질 상에 형성된 유전체층으로, 상기 유전체층은 상기 마이크로 렌즈 및 I/O 패드들을 노출시기기 위해 복수의 오프닝을 가지며;
    상기 유전체층 상에 형성된 재배선 전도층(RDL)으로, 상기 RDL은 상기 다이 및 상기 단자 접점 패드들에 결합되며;
    상기 RDL 위에 형성되며, 상기 마이크로 렌즈 및 단자 접점 패드들을 노출시키기 위해 복수의 오프닝을 갖는 보호 유전체층을 포함하는, 구조.
  4. 기판의 상부 표면 내에 형성된 패키지 수용 캐비티 및 그 안에 형성된 전도성 트레이스를 갖는 기판을 제공하는 단계로, 상기 기판은 그 위에 형성된 접점 금속을 구비하는, 단계;
    패키지를 취하여(picking) 상기 캐비티로 부착하는 단계;
    상기 기판 및 상기 패키지 상에 스텐실 프린팅 솔더 페이스트를 부착하는 단계;
    피킹 앤 플레이싱(picking and placing) 툴에 의하여 상기 기판 상에 패시브 구성요소들을 취하여 배치하는 단계;
    IR 리플로우에 의하여 상기 패시브 구성요소들을 상기 기판 상에 솔더링하는 단계;
    상기 접점 금속을 통해 상기 트레이스 및 상기 패키지와 결합하도록 상기 RDL 및 상기 기판 상에 솔더 브리지(범프)를 형성하는 단계; 및
    상기 기판 상에 렌즈 홀더를 마운팅하는 단계를 포함하는 이미지 센서 모듈 패키지를 형성하는 방법.
  5. 청구항 4에 있어서,
    상기 기판을 플럭스 크리닝하는 단계;
    상기 기판의 하부 표면에 솔더볼을 형성하는 단계;
    상기 기판의 하부 표면에 단자 접점을 형성하는 단계를 더 포함하며,
    상기 기판 상에 패시브 구성요소들을 취하여 배치하는 단계는 상기 IR 리플로우가 수행되기 전에 수행되며, 상기 RDL 및 상기 기판 상에 상기 솔더 브리지를 형성하는 단계는 상기 IR 리플로우 중 수행되는 방법.
KR1020080024325A 2007-03-15 2008-03-17 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법 KR20080084759A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/725,041 2007-03-15
US11/725,041 US7498556B2 (en) 2007-03-15 2007-03-15 Image sensor module having build-in package cavity and the method of the same

Publications (1)

Publication Number Publication Date
KR20080084759A true KR20080084759A (ko) 2008-09-19

Family

ID=39688484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024325A KR20080084759A (ko) 2007-03-15 2008-03-17 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법

Country Status (7)

Country Link
US (1) US7498556B2 (ko)
JP (1) JP2008228308A (ko)
KR (1) KR20080084759A (ko)
CN (1) CN101266990A (ko)
DE (1) DE102008014323A1 (ko)
SG (1) SG146570A1 (ko)
TW (1) TW200837902A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056805B1 (ko) * 2009-05-14 2011-08-12 옵토팩 주식회사 포토 센서 패키지

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US8232142B2 (en) * 2009-09-14 2012-07-31 Tyco Electronics Services Gmbh Self-aligned silicon carrier for optical device supporting wafer scale methods
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
CN102254834B (zh) * 2010-05-18 2016-04-27 异基因开发有限责任公司 半导体封装结构与方法
TWI506352B (zh) * 2011-03-10 2015-11-01 Hon Hai Prec Ind Co Ltd 相機模組
US8345360B2 (en) * 2011-06-03 2013-01-01 Visera Technologies Company Limited Camera unit and macro lens thereof
CN102854595B (zh) * 2011-06-30 2016-03-02 鸿富锦精密工业（深圳）有限公司 相机模组及其制造方法
JP5506994B2 (ja) * 2012-09-18 2014-05-28 シャープ株式会社 画像形成装置
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
CN205453874U (zh) * 2013-03-07 2016-08-10 株式会社村田制作所 相机模块及电子设备
CN110071129B (zh) * 2014-10-11 2023-12-29 意法半导体有限公司 具有柔性互连层的图像传感器装置及相关方法
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same
US9525002B2 (en) 2015-01-05 2016-12-20 Stmicroelectronics Pte Ltd Image sensor device with sensing surface cavity and related methods
US9602804B2 (en) * 2015-03-26 2017-03-21 Intel Corporation Methods of forming integrated package structures with low Z height 3D camera
CN106611715A (zh) * 2015-10-21 2017-05-03 精材科技股份有限公司 晶片封装体及其制造方法
KR102019353B1 (ko) * 2017-04-07 2019-09-09 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
CN109729242B (zh) * 2017-10-27 2020-10-02 宁波舜宇光电信息有限公司 摄像模组及其扩展走线封装感光组件、拼板组件和制造方法
US10763293B2 (en) * 2017-11-29 2020-09-01 China Wafer Level Csp Co., Ltd. Image sensing chip package and image sensing chip packaging method
US20190219897A1 (en) * 2018-01-17 2019-07-18 Integrated Micro-Electronics, Inc. Optically Aligned Camera Module Assembly Using Soldering
CN208638447U (zh) * 2018-06-29 2019-03-22 宁波舜宇光电信息有限公司 线路板组件、感光组件及摄像模组
WO2020034826A1 (zh) 2018-08-15 2020-02-20 宁波舜宇光电信息有限公司 防抖摄像模组和防抖感光组件及其制造方法以及电子设备
CN110839120A (zh) * 2018-08-15 2020-02-25 宁波舜宇光电信息有限公司 防抖摄像模组和防抖感光组件及其制造方法以及电子设备
CN112201596A (zh) * 2020-10-09 2021-01-08 上海果纳半导体技术有限公司 晶圆缺陷检测设备
CN114630018A (zh) * 2020-12-14 2022-06-14 晋城三赢精密电子有限公司 镜头模组及电子装置
CN113488493A (zh) 2021-06-30 2021-10-08 上海天马微电子有限公司 芯片封装结构及其制作方法和模组

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609011B1 (ko) * 2003-12-05 2006-08-03 삼성전자주식회사 웨이퍼 레벨 모듈 및 그의 제조 방법
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056805B1 (ko) * 2009-05-14 2011-08-12 옵토팩 주식회사 포토 센서 패키지

Also Published As

Publication number Publication date
US20080224248A1 (en) 2008-09-18
DE102008014323A1 (de) 2008-09-18
JP2008228308A (ja) 2008-09-25
SG146570A1 (en) 2008-10-30
TW200837902A (en) 2008-09-16
CN101266990A (zh) 2008-09-17
US7498556B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
US7498556B2 (en) Image sensor module having build-in package cavity and the method of the same
US20080173792A1 (en) Image sensor module and the method of the same
US20080191333A1 (en) Image sensor package with die receiving opening and method of the same
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US20090008729A1 (en) Image sensor package utilizing a removable protection film and method of making the same
US7863105B2 (en) Image sensor package and forming method of the same
US20080274579A1 (en) Wafer level image sensor package with die receiving cavity and method of making the same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
KR20080075450A (ko) 다이 수용 캐비티를 갖는 웨이퍼 레벨 이미지 센서 패키지및 그 방법
US20080224306A1 (en) Multi-chips package and method of forming the same
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
US20080157340A1 (en) RF module package
JP2008211207A (ja) マルチチップを有する半導体素子パッケージおよびその方法
US20110180891A1 (en) Conductor package structure and method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application