CN102254834B - 半导体封装结构与方法 - Google Patents
半导体封装结构与方法 Download PDFInfo
- Publication number
- CN102254834B CN102254834B CN201010183029.XA CN201010183029A CN102254834B CN 102254834 B CN102254834 B CN 102254834B CN 201010183029 A CN201010183029 A CN 201010183029A CN 102254834 B CN102254834 B CN 102254834B
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- wafer slice
- chip
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000011248 coating agent Substances 0.000 claims abstract description 29
- 238000000576 coating method Methods 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 83
- 238000005538 encapsulation Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 238000012856 packing Methods 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000012780 transparent material Substances 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 3
- 230000001771 impaired effect Effects 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 65
- 238000012536 packaging technology Methods 0.000 description 4
- 206010058314 Dysplasia Diseases 0.000 description 1
- 229920000715 Mucilage Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种半导体封装结构与方法，此方法是利用粘着层将多个晶片切片粘着至承载基底的第一表面上。其中，相邻的晶片切片之间具有暴露出部分粘着层的间隙。然后，在各间隙内填入封装层。再来，在各晶片切片中形成至少一个硅通孔，以暴露出配置在晶片切片的有源表面上的连接垫。之后，在各晶片切片背面形成重布线路层，以填入这些硅通孔中而与对应的连接垫电性连接。最后再进行切割工艺，以自各封装层切割至承载基底与第一表面相对的第二表面，以形成多个半导体封装结构。本发明的半导体封装方法不但可以节省工艺成本，更可以提高半导体元件的整体良率。而且，本发明的半导体封装结构可防止外界水气渗入其中而受损。
Description
技术领域
本发明涉及一种半导体元件的封装方法与结构，且特别是涉及一种可提高良率的半导体元件封装方法与结构。
背景技术
现有的半导体加工设备中最基本的加工单位为整片晶片，而整片晶片在加工后，不可避免地会因加工工艺的缺陷而有部分区域发生电性或结构不良的情况。当这些不良区占晶片总面积的比例过高时，若再以整片晶片进行封装等后续工艺，不但浪费设备的产能而增加工艺成本，更会降低制成品的良率。
发明内容
有鉴于此，本发明的目的就是在提供一种半导体元件的封装方法，以提高封装结构的良率。
本发明的再一目的是提供一种半导体封装结构，其具有良好的封装效果。
本发明提出一种半导体元件的封装方法，其是先提供承载基底与多个晶片切片，其中各晶片切片具有有源表面与背面，且各晶片切片的有源表面是与背面相对。而且，各晶片切片的有源表面上已形成有至少一个连接垫。接着，在承载基底上形成粘着层，然后再将各晶片切片的封装区粘着至此粘着层。其中，相邻的晶片切片之间具有暴露出部分粘着层的间隙。然后，在各间隙内填入封装层。再来，在各晶片切片中形成至少一个硅通孔，以暴露出对应的连接垫。之后，在各晶片切片背面形成重布线路层，以填入这些硅通孔中而与对应的连接垫电性连接。最后再进行切割工艺，以自各间隙处切割封装层、粘着层及承载基底，以形成多个半导体封装结构。
在本发明的实施例中，在进行上述的切割工艺前，还包括先在这些晶片切片的背面形成保护层，以覆盖这些重布线路层。其中，此保护层具有多个开口，分别暴露出对应的重布线路层的一部分。之后，形成多个焊球填入这些开口内，以使这些焊球分别与对应的重布线路层电性连接。
在本发明的实施例中，在形成上述硅通孔之后及形成上述重布线路层之前，还包括先在晶片切片的背面上形成填入硅通孔内的介电层，然后再移除位于硅通孔内的部分介电层，以暴露出连接垫。
在本发明的实施例中，提供上述晶片切片的方法包括先提供晶片，再对此晶片进行电性测试，以得知晶片的可用区。然后，将此晶片的这些可用区切割下来而获得晶片切片。
在本发明的实施例中，形成上述硅通孔之前，还包括先薄化这些晶片切片。
在本发明的实施例中，将上述封装层填入间隙中的方法包括点胶。
在本发明的实施例中，在填入上述这些封装层之后，还包括对这些封装层进行研磨及抛光工艺，以移除各封装层突出于各晶片切片的背面的部分。
本发明提出一种半导体封装结构，包括承载基底、芯片、粘着层以及封装层。其中，承载基底具有第一表面，且第一表面具有配置区与封装区，而封装区是围绕在配置区周围。芯片是配置于承载基底的配置区上方。粘着层是跨置于配置区与封装区上而位于芯片与承载基底之间。封装层是配置于粘着层上，并对应该封装区而围绕芯片。
在本发明的实施例中，上述的半导体封装结构还包括重布线路层，且上述芯片具有有源表面、背面以及至少一个硅通孔。其中，有源表面上已形成有至少一个连接垫，而硅通孔是自背面贯通至有源表面而暴露出此连接垫。重布线路层则是配置于芯片的背面，并填入硅通孔而与连接垫电性连接。
在本发明的实施例中，上述的芯片的有源表面上更形成有半导体元件，且上述粘着层围绕半导体元件而配置。
在本发明的实施例中，上述的半导体封装结构还包括介电层，配置于重布线路层与芯片之间。
在本发明的实施例中，上述的半导体封装结构还包括保护层与至少一个焊球，其中保护层是配置于重布线路层上，并具有至少一个暴露出部分的重布线路层的开口。焊球则是配置于保护层上，并填入开口内而与重布线路层电性连接。
在本发明的实施例中，上述的半导体元件例如是彩色滤光片阵列。在另一实施例中，上述的半导体元件更可以包括微透镜阵列，配置于彩色滤光片阵列与芯片之间。
在本发明的实施例中，上述的承载基底的材料可以是透明材料。
在本发明的实施例中，上述的封装层的材料可以是热固化材料。
本发明是将多个晶片切片粘着于承载基底上，再对此承载基底上的晶片切片进行后续工艺。由于这些晶片切片均为原晶片上的可用区，因此本发明仅对这些晶片切片进行封装工艺不但可以节省工艺成本，更可以提高半导体元件的整体良率。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1G为本发明的实施例中半导体结构在封装工艺中的剖面示意图。
图2为本发明的实施例中提供晶片切片的步骤流程图。
附图标记说明
100：半导体封装结构
110：晶片切片
110a：芯片
112：有源表面
114：背面
116：连接垫
117：硅通孔
118：半导体元件
120：承载基底
121：配置区
122：第一表面
123：封装区
124：第二表面
130：粘着层
140：封装层
150：重布线路层
160：介电层
172：开口
180：焊球
G：间隙
S210～S230：步骤
具体实施方式
图1A至图1G为本发明的实施例中半导体元件在封装工艺中的剖面示意图。请参照图1A，首先提供多个晶片切片110。各晶片切片110分别具有彼此相对的有源表面112与背面114，其中有源表面112上已形成有至少一个连接垫116。具体来说，连接垫116与形成在晶片切片110的有源表面112上的线路(图未示)电性连接。除此之外，晶片切片110的有源表面112上已形成有至少一个半导体元件118，其是通过线路与连接垫116而与外部电路电性连接。在本实施例中，半导体元件118例如是微透镜阵列(microlensarray)及彩色滤光片(colorfilter)阵列，但本发明不以此为限。
详细来说，如图2的步骤S210所述，本实施例是先提供至少一片晶片，然后再如步骤S220所述，对晶片分区进行电性测试，以得知晶片的可用区。之后，如步骤S230所述，将晶片的可用区切割下来，因而获得图1A的晶片切片110。值得一提的是，本发明并不限定这些晶片切片110的形状。
请参照图1B，提供承载基底120，其具有彼此相对的第一表面122与第二表面124。接着，在承载基底120的第一表面122上形成粘着层130。承载基底120例如是由透明材料(如玻璃)制成。而且，本实施例的承载基底120的外型轮廓例如与一般晶片相同，以与现有机台设备相符，但不以此为限。粘着层130则例如是由热固化材料所制成，且其例如围绕半导体元件118而配置。
请参照图1C，将各晶片切片110的有源表面112粘着至粘着层130。具体来说，这些晶片切片110例如是从不同晶片上切割下来，再排列于承载基底120的第一表面122上，并通过粘着层130固定于承载基底120的第一表面122上。其中，这些晶片切片110彼此间隔间隙G排列，而间隙G暴露出部分的粘着层130。
请参照图1D，在各间隙G内填入封装层140。具体来说，封装层140例如由粘着材料所构成，且其可以与粘着层130相同，也可以不相同。在本实施例中，封装层140例如与粘着层130同为由热固化材料所制成。而且，封装层140例如以点胶的方式填入间隙G内。
特别的是，本实施例在将封装层140填入间隙G内之后，接着会进行研磨(grind)及抛光(polish)工艺，以移除封装层140突出于晶片切片110的背面114的部分，也就是使封装层140与晶片切片110的背面114共平面，以利于后续膜层的形成。
请参照图1E，分别在各晶片切片110中形成硅通孔(throughsiliconvia，TSV)127，其是自晶片切片110的背面114贯穿至有源表面112而暴露出连接垫116。然后，在各晶片切片110的背面114形成重布线路层150，以使其填入硅通孔127内而与连接垫116电性连接。
值得注意的是，本实施例是在形成重布线路层150之前，先在这些晶片切片110的背面114形成介电层160，以填入硅通孔127内并覆盖其侧壁。之后，再移除位在硅通孔内的部分介电层160，以暴露出连接垫116。而后续所形成的重布线路层150即是位于介电层160上，以与晶片切片110电性绝缘。
请参照图1F，为保护重布线路层150，避免其在后续工艺中受损，本实施例还包括在重布线路层150上形成保护层，且保护层具有多个开口172，分别暴露出各晶片切片110的背面114上的部分重布线路层150。然后，再形成多个焊球180以分别填入各开口172内，使其与重布线路层150电性连接。配置于各晶片切片110的有源区111内的半导体元件118即是通过焊球180而与外部电路电性连接。
请参照图1G，进行切割工艺，以自各封装层140切割至承载基底120的第二表面124，以形成多个芯片110a的半导体封装结构100。值得注意的是，在进行切割工艺后，各半导体封装结构100的芯片110a周围均留有封装层140，因而能够防止芯片110a在后续工艺中因水气渗入而受损。
为使熟习此技艺者更加了解本发明，以下将举实施例说明以上述方法所制成的半导体封装结构。
请参照图1G，半导体元件结构100包括芯片110a、承载基底120、粘着层130以及封装层140。其中，承载基底120的第一表面122具有配置区121与封装区123，且封装区123是围绕在配置区121周围。在本实施例中，承载基底120例如是由透明材料所构成，且其外型轮廓可设计为与现有机台相符的圆形，但本发明不限于此。
承上所述，芯片110a配置在承载基底120上方，并具有有源表面112、背面114及至少一个硅通孔117。有源表面112与背面114彼此相对，并面向承载基底120。而且，有源表面112上已形成有至少一个连接垫116，且本实施例的有源表面112上业已形成有半导体元件118。举例来说，半导体元件118可以包括微透镜阵列及彩色滤光片阵列，且微透镜阵列是配置于彩色滤光片阵列与晶片切片110的有源表面112间。
请继续参照图1G，硅通孔117是自芯片110a的背面114贯穿至有源表面112，而暴露出连接垫116。而且，本实施例的半导体封装结构100还可以包括重布线路层150，配置在芯片110a的背面114，并填入硅通孔117而与连接垫116电性连接。值得注意的是，重布线路层150与芯片110a之间更配置有介电层160，以使重布线路层150与芯片110a电性绝缘。
粘着层130是跨置承载基底120的配置区121与封装区123上，并位于芯片110a与承载基底120之间。在本实施例中，粘着层130例如是由热固化材料所制成，且其例如是围绕半导体元件118而配置。封装层140则是配置在粘着层130上并对应至承载基底120的封装区123，以环绕芯片110a，以防止外界水气渗入芯片110a。具体来说，封装层140例如是由粘胶材料所构成，且封装层140的材料可与粘着层130的材料相同或相似。在本实施例中，封装层140例如是由热固化材料所构成。
此外，本实施例的半导体封装结构100还包括保护层与至少一个焊球180，其中保护层配置于重布线路层150上，并具有至少一个开口172，以暴露出部分的重布线路层150。焊球则是配置于保护层上，并填入开口172而与重布线路层150电性连接。由此可知，配置于芯片110a的有源表面112上的半导体元件118是通过连接垫116与重布线路层150电性连接，再通过焊球180而与外部电路电性连接。
综上所述，本发明是先将多片晶片的可用区切割下来，然后再将这些晶片切片粘着于承载基底上，其中承载基底的尺寸及形状可依实际需求设计为与现有晶片封装机台相符的圆形承载基底。也就是说，无论这些晶片切片是由8英寸或12英寸晶片上切割下来，均可先将其粘着于同一承载基底上，再利用现有的封装机台对此承载基底上的晶片切片进行后续工艺。由于这些晶片切片均为原晶片上的可用区，本发明仅对这些晶片切片进行封装工艺不但可以节省工艺成本，更可以提高半导体元件的整体良率。
而且，在本发明的半导体封装结构中，芯片是被封装层所围绕，因而可防止外界水气渗入其中而受损，更可以避免芯片在后续工艺中因遭受外力而产生裂纹。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定为准。
Claims (15)
1.一种半导体元件的封装方法，包括：
提供多个晶片；
执行施加至每一晶片的电性测试，以得知每一晶片的多个可用区；
将可用区从晶片中切下，从而获得多个晶片切片，每一晶片切片具有有源表面和背面，其中该有源表面与该背面相对，且该有源表面上形成有至少一连接垫；
提供至少一个承载基底，其中该承载基底具有彼此相对的第一表面与第二表面；
于该承载基底的该第一表面上形成粘着层；
通过将晶片切片的有源表面接触该粘着层，将晶片切片粘着至该承载基底，其中每两个相邻的晶片切片通过之间的间隙隔开，从而暴露出部分的该粘着层；
于各该间隙内填入封装层；
于各该晶片切片中形成至少一硅通孔，以暴露出连接垫；
分别于各该晶片切片的该背面上形成重布线路层，以填入该多个硅通孔中而与对应的该连接垫电性连接；以及
进行切割工艺，以自各该封装层切割至该承载基底的该第二表面，而形成多个半导体封装结构。
2.如权利要求1所述的半导体元件的封装方法，其中在进行该切割工艺之前，还包括：
在该多个晶片切片的该多个背面形成保护层，以覆盖该多个重布线路层，且该保护层具有多个开口，暴露出各该重布线路层的一部分；以及
形成多个焊球填入该多个开口内，以使该多个焊球分别与对应的该重布线路层电性连接。
3.如权利要求1所述的半导体元件的封装方法，其中在形成该多个硅通孔后及形成该多个重布线路层之前，还包括：
于该多个晶片切片的背面上形成介电层，其中该介电层填入该多个硅通孔内；以及
移除位于该多个硅通孔内的部分该介电层，以暴露出该多个连接垫。
4.如权利要求1所述的半导体元件的封装方法，其中在形成该硅通孔之前，还包括薄化该多个晶片切片。
5.如权利要求1所述的半导体元件的封装方法，其中填入该多个封装层的方法包括点胶。
6.如权利要求5所述的半导体元件的封装方法，其中在填入该多个封装层之后，还包括对该多个封装层进行研磨及抛光工艺，以移除各该封装层突出于各该晶片切片的该背面的部分。
7.一种半导体封装结构，包括：
承载基底，具有第一表面，且该第一表面具有配置区与封装区，其中该封装区围绕该配置区；
芯片，配置于该承载基底的该配置区上方，其中该芯片具有有源表面、与有源表面相对的背面以及连接有源表面和背面的侧面，其中在有源表面上形成有至少一连接垫，且有源表面面向该承载基底；
粘着层，跨置于该配置区与该封装区上而位于该芯片与该承载基底之间；以及
封装层，配置于该粘着层上并对应该封装区而围绕该芯片，其中该封装层与芯片的侧面直接接触，并在该侧面外侧的区域中露出。
8.如权利要求7所述的半导体封装结构，还包括重布线路层，且该芯片具有至少一硅通孔，该硅通孔是自该背面贯通至该有源表面而暴露出该连接垫，其中该重布线路层配置于该芯片的该背面，并填入该硅通孔而与该连接垫电性连接。
9.如权利要求8所述的半导体封装结构，其中该芯片的该有源表面上更形成有半导体元件，且该粘着层围绕该半导体元件。
10.如权利要求8所述的半导体封装结构，还包括介电层，配置于该重布线路层与该芯片之间。
11.如权利要求8所述的半导体封装结构，还包括：
保护层，配置于该重布线路层上，且该保护层具有至少一开口，暴露出部分的该重布线路层；以及
至少一焊球，配置于该保护层上，并填入该开口内而与该重布线路层电性连接。
12.如权利要求8所述的半导体封装结构，其中该半导体元件包括彩色滤光片阵列。
13.如权利要求12所述的半导体封装结构，其中该半导体元件还包括微透镜阵列，配置于该彩色滤光片阵列与该芯片之间。
14.如权利要求7所述的半导体封装结构，其中该承载基底的材料包括透明材料。
15.如权利要求7所述的半导体封装结构，其中该封装层的材料包括热固化材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010183029.XA CN102254834B (zh) | 2010-05-18 | 2010-05-18 | 半导体封装结构与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010183029.XA CN102254834B (zh) | 2010-05-18 | 2010-05-18 | 半导体封装结构与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102254834A CN102254834A (zh) | 2011-11-23 |
| CN102254834B true CN102254834B (zh) | 2016-04-27 |
Family
ID=44982005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010183029.XA Expired - Fee Related CN102254834B (zh) | 2010-05-18 | 2010-05-18 | 半导体封装结构与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102254834B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9443921B2 (en) * | 2015-02-10 | 2016-09-13 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and semiconductor manufacturing process |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101266990A (zh) * | 2007-03-15 | 2008-09-17 | 育霈科技股份有限公司 | 具有内建封装腔室之影像传感器模块及其方法 |
| CN101587903A (zh) * | 2008-05-23 | 2009-11-25 | 精材科技股份有限公司 | 电子元件封装体及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
| CN1230897C (zh) * | 2002-01-10 | 2005-12-07 | 育霈科技股份有限公司 | 半导体封装结构及其制造方法 |
| US7459781B2 (en) * | 2003-12-03 | 2008-12-02 | Wen-Kun Yang | Fan out type wafer level package structure and method of the same |
| US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
| US20080191335A1 (en) * | 2007-02-08 | 2008-08-14 | Advanced Chip Engineering Technology Inc. | Cmos image sensor chip scale package with die receiving opening and method of the same |
-
2010
- 2010-05-18 CN CN201010183029.XA patent/CN102254834B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101266990A (zh) * | 2007-03-15 | 2008-09-17 | 育霈科技股份有限公司 | 具有内建封装腔室之影像传感器模块及其方法 |
| CN101587903A (zh) * | 2008-05-23 | 2009-11-25 | 精材科技股份有限公司 | 电子元件封装体及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102254834A (zh) | 2011-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103400808B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
| CN101800207B (zh) | 半导体器件的封装结构及其制造方法 | |
| CN106409849B (zh) | 应力释放的图像传感器封装结构和方法 | |
| CN110098130B (zh) | 一种系统级封装方法及封装器件 | |
| CN105934834A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| US9070672B2 (en) | Semiconductor device packaging structure and packaging method | |
| CN107301956B (zh) | 晶片封装制程 | |
| CN103400807A (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
| US7755155B2 (en) | Packaging structure and method for fabricating the same | |
| CN104299898A (zh) | 半导体晶片、半导体ic芯片及其制造方法 | |
| CN103420322B (zh) | 晶片封装体及其形成方法 | |
| CN101477956A (zh) | 小片重新配置的封装结构及封装方法 | |
| CN105304585A (zh) | 侧壁及背面带有绝缘保护的芯片封装结构及方法 | |
| US11715714B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| CN105551945A (zh) | 晶圆键合工艺中减小界面应力的方法 | |
| CN103456706B (zh) | 分立半导体器件封装和制造方法 | |
| US10714528B2 (en) | Chip package and manufacturing method thereof | |
| CN104377184A (zh) | 晶片封装体 | |
| CN103928410A (zh) | 封装结构及其制作方法 | |
| CN102254834B (zh) | 半导体封装结构与方法 | |
| CN203481209U (zh) | 影像传感器的晶圆级封装结构 | |
| CN105390408A (zh) | 晶圆结构及其减薄方法 | |
| CN211320101U (zh) | 半导体结构 | |
| TWI536507B (zh) | 超薄半導體器件及製備方法 | |
| JP2010073803A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: VIDOLED GROUP CO., LTD. Free format text: FORMER OWNER: HONGBAO TECHNOLOGY CO., LTD. Effective date: 20120703 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20120703 Address after: Anguilla Valley Applicant after: Victoria Group Company Address before: Hsinchu City, Taiwan, China Applicant before: Hongbao Technology Co.,Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: YIGFEBOS YOULE LLC Free format text: FORMER OWNER: VIDOLED GROUP CO., LTD. Effective date: 20130227 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130227 Address after: Delaware Applicant after: Yigfebos Youle LLC Address before: Anguilla Valley Applicant before: Victoria Group Company |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160229 Address after: Delaware Applicant after: Sharp KK Address before: Delaware Applicant before: Yigfebos Youle LLC |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160427 Termination date: 20190518 |