JP2009267122A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009267122A
JP2009267122A JP2008115647A JP2008115647A JP2009267122A JP 2009267122 A JP2009267122 A JP 2009267122A JP 2008115647 A JP2008115647 A JP 2008115647A JP 2008115647 A JP2008115647 A JP 2008115647A JP 2009267122 A JP2009267122 A JP 2009267122A
Authority
JP
Japan
Prior art keywords
electrode
sensor chip
semiconductor device
chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008115647A
Other languages
English (en)
Inventor
Yoshinori Kanno
義則 閑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008115647A priority Critical patent/JP2009267122A/ja
Priority to US12/382,338 priority patent/US8659019B2/en
Publication of JP2009267122A publication Critical patent/JP2009267122A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】半導体チップの種類に制約されず、量産性に優れると共に小型化が実現され、耐湿性も十分に確保される半導体装置、及びその製造方法を提供すること。
【解決手段】半導体装置１０１は、光電変換素子を含む集積回路（図中、１２で示される領域）が表面に形成されたセンサチップ１０上に、パッド電極１２から引き回した再配線層１４と、再配線層１４上にポスト電極１５を形成し、集積回路面上を開口するように再配線層１４及びポスト電極１５周辺の少なくとも一部を封止樹脂１６により封止して、封止されたセンサチップ１０上に、光透過性基板２０が配設させる。そして、光透過性基板２０には、センサチップ１０上に配設されたポスト電極１５の位置に対応して貫通電極２１を形成すると共に、貫通電極２１と電気的に接続するように半田ボール等の外部端子２２を形成する。
【選択図】図１

Description

本発明は、例えば、光電変換素子（例えば、ＣＣＤ（電荷結合素子），ＣＭＯＳ（相補性金属酸化膜半導体）センサなどの固体撮像素子、受光素子等）から構成される受光領域を集積回路や、その他集積回路に含む半導体装置に関する。
例えば、携帯用カメラモジュールは年々高画素対応、低背化が進んでおり、内蔵されるセンサ部品にも小型化が求められる。センサの実装には、ワイヤーボンド方式やフリップチップ方式などが採用されてきたが、センサをＣＳＰとして実装する方式が登場している。この方式は、チップサイズで基板実装できるため、高密度化に有利な手法である。
このセンサＣＳＰには、各種の方法があるが、ウエハ状態で製造するウエハレベルＣＳＰには大きくわけて、パッケージ側面に配線を形成する方式とセンサチップに貫通孔を設けるＴＳＶ（Ｔｈｏｕｇｈ Ｓｉ ｖｉａ）方式がある。
ところで、特許文献１には、センサＣＳＰとして、光透過性キャップを設けて、超小型実装を実現しつつ、高い耐久性を有するパッケージが提案されている。
特開２００４−１７９４９５
しかしながら、特許文献１で示されるセンサＣＳＰは、非常に優れたＣＳＰであるが、センサチップ毎に光透過性キャップを設けなければならず、量産性に若干劣ってしまう。また、特許文献１で示されるセンサＣＳＰは、柱状電極の段差に係合して設けられることから、別途封止樹脂で封止する領域を確保しなければならず、さらなる小型化が困難であると共に、センサエリアが小さいセンサチップ用のパッケージに限定されしまう一方で、小型化のために封止樹脂で封止する領域を狭めると耐湿性に劣ってしまう。
そこで、本発明の課題は、半導体チップの種類に制約されず、量産性に優れると共に小型化が実現され、耐湿性も十分に確保される半導体装置、及びその製造方法を提供することである。
上記課題は、以下の手段により解決される。即ち、
請求項１に係る発明は、
集積回路が第１主面に形成された第１半導体チップと、
前記第１半導体チップの第１主面側に配設されると共に、前記集積回路と電気的に接続される柱状電極と、
前記第１半導体チップの第１主面側に所定の間隙を持って配設される光透過性基板と、
前記光透過性基板を貫通して配設されると共に、前記柱状電極と電気的に接続される基板用貫通電極と、
前記第１半導体チップと前記光透過性基板との間隙の少なくとも一部を封止する封止樹脂と、
前記光透過性基板の前記第１半導体チップとの非対向面側に設けられると共に、前記貫通電極と電気的に接続される外部端子と、
を備えることを特徴とする半導体装置。
請求項２に係る発明は、
前記第１半導体チップを貫通して配設されるチップ用貫通電極と、
前記第１半導体チップの第２主面側に設けられると共に、前記チップ用貫通電極と電気的に接続される第２半導体チップと、
をさらに備えることを特徴とする請求項１に記載の半導体装置。
本発明によれば、半導体チップの種類に制約されず、量産性に優れると共に小型化が実現され、耐湿性も十分に確保される半導体装置、及びその製造方法を提供することができる。
以下、本発明の実施形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の構造を示す概略構成図であり、（Ａ）は平面図であり、（Ｂ）は（Ａ）の１−１断面図である。
第１実施形態に係る半導体装置１０１は、図１に示すように、例えば、光電変換素子（例えば、ＣＣＤ（電荷結合素子），ＣＭＯＳ（相補性金属酸化膜半導体）センサなどの固体撮像素子、受光素子等）を含む集積回路（ここで集積回路は、光電変化素子を含むため、以降、受光領域ということがある：図中、１１で示される領域）が第１主面（光透過性基板対向面）に形成されたセンサチップ１０（第１半導体チップ）を有する。センサチップ１０上には、集積回路と電気的に接続されたパッド電極１２が形成されてると共に、集積回路面及びパッド電極１２の一部を露出するよう絶縁膜１３（例えばパッシベーション膜）が形成されている。
また、半導体装置１０１には、パッド電極１２から引き回した再配線層１４と、再配線層１４上にポスト電極１５（柱状電極）とが形成されている。ポスト電極１５は、集積回路面周縁付近に形成されている。ポスト電極１５は、集積回路面以外の領域であれば、パッド電極１２に直上に形成されていてもよいし、引き回された再配線層１４上の任意の領域上に形成されていてもよい。ポスト電極１５は、センサチップ１０上に、例えば集積回路面を中心として線対称や点対象などの対象系で形成されていてもよいし、例えば集積回路面の任意の一辺側に偏在させるなど非対称系で形成されていてもよい。
また、センサチップ１０は、集積回路面上を開口するように再配線層１４及びポスト電極１５周辺を封止樹脂１６により封止されている。封止樹脂１６は、全ての再配線層１４及びポスト電極１５周辺を封止する必要はなく、一部の再配線層１４及びポスト電極１５周辺のみを封止してもよい。また、封止樹脂１６は、集積回路により受光する光を透過させる材料（つまり、センサチップ１０の光学特性に影響がない材料）であれば、センサチップ１０上を全面封止してもよい。
そして、封止樹脂１６により封止されたセンサチップ１０上に、光透過性基板２０が配設されている。つまり、光透過性基板２０は、封止樹脂１６を介してセンサチップ１０と所定の間隙を持って配設されている。光透過性基板２０は、センサチップ１０と同等の大きさ形状の基板である。光透過性基板２０は、ガラスやその他セラミック、透明樹脂、シリコンなどにより構成することができ、紫外線カットフィルター機能を持つ材料により構成されていてもよい。また、受光領域に焦点を合わせられれば、レンズとして機能させてもよい。
光透過性基板２０には、センサチップ１０上に配設されたポスト電極１５の位置に対応して、厚み方向に貫く貫通孔２１Ａが形成されている。この貫通孔２１Ａには貫通電極２１が埋め込まれている。貫通孔２１Ａに埋め込まれた貫通電極２１は、光透過性基板２０のセンサチップ１０対向面側でポスト電極１５頂面と電気的に接合されている。この貫通電極２１とポスト電極１５との電気的な接合は、導電性接合材を用いて接合してもよし、導電性接合材を用いない接合材レスでの接合であってもよい。なお、他の電極同士の接合も同様である。
また、光透過性基板２０には、貫通孔２１Ａに埋め込まれた貫通電極２１と電気的に接続するように、半田ボール等の外部端子２２が形成されている。外部端子２２は、直接貫通電極２１上に配設しもてよいが、光透過性基板２０上で貫通電極２１から引き回して形成した最配線層上の任意に個所に配設してもよい。
以下、本実施形態に係る半導体装置１０１の製造方法について説明する。図２は、第１実施形態に係る半導体装置の製造方法を説明する工程図である。
まず、図２（Ａ）に示すように、シリコンウエハの第１主面に、複数個の素子領域に区分し、当該領域ごとに、半導体プロセスにより集積回路１１を形成し、センサチップ１０の集合体であるシリコンウエハ１０Ａを準備する。
次に、図２（Ｂ）に示すように、例えば、レジストの塗布・露光・エッチングによりマスクを形成した後、スパッタ、メッキ等によりアルミからなるパッド電極１２を形成して、レジストを除去して洗浄する。そして、シリコンウエハ１０Ａの第１主面上に、集積回路面及びパッド電極１２を覆うように、窒化シリコン膜からなる絶縁膜１３を形成すると共に、パッド電極１２の一部及び集積回路面を露出するように絶縁膜１３を除去して当該絶縁膜１３に開口部を形成する。また、シリコンウエハ１０Ａのダイシングライン上も絶縁膜１３を除去して当該絶縁膜１３に開口部を形成する。絶縁膜１３は、例えば、窒化シリコン膜をプラズマを用いた化学的気相堆積法（Ｐｌａｓｍａ ａｓｓｉｓｔｅｄ ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：Ｐ−ＣＶＤ）でＳｉＨ4、ＮＨ3及びＮ2を原料ガスとして用いて形成する。また、絶縁膜１３の開口部は、例えば、絶縁膜１３上にレジストの塗布・露光・エッチングによりマスクを形成した後、絶縁膜１３をエッチングして形成する。
次に、図２（Ｃ）に示すように、例えば、シリコンウエハ１０Ａ上にレジストの塗布・露光・エッチングによりマスクを形成した後、スパッタ、メッキ等により銅からなる再配線層１４を形成して、レジストを除去して洗浄する。そして、同様に、シリコンウエハ１０Ａ上に、レジストの塗布・露光・エッチングによりマスクを形成した後、スパッタ、メッキ等により銅からなるポスト電極１５を形成して、レジストを除去して洗浄する。ここで、ポスト電極１５を形成した後、機械的研磨によりポスト電極高さを均一にしてもよい。この研磨には、例えば、ディスコ社製：サーフェースプレーナー ＤＦＳ８９１０等が好適に適用される。これにより、センサチップ１０と光透過性基板との間隙が一定となりやすくなる。
次に、図２（Ｄ）に示すように、集積回路面上を開口するように再配線層１４及びポスト電極１５周辺を封止樹脂１６により封止する。具体的には、例えば、液状の封止樹脂１６（例えば住友ベークライト社製：ＣＲＸ−２５８０Ｐ等）を、スピンコートなどによりシリコンウエハ１０Ａ上に塗布した後、一旦、封止樹脂１６によりシリコンウエハ１０Ａ全面を封止し、その後、フォトリソグラフィ処理などにより、集積回路形成領域やその他該当領域をエッジングして開口させて、当該封止樹脂１６によりシリコンウエハ１０Ａ表面を封止する。この封止樹脂１６は、開口の形成前後に、その表面を機械的研磨（バイト、砥石、バフ等）などを施し、封止樹脂１６厚みを均一にすると共に、封止樹脂１６によって隠れたポスト電極１５を露出させる。これにより、センサチップ１０と光透過性基板との間隙が一定となりやすくなる。
次に、図２（Ｅ）に示すように、封止樹脂１６により封止されたシリコンウエハ１０Ａ（センサチップ１０）上に、接着剤（図示せず）を塗布した後、当該シリコンウエハ１０Ａと同等の大きさ・形状の光透過性ウエハ２０Ａを貼り合わせる。この光透過性ウエハは、光透過性基板２０となるものである。光透過性ウエハ２０Ａを貼り合わせた後、光透過性ウエハ２０Ａに対してレーザなどによりポスト電極１５の配設位置に応じた位置に貫通孔２１Ａを形成する。その後、貫通孔２１Ａに銀ペーストなどの導電材料を埋め込み貫通電極２１を形成する。
ここで、光透過性ウエハ２０Ａを貼り合わせる際には、感光性の接着シートを適用してもよい。これにより、接着剤塗布工程が省略できる。また、光透過性ウエハ２０Ａ（光透過性基板２０）には、貼り合わせる前に、予め貫通孔２１Ａを形成しておいてもよい。これにより、レーザによる貫通孔２１Ａの形成が容易となる。
そして、図２（Ｆ）に示すように、貫通電極２１と電気的に接続するように半田ボールなどの外部端子２２を形成した後、スクライブによりダイシングラインに沿って個片する。
上記工程を経て、本実施形態に係る半導体装置１０１が得られる。
以上説明した本実施形態に係る半導体装置１０１では、光透過性基板２０に設けられた貫通電極２１を通じて、センサチップ１０の外部との信号等の送受信が行えるように構成している。このため、光透過性基板２０は、これを構成する光透過性ウエハ２０Ａをセンサチップ１０のウエハレベル（シリコンウエハ１０Ａ）から貼り合わせて配設できることから、センサチップ１０毎に貼り合わせる必要がなくなる。
また、本実施形態に係る半導体装置１０１では、封止樹脂１６上に光透過性基板２０が貼り合わされる構成となっている。このため、別途、封止樹脂１６で封止する領域を確保する必要はなく、センサチップ１０に対して集積回路形成領域が大きくても、封止樹脂１６で封止する領域を十分確保できる。また、封止樹脂１６で封止する領域を十分確保しつつ、小型化も実現できる。
したがって、本実施形態に係る半導体装置１０１では、センサチップ１０（第１半導体チップ）の種類に制約されず、量産性に優れると共に小型化が実現され、耐湿性も十分に確保される。
（第２実施形態）
図３は、第２実施形態に係る半導体装置１０１を示す概略断面図である。
第２実施形態に係る半導体装置１０２は、図３に示すように、第１実施形態において、センサチップ１０の第２主面（光透過性基板非対向面）側に、センサチップ１０とは異なる種類の半導体チップ３０（第２半導体チップ）を配設した形態である。
具体的には、センサチップ１０に、その厚み方向に貫く貫通孔２１Ａを設け、当該貫通孔１７Ａに貫通電極１７を埋め込む。この貫通孔１７Ａは、例えば、センサチップ１０の第２主面側からパッド電極１２を露出するように設けられ、これに銀ペーストなどの導電材料を埋め込むことで、貫通電極１７を形成すると共にパッド電極１２との導通が図られる。また、センサチップ１０の第２主面側に貫通電極１７から引き回された配線層１８が形成されている。この貫通孔１７Ａは、ドライエッチング加工や、ウエットエッチング加工、レーザ加工を利用して、パッド電極１２が露出するまで切削を行うことで形成できる。
なお、センサチップ１０の貫通孔１７Ａは、パッド電極１２を介して再配線層１４の直下に配設している。このため、この再配線層１４によりパッド電極１２が補強され、電極の割れや剥れが抑制される。
そして、センサチップ１０と異なる半導体チップ３０が、そのパッド電極３１と配線層１８とを半田などの導電性接合材３２を介して電気的に接続しつつセンサチップ１０の第２主面側に配設されている。
半導体チップ３０は、光透過性基板２０上に設けた外部端子２２及び貫通電極１７、そしてセンサチップ１０に設けた貫通電極１７及びポスト電極１５等を通じて、外部との信号等の送受信が行われる。ここで、半導体チップ３０としては、ＤＳＰ（Ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、メモリなどが挙げられる。また、半導体チップ３０の大きさには、特に制限はなく、センサチップ１０と同等の大きさであってもよいし、センサチップ１０よりも大きくても小さくてもよい。
これら以外は、第１実施形態と同様であるため、説明を省略する。
以上説明した本実施形態に係る半導体装置１０１では、光透過性基板２０に設けられた貫通電極２１、そして外部端子２２等を通じてセンサチップ１０の外部との信号等の送受信を行う機能を担わせる一方で、センサチップ１０の第２主面側に貫通電極２１を通じて半導体チップ３０を導通して実装している。このため、半導体チップ３０は、貫通電極（貫通孔）や最配線層などを設けることなく、実装できる。したがって、複数のチップを実装する高密度実装を低コスト化が実現される。また、半導体チップ３０は、センサチップ１０の貫通電極２１により電気的に接続されるため、配線距離を短くできる。
特に、半導体チップ３０として、ＤＳＰ（Ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）を適用した場合、半導体装置１０１をカメラモジュール等に利用する際、搭載基板に横置きをするなどしていることから高密度実装化の実用度が高く、配線が短くなることから高速処理、雑音対策に有利となる。
また、半導体チップ３０としてメモリを適用する場合、ＣＭＯＳセンサではＣＣＤと比較し、高速シャッター機能で劣ることから、専用メモリをセンサチップ１０の画像処理回路と３次元配線することにより、高速で画像データの取り込みが可能となり、高速シャッターや他の動画など取り込みなどの機能向上が図られる。
なお、本実施形態では、２つの半導体チップを実装した形態を説明したが、例えば、第２の半導体チップ３０も半導体チップ３０と同様に貫通電極２１を設けて第３の半導体チップを実装するなど、３つ以上の半導体チップを実装する形態であってもよい。
なお、上記何れの実施形態においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
第１実施形態に係る半導体装置の構造を示す概略構成図であり、（Ａ）は平面図であり、（Ｂ）は（Ａ）の１−１断面図である。 第１実施形態に係る半導体装置の製造方法を説明する工程図である。 第２実施形態に係る半導体装置１０１を示す概略断面図である。
符号の説明
１０ センサチップ
１０Ａ シリコンウエハ
１１ 集積回路
１２ パッド電極
１３ 絶縁膜
１４ 再配線層
１５ ポスト電極
１６ パッシベーション膜
１６ 封止樹脂
１７ 貫通電極
１７Ａ 貫通孔
１７Ａ 当該貫通孔
１８ 配線層
２０ 光透過性基板
２０Ａ 光透過性ウエハ
２１ 貫通電極
２１Ａ 貫通孔
２２ 外部端子
３０ 半導体チップ
３１ パッド電極
３２ 導電性接合材
１０１ 半導体装置
１０２ 半導体装置

Claims (2)

  1. 集積回路が第１主面に形成された第１半導体チップと、
    前記第１半導体チップの第１主面側に配設されると共に、前記集積回路と電気的に接続される柱状電極と、
    前記第１半導体チップの第１主面側に所定の間隙を持って配設される光透過性基板と、
    前記光透過性基板を貫通して配設されると共に、前記柱状電極と電気的に接続される基板用貫通電極と、
    前記第１半導体チップと前記光透過性基板との間隙の少なくとも一部を封止する封止樹脂と、
    前記光透過性基板の前記第１半導体チップとの非対向面側に設けられると共に、前記貫通電極と電気的に接続される外部端子と、
    を備えることを特徴とする半導体装置。
  2. 前記第１半導体チップを貫通して配設されるチップ用貫通電極と、
    前記第１半導体チップの第２主面側に設けられると共に、前記チップ用貫通電極と電気的に接続される第２半導体チップと、
    をさらに備えることを特徴とする請求項１に記載の半導体装置。
JP2008115647A 2008-04-25 2008-04-25 半導体装置 Pending JP2009267122A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008115647A JP2009267122A (ja) 2008-04-25 2008-04-25 半導体装置
US12/382,338 US8659019B2 (en) 2008-04-25 2009-03-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115647A JP2009267122A (ja) 2008-04-25 2008-04-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2009267122A true JP2009267122A (ja) 2009-11-12

Family

ID=41214186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115647A Pending JP2009267122A (ja) 2008-04-25 2008-04-25 半導体装置

Country Status (2)

Country Link
US (1) US8659019B2 (ja)
JP (1) JP2009267122A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018720A (ja) * 2009-07-08 2011-01-27 Casio Computer Co Ltd 半導体装置の製造方法
JP2013543275A (ja) * 2010-11-05 2013-11-28 インヴェンサス・コーポレイション 背面照明固体イメージセンサ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698805B1 (ko) * 2010-03-23 2017-02-02 삼성전자주식회사 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자
EP2472579A1 (de) * 2010-12-30 2012-07-04 Baumer Innotec AG Kontaktierung von Bauelementen auf Substraten
US9153510B2 (en) * 2013-05-28 2015-10-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN105655365B (zh) * 2016-03-14 2020-03-24 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
TWI645517B (zh) * 2018-02-02 2018-12-21 華星光通科技股份有限公司 Photosensor electrode stack structure for preventing moisture from entering
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
CN115881652B (zh) * 2022-12-07 2024-04-26 苏州思萃车规半导体产业技术研究所有限公司 芯片封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031498A (ja) * 2002-06-24 2004-01-29 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2007067017A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943802A (en) * 1997-04-07 1999-08-31 Mark Iv Industries Limited Reflective display with front lighting
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031498A (ja) * 2002-06-24 2004-01-29 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2007067017A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018720A (ja) * 2009-07-08 2011-01-27 Casio Computer Co Ltd 半導体装置の製造方法
JP2013543275A (ja) * 2010-11-05 2013-11-28 インヴェンサス・コーポレイション 背面照明固体イメージセンサ
JP2017195375A (ja) * 2010-11-05 2017-10-26 インヴェンサス・コーポレイション 背面照明固体イメージセンサ
US10249673B2 (en) 2010-11-05 2019-04-02 Invensas Corporation Rear-face illuminated solid state image sensors

Also Published As

Publication number Publication date
US8659019B2 (en) 2014-02-25
US20090267209A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP4160083B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
US9373653B2 (en) Stepped package for image sensor
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
US10418395B2 (en) Methods of forming image sensor integrated circuit packages
JP2009267122A (ja) 半導体装置
US8558387B2 (en) Semiconductor device including bottom surface wiring and manfacturing method of the semiconductor device
JP4693827B2 (ja) 半導体装置とその製造方法
US9455358B2 (en) Image pickup module and image pickup unit
US20090256931A1 (en) Camera module, method of manufacturing the same, and electronic system having the same
WO2005022631A1 (ja) 半導体パッケージおよびその製造方法
JP2009277883A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
CN102386192B (zh) 制造光学传感器的方法、光学传感器和包括其的照相机
JP6993726B2 (ja) 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器
US9635228B2 (en) Image sensors with interconnects in cover layer
US20160218129A1 (en) Photosensitive module and method for forming the same
JP2007042879A (ja) 半導体撮像装置およびその製造方法
US20110228390A1 (en) Optical cover plate with improved solder mask dam on galss for image sensor package and fabrication method thereof
US9530818B2 (en) Image sensor integrated circuit package with reduced thickness
US9219091B2 (en) Low profile sensor module and method of making same
JP4292383B2 (ja) 光デバイスの製造方法
KR100634419B1 (ko) 이미지 센서 및 그 제조방법
JP2009111130A (ja) 撮像装置及びその製造方法
JP2010135821A (ja) 半導体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604