JP2011018720A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 柱状電極および該柱状電極の周囲を覆う封止膜を有する半導体装置の製造に際し、封止膜の材料の使用量を少なくする。
【解決手段】 銅の電解メッキにより形成された柱状電極１０の上部は、平坦ではなく、ドーム状となっており、このドーム状の部分の高さは３０μｍ程度である。また、柱状電極１０の高さは、メッキ異常成長等により、最大４０μｍ程度のばらつきがある。したがって、最大高さの柱状電極１０の高さは、最終的な高さ＋３０＋４０μｍ程度となる。次に、サーフェイスプレーナー２７のバイト２９で柱状電極１０の上部を削り、柱状電極１０の高さを揃える。これにより、柱状電極１０の周囲を覆うための封止膜の材料の使用量を少なくすることができる。
【選択図】 図５

Description

この発明は半導体装置の製造方法に関する。

従来の半導体装置には、ＣＳＰ(Chip Size Package)と呼ばれるものが知られている（例えば、特許文献１参照）。この半導体装置では、半導体基板上に設けられた絶縁膜の上面に、下地金属層と該下地金属層上に設けられた上部金属層とからなる２層構造の配線が設けられている。配線の接続パッド部上面には柱状電極が設けられている。配線を含む絶縁膜の上面において柱状電極の周囲には封止膜が設けられている。柱状電極の上面には半田ボールが設けられている。

特開２００４−２８１６１４号公報

上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板（以下、半導体ウエハという）上に絶縁膜が形成されたものを準備する。次に、絶縁膜の上面全体に下地金属層を形成する。次に、下地金属層の上面に、上部金属層形成領域に対応する部分に開口部を有する上部金属層用メッキレジスト膜を形成する。次に、下地金属層をメッキ電流路とした電解メッキを行うことにより、上部金属層用メッキレジスト膜の開口部内の下地金属層の上面に上部金属層を形成する。次に、上部金属層用メッキレジスト膜を剥離する。

次に、上部金属層を含む下地金属層の上面に、上部金属層の接続パッド部つまり柱状電極形成領域に対応する部分に開口部を有する柱状電極用メッキレジスト膜を形成する。次に、下地金属層をメッキ電流路とした電解メッキを行なうことにより、柱状電極用メッキレジスト膜の開口部内の上部金属層の接続パッド部上面に柱状電極を形成する。次に、柱状電極用メッキレジスト膜を剥離する。

次に、上部金属層をマスクとして上部金属層下以外の領域における下地金属層をエッチングして除去し、上部金属層下にのみ下地金属層を残存させる。この状態では、上部金属層とその下に残存された下地金属層とにより、２層構造の配線が形成されている。次に、配線および柱状電極を含む絶縁膜の上面にエポキシ系樹脂等からなる封止膜をその厚さが柱状電極の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極の上面は封止膜によって覆われている。

次に、封止膜の上面側を研削し、柱状電極の上面を露出させ、且つ、この露出された柱状電極の上面を含む封止膜の上面を平坦化する。次に、柱状電極の上面に半田ボールを形成する。次に、封止膜、絶縁膜および半導体ウエハをダイシングストリートに沿って切断すると、上記構造の半導体装置が複数個得られる。

ところで、電解メッキにより形成された直後における柱状電極の上部は、平坦ではなく、ドーム状となっており、このドーム状の部分の高さは３０μｍ程度である。また、柱状電極の高さは、メッキ異常成長等により、最大４０μｍ程度のばらつきがある。したがって、電解メッキにより形成された直後における最大高さの柱状電極の高さは、最終的な高さ＋３０＋４０μｍ程度となる。

一方、封止膜をスクリーン印刷法により形成する場合には、配線上における封止膜の厚さは電解メッキにより形成された直後における最大高さの柱状電極の高さよりも１０〜２０μｍ厚くしている。これは、１０μｍ未満であると、スキージで柱状電極をなぎ倒すおそれがあり、２０μｍ超であると、封止膜の材料を無駄に使用することになるからである。

しかしながら、上記従来の半導体装置の製造方法では、電解メッキにより形成された直後における最大高さの柱状電極の高さを最終的な高さ＋３０＋４０μｍ程度とし、スクリーン印刷法により形成された直後の配線上における封止膜の厚さを電解メッキにより形成された直後における最大高さの柱状電極の高さよりも１０〜２０μｍ厚くしているので、当該封止膜の厚さが柱状電極の最終的な高さよりも３０＋４０＋１０〜２０＝８０〜９０μｍとかなり厚くなり、封止膜の材料の使用量が多く、封止膜の材料費が嵩むという問題があった。

そこで、この発明は、封止膜の材料の使用量を少なくすることができる半導体装置の製造方法を提供することを目的とする。

請求項１に記載の発明は、半導体ウエハ上に電解メッキにより複数の柱状電極を形成する工程と、前記柱状電極の上部を削り、前記柱状電極の高さを揃える工程と、前記柱状電極を含む前記半導体ウエハ上に封止膜を形成する工程と、前記柱状電極を含む前記封止膜の上面側を削り、前記柱状電極の上面を露出させるとともに、この露出された前記柱状電極の上面を含む前記封止膜の上面を平坦化する工程と、前記封止膜および前記半導体ウエハを切断して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記柱状電極を形成する工程は、前記半導体ウエハ上に、柱状電極形成用開口部を有する柱状電極形成用メッキレジスト膜を形成する工程を含み、前記柱状電極を形成する工程の後に、前記柱状電極形成用メッキレジスト膜を剥離する工程を有することを特徴とするものである。
請求項３に記載の発明は、請求項２に記載の発明において、前記柱状電極形成用メッキレジスト膜はネガ型のドライフィルムレジストで形成することを特徴とするものである。
請求項４に記載の発明は、請求項２に記載の発明において、前記柱状電極の上部を削る工程は、前記柱状電極形成用メッキレジスト膜を剥離する工程の後に行うことを特徴とするものである。
請求項５に記載の発明は、請求項２に記載の発明において、前記柱状電極の上部を削る工程は、前記柱状電極形成用メッキレジスト膜を剥離する工程の前に、前記柱状電極形成用メッキレジスト膜の上面側および前記柱状電極の上部を同時に削る工程であることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記柱状電極を形成する工程の前に、前記半導体ウエハ上に形成された絶縁膜上の全面に下地金属層を形成する工程と、前記下地金属層上に配線用上部金属層を形成する工程とを有し、前記柱状電極を形成する工程は、前記配線用上部金属層の接続パッド部上面に前記柱状電極を形成する工程であり、前記柱状電極の上部を削る工程の後に、前記配線用上部金属層をマスクとして該配線用上部金属層下以外の領域における前記下地金属層をエッチングして除去する工程を有することを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記封止膜を形成する工程はスクリーン印刷法により行うことを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記スクリーン印刷法により形成する前記封止膜の厚さは、上部を削られた後における前記柱状電極の高さよりも１０〜２０μｍ厚くすることを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記柱状電極を含む前記封止膜の上面側を削る工程は、荒削り工程と、仕上げ削り工程とを含むことを特徴とするものである。
請求項１０に記載の発明は、請求項９に記載の発明において、前記荒削り工程は１０〜２０μｍ荒削りする工程であり、前記仕上げ削り工程は２０μｍ仕上げ削りする工程であることを特徴とするものである。
請求項１１に記載の発明は、請求項１に記載の発明において、前記柱状電極の上面に半田ボールを形成する工程を有することを特徴とするものである。
請求項１２に記載の発明は、請求項１１に記載の発明において、前記半田ボールを形成する工程の前または後に、前記半導体ウエハの下面側を削り、前記半導体ウエハの厚さを薄くする工程を有することを特徴とするものである。

この発明によれば、柱状電極の上部を削り、柱状電極の高さを揃えた後に、柱状電極を含む半導体ウエハ上に封止膜を形成することにより、封止膜の材料の使用量を少なくすることができ、ひいては封止膜の材料費を低減することができる。

この発明の製造方法により製造された半導体装置の一例の断面図。 図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１に示す半導体装置の製造方法の他の例において、所定の工程の断面図。

図１はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが、実際にはシリコン基板１の上面周辺部に多数配列されている。

接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなるパッシベーション膜（絶縁膜）３が設けられ、接続パッド２の中央部はパッシベーション膜３に設けられた開口部４を介して露出されている。パッシベーション膜３の上面にはポリイミド系樹脂等からなる保護膜（絶縁膜）５が設けられている。パッシベーション膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。

保護膜５の上面には配線７が設けられている。配線７は、保護膜５の上面に設けられた銅等からなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線７の一端部は、パッシベーション膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。

配線７の接続パッド部上面には銅からなる柱状電極１０が設けられている。配線７を含む保護膜５の上面において柱状電極１０の周囲にはエポキシ系樹脂等からなる封止膜１１が設けられている。柱状電極１０は、その上面が封止膜１１の上面と面一乃至数μｍ低くなるように設けられている。柱状電極１０の上面には半田ボール１２が設けられている。

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面に接続パッド２、パッシベーション膜３および保護膜５が形成され、接続パッド２の中央部がパッシベーション膜３および保護膜５の開口部４、６を介して露出されたものを準備する。この場合、半導体ウエハ２１の厚さは、図１に示すシリコン基板１の厚さよりも厚くなっている。なお、図２において、符号２２で示す領域はダイシングストリートである。

次に、図３に示すように、パッシベーション膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。

次に、下地金属層８の上面にポジ型の液状レジストからなる上部金属層用メッキレジスト膜２３をパターン形成する。この場合、上部金属層９形成領域に対応する部分における上部金属層用メッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうと、上部金属層用メッキレジスト膜２３の開口部２４内の下地金属層８の上面に上部金属層９が形成される。次に、上部金属層用メッキレジスト膜２３を剥離する。

次に、図４に示すように、上部金属層９を含む下地金属層８の上面にネガ型のドライフィルムレジストからなる柱状電極形成用メッキレジスト膜２５をパターン形成する。この場合、上部金属層９の接続パッド部（柱状電極１０形成領域）に対応する部分における柱状電極形成用メッキレジスト膜２５には開口部２６が形成されている。

次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうと、柱状電極形成用メッキレジスト膜２５の開口部２６内の上部金属層９の接続パッド部上面に柱状電極１０が形成される。この場合、柱状電極１０の上部は、平坦ではなく、ドーム状となっており、このドーム状の部分の高さは３０μｍ程度である。また、柱状電極１０の高さは、メッキ異常成長等により、最大４０μｍ程度のばらつきがある。したがって、最大高さの柱状電極１０の高さは、最終的な高さ＋３０＋４０μｍ程度となる。

次に、柱状電極形成用メッキレジスト膜２５を剥離する。次に、図５に示すように、サーフェイスプレーナー２７を準備する。このサーフェイスプレーナー２７は、固定されて配置され、回転円板２８の周辺部下面にバイト２９が設けられたものを有し、駆動手段（図示せず）の駆動により、回転円板２８と共にバイト２９が回転されるようになっている。

そして、バイト２９の刃先を柱状電極１０の最終的な高さよりも後述する封止膜１１の仕上げ削り代（２０μｍ程度）だけ高い位置に位置させ、回転円板２８と共にバイト２９を回転させる。この状態において、柱状電極１０等を有する半導体ウエハ２１を水平方向に移動させると、図６に示すように、回転円板２８と共に回転するバイト２９により全ての柱状電極１０の上部が削られ、柱状電極１０の高さが揃えられる。この状態では、柱状電極１０の高さは、最終的な高さよりも後述する封止膜１１の仕上げ削り代（２０μｍ程度）だけ高くなっている。

ここで、以上のように、柱状電極１０の上部を削り、柱状電極１０の高さを揃えているので、メッキ異常成長等に起因する柱状電極１０の高さのばらつきを気にする必要がなくなり、メッキ速度等を中心にメッキ条件を設定することが可能となり、メッキ処理時間を短縮することも可能となる。

次に、上部金属層９をマスクとして上部金属層９下以外の領域における下地金属層８をエッチングして除去すると、図７に示すように、上部金属層９下にのみ下地金属層８が残存される。この状態では、上部金属層９とその下に残存された下地金属層８とにより、２層構造の配線７が形成されている。

次に、図８に示すように、配線７および柱状電極１０を含む保護膜５の上面にスクリーン印刷法によりエポキシ系樹脂等からなる封止膜１１をその厚さが柱状電極１０の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１０の上面は封止膜１１によって覆われている。

この場合、配線７上における封止膜１１の厚さは、この時点における柱状電極１０の高さよりも１０〜２０μｍ厚くする。これは、１０μｍ未満であると、スキージで柱状電極１０をなぎ倒すおそれがあり、２０μｍ超であると、封止膜１１の材料を無駄に使用することになるからである。したがって、この状態では、配線７上における封止膜１１の厚さは、柱状電極１０の最終的な高さよりも封止膜１１の仕上げ削り代（２０μｍ）＋１０〜２０＝３０〜４０μｍとなり、上記従来の場合（８０〜９０μｍ）よりもかなり薄くなり、その分、封止膜１１の材料の使用量を少なくすることができ、ひいては封止膜１１の材料費を低減することができる。

次に、封止膜１１の上面側を荒削り砥石（図示せず）を用いて１０〜２０μｍ荒削りすると、図９に示すように、柱状電極１０の上面が露出される。この状態では、柱状電極１０の上面を含む封止膜１１の上面は、荒削りのため、凸凹となっている。次に、露出された柱状電極１０を含む封止膜１１の上面側を仕上げ削り砥石（図示せず）を用いて２０μｍ程度仕上げ削りすると、図１０に示すように、柱状電極１０の上面を含む封止膜１１の上面が平坦化される。

次に、図１１に示すように、柱状電極１０の上面に半田ボール１２を形成する。次に、図１２に示すように、半導体ウエハ２１の下面側を適宜に削り、半導体ウエハ２１の厚さを薄くする。次に、図１３に示すように、封止膜１１、保護膜５、パッシベーション膜３および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図１に示す半導体装置が複数個得られる。

次に、図１に示す半導体装置の製造方法の他の例について説明する。この場合、図４に示す工程後に、図５に示すサーフェイスプレーナー２７を用いて、回転円板２８と共に回転するバイト２９により、柱状電極用メッキレジスト膜２５の上面側および柱状電極１０の上部を同時に削り、図１４に示すように、柱状電極１０の高さを揃える。この後、柱状電極用メッキレジスト膜２５を剥離すると、図６に示す場合と同様の状態となる。

この半導体装置の製造方法では、柱状電極用メッキレジスト膜２５および柱状電極１０の上面側を削っているので、その分、柱状電極用メッキレジスト膜２５の厚さが薄くなり、また柱状電極用メッキレジスト膜２５の上面が荒くなり、これによりドライフィルムレジストからなる柱状電極用メッキレジスト膜２５の剥離がしやすくなり、レジスト残渣が発生しにくいようにすることができる。

なお、上記製造方法では、図１１に示すように、半田ボール１２を形成した後に、図１２に示すように、半導体ウエハ２１の下面側を削っているが、これに限らず、半田ボール１２を形成する前に、半導体ウエハ２１の下面側を削り、その後に、半田ボール１２を形成するようにしてもよい。また、上記製造方法では、図１１に示す封止膜１１をスクリーン印刷法により形成しているが、これに限らず、トランスファモールド法やスピンコート法等により形成するようにしてもよい。

１ シリコン基板
２ 接続パッド
３ パッシベーション膜
５ 保護膜
７ 配線
１０ 柱状電極
１１ 封止膜
１２ 半田ボール
２１ 半導体ウエハ
２２ ダイシングストリート
２３ 上部金属層用メッキレジスト膜
２４ 開口部
２５ 柱状電極用メッキレジスト膜
２６ 開口部
２７ サーフェイスプレーナー

Claims (12)

1. 半導体ウエハ上に電解メッキにより複数の柱状電極を形成する工程と、
   前記柱状電極の上部を削り、前記柱状電極の高さを揃える工程と、
   前記柱状電極を含む前記半導体ウエハ上に封止膜を形成する工程と、
   前記柱状電極を含む前記封止膜の上面側を削り、前記柱状電極の上面を露出させるとともに、この露出された前記柱状電極の上面を含む前記封止膜の上面を平坦化する工程と、
   前記封止膜および前記半導体ウエハを切断して半導体装置を複数個得る工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１に記載の発明において、前記柱状電極を形成する工程は、前記半導体ウエハ上に、柱状電極形成用開口部を有する柱状電極形成用メッキレジスト膜を形成する工程を含み、前記柱状電極を形成する工程の後に、前記柱状電極形成用メッキレジスト膜を剥離する工程を有することを特徴とする半導体装置の製造方法。
3. 請求項２に記載の発明において、前記柱状電極形成用メッキレジスト膜はネガ型のドライフィルムレジストで形成することを特徴とする半導体装置の製造方法。
4. 請求項２に記載の発明において、前記柱状電極の上部を削る工程は、前記柱状電極形成用メッキレジスト膜を剥離する工程の後に行うことを特徴とする半導体装置の製造方法。
5. 請求項２に記載の発明において、前記柱状電極の上部を削る工程は、前記柱状電極形成用メッキレジスト膜を剥離する工程の前に、前記柱状電極形成用メッキレジスト膜の上面側および前記柱状電極の上部を同時に削る工程であることを特徴とする半導体装置の製造方法。
6. 請求項１に記載の発明において、前記柱状電極を形成する工程の前に、前記半導体ウエハ上に形成された絶縁膜上の全面に下地金属層を形成する工程と、前記下地金属層上に配線用上部金属層を形成する工程とを有し、前記柱状電極を形成する工程は、前記配線用上部金属層の接続パッド部上面に前記柱状電極を形成する工程であり、前記柱状電極の上部を削る工程の後に、前記配線用上部金属層をマスクとして該配線用上部金属層下以外の領域における前記下地金属層をエッチングして除去する工程を有することを特徴とする半導体装置の製造方法。
7. 請求項１に記載の発明において、前記封止膜を形成する工程はスクリーン印刷法により行うことを特徴とする半導体装置の製造方法。
8. 請求項７に記載の発明において、前記スクリーン印刷法により形成する前記封止膜の厚さは、上部を削られた後における前記柱状電極の高さよりも１０〜２０μｍ厚くすることを特徴とする半導体装置の製造方法。
9. 請求項８に記載の発明において、前記柱状電極を含む前記封止膜の上面側を削る工程は、荒削り工程と、仕上げ削り工程とを含むことを特徴とする半導体装置の製造方法。
10. 請求項９に記載の発明において、前記荒削り工程は１０〜２０μｍ荒削りする工程であり、前記仕上げ削り工程は２０μｍ仕上げ削りする工程であることを特徴とする半導体装置の製造方法。
11. 請求項１に記載の発明において、前記柱状電極の上面に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
12. 請求項１１に記載の発明において、前記半田ボールを形成する工程の前または後に、前記半導体ウエハの下面側を削り、前記半導体ウエハの厚さを薄くする工程を有することを特徴とする半導体装置の製造方法。

Images