JP2007067017A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007067017A
JP2007067017A JP2005248399A JP2005248399A JP2007067017A JP 2007067017 A JP2007067017 A JP 2007067017A JP 2005248399 A JP2005248399 A JP 2005248399A JP 2005248399 A JP2005248399 A JP 2005248399A JP 2007067017 A JP2007067017 A JP 2007067017A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor element
electrode pad
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005248399A
Other languages
English (en)
Other versions
JP4758712B2 (ja
Inventor
Naoyuki Koizumi
直幸 小泉
Masahiro Haruhara
昌宏 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005248399A priority Critical patent/JP4758712B2/ja
Priority to US11/509,700 priority patent/US7605080B2/en
Priority to EP06018011.4A priority patent/EP1760775B1/en
Publication of JP2007067017A publication Critical patent/JP2007067017A/ja
Application granted granted Critical
Publication of JP4758712B2 publication Critical patent/JP4758712B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】 本発明は小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成することを課題とする。
【解決手段】 デバイス形成層１８と電極パッド２０を有する半導体素子１４の電極パッド２０と半導体素子１４の他面側に形成された再配線パターン５２とを接続する貫通電極５６を有する半導体装置の製造方法であって、半導体素子１４の上面側にデバイス形成層１８及び電極パッド２０を形成し、電極パッド２０及びデバイス形成層１８の表面に第１レジスト層６２を形成し、電極パッド２０にエッチングにより開口６４を形成し、開口６４に連通する位置に貫通孔５４をエッチングにより半導体素子１４に形成する。第１レジスト層６２によりデバイス形成層１８を保護すると共に、貫通電極５６を設けてフリップチップ接続を可能にして小型化を図る。
【選択図】 図２

Description

本発明は一面側にデバイス形成層と電極パッドを有する半導体素子の電極パッドに接続される電極を形成するように構成された半導体装置及びその製造方法に関する。
例えば、受光素子または発光素子などからなる光変換素子に代表されるデバイス形成層を基板上に形成した半導体素子の電極を基板に形成した配線パターンと接続した半導体装置としては、図１に示されるような構成とされたものがある。この半導体装置１０では、配線基板１２上に半導体素子１４を接着剤１６により固着し、半導体素子１４の上面にデバイス形成層１８及び電極パッド２０が作り込まれている。デバイス形成層１８の周囲に設けられた複数のＡｌ電極パッド２０は、ワイヤボンディングにより装架されたＡｕワイヤ２２を介して配線基板１２上の配線パターン２４に接続される。また、デバイス形成層１８の表面（デバイス面）は、パッシベーション層（保護膜）２６が積層されている。
このように構成された半導体装置１０では、半導体素子１４の周囲にＡｕワイヤ２０を引き出すためのスペースを設けることにより装置全体が大きくなり、小型化を図ることが難しい。
また、複数のＡｌ電極パッド２０をはんだバンプを用いて配線パターン２４にフリップチップ接続する方法も考えられるが、デバイス形成層１８が配線基板１２と対向することになり、配線基板１２により光が遮断されてしまうので、デバイス形成層１８が受光または発光を行なう光変換素子の場合には採用することができない。
このような問題を解消する方法として、基板に貫通電極を設ける構成とすることにより上記のようなワイヤボンディングを無くして装置の小型化を図ることが検討されている。貫通電極の製造方法としては、基板にレーザ光を照射して貫通孔を形成し、当該貫通孔の内周面に配線パターンを形成する方法がある（例えば、特許文献１、２参照）。
特開２００２−３７３８９５号公報 特開２００２−３７３９５７号公報
しかしながら、上記特許文献１、２に記載された製造方法では、貫通孔の内周面形状がテーパ状（上面側開口が大径で下面側開口が小径となる）に形成されるため、デバイス形成層１８が形成された半導体素子１４の上面側に大きく開口する貫通孔を形成することになり、その分デバイス形成層１８から離れた位置に貫通孔を加工しなければならず、半導体装置の小型化を図ることが妨げられるという問題がある。
また、アスペクト比の高い微細な貫通孔を形成することが要望されている場合には、レーザ加工に代えてドライエッチングを用いる方法も考えられるが、ドライエッチングの際のプラズマによってデバイス形成層１８が損傷するといった問題が生じる。
そこで、本発明は装置の小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成する半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は以下のような手段を有する。
請求項１記載の発明は、一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側とを接続する貫通電極を有する半導体装置の製造方法であって、前記半導体素子の一面側の前記電極パッド及び前記デバイス形成層の表面に第１レジスト層を形成する第１工程と、前記電極パッドにエッチングにより開口を形成する第２工程と、一端が前記開口に連通し、他端が前記半導体素子の他面側に開口する貫通孔をエッチングにより前記基板に形成する第３工程と、前記貫通孔に前記貫通電極を形成する第４工程と、を有することを特徴とする。
請求項２記載の発明は、前記第３工程が、前記電極パッドに前記開口を形成した後、前記第１レジスト層の表面及び前記開口の内周に第２のレジスト層を形成する工程を含むことを特徴とする。
請求項３記載の発明は、前記第１レジスト層または第２レジスト層の表面に保護フィルムを貼着する第５工程をさらに有することを特徴とする。
請求項４記載の発明は、前記半導体素子の他面側から絶縁層を形成し、前記半導体素子の一面側に延在する前記貫通孔の内周面及び前記保護フィルムの下面に絶縁層を延在する第６工程をさらに有することを特徴とする。
請求項５記載の発明は、前記保護フィルムを剥離させて前記貫通孔の一側を露出させる第７工程をさらに有することを特徴とする。
請求項６記載の発明は、前記半導体素子の他面側に給電層を形成し、前記半導体素子の他面側から前記貫通孔内に貫通電極を形成する第８工程をさらに有することを特徴とする。
請求項７記載の発明は、一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側とを接続する貫通電極を有する半導体装置であって、前記デバイス形成層が形成たされた前記半導体素子の一面側に絶縁層を介して形成された電極パッドと、前記半導体素子の一面側にレジストを被覆した状態でエッチングにより、前記電極パッド及び前記基板を貫通するように形成された貫通孔と、前記貫通孔の内周に形成され、前記貫通孔から前記半導体素子の一面側に突出するように形成された絶縁層と、前記絶縁層の外部に形成された前記電極パッドと前記絶縁層の内部に形成された前記貫通電極の端部とを接続する導電層と、を備えたことを特徴とする。
請求項８記載の発明は、前記デバイス形成層が、光を受光または発光する光機能素子であることを特徴とする。
請求項９記載の発明は、前記デバイス形成層が、光を検知して画像信号を出力するイメージセンサであることを特徴とする。
本発明によれば、デバイス形成層及び電極パッドが形成された半導体素子の一面側の電極パッド及び絶縁層の表面に第１レジスト層を形成することにより、エッチングにより電極パッドに開口を形成する際にデバイス形成層が第１レジスト層によって保護されており、デバイス形成層がプラズマによってダメージを受けない状態で貫通孔を形成することができる。これにより、デバイス形成層の近傍に微細な貫通孔を形成して小型化を実現できると共に、デバイス形成層が搭載されている一側から貫通孔を形成することが可能であるので、貫通孔を加工する際のアライメントが容易に行なえる。
また、電極パッドの開口の内周に第２のレジスト層を形成することにより、ドライエッチングにより電極パッドの開口に連通する貫通孔を形成する際に電極パッドの内周面を保護することができる。
また、第１レジスト層または第２レジスト層の表面に保護フィルムを貼着することにより、貫通孔を基板の一側から閉塞して基板の他側から貫通孔の内面全体に絶縁層を形成することが可能になり、且つ保護フィルムを剥がすだけの簡単な操作で貫通孔の一側を開口させることができる。
また、デバイス形成層がイメージセンサを含む光機能素子からなる場合は、半導体素子の上面側に光機能素子からなるデバイス形成層を形成した状態で貫通電極を形成することが可能になり、半導体素子の下面側の再配線を介したフリップチップ接続で配線基板に取り付けることが可能になり、光機能素子からなるデバイス形成層の受光または発光の妨げにならないように構成することが可能になる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図２は本発明になる半導体装置の一実施例を示す縦断面図である。尚、図２において、前述した図１と同一部分には同一符号を付す。図２に示されるように、半導体装置５０は、半導体素子１４（光機能素子からなるデバイス形成層１８、電極パッド２０、パッシベーション層２６、絶縁膜６０を含む）に電極パッド２０と再配線パターン５２とを導通する貫通電極５６を形成した構成である。また、デバイス形成層１８としては、例えば、光を受光する受光素子、あるいは光を発光する発光素子、あるいは光を検知して画像信号を出力するイメージセンサなどが挙げられる。
デバイス形成層１８の周囲には、デバイス形成層１８と電気的に接続された複数のＡｌ電極パッド２０が設けられ、半導体素子１４の下面には、再配線パターン５２が設けられている。Ａｌ電極パッド２０と再配線パターン５２との間には、半導体素子１４を貫通する貫通孔５４がドライエッチングにより設けられ、貫通孔５４の内部には、Ｃｕめっきにより貫通電極５６が形成されている。
さらに、半導体素子１４の下面に設けられた再配線パターン５２は、はんだバンプ５８を介して配線基板１２上の配線パターン２４に接続される。
このように、半導体装置５０は、貫通電極５６を介してＡｌ電極パッド２０と再配線パターン５２とを接続し、半導体素子１４の再配線パターン５２とパッケージ基板１２上の配線パターン２４とをはんだバンプ５８を介してフリップチップで接続する構成となっているため、従来のようにワイヤボンディング（図１を参照）を用いた構成のものよりも大幅な小型化を実現することができる。しかも、半導体装置５０は、デバイス形成層１８を半導体素子１４の上面に配置できるので、デバイス形成層１８の受光または発光を妨げないように構成されている。
半導体装置５０の製造方法としては、例えば、以下のような製造方法（ａ）〜（ｃ）がある。（ａ）第１の製造方法では、複数の半導体素子１４が形成されるＳｉウエハ上に各半導体素子１４を構成する複数のデバイス形成層１８、電極パッド２０、パッシベーション層２６、絶縁膜６０を形成した後、貫通電極５６を形成し、その後再配線工程及びはんだバンプ形成工程を行ない、最後にダイシング工程により各半導体装置５０を切り出す。
（ｂ）第２の製造方法では、複数の半導体素子１４が形成されるＳｉウエハ上に各半導体素子１４を構成する複数のデバイス形成層１８、電極パッド２０、パッシベーション層２６、絶縁膜６０を形成した後、ダイシング工程により各半導体素子１４を切り出し、その後各半導体素子１４毎に貫通電極５６を形成し、最後に再配線工程及びはんだバンプ形成工程を行う。
（ｃ）第３の製造方法では、Ｓｉウエハからダイシングにより半導体素子１４を構成する各Ｓｉ小片を切り出し、このＳｉ小片上にデバイス形成層１８、電極パッド２０、パッシベーション層２６、絶縁膜６０を形成して半導体素子１４を得た後、各半導体素子１４毎に貫通電極５６を形成し、最後に再配線及びはんだバンプ形成工程を行う。
本実施例では、上記（ａ）の製造方法を用いた場合を例に挙げて以下説明する。この製造方法では、多数の半導体素子１４を有するシリコン基板に対して貫通電極５６を一括して形成することができるので、量産性をより高めることができる。
ここで、上記半導体装置５０の貫通電極５６の製造工程について詳細に説明する。貫通電極５６の製造工程は、大きく分けて(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程、(4)電極パッドと貫通電極の導通確保工程、(5)再配線及びレジスト除去工程からなる。尚、以下に示す図３〜図７では、説明の便宜上、デバイス形成層１８に接続されたＡｌ電極パッド２０及び貫通電極５６周辺を拡大して示してあり、デバイス形成層１８については図示を省略している。
(1)開口形成工程
図３Ａ〜図３Ｆは本発明による半導体装置の製造方法の開口形成工程（その１〜６）を説明するための図である。図３Ａに示す工程において、半導体素子１４を形成するための平板状のシリコン材料（シリコン基板）を用意する。そして、シリコン基板（図３〜図７では、便宜上、半導体素子１４として示す）の上面（表面）に絶縁膜（ＳｉＯ２）６０を形成し、絶縁膜６０の上面にデバイス形成層１８を形成する。
さらに、デバイス形成層１８の周辺にはＡｌ電極パッド２０を蒸着などの薄膜形成方法により形成する。また、絶縁膜６０の表面及びＡｌ電極パッド２０の上面中央部を除く周縁部表面にＳｉＮやポリイミド等のパッシベーション２６を形成する。
図３Ｂに示す工程において、パッシベーション２６の表面にフォトレジストを塗布して第１レジスト層６２を形成する。そして、フォトレジストがポジ形レジストの場合には、Ａｌ電極パッド２０の上面中央部に光を照射してＡｌ電極パッド２０の上面中央部に塗布されたフォトレジストを可溶させてＡｌ電極パッド２０の上面中央部に対向する開口６４を形成する。
また、フォトレジストがネガ形レジストの場合には、Ａｌ電極パッド２０の上面中央部を除く周辺部分に光を照射してＡｌ電極パッド２０の上面中央部に塗布されたフォトレジストを可溶して開口６４を形成する。尚、この工程では、半導体素子１４の上面側から光を照射して第１レジスト層６２に開口６４を形成させるため、半導体素子１４の下面（裏面）でのアライメントが不要になっている。
図３Ｃに示す工程において、Ａｌ電極パッド２０の中心部分にドライエッチングにより開口６４を設ける。リアクティブイオンエッチングなどのドライエッチングでは、プラズマ中の正イオンが第１レジスト層６２で覆われていないＡｌ電極パッド２０の上面中央部に突入してエッチングを行なうため、Ａｌ電極パッド２０の中央部が上方から垂下方向に削除される。これにより、Ａｌ電極パッド２０は、中心部に開口６４を有する中空形状となる。また、開口６４をドライエッチングする際は、デバイス形成層１８が第１レジスト層６２で覆われているので、デバイス形成層１８が損傷するおそれがない。
図３Ｄに示す工程において、第１レジスト層６２の表面及び開口６４の内周面にフォトレジストを塗布しパターニングして第２レジスト層６６を形成する。第２レジスト層６６は、開口６４の内周面を保護することを目的としている。そのため、第２レジスト層６６の厚さは、第１レジスト層６２よりも薄くても良い。また、ドライエッチングにより半導体素子１４に貫通孔５４を形成する際、開口６４の内周面がプラズマによるダメージを受けないのであれば、第２レジスト層６６を省略することも可能である。
図３Ｅに示す工程において、Ａｌ電極パッド２０の下側に形成された絶縁膜６０の開口６４に対向する部分を上方からドライエッチングにより削除する。その際、Ａｌ電極パッド２０の内周面は、第２レジスト層６６によりプラズマから保護されると共に、デバイス形成層１８は第１レジスト層６２により保護される。
図３Ｆに示す工程において、半導体素子１４に対して開口６４に連通する部分を上方からドライエッチングにより削除して貫通孔５４を半導体素子１４の下面側まで貫通させる。その際、Ａｌ電極パッド２０の内周面は、第２レジスト層６６によりプラズマから保護されると共に、デバイス形成層１８は第１レジスト層６２により保護される。
このように、デバイス形成層１８が形成された半導体素子１４の上方からドライエッチングにより貫通孔５４を設けることができるので、アスペクト比の高い微細な貫通孔５４を形成できると共に、第１レジスト層６２及び第２レジスト層６６によりデバイス形成層１８及びＡｌ電極パッド２０の内周面がプラズマによって損傷することも防止できる。しかも、開口６４及び貫通孔５４を上面側から加工することができるので、裏面側からのアライメントが不要になり、開口形成工程が容易に行なえる。
(2)絶縁層形成工程
図４Ａ〜図４Ｃは本発明による半導体装置の製造方法の絶縁層形成工程（その１〜３）を説明するための図である。図４Ａに示す工程において、第２レジスト層６６の上面に樹脂からなる保護フィルム７０を貼着する。この保護フィルム７０は、デバイス形成層１８を保護すると共に、貫通孔５４に連通された開口６４を上面側から閉塞する。
図４Ｂに示す工程において、ＣＶＤ（chemical vaper deposition）などの薄膜形成方法により半導体素子１４の下面側からＳｉＯ２やＳｉＮ等の絶縁層７２を形成する。絶縁層７２は、半導体素子１４の下面側及び貫通孔５４の内周面及び開口６４の内周面にも被覆形成される。また、開口６４の上面側は、保護フィルム７０によって閉塞されているので、開口６４に接する保護フィルム７０の下面にも絶縁層７２が形成される。
図４Ｃに示す工程において、保護フィルム７０を剥離させる。この保護フィルム７０は、下面に開口６４を閉塞する部分の絶縁層７２が付着したまま剥がされることで、貫通孔５４及び開口６４の内周面を覆う円筒状の絶縁層７２が上面側から下面側へ貫通した状態となる。前述した貫通孔５４及び開口６４をドライエッチングしてから絶縁層７２を形成するまでの工程では、ドライ工程であるので、貫通孔５４及び開口６４の内周面は清浄な状態に維持されている。そのため、貫通孔５４及び開口６４の洗浄工程を省略することができる。
(3)貫通電極形成工程
図５Ａ〜図５Ｃは本発明による半導体装置の製造方法の貫通電極形成工程（その１〜３）を説明するための図である。図５Ａに示す工程において、絶縁層７２の下面に導電材を貼着し、給電層８０を形成する。従って、貫通孔５４の下面側はこの給電層８０により閉塞される。
図５Ｂに示す工程において、めっきにより貫通電極５６を貫通孔５４内に形成する。例えば、貫通孔５４に対向する給電層８０の表面に電解めっきにより金属（Ｃｕ,Ａｕなど）を析出させ、成長させることで貫通孔５４及び開口６４に貫通電極５６を形成する。また、貫通電極５６の上端部は、開口６４より上方に突出した状態となる。
図５Ｃに示す工程において、ＣＭＰ（chemical mechanical polishing）により上面側を研磨して平坦化する。これにより、第２レジスト層６６及び貫通電極５６の上端部が研磨により削除される。従って、ＣＭＰにより平坦化された後もデバイス形成層１８は、第１レジスト層６２により保護されたままである。
このように、給電層８０をベースとして貫通孔５４及び開口６４の内周面を覆う円筒状の絶縁層７２の内部に貫通電極５６を充填することができる。この際、貫通電極５６の上端部が平坦化されれば、第２レジスト層６６が残存しても良い。
(4)電極パッドと貫通電極の導通確保工程
図６Ａ〜図６Ｄは本発明による半導体装置の製造方法のパッドと貫通電極の導通確保工程（その１〜４）を説明するための図である。図６Ａに示す工程において、平坦化された上面にフォトレジストを塗布して第３レジスト層８２を形成する。そして、第３レジスト層８２のうちＡｌ電極パッド２０の上方を覆う部分を削除して開口８４を形成する。この第３レジスト層８２は、前述した第１レジスト層６２及び第２レジスト層６６よりも厚く塗布されている。
図６Ｂに示す工程において、上面側からアッシングを行い貫通電極５６の上端部周辺に残存する第１レジスト層６２及び第２レジスト層６６を除去する。これにより、Ａｌ電極パッド２０の内周及び絶縁層７２に覆われた貫通電極５６の上端部が露出した状態となり、第３レジスト層８２よりも低い位置に貫通電極５６の上部が突出する凹部８６が露出する。
また、スパッタにより第３レジスト層８２の表面部分が除去されてしまう。しかしながら、第３レジスト層８２が厚く塗布されているため、アッシングにより貫通電極５６の上端部周辺に残存する第１レジスト層６２及び第２レジスト層６６を除去する際も第３レジスト層８２がデバイス形成層１８を保護している。
図６Ｃに示す工程において、スパッタなどの薄膜形成法を用いて上面側から金属層（導電部材）８８を形成する。金属層８８は、銅等の導電材からなる薄膜であり、アッシングにより第３レジスト層８２よりも低い位置で凹形状とされた凹部８６の内部にも積層される。そのため、電極パッド２０の内周及び貫通電極５６の上部は、金属層８８を介して導通される。
図６Ｄに示す工程において、電極パッド２０と貫通電極５６との間を導通する部分を除いて、第３レジスト層８２に積層された金属層８６をエッチングまたはＣＭＰ等により除去して平坦化する。この工程で金属層８８の余分な部分を除去して平坦化された後もデバイス形成層１８は、第１レジスト層６２により保護されたままである。
従って、金属層８８は、絶縁層７２の外部に形成された電極パッド２０と絶縁層７２の内部に形成された貫通電極５６の端部とを接続する導電層として機能する。また、金属層８８は、上面側に突出する円筒形状の絶縁層７２の外周と電極パッド２０の段差、パッシベーション２６の段差によって結合面積が大きくなり、剥離しにくい状態に設けられている。
(5)再配線及びレジスト除去工程
図７Ａ〜図７Ｃは本発明による半導体装置の製造方法の再配線及びレジスト除去工程（その１〜３）を説明するための図である。図７Ａに示す工程において、半導体素子１４の下面側（裏面側）に形成された給電層８０をエッチングにより除去して絶縁層７２を露出させる。
図７Ｂに示す工程において、半導体素子１４の下面側（裏面側）に銅等のスパッタ法で金属層を形成し、エッチングすることで再配線パターン５２を形成する。また、必要に応じて半導体素子１４の上面側（表面側）に再配線パターンを形成しても良い。
図７Ｃに示す工程において、半導体素子１４の上面側（表面側）に残っている第１レジスト層６２及び第３レジスト層８２を除去する。このように、デバイス形成層１８を保護する第１レジスト層６２は、最初に形成され、最後の工程で除去されるため、上記(1)開口形成工程、(2)絶縁層形成工程、(3)貫通電極形成工程、(4)電極パッドと貫通電極の導通確保工程、(5)再配線及びレジスト除去工程の各工程が終了するまでデバイス形成層１８が損傷することを防止できる。
この後、上記デバイス形成層１８、Ａｌ電極パッド２０、パッシベーション２６、貫通電極５６、再配線パターン５２が形成されたシリコン基板からダイシング工程により、所定寸法の半導体装置５０を切り出す。また、図７Ｃに示す工程において、再配線パターン５２にはんだバンプ５８を設けた後にシリコン基板からダイシング工程により、所定寸法の半導体装置５０を切り出すようにしても良い。
上記実施例では、半導体素子１４に形成されるデバイス形成層１８として光機能素子に限らず、他のデバイスでも良いのは勿論である。
上記実施例では、シリコン基板にデバイス形成層１８、Ａｌ電極パッド２０、パッシベーション２６、貫通電極５６、再配線パターン５２を形成する構成を一例として挙げたが、これに限らず、シリコン基板の代わりにガリ砒素等の半導体基板を用いても良いのは勿論である。
上記実施例では、シリコン基板の下面（裏面）側に再配線パターン５２を形成する場合について説明したが、これに限らず、再配線パターン５２の形成を省略し、貫通電極５６の下端に直接はんだバンプ５８を接合する構成としても良い。
従来の半導体装置の一例を示す図である。 図２は本発明になる半導体装置の一実施例を示す縦断面図である。 本発明による半導体装置の製造方法の開口形成工程（その１）を説明するための図である。 本発明による半導体装置の製造方法の開口形成工程（その２）を説明するための図である。 本発明による半導体装置の製造方法の開口形成工程（その３）を説明するための図である。 本発明による半導体装置の製造方法の開口形成工程（その４）を説明するための図である。 本発明による半導体装置の製造方法の開口形成工程（その５）を説明するための図である。 本発明による半導体装置の製造方法の開口形成工程（その６）を説明するための図である。 本発明による半導体装置の製造方法の絶縁層形成工程（その１）を説明するための図である。 本発明による半導体装置の製造方法の絶縁層形成工程（その２）を説明するための図である。 本発明による半導体装置の製造方法の絶縁層形成工程（その３）を説明するための図である。 本発明による半導体装置の製造方法の貫通電極形成工程（その１）を説明するための図である。 本発明による半導体装置の製造方法の貫通電極形成工程（その２）を説明するための図である。 本発明による半導体装置の製造方法の貫通電極形成工程（その３）を説明するための図である。 本発明による半導体装置の製造方法のパッドと貫通電極の導通確保工程（その１）を説明するための図である。 本発明による半導体装置の製造方法のパッドと貫通電極の導通確保工程（その２）を説明するための図である。 本発明による半導体装置の製造方法のパッドと貫通電極の導通確保工程（その３）を説明するための図である。 本発明による半導体装置の製造方法のパッドと貫通電極の導通確保工程（その４）を説明するための図である。 本発明による半導体装置の製造方法の再配線及びレジスト除去工程（その１）を説明するための図である。 本発明による半導体装置の製造方法の再配線及びレジスト除去工程（その２）を説明するための図である。 本発明による半導体装置の製造方法の再配線及びレジスト除去工程（その３）を説明するための図である。
符号の説明
１４ 半導体素子
１８ デバイス形成層
２０ Ａｌ電極パッド
５０ 半導体装置
５４ 貫通孔
５２ 再配線パターン
５６ 貫通電極
６２ 第１レジスト層
６４ 開口
６６ 第２レジスト層
７０ 保護フィルム
７２ 絶縁層
８０ 給電層
８２ 第３レジスト層
８４ 開口
８６ 凹部
８８ 金属層

Claims (9)

  1. 一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側とを接続する貫通電極を有する半導体装置の製造方法であって、
    前記半導体素子の一面側の前記電極パッド及び前記デバイス形成層の表面に第１レジスト層を形成する第１工程と、
    前記電極パッドにエッチングにより開口を形成する第２工程と、
    一端が前記開口に連通し、他端が前記半導体素子の他面側に開口する貫通孔をエッチングにより前記基板に形成する第３工程と、
    前記貫通孔に前記貫通電極を形成する第４工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第２工程は、
    前記電極パッドの前記開口の内周に第２のレジスト層を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１レジスト層または第２レジスト層の表面に保護フィルムを貼着する第５工程をさらに有することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記半導体素子の他面側から絶縁層を形成し、前記半導体素子の一面側に延在する前記貫通孔の内周面及び前記保護フィルムの下面に絶縁層を延在する第６工程をさらに有することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記保護フィルムを剥離させて前記貫通孔の一側を露出させる第７工程をさらに有することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記半導体素子の他面側に給電層を形成し、前記半導体素子の他面側から前記貫通孔内に貫通電極を形成する第８工程をさらに有することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側とを接続する貫通電極を有する半導体装置であって、
    前記デバイス形成層が形成たされた前記半導体素子の一面側に絶縁層を介して形成された電極パッドと、
    前記半導体素子の一面側にレジストを被覆した状態でエッチングにより、前記電極パッド及び前記基板を貫通するように形成された貫通孔と、
    前記貫通孔の内周に形成され、前記貫通孔から前記半導体素子の一面側に突出するように形成された絶縁層と、
    前記絶縁層の外部に形成された前記電極パッドと前記絶縁層の内部に形成された前記貫通電極の端部とを接続する導電層と、
    を備えたことを特徴とする半導体装置。
  8. 前記デバイス形成層は、光を受光または発光する光機能素子であることを特徴とする請求項７に記載の半導体装置。
  9. 前記デバイス形成層は、光を検知して画像信号を出力するイメージセンサであることを特徴とする請求項７に記載の半導体装置。
JP2005248399A 2005-08-29 2005-08-29 半導体装置の製造方法 Active JP4758712B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005248399A JP4758712B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法
US11/509,700 US7605080B2 (en) 2005-08-29 2006-08-25 Semiconductor device and method of manufacturing the same
EP06018011.4A EP1760775B1 (en) 2005-08-29 2006-08-29 Semiconductor device with through electrode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248399A JP4758712B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011109289A Division JP5313294B2 (ja) 2011-05-16 2011-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2007067017A true JP2007067017A (ja) 2007-03-15
JP4758712B2 JP4758712B2 (ja) 2011-08-31

Family

ID=37478585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248399A Active JP4758712B2 (ja) 2005-08-29 2005-08-29 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7605080B2 (ja)
EP (1) EP1760775B1 (ja)
JP (1) JP4758712B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008143461A2 (en) * 2007-05-21 2008-11-27 Tae-Seok Park Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same
JP2009027179A (ja) * 2007-07-23 2009-02-05 Samsung Electronics Co Ltd ユニバーサル配線ラインを含む半導体チップ、半導体パッケージ、カード及びシステム
JP2009105376A (ja) * 2007-10-19 2009-05-14 Samsung Electro-Mechanics Co Ltd 半導体発光素子、その製造方法及びこれを用いた半導体発光素子パッケージ
KR100897761B1 (ko) * 2007-05-21 2009-05-15 박태석 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법
KR100922837B1 (ko) * 2007-11-23 2009-10-23 박태석 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP2009267122A (ja) * 2008-04-25 2009-11-12 Oki Semiconductor Co Ltd 半導体装置
JP2010067844A (ja) * 2008-09-11 2010-03-25 Omron Corp 固体撮像素子の製造方法
JP4454689B1 (ja) * 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
KR101020876B1 (ko) 2008-07-07 2011-03-09 박태석 관통홀 상호 연결에 의한 반도체 소자의 웨이퍼 레벨 칩스케일 패키지 및 제조방법
JP2011077221A (ja) * 2009-09-30 2011-04-14 Oki Electric Industry Co Ltd 半導体レーザ及びその高周波特性測定方法
KR101116834B1 (ko) * 2008-09-10 2012-02-29 (주) 이피웍스 웨이퍼 레벨 패키지 및 그 제조방법
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
KR101374338B1 (ko) 2007-11-14 2014-03-14 삼성전자주식회사 관통 전극을 갖는 반도체 장치 및 그 제조방법
CN102124563B (zh) * 2008-06-30 2013-07-17 三洋电机株式会社 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备
US8264077B2 (en) * 2008-12-29 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
US7932608B2 (en) * 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
JP5219908B2 (ja) * 2009-04-14 2013-06-26 株式会社ジャパンディスプレイイースト タッチパネル装置
US7969013B2 (en) * 2009-10-22 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via with dummy structure and method for forming the same
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
KR20170023643A (ko) 2015-08-24 2017-03-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2004022990A (ja) * 2002-06-19 2004-01-22 Shinko Electric Ind Co Ltd シリコン基板のスルーホールプラギング方法
JP2004207319A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2004221357A (ja) * 2003-01-15 2004-08-05 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2005167093A (ja) * 2003-12-04 2005-06-23 Rohm Co Ltd 半導体チップおよびその製造方法、ならびに半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002373957A (ja) 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4053257B2 (ja) 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2004022990A (ja) * 2002-06-19 2004-01-22 Shinko Electric Ind Co Ltd シリコン基板のスルーホールプラギング方法
JP2004207319A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2004221357A (ja) * 2003-01-15 2004-08-05 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP2005167093A (ja) * 2003-12-04 2005-06-23 Rohm Co Ltd 半導体チップおよびその製造方法、ならびに半導体装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008143461A2 (en) * 2007-05-21 2008-11-27 Tae-Seok Park Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same
WO2008143461A3 (en) * 2007-05-21 2009-01-15 Tae-Seok Park Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same
KR100897761B1 (ko) * 2007-05-21 2009-05-15 박태석 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법
JP2009027179A (ja) * 2007-07-23 2009-02-05 Samsung Electronics Co Ltd ユニバーサル配線ラインを含む半導体チップ、半導体パッケージ、カード及びシステム
US8742593B2 (en) 2007-07-23 2014-06-03 Samsung Electronics Co., Ltd. Electrical connection for multichip modules
JP2009105376A (ja) * 2007-10-19 2009-05-14 Samsung Electro-Mechanics Co Ltd 半導体発光素子、その製造方法及びこれを用いた半導体発光素子パッケージ
JP4510120B2 (ja) * 2007-10-19 2010-07-21 サムソン エレクトロ−メカニックス カンパニーリミテッド． 半導体発光素子、その製造方法及びこれを用いた半導体発光素子パッケージ
KR100922837B1 (ko) * 2007-11-23 2009-10-23 박태석 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP2009267122A (ja) * 2008-04-25 2009-11-12 Oki Semiconductor Co Ltd 半導体装置
US8659019B2 (en) 2008-04-25 2014-02-25 Lapis Semiconductor Co., Ltd. Semiconductor device
KR101020876B1 (ko) 2008-07-07 2011-03-09 박태석 관통홀 상호 연결에 의한 반도체 소자의 웨이퍼 레벨 칩스케일 패키지 및 제조방법
KR101116834B1 (ko) * 2008-09-10 2012-02-29 (주) 이피웍스 웨이퍼 레벨 패키지 및 그 제조방법
JP2010067844A (ja) * 2008-09-11 2010-03-25 Omron Corp 固体撮像素子の製造方法
US7842958B1 (en) 2009-09-10 2010-11-30 Napra Co., Ltd. Light-emitting diode, light-emitting device, lighting apparatus, display, and signal light
KR100983725B1 (ko) 2009-09-10 2010-09-24 유겐가이샤 나프라 발광 다이오드, 발광장치, 조명장치, 디스플레이 및 신호등
JP2011060996A (ja) * 2009-09-10 2011-03-24 Napura:Kk 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
JP4454689B1 (ja) * 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
JP2011077221A (ja) * 2009-09-30 2011-04-14 Oki Electric Industry Co Ltd 半導体レーザ及びその高周波特性測定方法
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법

Also Published As

Publication number Publication date
US20070048973A1 (en) 2007-03-01
EP1760775A1 (en) 2007-03-07
EP1760775B1 (en) 2014-07-16
US7605080B2 (en) 2009-10-20
JP4758712B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4758712B2 (ja) 半導体装置の製造方法
JP4533283B2 (ja) 半導体装置の製造方法
JP5258567B2 (ja) 半導体装置及びその製造方法
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
JP4828182B2 (ja) 半導体装置の製造方法
US7528481B2 (en) Wafer level packaging cap and fabrication method thereof
JP2004228392A (ja) 半導体装置の製造方法および半導体モジュールの製造方法
JP3778256B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004297019A (ja) 半導体装置、回路基板及び電子機器
JP2007036060A (ja) 半導体装置及びその製造方法
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
JP2004296488A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
US8178977B2 (en) Semiconductor device and method of manufacturing the same
JP2009032929A (ja) 半導体装置及びその製造方法
JP2002025948A (ja) ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
JP4828261B2 (ja) 半導体装置及びその製造方法
JP2009094409A (ja) 半導体パッケージおよびその製造方法
JP2009094466A (ja) 半導体装置およびバンプ形成方法
JP5313294B2 (ja) 半導体装置
JP2004343088A (ja) 半導体装置及びその製造方法
JP4511148B2 (ja) 半導体装置の製造方法
JP4544902B2 (ja) 半導体装置及びその製造方法
JP2005294875A (ja) 半導体装置及びその製造方法
JP2008034704A (ja) 半導体装置の製造方法
JP2013201205A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110603

R150 Certificate of patent or registration of utility model

Ref document number: 4758712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3