JP2013201205A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013201205A
JP2013201205A JP2012067607A JP2012067607A JP2013201205A JP 2013201205 A JP2013201205 A JP 2013201205A JP 2012067607 A JP2012067607 A JP 2012067607A JP 2012067607 A JP2012067607 A JP 2012067607A JP 2013201205 A JP2013201205 A JP 2013201205A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
tape
adhesive layer
support substrate
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012067607A
Other languages
English (en)
Inventor
Shinya Taku
真也 田久
Mie Matsuo
美恵 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012067607A priority Critical patent/JP2013201205A/ja
Publication of JP2013201205A publication Critical patent/JP2013201205A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】貫通電極とバンプ電極とを有する半導体装置を作製するにあたり、個片化された半導体装置のピックアップ性を低下させることなく、支持基板の除去工程等におけるバンプ電極の特性低下を抑制することを可能にした半導体装置の製造方法を提供する。
【解決手段】実施形態の半導体装置の製造方法においては、半導体ウエハ1の第1の面1aに接着剤層2を介して支持基板3を貼り付けた後、半導体ウエハ1の第2の面1bを研削する。半導体ウエハ1に貫通電極5とバンプ電極6を形成した後、半導体ウエハ1の第2の面1bに支持テープ7を接着する。半導体ウエハ1の第1の面1aから支持基板3と接着剤層2を除去してピックアップテープ8を接着した後、半導体ウエハ1の第2の面1bから支持テープ7を剥離する。
【選択図】図2

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体パッケージの小型化や高機能化等を実現するために、1つのパッケージ内に複数の半導体チップ(半導体装置)を積層して封止した構造が実用化されている。このような積層構造を有する半導体パッケージにおいては、半導体チップ間の電気信号の送受信速度を高速化するために、半導体チップ内に設けられた貫通電極とバンプ電極とで、半導体チップ間を電気的に接続することが行われるようになってきている。貫通電極とバンプ電極とを有する半導体チップは、通常の半導体チップと同様に、半導体ウエハ上での半導体回路の形成、電極を含む配線層の形成、半導体ウエハの回路面に支持基板を貼り付けた状態での半導体ウエハの薄厚化、貫通電極およびバンプ電極の形成、支持基板の除去等を実施した後、半導体ウエハを切断して個片化することにより作製される。
支持基板の除去や半導体ウエハの切断は、例えば半導体ウエハの非回路面にダイシングテープを貼付した状態で実施される。貫通電極とバンプ電極とを有する半導体チップを作製する場合、半導体ウエハの非回路面にはバンプ電極が形成されているため、通常のダイシングテープでは突起形状を有するバンプ電極を十分に吸収することができないおそれがある。このため、支持基板の除去時に使用する薬品や半導体ウエハの切断時に生じる切屑によって、バンプ電極の接続性や接続後の電気特性等が低下するおそれがある。一方、ダイシングテープによるバンプ電極の吸収性を高めようとすると、個片化された半導体チップをダイシングテープからピックアップする際に、ピックアップ不良が生じやすくなる。
国際公開第2003/096427号 特開2009−302231号公報
本発明が解決しようとする課題は、貫通電極とバンプ電極とを有する半導体装置を作製するにあたり、個片化された半導体装置のピックアップ性を低下させることなく、支持基板の除去工程や半導体ウエハの切断工程等におけるバンプ電極の接続性や電気特性の低下を抑制することを可能にした半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、複数のチップ領域とダイシング領域とを備える半導体ウエハの第1の面に接着剤層を介して支持基板を貼り付ける工程と、半導体ウエハの第2の面を研削する工程と、半導体ウエハに貫通電極を形成する工程と、貫通電極に電気的に接続されたバンプ電極を半導体ウエハの第2の面に形成する工程と、半導体ウエハの第2の面に支持テープを接着する工程と、支持テープが接着された半導体ウエハの第1の面から支持基板を除去する工程と、半導体ウエハの第1の面から接着剤層を除去する工程と、半導体ウエハの第1の面にピックアップテープを接着した後、半導体ウエハの第2の面から支持テープを剥離する工程とを具備している。
実施形態による半導体装置の製造方法における半導体ウエハへの支持基板の接着工程からバンプ電極の形成工程までを示す断面図である。 実施形態による半導体装置の製造方法における半導体ウエハへの支持テープの接着工程からピックアップテープの接着工程までを示す断面図である。 実施形態の半導体装置の製造方法における半導体ウエハの切断工程の第1の例を示す断面図である。 実施形態の半導体装置の製造方法における半導体ウエハの切断工程の第2の例を示す断面図である。 実施形態の半導体装置の製造方法における半導体ウエハの切断工程の第3の例を示す断面図である。
以下、実施形態の半導体装置の製造方法について、図面を参照して説明する。図1は実施形態による半導体装置の製造方法における半導体ウエハへの支持基板の接着工程からバンプ電極の形成工程までを示す断面図、図2は半導体ウエハへの支持テープの接着工程からピックアップテープの接着工程までを示す断面図である。
まず、図1(a)に示すように、半導体ウエハ1の第1の面1aに接着剤層2を介して支持基板3を貼り付ける。半導体ウエハ1は、複数のチップ領域(装置領域)Xを有しており、各チップ領域Xの第1の面(回路面)1aには半導体回路や配線層等を有する半導体素子部(図示せず)が設けられており、さらに半導体素子部と電気的に接続された電極4が形成されている。複数のチップ領域X間には、それぞれダイシング領域Dが設けられている。後述するように、半導体ウエハ1はダイシング領域Dに沿って切断される。半導体ウエハ1を切断してチップ領域Xを個片化することによって、複数のチップ領域Xに相当する複数の半導体チップ(半導体装置)が作製される。
支持基板3としては、例えばシリコン基板やガラス基板が用いられる。後に詳述する支持基板3の除去工程を考慮すると、支持基板3としてシリコン基板(Si基板)を用いることが好ましい。支持基板3は、半導体ウエハ1の第1の面1aとは反対側の第2の面1bを研削して薄厚化する際に、半導体ウエハ1の支持体として機能すると共に、半導体ウエハ1の第1の面1aを保護するものである。
図1(b)に示すように、半導体ウエハ1の第1の面1aに支持基板3を貼付した状態で、半導体ウエハ1の第2の面1bを所望のチップ厚まで研削する。半導体ウエハ1の第2の面1bは、例えばラッピング定盤を用いて機械的に研削され、続いて研磨定盤を用いて研磨(例えばドライポリッシング)される。半導体ウエハ1の第2の面1bは一般的に非回路面であり、このような非回路面である第2の面1bを研削することによって、半導体ウエハ1を所望のチップ厚まで加工する。ただし、研削後の第2の面1bに半導体回路等を形成することを妨げるものではない。
次いで、図1(c)に示すように、半導体ウエハ1に貫通電極(スルーシリコンビア(Through Silicon Via:TSV))5を形成する。貫通電極5を形成するにあたって、まず半導体ウエハ1に、例えばプラズマエッチング法や反応性イオンエッチング法(Deep RIE等)を適用して貫通孔を形成する。貫通孔は電極4の裏面を露出させるように形成される。次いで、スパッタ法、CVD法、蒸着法、メッキ法、印刷法等を適用して、貫通孔内にCuやCu合金等からなる導電性金属材料を充填することによって、半導体ウエハ1内に貫通電極5を形成する。貫通電極5を構成する金属材料はCuやCu合金に限らず、AgやAg合金、AuやAu合金等であってもよい。
次に、図1(d)に示すように、半導体ウエハ1の第2の面1bにバンプ電極6を形成する。バンプ電極6は貫通電極5と電気的に接続されるように形成される。バンプ電極6の形成材料としては、例えばSn−Cu合金、Sn−Ag合金、Sn−Ag−Cu合金等のSn合金からなるPbフリー半田、あるいはAuやAg等の金属材料が用いられる。バンプ電極6は、例えば半導体ウエハ1の第2の面1bに半田ボールを載置した後にリフローすることにより形成される。バンプ電極6はメッキ法等で形成してもよい。バンプ電極5は、例えば5〜50μm程度の直径を有している。
図2(a)に示すように、バンプ電極6が形成された半導体ウエハ1の第2の面1bに支持テープ7を接着する。支持テープ7は、支持基板3の除去工程および接着剤層2の除去工程において、半導体ウエハ1の第2の面1bに形成されたバンプ電極6を保護するものである。支持テープ7としては、例えばポリエチレンやポリプロピレン等のポリオレフィン樹脂やポリエチレンテレフタレート等のポリエステル樹脂からなる樹脂基材と、樹脂基材の表面に設けられた接着層(もしくは粘着層)とを有する樹脂テープが使用される。支持テープ7には、半導体ウエハのいわゆる表面保護テープとして用いられている樹脂テープを適用することができる。
ここで、バンプ電極6は上述したように5〜50μm程度の直径を有している。このため、半導体ウエハ1の第2の面1bには、バンプ電極6の高さに応じた凸部が生じていることになる。支持テープ7には、バンプ電極6の高さに応じた凸部を吸収することが可能な樹脂テープを適用することが好ましい。支持テープ7としては、厚さが100〜1000μmの樹脂基材の表面に厚さが10〜500μmの接着層を設けた樹脂テープを使用することが好ましい。このような樹脂基材および接着層の厚さが共に厚い樹脂テープを支持テープ7として使用することで、バンプ電極6の高さに応じた凸部が生じている半導体ウエハ1の第2の面1bに支持テープ7を密着させることができる。
バンプ電極6を有する半導体ウエハ1の第2の面1bに支持テープ7を密着させることによって、後述する支持基板3の除去工程で使用するエッチング液や接着剤層2の除去工程で使用する洗浄剤(有機洗浄剤等)によるバンプ電極6の特性劣化等を抑制することができる。さらに、支持テープ7自体のエッチング液や洗浄剤に対する耐性(耐薬品性)を高めることができる。これらによって、支持基板3の除去工程や接着剤層2の除去工程を安定して実施することが可能となる。支持テープ7の樹脂基材の厚さが100μm未満であったり、また接着層の厚さが10μm未満である場合には、バンプ電極6の高さに応じた凸部を支持テープ7で十分に吸収することができないおそれがある。
支持テープ7の樹脂基材や接着層の厚さを厚くしすぎても、それ以上の効果が得られないだけでなく、支持テープ7の製造コストが増加する。このため、樹脂基材の厚さは実用的には1000μm以下が好ましく、さらに500μm以下がより好ましい。同様に、接着層の厚さは500μm以下が好ましく、さらに300μm以下がより好ましい。ここで、上記したような厚さを有する樹脂基材や接着層を適用した樹脂テープは、個片化された半導体チップのピックアップ性に劣るため、そのような樹脂テープをピックアップテープとして使用すると、半導体チップのピックアップ不良が生じるおそれがある。このような点に対して、実施形態の製造工程では後述するように、半導体ウエハ1の第1の面1aにピックアップテープを貼り替えた後に半導体チップのピックアップ工程を実施するため、ピックアップ不良の発生を抑制することができる。
さらに、比較的厚い支持テープ7を半導体ウエハ1の第2の面1bに密着させた状態で接着することによって、支持基板3および接着剤層2の除去工程に研削とエッチングと洗浄の組合せを適用することができる。これによって、支持基板3および接着剤層2の除去に要するコストを低減することができる。すなわち、比較的厚い支持テープ7が半導体ウエハ1の第2の面1bに密着しているため、支持基板3を研削工程とエッチング工程とを組合せて除去することができる。さらに、支持基板3の除去後には半導体ウエハ1の第2の面1bに露出した状態で接着剤層2が残存するだけであるため、接着剤層2に応じた洗浄剤を使用して接着剤層2を容易に除去することができる。
次に、半導体ウエハ1の第1の面1aから支持基板3を除去する。支持基板3の除去工程は、上述したように研削工程とエッチング工程とにより実施することが好ましい。例えば、支持基板3に厚さが700〜800μm程度のシリコン基板を適用する場合、まず図2(b)に示すように、残部の厚さが100μm程度となるまでシリコン基板の一部を研削除去する。支持基板3の研削工程は、半導体ウエハ1の第2の面1bの研削工程と同様にして実施される。次いで、図2(c)に示すように、エッチング液を用いてシリコン基板の残部を溶解除去する。エッチング液には、例えば弗硝酸(HF+HNO3)が用いられる。なお、半導体ウエハ1の除去工程はエッチングのみにより実施してもよい。
半導体ウエハ1の第2の面1bには、支持テープ7が密着した状態で接着されているため、弗硝酸のようなエッチング力が強い薬品を用いた場合においても、半導体ウエハ1の第2の面1bに設けられたバンプ電極6の特性低下等が生じることがない。また、支持テープ7自体の特性低下も抑制することができる。支持基板3を除去した後には、半導体ウエハ1の第1の面1aに接着剤層2が露出した状態で残存する。この接着剤層2をアルカリ性の有機洗浄剤等を用いた洗浄工程(図2(d))により除去する。接着剤層2の除去工程で有機洗浄剤を使用しても、バンプ電極6に特性低下等が生じることはない。
ここで、支持基板3として用いるシリコン基板の厚さは700〜800μm程度であるため、シリコン基板をエッチング工程のみで溶解除去するためには、支持テープ7を接着した半導体ウエハ1をエッチング液中に長時間浸漬する必要がある。このため、上述したような比較的厚い支持テープ7を用いた場合においても、支持テープ7が腐食されるおそれが生じる。この点からも、支持基板3を研削工程とエッチング工程との組合せにより除去し、エッチング時間を短縮することが好ましい。後に詳述するように、半導体ウエハ1の切断工程を支持基板3の除去工程の前に実施する場合においても、研削工程とエッチング工程とを組合せてエッチング時間を短縮することが好ましい。
図2(e)に示すように、半導体ウエハ1の第1の面1aにピックアップテープ8を接着した後、半導体ウエハ1の第2の面1bに接着された支持テープ7を剥離する。ピックアップテープ8は、半導体ウエハ1を切断することで個片化された半導体チップを保持するものである。個片化された半導体チップは、ピックアップテープ8からピックアップされた後、通常の半導体装置の製造工程と同様に、配線基板上への搭載工程もしくは半導体チップの積層工程等に送られる。ピックアップテープ8としては、例えばポリエチレンやポリプロピレン等のポリオレフィン樹脂からなる樹脂基材と、樹脂基材の表面に設けられた接着層(もしくは粘着層)とを有する樹脂テープが使用される。
個片化された半導体チップのピックアップ性を向上させる上で、ピックアップテープ8には比較的薄い樹脂テープを適用することが好ましい。また、後述するようにピックアップテープ8をダイシングテープとして利用する場合においても、ダイシング時の切りしろを確保するだけでよいため、半導体ウエハ1のエッチング工程や接着剤層2の洗浄工程における耐薬品性を満足させる場合に比べて、樹脂テープの厚さを薄くすることができる。このため、ピックアップテープ8は厚さが10〜500μmの樹脂基材の表面に厚さが3〜100μmの接着層を設けた樹脂テープであって、支持テープ7より薄い樹脂基材を有する樹脂テープ、さらに支持テープ7より薄い接着層を有する樹脂テープが好ましい。
ピックアップテープ8上で半導体ウエハ1をダイシングしない場合には、樹脂基材の厚さは100μm以下、接着層の厚さは50μm以下とすることがより好ましい。これらによって、半導体チップのピックアップ性をより一層向上させることができる。このように、半導体チップのピックアップ性を向上させるためには、より薄いピックアップテープ8を使用することが好ましい。従って、半導体ウエハ1のダイシング工程はピックアップテープ8を半導体ウエハ1に接着する以前の段階で実施することが好ましい。半導体ウエハ1のダイシング工程については、後に詳述する。
上述したように、半導体ウエハ1の第2の面1bにバンプ電極6の高さに応じた凸部を吸収することが可能な支持テープ7を接着した後に、支持基板1および接着剤層2の除去工程を実施することによって、半導体ウエハ1のエッチング工程や接着剤層2の洗浄工程によるバンプ電極6の特性低下等を抑制することができる。そして、支持基板1および接着剤層2の除去工程を実施した後に、支持テープ7からピックアップテープ8に貼り替えることで、ピックアップテープ8の耐薬品性を考慮する必要がなくなる。従って、支持テープ7に比べて薄いピックアップテープ8を使用することによって、半導体チップのピックアップ性を向上させることが可能となる。
次に、半導体ウエハ1のダイシング工程について、図3ないし図5を参照して説明する。半導体ウエハ1のダイシング工程は、図3に示すように半導体ウエハ1の第2の面1bにバンプ電極6を形成した段階(図1(d))、図4に示すように半導体ウエハ1の第1の面1aから接着剤層2を除去した段階(図2(d))、もしくは図5に示すように半導体ウエハ1の第2の面1bから支持テープ7を剥離した段階(図2(e))のいずれかの段階で実施することが好ましい。
半導体ウエハ1のダイシング工程は、例えばダイシング領域Dの幅に応じた刃厚を有するブレードで半導体ウエハ1を切削する(ブレードダイシング)ことにより実施したり、ダイシング領域Dにレーザ光を照射する(レーザダイシング)ことにより実施したり、あるいはブレードダイシングとレーザダイシングとの組合せにより実施する。このようなダイシング工程を実施し、複数のチップ領域Xをそれぞれ個片化することによって、複数の半導体チップ(半導体装置)が作製される。個片化された半導体チップ(半導体装置)は、前述したようにピックアップテープ8からピックアップされて、配線基板上への搭載工程もしくは半導体チップの積層工程等に送られる。
ダイシング工程をいずれの段階で実施した場合においても、半導体ウエハ1の全体形状は支持基板3、支持テープ7、またはピックアップテープ8で保持されている。ダイシング工程以降の工程は、複数の半導体チップがそれぞれ個片化されているものの、全体形状としてウエハ形状が維持された半導体ウエハ1に対して実施される。従って、貫通電極5とバンプ電極6とを有する半導体チップ(半導体装置)の作製並びにピックアップ工程、すなわち貫通電極5の形成工程から個片化された半導体チップのピックアップ工程までをウエハ状態で良好にかつ効率よく実施することができる。
半導体ウエハ1のダイシング工程は、前述したようにピックアップテープ8を半導体ウエハ1に接着する以前に実施することが好ましい。従って、半導体ウエハ1のダイシング工程は、図3に示したバンプ電極6の形成段階、もしくは図4に示した接着剤層2の除去段階のいずれかで実施することが好ましい。図4に示した接着剤層2の除去段階で半導体ウエハ1をダイシングする場合、支持テープ7は耐薬品性とダイシング性とを兼ね備える必要があり、支持テープ7の選定が難しくなるおそれがある。このため、半導体ウエハ1のダイシング工程は、図3に示したバンプ電極6の形成段階において、支持基板3をダイシング基材として利用して実施することがより好ましい。
図3に示したように、半導体ウエハ1のダイシング工程をバンプ電極6の形成段階で実施した場合、支持基板3のエッチング工程(図2(c))において、個片化された半導体チップの側面にエッチング液が回り込むおそれがある。ただし、支持基板3の大半を研削工程(図2(b))で除去し、支持基板3のエッチング時間を短縮することによって、エッチング液が個片化された半導体チップに悪影響を及ぼすおそれはほとんどない。逆に、個片化された半導体チップの側面を若干エッチングすることで、ダイシング時に生じたダメージを取り除き、半導体チップの機械的特性等が高められる可能性がある。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体ウエハ、2…接着剤層、3…支持基板、4…電極、5…貫通電極、6…バンプ電極、7…支持テープ、8…ピックアップテープ、X…チップ領域(装置領域)、D…ダイシング領域。

Claims (5)

  1. 複数のチップ領域と、前記複数のチップ領域を区画するダイシング領域とを備える半導体ウエハの第1の面に、接着剤層を介して支持基板を貼り付ける工程と、
    前記半導体ウエハの前記第2の面を研削する工程と、
    前記半導体ウエハに貫通電極を形成する工程と、
    前記貫通電極に電気的に接続されたバンプ電極を、前記半導体ウエハの前記第2の面に形成する工程と、
    前記バンプ電極が形成された前記半導体ウエハを前記ダイシング領域に沿って切断し、前記複数のチップ領域を個片化する工程と、
    前記半導体ウエハの前記第2の面に支持テープを接着する工程と、
    前記支持テープが接着された前記半導体ウエハの前記第1の面から前記支持基板を除去する工程と、
    前記半導体ウエハの前記第1の面から前記接着剤層を除去する工程と、
    前記半導体ウエハの前記第1の面にピックアップテープを接着した後、前記半導体ウエハの前記第2の面から前記支持テープを剥離する工程とを具備し、
    前記支持基板の除去工程は、前記支持基板の一部を研削して除去する工程と、前記支持基板の残部をエッチングして除去する工程とを有し、
    前記支持テープは、厚さが100〜1000μmの第1の樹脂基材と、前記第1の樹脂基材の表面に形成され、厚さが10〜500μmの第1の接着層とを有し、
    前記ピックアップテープは、厚さが10〜500μmの第2の樹脂基材と、前記第2の樹脂基材の表面に形成された第2の接着層とを有することを特徴とする半導体装置の製造方法。
  2. 複数のチップ領域と、前記複数のチップ領域を区画するダイシング領域とを備える半導体ウエハの第1の面に、接着剤層を介して支持基板を貼り付ける工程と、
    前記半導体ウエハの前記第2の面を研削する工程と、
    前記半導体ウエハに貫通電極を形成する工程と、
    前記貫通電極に電気的に接続されたバンプ電極を、前記半導体ウエハの前記第2の面に形成する工程と、
    前記半導体ウエハの前記第2の面に支持テープを接着する工程と、
    前記支持テープが接着された前記半導体ウエハの前記第1の面から前記支持基板を除去する工程と、
    前記半導体ウエハの前記第1の面から前記接着剤層を除去する工程と、
    前記半導体ウエハの前記第1の面にピックアップテープを接着した後、前記半導体ウエハの前記第2の面から前記支持テープを剥離する工程と
    を具備することを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    さらに、前記半導体ウエハの前記第2の面に前記バンプ電極を形成した段階、前記半導体ウエハの前記第1の面から前記接着剤層を除去した段階、もしくは前記半導体ウエハの前記第2の面から前記支持テープを剥離した段階で、前記半導体ウエハを前記ダイシング領域に沿って切断し、前記複数のチップ領域を個片化する工程を具備することを特徴とする半導体装置の製造方法。
  4. 請求項2記載の半導体装置の製造方法において、
    前記支持基板の除去工程は、前記支持基板の一部を研削して除去する工程と、前記支持基板の残部をエッチングして除去する工程とを有することを特徴とする半導体装置の製造方法。
  5. 請求項2ないし請求項4のいずれか1項記載の半導体装置の製造方法において、
    前記支持テープは、厚さが100〜1000μmの第1の樹脂基材と、前記第1の樹脂基材の表面に形成され、厚さが10〜500μmの第1の接着層とを有し、
    前記ピックアップテープは、厚さが10〜500μmの第2の樹脂基材と、前記第2の樹脂基材の表面に形成された第2の接着層とを有することを特徴とする半導体装置の製造方法。
JP2012067607A 2012-03-23 2012-03-23 半導体装置の製造方法 Pending JP2013201205A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012067607A JP2013201205A (ja) 2012-03-23 2012-03-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012067607A JP2013201205A (ja) 2012-03-23 2012-03-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013201205A true JP2013201205A (ja) 2013-10-03

Family

ID=49521233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012067607A Pending JP2013201205A (ja) 2012-03-23 2012-03-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013201205A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178162A (ja) * 2015-03-19 2016-10-06 株式会社ディスコ 積層デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178162A (ja) * 2015-03-19 2016-10-06 株式会社ディスコ 積層デバイスの製造方法

Similar Documents

Publication Publication Date Title
TWI659512B (zh) 半導體裝置以及囊封半導體晶粒的方法
JP6197422B2 (ja) 半導体装置の製造方法および支持基板付きウェハ
KR100852597B1 (ko) 반도체 장치의 제조 방법
US8187949B2 (en) Semiconductor device and method of manufacturing the same
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP6180567B2 (ja) 応力解放式画像センサパッケージ構造及び方法
US8697542B2 (en) Method for thin die-to-wafer bonding
US6753238B2 (en) Semiconductor device and manufacturing method thereof
JP2007067017A (ja) 半導体装置及びその製造方法
US9252111B2 (en) Method for handling very thin device wafers
KR20160059738A (ko) 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
JP5289484B2 (ja) 積層型半導体装置の製造方法
US9972580B2 (en) Semiconductor package and method for fabricating the same
JP4334397B2 (ja) 半導体装置及びその製造方法
KR20140084517A (ko) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법
US20160141217A1 (en) Electronic package and fabrication method thereof
JP2013201205A (ja) 半導体装置の製造方法
JP2009130271A (ja) 半導体装置とその製造方法
US10121690B2 (en) Method of manufacturing a semiconductor component and semiconductor component
JP2007242812A (ja) 半導体装置の製造方法及び支持テープ
KR100984848B1 (ko) 웨이퍼 에지를 보호하는 웨이퍼 스택 제작 방법
JP5313294B2 (ja) 半導体装置
JP4620366B2 (ja) 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
US9997390B2 (en) Semiconductor manufacturing method and laminated body
KR20130064482A (ko) 반도체 소자의 제조 방법