KR20130064482A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20130064482A
KR20130064482A KR1020110131114A KR20110131114A KR20130064482A KR 20130064482 A KR20130064482 A KR 20130064482A KR 1020110131114 A KR1020110131114 A KR 1020110131114A KR 20110131114 A KR20110131114 A KR 20110131114A KR 20130064482 A KR20130064482 A KR 20130064482A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
support carrier
semiconductor
protective member
protection member
Prior art date
Application number
KR1020110131114A
Other languages
English (en)
Inventor
피재현
최주일
최길현
박병률
정현수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110131114A priority Critical patent/KR20130064482A/ko
Publication of KR20130064482A publication Critical patent/KR20130064482A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 제1 면에 복수의 비아들이 형성된 반도체 웨이퍼를 제공하는 단계와, 상기 반도체 웨이퍼의 제1 면이 지지 캐리어를 향하도록 상기 반도체 웨이퍼를 상기 지지 캐리어에 고정시키는 단계와, 상기 비아들이 상기 반도체 웨이퍼를 관통하도록 상기 반도체 웨이퍼의 제1 면에 반대되는 상기 반도체 웨이퍼의 제2 면을 씨닝하는 단계와, 상기 반도체 웨이퍼를 감싸도록 보호 부재를 상기 지지 캐리어에 장착하는 단계, 및 상기 반도체 웨이퍼의 제2 면에서 상기 비아들에 연결되는 접속 부재를 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다. 본 발명의 반도체 소자의 제조 방법은 웨이퍼 불량을 방지하여 공정 수율을 높이는 효과가 있다.

Description

반도체 소자의 제조 방법{Method of manufacturing semiconductor device}
본 발명은 쓰루 실리콘 비아(TSV: Through Silicon Via)를 구비하는 반도체 소자를 제조하는 방법에 관한 것으로서, 구체적으로는 씬(thin) 웨이퍼를 안전하게 핸들링하여 공정 수율을 높일 수 있는 반도체 소자의 제조 방법에 관한 것이다.
전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 제품을 제공하기 위해 메모리 칩의 고집적화를 위한 연구가 활발히 진행되고 있다. 근래에는 TSV 기술을 이용한 반도체 칩의 적층 기술이 제안되었다. TSV 기술은 종래의 메모리 고집적화 기술들이 가지는 극미세화 공정의 어려움 및 배선 길이의 증가로 인한 신호 지연에 대한 해결책을 제시하지만, 씬 웨이퍼를 다루는 공정에서 웨이퍼 불량이 발생되는 문제가 야기될 수 있어 앞으로 이에 대한 연구 및 개발이 더욱 가속화될 것으로 기대된다.
본 발명이 이루고자 하는 기술적 과제는 반도체 웨이퍼의 가공 시, 상기 반도체 웨이퍼 에지에 발생되는 크랙(crack)을 방지하고 화학적 처리 단계에서 약액 침투로 인해 발생되는 스웰링(swelling)을 방지하여 공정 수율을 높이는 반도체 소자의 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 소자의 제조 방법은, 제1 면에 복수의 비아들이 형성된 반도체 웨이퍼를 제공하는 단계와, 상기 반도체 웨이퍼의 제1 면이 지지 캐리어(supporting carrier)를 향하도록 상기 반도체 웨이퍼를 상기 지지 캐리어에 고정시키는 단계와, 상기 비아들이 상기 반도체 웨이퍼를 관통하도록 상기 반도체 웨이퍼의 제1 면에 반대되는 상기 반도체 웨이퍼의 제2 면을 씨닝(thinning)하는 단계와, 상기 반도체 웨이퍼를 감싸도록 보호 부재를 상기 지지 캐리어에 장착하는 단계, 및 상기 반도체 웨이퍼의 제2 면에서 상기 비아들에 연결되는 접속 부재를 형성하는 단계를 포함한다.
바람직하게는, 상기 보호 부재는, 상기 반도체 웨이퍼의 외주 부분을 둘러싸는 링 형상을 갖고, 상기 반도체 웨이퍼의 측면에 접촉되는 제1 표면부를 구비할 수 있다.
바람직하게는, 상기 보호 부재는, 상기 반도체 웨이퍼의 측면으로부터 연장되는 제2 면의 일부와 접촉되는 제2표면부를 더 구비할 수 있다.
바람직하게는, 상기 보호 부재는, 상기 반도체 웨이퍼의 두께와 동일하거나, 상기 반도체 웨이퍼의 두께보다 큰 두께를 가질 수 있다.
바람직하게는, 상기 보호 부재를 상기 지지 캐리어에 장착하는 단계는, 제2 접착 부재를 이용하여 상기 보호 부재를 상기 지지 캐리어에 장착할 수 있다.
바람직하게는, 상기 보호 부재는, 하면에 복수의 돌기부를 구비하고, 상기 지지 캐리어는, 상기 보호 부재의 돌기부들에 대응되는 위치에 복수의 홈부를 구비하며, 상기 보호 부재를 상기 지지 캐리어에 장착하는 단계는, 상기 보호 부재의 상기 돌기부들 및 상기 지지 캐리어의 홈부들의 결합을 통해 상기 보호 부재를 상기 지지 캐리어에 장착할 수 있다.
바람직하게는, 상기 보호 부재는, 금속 또는 불소계 수지로 이루어질 수 있다.
바람직하게는, 상기 보호 부재는, 탄성 재질로 이루어질 수 있다.
바람직하게는,상기 반도체 웨이퍼를 상기 지지 캐리어에 고정시키는 단계는,상기 반도체 웨이퍼의 제1 면과 상기 반도체 웨이퍼의 제1 면에 대향되는 상기 지지 캐리어의 상면 사이에 상기 제1 접착 부재를 개재하여 상기 반도체 웨이퍼를 상기 지지 캐리어에 부착시킬 수 있다.
바람직하게는, 반도체 소자의 제조 방법은, 상기 보호 부재를 상기 지지 캐리어로부터 분리(detach)하는 단계, 및 상기 반도체 웨이퍼를 각각의 반도체 소자로 개별화시키는 단계를 더 포함할 수 있다.
본 발명의 기술적 사상에 따른 반도체 소자의 제조 방법은, 반도체 웨이퍼 가공 공정 단계에서 지지 캐리어(supporting carrier)에 보호 부재를 장착하여 씬 웨이퍼를 핸들링함으로써 기계적 응력(mechanical stress)으로 인한 상기 씬 웨이퍼의 에지 영역의 크랙 발생을 방지할 수 있고, 상기 지지 캐리어와 상기 씬 웨이퍼 사이에 개재된 접착부재로 약액이 침투되어 발생하는 상기 씬 웨이퍼의 스웰링 현상을 방지할 수 있다. 즉, 이를 통해 웨이퍼 로스(loss)를 줄여 공정 수율을 향상시킬 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타내는 흐름도이다.
도 2 내지 도 8은 도 1a의 반도체 소자의 제조 방법의 각 단계를 설명하기 위한 도면들이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타내는 흐름도이다.
도 1을 참조하면, 상기 반도체 소자의 제조 방법은 제1 면(110)에 복수의 비아(120)들이 형성된 반도체 웨이퍼(100)를 제공하는 단계(S10)와, 반도체 웨이퍼(100)의 제1 면(110)이 지지 캐리어(140)를 향하도록 반도체 웨이퍼(100)를 지지 캐리어(140)에 고정시키는 단계(S20)와, 비아(120)들이 반도체 웨이퍼(100)를 관통하도록 반도체 웨이퍼(100)의 제1 면(110)에 반대되는 제2 면(112)을 씨닝(thinning)하는 단계(S30)와, 반도체 웨이퍼(100)를 감싸도록 보호 부재(150)를 지지 캐리어(140)에 장착하는 단계(S40), 및 반도체 웨이퍼(100)의 제2 면(112)에서 비아(120)들에 연결되는 접속 부재(160)를 형성하는 단계(S50)를 포함한다.
상기 반도체 소자의 제조 방법은 보호 부재(150)를 지지 캐리어(140)로부터 분리하는 단계(S60), 및 반도체 웨이퍼(100)를 각각의 반도체 소자로 개별화시키는 단계(S70)를 더 포함할 수 있다. 이에 대해서는 후술한다.
이하에서는 도면을 참조하여 상기 각 단계를 더욱 상세하게 설명한다.
도 2는 반도체 웨이퍼(100)를 제공하는 단계(S10)를 설명하기 위한 반도체 웨이퍼(100)의 측단면도이다. 도 2를 참조하면, 반도체 웨이퍼(100)는 실리콘 웨이퍼로 구성될 수 있다. 또는 반도체 웨이퍼(100)는 예를 들면, SOI(Silicon On Insulator), 실리콘-게르마늄, 실리콘-카바이드, 또는 갈륨-비소와 같은 화합물 반도체로 구성될 수 있다.
반도체 웨이퍼(100)의 제1 면(110)에는 활성 영역(A) 및 복수의 비아(120)들이 형성될 수 있다. 활성 영역(A)에는 DRAM, SRAM, 플래쉬 메모리 등의 고집적회로 반도체 메모리, CPU(Central Processor Unit), DSP(Digital Signal Processor), CPU와 DSP가 조합된 프로세서, ASIC(Application Specific Integrated Circuit), MEMS(Micro Electro Mechanical System) 소자, 광전자(Photoelectronic) 소자 등을 이루는 개별 반도체 소자들이 포함될 수 있고, 상기 개별 반도체 소자들이 조합된 반도체 소자들이 포함될 수도 있다. 한편, 개별 반도체 소자들은 전술된 반도체 웨이퍼(100)의 개별화 단계(S70)를 통해 추후 각각 분리될 수 있다.
비아(120)는 반도체 웨이퍼(100)의 제1 면(110)에서 수직방향으로 소정의 깊이를 갖는 비아 홀을 형성한 뒤, 도전성 물질들로 필링하여 형성될 수 있다. 상기 비아 홀은 DRIE(Deep Reactive Ion Etch)를 통해 형성될 수 있다. 상기 도전성 물질들은, 예를 들어 Ag, Au, Cu, W, Al, 또는 In을 포함할 수 있다. 비아(120)가 형성된 후, 반도체 웨이퍼(100)의 제1 면(110) 측의 비아(120)의 노출면에는 외부 장치와 연결될 수 있는 패드(미도시)가 형성될 수 있다. 상기 패드(미도시)는 반도체 웨이퍼(100)의 제1 면(110)과 동일한 면상에서 노출될 수 있다.
한편, 반도체 웨이퍼(100)의 제1 면(110)에는 보호층(미도시)이 형성될 수 있다. 상기 보호층은 예를 들면, 실리콘 질화물을 포함할 수 있다. 상기 보호층의 하부 또는 내부에는 활성 영역(A)에 포함되는 개별 반도체 소자들을 외부와 전기적으로 연결하거나, 각각의 소자들을 전기적으로 연결하기 위한 배선 또는 재배선이 형성될 수 있다.
도 3은 반도체 웨이퍼(100)를 지지 캐리어(140)에 고정시키는 단계(S20)를 설명하기 위한 반도체 웨이퍼(100) 및 지지 캐리어(140)의 측단면도이다.
도 3을 참조하면, 반도체 웨이퍼(100)는 반도체 웨이퍼(100)의 제1 면(110)이 지지 캐리어(140)를 향하도록 지지 캐리어(140)에 부착된다. 다시 말해, 반도체 웨이퍼(100)의 제1 면(110)에 반대되는 제2 면(112)이 외부로 노출되고, 반도체 웨이퍼(100)의 제1 면(110)이 지지 캐리어(140)의 상면을 향하여 부착된다. 이 경우, 반도체 웨이퍼(100)는 접착 부재(130)를 이용하여 지지 캐리어(140)에 부착될 수 있다. 즉, 반도체 웨이퍼(100)는 접착 부재(130)를 지지 캐리어(140)와의 사이에 개재함으로써 지지 캐리어(140)에 부착될 수 있다.
접착 부재(130)는 예를 들면, NCF(Non-Conductive Film), ACF(Anisotropic Conductive Film), UV 필름, 순간 접착제, 열경화성 접착제, 레이저 경화형 접착제, 초음파 경화형 접착제, NCP(Non-Conductive Paste) 등일 수 있다. 접착 부재(130)는 전술한 재질에 한정되지 않고, 반도체 웨이퍼(100)를 지지 캐리어(140) 상에 견고하게 접착할 수 있는 다양한 다른 재질의 접착 물질로 형성될 수 있음은 물론이다.
지지 캐리어(140)는 반도체 웨이퍼(100)의 두께보다 큰 두께를 가질 수 있다. 지지 캐리어(140)는 예를 들면, 실리콘, 유리(glass), 세라믹(ceramic), 유기 물질(organic material), 또는 플라스틱(plastic) 등으로 이루어질 수 있다. 한편, 지지 캐리어(140)의 직경은 반도체 웨이퍼(100)의 직경보다 클 수 있다. 이 경우, 반도체 웨이퍼(100)가 지지 캐리어(140)에 부착되면, 지지 캐리어(140)의 상면 중 반도체 웨이퍼(100)가 부착되는 면의 외주면이 외부로 노출될 수 있다. 그리고, 반도체 웨이퍼(100)의 측면 및 접착 부재(130)도 외부로 노출될 수 있다.
도 4는 반도체 웨이퍼(100)의 제2 면(112)을 씨닝하는 단계(S30)를 설명하기 위한 반도체 웨이퍼(100) 및 지지 캐리어(140)의 측단면도이다.
도 4를 참조하면, 반도체 웨이퍼(100)의 제2 면(112)이 씨닝되어 비아(120)가 반도체 웨이퍼(100)를 관통하게 된다. 다시 말해, 반도체 웨이퍼(100)의 제1 면(110)에서 수직방향으로 소정의 깊이를 갖는 비아(120)의 일면이 외부로 노출되도록 반도체 웨이퍼(100)의 제2 면(112)이 제거된다. 반도체 웨이퍼(100)의 제2 면(112)의 씨닝은, 그라인딩(grinding), CMP(Chemical Mechanical Polishing), 습식 에칭(wet etching), 건식 에칭(dry etching) 및 이들의 조합을 통해 수행될 수 있다. 한편, 도 4에서는 비아(120)의 일면이 반도체 웨이퍼(100)의 제2 면(112)과 동일한 평면상에서 노출되는 것으로 도시되고 있으나 이에 한정되는 것은 아니다.
도 5a 내지 도 5c, 도 6a 및 도 6b, 및 도 7은 다양한 실시예들에 따른 보호 부재들(150, 250, 350)이 지지 캐리어(140)에 장착되는 측단면을 나타낸 도면들이다. 이하에서는, 실시예 별로 보호 부재들(150, 250, 350)을 지지 캐리어(140)에 장착하는 단계(S40)를 각 도면을 참조하여 설명한다.
도 5a 내지 도 5c는 보호 부재(150)를 지지 캐리어(140)에 장착하는 단계(S40)를 설명하기 위한 도면이다. 도 5a는 지지 캐리어(140)에 보호 부재(150)가 장착된 상태를 나타내는 도면이고, 도 5b는 보호 부재(150)의 사시도이고, 도 5c는 도 5b의 선 I-I을 따라 절취된 보호 부재(150)의 단면도이다.
도 5a를 참조하면, 보호 부재(150)는 지지 캐리어(140)에 장착되어 반도체 웨이퍼(100)를 감싼다. 다시 말해, 보호 부재(150)는 반도체 웨이퍼(100)의 측면 및 접착 부재(130)가 노출되지 않도록 한다.
우선 도 5b 및 5c를 참조하여 보호 부재(150)의 구성을 설명하면, 보호 부재(150)는 반도체 웨이퍼(100)의 외주 부분을 둘러싸는 링 형상을 가질 수 있다. 그리고, 보호 부재(150)의 하면(150a)는 지지 캐리어(140)의 상면 중 외부로 노출되는 면에 대향되며, 보호 부재(150)의 하면(150a)에 반대되는 상면(150b)은 외부로 노출될 수 있다.
보호 부재(150)는 제1 표면부(152), 및 제2 표면부(154)를 구비할 수 있다. 제1 표면부(152)는 반도체 웨이퍼(100)의 측면에 대응되는 면적을 가질 수 있다. 그리고, 보호 부재(150)가 지지 캐리어(140)에 장착되는 경우, 반도체 웨이퍼(100)의 측면에 접촉될 수 있다. 제2 표면부(154)는 보호 부재(150)가 반도체 웨이퍼(100)의 제2 면(112) 측으로 돌출된 부분으로서, 제2 표면부(154)는 보호 부재(150)가 지지 캐리어(140)에 장착되는 경우, 상기 반도체 웨이퍼(100)의 측면으로부터 연장되는 제2 면(112)의 일부와 접촉될 수 있다.
한편, 제1 표면부(152) 및 제2 표면부(154)가 각각 반도체 웨이퍼(100)의 측면과 반도체 웨이퍼(100)의 측면으로부터 연장되는 제2 면(112)의 일부와 접촉되는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 제1 표면부(152)는 반도체 웨이퍼(100)의 측면과 소정의 간격만큼 이격될 수 있다. 이 경우, 제2 표면부(154)는 반도체 웨이퍼(100)의 측면으로부터 연장되는 제2 면(112)의 일부와 접촉된다. 제2 표면부(154)는 반도체 웨이퍼(100)의 측면으로부터 연장되는 제2 면(112)과 소정의 간격만큼 이격될 수 있다. 이 경우, 제1 표면부(152)는 반도체 웨이퍼(100)의 측면과 접촉된다.
다시 도 5a를 참조하면, 보호 부재(150)는 보호 부재(150)의 하면(152a)과 지지 캐리어(140)의 상면 중 외부로 노출되는 면에 접착 부재(미도시)를 개재하여 지지 캐리어(140)에 장착될 수 있다. 즉, 상기 접착 부재를 이용하여 보호 부재(150)가 지지 캐리어(140)에 장착될 수 있다. 상기 접착 부재는 예를 들면, 스프레잉 방식을 통해 지지 캐리어(140)의 상기 노출면에 형성될 수 있다. 상기 접착 부재는 전술된 접착 부재(130)와 동일한 물질일 수 있다. 따라서, 자세한 설명은 생략한다.
보호 부재(150)는 하면(150a)을 통해 지지 캐리어(140)에 장착되어 제1 표면부(152)가 반도체 웨이퍼(100)의 측면과 접촉될 수 있고, 제2 표면부(154)가 반도체 웨이퍼(100)의 제2 면(112)의 일부와 접촉될 수 있으며, 상면(150b)이 외부로 노출될 수 있다. 이를 통해, 보호 부재(150)는 지지 캐리어(140)를 핸들링하는 경우 외부로부터 가해지는 힘으로 인한 반도체 웨이퍼(100)의 진동 및 휨 현상을 방지할 수 있다. 또한, 보호 부재(150)는 접착 부재(130)가 외부로 노출되지 않도록 하여 후술되는 바와 같이 이후의 반도체 웨이퍼 가공 단계에서 화학적 처리 시 접착 부재(130)가 약액에 노출되는 것을 방지할 수 있다.
도 6a 및 도 6b는 보호 부재(250)를 지지 캐리어(140)에 장착하는 단계(S40)의 실시예를 설명하기 위한 도면이다. 도 6a는 지지 캐리어(140)에 보호 부재(250)가 장착된 상태를 나타내는 도면이고, 도 6b는 도 6a의 지지 캐리어(140)에 보호 부재(250)가 장착된 상태를 분해한 사시도이다.
도 6a 및 도 6b를 참조하면, 보호 부재(250)는 지지 캐리어(140)에 장착되어 반도체 웨이퍼(100)를 감싼다. 즉, 도 5a에 도시된 보호 부재(150)와 마찬가지로, 보호 부재(250)는 반도체 웨이퍼(100)의 측면 및 접착 부재(130)가 노출되지 않도록 한다. 그리고, 보호 부재(250)는 반도체 웨이퍼(100)의 외주 부분을 둘러싸는 링 형상으로 구성될 수 있고, 제1 표면부(252) 및 제2 표면부(254)를 구비할 수 있다. 보호 부재(250)의 제1 표면부(252)와 제2 표면부(254), 및 보호 부재(250)의 기능에 대해서는 앞서 도 5a 내지 도 5c와 관련하여 상세히 설명하였으므로 여기서는 추가적인 설명을 생략한다.
보호 부재(250)는 하면(250a)에 복수의 돌기부(256)들을 구비할 수 있다. 이 경우, 지지 캐리어(140)는 복수의 돌기부(256)들에 대응되는 위치에 복수의 홈부(142)들을 구비할 수 있다. 보호 부재(250)는 돌기부(256)들과 홈부(142)들의 채결을 통해 지지 캐리어(140)에 장착될 수 있다. 다시 말해, 보호 부재(250)는 서로 대응되는 각각의 돌기부(256) 및 홈부(142)의 결합을 통해서 지지 캐리어(140)에 고정될 수 있다. 보호 부재(250)를 지지 캐리어(140)에 장착시키기 위해서, 돌기부(256)들 및 홈부들(142) 뿐 아니라 다양한 채결 부재들이 사용될 수도 있다. 한편, 돌기부들(258) 및 홈부들(142)의 형상은 도시된 바와 같이 원형에 제한되는 것은 아니며, 다양한 형상으로 이루어질 수 있다.
도 7은 보호 부재(350)를 지지 캐리어(140)에 장착하는 단계(S40)를 설명하기 위한 도면이다. 도 7을 참조하면, 보호 부재(350)는 지지 캐리어(140)에 장착되어 반도체 웨이퍼(100)를 감싼다. 즉, 보호 부재(350)는 반도체 웨이퍼(100)의 측면이 노출되지 않도록 한다. 보호 부재(350)는 반도체 웨이퍼(100)의 외주 부분을 둘러싸는 링 형상을 가질 수 있고, 제1 표면부(352)를 구비할 수 있다. 앞서 설명된 도 5a에서와 같이, 보호 부재(350)는 하면(350a)을 통해 지지 캐리어(140)에 장착될 수 있다. 즉, 보호 부재(350)의 하면(350a)과 지지 캐리어(140)의 상면 중 외부로 노출되는 면에 접착 부재(미도시)가 개재될 수 있다. 상기 접착 부재에 대해서는 앞서 도 5a 내지 도 5c와 관련하여 상세히 설명하였으므로 여기서는 추가적인 설명을 생략한다.
보호 부재(350)는 제1 표면부(352)를 통해서 반도체 웨이퍼(100)의 측면과 접촉될 수 있으며, 상면(350b)이 외부로 노출될 수 있다. 보호 부재(350)는 반도체 웨이퍼(100)의 두께와 동일하거나 큰 두께를 가질 수 있다. 보호 부재(350)의 두께가 반도체 웨이퍼(100)의 두께와 동일한 경우, 보호 부재(350)의 상면(350b)은 반도체 웨이퍼(100)의 제2 면(112)과 동일면 상에서 노출될 수 있다. 보호 부재(350)의 두께가 반도체 웨이퍼(100)의 두께보다 큰 경우, 보호 부재(350)의 상면(350b)은 반도체 웨이퍼(100)의 제2 면(112)보다 높은 면 상에서 노출될 수 있다. 보호 부재(350)는 전술된 보호 부재(150) 및 보호 부재(250)와 마찬가지로, 각 공정 단계에서 외부의 물리적 화학적 영향으로부터 반도체 웨이퍼(100)를 보호할 수 있다.
전술된 보호 부재들(150, 250, 350)은 웨이퍼 가공 공정, 예를 들면 에칭, CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 등을 이용한 가공 공정 처리 시의 고온 및/또는 고압 분위기에 견딜 수 있는 내열성, 내압성이 우수하고, 다양한 화학 처리에 견딜 수 있는 내화학성이 양호한 재질로 이루어질 수 있다. 예를 들면, 보호 부재들(150, 250, 350)은 금속으로 이루어질 수 있다. 또한, 보호 부재들(150, 250, 350)은 불소계 수지, 예를 들면 폴리테트라플루오로에틸렌(PTFE: PolyTetraFluoroEthylene) 등으로 이루어질 수 있다. 또한, 보호 부재들(150, 250, 350)은 탄성 재질로 구성될 수 있고, 이 경우 보호 부재들(150, 250, 350)의 지지 캐리어(140)로의 장착 및 탈착과 핸들링이 용이해질 수 있고, 반도체 웨이퍼(100)의 휨 현상 방지에 유리할 수 있다. 그리고 보호 부재들(150, 250, 350) 각각의 두께는 800㎛ 이하인 것이 바람직하다.
도 8은 반도체 웨이퍼(100)의 제2 면(112)에서 비아(120)들에 연결되는 접속 부재(160)를 형성하는 단계(S50)를 설명하기 위한 반도체 웨이퍼(100), 지지 캐리어(140), 보호 부재(150)의 측단면도이다. 도 8을 참조하면, 비아(120)들의 노출면 상에서 접속 부재(160)가 형성된다. 접속 부재(160)는 예를 들어, 도전성 범프일 수 있다. 접속 부재(160)는 도전성 재질 예컨대, 금(Au), 솔더(solder), 알루미늄(Al), 니켈(Ni), 구리(Cu) 등으로 형성될 수 있다. 그러나 접속 부재(160)의 재질이 이에 한정되는 것은 아니다.
접속 부재(160)는 진공 증착 방식, 전해 도금 방식, 및 솔더 제팅(solder jetting) 방식, 와이어 본딩 방식, 스텐실(stencil) 스크린 프린팅 방식 등 당양한 방식을 통해서 형성될 수 있다. 예를 들어 접속 부재(160)가 금(Au) 재질의 도전성 범프인 경우, 접속 부재(160)는 웨이퍼 전해도금 방식이나 와이어 본딩 방식을 통해 형성될 수 있다. 예를 들어, 접속 부재(160)가 솔더 재질의 도전성 범프인 경우, 전해도금 방식, 솔더 제팅 방식, 또는 스텐실 스크린 프린팅 방식을 통해 형성될 수 있다. 특히 전해도금 방식으로 솔더 범프를 형성하는 경우에는, 솔더 범프 형성 후에 플럭스(flux)를 도포하고 리플로우(reflow) 처리하여 솔더 범프가 균일한 조성과 구형의 형상을 가지도록 할 수 있다. 접속 부재(160)가 알루미늄(Al)이나 니켈(Ni) 등의 재질인 도전성 범프인 경우, 전해도금 방식으로 형성될 수 있고, 니켈(Ni) 재질인 경우에는 무전해 도금방식으로도 형성될 수 있다.
접속 부재(160)는 도전성 범프 및 범프 패드(미도시)로 구성될 수도 있다. 이 경우, 상기 도전성 범프는 상기 범프 패드 상에 형성될 수 있다. 상기 범프 패드는 비아(120)들의 노출면 상에 도전성 물질로 형성될 수 있다. 상기 범프 패드는 UBM(Under Bump Metal, 미도시)일 수 있다. 상기 범프 패드는 알루미늄(Al)이나 구리(Cu) 등으로 형성될 수 있고, 펄스 도금이나 직류 도금 방법을 통해 형성될 수 있다. 그러나 상기 범프 패드가 상기 재질에 한정되는 것은 아니며, 상기 방법에 한정되어 형성되는 것도 아니다.
이와 같이, 접속 부재(160)를 형성함에 있어서, 반도체 웨이퍼(100)가 장착된 지지 캐리어(140)는 다양한 공정 상태에서 핸들링되어야 한다. 따라서, 반도체 웨이퍼(100)는 각 공정 상태에 따른 고온 및/또는 고압 조건하의 물리적, 화학적 분위기에 노출된다. 이 경우, 일반적인 반도체 웨이퍼의 경우는 에지 영역에서 물리적 분위기에서 가해지는 기계적 응력의 집중으로 인해 크랙이 발생될 수 있다. 또한, 일반적인 반도체 웨이퍼는 지지 캐리어와의 사이에 개재된 접착 부재에 화학 약액이 침투되어 에지 영역에서 스웰링 현상이 발생될 수 있다.
반면, 본원 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 따르면, 보호 부재(150)를 지지 캐리어(140)에 장착함으로써 반도체 웨이퍼(100)의 에지 영역에 응력이 집중되는 것을 방지하여 반도체 웨이퍼(100)의 에지 영역에서 크랙의 발생을 방지할 수 있다. 또한, 보호 부재(150)를 지지 캐리어(140)에 장착함으로써 반도체 웨이퍼(100)의 측면이 외부로 노출되는 것을 방지하여 접착 부재(130)에 화학 약액의 침투로 인한 스웰링 현상을 방지할 수 있다. 이를 통해, 웨이퍼 로스를 줄여 공정 수율을 향상시킬 수 있다.
다시 도 1을 참조하면, 상기 반도체 소자의 제조 방법은 보호 부재(150)를 지지 캐리어(140)로부터 분리하는 단계(S60), 및 반도체 웨이퍼(100)를 각각의 반도체 소자로 개별화시키는 단계(S70)를 더 포함할 수 있다.
보호 부재(150)를 분리하는 단계(S60)는, 접착 부재(130)를 이용하여 보호 부재(150)가 지지 캐리어(140)에 장착된 경우는 접착 부재(130)를 제거함으로써 구현될 수 있다. 한편, 도 6a 및 6b에 도시된 보호 부재(250)가 지지 캐리어(140)에 장착된 경우는, 보호 부재(250)의 돌기부(256)와 지지 캐리어(140)의 홈부(142)를 분리함으로써 보호 부재(250)를 분리하는 단계(S60)가 구현될 수 있다.
보호 부재(150)를 분리하는 단계(S60)를 통해서 보호 부재(150)를 다른 반도체 웨이퍼가 장착된 지지 캐리어들에도 장착할 수 있다. 다시 말해, 복수개의 반도체 웨이퍼로부터 반도체 소자들이 제조되는 공정에서 보호 부재(150)는 반복적으로 사용될 수 있다.
반도체 웨이퍼(100)를 각각의 반도체 소자로 개별화 시키는 단계(S70)는 스크라이브 레인에 따라 반도체 웨이퍼(100)를 다이싱(dicing)함으로써 구현될 수 있다. 스크라이브 레인은 반도체 웨이퍼 상에서 개별 반도체 소자 사이에 존재하는 영역으로 개별 반도체 패키지가 형성되지 않거나, 웨이퍼 레벨에서 테스트를 위한 테스트용 패턴 또는 테스트용 반도체 패키지, 또는 공정 안정성을 위한 더미 패턴이 형성되는 곳을 의미한다.
이상에서 설명된 반도체 소자의 제조 방법의 기술적 사상은, 칩 온 웨이퍼(CoW: Chip on Wafer) 방식의 패키지에서와 같이 반도체 웨이퍼 상에 반도체 칩을 적층한 뒤 개별 패키지로 개별화하는 경우에도 적용될 수 있다. 예를 들어, 보호 부재를 이용하여 TSV가 구비된 반도체 웨이퍼에 접속 부재를 형성한 뒤, 복수의 반도체 칩들을 적층하고 반도체 패키지 별로 개별화하여 복수의 반도체 패키지들을 생성할 수 있다. 이와 같이, 반도체 소자의 제조 방법의 기술적 사상은, 웨이퍼 레벨 패키지(WLP: Wafer Level Package)에서도 다양하게 적용될 수 있다.
지금까지, 본 발명의 바람직한 실시예에 대해 도면을 참조하여 설명하였으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
100: 반도체 웨이퍼 120: 비아
130: 접착 부재 140: 지지 캐리어
150, 250, 350: 보호 부재 160: 접속 부재

Claims (10)

  1. 제1 면에 복수의 비아들이 형성된 반도체 웨이퍼를 제공하는 단계;
    상기 반도체 웨이퍼의 제1 면이 지지 캐리어(supporting carrier)를 향하도록 상기 반도체 웨이퍼를 상기 지지 캐리어에 고정시키는 단계;
    상기 비아들이 상기 반도체 웨이퍼를 관통하도록 상기 반도체 웨이퍼의 제1 면에 반대되는 상기 반도체 웨이퍼의 제2 면을 씨닝(thinning)하는 단계;
    상기 반도체 웨이퍼를 감싸도록 보호 부재를 상기 지지 캐리어에 장착하는 단계; 및
    상기 반도체 웨이퍼의 제2 면에서 상기 비아들에 연결되는 접속 부재를 형성하는 단계;
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1 항에 있어서, 상기 보호 부재는,
    상기 반도체 웨이퍼의 외주 부분을 둘러싸는 링 형상을 갖고,
    상기 반도체 웨이퍼의 측면에 접촉되는 제1 표면부를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제2 항에 있어서, 상기 보호 부재는,
    상기 반도체 웨이퍼의 측면으로부터 연장되는 제2 면의 일부와 접촉되는 제2표면부를 더 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제2 항에 있어서, 상기 보호 부재는,
    상기 반도체 웨이퍼의 두께와 동일하거나, 상기 반도체 웨이퍼의 두께보다 큰 두께를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1 항에 있어서, 상기 보호 부재를 상기 지지 캐리어에 장착하는 단계는,
    제2 접착 부재를 이용하여 상기 보호 부재를 상기 지지 캐리어에 장착하는 것을 특징으로 반도체 소자의 제조 방법.
  6. 제1 항에 있어서,
    상기 보호 부재는, 하면에 복수의 돌기부를 구비하고,
    상기 지지 캐리어는, 상기 보호 부재의 돌기부들에 대응되는 위치에 복수의 홈부를 구비하며,
    상기 보호 부재를 상기 지지 캐리어에 장착하는 단계는, 상기 보호 부재의 상기 돌기부들 및 상기 지지 캐리어의 홈부들의 결합을 통해 상기 보호 부재를 상기 지지 캐리어에 장착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1 항에 있어서, 상기 보호 부재는,
    금속 또는 불소계 수지로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제1 항에 있어서, 상기 보호 부재는,
    탄성 재질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제1 항에 있어서,
    상기 반도체 웨이퍼를 상기 지지 캐리어에 고정시키는 단계는,
    상기 반도체 웨이퍼의 제1 면과 상기 반도체 웨이퍼의 제1 면에 대향되는 상기 지지 캐리어의 상면 사이에 상기 제1 접착 부재를 개재하여 상기 반도체 웨이퍼를 상기 지지 캐리어에 부착시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제1 항에 있어서,
    상기 보호 부재를 상기 지지 캐리어로부터 분리(detach)하는 단계; 및
    상기 반도체 웨이퍼를 각각의 반도체 소자로 개별화시키는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020110131114A 2011-12-08 2011-12-08 반도체 소자의 제조 방법 KR20130064482A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110131114A KR20130064482A (ko) 2011-12-08 2011-12-08 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110131114A KR20130064482A (ko) 2011-12-08 2011-12-08 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130064482A true KR20130064482A (ko) 2013-06-18

Family

ID=48861435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131114A KR20130064482A (ko) 2011-12-08 2011-12-08 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20130064482A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101877272B1 (ko) * 2015-10-02 2018-07-12 에이피시스템 주식회사 진공 라미네이팅을 이용한 본딩 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101877272B1 (ko) * 2015-10-02 2018-07-12 에이피시스템 주식회사 진공 라미네이팅을 이용한 본딩 시스템
CN111180367A (zh) * 2015-10-02 2020-05-19 Ap系统股份有限公司 利用真空层压的粘结系统
CN111180367B (zh) * 2015-10-02 2023-08-15 Ap系统股份有限公司 利用真空层压的粘结系统

Similar Documents

Publication Publication Date Title
CN110970407B (zh) 集成电路封装件和方法
US10090185B2 (en) Semiconductor device and manufacturing method thereof
TWI622105B (zh) 封裝結構及其形成方法
TWI749005B (zh) 半導體裝置及其製造方法
KR101720393B1 (ko) 반도체 패키지 및 그 형성 방법
TW202115841A (zh) 半導體封裝以及其製造方法
KR101157726B1 (ko) 극박 적층 칩 패키징
CN110957437B (zh) 封装结构及其制造方法
US8946893B2 (en) Apparatus for dicing interposer assembly
US7863092B1 (en) Low cost bumping and bonding method for stacked die
EP3610501B1 (en) Method of die to wafer bonding of dissimilar thickness die
US9252030B1 (en) System-in-packages and methods for forming same
TW201906127A (zh) 半導體封裝及其製造方法
US11069652B2 (en) Method of manufacturing semiconductor structure
US8652939B2 (en) Method and apparatus for die assembly
CN110931441A (zh) 封装结构及其制造方法
KR101824727B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TWI797639B (zh) 半導體封裝及製造半導體封裝的方法
US20220301970A1 (en) Semiconductor package and method of manufacturing semiconductor package
KR20130064482A (ko) 반도체 소자의 제조 방법
KR101631406B1 (ko) 반도체 패키지 및 그 제조 방법
TWI381508B (zh) 半導體封裝裝置、半導體封裝結構及其製法
KR101753519B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20230047783A (ko) 웨이퍼와 지지 캐리어 접착용 접착 부재 및 이를 이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination