CN111180367A - 利用真空层压的粘结系统 - Google Patents

利用真空层压的粘结系统 Download PDF

Info

Publication number
CN111180367A
CN111180367A CN202010058649.4A CN202010058649A CN111180367A CN 111180367 A CN111180367 A CN 111180367A CN 202010058649 A CN202010058649 A CN 202010058649A CN 111180367 A CN111180367 A CN 111180367A
Authority
CN
China
Prior art keywords
module
adhesive
adhesive film
vacuum
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010058649.4A
Other languages
English (en)
Other versions
CN111180367B (zh
Inventor
李锡政
徐城泽
韩宰贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AP Systems Inc
Original Assignee
AP Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AP Systems Inc filed Critical AP Systems Inc
Priority to CN202010058649.4A priority Critical patent/CN111180367B/zh
Publication of CN111180367A publication Critical patent/CN111180367A/zh
Application granted granted Critical
Publication of CN111180367B publication Critical patent/CN111180367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种利用真空层压的粘结系统，其为硅贯通电极工艺用粘结系统其特征在于，包括：传送模块，其内部设有第一机械臂；设备前端模块，其设置在所述传送模块一侧，通过设备前端模块机械臂对载体晶片及器件晶片进行移送；真空层压模块，其设置在所述传送模块的另一侧，载体晶片通过所述第一机械臂被移送后，在真空状态下对粘合膜和载体晶片进行层压；以及粘结模块，其设置在所述传送模块的又一侧，器件晶片及与粘合膜层压的载体晶片通过所述第一机械臂被移送后，对所述器件晶片和载体晶片进行粘结。

Description

利用真空层压的粘结系统
技术领域
本发明用于执行硅贯通电极(TSV，through silicon via)工艺用层压工艺，涉及一种TSV工艺用真空层压方法、TSV工艺用真空层压装置(vacuum laminating apparatus)及利用其的粘结系统，上述方法、装置及系统可在真空状态下，执行粘合膜及载体晶片的层压，由此可最小化灰尘及颗粒的产生，从而使得实现高品质层压。
背景技术
一直以来，用于提升半导体元件的集成度的研究持续进行着。但是，由于用于形成电路图案的曝光装置的物理性极限，本领域研究人员面临着无法用现有装备以及方法进一步提升集成度的艰难的现实。
近来，出现了一些能够提高半导体电路集成度的新的技术，硅贯通电极(ThroughSilicon Via，下文称之为“TSV”)工艺就是其中之一。
TSV为在半导体芯片钻微细的小孔，并以垂直的方式将相同的芯片层压之后，连接为贯通电极的尖端层压技术。最近几年，该技术作为用于提高集成度的技术而备受瞩目。
一般的TSV工艺为利用化学蚀刻在晶片(器件晶片)形成导通孔之后，为形成电极而在导通孔实施镀覆。但如果将形成导通孔的晶片垂直排列后，想在排列的导通孔内部形成电极，则必须需要薄薄地研磨晶片的薄化工艺(thinning)。
一般300mm晶片的厚度为780μm左右，若将上述晶片适用到TSV工艺，则将晶片的厚度研磨到50μm，则首先在厚的晶片中形成厚度大概为50μm左右的导通孔之后，通过研磨晶片来露出导通孔的方式进行晶片薄化工艺。
对于这种晶片薄化工艺，即器件晶片薄化工艺，为了提供器件晶片的薄化工艺的便利性，使用临时粘合剂膜附着载体晶片(carrier wafer)和器件晶片(device wafer)，并通过载体晶片的刚性弥补器件晶片的不足的刚性来执行器件晶片的薄化(thinning)工艺，并且分离用完的载体晶片之后，去除残留在器件晶片的异物或粘合膜。
即在执行切割并剥离(peeling)临时粘合剂膜并将临时粘合剂膜粘合到载体晶片的层压(lamination)工艺之后，将粘合有临时粘合剂膜的载体晶片附着到器件晶片来执行粘结工艺(bonding)，在结束上述的薄化工艺之后执行分离被弃用的载体晶片的脱粘工艺(debonding)。
尤其，以往上述的层压工艺在大气压状态下完成，这成为了由灰尘及颗粒(particle)引起的层压品质下降的原因。
并且，在临时粘合剂膜的供给及切割过程中，由于供给路径相对长，因而导致设备的大型化及复杂化、浪费很多临时粘合剂膜，进而存在经济性差的问题。
并且，以往将临时粘合剂膜切割成四角形而难以操控，在向各种工艺过程进行移送期间产生下垂的现象，并存在难以与载体晶片对齐(align)的缺点。
并且，在对临时粘合剂膜进行剥离工艺中，当通过物理方法剥离临时粘合剂粘合带时产生颗粒，因而成为产生空洞(void)的原因，当利用粘合带进行剥离时，产生粘合带费用，且对其进行手动交换工作而成为降低生产效率的原因。
并且，在对临时粘合剂膜进行剥离工艺中，当在临时粘合剂膜上侧通过物理方法进行剥离时，颗粒落在粘合面上，因而成为产生空洞的原因。
并且，以往在临时粘合剂膜上侧执行剥离，从而颗粒落在被剥离的临时粘合剂膜上，因而导致层压品质下降。
并且，以往的这些整体工艺布局，对临时粘合剂膜进行供给、切割及剥离、并对其进行排列之后对载体晶片进行层压以及粘结、脱粘工艺非常复杂，这也导致其装置复杂、大型化，从而难以维护、管理及维修，整个工艺过程的效率低，由此导致生产量(throughput)下降。
发明内容
发明所要解决的问题
本发明用于解决上述问题，即涉及一种TSV工艺用真空层压方法、TSV工艺用真空层压装置及利用其的粘结系统，上述方法、装置以及系统可使得粘合膜及载体晶片在真空状态下实现层压，能够最小化灰尘及颗粒的产生，从而实现高品质层压。
用于解决问题的方案
本发明用于解决上述问题，其技术要点在于提供TSV工艺用真空层压方法、TSV工艺用真空层压装置及利用其的粘结系统，其中上述TSV工艺用层压方法的特征在于，包括：粘合膜供给步骤，利用移送辊供给粘合膜；粘合膜切割步骤，利用切割器将上述粘合膜切割成规定形状；第一保护膜剥离步骤，将切割成上述规定形状的粘合膜粘着到粘着盘下部，对形成在上述粘合膜下部的第一保护膜进行剥离；粘着盘分离步骤，上述第一保护膜被剥离的粘合膜通过上述粘着盘移送到真空层压装置并安置在载体晶片上部之后，上述粘着盘从上述粘合膜分离；真空层压步骤，对安置在上述载体晶片上部的粘合膜和载体晶片进行层压；以及第二保护膜剥离步骤，对形成在上述粘合膜上部的第二保护膜进行剥离。
并且，优选地，上述粘合膜供给步骤的上述粘合膜由三层粘合膜形成，上述三层粘合膜由临时粘合剂膜、形成在上述临时粘合剂膜下部的第一保护膜、形成在上述临时粘合剂膜上部的第二保护膜形成。
并且，优选地，上述粘合膜切割步骤可通过只对上述第二保护膜和临时粘合剂膜进行切割的二层切割、或对上述第一保护膜、临时粘合剂膜及第二保护膜进行切割的三层切割来实现。
并且，优选地，上述粘合膜切割步骤中通过上述切割器将上述粘合膜切割成圆形。
并且，优选地，上述粘着盘与上述机械臂连接(link)或分离(unlink)，并以翻转(flip)的方式进行旋转而启动来移送上述粘合膜。
并且，优选地，上述粘着盘下部设有丁二烯(butadiene)粘着部，并形成有沿上下贯通的销孔(Pin hole)，优选地，上述粘着盘还在上部形成用于真空粘着的上部盘。
并且，优选地，上述保护膜剥离步骤通过粘合辊来实现。
并且，优选地，上述真空层压步骤通过加压机均匀加压或者通过辊均匀加压安置在上述载体晶片上部的粘合膜和载体晶片。
发明效果
本发明在真空状态下，实现粘合膜及载体晶片的层压，由此通过最小化灰尘及颗粒的产生，从而能够实现高品质层压。
并且，本发明利用了粘着盘，使得粘合膜的供给及切割路径缩短，由此通过使设备小型化及简单化来节省工艺费用，并最小化粘合膜的浪费来节省生产费用。
并且，将粘合膜切割成圆形，因此容易控制用于操作粘着盘的机械臂，在切割粘合膜的同时利用粘着盘进行粘合膜的移送，并投入到层压机(laminator)，因而大大缩短了工艺时间，且粘合膜能够维持一定的张力，容易与载体晶片对齐(align)，进而具有进一步提高层压品质的效果。
并且，对于通过粘合辊的剥离而言，与为了进行剥离而使用粘合带等的情况不同，可以最小化根据颗粒产生的空洞的产生、节省用于配置粘合带的维护管理费用，并能够提高生产效率，从而具有增加生产量的效果。
并且，粘合辊通过在粘合膜的下侧进行粘合膜的剥离，从而通过最小化颗粒的产生来抑制产生空洞，进而具有进一步提高层压品质的效果。
并且，能简化整体的工艺布局(layout)，使得装置的结构更加简单，使得根据小型化装置的有效空间活用成为可能，且使得对装置的维护、管理及维修更加容易，并且最小化各工艺间的移动路径(transfer path)，故有助于工艺的效率性，增加生产量。
附图说明
图1至图8为对于根据本发明的真空层压工艺顺序及装置的主要部分的示意图。
图9至图11为图示根据本发明真空层压的粘结系统的实施例的图。
具体实施方式
本发明是涉及一种用于提高半导体元件的集成度的硅贯通电极(ThroughSilicon Via，以下简称为“TSV”)工艺的层压工艺。
特别是，能够对用于维持器件晶片强度的载体晶片有效地层压粘合膜，涉及一种用于能够抑制灰尘和颗粒产生的高品质真空层压的真空层压。
图1至图8为对于根据本发明的真空层压工艺顺序及装置的主要部分的示意图，图9至图11是图示本发明中根据真空层压的粘结系统的实施例的图。
如图所示，本发明中粘合膜10和载体晶片20在真空状态下进行层压，因此可最小化灰尘和颗粒的产生，从而实现高品质层压。
并且，本发明利用粘着盘300，使得粘合膜的供给及切割路径缩短，由此通过使设备小型化和简单化来节省工艺费用，并最小化粘合膜10的浪费来节省生产费用。
并且，如图所示，本发明将粘合膜10切割成圆形，因此容易控制用于操作粘着盘300的机械臂310，切割粘合膜10的同时利用粘着盘300进行粘合膜10的移送，并投入到层压机，因而显著地缩短了工艺时间，且粘合膜10能够维持一定的张力，容易与载体晶片20对齐，从而进一步提高层压的品质。
并且，如图所示，本发明通过实现根据粘合辊的剥离，与为了进行剥离而使用粘合带等的情况不同，可最小化根据颗粒产生的空洞的产生，且节省用于配置粘合带的维护管理费用，并提高生产效率，从而增加生产量。
并且，如图所示，本发明中粘合辊在粘合膜10的下侧进行粘合膜10的剥离，从而通过最小化颗粒的产生来抑制产生空洞，进而进一步提高层压品质。
并且，如图所示，本发明能够简化整体的工艺布局，使装置的结构更加简单，使得根据小型化装置的有效空间活用成为可能，且容易对装置进行维护、管理和维修，并且最小化各个工艺间的移动路径(transfer path)，故有助于工艺的有效率性，增加生产量。
参照以下所附的附图，对本发明进行详细说明。
图1至图9为对于根据本发明的真空层压工艺顺序及装置的主要部分的示意图。
如图所示，对于根据TSV工艺用真空层压方法而言，根据本发明的TSV工艺用真空层压方法包括：利用移送辊100供给粘合膜10的粘合膜供给步骤；利用切割器200对上述粘合膜10以规定的形状进行切割的粘合膜切割步骤；将以规定形状进行切割的粘合膜10粘着于粘着盘300的下部，对形成于上述粘合膜10下部的第一保护膜12进行剥离的第一保护膜剥离步骤；剥离了上述保护膜的粘合膜10通过粘着盘300移送到真空层压机400，并安置在载体晶片20的上部后，上述粘着盘300从上述粘合膜10分离的粘着盘分离步骤；对安置在上述载体晶片20上部的粘合膜10和载体晶片20进行层压的真空层压步骤；以及对形成于上述粘合膜10上部的第二保护膜13进行剥离的第二保护膜剥离步骤。
即本发明具体为：通过移送辊100对卷状的粘合膜10进行连续地供给，并利用切割器200切割粘合膜10后，剥离形成于粘合膜10下部的第一保护膜12并与载体晶片20进行真空层压后，对形成在粘合膜10上部的剩余的第二保护膜13进行剥离，从而使载体晶片20与粘合膜10进行真空层压。
如上所述，本发明涉及一种用于TSV工艺的真空层压方法，上述TSV工艺是为了在器件晶片形成导通孔而传送半导体芯片之间的电信号，而这需要薄化工艺，上述薄化工艺为利用CMP把600～700μm厚度的器件晶片制成50μm厚度，以使导通孔暴露。即本发明是为了有助于器件晶片20的薄化工艺便利性的载体晶片20和器件晶片的粘结作业而在器件晶片20上层压临时粘合剂膜11。
首先，如图1所示，通过移送辊100可供给卷成卷状供给的粘合膜10。
如图5图示，本发明中的粘合膜10是由临时粘合剂膜11；形成于上述临时粘合剂膜11下部的第一保护膜12；以及形成于上述临时粘合剂膜11上部的第二保护膜13构成的三层粘合膜。
上述第一保护膜12厚度约为50μm，且由聚对苯二甲酸乙二醇酯(PET)形成，第二保护膜13厚度约为25μm，且由PET形成，临时粘合剂膜11的厚度约为25μm，且由PET形成。上述临时粘合剂膜11上表面和下表面形成有粘合层，可与载体晶片粘合并进行层压。
其中，粘合膜10是指第一保护膜12和第二保护膜13两者均附着的状态，或者是指第一保护膜12或第二保护膜13中任意一个被剥离的状态，上述临时粘合剂膜11是指保护膜被剥离后与上述载体晶片层压的状态，但为了说明的便利，粘合膜10和临时粘合剂膜11有可能会被混用。
如此，通过移送辊100以一定的速度，并以维持一定张力的方式供给上述粘合膜10。并且，如图2图示，已供给的粘合膜10被切割器200切割成规定的形状。
上述切割器200可以通过旋转冲孔机(rotary punching machine)，顶端切割机(pinnacle cutter)，或在上述粘合膜10上部或者下部以垂直升降的方式提供的切割机等来实现，并能够根据工艺系统中的有效的空间利用和配置，以及收率来引入合适的切割机200并使用，并根据想要切割出的粘合膜的形状来形成切割机200，从而以规定的形状切割粘合膜10。
根据上述切割机200，上述粘合膜10能够实现仅切割上述第二保护膜13和临时粘合剂膜11的二层切割，或者实现切割上述第一保护膜12，临时粘合剂膜11和第二保护膜13的三层切割。
实现上述二层切割的情况时，上述粘着盘300粘着以规定形状被切割的粘合膜10后，粘着盘30往上侧移动的瞬间，粘合膜10下部的第一保护膜12被剥离。而实现三层切割的情况时，上述粘着盘300粘着以规定形状进行切割的整体粘合膜10后，粘着盘300往上侧移动或者往特定的方向移动，并提供剥离器，从而使上述粘合膜10下部的第一保护膜12被剥离。
其中，上述二层切割的情况时，不切割第一保护膜12，其是在第二保护膜13和临时粘合剂膜11被剥离的状态下，被回收辊移除，由此具有能够维持一定的张力的同时，维持切割精密度，并通过切割节距(Pitch Interval)的缩短来减少粘合膜10的浪费的优点。
这种粘合膜10的切割优选为粘合膜10根据上述切割机20而被切割成圆形。
如上所述，通过以圆形切割粘合膜10，可容易控制用于操作粘着盘300的机械臂310，在切割粘合膜10的几乎同时，可利用粘着盘300进行粘合膜10的移送，并投入到层压机，因而显著地缩短了工艺时间，且粘合膜能够维持一定的张力，容易与载体晶片20对齐，进而进一步提高层压的品质。
然后，如图3或者图4所示，将以规定的形状被切割的上述粘合膜粘着于粘着盘30的下部，并实现剥离形成于上述粘合膜10下部的第一保护膜12的第一保护膜12剥离步骤。
粘合膜10被上述切割机200切割成规定的形状后，使上述粘着盘300移动到以规定形状被切割的上述粘合膜10上侧之后，下降并使以规定形状被切割的上述粘合膜10粘着于上述粘着盘300的下部，之后使上述粘着盘上升，从而实现作为下一个工艺的第一保护膜剥离工艺。
其中，如上所述，实现上述二层切割的情况时，上述粘着盘300粘着以规定形状被切割的粘合膜10后，粘着盘300往上侧移动的瞬间，上述粘合膜10下部的第一保护膜12被剥离。而实现三层切割的情况时，上述粘着盘300粘着以规定的形状被切割的整体粘合膜10后，粘着盘300往上侧移动或者往特定的方向移动，并提供剥离器，从而使上述粘合膜10下部的第一保护膜12被剥离。
即切割粘合膜10时二层切割为分离了一层，切割后通过粘着盘300运输二层(2-layer)的同时使一层(1-layer)分离。三层的同时切割为最小化粘合膜10缠绕长度(winding length)(设备小型化，节省薄膜)，根据粘着盘300分离第一保护膜12，将其附着在载体晶片20后，进行真空层压后最终分离第二保护膜13。
上述剥离器可以通过粘着性橡胶和形成附着有上述粘着性橡胶的夹具的粘合辊实现，第一保护膜12和第二保护膜13的一次性剥离可以通过粘着橡胶粘着后，利用夹具从临时粘合剂膜11剥离保护膜。
通过本发的明粘合辊进行的剥离，与为了进行剥离而使用粘合带等的情况不同，可以最小化根据颗粒产生的空洞的产生，节省用于配置粘合带的维护管理费用，并能够提高生产效率，从而增加生产量。
如上所述的粘合辊能粘合在上述第一保护膜12并沿一个方向剥离上述第一保护膜12并将其去除，能够在上述粘合膜10和第一保护膜12的下侧实现，从而通过最小化由颗粒的影响，来防止空洞的产生，进而进一步提高品质，有助于工艺系统的有效的空间利用，从而使得能够实现小型系统。
并且，上述粘着盘300与机械臂(robot arm)310能够连接(link)或分离(unlink)，以翻转的方式(flip)旋转运行，能够在狭窄的空间内轻易地将上述粘合膜10移送到特定位置。
即随着翻转机械臂310与粘着盘300连接或分离，能够将上述粘着盘300移动到特定位置，通过连接在粘着盘300的机械臂310，能够使粘着盘300移动到上述以规定的形状被切割的粘合膜10的上侧后，以连接状态移动上述粘着盘300至特定位置后，机械臂310可从上述粘着盘300分离，或者继续以连接上述粘着盘300的状态运行。
为了通过粘着盘300反复进行对规定形状的上述粘合膜10的搬运，以粘着在上述粘着盘300的粘合膜10可轻易实现粘着或分离的方式构成。
为此上述粘着盘300可形成有上下贯通的多个销孔(pin hole)330等，维持耐久性的同时也比较轻盈，并且为了在保证能有效地粘着上述粘合膜10的基础上，还能执行用于从上述粘着盘300分离粘合膜10的针作业
Figure BDA0002373673130000091
(图7)，优选以放射形格子形态形成。
另一方面，上述粘着盘300一般由金属加工物形成，如图5所图示，其下部可进一步配置有丁二烯粘着部320。即使上述丁二烯粘着部320多次粘着或者分离粘合膜10，也不会影响其粘着力。上述丁二烯粘着部320在上述粘着盘300下部涂敷而成。
并且，上述粘着盘300上部进一步形成用于真空粘着的上部盘340。
即上述粘着盘300可通过丁二烯粘着部320粘着粘合膜，也可以通过上述粘着盘300的真空粘着来粘着上述粘合膜10。
如上所述，本发明利用了粘着盘300，使得粘合膜10的供给及切割路径缩短，由此通过使设备小型化及简单化来节省工艺费用，并最小化粘合膜的浪费来节省生产费用。
如上所述，在上述粘着盘300的下部粘着以规定形状被切割的粘合膜10，并剥离形成于上述粘合膜10的下部的第一保护膜12。
并且，如图6所图示，剥离了上述第一保护膜12的粘合膜10通过上述粘着盘300被移送到真空层压机400，并安置在载体晶片20的上部，且如图7所图示，上述粘着盘300通过分离部500从上述粘合膜10分离。
如上所述，用于从上述粘着盘300分离上述粘合膜10的分离部500可以是在形成真空粘着的情况时用于解除真空状态的结构，或者可以是通过上述粘着盘300的销孔330投入销，并对粘合膜10向下侧施压而使得粘合膜10从粘着盘300脱离。
完成从上述粘着盘300分离粘合膜10后，为了不妨碍真空层压工艺，上述粘着盘300移动到另外的位置，或者为了下一个层压工艺而移动，以便重新粘着以规定形状被切割的上述粘合膜。
然后，如图6图示，将实现对安置在上述载体晶片20上部的粘合膜10与载体晶片20进行层压的真空层压工艺。
即在下部加载(下部真空盘)载体晶片20，在上述载体晶片20上部加载粘着盘300而使粘合膜10安置在载体晶片20的上部后，分离上述粘着盘300，并对上述粘合膜10和载体晶片进行加压而实现层压。
如上所述，本发明在真空状态下实现粘合膜10与载体晶片20的层压，能够最小化灰尘和颗粒的产生，从而可以实现高品质的层压。
上述真空层压工艺中，对于安置在载体晶片20上部的粘合膜10与载体晶片20，通过加压机进行均匀加压或者通过辊进行均匀加压，从而可以实现没有空洞的高品质层压。
并且，当完成真空层压工艺后，剥离形成于上述粘合膜10上部的第二保护膜13，从上述粘合膜10剥离了全部保护膜的临时粘合剂膜11层压并形成于载体晶片20的上部。
上述第二保护膜13的剥离跟上述第一保护膜12的剥离以同样的方法实现，进行上述真空层压工艺时，通过下部真空盘使得层压有载体晶片20的临时粘合剂膜11旋转(翻转)，从而使得上述第二保护膜13的剥离在上述载体晶片20和临时粘合剂膜的下侧实现。
这是为了使得根据粘合辊的粘合膜10的剥离在粘合膜10的下侧实现，通过最小化颗粒的产生来防止产生空洞，从而提高层压品质。
在于这样的TSV工艺而言，完成载体晶片20和临时粘合剂膜11的真空层压时，上述载体晶片20通过下部真空盘而投入到粘结模块900内部，加载于下侧的器件晶片和加载于上侧的载体晶片20通过上述临时粘合剂膜11而实现粘结。
并且，这样的粘结工艺也可以在真空状态下实现，从而实现高品质的器件晶片的薄化工艺。
为了提高整体的真空层压工艺及粘结工艺的生产率，TSV工艺用粘结系统如图9至图11所图示，特征在于，包括：传送模块(Transfer Module)600，内部设有第一机械臂610；设备前端模块(Equipment Front End Module，EFEM)，设置在上述传送模块600一侧，通过设备前端模块(Equipment Front End Module，EFEM)机械臂对载体晶片20及器件晶片进行移送；真空层压模块800，设置在上述传送模块600的另一侧，通过上述第一机械臂对载体晶片20进行移送，从而在真空状态下对粘合膜10和载体晶片20进行层压；以及粘结模块900，设置在上述传送模块600的另一侧，通过上述第一机械臂610对器件晶片及与粘合膜10层压的载体晶片20进行移送，从而对上述器件晶片以及载体晶片20进行粘结。
首先，通过设备前端模块(Equipment Front End Module，EFEM)来移送载体晶片20及器件晶片，在上述设备前端模块(EFEM)中，载体晶片20及器件晶片是通过设备前端模块机械臂710进行移送，被移送的载体晶片20以及器件晶片可进行预对齐(pre-align)或根据需要可以被加热或冷却。
上述设备前端模块机械臂710可以与用于运输载体晶片20或器件晶片的上部盘340或下部盘连接(link)或分离(unlink)，并以翻转(flip)的方式旋转运行，使得能够在狭窄的空间内容易向特定位置移送。
上述粘结模块900可以在与上述真空层压模块800类似的真空状态下实现，最小化灰尘及颗粒的影响，从而能够实现高品质的粘结作业。
优选地，在这种真空状态下实现的真空层压模块800或上述粘结模块900，通过第一机械臂610对载体晶片20或器件晶片进行移送时，使得通过缓冲模块1000。
即还具有缓冲模块1000，从而在从常压状态的传送模块600向真空状态的真空层压模块800或上述粘结模块900通过时，使得可以缓冲温度或压力等工艺条件。并且，在上述缓冲模块1000还可以设置粘着盘300。
并且，在上述真空层压模块800及上述粘结模块900之间设有真空模块1100，上述真空模块1100内部设有第二机械臂1110，从而能够向上述真空层压模块800或上述粘结模块900移送载体晶片20或器件晶片。
与上述传送模块600不同地，对于通过传送模块600的第一机械臂610进行运输的载体晶片20或器件晶片而言，根据位于真空模块1100内部的第二机械臂1110将载体晶片20或器件晶片向真空层压模块800及粘结模块900进行运输，从而能够在上述真空层压模块800及粘结模块900继续维持真空状态。
即始终维持真空层压模块800及粘结模块900的真空状态，从而有助于提高生产率。
这种上述真空模块1100和上述传送模块600之间形成缓冲模块1000，使得缓冲上述传送模块600和真空模块1100之间的真空状态。并且，在上述缓冲模块1000还可以设有粘着盘300。
并且，在上述传送模块600的又一侧，形成用于切割和剥离上述真空层压粘合膜10的切割模块1300及剥离模块1200，并且使得被切割及剥离的粘合膜10通过上述第一机械臂610或第二机械臂1110运输到上述真空层压模块800。
如上所述，用于切割和剥离上述粘合膜10的切割模块1300及剥离模块1200，可由切割器200或粘合辊来实现。
并且，优选地，上述切割及剥离的粘合膜10通过与上述第一机械臂610或第二机械臂1110连接(link)或分离(unlink)的粘着盘300进行运输，如上所述，上述粘着盘300的特征在于，形成上下贯通的销孔330，在下部设有丁二烯粘着部320，或者在上部还形成用于真空粘着的上部盘340。
另一方面，可以通过设置多个真空层压模块800或粘结模块900来帮助提高生产率，且上述真空层压模块800及粘结模块900可互相连接，或以一体型或独立的方式实现。
其根据使用环境及用途，可构成为与粘结模块900无关地，仅通过真空层压模块800执行真空层压工艺，并根据多个真空层压及粘结模块900将载体晶片20及器件晶片以盒(cassette)形态运输，从而进一步提高生产率。
即使真空层压模块800或粘结模块900出现故障，各个模块也可独立地运行，以使提高生产率，并且，还可以使得从粘结模块900剥离第二保护膜13。以往，将临时粘合剂膜11切割成四角形，故由于颗粒的问题，不适合分离粘结模块900和层压模块。
如上所述，本发明大体可由3种形态的粘结系统实施例来实现。
首先，如图9所示，表示了根据本发明粘结系统的实施例，以传送模块600为中心，在一侧形成设备前端模块700，在上述传送模块600的另一侧形成真空层压模块800，在又一侧形成粘结模块900，在上述传送模块600的另一侧形成切割模块1300及剥离模块1200。
即以上述传送模块600为中心，粘结模块900及真空层压模块800可形成为一体。
其中，真空状态的是真空层压模块800及粘结模块900，位于上述传送模块600内部的第一机械臂610通过位于缓冲模块1000内部的粘着盘300对载体晶片20进行移送。
并且，如图10所图示的本发明另一实施例，以使粘结模块900和真空层压模块800形成在相同的真空区域内，从而提高生产率，并且共形成两个机械臂，即一个(第二机械臂)机械臂形成在真空层压模块800及粘结模块900之间的真空模块1100，一个(第一机械臂)机械臂形成在用于切割和剥离的传送模块600区域，而其中间形成用于移送粘着盘300的缓冲模块。
并且，如图11所图示的本发明的另一实施例，形成完全不同的真空层压模块800和粘结模块900，使得真空层压模块800或粘结模块900分别独立地运行，从而提高生产率。
并且，现有技术中，将粘合膜10切割成四角形，因此只能在真空层压模块800剥离粘合膜10，并且由于颗粒的问题，不可以分离粘结模块900和真空层压模块800。但是，本发明中将粘合膜10切割成圆形，在粘结模块900中也可以剥离第二保护膜13，因此可以独立地分离粘结模块900和真空层压模块800。
根据这种本发明的真空层压方法及根据其实施例的粘结系统，能够简化整体的工艺布局，使得装置的结构更加简单，使得根据小型化装置的有效空间活用成为可能，且使得对装置的维护、管理及维修更加容易，并且最小化各工艺间的移动路径(transfer path)，故有助于工艺的效率性，增加生产量。

Claims (9)

1.一种利用真空层压的粘结系统，其为硅贯通电极工艺用粘结系统其特征在于，包括：
传送模块，其内部设有第一机械臂；
设备前端模块，其设置在所述传送模块一侧，通过设备前端模块机械臂对载体晶片及器件晶片进行移送；
真空层压模块，其设置在所述传送模块的另一侧，载体晶片通过所述第一机械臂被移送后，在真空状态下对粘合膜和载体晶片进行层压；以及
粘结模块，其设置在所述传送模块的又一侧，器件晶片及与粘合膜层压的载体晶片通过所述第一机械臂被移送后，对所述器件晶片和载体晶片进行粘结。
2.根据权利要求1所述的利用真空层压的粘结系统，其特征在于，
所述粘结模块在真空状态下实现。
3.根据权利要求2所述的利用真空层压的粘结系统，其特征在于，
在向所述真空层压模块或所述粘结模块进行根据第一机械臂的载体晶片或器件晶片的移送时，构成为通过缓冲模块。
4.根据权利要求2所述的利用真空层压的粘结系统，其特征在于，
在所述真空层压模块及所述粘结模块之间设有真空模块，在所述真空模块内部设有第二机械臂，从而向所述真空层压模块或所述粘结模块移送载体晶片或器件晶片。
5.根据权利要求4所述的利用真空层压的粘结系统，其特征在于，
所述真空模块和所述传送模块之间还形成缓冲模块。
6.根据权利要求1或4所述的利用真空层压的粘结系统，其特征在于，
在所述传送模块的又一侧形成用于切割和剥离用于所述真空层压的粘合膜的切割模块及剥离模块，且被切割及剥离的粘合膜通过所述第一机械臂或第二机械臂运输到所述真空层压模块。
7.根据权利要求6利用真空层压的粘结系统，其特征在于，
所述被切割及剥离的粘合膜通过与第一机械臂或第二机械臂连接或分离的粘着盘而实现运输。
8.根据权利要求7利用真空层压的粘结系统，其特征在于，
所述粘着盘形成有沿上下贯通的销孔，且在所述粘着盘下部设有丁二烯粘着部，或在所述粘着盘上部还形成用于真空粘着的上部盘。
9.根据权利要求1利用真空层压的粘结系统，其特征在于，
以多个所述真空层压模块或粘结模块来实现。
CN202010058649.4A 2015-10-02 2016-10-10 利用真空层压的粘结系统 Active CN111180367B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010058649.4A CN111180367B (zh) 2015-10-02 2016-10-10 利用真空层压的粘结系统

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR20150139256 2015-10-02
KR10-2015-0139256 2015-10-02
KR1020160123896A KR101837552B1 (ko) 2015-10-02 2016-09-27 Tsv 공정용 진공 라미네이팅 장치
KR10-2016-0123895 2016-09-27
KR1020160123897A KR101877272B1 (ko) 2015-10-02 2016-09-27 진공 라미네이팅을 이용한 본딩 시스템
KR10-2016-0123897 2016-09-27
KR1020160123895A KR101837545B1 (ko) 2015-10-02 2016-09-27 Tsv 공정용 진공 라미네이팅 방법
KR10-2016-0123896 2016-09-27
CN201610885294.XA CN107009717B (zh) 2015-10-02 2016-10-10 Tsv工艺用真空层压方法、装置及利用其的粘结系统
CN202010058649.4A CN111180367B (zh) 2015-10-02 2016-10-10 利用真空层压的粘结系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610885294.XA Division CN107009717B (zh) 2015-10-02 2016-10-10 Tsv工艺用真空层压方法、装置及利用其的粘结系统

Publications (2)

Publication Number Publication Date
CN111180367A true CN111180367A (zh) 2020-05-19
CN111180367B CN111180367B (zh) 2023-08-15

Family

ID=58579699

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610885294.XA Active CN107009717B (zh) 2015-10-02 2016-10-10 Tsv工艺用真空层压方法、装置及利用其的粘结系统
CN202010058649.4A Active CN111180367B (zh) 2015-10-02 2016-10-10 利用真空层压的粘结系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610885294.XA Active CN107009717B (zh) 2015-10-02 2016-10-10 Tsv工艺用真空层压方法、装置及利用其的粘结系统

Country Status (2)

Country Link
KR (3) KR101877272B1 (zh)
CN (2) CN107009717B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210129260A1 (en) * 2019-11-06 2021-05-06 Disco Corporation Wafer processing method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102051921B1 (ko) * 2019-03-21 2019-12-04 김장훈 분리 가능한 점등 밴드의 제조 방법
US11935771B2 (en) 2021-02-17 2024-03-19 Applied Materials, Inc. Modular mainframe layout for supporting multiple semiconductor process modules or chambers
CN116848629A (zh) * 2021-02-17 2023-10-03 应用材料公司 用于支持多个半导体处理模块或腔室的模块化主机布局
US11935770B2 (en) 2021-02-17 2024-03-19 Applied Materials, Inc. Modular mainframe layout for supporting multiple semiconductor process modules or chambers
KR102590869B1 (ko) * 2022-08-05 2023-10-19 제너셈(주) 플립 칩 본딩을 위한 웨이퍼 로딩 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007061116A1 (ja) * 2005-11-28 2007-05-31 Tokyo Electron Limited 基板処理装置
US20120085488A1 (en) * 2010-10-12 2012-04-12 Masayuki Yamamoto Double-faced adhesive tape joining method and double-faced adhesive tape joining apparatus
CN102456599A (zh) * 2010-11-02 2012-05-16 Ap系统股份有限公司 支撑单元及具有支撑单元的衬底处理设备
CN103129076A (zh) * 2011-11-21 2013-06-05 株式会社名机制作所 层叠方法及层叠装置
KR20130064482A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 반도체 소자의 제조 방법
WO2014006956A1 (ja) * 2012-07-06 2014-01-09 ニチゴー・モートン株式会社 フィルム状樹脂積層装置
CN104011845A (zh) * 2011-10-26 2014-08-27 布鲁克斯自动化公司 半导体晶片搬运和运输

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123642A (ja) * 2004-12-06 2005-05-12 Dainippon Screen Mfg Co Ltd 搬送機構および搬送方法
US10403532B2 (en) * 2012-09-20 2019-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor apparatus with inner wafer carrier buffer and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007061116A1 (ja) * 2005-11-28 2007-05-31 Tokyo Electron Limited 基板処理装置
US20120085488A1 (en) * 2010-10-12 2012-04-12 Masayuki Yamamoto Double-faced adhesive tape joining method and double-faced adhesive tape joining apparatus
CN102456599A (zh) * 2010-11-02 2012-05-16 Ap系统股份有限公司 支撑单元及具有支撑单元的衬底处理设备
CN104011845A (zh) * 2011-10-26 2014-08-27 布鲁克斯自动化公司 半导体晶片搬运和运输
CN103129076A (zh) * 2011-11-21 2013-06-05 株式会社名机制作所 层叠方法及层叠装置
KR20130064482A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 반도체 소자의 제조 방법
WO2014006956A1 (ja) * 2012-07-06 2014-01-09 ニチゴー・モートン株式会社 フィルム状樹脂積層装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210129260A1 (en) * 2019-11-06 2021-05-06 Disco Corporation Wafer processing method
US11712747B2 (en) * 2019-11-06 2023-08-01 Disco Corporation Wafer processing method

Also Published As

Publication number Publication date
CN107009717B (zh) 2020-11-20
KR101877272B1 (ko) 2018-07-12
KR101837552B1 (ko) 2018-03-13
KR20170040741A (ko) 2017-04-13
KR101837545B1 (ko) 2018-04-20
KR20170040742A (ko) 2017-04-13
CN107009717A (zh) 2017-08-04
CN111180367B (zh) 2023-08-15
KR20170040743A (ko) 2017-04-13

Similar Documents

Publication Publication Date Title
CN107009717B (zh) Tsv工艺用真空层压方法、装置及利用其的粘结系统
EP2534677B1 (en) Thin wafer carrier
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
EP3333882B1 (en) Method for bonding thin semiconductor chips to a substrate
KR100826768B1 (ko) 박리수단 및 박리장치
JP5055509B2 (ja) 基板への接着シートの貼付け装置
JP2004311576A (ja) 半導体装置の製造方法
TW201423876A (zh) 半導體晶圓安裝方法及半導體晶圓安裝裝置
JP2003257898A (ja) 接着シート貼付方法およびその装置並びに半導体ウエハ処理方法
KR20070029068A (ko) 기판의 박판화 방법 및 회로소자의 제조방법
CN110199379B (zh) 半导体基板的处理方法和半导体基板的处理装置
KR101113965B1 (ko) 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름
KR101503326B1 (ko) 디바이스 웨이퍼와 캐리어 웨이퍼의 디본딩 방법 및 장치
JP2007165351A (ja) ダイボンディング方法
KR102009492B1 (ko) 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법
JP7317482B2 (ja) ウエーハの加工方法
KR102540347B1 (ko) 기판용 가접장치
JP2011228474A (ja) 半導体装置の製造方法
JP5445259B2 (ja) Ｉｃチップ供給装置、ｉｃチップ実装体の製造装置
JP2006228810A (ja) ウェーハの分割方法
KR101806408B1 (ko) 연결필름 가공방법 및 연결필름 가공장치
WO2023090155A1 (ja) 処理システム、静電キャリア及び処理方法
KR101757764B1 (ko) 반도체 패키지 테이프 자동 제거 장치
TW201801240A (zh) 基板轉印方法及基板轉印裝置
KR20200133953A (ko) 기판 가접용 커팅필름 적재장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant