KR100922837B1 - 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 - Google Patents
마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100922837B1 KR100922837B1 KR1020070120314A KR20070120314A KR100922837B1 KR 100922837 B1 KR100922837 B1 KR 100922837B1 KR 1020070120314 A KR1020070120314 A KR 1020070120314A KR 20070120314 A KR20070120314 A KR 20070120314A KR 100922837 B1 KR100922837 B1 KR 100922837B1
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- substrate
- image sensor
- electrode pad
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 29
- 239000010703 silicon Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims abstract description 34
- 239000011241 protective layer Substances 0.000 claims abstract description 14
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 4
- 238000000227 grinding Methods 0.000 claims 1
- 238000010295 mobile communication Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000006059 cover glass Substances 0.000 description 7
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004634 thermosetting polymer Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 개인 휴대용 단말기 및 이동통신 단말기등과 같은 휴대용 기기에 내장하기 위한 카메라 모듈용 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것이다.
본 발명의 상기 목적은 기판 전면에 형성되어 빛을 전기적 신호로 변환하기 위한 이미지 센서; 상기 이미지 센서에서 변환된 전기 신호를 출력하기 위하여 상기 기판상에 형성된 전극 패드; 상기 전극 패드를 보호하기 위한 보호층; 상기 전극 패드로부터 출력된 전기 신호를 상기 기판 후면으로 연결하기 위한 마이크로 비아홀 형성; 및 상기 마이크로 비아홀 연결 전극에 형성된 범프를 포함하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지에 의해 달성된다.
또한, 본 발명의 상기 목적은 실리콘 웨이퍼 기판상에 이미지 센서와 전극패드를 형성하는 단계; 상기 전극패드상에 패터닝된 보호층을 형성하는 단계; 상기 기판 전면에 PR/DFR을 도포하는 단계; 상기 기판 후면을 연마하는 단계; 상기 기판 후면에 비아홀을 형성하여 상기 전극패드를 노출시키는 단계; 상기 기판 후면에 절연층을 형성하는 단계; 상기 전극패드상에 형성된 상기 절연층을 식각하는 단계; 및 범프를 형성하는 단계를 포함하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법에 의해 달성된다.
비아, 홀, 관통, 전극, 보호층, 이미지, 센서
Description
본 발명은 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 커버 글라스를 사용하지 않음으로써, 이미지 센서의 광 손실을 줄이고, 두께를 더욱 박막화한 카메라 모듈용 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것이다.
CCD 및 CMOS와 같은 실리콘 이미지 센서는 휴대폰, 개인 휴대단말기(PDA)용 카메라로 널리 사용되고 있다. 최근 휴대폰은 전체 두께를 획기적으로 줄여 휴대하기에 편리하도록 개발 생산되고 있다. 휴대폰이 두께가 얇아지면서 다수의 부품들이 소형, 박형으로 요구되고 있다. 휴대폰용 카메라 모듈은 전체 높이를 가능한 한 낮게, 가로×세로사이즈도 가능한 한 센서 칩 사이즈로 제조하는 것이 요구된다.
이러한 이미지 센서 칩의 패키지 공정의 마지막은 인쇄회로기판 상부에 본딩을 함으로써, 패키징된 이미지 센서를 카메라 모듈화 하는 것이다.
모듈화 하는 방법으로는 와이어 본딩, ACF를 이용한 본딩 그리고 웨이퍼 레벨 CSP(Chip Scale Package)가 있다.
그러나 이미지 센서는 이미지 센싱 창과 센싱 창에서 출력된 전기적 신호를 입/출력하기 위한 전극 패드가 동일면에 형성되어 있어 일반적인 방법으로는 이미지 센서의 모듈화하기가 어렵다. 따라서, PCB상에 다이(Die)를 접착 후, 와이어 본딩(wire bonding) 방법 등을 통하여 카메라를 모듈화 하는 공정이 필요하다. 그러나 이러한 공정은 카메라 모듈의 사이즈와 높이가 증가하여 점점 더욱 두께가 얇아지고 소형화되어가는 휴대용 기기에 내장하기가 어렵다는 단점이 있다.
이러한 사이즈 문제를 해결하는 다른 모듈화 방법은 웨이퍼 레벨(Wafer level)의 칩 스케일 패키지(CSP:Chip Scale Package)이다.
이미지 센서의 WL-CSP(Wafer Level - Chip Scale Package) 방식은 이방성 전도성 필름을 이용하여 센서 칩과 플렉서블 PCB를 본딩하는 것으로서, 웨이퍼 레벨에서 센서 칩에 형성된 전극 패드에 스터드 범프를 형성한다.
다음으로, 센서 칩에 형성된 센싱부에 대응하는 크기로 이방성 전도성 필름과 플레서블 PCB에 구멍을 형성하여 센서 칩, 이방성 전도성 필름 그리고 플렉서블 PCB를 적층한 후, 열과 압력을 가하여 본딩하여 최종적으로 카메라 모듈로 형성한다.
그러나 이방성 전도성 필름을 이용한 본딩 방법으로는 센서 표면에 형성된 스터드 범프 패드(stud bump Pad)에 이방성 전도성 필름을 이용하여 접착하므로 FPCB 제작시에 미세 배선이 필요하고, FPCB에 구멍을 내어 창을 형성할 때 발생한 파편이 잔류하여 모듈의 조립 수율을 떨어뜨리는 문제점이 있다. 특히, ACF에 창을 형성하는 것과 이를 이용하여 이미지 센서와 FPCB를 프리본딩(Pre-bonding)하는 과정은 자동화 공정이 어려워 작업자가 직접 공정에 참여함으로써, 생산효율을 저하하는 단점이 있다.
도 1은 종래의 웨이퍼 레벨 칩 스케일 패키지징 처리된 이미지 센서의 단면을 도시한 것이다.
실리콘 웨이퍼(110) 전면에 전극 패드(120)와 마이크로 렌즈(미도시)가 형성된 이미지 센서(130)가 형성되어 있고, 상부에는 커버 글라스(140)가 부착되어 있다. 실리콘 웨이퍼(110) 후면은 소정의 두께로 연마한 후, 식각하여 실리콘 기판(110)의 전면에 형성된 전극 패드(120)가 노출될 때까지 비아홀(170)을 형성한다. 비아홀(170) 내부는 도금을 이용하여 금속을 채워 넣고 솔더볼(150)을 형성하고 다이싱(160)함으로써, 패키징된 이미지 센서가 완성된다.
이러한 이미지 센서의 경우, 그러나 전극 패드(120)가 위치한 곳의 실리콘 웨이퍼(110) 후면에 정확하게 비아홀(170)을 형성하는 것이 어렵고 파티클로부터 센서를 보호 및 제조 공정의 용이함을 위하여 커버 글라스를 부착함에 따른 광 손실이 발생하는 단점이 있다.
특히, 2 ~ 5 Mega 화소 급에 사용되는 이미지 센서의 화소 크기는 종래의3.5 ~ 2.5㎛에서 1.75 ~ 1.4㎛로 소형화되고 있다. 이렇게 소형화되고 있는 화소에 있어서, 커버 글라스의 사용에 따른 광 손실은 이미지 센서의 감도를 저하시키는 단점으로 작용한다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 이미지 센서 표면에 형성된 전극 패드 전면에 열경화성 고분자 소재의 보호 층을 사용함으로써, 커버 글라스에 의한 광 손실을 배제하고, 전면의 전극패드를 웨이퍼배면에서 마이크로 비아홀을 형성하여 배면으로 유도함으로서 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법을 용이하게 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판 전면에 형성되어 빛을 전기적 신호로 변환하기 위한 이미지 센서; 상기 이미지 센서에서 변환된 전기 신호를 출력하기 위하여 상기 기판상에 형성된 전극 패드; 상기 전극 패드를 보호하기 위한 보호층; 상기 전극 패드로부터 출력된 전기 신호를 상기 기판 후면으로 연결하기 위한 마이크로 비아홀 형성; 및 상기 마이크로 비아홀 연결 전극에 형성된 범프를 포함하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지에 의해 달성된다.
또한, 본 발명의 상기 목적은 실리콘 웨이퍼 기판상에 이미지 센서와 전극패드를 형성하는 단계; 상기 전극패드상에 패터닝된 보호층을 형성하는 단계; 상기 기판 전면에 PR/DFR을 도포하는 단계; 상기 기판 후면을 연마하는 단계; 상기 기판 후면에 비아홀을 형성하여 상기 전극패드를 노출시키는 단계; 상기 기판 후면에 절연층을 형성하는 단계; 상기 전극패드상에 형성된 상기 절연층을 식각하는 단계; 및 범프를 형성하는 단계를 포함하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법에 의해 달성된다.
본 발명의 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법은 커버 글라스를 사용하지 않음에 따라 커버글라스 사용에 따른 광 손실을 피할 수 있어 화질 저하를 방지하고, 이미지 센서의 가격을 낮출 수 있는 효과가 있다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다.
도 2 내지 도 11은 본 발명에 따른 이미지 센서의 공정 흐름도이다.
먼저 실리콘 웨이퍼기판(210) 상부에 에피층을 성장시키고 유기물 소재의 마이크로 렌즈(220)가 형성된 CMOS 이미지 센서와 전극패드(230)를 다수 형성한다(도 2).
다음으로, 후 공정 중 비아홀 형성 시, 전극패드(230)의 보호를 위하여 웨이퍼기판(210) 전면에 보호 층(240)을 형성하고 패터닝을 한다(도 3).
본 발명에 따른 보호 층(240)은 감광성 폴리이미드, 감광성 열경화성 폴리머 필름, 및 건식필름 형 솔더 레지스트(DFSR) 중 어느 하나를 사용할 수 있다.
보호 층(240)이 형성되면, 웨이퍼 전면에 PR/DFR(250)을 30㎛ 이상으로 도포한 후, 열처리(bake)하고, 기판(210) 후면을 소정의 두께만큼 연마한다(도 4). 이때, 실리콘 기판(210)의 연마두께는, 웨이퍼 두께의 25% ~ 45% 범위로 연마한다.
일예로서, 700㎛ 두께의 웨이퍼일 경우, 200 ~ 300㎛ 범위의 두께로 연마한다. 그리고 본 발명에 따르면, 연마 공정의 안정성을 위하여 PR/DFR(250) 상부에 더미기판(270)을 부착한 후 연마할 수 있다.
기판(210) 후면의 연마가 완료되면, 비아홀(260)을 형성하여 전극패드(230)의 밑면을 노출시킨다(도 5). 비아홀(260)은 이방성 습식식각 또는 반응성 이온 에칭(RIE)을 이용하여 형성한다. 형성된 비아홀(260)의 면적은 원래의 전극패드(230)보다 작게 설정함으로써, 마스크 정렬과정에서 발생할 수 있는 오차에 따른 공정의 불량을 방지하는 것이 바람직하다.
본 발명의 일 실시예로서, 전극패드의 크기가 66㎛×66㎛ 일때, 비아홀의 크 기는 50㎛×50㎛로 형성할 수 있다.
전극패드(230) 상에 형성된 영구적인 보호 층(240)은 비아홀(260) 형성 시 발생할 수 있는 전극패드(230)의 박리 및 손상을 막는 역할을 한다.
비아홀(260)이 형성되면, 연마된 기판 후면에 산화 막 또는 질화 막을 포함하는 절연 층(280)을 형성한다(도 6). 본 발명에 따르면, 저온 PECVD를 이용하여 실리콘 산화 막을 형성할 수 있다. 이때, PR/DFR(250) 상부에 부착된 더미기판(270)은 제거할 수 있다.
절연 층(280)이 형성되면, PR(290)을 코팅하고 패터닝하여 전극패드(230) 밑면을 노출시킨다. 비아홀(260) 내부의 전극패드(230)의 밑면은 앞선 공정에서 절연 층(280)으로 덮여있다. 따라서, 건식식각을 이용하여 절연 층(280)을 제거하여 전극패드(230)를 노출시킨다(도 7). 그리고 PR(290)을 제거하고, 비아홀(260) 내부에 금속을 채우기 위한 전기도금 씨드(seed) 층(291)으로 구리 층을 증착한 후(도 8) PR(300)을 코팅하고 패턴닝 한다(도 9). 전기도금에 의해 비아홀(260)을 구리로 채운다(도 10).
다음으로 PR(300)을 제거하고 구리 재질의 씨드 층(291)을 에칭 한다(도 11).
본 발명에 따른 범프는 스터드 범프와 솔더 범프를 형성할 수 있다.
도 12 내지 도 17은 본 발명에 따른 스터드 범프의 공정 흐름도이다.
도 11은 마이크로 비아홀을 구리로 채워 웨이퍼 표면의 전극패드를 웨이퍼 기판 후면으로 유도한 결과이다.
먼저, 도 12에 도시된 바와 같이 DFSR(310)을 도포한 후, 사진공정을 이용하여 스터드 범프가 형성될 범프패드 영역(312)을 형성한다(도 13).
도 13은 전극패드, 비아홀 및 스터드 범프패드의 마스크 면적을 나타낸 것이다. 비아홀(260)의 면적은 전극패드(230)보다 작고, 범프패드의 면적은 전극패드(230)보다 크게 확장한다.
DFSR(310)을 패터닝한 후, 스퍼터링를 포함한 박막형성공정을 이용하여 기판(210) 후면에 BLM(barrier layer metallurgy) 금속 층(320)을 증착한다(도 14).
본 발명에서는 스퍼터링을 이용하여 BLM 금속 층을 증착하였지만, 다양한 박막형성 공정을 이용하여 BLM 금속 층을 형성할 수 있다.
본 발명의 실시 예에 따르면, BLM 금속 층으로 Cr/Cu 또는 Ti/W/Cu 층을 형성할 수 있다. BLM 금속 층(320)을 형성한 후, 리프트 오프(lift off) 공정에 의해 DFSR(310)을 제거한다(도 15).
다음으로, DFSR(330)을 코팅하고 패터닝하여 경화시킨 후(도 16, 도 17) 스퍼터링에 의해 구리 재질의 씨드 층(340)을 증착한다(도 18). 다음으로 PR(350)을 코팅하고 패터닝한 다음(도 19) 구리 도금과 금(Au)층(도시 안됨)을 1 ~ 2㎛로 추가로 형성한다(도 20) 다음으로 PR(350)을 제거하고 구리 재질의 씨드 층(340)을 에칭하여 제거한다(도 21)
마지막으로 다이싱 라인(점선)을 따라 절단하여(도 22 ), 칩스케일 패키지 된 낱개의 이미지 센서로 완성한다(도 23).
도 24 내지 도 30은 본 발명에 따른 솔더 범프를 이용한 이미지 센서의 공정 흐름도이다.
도 13으로부터 솔더 범프의 패드가 형성될 위치의 재정렬을 위하여 DFSR(360) 코팅한 후(도 24), 사진공정을 이용하여 스터드 범프패드가 형성될 곳(362)을 패터닝하고, 경화(cure)한다(도 25).
다음으로 두꺼운 PR(370)을 페터닝하고(도 26) 내부에 솔더 범프를 형성하기위한 솔더 페이스트(380)을 스크린 인쇄 한다(도 27). 프린팅된 솔더 페이스트(380)를 리플로우(도 28) 한 후 PR(370)을 제거한다. 다음으로 더미기판을 떼어내고 기판 전면에 형성된 PR/DFR(250)을 제거하고(도 29), 마지막으로 다이싱 라인(점선)을 따라 절단하여 이미지 센서를 완성한다(도 30).
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1은 종래의 웨이퍼 레벨 칩 스케일 패키된 이미지 센서의 단면도,
도 2 내지 도 11은 본 발명에 따른 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 공정 흐름도,
도 12 내지 도 23은 본 발명에 따른 스터드 범프를 이용한 이미지 센서의 공정 흐름도,
도 24 내지 도 30은 본 발명에 따른 솔더 범프를 이용한 이미지 센서의 공정 흐름도.
<도면의 주요 부분에 대한 설명>
210: 기판 230: 전극 패드
240: 보호 층 260: 비아홀
270: 더미기판 280: 절연 층
330,360: DFSR
Claims (12)
- 기판 전면에 형성되어 빛을 전기적 신호로 변환하기 위한 이미지 센서;상기 이미지 센서에서 변환된 전기 신호를 출력하기 위하여 상기 기판 상에 형성된 전극 패드;감광성 재질로 이루어지며, 상기 전극 패드를 보호하기 위해 상기 기판 상에 선택적으로 패터닝된 보호층;상기 전극 패드로부터 출력된 전기 신호를 상기 기판 후면으로 연결하기 위해, 상기 기판을 광통하는 마이크로 비아홀; 및상기 마이크로 비아홀과 연결되는 연결 전극 상에 형성된 범프를 포함하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 삭제
- 제1항에 있어서,상기 범프는 스터드 또는 솔더 범프인 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 제3항에 있어서,상기 솔더 범프와 상기 연결 전극 사이에는 BLM 금속 층이 형성된 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 제1항에 있어서,상기 마이크로 비아홀은, 상기 기판 상의 전극패드의 하부에 형성된 비아홀에 전도성 물질을 충진하여 형성되는 것을 특징으로 하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 제5항에 있어서,상기 비아홀의 내벽에는 절연층/Ti/W/Cu 또는 절연층/Cr/Cu로 이루어진 복수의 박막층이 형성되는 것을 특징으로 하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 실리콘 웨이퍼 기판상에 이미지 센서와 전극패드를 형성하는 단계;상기 전극패드를 보호하기 위해, 상기 전극패드 상에 감광성 물질을 코팅하고 노광, 현상 및 열처리하여 보호층을 선택적으로 패터닝하는 단계;상기 기판 전면에 PR/DFR을 도포하는 단계;상기 기판 후면을 연마하는 단계;상기 기판 후면에 비아홀을 형성하여 상기 전극패드의 하면을 노출시키는 단계;상기 기판 후면에 절연층을 형성하는 단계;상기 전극패드 상에 형성된 상기 절연층을 식각하는 단계;상기 비아홀 내부에 전도성 물질을 충진하여 마이크로 비아홀을 형성하는 단계;상기 기판 후면에, 상기 마이크로 비아홀과 연결되는 연결 전극을 형성하는 단계; 및상기 연결 전극에 범프를 형성하는 단계를 포함하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
- 제7항에 있어서,상기 보호층은 30um 이상 형성되는 것을 특징으로 하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
- 제7항에 있어서,상기 기판 후면을 연마하는 단계는,상기 PR/DFR 전면에 더미기판을 부착하는 단계를 더 포함하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
- 제9항에 있어서,상기 기판 후면의 연마 비율은 상기 기판 두께의 25% 내지 45%인 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
- 제7항에 있어서,상기 범프를 형성하는 단계는,상기 기판 후면에 상기 연결 전극이 선택적으로 노출되도록 패터닝된 DFR을 형성하는 단계;상기 연결 전극의 포면에 씨드층을 형성하는 단계;상기 씨드층의 표면에 상기 연결 전극에 상응하는 영역이 개방된 PR층을 형성하는 단계;상기 PR층의 개방된 영역 내부에 도금공정을 이용하여 전도성 물질을 채워넣는 단계; 및상기 PR층을 제거하는 단계를 포함하는 것을 특징으로 하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
- 제11항에 있어서,상기 전도성 물질을 채워넣는 단계는,상기 비아홀 내부에 Cr/Cu 또는 Ti/W/Cu의 적층박막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070120314A KR100922837B1 (ko) | 2007-11-23 | 2007-11-23 | 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070120314A KR100922837B1 (ko) | 2007-11-23 | 2007-11-23 | 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090053461A KR20090053461A (ko) | 2009-05-27 |
| KR100922837B1 true KR100922837B1 (ko) | 2009-10-23 |
Family
ID=40860969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070120314A KR100922837B1 (ko) | 2007-11-23 | 2007-11-23 | 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100922837B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016111285A (ja) * | 2014-12-10 | 2016-06-20 | 株式会社東芝 | 半導体装置 |
| KR102298367B1 (ko) | 2015-01-05 | 2021-09-06 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN117013974B (zh) * | 2023-10-08 | 2024-01-30 | 深圳新声半导体有限公司 | 一种baw滤波器晶圆级封装方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997792A (ja) * | 1995-09-28 | 1997-04-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR100658547B1 (ko) * | 2004-10-26 | 2006-12-19 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2007067017A (ja) * | 2005-08-29 | 2007-03-15 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-11-23 KR KR1020070120314A patent/KR100922837B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997792A (ja) * | 1995-09-28 | 1997-04-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR100658547B1 (ko) * | 2004-10-26 | 2006-12-19 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2007067017A (ja) * | 2005-08-29 | 2007-03-15 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090053461A (ko) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100738653B1 (ko) | 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법 | |
| US7180149B2 (en) | Semiconductor package with through-hole | |
| US7863105B2 (en) | Image sensor package and forming method of the same | |
| KR100687069B1 (ko) | 보호판이 부착된 이미지 센서 칩과 그의 제조 방법 | |
| US7372122B2 (en) | Image sensor chip package and method of fabricating the same | |
| KR100616670B1 (ko) | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 | |
| KR100845759B1 (ko) | 광학 장치용 모듈 및 광학 장치용 모듈의 제조 방법 | |
| KR100755165B1 (ko) | 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법 | |
| KR100684703B1 (ko) | 고체촬상장치 및 그 제조 방법 | |
| JP2008235869A (ja) | イメージセンサモジュール構造および半導体デバイスパッケージの形成方法 | |
| KR20080084759A (ko) | 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법 | |
| US9530818B2 (en) | Image sensor integrated circuit package with reduced thickness | |
| US11282879B2 (en) | Image sensor packaging method, image sensor packaging structure, and lens module | |
| WO2008143461A2 (en) | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same | |
| KR100922837B1 (ko) | 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| JP4588091B2 (ja) | 半導体モジュールの製造方法 | |
| KR100903553B1 (ko) | 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| KR20060072579A (ko) | 이미지 센서 패키지, 고체촬상장치 및 그 제조방법 | |
| KR101020876B1 (ko) | 관통홀 상호 연결에 의한 반도체 소자의 웨이퍼 레벨 칩스케일 패키지 및 제조방법 | |
| JP4806468B2 (ja) | 半導体モジュール | |
| KR100897761B1 (ko) | 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 | |
| KR100634419B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP2012090033A (ja) | 撮像モジュール | |
| KR100980096B1 (ko) | 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법 | |
| KR20050008121A (ko) | 고체 촬상용 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |