KR100897761B1 - 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 - Google Patents
관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100897761B1 KR100897761B1 KR1020070049202A KR20070049202A KR100897761B1 KR 100897761 B1 KR100897761 B1 KR 100897761B1 KR 1020070049202 A KR1020070049202 A KR 1020070049202A KR 20070049202 A KR20070049202 A KR 20070049202A KR 100897761 B1 KR100897761 B1 KR 100897761B1
- Authority
- KR
- South Korea
- Prior art keywords
- image sensor
- via hole
- silicon
- electrode pad
- level package
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 60
- 239000010703 silicon Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000008569 process Effects 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000006059 cover glass Substances 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 230000008054 signal transmission Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 230000001939 inductive effect Effects 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 abstract 8
- 239000010949 copper Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 231100000518 lethal Toxicity 0.000 description 1
- 230000001665 lethal effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 전극 패드와 이미지 센서가 형성된 실리콘 웨이퍼 기판 전면에 패터닝된 PR 또는 DFR을 형성한 후, 전극 패드와 인접한 곳에 비아홀과 비아홀을 금속으로 충진한 관통 전극을 실리콘 웨이퍼 기판의 배면으로 유도하여 형성함으로써 배선의 길이를 최소화하여 전력손실 및 신호전달의 고속화가 가능한 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지 및 그 제조방법을 제공함에 목적이 있다.
그리고 본 발명은 이미지 센서를 보호하는 커버 글라스를 사용하지 않음으로써, 광 손실에 따른 이미지 센서의 감도 저하를 막을 수 있을 뿐만 아니라 패키징된 이미지 센서의 두께를 낮추고, 저가격화를 실현한 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지 및 그 제조방법을 제공함에 다른 목적이 있다.
본 발명의 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지는 실리콘 웨이퍼 기판 전면에 형성되어 외부로 입사된 빛을 전기적 신호로 변환하기 위한 이미지 센서; 상기 이미지 센서에서 변환된 전기 신호를 출력하기 위하여 상기 실리콘 웨이퍼 기판상에 형성된 전극 패드; 및 상기 전극 패드로부터 출력된 상기 전기 신호를 상기 기판 후면으로 전달하기 위한 관통 전극을 포함한다.
실리콘, CMOS, 이미지, 센서, 패키징, 웨이퍼, 레벨
Description
도 1 및 도 2는 종래 기술에 따른 패키징된 이미지 센서,
도 3 내지 도 21은 본 발명에 따른 이미지 센서의 웨이퍼 레벨 패키징 공정 흐름도.
*도면의 주요 부분에 대한 설명*
110: 이미지 센서 120: 전극 패드
130: 필름 140: 실리콘 웨이퍼 기판
150: 비아홀 160: 절연막
170: 금속층 190: PSR
200: 장벽층 220: 솔더 페이스트
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 커버 글라스를 사용하지 않고 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것이다.
이미지 센서는 광학 영상을 전기적 신호로 변환시키는 반도체 소자로 영상신호를 저장, 전송 및 디스플레이 장치로 표시하기 위해 사용한다. 이미지 센서의 종류는 전하 우물(potential well)의 깊이를 전하를 전달하고자 하는 방향으로 연속적으로 조절하여 전하를 전송하는 전하결합소자(Charge-Coupled Device, 이하 CCD)와 하나의 픽셀 단위 셀(cell)의 내부에 하나 이상의 트랜지스터와 광센서인 포토 다이오드로 촬상하는 상보성 금속 산화물 반도체(Complementary Metal Oxide Semiconductor, 이하 CMOS)로 크게 분류된다.
CCD는 CMOS에 비해 노이즈가 적고 이미지 품질이 우수해 디지털 카메라에 적합하다. 이에 반해 CMOS는 대체적으로 CCD에 비해 생산단가와 소비전력이 낮고 주변회로 칩과 통합하기 쉽다는 장점이 있다. 특히 일반적인 반도체 제조기술로 생산할 수 있으며 증폭 및 신호처리와 같은 작업을 수행하는 주변 시스템과 통합이 용이해 생산원가를 낮출 수 있다. 게다가 처리속도가 빠르면서 CCD의 소비전력의 1% 정도의 전력을 소비하므로 저전력 소비가 특징이다. 따라서 CMOS는 휴대폰과 개인휴대단말기(PDA)용 카메라와 같은 소형 휴대용 단말기에 적합하나 최근의 CMOS 기술 진보에 의해 그 경계가 허물어지고 있다.
이러한 CMOS 이미지 센서(CIS;CMOS Image Sensor)는 패키징 공정과 본딩공정 을 통하여 모듈화된 것으로 최종 제품에 적용된다.
지금까지는 이미지 센서 칩을 위한 패키지를 이용하여 와이어 본딩(Wire Bonding)에 의해 모듈화가 진행되고 있다. 그러나 와이어 본딩 공정에 의하면 센서 창에 화상 결함을 가져오는 이물질이 발생하여 모듈 조립시 수율을 감소시키는 문제가 발생하며 모듈의 두께와 가로, 세로 사이즈가 커져서 모듈의 소형화에 어려움이 있다.
도 1은 종래의 패키징 처리된 이미지 센서의 단면을 도시한 것이다.
와이어 본딩의 단점을 해결하기 위하여 이스라엘의 쉘케이스(Shellcase)社는 제1커버 글라스(140)를 전극 패드(190)와 센싱부(120)가 형성된 실리콘 웨이퍼(110) 상면에 에폭시(130)를 이용하여 부착한다. 다음으로 실리콘 웨이퍼(110) 후면을 연마하여 소정의 두께를 제거하고 식각하여 전극 패드(190)를 노출한다. 전극 패드(190)가 노출되면 다시 제2커버 글라스(150)를 부착한 후 다시 식각하고 구리를 스퍼터링 하여 전극 패드(190)가 전기적으로 실리콘 웨이퍼 후면까지 통전될 수 있도록 한다. 구리 필름 전면에 외부전극을 형성한 후, 절연막(170)을 형성한다. 절연막(170)을 선택적 식각하여 외부전극을 노출시킨 후, 솔더 범프(160)를 형성한 후 마지막으로 다이싱(180)하여 이미지 센서 칩을 형성한다. 이러한 공정을 이용하여 이미지 센서를 패키징할 경우, 식각으로 형성된 실리콘 웨이퍼가 경사면에 구리를 스퍼터링함으로써, 전극 패드를 실리콘 웨이퍼 후면으로 유도하는 과정에서 사진식각공정을 적용하기가 어렵고, 가격이 상승하는 단점이 있다.
도 2는 종래의 또 다른 패키징 처리된 이미지 센서의 단면도이다.
실리콘 웨이퍼(210) 전면에 전극 패드(220)와 이미지 센서(230)가 형성되어 있고, 상부에는 커버 글라스(240)가 부착되어 있다. 실리콘 웨이퍼(210) 후면은 소정의 두께로 연마한 후, 식각하여 실리콘 기판(210)의 전면에 형성된 전극 패드(220)가 노출될까지 비아홀(270)을 형성한다. 비아홀(270) 내부는 도금을 이용하여 금속을 채워넣고 솔더볼(250)을 형성하고 다이싱(260)함으로써, 패키징된 이미지 센서가 완성된다. 그러나 전극 패드(220)가 위치한 곳의 실리콘 웨이퍼(210) 후면에 정확하게 비아홀(270)을 형성하는 것이 어렵다는 단점이 있다.
또한, 앞서 기술한 종래의 기술의 경우, 파티클로부터 센서를 보호 및 용이한 공정을 위하여 커버 글라스를 부착한다. 그러나 외부로부터 센서로 입사되는 광의 일부가 커버 글라스에서 반사 또는 흡수됨에 따른 광손실이 발생함으로써, 센서의 감도가 저하되는 단점이 있다.
최근 화소의 크기가 2.5㎛ ~ 3.5㎛에서 1.4㎛ ~ 1.75㎛로 소형화되고 2Mega 이상의 고화질의 CMOS 이미지 센서의 개발이 주류를 이루는 가운데, 커버 글라스에서의 광손실은 이미지 센서의 감도저하에 더욱 치명적인 단점이 된다. 뿐만 아니라 고가의 커버 글라스을 사용하게 되어 패키지된 센서 칩의 가격이 상승하는 문제점이 있다.
본 발명은 전극 패드와 이미지 센서가 형성된 실리콘 웨이퍼 기판 전면에 패터닝된 PR 또는 DFR을 형성한 후, 전극 패드와 인접한 곳에 비아홀과 비아홀을 금 속으로 충진한 관통 전극을 실리콘 웨이퍼 기판의 배면으로 유도하여 형성함으로써, 배선의 길이를 최소화하여 전력손실 및 신호전달의 고속화가 가능한 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지 및 그 제조방법을 제공함에 목적이 있다.
그리고 본 발명은 이미지 센서를 보호하는 커버 글라스를 사용하지 않음으로써, 광 손실에 따른 이미지 센서의 감도 저하를 막을 수 있을 뿐만 아니라 패키징된 이미지 센서의 두께를 낮추고, 저가격화를 실현한 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지 및 그 제조방법을 제공함에 다른 목적이 있다.
본 발명의 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지는 실리콘 웨이퍼 기판 전면에 형성되어 외부로부터 입사된 빛을 전기적 신호로 변환하기 위한 이미지 센서; 상기 이미지 센서에서 변환된 전기 신호를 출력하기 위하여 실리콘 웨이퍼 기판상에 형성된 전극 패드; 상기 전극 패드와 인접한 영역의 다이싱 스트리트 근처에 상기 전극 패드의 면적보다 넓은 면적으로 형성된 관통을 위한 비아홀; 및 상기 전극 패드로부터 출력된 상기 전기 신호를 기판 후면으로 전달하기 위하여, 전도성 물질을 상기 관통을 위한 비아홀 내부와 상기 전극 패드 위표면까지 도금공정을 이용하여 충진함으로써, 상기 기판 전면에서 후면까지 전기적 접속을 형성한 관통 전극을 포함한다.
본 발명의 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지 제조방법은 실리콘 웨이퍼 기판 상에 이미지 센서와 전극 패드를 형성하는 단계; 상기 전극 패드 인접한 곳에 소정의 깊이로 비아홀을 형성하는 단계; 상기 비아홀 내부에 절연막을 형성하고 전도성 물질을 충진하는 단계; 상기 기판 후면을 그라인딩하여 상기 비아홀 내부에 충진된 전도성 물질을 노출하는 단계; 상기 기판 후면에 절연막을 형성하는 단계; 및 상기 전도성 물질에 솔더 범프를 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3 내지 도 21은 본 발명에 따른 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지 및 그 제조방법을 도시한 것이다.
먼저 복수의 CMOS 이미지 센서(110)와 전극 패드(120)가 형성된 실리콘 웨이퍼 기판(140) 전면에 필름(130)을 부착한다. 본 발명에 따른 필름은 PR(Photo Resist) 또는 DFR(Dry Film Resistor)를 사용할 수 있다. 필름(130)이 기판(140) 전면에 부착되면 패턴이 형성된 마스크(미도시)를 통하여 필름(130)상에 빛을 조사하고 이를 현상함으로써, 전극 패드(120)와 실리콘 웨이퍼 기판(140)의 일부 영역이 노출된 패턴을 형성한다(도 4). 본 발명의 실시예에 따르면, 전극 패드(120)는 다이싱 공정에 의하여 절단되어 제거될 영역인 사각형의 점선부분의 다이싱 스트리트(dicing street)에 형성할 수 있다. 따라서, 전기 도금을 이용하여 비아홀 내부가 금속으로 충진된 관통전극은 다이싱 스트리트와 인접한 영역까지 형성할 수 있다.
다음으로 전극 패드(120)에 인접한 영역, 즉, 다이싱 스트리트에 인접하여 노출된 실리콘 웨이퍼 기판(140) 전면을 습식 또는 건식 식각하여 수 내지 수십 마이크로의 직경과 100㎛ 내지 300㎛의 깊이를 갖는 비아홀(150)을 형성한다(도 5a). 이때, 비아홀의 한 변의 직경이 수 내지 수십 ㎛ 이므로, 그 면적은 수십 내지 최대 수천 ㎛2로써, 전극 패드(120)의 면적 보다 넓다.
본 발명의 실시예에 따르면 비아홀(150) 형성을 위한 건식식각은 딥 반응성이온 식각(Deep RIE)을 사용할 수 있다.
도 5b는 비아홀(150)이 형성된 실리콘 웨이퍼 기판(140)의 전면을 도시한 것으로 전극 패드(120)와 인접하게 비아홀(150)이 형성됨을 볼 수 있다.
비아홀(150) 내부는 건식 또는 습식을 이용하여 산화막 및 질화막 중 어느 하나 이상을 포함하는 절연막(160)을 형성한다(도 6).
절연막(160)이 형성된 비아홀(150) 내부는 전기도금을 이용하여 금속층(170)을 전극 패드(120)까지 충진함으로써, 전기적으로 접촉할 수 있도록 형성한다(도 7).
본 발명의 실시예에 따르면, 금속층(170)을 전극 패드(120)의 전면까지 도금하여 적층된 형태로 형성할 경우, 전기적으로 접촉하는 면적이 증대하기 때문에 전극 패드(120)과 도금되는 금속과의 접촉저항을 줄일 수 있다.
본 발명에 따른 금속층(170)은 전도성이 우수한 금, 구리 등과 같은 금속을 사용하는 것이 바람직하다. 또한, 도금 전 비아홀(150) 내부에 스퍼터링 등을 이용하여 소정의 두께를 갖는 시드 레이어(seed layer)를 형성한 후 도금할 수 있다.
비아홀(150) 내부가 전도성 물질로 채워지면, 실리콘 웨이퍼 기판(140) 후면 을 전도성 물질이 노출될 때까지 연마한다(도 8). 연마가 완료되면 비아홀(150)에 채워진 금속은 실리콘 웨이퍼 기판(140)을 관통하는 관통 전극(171)이 된다.
다음으로 실리콘 웨이퍼 기판(140)의 후면을 선택적으로 식각하여 관통 전극(171)이 소정의 높이로 돌출되게 형성한다(도 9).
다음으로 실리콘 웨이퍼 기판(140) 표면에 건식 또는 습식을 이용하여 산화막 및 질화막 중 어느 하나 이상으로 이루어진 절연막(180)을 형성한다(도 10). 이때 절연막의 두께는 관통 전극(171)이 돌출된 높이 정도로 형성하는 것이 바람직하다.
절연막(180)이 형성되면, PSR(190)을 코팅하고(도 11), 배선이 형성된 마스크를 이용하여 PSR(190)을 패터닝하여 관통 전극(171)을 노출시킨다(도 12). 패터닝된 PSR(190)은 큐어링 공정을 통하여 경화된다. PSR(190) 패터닝은 관통 전극(171)과 전기적으로 컨택이 되면서 관통 전극(171)으로부터 연장되는 배선을 재정렬하기 위한 것이다.
본 발명과 같이 이미지 센서 표면의 전극 패드(120)와 인접한 곳에 비아홀(150)을 형성하고 비아홀(150) 내부를 금속으로 충진한 후, 이를 실리콘 웨이퍼 기판의 배면으로 유도한 관통 전극(171)으로 형성하여 할 경우, RPCB(또는 FPCB)상에 직접 실장할 수 있어 가장 짧은 상호연결이 가능하다. 그리고 이미지 센서 표면의 전극 패드와 직접 연결된 구조를 형성함으로써, 와이어 본딩(Wire Bonding)에 의한 상호연결의 저항을 최소화할 수 있으므로 전력손실을 최소화 및 신호전달의 고속화가 가능하다.
관통 전극(171)으로부터 연장되는 배선을 형성하기 위하여 패터닝된 PSR(190) 전면에 장벽층(200)으로 BLM(Ball Limiting Metallurgy)/UBM(Under Bump Metallurgy)을 적층한다(도 13). 후 공정으로 솔더 범프(220)를 형성하는데 있어서, 장벽층(200)은 대규모 집적회로의 Al 계열의 전극 패드(120) 및 솔더 범프(220) 사이에 제공되어 관통 전극(171) 및 솔더 범프(220)간의 밀착성을 향상시키고 이들 간의 상호 확산을 방지한다. 특히, 솔더 범프(220)의 형성방법에 대하여, 장벽층(200)이 솔더 범프의 형태에 큰 영향을 주기 때문에 이와 같은 막을 BLM이라 한다.
본 발명에 따른 장벽층으로는 Cu/Cr/Cu를 사용하거나 Cr/Cu/Au를 사용할 수 있다. 일예로서, Cr층은 Al소재의 전극 패드(120)와 우수한 밀착성을 보이고, Cu 층은 솔더 범프에서 솔더의 확산을 방지하며, Au층은 Cu의 산화를 방지한다.
장벽층(200)이 증착되면, 장벽층(200) 전면을 평탄화하여 PSR(190) 상부에 형성된 장벽층(200)을 제거한다(도 14).
솔더 범프를 형성하기 위하여 PR(210)을 패터닝하여 장벽층(200)이 증착된 영역을 노출시킨다(도 15). 노출된 장벽층(200)에 솔더 페이스트(220)를 프린팅(도 16) 및, 리플로우 처리(도 17)를 한 후, PR(210)을 제거하여 볼 형태의 솔더 범프(220)를 형성한다(도 18).
다음으로 비아홀(150) 내부를 채우기 위하여 도금된 금속층(170)을 PR 또는 DFR(130)이 노출될 까지 평탄화한다(도 19). 그리고 노출된 PR 또는 DFR(130)을 제거한 후, 절단선(a-a`)을 따라 다이싱(도 20)하여 낱개의 칩으로 분리하면, 비아홀 을 이용한 웨이퍼 레벨 패키징된 이미지 센서가 완성된다(도 21).
본 발명에 따르면, 이미지 센서를 보호하기 위하여 사용하던 종래의 커버 글라스를 사용하지 않기 위하여 PR 또는 DFR을 사용하여 전면을 코팅한 후, 마지막 개별 칩으로 형성하기 위한 다이싱 공정 전에 제거한다. 따라서, 커버 글라스를 사용함에 따른 광손실을 막을 수 있어, 이미지 센서의 감도 및 화질의 저하를 저감할 수 있다. 특히, 커버 글라스를 사용하지 않고, 실리콘 웨이퍼 기판의 후면을 연마함으로써, 패키징된 이미지 센서의 전체 두께를 200㎛~300㎛로 얇게 처리하여 이를 이용한 카메라 모듈의 초 소형화(높이 최소, 가로 x 세로 : Chip scale)가 가능하다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명의 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지 및 그 제조방법은 이미지 센서를 보호하기 위한 커버 글라스를 사용하지 않아 패키징의 두께를 줄일수 있고 저가격화를 실현할 수 있는 효과가 있다.
그리고 전극 패드가 형성된 실리콘 웨이퍼 기판에 비아홀을 형성하고 전극을 충진하여 실리콘 웨이퍼 기판의 배면으로 전극을 유도함으로써, 배선의 길이를 최 소화함에 따른 전력손실 방지와 신호전달의 고속화를 실현할 수 있는 장점이 있다.
특히, 커버 글라스에 의한 광 손실이 없어 고해상도에 따른 이미지 센서의 소형화에도 이미지 센서의 감도저하를 막을 수 있는 현저하고도 유리한 효과가 있다.
Claims (11)
- 실리콘 웨이퍼 기판 전면에 형성되어 외부로부터 입사된 빛을 전기적 신호로 변환하기 위한 이미지 센서;상기 이미지 센서에서 변환된 전기 신호를 출력하기 위하여 실리콘 웨이퍼 기판상에 형성된 전극 패드;상기 전극 패드와 인접한 영역의 다이싱 스트리트 근처에 상기 전극 패드의 면적보다 넓은 면적으로 형성된 관통을 위한 비아홀; 및상기 전극 패드로부터 출력된 상기 전기 신호를 기판 후면으로 전달하기 위하여, 전도성 물질을 상기 관통을 위한 비아홀 내부와 상기 전극 패드 위표면까지 도금공정을 이용하여 충진함으로써, 상기 기판 전면에서 후면까지 전기적 접속을 형성한 관통 전극을 포함하는 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 관통전극은 상기 전극 패드와 인접한 곳을 기판 전면으로부터 식각하여 형성된 비아홀에 전도성 물질을 충진하여 형성한 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지.
- 제2항에 있어서,상기 전도성 물질은 비아홀 내부로부터 상기 전극 패드의 일측면 영역 및 전 극 패드의 일측면 영역의 전면과 전극 패드의 전면을 포함한 영역 중 어느 하나에 형성되는 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지.
- 제3항에 있어서,상기 비아홀의 바닥과 벽면은 실리콘 산화막이 형성된 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지.
- 제4항에 있어서,상기 비아홀 내부는 도금 공정을 이용하여 전도성 물질을 충진하는 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지.
- 제2항에 있어서,상기 비아홀의 깊이는 100㎛ 내지 300㎛인 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지.
- 실리콘 웨이퍼 기판 상에 이미지 센서와 전극 패드를 형성하는 단계;상기 전극 패드 인접한 곳에 비아홀을 형성하는 단계;상기 비아홀 내부에 절연막을 형성하고 전도성 물질을 충진하는 단계;상기 기판 후면을 그라인딩하여 상기 비아홀 내부에 충진된 전도성 물질을 노출하는 단계;상기 기판 후면에 절연막을 형성하는 단계; 및상기 전도성 물질에 솔더 범프를 형성하는 단계를 포함하는 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지의 제조방법.
- 제7항에 있어서, 상기 비아홀을 형성하는 단계는이미지 센서와 전극 패드가 형성된 실리콘 웨이퍼 기판 전면에 필름을 부착하는 단계;상기 필름을 패터닝하여 상기 전극 패드와 상기 실리콘 웨이퍼 기판의 일부를 노출하는 단계; 및상기 전극 패드의 인접한 실리콘 웨이퍼 기판을 식각하는 단계를 포함하는 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지의 제조방법.
- 제7항에 있어서, 상기 솔더 범프를 형성하는 단계는,상기 기판 후면에 PSR을 도포하고 패터닝하는 단계;상기 PSR 전면에 장벽층을 증착하는 단계;상기 장벽층을 평탄화하여 PSR을 노출하는 단계;PR을 도포한 후, 패터닝하여 상기 장벽층을 노출하는 단계;상기 장벽층에 솔더 페이스트를 도포하는 단계; 및상기 솔더 페이스트에 리플로우 공정을 하는 단계를 포함하는 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지의 제조방법.
- 제8항에 있어서,상기 필름은 PR 또는 감광성 필름(DFR:Dry Film Resist)을 이용하는 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지의 제조방법.
- 제7항에 있어서,상기 비아홀의 깊이는 100㎛ 내지 300㎛인 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 패키지의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070049202A KR100897761B1 (ko) | 2007-05-21 | 2007-05-21 | 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 |
| PCT/KR2008/002837 WO2008143461A2 (en) | 2007-05-21 | 2008-05-21 | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same |
| TW097118768A TW200926376A (en) | 2007-05-21 | 2008-05-21 | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070049202A KR100897761B1 (ko) | 2007-05-21 | 2007-05-21 | 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080102580A KR20080102580A (ko) | 2008-11-26 |
| KR100897761B1 true KR100897761B1 (ko) | 2009-05-15 |
Family
ID=40288247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070049202A KR100897761B1 (ko) | 2007-05-21 | 2007-05-21 | 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100897761B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9406580B2 (en) * | 2011-03-16 | 2016-08-02 | Synaptics Incorporated | Packaging for fingerprint sensors and methods of manufacture |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221357A (ja) | 2003-01-15 | 2004-08-05 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2007067017A (ja) * | 2005-08-29 | 2007-03-15 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-05-21 KR KR1020070049202A patent/KR100897761B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221357A (ja) | 2003-01-15 | 2004-08-05 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2007067017A (ja) * | 2005-08-29 | 2007-03-15 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080102580A (ko) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100608420B1 (ko) | 이미지 센서 칩 패키지 및 그 제조방법 | |
| US9373660B2 (en) | Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board | |
| US20190244997A1 (en) | Methods and Apparatus for Sensor Module | |
| KR102460077B1 (ko) | 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈 | |
| KR101032182B1 (ko) | 반도체 패키지 및 카메라 모듈 | |
| US8513756B2 (en) | Semiconductor package and manufacturing method for a semiconductor package as well as optical module | |
| US20080055438A1 (en) | Image sensor package, related method of manufacture and image sensor module | |
| KR101420934B1 (ko) | Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
| US20080217715A1 (en) | Wafer Level Package Using Silicon Via Contacts for Cmos Image Sensor and Method of Fabricating the Same | |
| JP2006216935A (ja) | ウェーハレベルのイメージセンサーモジュール及びその製造方法 | |
| KR101931307B1 (ko) | 반도체 장치, 제조 방법 및 전자 장치 | |
| JP2008130603A (ja) | イメージセンサ用ウェハレベルパッケージ及びその製造方法 | |
| US11282879B2 (en) | Image sensor packaging method, image sensor packaging structure, and lens module | |
| US7605404B2 (en) | Image pickup device and method of manufacturing the same | |
| TWI442535B (zh) | 電子元件封裝體及其製作方法 | |
| JP2009267122A (ja) | 半導体装置 | |
| US7888157B2 (en) | Image sensor chip package method | |
| WO2008143461A2 (en) | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same | |
| US9530818B2 (en) | Image sensor integrated circuit package with reduced thickness | |
| KR100664316B1 (ko) | 이미지 센서 패키지, 고체촬상장치 및 그 제조방법 | |
| KR100903553B1 (ko) | 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| KR100897761B1 (ko) | 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 | |
| KR100572487B1 (ko) | 이미지 센서 패키지 및 그 제조방법 | |
| KR100652955B1 (ko) | 이미지 센서 패키지 제조방법 | |
| CN111009542B (zh) | 一种封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |