KR100903553B1 - 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 - Google Patents
관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100903553B1 KR100903553B1 KR1020070056453A KR20070056453A KR100903553B1 KR 100903553 B1 KR100903553 B1 KR 100903553B1 KR 1020070056453 A KR1020070056453 A KR 1020070056453A KR 20070056453 A KR20070056453 A KR 20070056453A KR 100903553 B1 KR100903553 B1 KR 100903553B1
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- image sensor
- substrate
- silicon
- forming
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 57
- 239000010703 silicon Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000000227 grinding Methods 0.000 claims abstract description 3
- 238000007747 plating Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 229910052718 tin Inorganic materials 0.000 claims 1
- 239000006059 cover glass Substances 0.000 abstract description 9
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 abstract 9
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005498 polishing Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 전극 패드와 인접한 곳에 비아홀과 비아홀을 금속으로 충진한 관통 전극을 실리콘 웨이퍼 기판의 배면으로 유도한 후, 솔더 범프를 형성함으로써, 기판 후면에서 전극배선의 재배치를 위한 공정을 생략하고, 공정단계를 간소화하고 이로부터 공정의 단가를 줄이기 위한 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법을 제공함에 목적이 있다.
본 발명은 DFR 또는 PR을 이용한 패터닝 공정을 이용함으로써, 이미지 센서를 보호하기 위한 커버 글라스의 사용하지 않아 광 손실을 줄이고 감도를 향상시킨 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법을 제공함에 다른 목적이 있다.
본 발명의 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지는 실리콘 웨이퍼 기판 전면에 형성되어 외부로부터 입사된 빛을 전기적 신호로 변환하기 위한 이미지 센서; 상기 이미지 센서에서 변환된 전기 신호를 출력하기 위하여 상기 실리콘 웨이퍼 기판상에 형성된 전극 패드; 절단선 부근에 상기 전극 패드와 인접하게 형성된 비아홀 내부를 전도성 물질로 충진하여 상기 전극 패드의 상면과 접하게 형성된 관통전극; 및 상기 관통 전극상에 형성된 범프를 포함한다.
본 발명의 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법은 실리콘 웨이퍼 기판 상에 이미지 센서와 전극 패드를 형성하는 단계; 상기 전극 패드 인접한 곳에 비아홀을 형성하는 단계; 상기 비아홀 내부에 절연막을 형성하고 전도성 물질을 충진하는 단계; 상기 기판 후면을 그라인딩하여 상기 비아홀 내부에 충진된 전도성 물질을 노출하는 단계; 상기 기판 후면에 절연막을 형성하는 단계; 및 상기 전도성 물질에 범프를 형성하는 단계를 포함한다.
실리콘, CMOS, 이미지, 센서, 패키징, 웨이퍼, 레벨
Description
도 1 및 도 2는 종래 기술에 따른 패키징된 이미지 센서,
도 3 내지 도 16은 본 발명의 일실시예에 따른 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 공정 흐름도,
도 17 내지 도 21은 본 발명의 다른 실시예에 따른 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 공정 흐름도,
*도면의 주요 부분에 대한 설명*
110: 이미지 센서 120: 전극 패드
130: 필름 140: 실리콘 웨이퍼 기판
150: 비아홀 160: 절연막
170: 금속층 190: PSR
200: 스터드 범프 220: 솔더 페이스트
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 개인 휴대용 단말기 및 이동통신 단말기등과 같은 휴대용 기기에 내장하기 위한 카메라 모듈용 실리콘 이미지 센서의 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것이다.
CCD 와 CMOS 와 같은 실리콘 이미지 센서는 휴대폰, 개인 휴대단말기(PDA)용 카메라로 널리 사용되고 있다. 최근 휴대폰은 전체 두께를 획기적으로 줄여 휴대하기에 편리하도록 개발 생산되고 있다. 휴대폰이 두께가 얇아지면서 다수의 부품들이 소형, 박형으로 요구되고 있다. 휴대폰용 카메라 모듈은 전체 높이를 가능한 한 낮게, 가로×세로 사이즈도 가능한 한 센서 칩 사이즈로 제조하는 것이 요구된다.
이러한 이미지 센서 칩의 패키지 공정의 마지막은 인쇄회로기판 상부에 본딩을 함으로써, 패키징된 이미지 센서를 카메라 모듈화하는 것이다.
모듈화하는 방법으로는 와이어 본딩, ACF를 이용한 본딩 그리고 웨이퍼 레벨 CSP(Chip Scale Package)가 있다.
그러나 이미지 센서는 이미지 센싱 창과 센싱 창에서 출력된 전기적 신호를 입/출력하기 위한 전극 패드가 동일면에 형성되어 있어 일반적인 방법으로는 이미지 센서의 모듈화하기가 어렵다. 따라서, PCB상에 다이(Die) 본딩, 와이어 본딩(wire bonding) 방법 등을 통하여 카메라를 모듈화하는 공정이 필요하다. 그러나 이러한 공정은 카메라 모듈의 사이즈와 높이가 증가하여 더욱 두께가 얇아지고, 점점 소형화되어가는 휴대용 기기에 내장하기가 어렵다는 단점이 있다.
이러한 사이즈 문제를 해결하는 다른 모듈화 방법은 웨이퍼 레벨(Wafer level)의 칩 스케일 패키지(CSP:Chip Scale Package)이다.
이미지 센서의 WL-CSP(Wafer Level - Chip Scale Package) 방식은 이방성 전도성 필름을 이용하여 센서 칩과 연질 및 경질 인쇄회로기판 (FPCB:Flexible Print Circuit Board or RPCB:Rigid Print Circuit Board)을 본딩하는 것으로서, 웨이퍼 레벨에서 센서 칩에 형성된 전극 패드위에 스터드 범프를 형성한다. 다음으로, 센서 칩에 형성된 센싱부에 대응하는 크기로 이방성 전도성 필름과 FPCB에 구멍을 형성하여 센서 칩, 이방성 전도성 필름 그리고 FPCB를 적층한 후, 열과 압력을 가하여 본딩하여 최종적으로 카메라 모듈로 형성한다. 그러나 이방성 전도성 필름을 이용한 본딩 방법으로는 센서 표면에 형성된 스터드 범프 패드(stud bump Pad)에 이방성 전도성 필름을 이용하여 접착하므로 FPCB 제작시에 미세 배선이 필요하고, FPCB에 구멍을 내어 창을 형성할 때 발생한 파편이 잔류하여 모듈의 조립 수율을 떨어뜨리는 등 문제점이 있다. 특히, ACF에 창을 형성하는 것과 이를 이용하여 이미지 센서와 FPCB를 프리본딩(Pre-bonding)하는 과정은 자동화 공정이 어려워 작업자가 직접 공정에 참여함으로써, 생산효율을 저하하는 단점이 있다.
도 1은 종래의 웨이퍼 레벨 칩 스케일 패키지징 처리된 이미지 센서의 단면을 도시한 것이다.
실리콘 웨이퍼(210) 전면에 전극 패드(220)와 마이크로 렌즈(미도시)가 형성된 이미지 센서(230)가 형성되어 있고, 상부에는 커버 글라스(240)가 부착되어 있다. 실리콘 웨이퍼(210) 후면은 소정의 두께로 연마한 후, 후면으로부터 식각하여 실리콘 기판(210)의 전면에 형성된 전극 패드(220)가 노출될까지 비아홀(270)을 형성한다. 비아홀(270) 내부는 도금을 이용하여 금속을 채워넣고 솔더볼(250)을 형성하고 다이싱(260)함으로써, 패키징된 이미지 센서가 완성된다.
이러한 이미지 센서의 경우, 그러나 전극 패드(220)가 위치한 곳의 실리콘 웨이퍼(210) 후면으로부터 정확하게 비아홀(270)을 형성하는 것이 용이하지 않고 파티클로부터 센서를 보호 및 제조 공정의 용이함을 위하여 커버 글라스를 부착함에 따른 광손실이 발생함으로써, 센서의 감도가 저하되는 단점이 있다.
도 2는 종래의 또 다른 패키징 처리된 이미지 센서의 단면도이다.
기판 후면으로부터 전극패드가 형성된 곳까지 정확하게 비아홀을 형성하기 위하여 기판 전면으로부터 비아홀을 형성한 후, 절연막을 형성한다. 절연막이 형성되면, 도금 공정을 이용하여 금속을 충진하고 기판 후면을 연마하여 충진된 금속을 노출시켜 스터드 범프의 형태로 형성한다. 다음으로 PSR을 도포한 후 패터닝 공정을 하여 배선을 재배치한다. 패터닝된 PSR을 큐어링한 후 장벽층을 증착하고 통상적인 솔더 볼 범프를 형성하기 위한 공정을 진행한다. 그러나 솔더 범프의 재배치를 위한 PSR의 패터닝 공정이 추가됨으로써, 생산되는 제품의 단가가 상승하는 단점이 있다.
본 발명은 전극 패드와 인접한 곳에 비아홀과 비아홀을 금속으로 충진한 관통 전극을 실리콘 웨이퍼 기판의 배면으로 유도한 후, 솔더 범프를 형성함으로써, 기판 후면에서 전극배선의 재배치를 위한 공정을 생략하고, 공정단계를 간소화하고 이로부터 공정의 단가를 줄이기 위한 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법을 제공함에 목적이 있다.
본 발명은 DFR 또는 PR을 이용한 패터닝 공정을 이용함으로써, 이미지 센서를 보호하기 위한 커버 글라스의 사용하지 않아 광 손실을 줄이고 감도를 향상시킨 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법을 제공함에 다른 목적이 있다.
본 발명의 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지는 실리콘 웨이퍼 기판 전면에 형성되어 외부로부터 입사된 빛을 전기적 신호로 변환하기 위한 이미지 센서; 상기 이미지 센서에서 변환된 전기신호를 출력하기 위하여 상기 실리콘 웨이퍼 기판 상에 형성된 전극패드; 다이싱 스트리트근처의 상기 전극패드와 인접한 영역에 상기 기판 전면으로부터 식각하여 형성된 관통 비아홀; 및 상기 관통 비아홀 내부와 상기 전극패드의 위 표면에 시드 층을 형성한 후, 도금공정을 이용하여 상기 관통 비아홀과 상기 전극패드의 위 표면까지 도체금속 물질을 충진 함으로써, 상기 기판 전면에서 후면으로 상기 전극패드와 상기 기판 후면에 형성된 범프사이에 전기적 접촉을 형성한 관통 전극을 포함한다.
본 발명의 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법은 실리콘 웨이퍼 기판 상에 이미지 센서와 전극 패드를 형성하는 단계; 상기 전극 패드 인접한 곳에 비아홀을 형성하는 단계; 상기 비아홀 내부에 절연막을 형성하고 전도성 물질을 충진하는 단계; 상기 기판 후면을 그라인딩하여 상기 비아홀 내부에 충진된 전도성 물질을 노출하는 단계; 상기 기판 후면에 절연막을 형성하는 단계; 및 상기 전도성 물질에 범프를 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3 내지 도 17은 본 발명의 일실시예에 따른 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법을 도시한 것이다.
먼저 실리콘 기판(140) 상부는 에피층(141)에 센서가 형성되어 있고, 센서의 개별 화소 위에는 유기물 소재의 마이크로 렌즈(미도시)가 형성된 CMOS 이미지 센서(110)와 전극 패드(120)가 다수 형성되어 있다. 먼저, 기판(140) 전면에 필름(130)을 부착한다.
본 발명에 따른 필름은 PR(Photo Resist) 또는 DFR(Dry Film Resistor)를 사 용할 수 있다. 필름(130)이 기판(140) 전면에 부착되면 패턴이 형성된 마스크(미도시)를 통하여 필름(130)상에 빛을 조사하고 이를 현상함으로써, 전극 패드(120)와 실리콘 웨이퍼 기판(140)의 일부 영역이 노출된 패턴을 형성한다(도 4). 점선부분은 다이싱 공정에 의하여 절단되어 제거될 영역을 나타낸다.
다음으로 전극 패드(120)의 중앙 또는 인접한 영역에 노출된 실리콘 웨이퍼 기판(140) 전면을 습식 또는 건식 식각하여 수 내지 수십 마이크로의 직경과 100㎛ 내지 300㎛의 깊이를 갖는 비아홀(150)을 형성한다(도 5a).
본 발명의 실시예에 따르면 비아홀(150) 형성을 위한 건식식각은 딥 반응성이온 식각(Deep RIE)을 사용할 수 있다.
도 5b는 비아홀(150)이 형성될 실리콘 웨이퍼 기판(140)의 전면을 도시한 것으로 전극 패드(120)와 인접하게 비아홀(150)이 형성됨을 볼 수 있다.
비아홀(150) 내부는 저온 CVD, 건식 또는 습식을 이용하여 산화막 및 질화막 중 어느 하나 이상을 포함하는 절연막을 형성한다(도 6).
절연막이 형성된 비아홀(150) 내부는 도금 공정을 이용하여 금속층(170)을 전극 패드(120)까지 충진함으로써, 전기적으로 접촉할 수 있도록 형성한다(도 7).
본 발명의 실시예에 따르면, 금속층(170)을 전극 패드(120)의 전면까지 도금하여 적층된 형태로 형성할 경우, 전기적으로 접촉하는 면적이 증대하기 때문에 전극 패드(120)와 도금으로 형성된 금속층(170)과의 접촉저항을 줄일 수 있다.
본 발명에 따른 금속층(170)은 전도성이 우수한 금, 구리 등과 같은 금속을 사용하는 것이 바람직하다. 또한, 도금 전 비아홀(150) 내부에 스퍼터링 등을 이용 하여 소정의 두께를 갖는 시드 레이어(seed layer)를 형성한 후 도금할 수 있다.
비아홀(150) 내부가 전도성 물질로 채워지면, 실리콘 웨이퍼 기판(140) 후면을 전도성 물질이 노출될 때까지 연마한다(도 8).
연마가 완료되면 비아홀(150)에 채워진 금속은 실리콘 웨이퍼 기판(140)을 관통하는 관통 전극(171)이 된다.
다음으로 실리콘 웨이퍼 기판(140)의 후면을 선택적으로 식각하여 관통 전극(171)이 소정의 높이로 돌출되게 형성한다(도 9).
본 발명에 따르면 전도성 물질의 높이가 50㎛이하로 노출될 때까지 식각할 수 있으며, 보다 바람직하게는 10㎛ 이하로 식각하는 것이 것이 바람직하다.
다음으로 실리콘 웨이퍼 기판(140) 후면에 건식 또는 습식을 이용하여 산화막 및 질화막 중 어느 하나 이상으로 이루어진 절연막(180)을 형성한다(도 10). 이때 절연막의 두께는 관통 전극(171)이 돌출된 높이 또는 그 이하로 형성하는 것이 바람직하다.
절연막(180)이 형성되면, PSR(190)을 코팅 후, 패터닝하여 관통 전극(171)을 노출시킨다(도 11). 패터닝된 PSR(190) 전면에 PR(210)을 코팅한 후 패터닝하여 관통 전극(171)을 노출시킨다(도 12).
본 발명과 같이 이미지 센서 표면의 전극 패드(120)와 인접한 곳에 비아홀(150)을 형성하고 비아홀(150) 내부를 금속으로 충진한 후, 이를 실리콘 웨이퍼 기판의 배면으로 유도한 관통 전극(171)으로 형성하여 할 경우, RPCB(또는 FPCB)상에 직접 실장할 수 있어 가장 짧은 상호연결이 가능하다. 그리고 이미지 센서 표면 의 전극 패드와 직접 연결된 구조를 형성함으로써, 와이어 본딩(Wire Bonding)에 의한 상호연결의 저항을 최소화할 수 있으므로 전력손실을 최소화 및 신호전달의 고속화가 가능하다.
솔더 범프를 형성하기 위하여 솔더 페이스트(220)을 스크린 프린팅 기법을 이용하여 패터닝된 PSR 및 PR 사이로 노출된 관통 전극(171)에 프린팅한다(도 13). 다음으로 솔더 페이스트(220)를 리플로우 처리(도 14)를 한다. 솔더 페이스트가 볼 형태의 범프로 형성되면, 기판 후면의 PR(210)을 제거하고 기판 전면에 비아홀(150) 내부를 채우기 위하여 도금된 금속층(170)을 필름(130)이 노출될 까지 평탄화한 후, 필름(170)을 제거한다(도 15).
본 발명의 실시예에 따르면, 솔더 페이스트를 리플로우 처리하여 볼의 형태를 갖는 범프로 형성한 다음 범프 표면을 세정 및 평탄화 처리를 함으로써, 분순물 제거와 표면적 증대에 따른 전도성 향상을 기대할 수 있다.
필름(170)을 제거한 후, 절단선(a-a`)을 따라 다이싱하여 낱개의 칩으로 분리하면, 비아홀을 이용한 웨이퍼 레벨 칩 스케일 패키징이 처리된 이미지 센서가 완성된다(도 16).
본 발명에 따르면, 이미지 센서를 보호하기 위하여 사용하던 종래의 커버 글라스를 사용하지 않기 위하여 PR 또는 DFR을 포함하는 필름을 사용하여 전면을 코팅한 후, 마지막 개별 칩으로 형성하기 위한 다이싱 공정 전에 제거한다. 따라서, 커버 글라스를 사용함에 따른 광손실을 막을 수 있어, 이미지 센서의 감도 및 화질의 저하를 저감할 수 있다. 특히, 커버 글라스를 사용하지 않고, 실리콘 웨이퍼 기판의 후면을 연마함으로써, 패키징된 이미지 센서의 전체 두께를 100㎛~300㎛로 얇게 처리하여 이를 이용한 카메라 모듈의 초 소형화(높이 최소, 가로 x 세로 : Chip scale)가 가능하다.
도 17 내지 도 21은 본 발명의 다른 실시예에 따른 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법을 도시한 것이다.
앞서 기술한 도 8의 실리콘 기판의 후면을 비아홀에 충진된 금속이 노출됨으로써, 관통 전극으로 형성될 때까지 연마한다. 연마가 완료되면 실리콘 기판만 선택적으로 식각한다.
본 발명에 따르면 관통 전극의 높이가 50㎛ 이하로 식각할 수 있으며, 보다 바람직하게는 10㎛ 내지 30㎛정도 노출될때까지 식각한 후, 절연막을 형성한다(도 17).
다음으로 PSR(190)을 도포한 후 패터닝하여 관통 전극(171)을 노출시키고(도 18), 관통 전극(171)상에 도금 공정을 이용하여 Cu/Sn/Au로 이루어진 스터드 범프(200)를 형성한다. 이때 스터드 범프(200)의 높이는 PSR(190)보다 높게 형성한다(도 19).
스터드 범프(200)가 형성되면, 기판 전면에 있는 금속층(170)을 평탄화하고 필름(130)을 제거한다(도 20). 다음으로 다이싱 후 낱개의 이미지 센서 칩으로 형성한다(도 21).
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설 명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명의 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법은 이미지 센서를 보호하기 위한 커버 글라스를 사용하지 않아 패키징의 두께를 줄일 수 있고 저가격화를 실현할 수 있는 효과가 있다.
그리고 전극 패드가 형성된 실리콘 웨이퍼 기판에 비아홀을 형성하고 전극을 충진하여 실리콘 웨이퍼 기판의 배면으로 전극을 유도함으로써, 배선의 길이를 최소화함에 따른 전력손실 방지와 신호전달의 고속화를 실현할 수 있는 장점이 있다.
특히, 커버 글라스에 의한 광 손실이 없어 고해상도에 따른 이미지 센서의 소형화에도 이미지 센서의 감도저하를 막을 수 있는 현저하고도 유리한 효과가 있다.
Claims (15)
- 실리콘 웨이퍼 기판 전면에 형성되어 외부로부터 입사된 빛을 전기적 신호로 변환하기 위한 이미지 센서;상기 이미지 센서에서 변환된 전기신호를 출력하기 위하여 상기 실리콘 웨이퍼 기판 상에 형성된 전극패드;다이싱 스트리트근처의 상기 전극패드와 인접한 영역에 상기 기판 전면으로부터 식각하여 형성된 관통 비아홀; 및상기 관통 비아홀 내부와 상기 전극패드의 위 표면에 시드 층을 형성한 후, 도금공정을 이용하여 상기 관통 비아홀과 상기 전극패드의 위 표면까지 도체금속 물질을 충진 함으로써, 상기 기판 전면에서 후면으로 상기 전극패드와 상기 기판 후면에 형성된 범프사이에 전기적 접촉을 형성한 관통 전극을 포함하는 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 삭제
- 제1항에 있어서,상기 범프는 솔더 볼 범프 및 스터드 범프 중 어느 하나인 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 삭제
- 제1항에 있어서,상기 비아홀의 바닥과 벽면은 실리콘 산화막이 형성된 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 제1항에 있어서,상기 도체금속은 도금 공정에 의하여 상기 비아홀 내부에 충진되는 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 제5항에 있어서,상기 비아홀의 깊이는 100㎛ 내지 300㎛인 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지.
- 실리콘 웨이퍼 기판상에 이미지 센서와 전극 패드를 형성하는 단계;상기 이미지 센서와 전극 패드가 형성된 기판 전면에 필름을 형성하는 단계;상기 필름을 패터닝하여 절단선 부근에 형성된 상기 전극 패드와 상기 기판의 일부를 노출하는 단계;상기 절단선 부근에 상기 전극 패드와 인접한 영역에 상기 기판을 식각하여 비아홀을 형성하는 단계;상기 비아홀 내부에 절연막을 형성하고 전도성 물질을 충진하는 단계;상기 기판 후면을 그라인딩하여 상기 비아홀 내부에 충진된 전도성 물질을 노출하는 단계;상기 기판 후면을 식각한 후, 상기 전도성 물질을 제외한 상기 기판 후면에 절연막을 형성하는 단계; 및상기 전도성 물질에 범프를 형성하는 단계를 포함하는 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제8항에 있어서,상기 식각은 50㎛ 이하인 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 삭제
- 제8항에 있어서, 상기 범프를 형성하는 단계는,상기 기판 후면에 PSR을 패터닝하여 상기 전도성 물질을 노출시키는 단계;상기 PSR 전면에 PR을 패터닝하여 상기 전도성 물질을 노출시키는 단계;상기 전도성 물질에 솔더 페이스트를 도포하는 단계;상기 솔더 페이스트에 리플로우 공정을 하여 솔더 볼 범프를 형성하는 단계상기 솔더 볼 펌프를 세정하는 단계; 및상기 솔더 볼 범프의 표면을 평탄화는 단계를 포함하는 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제8항에 있어서, 상기 범프를 형성하는 단계는,상기 기판 후면에 PSR을 패터닝하여 상기 전도성 물질을 노출시키는 단계;상기 PSR 전면에 PR을 패터닝하여 상기 전도성 물질을 노출시키는 단계; 및상기 전도성 물질에 스터드 범프를 형성하는 단계를 포함하는 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제12항에 있어서,상기 스터드 범프는 Cu, Sn 및 Au 중 어느 하나 이상으로 적층하여 형성된 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제8항에 있어서,상기 필름은 PR 또는 감광성 필름(DFR:Dry Film Resist)을 이용하는 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제8항에 있어서,상기 비아홀의 깊이는 100㎛ 내지 300㎛인 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070056453A KR100903553B1 (ko) | 2007-06-11 | 2007-06-11 | 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
| PCT/KR2008/002837 WO2008143461A2 (en) | 2007-05-21 | 2008-05-21 | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same |
| TW097118768A TW200926376A (en) | 2007-05-21 | 2008-05-21 | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070056453A KR100903553B1 (ko) | 2007-06-11 | 2007-06-11 | 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080108644A KR20080108644A (ko) | 2008-12-16 |
| KR100903553B1 true KR100903553B1 (ko) | 2009-06-23 |
Family
ID=40368220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070056453A KR100903553B1 (ko) | 2007-05-21 | 2007-06-11 | 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100903553B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101077186B1 (ko) | 2009-08-19 | 2011-10-27 | 박태석 | 인터포저를 이용한 반도체 패키지 제조방법 |
| US8531580B2 (en) | 2010-07-05 | 2013-09-10 | Samsung Electronics Co., Ltd. | Imaging device including a plurality of imaging units |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102441577B1 (ko) * | 2015-08-05 | 2022-09-07 | 삼성전자주식회사 | 패드 구조체를 갖는 반도체 소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050093752A (ko) * | 2005-09-02 | 2005-09-23 | 한국과학기술원 | 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법 |
| KR20060111305A (ko) * | 2005-04-22 | 2006-10-27 | 스텝시스템주식회사 | 관통전극을 통해 웨이퍼 하면에 외부접속단자를 형성시킨웨이퍼 레벨 칩스케일 패키지 제조방법 |
-
2007
- 2007-06-11 KR KR1020070056453A patent/KR100903553B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060111305A (ko) * | 2005-04-22 | 2006-10-27 | 스텝시스템주식회사 | 관통전극을 통해 웨이퍼 하면에 외부접속단자를 형성시킨웨이퍼 레벨 칩스케일 패키지 제조방법 |
| KR20050093752A (ko) * | 2005-09-02 | 2005-09-23 | 한국과학기술원 | 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101077186B1 (ko) | 2009-08-19 | 2011-10-27 | 박태석 | 인터포저를 이용한 반도체 패키지 제조방법 |
| US8531580B2 (en) | 2010-07-05 | 2013-09-10 | Samsung Electronics Co., Ltd. | Imaging device including a plurality of imaging units |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080108644A (ko) | 2008-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180149B2 (en) | Semiconductor package with through-hole | |
| US9214592B2 (en) | Method of making interposer package for CMOS image sensor | |
| KR101032182B1 (ko) | 반도체 패키지 및 카메라 모듈 | |
| KR100755165B1 (ko) | 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법 | |
| KR100738653B1 (ko) | 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법 | |
| KR100608420B1 (ko) | 이미지 센서 칩 패키지 및 그 제조방법 | |
| KR101420934B1 (ko) | Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
| KR100790996B1 (ko) | 이미지 센서 패키지, 그 제조 방법 및 이를 포함하는이미지 센서 모듈 | |
| JP4660259B2 (ja) | 半導体装置の製造方法 | |
| EP2592654A1 (en) | Imaging device, and method for manufacturing imaging device | |
| JP2008130603A (ja) | イメージセンサ用ウェハレベルパッケージ及びその製造方法 | |
| TWI442535B (zh) | 電子元件封裝體及其製作方法 | |
| US20200343284A1 (en) | Image sensor packaging method, image sensor packaging structure, and lens module | |
| WO2008143461A2 (en) | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same | |
| TWI525805B (zh) | 低輪廓影像感測器 | |
| KR100903553B1 (ko) | 관통 비아홀 연결에 의한 실리콘 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| KR100664316B1 (ko) | 이미지 센서 패키지, 고체촬상장치 및 그 제조방법 | |
| JP4271904B2 (ja) | 固体撮像装置の製造方法 | |
| KR100922837B1 (ko) | 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
| KR100652955B1 (ko) | 이미지 센서 패키지 제조방법 | |
| KR100572487B1 (ko) | 이미지 센서 패키지 및 그 제조방법 | |
| KR101020876B1 (ko) | 관통홀 상호 연결에 의한 반도체 소자의 웨이퍼 레벨 칩스케일 패키지 및 제조방법 | |
| CN111009542B (zh) | 一种封装方法及封装结构 | |
| KR100897761B1 (ko) | 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 | |
| KR101077186B1 (ko) | 인터포저를 이용한 반도체 패키지 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |