JP2011077221A - 半導体レーザ及びその高周波特性測定方法 - Google Patents

半導体レーザ及びその高周波特性測定方法 Download PDF

Info

Publication number
JP2011077221A
JP2011077221A JP2009225842A JP2009225842A JP2011077221A JP 2011077221 A JP2011077221 A JP 2011077221A JP 2009225842 A JP2009225842 A JP 2009225842A JP 2009225842 A JP2009225842 A JP 2009225842A JP 2011077221 A JP2011077221 A JP 2011077221A
Authority
JP
Japan
Prior art keywords
electrode
layer
contact
semiconductor laser
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009225842A
Other languages
English (en)
Inventor
Satoshi Miyamura
悟史 宮村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2009225842A priority Critical patent/JP2011077221A/ja
Publication of JP2011077221A publication Critical patent/JP2011077221A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】実装の際にワイヤボンディングが不要でオーミック抵抗が低く、チップ状態で高周波特性の測定が可能な半導体レーザとその高周波特性測定方法を提供する。
【解決手段】第1クラッド層20、活性層30、電流ブロック部40、第2クラッド層50、コンタクト層60、第1オーミック電極70、第2オーミック電極76、絶縁膜64、第1コンタクト電極80、貫通電極90及び第2コンタクト電極86を備えて構成される。第1コンタクト電極は、絶縁膜上に形成されていて、第1オーミック電極と電気的に接続されている。貫通電極は、第1クラッド層、電流ブロック部、第2クラッド層及びコンタクト層を貫通する貫通孔内に形成されていて、第2オーミック電極と電気的に接続されている。第2コンタクト電極は絶縁膜上に形成されていて、貫通電極と電気的に接続されている。第1コンタクト電極は第2コンタクト電極を挟む位置に電極パッド84を有している。
【選択図】図1

Description

この発明は、半導体レーザ、特にコンタクト電極を同一面側に設ける半導体レーザと、その高周波特性測定方法に関する。
半導体レーザは、例えば、n型基板の第1主表面側に、下部クラッド層、活性層、p型の上部クラッド層及びコンタクト層を順に備えて構成される。また、n型基板の第2主表面上と、コンタクト層上とに、それぞれオーミック電極が形成され、さらに、オーミック電極上に、コンタクト電極が形成されている(例えば、特許文献1参照)。
半導体レーザをキャリアに搭載する場合、上述したチップの両面にコンタクト電極が形成されている構成では、一方のコンタクト電極に対して、ワイヤボンディングが必要になる。ここで、ワイヤボンディングを用いると、チップの小型化が困難となる。また、ワイヤによる寄生リアクタンスの影響が大きくなり、高速変調できないという問題がある。
また、両面のコンタクト電極間にチップの厚み分の段差があるため、高周波でのインピーダンス整合が困難であり、その結果、チップ状態で高周波特性が正確に測定できないという問題がある。
なお、チップ状態での高周波特性の測定を行うための技術として、導体プレートを用いて高さを調整する技術が提案されている(例えば、特許文献2参照)。
これに対し、オーミック電極として半導体レーザのp電極及びn電極をチップの同一面側に設ける技術がある(例えば、特許文献3参照)。p電極及びn電極を同一面側に設けることにより、半導体レーザをコプレーナ線路に実装する際に、ワイヤボンディングが不要になる。このため、チップの小型化が容易になるとともに、ワイヤによる寄生リアクタンスが発生しないため、半導体レーザの高速変調も可能になる。また、特許文献2に開示されているような導体プレートを用いることなく、チップ状態で高周波特性の測定が可能になるので、チップ状態での高精度な選別が可能となり、コストの削減につながる。
特開平9−246667号公報 特開2008−177602号公報 特開平7−193312号公報
しかしながら、上述の特許文献3に開示されている、電極をチップの同一面側に設ける半導体レーザでは、p型用のオーミック電極と、n型用のオーミック電極とが同一材料になってしまう場合がある。
この場合、p型とn型の両者に対して最適な特性を示す材料の選択ができないため、オーミック抵抗が高くなってしまう。
一方、p型とn型のオーミック電極を異なる材料で形成する場合、それぞれに対してフォトリソグラフィ工程が必要になるなど、製造工程が複雑になってしまう。
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、チップの裏面側のオーミック電極と表面側の電極とを電気的に接続する貫通電極を設けることにより、実装の際にワイヤボンディングが不要で、オーミック抵抗が低く、さらに、チップ状態で高周波特性の測定が可能な半導体レーザを提供することにある。
上述した目的を達成するために、この発明の半導体レーザは、第1クラッド層、活性層、電流ブロック部、第2クラッド層、コンタクト層、第1オーミック電極、第2オーミック電極、絶縁膜、第1コンタクト電極、貫通電極及び第2コンタクト電極を備えて構成される。
第1クラッド層は、第1主表面側にメサ構造部を有している。活性層は、メサ構造部上に形成されている。電流ブロック部は、第1クラッド層の第1主表面上の、活性層の両側に形成されている。第2クラッド層は、活性層及び電流ブロック部上に形成されている。コンタクト層は、第2クラッド層上に形成されている。第1オーミック電極は、コンタクト層上に形成されている。第2オーミック電極は、第1クラッド層の第2主表面上に形成されている。絶縁膜は、コンタクト層上に形成されている。
第1コンタクト電極は、絶縁膜上に形成されていて、第1オーミック電極と電気的に接続されている。貫通電極は、第1クラッド層、電流ブロック部、第2クラッド層及びコンタクト層を貫通する貫通孔内に形成されていて、第2オーミック電極と電気的に接続されている。第2コンタクト電極は、絶縁膜上に形成されていて、貫通電極と電気的に接続されている。第1コンタクト電極は、第2コンタクト電極を挟む位置に電極パッドを有している。
また、この発明の半導体レーザの高周波特性測定方法は、以下の過程を備えている。
先ず、上述した半導体レーザを用意する。次に、接地−信号−接地構造又は信号―接地構造を持つ高周波プローブを用いて、半導体レーザの順方向に直流電圧を印加する。
この発明の半導体レーザ及びその高周波特性測定方法によれば、ウエハの同一面側に実装の際に用いる第1及び第2コンタクト電極が形成されていて、第1コンタクト電極は第2コンタクト電極を挟む位置に電極パッドを有しているので、コプレーナ線路に対して、ワイヤボンディングを用いずに実装が可能となる。この結果、ワイヤに起因する寄生リアクタンスが発生しないので、半導体レーザの高速変調が期待できる。
また、チップ状態で、一般的な接地−信号−接地(GSG)構造又は信号−接地(SG)構造を持つ高周波プローブを用いた高周波特性の測定が可能となるため、チップ状態での高精度な選別が可能となり、コストの削減につながる。
また、第1オーミック電極と第2オーミック電極をそれぞれ適切な材質で容易に形成できるので、オーミック抵抗を低減することができる。
半導体レーザの構成例を説明するための斜視図である。 半導体レーザの構成例を説明するための切断端面図である。 半導体レーザの高周波特性測定方法について説明するための模式図である。 半導体レーザの製造方法を説明するための工程図(1)である。 半導体レーザの製造方法を説明するための工程図(2)である。 半導体レーザの製造方法を説明するための工程図(3)である。 半導体レーザの製造方法を説明するための工程図(4)である。
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
(半導体レーザ)
図1及び図2は、この発明の半導体レーザの構成例を説明するための概略図である。図1は半導体レーザの斜視図であり、一部を切り欠いて示している。図2(A)及び(B)は、半導体レーザの切断端面を示す図である。図2(A)は、図1のA−A線、すなわち、半導体レーザの共振方向に沿って切った図である。また、図2(B)は、図1のB−B線、すなわち、半導体レーザの共振方向に対して直交方向に沿って切った図である。
半導体レーザ10は、第1クラッド層20、活性層30、電流ブロック部40、第2クラッド層50、コンタクト層60、第1オーミック電極70、第2オーミック電極76、絶縁膜64、第1コンタクト電極80、貫通電極90及び第2コンタクト電極86を備えて構成される。
第1クラッド層(下部クラッド層とも称する。)20は、第1主表面20a側にメサ構造部24を有している。下部クラッド層20は、例えば、第1導電型(ここでは、n型)のInP基板で構成される。下部クラッド層20は、厚みが100μm程度である基底部22と、基底部22上に、高さ2μm程度のメサ構造部24とを備えている。メサ構造部24は、n−InP基板の長手方向に延在して設けられている。
活性層30は、メサ構造部24上、すなわち、第1主表面20a側の下部クラッド層20上に形成されている。活性層30は、厚みが0.15〜0.20μmのInGaAsPで形成されている。また、活性層30の幅は、メサ構造部24の幅と同一である。
電流ブロック部40は、下部クラッド層20の第1主表面20a上の、活性層30の両側に形成されている。電流ブロック部40は、下部クラッド層20上に順次に形成された、p−InP電流ブロック層42及びn−InP電流ブロック層44を備えて構成される。これらの電流ブロック層(電流狭窄層とも称する。)42及び44は、活性層30にキャリアを閉じ込める役割を担っている。
第2クラッド層(上部クラッド層とも称する。)50は、活性層30及び電流ブロック部40上に形成されている。上部クラッド層50は、第2導電型(ここでは、p型)のストライプクラッド層52と、上部p型クラッド層54とを備えている。ストライプクラッド層52は、活性層30上に、活性層30と同一の幅で形成されている。上部p型クラッド層54は、ストライプクラッド層52と電流ブロック部40上に形成されている。ストライプクラッド層52及び上部p型クラッド層54、すなわち上部クラッド層50は、例えばp−InPで形成されている。
コンタクト層60は、上部クラッド層50上に形成されている。コンタクト層60は、例えばp−InGaAsで形成されている。
第1オーミック電極70は、コンタクト層60上に形成されている。第1オーミック電極70は、例えば、AuZn/Auを蒸着した後、合金化することで形成されている。
第2オーミック電極76は、下部クラッド層20の第2主表面20b上に形成されている。ここで、第2主表面20bは、第1主表面20aの反対側の主表面をいう。第2オーミック電極76は、例えば、AuGeNi/Auを蒸着した後、合金化することで形成されている。
絶縁膜64は、コンタクト層60上に形成されている。絶縁膜64は、任意好適な材質で形成すれば良く、例えば、シリコン酸化膜とすることができる。
第1コンタクト電極80は、絶縁膜64及び第1オーミック電極70上に形成されていて、第1オーミック電極70と電気的に接続されている。第1コンタクト電極80は、例えば、Ti/Auで形成されている。
この実施形態の半導体レーザ10には、下部クラッド層20、電流ブロック部40、上部クラッド層50及びコンタクト層60を貫通する貫通孔が設けられている。貫通電極90は、貫通孔内に形成されている。貫通孔の内壁面95a上にはシリコン酸化膜などの絶縁膜92が形成されている。貫通電極90は、絶縁膜92上に、貫通孔を埋め込む様に銅(Cu)で形成されている。
第2コンタクト電極86は、コンタクト層60上に設けられた絶縁膜64上と、貫通電極90上に形成されていて、貫通電極90と電気的に接続されている。すなわち、第1コンタクト電極80及び第2コンタクト電極86が、半導体レーザ10の同一面側に設けられている。また、第1コンタクト電極80は、第2コンタクト電極86を挟む位置に、電極パッド84を有している。
これら第1コンタクト電極80及び第2コンタクト電極86を介して、第1オーミック電極70及び第2オーミック電極76に所望の電圧が印加される。
この発明の半導体レーザによれば、半導体レーザ10の同一面側に実装の際に用いる第1及び第2コンタクト電極80及び86が形成されていて、第1コンタクト電極80は、第2コンタクト電極86を挟む位置に、電極パッド84を有している。このため、コプレーナ線路に対して、ワイヤボンディングを用いずに実装が可能となる。この結果、ワイヤに起因する寄生リアクタンスが発生しないので、半導体レーザの高速変調が期待できる。また、チップ状態で高周波特性の測定が可能となるため、チップ状態での高精度な選別が可能となり、コストの削減につながる。
また、この半導体レーザの実施形態によれば、第1オーミック電極70がAuZn/Auで構成され、第2オーミック電極76がAuGeNi/Auで構成されている。このように、第1オーミック電極70と第2オーミック電極76をそれぞれ適切な材質で容易に形成できるので、オーミック抵抗を低減することができる。
(半導体レーザの高周波特性測定方法)
図3(A)及び(B)を参照して、半導体レーザの高周波特性測定方法について説明する。図3(A)及び(B)は、半導体レーザの高周波特性測定方法について説明するための模式図である。図3(A)は、半導体レーザの平面図である。図3(B)は、高周波プローブの平面図である。なお、図3(A)及び(B)中、構成要素にハッチングを施してあるが、このハッチングは断面を表示するのではなく、各構成要素の領域を強調して示してあるに過ぎない。
この発明の半導体レーザの高周波特性測定方法は、以下の過程を備える。
先ず、図1及び図2を参照して説明した半導体レーザ10を用意する。この半導体レーザ10は、絶縁膜64上に、第1コンタクト電極80及び第2コンタクト電極86を有している。すなわち、第1コンタクト電極80及び第2コンタクト電極86が同一面側に設けられている。また、第1コンタクト電極80は、第2コンタクト電極86を挟む位置に電極パッド84を有している。
次に、p−InPからn−InPに向かう方向、すなわち、半導体レーザの順方向に直流電圧を印加する。この場合、接地−信号−接地(GSG)構造又は信号―接地(SG)構造を持つ高周波プローブ100を用いての、高周波コンタクトが可能になる。この高周波プローブ100を用いて、p−InP側の電極である第1コンタクト電極80から、n−InP側の電極である第2コンタクト電極86に向かう方向、すなわち順方向に電流が流れるように、直流電圧を印加する。
この高周波特性測定方法によれば、チップ状態で高周波特性の測定を行うため、チップ状態での高精度な選別が可能になる。また、直流電圧の印加の際に、一般的な高周波プローブを用いることが可能になる。さらに、表面からプローブを接触させるので、裏面光の採光を可能にし、裏面光に対する特性評価を可能にする。
(半導体レーザの製造方法)
図4〜図7を参照して、半導体レーザの製造方法について説明する。図4(A)〜(C)、図5(A)及び(B)、図6(A)及び(B)並びに図7(A)及び(B)は、半導体レーザの製造方法を説明するための工程図であって、各工程で得られた構造体の主要部の切断端面図で示している。これら各図は、図2(B)に対応する面での切断端面図である。
先ず、第1導電型基板25として、例えば、350μm厚のn−InP基板を用意する。次に、第1導電型基板25の第1主表面25a上に、前駆活性層35及び前駆ストライプクラッド層55を順次に形成する。前駆活性層35は、例えば、厚みが0.15〜0.20μmのInGaAsP層として形成される。また、前駆ストライプクラッド層55は、例えば、厚みが0.20μmのp−InPで形成される。これら、前駆活性層35及び前駆ストライプクラッド層55は、従来周知の有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法を用いた、エピタキシャル成長により形成される(図4(A))。
次に、前駆ストライプクラッド層55及び前駆活性層35をパターニングすることにより、それぞれストライプクラッド層52及び活性層30を形成する。このとき、第1導電型基板25のメサエッチングを合わせて行い、基底部23上にメサ構造部24を有するメサ基板26を形成する。以下の説明では、前駆ストライプクラッド層55及び前駆活性層35をパターニングする工程も含めてメサエッチングと称する。
この工程では、先ず、前駆ストライプクラッド層55の表面上に、従来周知のCVD法により、シリコン酸化膜を300nm程度の厚みで形成する。次に、従来周知のフォトリソグラフィ法を用いてシリコン酸化膜上に、レジストパターン(図示を省略する。)を形成する。レジストパターンの幅は、設計に応じて定められるが、例えば、2.0μmとされる。次に、シリコン酸化膜に対して、レジストパターンをマスクとして、例えばCFガスを用いたRIE(Reactive Ion Etching)などのドライエッチングを行い、シリコン酸化膜マスク58を形成する。その後、シリコン酸化膜マスク58の形成に用いたレジストパターンをアッシング等の任意好適な方法で除去した後、シリコン酸化膜マスク58を用いてメサエッチングを行う(図4(B))。
このメサエッチングは、Clガスを用いたRIEと、HBr/HCl/H/HOの混合液を用いたウェットエッチングとで行われる。なお、ウェットエッチングに用いる混合液の容積混合比は、例えば、HBr:HCl:H:HO=15:75:3:200である。このRIEにより、メサエッチングの深さが制御される。また、ウェットエッチングにより、メサ構造部24、活性層30及びストライプクラッド層52をシリコン酸化膜マスク58に対してオーバーエッチングすることができ、メサ構造部24、活性層30及びストライプクラッド層52の幅が制御される。
メサエッチングを行った後、第1主表面26a側のメサ基板26の基底部23上であって、ストライプクラッド層52、活性層30及びメサ構造部24の両側に電流ブロック部40を形成する。電流ブロック部40は、p−InP電流ブロック層42及びn−InP電流ブロック層44とで構成される。p−InP電流ブロック層42及びn−InP電流ブロック層44は、MOCVD法によるエピタキシャル成長で形成される(図4(C))。
次に、シリコン酸化膜マスク58を、フッ酸(HF)を用いたウェットエッチングにより除去した後、ストライプクラッド層52及び電流ブロック部40上に、上部p型クラッド層54を形成する。上部p型クラッド層54は、例えば、MOCVD法によりp−InPを3.5μm程度の厚みでエピタキシャル成長させることで形成される。ストライプクラッド層52と上部p型クラッド層54とにより、上部クラッド層50が構成される。
次に、上部クラッド層50上に、コンタクト層60を形成する。コンタクト層60は、MOCVD法によりp−InGaAsを0.2μm程度の厚みでエピタキシャル成長させることで形成される(図5(A))。
次に、コンタクト層60の表面上に、フォトリソグラフィ法により貫通電極用レジストパターン(図示を省略する。)を形成する。貫通電極用レジストパターンは、コンタクト層60の表面上に任意好適なフォトレジストにより形成される。貫通電極用レジストパターンには、貫通電極を形成する領域に直径50μm程度の円形状の開口が設けられている。なお、貫通電極は、電流ブロック部40が形成された領域に形成される。
次に、この貫通電極用レジストパターンを用いたDRIE(Deep RIE)法を用いて、メサ基板26、電流ブロック部40、上部クラッド層50及びコンタクト層60に、例えば深さ110μmの開口95を形成する(図5(B))。
次に、貫通電極用レジストパターンを除去した後、開口の95の底面95b及び内壁面95a上に、絶縁膜92を形成する。絶縁膜92は、例えばCVD法によりシリコン酸化膜として形成される。このとき、コンタクト層60上にも絶縁膜64が形成される(図6(A))。
次に、スパッタ法により銅(Cu)膜を形成した後、メッキ法により開口95内にCuを充填させて、開口95内を埋め込む。その後、コンタクト層60の上側に形成されたCu膜をCMP(Chemical Mechanical Polishing)により除去し、貫通電極90を形成する(図6(B))。
次に、絶縁膜64上にオーミック電極用レジストパターン(図示を省略する。)を形成する。このオーミック電極用レジストパターンには、活性層30の上側の領域に、幅1.0μmのストライプ状の開口が形成されている。次に、このオーミック電極用レジストパターンをマスクとしてHFを用いたウェットエッチングを行って絶縁膜64の一部の領域部分を除去して、コンタクト層60の、活性層30の上側の領域部分を露出させる。次に、露出したコンタクト層60上にAuZn/Auを蒸着する。その後、リフトオフにより余分なAuZn/Auを除去した後、熱処理を行い合金化して第1オーミック電極70を形成する。さらに、スパッタ法によりTi/Au膜を形成した後、任意好適なフォトリソグラフィ及びエッチングによるパターニングを行って、第1オーミック電極70上に、第1コンタクト電極80を形成するとともに、貫通電極90上に第2コンタクト電極86を形成する(図7(A))。
次に、メサ基板26に対して第2主表面26b側から薄層化処理を行うことにより、第1クラッド層20を形成して、貫通電極90を露出させる。
この工程では、例えば、サファイア基板のような支持基板に、上述した図7(A)までの工程で形成された構造体を固定して、裏面研磨を行う。この構造体の固定は、ワックスなど任意好適な接着剤を用いて行われる。裏面研磨はいわゆる機械研磨とすることができ、メサ基板26を100μm程度の厚みに薄層化して、第1クラッド層20とする(図7(B))。
次に、第1クラッド層20の裏面側である第2主表面20b上に、第2オーミック電極76を形成する。
この工程では、先ず、第1クラッド層20の第2の主表面20b上に、AuGeNi/Auを蒸着した後、所望の形状にパターニングを行う。その後、熱処理を行い合金化して、第2オーミック電極76を形成する。この第2オーミック電極76は、活性層30が形成されている領域から、貫通電極90が形成された領域に渡って形成され、貫通電極90と電気的に接続される(図2(B)参照)。
このようにして、図1及び図2を参照して説明した半導体レーザを製造することができる。
10 半導体レーザ
20 第1クラッド層(下部クラッド層)
22、23 基底部
24 メサ構造部
25 第1導電型基板
26 メサ基板
30 活性層
35 前駆活性層
40 電流ブロック部
42 p−InP電流ブロック層
44 n−InP電流ブロック層
50 第2クラッド層(上部クラッド層)
52 ストライプクラッド層
54 上部p型クラッド層
55 前駆ストライプクラッド層
58 シリコン酸化膜マスク
60 コンタクト層
64、92 絶縁膜
70 第1オーミック電極
76 第2オーミック電極
80 第1コンタクト電極
84 電極パッド
86 第2コンタクト電極
90 貫通電極
100 高周波プローブ

Claims (4)

  1. 第1主表面側にメサ構造部を有する第1クラッド層と、
    前記メサ構造部上に形成された活性層と、
    前記第1クラッド層の前記第1主表面上の、前記活性層の両側に形成された電流ブロック部と、
    前記活性層及び前記電流ブロック部上に形成された第2クラッド層と、
    前記第2クラッド層上に形成されたコンタクト層と、
    前記コンタクト層上に形成された第1オーミック電極と、
    前記第1クラッド層の第2主表面上に形成された第2オーミック電極と、
    前記コンタクト層上に形成された絶縁膜と、
    前記絶縁膜上に形成され、前記第1オーミック電極と電気的に接続される第1コンタクト電極と、
    前記第1クラッド層、前記電流ブロック部、前記第2クラッド層及び前記コンタクト層を貫通する貫通孔内に形成され、前記第2オーミック電極と電気的に接続された貫通電極と、
    前記絶縁膜上に形成され、前記貫通電極と電気的に接続される第2コンタクト電極と
    を備え、
    前記第1コンタクト電極は、前記第2コンタクト電極を挟む位置に電極パッドを有する
    ことを特徴とする半導体レーザ。
  2. 前記第1オーミック電極と前記第2オーミック電極の材質が異なる
    ことを特徴とする請求項1に記載の半導体レーザ。
  3. 第1主表面側にメサ構造部を有する第1クラッド層と、
    前記メサ構造部上に形成された活性層と、
    前記第1クラッド層の前記第1主表面上の、前記活性層の両側に形成された電流ブロック部と、
    前記活性層及び前記電流ブロック部上に形成された第2クラッド層と、
    前記第2クラッド層上に形成されたコンタクト層と、
    前記コンタクト層上に形成された第1オーミック電極と、
    前記第1クラッド層の第2主表面上に形成された第2オーミック電極と、
    前記コンタクト層上に形成された絶縁膜と、
    前記絶縁膜上に形成され、前記第1オーミック電極と電気的に接続される第1コンタクト電極と、
    前記第1クラッド層、前記電流ブロック部、前記第2クラッド層及び前記コンタクト層を貫通する貫通孔内に形成され、前記第2オーミック電極と電気的に接続された貫通電極と、
    前記絶縁膜上に形成され、前記貫通電極と電気的に接続される第2コンタクト電極と
    を備える半導体レーザであって、前記第1コンタクト電極が、前記第2コンタクト電極を挟む位置に電極パッドを有する当該半導体レーザを用意するステップ、及び
    接地−信号−接地構造又は信号―接地構造を持つ高周波プローブを用いて、前記半導体レーザの順方向に直流電圧を印加するステップ
    を備えることを特徴とする半導体レーザの高周波特性測定方法。
  4. 前記半導体レーザとして、前記第1オーミック電極と前記第2オーミック電極の材質が異なるものを用意する
    ことを特徴とする請求項3に記載の半導体レーザの高周波特性測定方法。
JP2009225842A 2009-09-30 2009-09-30 半導体レーザ及びその高周波特性測定方法 Pending JP2011077221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009225842A JP2011077221A (ja) 2009-09-30 2009-09-30 半導体レーザ及びその高周波特性測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225842A JP2011077221A (ja) 2009-09-30 2009-09-30 半導体レーザ及びその高周波特性測定方法

Publications (1)

Publication Number Publication Date
JP2011077221A true JP2011077221A (ja) 2011-04-14

Family

ID=44020915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225842A Pending JP2011077221A (ja) 2009-09-30 2009-09-30 半導体レーザ及びその高周波特性測定方法

Country Status (1)

Country Link
JP (1) JP2011077221A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016517632A (ja) * 2013-03-13 2016-06-16 シーゲイト テクノロジー エルエルシーSeagate Technology LLC トレンチ領域に配置されたカソード金属層を備える半導体レーザ
JP2019212859A (ja) * 2018-06-08 2019-12-12 三菱電機株式会社 半導体レーザー素子
JP2020502816A (ja) * 2016-12-22 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表面実装可能な半導体レーザ、そのような半導体レーザを備えた装置およびその作動方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114092A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 埋込み型半導体レーザ
JP2000028678A (ja) * 1998-07-13 2000-01-28 Mitsubishi Electric Corp 光半導体チップ検査装置及び光半導体チップ検査方法
JP2005234189A (ja) * 2004-02-19 2005-09-02 Furukawa Electric Co Ltd:The 半導体光変調器および変調器集積型半導体レーザ
JP2005294808A (ja) * 2004-02-19 2005-10-20 Sumitomo Electric Ind Ltd 光送信アセンブリの製造方法
JP2005303080A (ja) * 2004-04-13 2005-10-27 Hamamatsu Photonics Kk 半導体発光素子及びその製造方法
JP2007067017A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007287849A (ja) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd 半導体発光素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114092A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 埋込み型半導体レーザ
JP2000028678A (ja) * 1998-07-13 2000-01-28 Mitsubishi Electric Corp 光半導体チップ検査装置及び光半導体チップ検査方法
JP2005234189A (ja) * 2004-02-19 2005-09-02 Furukawa Electric Co Ltd:The 半導体光変調器および変調器集積型半導体レーザ
JP2005294808A (ja) * 2004-02-19 2005-10-20 Sumitomo Electric Ind Ltd 光送信アセンブリの製造方法
JP2005303080A (ja) * 2004-04-13 2005-10-27 Hamamatsu Photonics Kk 半導体発光素子及びその製造方法
JP2007067017A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007287849A (ja) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd 半導体発光素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016517632A (ja) * 2013-03-13 2016-06-16 シーゲイト テクノロジー エルエルシーSeagate Technology LLC トレンチ領域に配置されたカソード金属層を備える半導体レーザ
JP2020502816A (ja) * 2016-12-22 2020-01-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表面実装可能な半導体レーザ、そのような半導体レーザを備えた装置およびその作動方法
US10833476B2 (en) 2016-12-22 2020-11-10 Osram Oled Gmbh Surface-mountable semiconductor laser, arrangement with such a semiconductor laser and operating method for same
JP2019212859A (ja) * 2018-06-08 2019-12-12 三菱電機株式会社 半導体レーザー素子

Similar Documents

Publication Publication Date Title
JPS61160987A (ja) 集積型半導体光素子とその製造方法
JPH05304337A (ja) 半導体素子の製造方法
TW201108461A (en) Optoelectronic semiconductor body and optoelectronic semiconductor chip
CN110140264A (zh) 半导体激光二极管
JP2011077221A (ja) 半導体レーザ及びその高周波特性測定方法
JP5297892B2 (ja) 光半導体装置、及びその製造方法
JP4480948B2 (ja) 半導体レーザ素子及びその製造方法
US6584135B2 (en) Vertical cavity surface emitting laser diode and method for manufacturing same
JP2001298211A (ja) 半導体受光素子及びその製造方法
JPH0864907A (ja) 平面埋込型レーザダイオードの製造方法
JP4200892B2 (ja) 半導体発光装置の製造方法
JP2002232080A (ja) 電流閉じ込め構造を持つ半導体素子及びその製造方法
JP2003174234A (ja) 電極下地構成およびその製造方法
JP2019004105A (ja) 量子カスケード半導体レーザ、発光装置、半導体レーザを作製する方法
JP2008305957A (ja) 半導体レーザ素子及びその製造方法
JP5310441B2 (ja) 半導体レーザの製造方法
JPS6184890A (ja) 半導体レ−ザ
JPH1187840A (ja) 半導体光素子
JP2010192635A (ja) 半導体レーザ及びその製造方法
KR101818034B1 (ko) 매립형 이종접합 레이저 다이오드
JP2010267795A (ja) 半導体レーザ素子の製造方法
JP3768770B2 (ja) 半導体発光素子及びその製造方法
JP5289360B2 (ja) 半導体レーザ装置
US10978855B2 (en) Quantum cascade semiconductor laser
JP4703031B2 (ja) 化合物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140325