JP2005303080A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2005303080A
JP2005303080A JP2004118205A JP2004118205A JP2005303080A JP 2005303080 A JP2005303080 A JP 2005303080A JP 2004118205 A JP2004118205 A JP 2004118205A JP 2004118205 A JP2004118205 A JP 2004118205A JP 2005303080 A JP2005303080 A JP 2005303080A
Authority
JP
Japan
Prior art keywords
layer
layer structure
light emitting
semiconductor light
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004118205A
Other languages
English (en)
Other versions
JP4116587B2 (ja
Inventor
Akimasa Tanaka
章雅 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004118205A priority Critical patent/JP4116587B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to TW094111474A priority patent/TWI358179B/zh
Priority to DE602005013511T priority patent/DE602005013511D1/de
Priority to EP05730372A priority patent/EP1744417B1/en
Priority to PCT/JP2005/007095 priority patent/WO2005101598A1/ja
Priority to CNB200580011309XA priority patent/CN100442614C/zh
Priority to US11/578,251 priority patent/US7723742B2/en
Priority to KR1020067023479A priority patent/KR101184775B1/ko
Publication of JP2005303080A publication Critical patent/JP2005303080A/ja
Application granted granted Critical
Publication of JP4116587B2 publication Critical patent/JP4116587B2/ja
Priority to US12/654,983 priority patent/US8048700B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】 機械的強度を保ちつつ、小型化を十分に図ることが可能な半導体発光素子及びその製造方法を提供すること。
【解決手段】 半導体発光素子ＬＥ１は、層構造体ＬＳと、出射光に対して光学的に透明なガラス基板１とを備える。層構造体ＬＳは、積層された、ｐ型のコンタクト層３、ｐ型の第１ＤＢＲ層４、ｐ型の第１クラッド層５、活性層６、ｎ型の第２クラッド層７及びｎ型の第２ＤＢＲ層８を含む。層構造体ＬＳの一方面側には、第１電極部２１が配置されている。層構造体ＬＳの他方面側には、第２電極部３１が配置されている。層構造体ＬＳの一方面側には、第１電極部２１を覆うように膜１０が形成されている。膜１０は、酸化シリコンからなり、層構造体ＬＳとは反対側の面１０ａが平坦化されている。ガラス基板１は、膜１０の面１０ａに接触して貼り合わされている。
【選択図】 図２

Description

本発明は、半導体発光素子及びその製造方法とに関する。
近年、ＣＰＵの駆動周波数の高速化（例えば、１０ＧＨｚ以上）に伴い、システム装置内及び装置間の信号を光で伝送する光インターコネクション技術が着目されている。この光インターコネクション技術には、半導体受光素子及び半導体発光素子といった光半導体素子が用いられる。
ところで、半導体発光素子として、基板と、基板の一方面側に積層された複数の化合物半導体層とを備え、基板の他方面側から光を出射する、いわゆる裏面出射型の半導体発光素子が知られている（例えば、特許文献１〜３参照）。これら特許文献１〜３に記載された半導体発光素子では、下記の目的で、発光領域に対応する基板部分を部分的に薄化し、部分的に薄化した基板部分を囲むように基板厚みを残している。第１の目的は、基板の光吸収による光信号劣化あるいは消失を防ぐことである。第２の目的は、半導体発光素子を外部基板等にワイヤボンディングあるいはバンプボンディングにより実装する際に、半導体発光素子がダメージを受ける、あるいは破損するのを防ぐことである。
特開平２−１２８４８１号公報 特開平１０−２００２００号公報 特開平１１−４６０３８号公報
しかしながら、上述した特許文献１〜３に記載された半導体発光素子においては、基板厚みを残した部分が存在することから、半導体発光素子の小型化には限界がある。特に、半導体発光素子のアレイ化を図る場合、狭ピッチ化が困難なため、素子のサイズが大きくならざるを得ず、半導体発光素子のコンパクト化ができなくなる。
本発明は上述の点に鑑みてなされたもので、機械的強度を保ちつつ、小型化を十分に図ることが可能な半導体発光素子及びその製造方法を提供することを課題とする。
本発明に係る半導体発光素子は、複数の化合物半導体層を積層して形成される半導体発光素子であって、複数の化合物半導体層を含む層構造体と、層構造体の一方面側に配置された第１電極部と、層構造体の他方面側に配置された第２電極部と、第１電極部を覆うように層構造体の一方面側に形成され、層構造体とは反対側の面が平坦化された酸化シリコンからなる膜と、出射光に対して光学的に透明であり、酸化シリコンからなる膜における層構造体とは反対側の面に接触して貼り合わされたガラス基板と、を備えることを特徴とする。
本発明に係る半導体発光素子では、層構造体に含まれる複数の化合物半導体層を薄膜化した場合でも、層構造体の機械的強度が上記ガラス基板により保たれることとなる。また、本発明においては、上記特許文献１〜３に記載された半導体発光素子のように、基板厚みを残した部分を必要としないので、素子の小型化を容易に図ることができる。
また、本発明では、酸化シリコンからなる膜にガラス基板が貼り合わせられているので、層構造体とガラス基板とを接着剤等を用いることなく接着することができる。そのため、層構造体（複数の化合物半導体層）から出射した光は、上記接着剤等により吸収されることなくガラス基板に到達し得る。
また、本発明では、酸化シリコンからなる膜は、層構造体の一方面側において第１電極部を覆うように形成され、層構造体とは反対側の面が平坦化されている。このため、層構造体の一方面側に配置された第１電極部による凹凸が酸化シリコンからなる膜によって抑制されることとなり、層構造体の一方面側に酸化シリコンからなる膜を介してガラス基板を容易且つ確実に接着することができる。
また、複数の化合物半導体層として、積層された第２導電型のコンタクト層、第２導電型の第１ＤＢＲ層、第２導電型の第１クラッド層、活性層、第１導電型の第２クラッド層、及び第１導電型の第２ＤＢＲ層を含み、層構造体には、コンタクト層、第１ＤＢＲ層、第１クラッド層、活性層、及び第２クラッド層を含む所定領域を囲むように絶縁化あるいは半絶縁化された電流狭窄領域が形成されていることが好ましい。この場合、半導体発光素子として面発光型発光素子を実現することができる。
また、第１電極部は、上記所定領域に含まれるコンタクト層部分に電気的に接続された配線電極を含み、第２電極部は、第２ＤＢＲ層に電気的に接続された第２パッド電極を含んでおり、配線電極は、層構造体を貫通する貫通配線を通して層構造体の他方面側に配置された第１パッド電極に電気的に接続されていることが好ましい。この場合、第１パッド電極及び第２パッド電極が光出射面とは反対面側に配置されることとなり、半導体発光素子の実装を容易に行うことができる。
また、第１パッド電極及び第２パッド電極に、バンプ電極が配置されることが好ましい。
また、所定領域がアレイ状に複数並設されていることが好ましい。
また、層構造体における第２ＤＢＲ層側には、所定領域に対応して光反射膜が形成されていることが好ましい。この場合、光反射膜にて反射された光もガラス基板から出射することとなる。この結果、発光出力を向上することができる。
本発明に係る半導体発光素子の製造方法は、複数の化合物半導体層を積層して形成する半導体発光素子の製造方法であって、半導体基板と、出射光に対して光学的に透明なガラス基板と、を準備し、半導体基板の一方面側に、積層された複数の化合物半導体層を含む層構造体を形成する工程と、層構造体の一方面側に第１電極部を形成する工程と、層構造体の他方面側に第２電極部を形成する工程と、層構造体の一方面側に第１電極部を覆うように酸化シリコンからなる膜を形成して平坦化する工程と、酸化シリコンからなる膜における層構造体とは反対側の面とガラス基板の一方面とが接触するように、酸化シリコンからなる膜とガラス基板とを貼り合わせる工程と、酸化シリコンからなる膜とガラス基板とを貼り合わせる工程の後に、半導体基板を除去する工程と、を備えることを特徴とする。
本発明に係る半導体発光素子の製造方法では、層構造体の一方面側に第１電極部を覆うように酸化シリコンからなる膜が形成され、酸化シリコンからなる膜における層構造体とは反対側の面がガラス基板の一方面と接触するように、酸化シリコンからなる膜とガラス基板とが貼り合わせられた後に、半導体基板が除去される。これにより、層構造体の一方面側に酸化シリコンからなる膜を介してガラス基板が接着された構成を有する半導体発光素子を容易に製造することができる。
また、本発明では、酸化シリコンからなる膜で、層構造体とは反対側の面が平坦化されることとなる。このため、層構造体の一方面側に配置された第１電極部による凹凸が酸化シリコンからなる膜によって抑制され、層構造体の一方面側に酸化シリコンからなる膜を介してガラス基板を容易に接着することができる。
また、本発明では、半導体基板が除去された後もガラス基板が存在するので、層構造体に含まれる複数の化合物半導体層を薄膜化した場合でも、層構造体の機械的強度が上記ガラス基板により保たれることとなる。また、本発明においては、上記特許文献１〜３に記載された半導体発光素子のように、基板厚みを残した部分を必要としないので、素子の小型化を容易に図ることができる。なお、ガラス基板を接着する前は、半導体基板により機械的強度が保たれることとなる。
また、本発明では、酸化シリコンからなる膜にガラス基板が貼り合わせられているので、層構造体とガラス基板とを接着剤等を用いることなく接着することができる。そのため、層構造体（複数の化合物半導体層）から出射した光は、上記接着剤等により吸収されることなくガラス基板に到達し得る。
また、半導体基板を除去する工程では、半導体基板をウエットエッチングにより除去することが好ましい。
また、層構造体を形成する工程の前に実施され、上記ウエットエッチングを停止させるエッチング停止層を半導体基板と層構造体との間に位置させるように形成する工程と、半導体基板を除去する工程の後に実施され、エッチング停止層をウエットエッチングにより除去する工程と、を更に備えることが好ましい。この場合、半導体基板をエッチング可能であり、エッチング停止層をエッチング可能でないエッチング液と、エッチング停止層をエッチング可能であり、化合物半導体層をエッチング可能でないエッチング液とを適宜選択して用いることで、半導体基板を除去し、その後に、エッチング停止層だけを除去できる。そのため、層構造体（複数の化合物半導体層）を残して半導体基板を確実且つ容易に除去できる。
また、複数の化合物半導体層として、第２導電型のコンタクト層、第２導電型の第１ＤＢＲ層、第２導電型の第１クラッド層、活性層、第１導電型の第２クラッド層、及び第１導電型の第２ＤＢＲ層を含み、層構造体を形成する工程では、半導体基板側から第２ＤＢＲ層、第２クラッド層、活性層、第１クラッド層、第１ＤＢＲ層、及びコンタクト層を順次積層しており、層構造体を形成する工程の後に実施され、層構造体に、コンタクト層、第１ＤＢＲ層、第１クラッド層、活性層、及び第２クラッド層を含む所定領域を囲むように絶縁化あるいは半絶縁化された電流狭窄領域を形成する工程を更に備えることが好ましい。この場合、半導体発光素子として面発光型発光素子を実現することができる。
また、第１電極部を形成する工程は、電流狭窄領域を形成する工程の後に実施され、所定領域に含まれるコンタクト層部分に電気的に接続される配線電極を形成する工程を有し、第２電極部を形成する工程は、半導体基板を除去する工程の後に実施され、第２ＤＢＲ層に電気的に接続される第２パッド電極を形成する工程を有しており、半導体基板を除去する工程の後に実施され、層構造体の他方面側に第１パッド電極を形成し、当該第１パッド電極と配線電極とを電気的に接続する工程を更に備えることが好ましい。この場合、第１パッド電極及び第２パッド電極が光出射面とは反対面側に配置されることとなり、半導体発光素子の実装を容易に行うことができる。
また、第１パッド電極と配線電極とを電気的に接続する工程では、層構造体を貫通する貫通配線を形成し、当該貫通配線を通して第１パッド電極と配線電極とを電気的に接続することが好ましい。この場合、第１パッド電極と配線電極とを確実に電気的に接続することができる。
また、層構造体における第２ＤＢＲ層側に、所定領域に対応して光反射膜を形成する工程を更に備えることが好ましい。この場合、光反射膜にて反射された光もガラス基板から出射することとなる。この結果、発光出力を向上することができる。
また、ガラス基板には、層構造体から出射した光が透過するレンズ部が形成されていることが好ましい。この場合、レンズ部により、出射光の指向性を改善したり、平行光を得たりすることができる。
また、レンズ部は、ガラス基板の最表面より窪んで形成されていることが好ましい。この場合、レンズ部が形成されたガラス基板を容易に接着することができる。また、接着前にレンズ部が加工されることとなるので、加工方法等に制限を受けることが少なく、レンズ形状等の設計の自由度が増加する。
本発明によれば、機械的強度を保ちつつ、小型化を十分に図ることが可能な半導体発光素子及びその製造方法を提供することができる。
本発明の実施形態に係る半導体発光素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体発光素子を示す概略平面図である。図２は、図１におけるII−II線に沿った断面構成を説明するための模式図である。
半導体発光素子ＬＥ１は、層構造体ＬＳと、ガラス基板１とを備えている。この半導体発光素子ＬＥ１は、光がガラス基板１側から出射する裏面出射型の垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）である。半導体発光素子ＬＥ１は、例えば波長帯０．８５μｍの近距離光通信用発光素子である。
層構造体ＬＳは、積層された、ｐ型（第２導電型）のコンタクト層３、ｐ型の第１ＤＢＲ（Distributed Bragg Reflector）層４、ｐ型の第１クラッド層５、活性層６、ｎ型（第１導電型）の第２クラッド層７、及びｎ型の第２ＤＢＲ層８を含んでいる。この層構造体ＬＳには、コンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、及び第２クラッド層７を含む所定領域を囲むように絶縁化あるいは半絶縁化された電流狭窄領域１１ａが形成されている。電流狭窄領域１１ａは、コンタクト層３から、第２クラッド層７と第２ＤＢＲ層８との境界付近まで達している。
層構造体ＬＳの一方面側及び他方面側には、絶縁膜１９，２０が形成されている。絶縁膜１９，２０は、例えばＳｉＮＸからなり、厚みが０．２μｍ程度である。
層構造体ＬＳでは、活性層６を挟むようにして位置する第１ＤＢＲ層４と第２ＤＢＲ層８とによって、垂直共振器が構成される。また、層構造体ＬＳでは、電流狭窄領域１１ａにより、活性層６へ供給される電流が狭窄され、発光する領域が制限される。即ち、層構造体ＬＳにおける電流狭窄領域１１ａの内側に位置する上記所定領域、特に第１ＤＢＲ層４と第２ＤＢＲ層８とで挟まれる第１クラッド層５、活性層６及び第２クラッド層７が発光領域１１ｂとして機能することとなる。
層構造体ＬＳの一方面側には、第１電極部２１が配置されている。第１電極部２１は、ｐ側電極（アノード）２３と、配線電極２５とを含んでいる。ｐ側電極２３は、絶縁膜１９に形成されたコンタクトホール１９ａを通して、コンタクト層３における電流狭窄領域１１ａの内側に位置する領域と電気的に接続されている。ｐ側電極２３は、Ｃｒ／Ａｕの積層体からなり、その厚みは１．０μｍ程度である。なお、ｐ側電極２３は、発光領域１１ｂからの光を遮らないように配置されている。配線電極２５は、ｐ側電極２３に電気的に接続されるように、絶縁膜１９の上に配置されている。配線電極２５は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは１．５μｍ程度である。
層構造体ＬＳには、一方面側から他方面側に貫通する貫通孔ＴＨが形成されている。貫通孔ＴＨを画成する層構造体ＬＳの壁面上にも、絶縁膜２０が形成されている。貫通孔ＴＨ内には、絶縁膜２０の内側に貫通配線２７が設けられている。貫通配線２７の一端部は、絶縁膜２０に形成されたコンタクトホール２０ａを通して、配線電極２５と電気的に接続されている。
層構造体ＬＳの他方面側には、ｐ側パッド電極２９（第１パッド電極）と、第２電極部３１が配置されている。ｐ側パッド電極２９は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは２μｍ程度である。ｐ側パッド電極２９は、貫通配線２７を覆うように形成され、当該貫通配線２７の他端部に電気的に接続されている。ｐ側パッド電極２９には、バンプ電極４１が配置される。アノード側の電極の取り出しは、コンタクト層３、ｐ側電極２３、配線電極２５、貫通配線２７、ｐ側パッド電極２９及びバンプ電極４１により実現される。
第２電極部３１は、ｎ側パッド電極３３（第２パッド電極）を含んでいる。このｎ側パッド電極３３は、絶縁膜２０に形成されたコンタクトホール２０ｂを通して、第２ＤＢＲ層８と電気的に接続されている。これにより、カソード側の電極の取り出しは、ｎ側パッド電極３３及びバンプ電極４１により実現される。ｎ側パッド電極３３は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは２μｍ程度である。ｎ側パッド電極３３には、ｐ側パッド電極２９と同じく、バンプ電極４１が配置される。
ｎ側パッド電極３３は、電流狭窄領域１１ａの内側に位置する所定領域に対応して発光領域１１ｂの上方を覆うように形成されており、ｎ側パッド電極３３における発光領域１１ｂの上方に位置する部分は光反射膜として機能する。なお、ｎ側パッド電極３３とは別に光反射膜を形成するように構成してもよい。
層構造体ＬＳの一方面側には、第１電極部２１（ｐ側電極２３及び配線電極２５）を覆うように膜１０が形成されている。膜１０は、酸化シリコン（ＳｉＯ２）からなり、層構造体ＬＳとは反対側の面１０ａが平坦化されている。膜１０の厚みは、３〜１０μｍ程度である。
ガラス基板１は、膜１０における層構造体ＬＳとは反対側の面１０ａに接触して貼り合わされている。ガラス基板１は、その厚みが０．３ｍｍ程度であり、出射光に対して光学的に透明である。
コンタクト層３は、化合物半導体層であって、例えばキャリア濃度が１×１０１９／ｃｍ３程度のＧａＡｓからなる。コンタクト層３の厚みは０．２μｍ程度である。なお、コンタクト層３は、バッファ層としても機能する。
第１ＤＢＲ層４は、組成が異なる化合物半導体層を交互に積層して構成した積層体を含むミラー層である。本第１実施形態において、第１ＤＢＲ層４は、ノンドープのＡｌＡｓ層上に、キャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．９）層とキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．２）層とが交互に２０層ずつ積層されることにより構成されている。ＡｌＡｓ層の厚みは０．１μｍ程度である。ＡｌＧａＡｓ（Ａｌ組成０．９）層の厚みは０．０４μｍ程度であり、ＡｌＧａＡｓ（Ａｌ組成０．２）層の厚みは０．０２μｍ程度である。
第１クラッド層５は、化合物半導体層であって、例えばキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓからなる。第１クラッド層５の厚みは０．１μｍ程度である。
活性層６は、異なる化合物半導体層を交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）活性層である。本第１実施形態において、活性層６は、ＡｌＧａＡｓ層とＧａＡｓ層とが交互に３層ずつ積層されることにより構成されている。ＡｌＧａＡｓ層の厚みは０．１μｍ程度である。ＧａＡｓ層の厚みは０．０５μｍ程度である。
第２クラッド層７は、化合物半導体層であって、例えばキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓからなる。第２クラッド層７の厚みは０．１μｍ程度である。
第２ＤＢＲ層８は、第１ＤＢＲ層４と同じく、組成が異なる化合物半導体層を交互に積層した構成した積層体を含むミラー層である。本第１実施形態において、第２ＤＢＲ層８は、キャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．９）層とキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．２）層とが交互に３０層ずつ積層され、その上にノンドープのＧａＡｓ層上が積層されることにより構成されている。ＡｌＧａＡｓ（Ａｌ組成０．９）層の厚みは０．０４μｍ程度であり、ＡｌＧａＡｓ（Ａｌ組成０．２）層の厚みは０．０２μｍ程度である。ＧａＡｓ層はバッファ層として機能し、その厚みは０．０１μｍ程度である。
上述した構成の半導体発光素子ＬＥ１では、ｎ側パッド電極３３（バンプ電極４１）とｐ側パッド電極２９（バンプ電極４１）との間に所定の電圧が印加されて電流が流れると、発光領域１１ｂで発光が生じることとなる。
次に、上述した構成の半導体発光素子ＬＥ１の製造方法について、図３〜図１１を参照して説明する。図３〜図１１は、第１実施形態に係る半導体発光素子の製造方法を説明するための説明図であり、半導体発光素子の縦断面構成を示している。
本製造方法では、以下の工程（１）〜（９）を順次実行する。
工程（１）
まず、半導体基板５１を用意する。半導体基板５１は、例えば、その厚みが３００〜５００μｍであり、キャリア濃度が１×１０１８／ｃｍ３程度のｎ型ＧａＡｓからなる。半導体基板５１の上に、有機金属化学気相蒸着法（ＭＯＣＶＤ法）又は分子線成長法（ＭＢＥ法）等により、エッチング停止層５３、ｎ型の第２ＤＢＲ層８、ｎ型の第２クラッド層７、活性層６、ｐ型の第１クラッド層５、ｐ型の第１ＤＢＲ層４、及びｐ型のコンタクト層３を順次成長させて、積層する（図３参照）。
エッチング停止層５３は、ノンドープのＡｌＧａＡｓ（Ａｌ組成０．４）からなり、その厚みは１．０μｍ程度である。エッチング停止層５３は、半導体基板５１と第２ＤＢＲ層８との間に位置するように形成されることとなる。エッチング停止層５３のＡｌ組成比は０．４以上とするのが好ましい。これは、このＡｌ０．５Ｇａ０．５Ａｓは、後述するＧａＡｓをエッチングする際に使用されるエッチング液によってエッチングされにくいためである。
この工程（１）により、層構造体ＬＳ及びエッチング停止層５３が半導体基板５１の上に形成されることとなる。
工程（２）
次に、コンタクト層３（層構造体ＬＳ）上に、電流狭窄領域１１ａに対応する位置に開口を有するレジスト膜５５を形成する。レジスト膜５５の形成は、フォトリソグラフィ法を用いることができる。その後、コンタクト層３上にパターン化されたレジスト膜５５をマスクとして、プロトン（Ｈ＋）をイオン注入装置により第２クラッド層７と第２ＤＢＲ層８との境界付近まで打ち込み、半絶縁化する。これにより、電流狭窄領域１１ａが形成されることとなる（図４参照）。なお、プロトンの代わりに、酸素イオン（Ｏ２−）や鉄イオン（Ｆｅ３＋）を用いてもよい。続いて、レジスト膜５５を除去（リムーブ）する。
工程（３）
次に、プラズマ化学気相蒸着（Plasma Chemical Vapor Deposition：ＰＣＶＤ）法により、コンタクト層３（層構造体ＬＳ）の表面にＳｉＮＸからなる絶縁膜１９を形成する。そして、ｐ側電極２３に対応する位置に開口を有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクとして絶縁膜１９をバッファドフッ酸（ＢＨＦ）により除去し、絶縁膜１９にコンタクトホール１９ａを形成する（図５参照）。続いて、上記レジスト膜を除去する。
次に、コンタクトホール１９ａに対応する位置に開口を有するレジスト膜（図示せず）を再度形成する。そして、このレジスト膜をマスクとして、コンタクトホール１９ａが形成されることにより露出したコンタクト層３上に、蒸着とリフトオフ法とによりＣｒ／Ａｕの積層体からなるｐ側電極２３を形成する（同じく図５参照）。続いて、上記レジスト膜を除去する。
工程（４）
次に、配線電極２５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなる配線電極２５を形成する（図６参照）。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。
工程（５）
次に、第１電極部２１（ｐ側電極２３及び配線電極２５）を覆うように層構造体ＬＳの一方面側に膜１０を形成して平坦化する（図７参照）。ここでは、膜１０における層構造体ＬＳとは反対側の面１０ａは、層構造体ＬＳ及び半導体基板５１を含む構造体における層構造体ＬＳ側の最表面として、平坦化されることとなる。膜１０の形成には、ＰＣＶＤ法又は塗布法等を用いることができる。なお、ここで言う「平坦」とは、必ずしも凹凸が全く存在しないことを表すものではない。後述する工程（６）において膜１０を介してガラス基板１と半導体基板５１とを重ね合わせて加圧及び加熱した際に、ガラス基板１の表面と膜１０の面１０ａとが互いに接触した状態でガラス基板１と膜１０とが融着するのであれば、僅かな凹凸が存在していてもよい。
工程（６）
次に、層構造体ＬＳ、エッチング停止層５３及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図８参照）。まず、ガラス基板１を用意し、当該ガラス基板１の一方面（表面）を清浄化する。次に、ガラス基板１の清浄化された表面と膜１０における層構造体ＬＳとは反対側の面１０ａとが互いに接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、ガラス基板１と膜１０とを融着により貼り合わせる。
具体的には、重ね合わせたガラス基板１と半導体基板５１との間に加える圧力は約９８ｋＰａであり、このときの加熱温度としては５００〜７００℃が好ましい。半導体基板５１上の最表面側となる膜１０は酸化シリコンより成るので、このような条件で加圧及び加熱を行うことにより、膜１０における層構造体ＬＳとは反対側の面１０ａとガラス基板１の表面とが融着し、半導体基板５１とガラス基板１とが互いに接着される。
なお、この貼り合わせ工程を実施するに際しては、ガラス基板１の表面ばかりではなく、膜１０における層構造体ＬＳとは反対側の面１０ａも清浄であることが望ましい。そのためには、例えば、膜１０を形成したＰＣＶＤ装置から半導体基板５１を取り出した直後に融着作業を行うなどの工夫をするとよい。
また、使用するガラス基板は、ＧａＡｓの熱膨張係数に近いものを使用するのが好適である。これにより、加熱後の冷却工程において、熱膨張係数の差により半導体基板５１とガラス基板１との間に生じる応力を極力低減でき、応力に起因する接着強度の低下および結晶欠陥の発生を最小限に抑えることができる。
工程（７）
次に、半導体基板５１を除去する。ガラス基板１と半導体基板５１とが接着された後には、ガラス基板１の反対側において、半導体基板５１の他方面（裏面）が露出されている。この工程では、半導体基板５１の裏面側から、半導体基板５１及びエッチング停止層５３をエッチングにより除去する（図９参照）。
まず、半導体基板５１をエッチングすることができ、エッチング停止層５３に対しエッチング速度の遅いエッチング液を用いて、半導体基板５１を除去する。続けて、エッチング停止層５３をエッチングすることができ、第２ＤＢＲ層８のＧａＡｓ層に対してエッチング速度の遅いエッチング液を用いて、エッチング停止層５３を除去する。これにより、層構造体ＬＳ等が積層されたガラス基板１が得られる。
使用するエッチング液としては、アンモニア水（ＮＨ４ＯＨ）と過酸化水素水（Ｈ２Ｏ２）との混合溶液（ＮＨ４ＯＨ水：Ｈ２Ｏ２水＝１：５）、及び塩酸（ＨＣｌ）が好ましい。まず、互いに貼り合わされたガラス基板１と半導体基板５１とをＮＨ４ＯＨ水とＨ２Ｏ２水との混合溶液に浸す。これにより、半導体基板５１は裏面側よりエッチングされていく。エッチングが進み、半導体基板５１が除去されてしまうと、エッチング液中でエッチング停止層５３が露出される。ここで、エッチング停止層５３(Ａｌ０．５Ｇａ０．５Ａｓ)は、このエッチング液ではエッチング速度が非常に遅いので、エッチング停止層５３が露出されたときにエッチングが自動的に停止する。このようにして、まず、半導体基板５１が除去される。
続いて、エッチング停止層５３及び層構造体ＬＳ等が残ったガラス基板１をＮＨ４ＯＨとＨ２Ｏ２との混合溶液より取り出し、水洗、乾燥した後に、塩酸液に浸す。このとき、エッチング速度を速くするためにＨＣｌ液を予め５０℃程度に加熱すると好ましい。ＧａＡｓはＨＣｌではほとんどエッチングされないので、今度はエッチング停止層５３のみがエッチングされ、第２ＤＢＲ層８のＧａＡｓ層が露出されたときにエッチングが自動的に停止する。このようにして、エッチング停止層５３が除去される。なお、半導体基板５１及びエッチング停止層５３を化学機械研磨（ＣＭＰ）により除去してもよい。
工程（８）
次に、第２ＤＢＲ層８（層構造体ＬＳ）上に、貫通孔ＴＨを形成する予定位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、配線電極２５が露出するまで、層構造体ＬＳ及び絶縁膜１９をエッチング（ウエットエッチング）する。これにより、貫通孔ＴＨが形成される（図１０参照）。使用するエッチング液としては、過酸化水素水及び塩酸（ＨＣｌ）が好ましい。続いて、レジスト膜を除去する。
次に、ＰＣＶＤ法により、第２ＤＢＲ層８（層構造体ＬＳ）の表面にＳｉＮＸからなる絶縁膜２０を形成する（同じく図１０参照）。これにより、貫通孔ＴＨを画成する層構造体ＬＳの壁面上にも絶縁膜２０が形成されることとなる。
工程（９）
次に、絶縁膜２０の上に、貫通配線２７及びｎ側パッド電極３３に対応する位置にそれぞれ開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして絶縁膜２０をＢＨＦにより除去し、絶縁膜２０にコンタクトホール２０ａ，２０ｂを形成する（図１１参照）。続いて、上記レジスト膜を除去する。
次に、ｐ側パッド電極２９（貫通配線２７）及びｎ側パッド電極３３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなるｐ側パッド電極２９（貫通配線２７）及びｎ側パッド電極３３を形成する（同じく図１１参照）。このとき、ｎ側パッド電極３３は発光領域１１ｂ（電流狭窄領域１１ａの内側に位置する所定領域）の上方を覆うように形成される。ここで、ｐ側パッド電極２９と貫通配線２７とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。なお、ｐ側パッド電極２９と貫通配線２７とを一体に成形しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。
これらの工程（１）〜（９）により、図１及び図２に示された構成の半導体発光素子ＬＥ１が完成する。
なお、バンプ電極４１は、メッキ法、半田ボール搭載法や印刷法でｐ側パッド電極２９及びｎ側パッド電極３３に半田を形成し、リフローすることによって得ることができる。また、バンプ電極４１は半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。
以上のように、本第１実施形態においては、コンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８等を薄膜化した場合でも、層構造体ＬＳ（積層されたコンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８）の機械的強度がガラス基板１により保たれることとなる。また、本第１実施形態においては、従来の半導体発光素子のように、基板厚みを残した部分を必要としないので、半導体発光素子ＬＥ１の小型化を容易に図ることができる。
また、本第１実施形態においては、層構造体ＬＳは膜１０を介してガラス基板１に接着されているので、層構造体ＬＳとガラス基板１とを接着剤等を用いることなく接着することができる。そのため、層構造体ＬＳ（発光領域１１ｂ）から出射した光は、上記接着剤等により吸収されることなくガラス基板１に到達し得る。この結果、発光出力が低下するのを防ぐことができる。
また、本第１実施形態においては、膜１０は、層構造体ＬＳの一方面側において第１電極部２１（ｐ側電極２３及び配線電極２５）を覆うように形成され、層構造体ＬＳとは反対側の面１０ａが平坦化されている。このため、層構造体ＬＳの一方面側に配置された第１電極部２１による凹凸が膜１０により抑制されることとなり、層構造体ＬＳの一方面側に膜１０を介してガラス基板１を容易且つ確実に接着することができる。
また、本第１実施形態においては、第１電極部２１は配線電極２５を含み、第２電極部３１はｎ側パッド電極３３を含んでおり、配線電極２５は、層構造体ＬＳを貫通する貫通配線２７を通して層構造体ＬＳの他方面側に配置されたｐ側パッド電極２９に電気的に接続されている。これにより、ｐ側パッド電極２９及びｎ側パッド電極３３が光出射面とは反対面側に配置されることとなり、半導体発光素子ＬＥ１の実装を容易に行うことができる。
また、本第１実施形態においては、発光領域１１ｂ（電流狭窄領域１１ａの内側に位置する所定領域）の上方を覆うようにｎ側パッド電極３３（光反射膜）が形成されているので、ｎ側パッド電極３３にて反射された光もガラス基板１から出射することとなる。これにより、発光出力を向上することができる。
また、本第１実施形態に係る製造方法においては、層構造体ＬＳの一方面側に第１電極部２１を覆うように膜１０が形成され、この膜１０における層構造体ＬＳとは反対側の面１０ａがガラス基板１の一方面と接触するように、膜１０とガラス基板１とが貼り合わせられた後に、半導体基板５１が除去される。これにより、層構造体ＬＳの一方面側に膜１０を介してガラス基板１が接着された構成を有する半導体発光素子ＬＥ１を容易に製造することができる。
また、本第１実施形態に係る製造方法では、半導体基板５１が除去された後もガラス基板１が存在するので、その後の製造工程においても、層構造体ＬＳの機械的強度が上記ガラス基板１により保たれることとなる。なお、ガラス基板１を接着する前は、半導体基板５１により層構造体ＬＳの機械的強度が保たれることとなる。
また、本第１実施形態に係る製造方法においては、層構造体ＬＳ（積層されたコンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８）を形成する工程の前に実施され、エッチング停止層５３を半導体基板５１と層構造体ＬＳとの間に位置させるように形成する工程と、半導体基板５１を除去する工程の後に実施され、エッチング停止層５３をウエットエッチングにより除去する工程とを備えている。これにより、半導体基板５１をエッチング可能であり、エッチング停止層５３をエッチング可能でないエッチング液と、エッチング停止層５３をエッチング可能であり、層構造体ＬＳをエッチング可能でないエッチング液とを適宜選択して用いることで、半導体基板５１を除去し、その後に、エッチング停止層５３だけを除去できる。そのため、層構造体ＬＳを残して半導体基板５１を確実且つ容易に除去できる。
（第２実施形態）
図１２は、第２実施形態に係る半導体発光素子の断面構成を説明するための模式図である。第２実施形態に係る半導体発光素子ＬＥ２は、ガラス基板１にレンズ部１ａが形成されている点で第１実施形態に係る半導体発光素子ＬＥ１と相違する。
半導体発光素子ＬＥ２は、層構造体ＬＳと、ガラス基板１とを備えている。この半導体発光素子ＬＥ１は、光がガラス基板１側から出射する裏面出射型のＶＣＳＥＬである。半導体発光素子ＬＥ１は、例えば波長帯０．８５μｍの近距離光通信用発光素子である。
ガラス基板１には、層構造体ＬＳ（発光領域１１ｂ）から出射した光が透過するレンズ部１ａが出射面側に形成されている。このレンズ部１ａは、ガラス基板１の最表面１ｂより窪んで形成されている。
次に、上述した構成の半導体発光素子ＬＥ２の製造方法について、図１３を参照して説明する。図１３は、第２実施形態に係る半導体発光素子の製造方法を説明するための説明図であり、半導体発光素子の縦断面構成を示している。
本製造方法では、以下の工程（１）〜（９）を順次実行する。まず、工程（１）〜（５）については、上述の第１実施形態における工程（１）〜（５）と同じであり、説明を省略する。
工程（６）
次に、層構造体ＬＳ、エッチング停止層５３及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図１３参照）。まず、レンズ部１ａが形成されたガラス基板１を用意し、当該ガラス基板１の一方面（表面）を清浄化する。次に、ガラス基板１の清浄化された表面と膜１０における層構造体ＬＳとは反対側の面１０ａとが互いに接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。このように重ね合わせた状態で加圧及び加熱を行い、ガラス基板１と膜１０とを融着により貼り合わせる。半導体基板５１とガラス基板１との接着方法は、第１実施形態における工程（６）における接着方法と同じである。
半導体基板５１（発光領域１１ｂ）とガラス基板１（レンズ部１ａ）との位置合わせは、ガラス基板１の表面側にマーカを付与し且つ両面露光機を用いることで、付与したマーカを基準として容易に行うことができる。なお、マーカを付与する代わりに、レンズ部１ａの外形をマーカとして利用してもよい。
工程（７）〜（９）の工程は、第１実施形態における工程（７）〜（９）と同じであり、ここでの説明を省略する。これらの工程（１）〜（９）により、図１２に示された構成の半導体発光素子ＬＥ２が完成する。
以上のように、本第２実施形態においては、上述した第１実施形態と同じく、層構造体ＬＳ（積層されたコンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８）の機械的強度がガラス基板１により保たれると共に、半導体発光素子ＬＥ２の小型化を容易に図ることができる。
また、本第２実施形態においては、ガラス基板１には、レンズ部１ａが形成されている。これにより、出射光の指向性を改善したり、平行光を得たりすることができる。
また、本第２実施形態において、レンズ部１ａは、ガラス基板１の最表面１ｂより窪んで形成されている。これにより、レンズ部１ａが形成されたガラス基板１を容易に接着することができる。また、接着前にレンズ部１ａが加工されることとなるので、加工方法等に制限を受けることが少なく、レンズ形状等の設計の自由度が増加する。
なお、レンズ部１ａは、層構造体ＬＳ、エッチング停止層５３及び膜１０が形成された半導体基板５１とガラス基板１とを接着した後に形成してもよい。しかしながら、レンズ形状等の設計の自由度を考慮すると、レンズ部１ａを予め形成したガラス基板１を半導体基板５１に接着することが好ましい。
次に、本実施形態の変形例として、図１４〜図１７に基づいて、発光領域１１ｂ（電流狭窄領域１１ａの内側に位置する所定領域）が複数並設された半導体発光素子アレイＬＥ３〜ＬＥ６について説明する。半導体発光素子アレイＬＥ３〜ＬＥ６は、いわゆる裏面出射型の半導体発光素子アレイである。
半導体発光素子アレイＬＥ３〜ＬＥ６は、図１４〜図１７にそれぞれ示されるように、複数の発光領域１１ｂが、１次元もしくは２次元方向に配列されてアレイ状に複数並設されている。なお、半導体発光素子アレイＬＥ３〜ＬＥ６において、ｎ側パッド電極３３同士は互いに電気的に接続されている。
半導体発光素子アレイＬＥ３〜ＬＥ６においては、上述した第１及び第２実施形態と同じく、層構造体ＬＳ（積層されたコンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８）の機械的強度がガラス基板１により保たれる。また、発光領域１１ｂの狭ピッチ化が可能となり、半導体発光素子アレイＬＥ３〜ＬＥ６の小型化（コンパクト化）を容易に図ることができる。
次に、図１８を参照して、上述した実施形態に係る半導体発光素子（半導体発光素子アレイ）を用いた光インターコネクションシステムについて説明する。図１８は、本実施形態に係る光インターコネクションシステムを示す概略構成図である。
光インターコネクションシステム１０１は、複数のモジュール（例えば、ＣＰＵ、集積回路チップ、メモリー等）Ｍ１，Ｍ２間の信号を光で伝送するシステムであって、半導体発光素子ＬＥ１、駆動回路１０３、光導波路基板１０５、半導体受光素子１０７、増幅回路１０９等を含んでいる。半導体受光素子１０７は、裏面入射型の半導体受光素子を用いることができる。モジュールＭ１と駆動回路１０３とは、バンプ電極等を通して電気的に接続されている。半導体発光素子ＬＥ１と駆動回路１０３とは、バンプ電極４１を通して電気的に接続されている。半導体受光素子１０７と増幅回路１０９とは、バンプ電極を通して電気的に接続されている。増幅回路１０９とモジュールＭ２とは、バンプ電極等を通して電気的に接続されている。
モジュールＭ１から出力された電気信号は、駆動回路１０３に送られ、半導体発光素子ＬＥ１にて光信号に変換されて出力される。半導体発光素子ＬＥ１から出力された光信号は、光導波路基板１０５の光導波路１０５ａを通り、半導体受光素子１０７に入力する。半導体受光素子１０７に入力した光信号は、電気信号に変換されて、増幅回路１０９に送られ、増幅される。増幅された電気信号は、モジュールＭ２に送られる。以上により、モジュールＭ１から出力された電気信号が、モジュールＭ２に伝送されることとなる。
なお、半導体発光素子ＬＥ１の代わりに、半導体発光素子ＬＥ２あるいは半導体発光素子アレイＬＥ３〜ＬＥ６を用いてもよい。半導体発光素子アレイＬＥ３〜ＬＥ６を用いる場合、駆動回路１０３、光導波路基板１０５、半導体受光素子１０７及び増幅回路１０９等もアレイ化されることとなる。
本発明は、前述した実施形態に限定されるものではない。例えば、コンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８等の厚み、用いる材料等は、上述したものに限られない。また、層構造体ＬＳの構成も、上述した実施形態に限られるものではなく、積層された複数の化合物半導体層を含むものであればよい。
第１実施形態に係る半導体発光素子を示す概略平面図である。 図１におけるII−II線に沿った断面構成を説明するための模式図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第１実施形態に係る半導体発光素子の製造工程を説明する断面図である。 第２実施形態に係る半導体発光素子の断面構成を説明するための模式図である。 第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。 本実施形態に係る半導体発光素子アレイの断面構成を説明するための模式図である。 本実施形態に係る半導体発光素子アレイの断面構成を説明するための模式図である。 本実施形態に係る半導体発光素子アレイを示す概略平面図である。 本実施形態に係る半導体発光素子アレイを示す概略平面図である。 本実施形態に係る光インターコネクションシステムを示す概略構成図である。
符号の説明
１…ガラス基板、１ａ…レンズ部、１ｂ…最表面、３…コンタクト層、４…第１ＤＢＲ層、５…第１クラッド層、６…活性層、７…第２クラッド層、８…第２ＤＢＲ層、１０…酸化シリコンからなる膜、１１ｂ…発光領域、１１ａ…電流狭窄領域、２１…第１電極部、２３…ｐ側電極、２５…配線電極、２７…貫通配線、２９…ｐ側パッド電極、３１…第２電極部、３３…ｎ側パッド電極、４１…バンプ電極、５１…半導体基板、５３…エッチング停止層、ＬＥ１，ＬＥ２…半導体発光素子、ＬＥ３〜ＬＥ６…半導体発光素子アレイ、ＬＳ…層構造体、ＴＨ…貫通孔。

Claims (17)

  1. 複数の化合物半導体層を積層して形成される半導体発光素子であって、
    前記複数の化合物半導体層を含む層構造体と、
    前記層構造体の一方面側に配置された第１電極部と、
    前記層構造体の他方面側に配置された第２電極部と、
    前記第１電極部を覆うように前記層構造体の前記一方面側に形成され、前記層構造体とは反対側の面が平坦化された酸化シリコンからなる膜と、
    出射光に対して光学的に透明であり、前記酸化シリコンからなる膜における前記層構造体とは反対側の前記面に接触して貼り合わされたガラス基板と、を備えることを特徴とする半導体発光素子。
  2. 前記複数の化合物半導体層として、積層された第２導電型のコンタクト層、第２導電型の第１ＤＢＲ層、第２導電型の第１クラッド層、活性層、第１導電型の第２クラッド層、及び第１導電型の第２ＤＢＲ層を含み、
    前記層構造体には、前記コンタクト層、前記第１ＤＢＲ層、前記第１クラッド層、前記活性層、及び前記第２クラッド層を含む所定領域を囲むように絶縁化あるいは半絶縁化された電流狭窄領域が形成されていることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記第１電極部は、前記所定領域に含まれるコンタクト層部分に電気的に接続された配線電極を含み、
    前記第２電極部は、前記第２ＤＢＲ層に電気的に接続された第２パッド電極を含んでおり、
    前記配線電極は、前記層構造体を貫通する貫通配線を通して前記層構造体の前記他方面側に配置された第１パッド電極に電気的に接続されていることを特徴とする請求項２に記載の半導体発光素子。
  4. 前記第１パッド電極及び前記第２パッド電極に、バンプ電極が配置されることを特徴とする請求項３に記載の半導体発光素子。
  5. 前記所定領域がアレイ状に複数並設されていることを特徴とする請求項２に記載の半導体発光素子。
  6. 前記層構造体における前記第２ＤＢＲ層側には、前記所定領域に対応して光反射膜が形成されていることを特徴とする請求項２に記載の半導体発光素子。
  7. 前記ガラス基板には、前記層構造体から出射した光が透過するレンズ部が形成されていることを特徴とする請求項１に記載の半導体発光素子。
  8. 前記レンズ部は、前記ガラス基板の最表面より窪んで形成されていることを特徴とする請求項７に記載の半導体発光素子。
  9. 複数の化合物半導体層を積層して形成する半導体発光素子の製造方法であって、
    半導体基板と、出射光に対して光学的に透明なガラス基板と、を準備し、
    前記半導体基板の一方面側に、積層された前記複数の化合物半導体層を含む層構造体を形成する工程と、
    前記層構造体の一方面側に第１電極部を形成する工程と、
    前記層構造体の他方面側に第２電極部を形成する工程と、
    前記層構造体の前記一方面側に前記第１電極部を覆うように酸化シリコンからなる膜を形成して平坦化する工程と、
    前記酸化シリコンからなる膜における前記層構造体とは反対側の面と前記ガラス基板の一方面とが接触するように、前記酸化シリコンからなる膜と前記ガラス基板とを貼り合わせる工程と、
    前記酸化シリコンからなる膜と前記ガラス基板とを貼り合わせる前記工程の後に、前記半導体基板を除去する工程と、を備えることを特徴とする半導体発光素子の製造方法。
  10. 前記半導体基板を除去する前記工程では、前記半導体基板をウエットエッチングにより除去することを特徴とする請求項９に記載の半導体発光素子の製造方法。
  11. 前記層構造体を形成する前記工程の前に実施され、上記ウエットエッチングを停止させるエッチング停止層を前記半導体基板と前記層構造体との間に位置させるように形成する工程と、
    前記半導体基板を除去する前記工程の後に実施され、前記エッチング停止層をウエットエッチングにより除去する工程と、を更に備えることを特徴とする請求項１０に記載の半導体発光素子の製造方法。
  12. 前記複数の化合物半導体層として、第２導電型のコンタクト層、第２導電型の第１ＤＢＲ層、第２導電型の第１クラッド層、活性層、第１導電型の第２クラッド層、及び第１導電型の第２ＤＢＲ層を含み、
    前記層構造体を形成する前記工程では、前記半導体基板側から前記第２ＤＢＲ層、前記第２クラッド層、前記活性層、前記第１クラッド層、前記第１ＤＢＲ層、及び前記コンタクト層を順次積層しており、
    前記層構造体を形成する前記工程の後に実施され、前記層構造体に、前記コンタクト層、前記第１ＤＢＲ層、前記第１クラッド層、前記活性層、及び前記第２クラッド層を含む所定領域を囲むように絶縁化あるいは半絶縁化された電流狭窄領域を形成する工程を更に備えることを特徴とする請求項１１に記載の半導体発光素子の製造方法。
  13. 前記第１電極部を形成する工程は、前記電流狭窄領域を形成する前記工程の後に実施され、前記所定領域に含まれるコンタクト層部分に電気的に接続される配線電極を形成する工程を有し、
    前記第２電極部を形成する工程は、前記半導体基板を除去する前記工程の後に実施され、前記第２ＤＢＲ層に電気的に接続される第２パッド電極を形成する工程を有しており、
    前記半導体基板を除去する前記工程の後に実施され、前記層構造体の他方面側に第１パッド電極を形成し、当該第１パッド電極と前記配線電極とを電気的に接続する工程を更に備えることを特徴とする請求項１２に記載の半導体発光素子の製造方法。
  14. 前記第１パッド電極と前記配線電極とを電気的に接続する前記工程では、前記層構造体を貫通する貫通配線を形成し、当該貫通配線を通して前記第１パッド電極と前記配線電極とを電気的に接続することを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  15. 前記層構造体における前記第２ＤＢＲ層側に、前記所定領域に対応して光反射膜を形成する工程を更に備えることを特徴とする請求項１２に記載の半導体発光素子の製造方法。
  16. 前記ガラス基板には、前記層構造体から出射した光が透過するレンズ部が形成されていることを特徴とする請求項９に記載の半導体発光素子の製造方法。
  17. 前記レンズ部は、前記ガラス基板の最表面より窪んで形成されていることを特徴とする請求項１６に記載の半導体発光素子の製造方法。
JP2004118205A 2004-04-13 2004-04-13 半導体発光素子及びその製造方法 Expired - Fee Related JP4116587B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004118205A JP4116587B2 (ja) 2004-04-13 2004-04-13 半導体発光素子及びその製造方法
DE602005013511T DE602005013511D1 (de) 2004-04-13 2005-04-12 Halbleiter-lichtemissionselement und herstellungsverfahren dafür
EP05730372A EP1744417B1 (en) 2004-04-13 2005-04-12 Semiconductor light emitting element and manufacturing method thereof
PCT/JP2005/007095 WO2005101598A1 (ja) 2004-04-13 2005-04-12 半導体発光素子及びその製造方法
TW094111474A TWI358179B (en) 2004-04-13 2005-04-12 Semiconductor luminous element and process for pro
CNB200580011309XA CN100442614C (zh) 2004-04-13 2005-04-12 半导体发光元件及其制造方法
US11/578,251 US7723742B2 (en) 2004-04-13 2005-04-12 Semiconductor light emitting element and manufacturing method thereof
KR1020067023479A KR101184775B1 (ko) 2004-04-13 2005-04-12 반도체 발광 소자 및 그 제조 방법
US12/654,983 US8048700B2 (en) 2004-04-13 2010-01-12 Semiconductor light emitting element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004118205A JP4116587B2 (ja) 2004-04-13 2004-04-13 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005303080A true JP2005303080A (ja) 2005-10-27
JP4116587B2 JP4116587B2 (ja) 2008-07-09

Family

ID=35150287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004118205A Expired - Fee Related JP4116587B2 (ja) 2004-04-13 2004-04-13 半導体発光素子及びその製造方法

Country Status (8)

Country Link
US (2) US7723742B2 (ja)
EP (1) EP1744417B1 (ja)
JP (1) JP4116587B2 (ja)
KR (1) KR101184775B1 (ja)
CN (1) CN100442614C (ja)
DE (1) DE602005013511D1 (ja)
TW (1) TWI358179B (ja)
WO (1) WO2005101598A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317686A (ja) * 2006-05-23 2007-12-06 Seiko Epson Corp 光素子チップ、並びに、光モジュールおよびその製造方法
JP2008181932A (ja) * 2007-01-23 2008-08-07 Sanyo Electric Co Ltd 発光装置及びその製造方法
US7567735B2 (en) 2006-05-23 2009-07-28 Seiko Epson Corporation Optical device wafer, and optical device chip and method for manufacturing the same
JP2010521806A (ja) * 2007-03-16 2010-06-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 垂直外部共振器形面発光レーザ、及び、その発光部品を製造する方法
JP2011071155A (ja) * 2009-09-24 2011-04-07 Oki Electric Industry Co Ltd 半導体レーザの製造方法
JP2011077221A (ja) * 2009-09-30 2011-04-14 Oki Electric Industry Co Ltd 半導体レーザ及びその高周波特性測定方法
JP2014003326A (ja) * 2007-04-26 2014-01-09 Osram Opto Semiconductors Gmbh オプトエレクトロニクス半導体ボディ
JP2014508426A (ja) * 2011-03-14 2014-04-03 コーニンクレッカ フィリップス エヌ ヴェ フリップチップ実装のために垂直コンタクトが再分散配置されたｌｅｄ
JP2014086562A (ja) * 2012-10-24 2014-05-12 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
WO2018221042A1 (ja) * 2017-05-31 2018-12-06 ソニー株式会社 発光素子および発光素子の製造方法
JP2021048208A (ja) * 2019-09-18 2021-03-25 株式会社リコー 面発光レーザ、面発光レーザ装置、光源装置及び検出装置
WO2023149087A1 (ja) * 2022-02-01 2023-08-10 ソニーグループ株式会社 面発光レーザ、面発光レーザアレイ及び光源装置
WO2023176308A1 (ja) * 2022-03-15 2023-09-21 ソニーグループ株式会社 発光装置、測距装置及び車載装置
EP4175080A4 (en) * 2020-06-25 2024-01-03 Sony Group Corp LIGHT EMITTING DEVICE

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719017B2 (en) * 2004-01-07 2010-05-18 Hamamatsu Photonics K.K. Semiconductor light-emitting device and its manufacturing method
US20070019699A1 (en) * 2005-07-22 2007-01-25 Robbins Virginia M Light emitting device and method of manufacture
JP4533339B2 (ja) 2006-04-12 2010-09-01 キヤノン株式会社 面発光レーザ
JP2008211164A (ja) * 2007-01-29 2008-09-11 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置及びその製造方法
JP2008218568A (ja) * 2007-03-01 2008-09-18 Denso Corp レーザ装置
KR101448996B1 (ko) * 2007-07-26 2014-10-10 엘지이노텍 주식회사 반도체 발광소자 및 이의 제조방법, 반도체 발광 소자패키지
KR100941766B1 (ko) * 2007-08-08 2010-02-11 한국광기술원 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
WO2013030718A1 (en) * 2011-08-26 2013-03-07 Koninklijke Philips Electronics N.V. Method of processing a semiconductor structure
JP5803545B2 (ja) * 2011-10-12 2015-11-04 ソニー株式会社 半導体レーザ素子、光電変換装置および光情報処理装置
EP2860769A1 (en) * 2013-10-11 2015-04-15 Azzurro Semiconductors AG Layer structure for surface-emitting thin-film p-side-up light-emitting diode
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
JP6665466B2 (ja) * 2015-09-26 2020-03-13 日亜化学工業株式会社 半導体発光素子及びその製造方法
CN108140688B (zh) * 2015-09-28 2021-01-29 曜晟光电有限公司 半导体结构
TWI609540B (zh) 2016-07-18 2017-12-21 可提升使用效能的面射型雷射
US10825952B2 (en) 2017-01-16 2020-11-03 Apple Inc. Combining light-emitting elements of differing divergence on the same substrate
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US11381060B2 (en) 2017-04-04 2022-07-05 Apple Inc. VCSELs with improved optical and electrical confinement
WO2019017044A1 (ja) * 2017-07-18 2019-01-24 ソニー株式会社 発光素子及び発光素子アレイ
CN111788671A (zh) * 2017-12-27 2020-10-16 普林斯顿光电子公司 半导体装置及其制造方法
US11283240B2 (en) * 2018-01-09 2022-03-22 Oepic Semiconductors, Inc. Pillar confined backside emitting VCSEL
US11233377B2 (en) * 2018-01-26 2022-01-25 Oepic Semiconductors Inc. Planarization of backside emitting VCSEL and method of manufacturing the same for array application
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
TWI699012B (zh) * 2018-02-21 2020-07-11 華立捷科技股份有限公司 發光晶片封裝結構及封裝方法
JP7105612B2 (ja) 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US10992100B2 (en) * 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI701882B (zh) * 2018-11-08 2020-08-11 晶智達光電股份有限公司 雷射元件
US10993347B2 (en) * 2018-11-20 2021-04-27 Innolux Corporation Electronic device and tiled electronic system comprising the same
EP3888138A1 (en) 2019-02-21 2021-10-06 Apple Inc. Indium-phosphide vcsel with dielectric dbr
WO2020205166A1 (en) * 2019-04-01 2020-10-08 Apple Inc. Vcsel array with tight pitch and high efficiency
US11374381B1 (en) 2019-06-10 2022-06-28 Apple Inc. Integrated laser module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170027A (ja) * 1993-08-20 1995-07-04 Asea Brown Boveri Ab 集積化発光装置およびその方法
JPH08255933A (ja) * 1995-03-15 1996-10-01 Omron Corp レンズ一体型半導体発光素子及びその製造方法
JPH09293893A (ja) * 1996-04-25 1997-11-11 Nec Corp 光半導体装置
JP2002158373A (ja) * 2000-11-07 2002-05-31 Kokuren Koden Kagi Kofun Yugenkoshi 発光ダイオード及び発光ダイオードの製造方法
JP2002368334A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956683A (en) 1988-03-14 1990-09-11 Polaroid Corporation Isolation of p-n junctions
JPH02128481A (ja) 1988-11-07 1990-05-16 Nec Corp 発光デバイスの製造方法
JPH0669585A (ja) * 1992-08-12 1994-03-11 Fujitsu Ltd 面発光半導体レーザ及びその製造方法
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5358880A (en) * 1993-04-12 1994-10-25 Motorola, Inc. Method of manufacturing closed cavity LED
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH08111559A (ja) 1994-10-07 1996-04-30 Hitachi Ltd 半導体発受光素子及び装置
US5724376A (en) * 1995-11-30 1998-03-03 Hewlett-Packard Company Transparent substrate vertical cavity surface emitting lasers fabricated by semiconductor wafer bonding
JPH10200200A (ja) 1997-01-06 1998-07-31 Canon Inc 面発光型半導体レーザ
JPH1146038A (ja) * 1997-05-29 1999-02-16 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JPH11154774A (ja) 1997-08-05 1999-06-08 Canon Inc 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置
JPH11168262A (ja) * 1997-09-30 1999-06-22 Canon Inc 面型光デバイス、その製造方法、および表示装置
US6282219B1 (en) 1998-08-12 2001-08-28 Texas Instruments Incorporated Substrate stack construction for enhanced coupling efficiency of optical couplers
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6483236B1 (en) 2000-05-24 2002-11-19 Eastman Kodak Company Low-voltage organic light-emitting device
KR100393057B1 (ko) 2000-10-20 2003-07-31 삼성전자주식회사 마이크로 렌즈 일체형 표면광 레이저
AU2002217845A1 (en) 2000-11-16 2002-05-27 Emcore Corporation Microelectronic package having improved light extraction
JP2002280614A (ja) 2001-03-14 2002-09-27 Citizen Electronics Co Ltd 発光ダイオード
US6687268B2 (en) 2001-03-26 2004-02-03 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
JP3956647B2 (ja) 2001-05-25 2007-08-08 セイコーエプソン株式会社 面発光レ−ザの製造方法
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
GB2381658B (en) * 2001-07-25 2004-03-03 Lg Philips Lcd Co Ltd Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
TW518771B (en) 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
JP4100013B2 (ja) 2002-03-14 2008-06-11 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
JP3846367B2 (ja) * 2002-05-30 2006-11-15 セイコーエプソン株式会社 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP3729170B2 (ja) * 2002-10-18 2005-12-21 住友電気工業株式会社 半導体レーザ
JP2004303919A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置及び半導体基板の加工方法
US7719017B2 (en) * 2004-01-07 2010-05-18 Hamamatsu Photonics K.K. Semiconductor light-emitting device and its manufacturing method
WO2008149699A1 (en) * 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170027A (ja) * 1993-08-20 1995-07-04 Asea Brown Boveri Ab 集積化発光装置およびその方法
JPH08255933A (ja) * 1995-03-15 1996-10-01 Omron Corp レンズ一体型半導体発光素子及びその製造方法
JPH09293893A (ja) * 1996-04-25 1997-11-11 Nec Corp 光半導体装置
JP2002158373A (ja) * 2000-11-07 2002-05-31 Kokuren Koden Kagi Kofun Yugenkoshi 発光ダイオード及び発光ダイオードの製造方法
JP2002368334A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466733B2 (en) 2006-05-23 2008-12-16 Seiko Epson Corporation Optical device chip, and optical module and method for manufacturing the same
US7567735B2 (en) 2006-05-23 2009-07-28 Seiko Epson Corporation Optical device wafer, and optical device chip and method for manufacturing the same
JP2007317686A (ja) * 2006-05-23 2007-12-06 Seiko Epson Corp 光素子チップ、並びに、光モジュールおよびその製造方法
JP2008181932A (ja) * 2007-01-23 2008-08-07 Sanyo Electric Co Ltd 発光装置及びその製造方法
JP4927178B2 (ja) * 2007-03-16 2012-05-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 垂直外部共振器形面発光レーザ、及び、その発光部品を製造する方法
JP2010521806A (ja) * 2007-03-16 2010-06-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 垂直外部共振器形面発光レーザ、及び、その発光部品を製造する方法
JP2014003326A (ja) * 2007-04-26 2014-01-09 Osram Opto Semiconductors Gmbh オプトエレクトロニクス半導体ボディ
JP2011071155A (ja) * 2009-09-24 2011-04-07 Oki Electric Industry Co Ltd 半導体レーザの製造方法
JP2011077221A (ja) * 2009-09-30 2011-04-14 Oki Electric Industry Co Ltd 半導体レーザ及びその高周波特性測定方法
JP2014508426A (ja) * 2011-03-14 2014-04-03 コーニンクレッカ フィリップス エヌ ヴェ フリップチップ実装のために垂直コンタクトが再分散配置されたｌｅｄ
JP2014086562A (ja) * 2012-10-24 2014-05-12 Fuji Xerox Co Ltd 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
WO2018221042A1 (ja) * 2017-05-31 2018-12-06 ソニー株式会社 発光素子および発光素子の製造方法
JPWO2018221042A1 (ja) * 2017-05-31 2020-04-02 ソニー株式会社 発光素子および発光素子の製造方法
US11374384B2 (en) 2017-05-31 2022-06-28 Sony Corporation Light-emitting device and method of manufacturing light-emitting device
JP2021048208A (ja) * 2019-09-18 2021-03-25 株式会社リコー 面発光レーザ、面発光レーザ装置、光源装置及び検出装置
JP7400282B2 (ja) 2019-09-18 2023-12-19 株式会社リコー 面発光レーザ、面発光レーザ装置、光源装置及び検出装置
EP4175080A4 (en) * 2020-06-25 2024-01-03 Sony Group Corp LIGHT EMITTING DEVICE
WO2023149087A1 (ja) * 2022-02-01 2023-08-10 ソニーグループ株式会社 面発光レーザ、面発光レーザアレイ及び光源装置
WO2023176308A1 (ja) * 2022-03-15 2023-09-21 ソニーグループ株式会社 発光装置、測距装置及び車載装置

Also Published As

Publication number Publication date
KR101184775B1 (ko) 2012-09-24
US7723742B2 (en) 2010-05-25
JP4116587B2 (ja) 2008-07-09
TW200603506A (en) 2006-01-16
TWI358179B (en) 2012-02-11
CN1943086A (zh) 2007-04-04
DE602005013511D1 (de) 2009-05-07
US8048700B2 (en) 2011-11-01
US20100203660A1 (en) 2010-08-12
EP1744417A1 (en) 2007-01-17
KR20070011465A (ko) 2007-01-24
EP1744417A4 (en) 2008-03-05
EP1744417B1 (en) 2009-03-25
US20080031295A1 (en) 2008-02-07
CN100442614C (zh) 2008-12-10
WO2005101598A1 (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
JP4116587B2 (ja) 半導体発光素子及びその製造方法
JP4160597B2 (ja) 半導体発光素子及びその製造方法
US6222868B1 (en) Surface-type optical device, fabrication method therefor and display device
EP0896405B1 (en) Method for fabricating surface-emitting semiconductor device
WO2021124968A1 (ja) 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法
JP4978291B2 (ja) 半導体装置およびその製造方法
JPH11168263A (ja) 光デバイス装置及びその製造方法
JP2006049829A (ja) 表面発光型半導体レーザおよびその製造方法
JP2009094332A (ja) 面発光型半導体レーザ装置およびその製造方法
JP2000049414A (ja) 光機能素子装置、これを用いた光送受信装置、光インターコネクション装置および光記録装置
JP4224041B2 (ja) 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム
JP6252222B2 (ja) 面発光レーザアレイ及びレーザ装置
JP2007053242A (ja) 半導体レーザ装置およびその製造方法
CN113316875A (zh) 表面发射激光器模块、光学装置和表面发射激光基板
JP2002353561A (ja) 面発光レーザ装置およびその製造方法
JP2005197468A (ja) 光半導体素子及びその製造方法
JP4821961B2 (ja) 面発光半導体レーザ装置およびその製造方法
KR100627703B1 (ko) 하이브리드 금속접합 표면방출 레이저 및 그 제작 방법
JP2006066482A (ja) 面発光型半導体レーザ素子およびその製造方法、並びに光学ユニットおよび光学モジュール
JPH10335741A (ja) 半導体レ−ザ素子及びその製造方法
JP2004079896A (ja) 面発光レーザ装置
JP2009194229A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees