JPH1187840A - 半導体光素子 - Google Patents
半導体光素子Info
- Publication number
- JPH1187840A JPH1187840A JP24652897A JP24652897A JPH1187840A JP H1187840 A JPH1187840 A JP H1187840A JP 24652897 A JP24652897 A JP 24652897A JP 24652897 A JP24652897 A JP 24652897A JP H1187840 A JPH1187840 A JP H1187840A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor optical
- optical device
- angle
- positioning
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 サブマウント上に所定角度傾けて配置するタ
イプの半導体光素子のマウント作業を、容易且つ正確に
行うことができる半導体光素子を提供する。 【解決手段】 サブマウント１１の基準面１２に対する
半導体光素子１０の傾きを決定する位置決め構造１７，
１８を設けた。位置決め構造１７，１８は、半導体光素
子１０に凹条を形成することにより構成した。凹条１
７，１８は、光１５の出射方向と出射端面１３の法線の
方向とのなす角ψに対応する方向に沿うように形成し
た。
イプの半導体光素子のマウント作業を、容易且つ正確に
行うことができる半導体光素子を提供する。 【解決手段】 サブマウント１１の基準面１２に対する
半導体光素子１０の傾きを決定する位置決め構造１７，
１８を設けた。位置決め構造１７，１８は、半導体光素
子１０に凹条を形成することにより構成した。凹条１
７，１８は、光１５の出射方向と出射端面１３の法線の
方向とのなす角ψに対応する方向に沿うように形成し
た。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体光素子に
関するものであり、詳しくは、半導体光素子内部の光導
波路を進行する光が出射端面へ入射する方向と当該出射
端面の法線の方向とのなす角が０でない角度θを有し、
且つ光の出射方向と出射端面の法線の方向とのなす角が
上記角度θに基づいて決定される角度ψである半導体光
素子に関するものである。
関するものであり、詳しくは、半導体光素子内部の光導
波路を進行する光が出射端面へ入射する方向と当該出射
端面の法線の方向とのなす角が０でない角度θを有し、
且つ光の出射方向と出射端面の法線の方向とのなす角が
上記角度θに基づいて決定される角度ψである半導体光
素子に関するものである。
【０００２】
【従来の技術】半導体光増幅器や半導体光変調器等の進
行波型光デバイス（半導体光素子）では、光の出射端面
での反射を低減することが重要である。
行波型光デバイス（半導体光素子）では、光の出射端面
での反射を低減することが重要である。
【０００３】出射端面での光の反射率を抑える方法の一
つとして、従来では、Ａｌ2 Ｏ3 等の誘電体膜を当該出
射端面に形成するという方法が採用されている。この場
合、誘電体膜の厚さｄを、
つとして、従来では、Ａｌ2 Ｏ3 等の誘電体膜を当該出
射端面に形成するという方法が採用されている。この場
合、誘電体膜の厚さｄを、
【０００４】
【数１】
【０００５】となるように制御することにより、光の反
射率を３％〜１％程度に抑えることが可能である。
射率を３％〜１％程度に抑えることが可能である。
【０００６】また、さらに反射率を下げる方法として、
出射端面への光の進行方向が、出射端面の法線の方向と
０でない角度θを有するように、すなわち出射端面への
光の入射角がθとなるように、半導体内に光導波路を形
成するという方法がある。かかる方法を用いた場合、光
導波路の幅を２μｍとしたとき、入射角θを１４°以上
に設定すれば、θ＝０のときに比べて光の反射率が１／
１００に抑えることが可能であることが分かっている
（ Y.Yamamoto et.al. "Coherence,Amplification,and
Quantum Effects in Semiconductor Lasers" p268 ）。
出射端面への光の進行方向が、出射端面の法線の方向と
０でない角度θを有するように、すなわち出射端面への
光の入射角がθとなるように、半導体内に光導波路を形
成するという方法がある。かかる方法を用いた場合、光
導波路の幅を２μｍとしたとき、入射角θを１４°以上
に設定すれば、θ＝０のときに比べて光の反射率が１／
１００に抑えることが可能であることが分かっている
（ Y.Yamamoto et.al. "Coherence,Amplification,and
Quantum Effects in Semiconductor Lasers" p268 ）。
【０００７】ところで、出射端面への光の入射角θが０
でない場合、光の出射方向と当該出射端面の法線の方向
とのなす角ψについて、スネルの法則により、
でない場合、光の出射方向と当該出射端面の法線の方向
とのなす角ψについて、スネルの法則により、
【０００８】
【数２】
【０００９】という関係がある。例えば、 θ＝１４゜に設定し、ｎeff ＝３．３のときは、ψ＝５
３゜ θ＝７゜ に設定し、ｎeff ＝３．３のときは、ψ＝２
４゜ となる。
３゜ θ＝７゜ に設定し、ｎeff ＝３．３のときは、ψ＝２
４゜ となる。
【００１０】図１１は、このような半導体光素子をサブ
マウント上に組み立てたときの斜視図である。また、図
１２は、図７のＡ−矢視図である。
マウント上に組み立てたときの斜視図である。また、図
１２は、図７のＡ−矢視図である。
【００１１】図１１を参照して、半導体光素子１は、サ
ブマウント２上で組み立てられている。サブマウント２
は、たとえばＳｉにより構成することができる。サブマ
ウント２は、矩形の基準面３に沿う各辺および基準面に
対して直交する方向に連続する垂線を基準として、たと
えばヒートシンク等にマウントされる。
ブマウント２上で組み立てられている。サブマウント２
は、たとえばＳｉにより構成することができる。サブマ
ウント２は、矩形の基準面３に沿う各辺および基準面に
対して直交する方向に連続する垂線を基準として、たと
えばヒートシンク等にマウントされる。
【００１２】図１２に示すように、半導体光素子１から
の出射光ＬＢは、上記(1) 式に従って、光の出射端面４
の法線の方向と角ψだけ屈折した状態で放射される。こ
のため、光学レンズ等を用いて半導体光素子１からの出
射光ＬＢを効率よく取り出すためには、出射光ＬＢの出
射方向が、サブマウント２の基準面３の各辺のうち２つ
の辺３ａ，３ｂに平行で、且つ他の２つの辺３ｃ，３ｄ
に対し垂直であることが望ましい。つまり、半導体光素
子１は、サブマウント２に対して角度ψだけ正確に傾け
て接着するのが望ましい。従来では、半導体光素子１を
角度ψだけ傾けるために、たとえば分度器等を使って角
度を測定していた。
の出射光ＬＢは、上記(1) 式に従って、光の出射端面４
の法線の方向と角ψだけ屈折した状態で放射される。こ
のため、光学レンズ等を用いて半導体光素子１からの出
射光ＬＢを効率よく取り出すためには、出射光ＬＢの出
射方向が、サブマウント２の基準面３の各辺のうち２つ
の辺３ａ，３ｂに平行で、且つ他の２つの辺３ｃ，３ｄ
に対し垂直であることが望ましい。つまり、半導体光素
子１は、サブマウント２に対して角度ψだけ正確に傾け
て接着するのが望ましい。従来では、半導体光素子１を
角度ψだけ傾けるために、たとえば分度器等を使って角
度を測定していた。
【００１３】
【発明が解決しようとする課題】しかしながら、上記
(1) 式より明らかなように、ｎeff ，θの設定の仕方に
よって、角度ψが変化する。つまり、半導体素子の仕様
に応じてｎeff ，θの値を変える必要があるが、これら
の値に応じて傾けるべき角度ψも変化する。従って、半
導体光素子１の仕様が変わるごとに傾けるべき角度ψが
変化するので、半導体光素子１のマウント作業は、非常
に煩雑なものとなっていた。このため、半導体光素子１
のマウント作業のコストが上昇し、結果的にデバイス全
体のコストが上昇してしまうという問題があった。
(1) 式より明らかなように、ｎeff ，θの設定の仕方に
よって、角度ψが変化する。つまり、半導体素子の仕様
に応じてｎeff ，θの値を変える必要があるが、これら
の値に応じて傾けるべき角度ψも変化する。従って、半
導体光素子１の仕様が変わるごとに傾けるべき角度ψが
変化するので、半導体光素子１のマウント作業は、非常
に煩雑なものとなっていた。このため、半導体光素子１
のマウント作業のコストが上昇し、結果的にデバイス全
体のコストが上昇してしまうという問題があった。
【００１４】そこで、本発明の目的は、半導体光素子の
マウント作業を容易且つ正確に行うことができ、引いて
はデバイス全体のコストダウンを図ることができる半導
体光素子を提供することである。
マウント作業を容易且つ正確に行うことができ、引いて
はデバイス全体のコストダウンを図ることができる半導
体光素子を提供することである。
【００１５】
【課題を解決するための手段】本発明（請求項１）に係
る半導体光素子は、光の出射方向が光の出射端面と所定
角度をなし、所定のベース部材の基準面上に上記所定角
度分だけ傾けてマウントされる半導体光素子において、
上記基準面に対する半導体光素子の傾きを決定する位置
決め手段が設けられていることを特徴とするものであ
る。
る半導体光素子は、光の出射方向が光の出射端面と所定
角度をなし、所定のベース部材の基準面上に上記所定角
度分だけ傾けてマウントされる半導体光素子において、
上記基準面に対する半導体光素子の傾きを決定する位置
決め手段が設けられていることを特徴とするものであ
る。
【００１６】本発明（請求項２）に係る半導体光素子
は、請求項１記載の半導体光素子において、上記位置決
め手段は、半導体光素子の上面に、光の出射方向と平行
な方向に沿って形成されたマーカーを含むことを特徴と
するものである。
は、請求項１記載の半導体光素子において、上記位置決
め手段は、半導体光素子の上面に、光の出射方向と平行
な方向に沿って形成されたマーカーを含むことを特徴と
するものである。
【００１７】本発明（請求項３）に係る半導体光素子
は、請求項１記載の半導体光素子において、上記位置決
め手段は、半導体光素子の上面に、光の出射方向と直交
する方向に沿って形成されたマーカーを含むことを特徴
とするものである。
は、請求項１記載の半導体光素子において、上記位置決
め手段は、半導体光素子の上面に、光の出射方向と直交
する方向に沿って形成されたマーカーを含むことを特徴
とするものである。
【００１８】本発明（請求項４）に係る半導体光素子
は、請求項１記載の半導体素子において、上記位置決め
手段は、半導体光素子に形成された位置決め面部を有
し、当該位置決め面部の法線の方向が、光の出射方向と
平行であることを特徴とするものである。
は、請求項１記載の半導体素子において、上記位置決め
手段は、半導体光素子に形成された位置決め面部を有
し、当該位置決め面部の法線の方向が、光の出射方向と
平行であることを特徴とするものである。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳しく説明する。 実施の形態１．図１は、本実施の形態に係る半導体光素
子１０がサブマウント上に配置された状態を示す斜視図
である。また、図２は、図１におけるＢ−矢視図であ
る。なお、半導体光素子１０は、後述する積層構造を有
しているが、図１および図２においては、その構造を簡
略化して図示している。
て詳しく説明する。 実施の形態１．図１は、本実施の形態に係る半導体光素
子１０がサブマウント上に配置された状態を示す斜視図
である。また、図２は、図１におけるＢ−矢視図であ
る。なお、半導体光素子１０は、後述する積層構造を有
しているが、図１および図２においては、その構造を簡
略化して図示している。
【００２０】図１および図２に示すように、半導体光素
子１０は、サブマウント１１の基準面１２上に、予め定
められた角度ψだけ傾けた状態で配置されている。これ
は、次の理由によるものである。
子１０は、サブマウント１１の基準面１２上に、予め定
められた角度ψだけ傾けた状態で配置されている。これ
は、次の理由によるものである。
【００２１】半導体光素子１０は、光１５の出射端面１
３での光の反射率を下げるために、光導波路１４が出射
端面１３の法線方向に対して角度θ（θは、０でない
値）だけ傾けて形成されている。つまり、光１５の出射
端面１３への入射角がθとなるように設定されている。
このため、光１５の出射方向は、スネルの法則により、
出射端面１３の法線方向に対して角度ψだけ屈折した方
向となっている。ところが、光１５は、サブマウント１
１の辺１６に対して直交する方向に出射させる必要があ
ることから、半導体光素子１０を上記角度ψだけ傾けて
いるのである。
３での光の反射率を下げるために、光導波路１４が出射
端面１３の法線方向に対して角度θ（θは、０でない
値）だけ傾けて形成されている。つまり、光１５の出射
端面１３への入射角がθとなるように設定されている。
このため、光１５の出射方向は、スネルの法則により、
出射端面１３の法線方向に対して角度ψだけ屈折した方
向となっている。ところが、光１５は、サブマウント１
１の辺１６に対して直交する方向に出射させる必要があ
ることから、半導体光素子１０を上記角度ψだけ傾けて
いるのである。
【００２２】本実施の形態の特徴とするところは、半導
体光素子１０をサブマウント１１の基準面１２上に上記
角度ψだけ傾けて位置決めするために、位置決め構造１
７，１８を半導体光素子１０に形成した点である。そし
て、これら位置決め構造１７，１８によって、半導体光
素子１０を簡単且つ正確に基準面１２上にセットできる
ようになっている。以下、半導体光素子１０について詳
しく説明する。
体光素子１０をサブマウント１１の基準面１２上に上記
角度ψだけ傾けて位置決めするために、位置決め構造１
７，１８を半導体光素子１０に形成した点である。そし
て、これら位置決め構造１７，１８によって、半導体光
素子１０を簡単且つ正確に基準面１２上にセットできる
ようになっている。以下、半導体光素子１０について詳
しく説明する。
【００２３】半導体光素子１０は、ｎ−ＩｎＰ基板２０
を有しており、このｎ−ＩｎＰ基板２０上にリッジ型の
光導波路１４が形成されている。光導波路１４は、上述
のように、出射端面１３の法線方向に対して角度θだけ
傾けて形成されており、その結果、光１５の出射方向が
出射端面１３の法線方向に対して角度ψを有する方向と
なっている。
を有しており、このｎ−ＩｎＰ基板２０上にリッジ型の
光導波路１４が形成されている。光導波路１４は、上述
のように、出射端面１３の法線方向に対して角度θだけ
傾けて形成されており、その結果、光１５の出射方向が
出射端面１３の法線方向に対して角度ψを有する方向と
なっている。
【００２４】また、半導体光素子１０の上面２２には、
上記位置決め構造１７，１８が形成されている。具体的
には、この位置決め構造１７，１８は、半導体光素子１
０の上面２２に形成された凹条からなるマーカーにより
構成されている。なお、本実施の形態の説明において
は、位置決め構造１７，１８を適宜マーカー１７，１８
という。
上記位置決め構造１７，１８が形成されている。具体的
には、この位置決め構造１７，１８は、半導体光素子１
０の上面２２に形成された凹条からなるマーカーにより
構成されている。なお、本実施の形態の説明において
は、位置決め構造１７，１８を適宜マーカー１７，１８
という。
【００２５】マーカー１７は、半導体光素子１０の出射
端面１３の法線の方向に対して所定の角度を有して形成
されている。つまり、マーカー１７は、光１５の出射方
向と平行な方向、すなわち出射端面１３の法線の方向と
マーカー１７の方向とのなす角がψとなるように形成さ
れている。また、マーカー１８は、マーカー１７と同様
の形状であって、マーカー１７と平行に形成されてい
る。つまり、マーカー１８は、光１５の出射方向と平行
な方向、すなわち出射端面１３の法線の方向とマーカー
１８の方向とのなす角がψとなるように形成されてい
る。
端面１３の法線の方向に対して所定の角度を有して形成
されている。つまり、マーカー１７は、光１５の出射方
向と平行な方向、すなわち出射端面１３の法線の方向と
マーカー１７の方向とのなす角がψとなるように形成さ
れている。また、マーカー１８は、マーカー１７と同様
の形状であって、マーカー１７と平行に形成されてい
る。つまり、マーカー１８は、光１５の出射方向と平行
な方向、すなわち出射端面１３の法線の方向とマーカー
１８の方向とのなす角がψとなるように形成されてい
る。
【００２６】次に、図３および図４を参照して、かかる
半導体光素子１０の製造方法について説明する。図３お
よび図４は、それぞれ、半導体光素子１０の製造工程を
図示した模式図である。
半導体光素子１０の製造方法について説明する。図３お
よび図４は、それぞれ、半導体光素子１０の製造工程を
図示した模式図である。
【００２７】図３(a) を参照して、まず、ｎ−ＩｎＰ基
板２０上に、ｎ−ＩｎＰバッファ層２２，ｎ−ＩｎＧａ
ＡｓＰ光ガイド層２３、ＩｎＧａＡｓＰ−ＭＱＷ活性層
２４，Ｐ−ＩｎＧａＡｓＰ光ガイド層２５、Ｐ−ＩｎＰ
第１クラッド層２６とを順次積層形成する。
板２０上に、ｎ−ＩｎＰバッファ層２２，ｎ−ＩｎＧａ
ＡｓＰ光ガイド層２３、ＩｎＧａＡｓＰ−ＭＱＷ活性層
２４，Ｐ−ＩｎＧａＡｓＰ光ガイド層２５、Ｐ−ＩｎＰ
第１クラッド層２６とを順次積層形成する。
【００２８】次に、図３(b) に示すように、エッチング
マスク２７を形成し、これをマスクとしてエッチング処
理を行う。これにより、リッジ型の光導波路１４を形成
する。光導波路１４は、本実施の形態では、その幅寸法
Ｗが２μｍに設定されている。もっとも、光導波路１４
は、半導体光素子１０の仕様に応じて適宜設計変更する
ことが可能であり、幅寸法Ｗについても、所要の仕様に
対応させて変更することができる。
マスク２７を形成し、これをマスクとしてエッチング処
理を行う。これにより、リッジ型の光導波路１４を形成
する。光導波路１４は、本実施の形態では、その幅寸法
Ｗが２μｍに設定されている。もっとも、光導波路１４
は、半導体光素子１０の仕様に応じて適宜設計変更する
ことが可能であり、幅寸法Ｗについても、所要の仕様に
対応させて変更することができる。
【００２９】エッチングマスク２７は、たとえばＳｉＯ
2 やＳｉＮを採用することができる。また、エッチング
処理については、ＨＢｒを用いたウェットエッチング等
の方法を採用することができる。
2 やＳｉＮを採用することができる。また、エッチング
処理については、ＨＢｒを用いたウェットエッチング等
の方法を採用することができる。
【００３０】次に、図３(c) に示すように、光導波路１
４の両側に、Ｆｅ−ＩｎＰブロック層２８およびｎ−Ｉ
ｎＰホールトラップ層２９を積層形成する。これらＦｅ
−ＩｎＰブロック層２８およびｎ−ＩｎＰホールトラッ
プ層２９は、たとえばＭＯＣＶＤ法を駆使して形成する
ことができる。もっとも、他の公知の方法によって、Ｆ
ｅ−ＩｎＰブロック層２８およびｎ−ＩｎＰホールトラ
ップ層２９を形成することもできる。
４の両側に、Ｆｅ−ＩｎＰブロック層２８およびｎ−Ｉ
ｎＰホールトラップ層２９を積層形成する。これらＦｅ
−ＩｎＰブロック層２８およびｎ−ＩｎＰホールトラッ
プ層２９は、たとえばＭＯＣＶＤ法を駆使して形成する
ことができる。もっとも、他の公知の方法によって、Ｆ
ｅ−ＩｎＰブロック層２８およびｎ−ＩｎＰホールトラ
ップ層２９を形成することもできる。
【００３１】次いで、図４(a) に示すように、エッチン
グマスク２７を除去し、その後、Ｐ−ＩｎＰ第２クラッ
ド層３０およびＰ−ＩｎＧａＡｓコンタクト層３１を順
次積層形成する。これらＰ−ＩｎＰ第２クラッド層３０
およびＰ−ＩｎＧａＡｓコンタクト層３１は、たとえ
ば、ＭＯＣＶＤ法を駆使して形成することができるが、
その他の公知の方法によって形成することもできる。
グマスク２７を除去し、その後、Ｐ−ＩｎＰ第２クラッ
ド層３０およびＰ−ＩｎＧａＡｓコンタクト層３１を順
次積層形成する。これらＰ−ＩｎＰ第２クラッド層３０
およびＰ−ＩｎＧａＡｓコンタクト層３１は、たとえ
ば、ＭＯＣＶＤ法を駆使して形成することができるが、
その他の公知の方法によって形成することもできる。
【００３２】次に、Ｐ−ＩｎＧａＡｓコンタクト層３１
の上面にレジストパターンを形成し（図示せず）、これ
をマスクとしてＰ−ＩｎＧａＡｓコンタクト層３１の所
定部分をエッチング除去し、凹条を形成する（図４(b)
参照）。この所定部分とは、上述のマーカー１７，１８
（図１および図２参照）が形成されるべき部分である。
この場合のエッチング処理の方法としては、酒石酸を用
いたウェットエッチング等を採用することができる。
の上面にレジストパターンを形成し（図示せず）、これ
をマスクとしてＰ−ＩｎＧａＡｓコンタクト層３１の所
定部分をエッチング除去し、凹条を形成する（図４(b)
参照）。この所定部分とは、上述のマーカー１７，１８
（図１および図２参照）が形成されるべき部分である。
この場合のエッチング処理の方法としては、酒石酸を用
いたウェットエッチング等を採用することができる。
【００３３】詳しく説明すると、マーカー１７，１８
は、その長手方向が、半導体光素子１０の出射端面１３
の法線の方向と角度ψをなすように形成する。この角度
ψは、半導体光素子１０の仕様に対応して、上述した
(1) 式から導かれる。すなわち、半導体光素子１０の仕
様に対応したｎeff ，θの値によってスネルの法則に基
づいて決定される。なお、後述するように、これらマー
カー１７，１８は、半導体光素子１０を組み立てる際の
位置決め用目印として機能するものであるから、マーカ
ー１７，１８を構成する凹条の幅寸法や長さ寸法は、適
宜設定することができる。また、本実施の形態では、一
対のマーカー１７，１８を形成したが、いずれか一方の
マーカーのみを形成するようにしても良い。
は、その長手方向が、半導体光素子１０の出射端面１３
の法線の方向と角度ψをなすように形成する。この角度
ψは、半導体光素子１０の仕様に対応して、上述した
(1) 式から導かれる。すなわち、半導体光素子１０の仕
様に対応したｎeff ，θの値によってスネルの法則に基
づいて決定される。なお、後述するように、これらマー
カー１７，１８は、半導体光素子１０を組み立てる際の
位置決め用目印として機能するものであるから、マーカ
ー１７，１８を構成する凹条の幅寸法や長さ寸法は、適
宜設定することができる。また、本実施の形態では、一
対のマーカー１７，１８を形成したが、いずれか一方の
マーカーのみを形成するようにしても良い。
【００３４】その後、Ｐ−ＩｎＧａＡｓコンタクト層３
１の上面全体にＳｉＯ2 膜３２を形成する。このＳｉＯ
2 膜３２は、たとえばスパッタ法を駆使して形成するこ
とができる。もっとも、スパッタ法以外の公知の方法を
用いてＳｉＯ2 膜３２を形成することもできる。
１の上面全体にＳｉＯ2 膜３２を形成する。このＳｉＯ
2 膜３２は、たとえばスパッタ法を駆使して形成するこ
とができる。もっとも、スパッタ法以外の公知の方法を
用いてＳｉＯ2 膜３２を形成することもできる。
【００３５】そして、図示していないが、上記光導波路
１４に沿ってＳｉＯ2 膜３２上にレジストパターンを形
成し、これをマスクとしてＳｉＯ2 膜３２に対してエッ
チング処理を施す。このエッチング処理の方法として
は、ＨＦを用いたウェットエッチング法を採用すること
ができる。これにより、ＳｉＯ2 膜２２の光導波路１４
に沿う部分が除去され、当該除去された部分が、半導体
光素子１０の電流注入部分を構成する。
１４に沿ってＳｉＯ2 膜３２上にレジストパターンを形
成し、これをマスクとしてＳｉＯ2 膜３２に対してエッ
チング処理を施す。このエッチング処理の方法として
は、ＨＦを用いたウェットエッチング法を採用すること
ができる。これにより、ＳｉＯ2 膜２２の光導波路１４
に沿う部分が除去され、当該除去された部分が、半導体
光素子１０の電流注入部分を構成する。
【００３６】次に、図４(c) に示すように、上面全体に
ＴｉおよびＡｕを蒸着して金属蒸着層３３を形成し、こ
の金属蒸着層３３の上にＡｕメッキ層３４を形成する。
そして、Ａｕメッキ層３４の上にレジストパターンを形
成し（図示せず）、これをマスクとしてＡｕメッキ層３
４を所定の形状にパターニングする。さらに、金属蒸着
層３３をエッチング処理することにより、金属蒸着層３
３を所定の形状にパターニングする。なお、この場合の
エッチング処理としては、ＨＦを用いたウェットエッチ
ング法を採用することができる。金属蒸着層３３をパタ
ーニングすることにより、予め設計された電極パターン
が形成される。
ＴｉおよびＡｕを蒸着して金属蒸着層３３を形成し、こ
の金属蒸着層３３の上にＡｕメッキ層３４を形成する。
そして、Ａｕメッキ層３４の上にレジストパターンを形
成し（図示せず）、これをマスクとしてＡｕメッキ層３
４を所定の形状にパターニングする。さらに、金属蒸着
層３３をエッチング処理することにより、金属蒸着層３
３を所定の形状にパターニングする。なお、この場合の
エッチング処理としては、ＨＦを用いたウェットエッチ
ング法を採用することができる。金属蒸着層３３をパタ
ーニングすることにより、予め設計された電極パターン
が形成される。
【００３７】最後に、図４(d) に示すように、ｎ−Ｉｎ
Ｐ基板２０の裏面に、ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａ
ｕを順次積層した金属蒸着層３５を形成する。そして、
この上にＡｕメッキ層３６を形成し（図示せず）、これ
をマスクとしてＡｕメッキ層３６を所定の形状にパター
ニングする。さらに、金属蒸着層３５をエッチング処理
することにより、金属蒸着層３５を所定の形状にパター
ニングする。なお、この場合のエッチング処理として
は、ヨウ化カリウム，フッ酸を用いたウェットエッチン
グ法を採用することができる。金属蒸着層３５をパター
ニングすることにより、予め設計された電極パターンが
形成される。
Ｐ基板２０の裏面に、ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａ
ｕを順次積層した金属蒸着層３５を形成する。そして、
この上にＡｕメッキ層３６を形成し（図示せず）、これ
をマスクとしてＡｕメッキ層３６を所定の形状にパター
ニングする。さらに、金属蒸着層３５をエッチング処理
することにより、金属蒸着層３５を所定の形状にパター
ニングする。なお、この場合のエッチング処理として
は、ヨウ化カリウム，フッ酸を用いたウェットエッチン
グ法を採用することができる。金属蒸着層３５をパター
ニングすることにより、予め設計された電極パターンが
形成される。
【００３８】次に、本実施の形態に係る半導体光素子１
０の作用効果について説明する。図１および図２を参照
して、半導体光素子１０は、位置決め構造１７，１８を
有するので、サブマウント１１の基準面１２上での半導
体光素子１０の傾きを容易に決定することができる。す
なわち、位置決め構造１７，１８は、半導体光素子１０
の仕様に応じて、光１５の出射端面１３の法線の方向と
角度ψをなすように形成されているから、当該半導体光
素子１０から発せられる光１５がサブマウント１１の辺
１６に直交するように、正確に基準面１２上にセットす
ることができる。
０の作用効果について説明する。図１および図２を参照
して、半導体光素子１０は、位置決め構造１７，１８を
有するので、サブマウント１１の基準面１２上での半導
体光素子１０の傾きを容易に決定することができる。す
なわち、位置決め構造１７，１８は、半導体光素子１０
の仕様に応じて、光１５の出射端面１３の法線の方向と
角度ψをなすように形成されているから、当該半導体光
素子１０から発せられる光１５がサブマウント１１の辺
１６に直交するように、正確に基準面１２上にセットす
ることができる。
【００３９】しかも、この位置決め構造１７，１８は、
半導体光素子１０の仕様に合わせて製造段階で予め形成
しておくことができる。つまり、半導体光素子１０の製
造工程において、ガラスマスク作製時に目印として配置
しておくことができ、角度ψの誤差は、１゜以内に抑え
ることが可能である。これにより、従来のように、半導
体光素子１０の仕様ごとに異なる角度ψをその都度分度
器等を用いて測定する必要がなく、半導体光素子１０を
基準面１２上にセットする作業がきわめて簡単である。
その結果、半導体光素子１０の組立コストの低減を図る
ことができ、デバイス全体の低コスト化を図ることがで
きる。
半導体光素子１０の仕様に合わせて製造段階で予め形成
しておくことができる。つまり、半導体光素子１０の製
造工程において、ガラスマスク作製時に目印として配置
しておくことができ、角度ψの誤差は、１゜以内に抑え
ることが可能である。これにより、従来のように、半導
体光素子１０の仕様ごとに異なる角度ψをその都度分度
器等を用いて測定する必要がなく、半導体光素子１０を
基準面１２上にセットする作業がきわめて簡単である。
その結果、半導体光素子１０の組立コストの低減を図る
ことができ、デバイス全体の低コスト化を図ることがで
きる。
【００４０】特に、本実施の形態では、位置決め構造１
７，１８は、Ｐ−ＩｎＧａＡｓコンタクト層３１に形成
したマーカー１７，１８により構成しているので、実際
に半導体光素子１０をセットする際には、これらマーカ
ー１７，１８を目印としてサブマウントの辺１２ａに沿
わすようにすれば良く、簡単に作業をすることができる
という利点がある。
７，１８は、Ｐ−ＩｎＧａＡｓコンタクト層３１に形成
したマーカー１７，１８により構成しているので、実際
に半導体光素子１０をセットする際には、これらマーカ
ー１７，１８を目印としてサブマウントの辺１２ａに沿
わすようにすれば良く、簡単に作業をすることができる
という利点がある。
【００４１】また、位置決め構造１７，１８を凹条から
なるマーカーにより構成したので、半導体光素子１０の
製造工程中において位置決め構造１７，１８をエッチン
グ処理等によってきわめて簡単に形成することができ
る。これにより、位置決め構造１７，１８を設けること
によるコストの上昇を抑えることができ、デバイス全体
の低コスト化が損なわれることがない。
なるマーカーにより構成したので、半導体光素子１０の
製造工程中において位置決め構造１７，１８をエッチン
グ処理等によってきわめて簡単に形成することができ
る。これにより、位置決め構造１７，１８を設けること
によるコストの上昇を抑えることができ、デバイス全体
の低コスト化が損なわれることがない。
【００４２】次に、本実施の形態の変形例について説明
する。本実施の形態では、マーカー１７，１８は、Ｐ−
ＩｎＧａＡｓコンタクト層３１をエッチング処理するこ
とにより構成したが、図４(b) において、Ｐ−ＩｎＧａ
Ａｓコンタクト層３１の上に形成したＳｉＯ2 膜３２を
エッチング処理してマーカー１７，１８を構成すること
もできる。
する。本実施の形態では、マーカー１７，１８は、Ｐ−
ＩｎＧａＡｓコンタクト層３１をエッチング処理するこ
とにより構成したが、図４(b) において、Ｐ−ＩｎＧａ
Ａｓコンタクト層３１の上に形成したＳｉＯ2 膜３２を
エッチング処理してマーカー１７，１８を構成すること
もできる。
【００４３】また、図４(c) において、電極パターンを
形成する際に、同時に金属蒸着層３３をエッチング処理
してマーカー１７，１８を構成することもできる。さら
に、同図において、Ａｕメッキ層３４をパターニングす
る際に、同時にマーカー１７，１８を構成することがで
きる。加えて、金属蒸着層３３をエッチング処理する際
に、同時にマーカー１７，１８を構成することができ
る。要するに、半導体光素子１０のマウント作業におい
て、作業者が目視できる目印を半導体光素子１０上に形
成すれば良い。
形成する際に、同時に金属蒸着層３３をエッチング処理
してマーカー１７，１８を構成することもできる。さら
に、同図において、Ａｕメッキ層３４をパターニングす
る際に、同時にマーカー１７，１８を構成することがで
きる。加えて、金属蒸着層３３をエッチング処理する際
に、同時にマーカー１７，１８を構成することができ
る。要するに、半導体光素子１０のマウント作業におい
て、作業者が目視できる目印を半導体光素子１０上に形
成すれば良い。
【００４４】実施の形態２．次に、本発明の実施の形態
２について説明する。図５は、実施の形態２に係る半導
体光素子４０の斜視図である。また、図６は、図５にお
けるＣ−矢視図である。
２について説明する。図５は、実施の形態２に係る半導
体光素子４０の斜視図である。また、図６は、図５にお
けるＣ−矢視図である。
【００４５】図５，図６を参照して、本実施の形態が実
施の形態１と異なる点は、実施の形態１では、マーカー
１７，１８をその長手方向が半導体光素子１０の出射端
面１３の法線の方向と角度ψをなすように、すなわちマ
ーカー１７，１８を光１５の出射方向と平行になるよう
に形成したのに対し、本実施の形態では、位置決め構造
１７，１８を光１５の出射方向と直交するように形成し
た点である。
施の形態１と異なる点は、実施の形態１では、マーカー
１７，１８をその長手方向が半導体光素子１０の出射端
面１３の法線の方向と角度ψをなすように、すなわちマ
ーカー１７，１８を光１５の出射方向と平行になるよう
に形成したのに対し、本実施の形態では、位置決め構造
１７，１８を光１５の出射方向と直交するように形成し
た点である。
【００４６】なお、その他の構成については、実施の形
態１と同様であり、位置決め構造としてのマーカー１
７，１８についても、実施の形態１で示したのと同様の
工程で形成することができる（図３，図４参照）。この
ため、図５および図６において、実施の形態１と同様の
構成については、図１および図２と同様の参照符号を付
してその説明を省略する。
態１と同様であり、位置決め構造としてのマーカー１
７，１８についても、実施の形態１で示したのと同様の
工程で形成することができる（図３，図４参照）。この
ため、図５および図６において、実施の形態１と同様の
構成については、図１および図２と同様の参照符号を付
してその説明を省略する。
【００４７】本実施の形態によれば、半導体光素子４０
は、位置決め構造１７，１８を有するので、サブマウン
ト１１の基準面１２上での半導体光素子１０の傾きを容
易に決定することができる。詳しく説明すると、位置決
め構造１７，１８が光１５の出射方向と直交するように
形成されているから、半導体光素子１０から発せられる
光１５がサブマウント１１の辺１６に直交するように、
正確に基準面１２上にセットすることができる。
は、位置決め構造１７，１８を有するので、サブマウン
ト１１の基準面１２上での半導体光素子１０の傾きを容
易に決定することができる。詳しく説明すると、位置決
め構造１７，１８が光１５の出射方向と直交するように
形成されているから、半導体光素子１０から発せられる
光１５がサブマウント１１の辺１６に直交するように、
正確に基準面１２上にセットすることができる。
【００４８】しかも、この位置決め構造１７，１８は、
半導体光素子４０の仕様に合わせて製造段階で予め形成
しておくことができる。つまり、実施の形態１で示した
ように、半導体光素子４０の製造工程において、位置決
め構造１７，１８を目印として配置しておくことがで
き、その角度の誤差は、１゜以内に抑えることが可能で
ある。これにより、従来のように、半導体光素子４０の
仕様ごとに異なる角度ψをその都度分度器等を用いて測
定する必要がなく、半導体光素子４０を基準面１２上に
セットする作業がきわめて簡単である。その結果、半導
体光素子４０の組立コストの低減を図ることができ、デ
バイス全体の低コスト化を図れる。
半導体光素子４０の仕様に合わせて製造段階で予め形成
しておくことができる。つまり、実施の形態１で示した
ように、半導体光素子４０の製造工程において、位置決
め構造１７，１８を目印として配置しておくことがで
き、その角度の誤差は、１゜以内に抑えることが可能で
ある。これにより、従来のように、半導体光素子４０の
仕様ごとに異なる角度ψをその都度分度器等を用いて測
定する必要がなく、半導体光素子４０を基準面１２上に
セットする作業がきわめて簡単である。その結果、半導
体光素子４０の組立コストの低減を図ることができ、デ
バイス全体の低コスト化を図れる。
【００４９】また、本実施の形態では、実施の形態１と
同様に、位置決め構造１７，１８は、Ｐ−ＩｎＧａＡｓ
コンタクト層３１に形成したマーカー１７，１８により
構成することができるので、実際に半導体光素子４０を
セットする際には、これらマーカー１７，１８を目印と
してサブマウントの辺１２ｂに沿わすようにすれば良
く、簡単に作業をすることができるという利点がある。
同様に、位置決め構造１７，１８は、Ｐ−ＩｎＧａＡｓ
コンタクト層３１に形成したマーカー１７，１８により
構成することができるので、実際に半導体光素子４０を
セットする際には、これらマーカー１７，１８を目印と
してサブマウントの辺１２ｂに沿わすようにすれば良
く、簡単に作業をすることができるという利点がある。
【００５０】さらに、位置決め構造１７，１８を凹条か
らなるマーカーにより構成したので、半導体光素子４０
の製造工程中において位置決め構造１７，１８をエッチ
ング処理等によってきわめて簡単に形成することができ
る。これにより、位置決め構造１７，１８を設けること
によるコストの上昇を抑えることができ、デバイス全体
の低コスト化が損なわれることがない。
らなるマーカーにより構成したので、半導体光素子４０
の製造工程中において位置決め構造１７，１８をエッチ
ング処理等によってきわめて簡単に形成することができ
る。これにより、位置決め構造１７，１８を設けること
によるコストの上昇を抑えることができ、デバイス全体
の低コスト化が損なわれることがない。
【００５１】なお、本実施の形態においても上述した実
施の形態１の変形例と同様の変形例が考えられ、位置決
め構造１７，１８として、半導体光素子４０のマウント
作業において、作業者が目視できる目印を半導体光素子
４０上に形成することができる。
施の形態１の変形例と同様の変形例が考えられ、位置決
め構造１７，１８として、半導体光素子４０のマウント
作業において、作業者が目視できる目印を半導体光素子
４０上に形成することができる。
【００５２】実施の形態３．次に、本発明の実施の形態
３について説明する。図７は、実施の形態３に係る半導
体光素子５０の斜視図である。また、図８は、図７にお
けるＤ−矢視図である。
３について説明する。図７は、実施の形態３に係る半導
体光素子５０の斜視図である。また、図８は、図７にお
けるＤ−矢視図である。
【００５３】図５，図６を参照して、本実施の形態が実
施の形態１と異なる点は、実施の形態１では、半導体光
素子１０をサブマウント１１に対して角度ψだけ傾けて
位置決めするために、マーカー１７，１８を形成したの
に対して、本実施の形態では、位置決め構造として、半
導体光素子５０に位置決め面部５１を形成した点であ
る。そして、この位置決め面部５０は、その法線が光１
５の出射方向と平行となるように形成されている。すな
わち、位置決め面部５１に沿う方向が、光１５の出射端
面１３に沿う方向と角度ψをなすように形成されてい
る。なお、その他の構成については、実施の形態１と同
様である。このため、図７および図８において、実施の
形態１と同様の構成については、図１および図２と同様
の参照符号を付してその説明を省略する。
施の形態１と異なる点は、実施の形態１では、半導体光
素子１０をサブマウント１１に対して角度ψだけ傾けて
位置決めするために、マーカー１７，１８を形成したの
に対して、本実施の形態では、位置決め構造として、半
導体光素子５０に位置決め面部５１を形成した点であ
る。そして、この位置決め面部５０は、その法線が光１
５の出射方向と平行となるように形成されている。すな
わち、位置決め面部５１に沿う方向が、光１５の出射端
面１３に沿う方向と角度ψをなすように形成されてい
る。なお、その他の構成については、実施の形態１と同
様である。このため、図７および図８において、実施の
形態１と同様の構成については、図１および図２と同様
の参照符号を付してその説明を省略する。
【００５４】次に、図９および図１０を参照して、本実
施の形態に係る半導体光素子５０の製造方法について説
明する。半導体光素子５０の製造工程は、上記図３およ
び図４に示す工程と略同様である。以下、詳しく説明す
る。
施の形態に係る半導体光素子５０の製造方法について説
明する。半導体光素子５０の製造工程は、上記図３およ
び図４に示す工程と略同様である。以下、詳しく説明す
る。
【００５５】図９(a) を参照して、まず、ｎ−ＩｎＰ基
板２０上に、ｎ−ＩｎＰバッファ層２２，ｎ−ＩｎＧａ
ＡｓＰ光ガイド層２３、ＩｎＧａＡｓＰ−ＭＱＷ活性層
２４，Ｐ−ＩｎＧａＡｓＰ光ガイド層２５、Ｐ−ＩｎＰ
第１クラッド層２６とを順次積層形成する。
板２０上に、ｎ−ＩｎＰバッファ層２２，ｎ−ＩｎＧａ
ＡｓＰ光ガイド層２３、ＩｎＧａＡｓＰ−ＭＱＷ活性層
２４，Ｐ−ＩｎＧａＡｓＰ光ガイド層２５、Ｐ−ＩｎＰ
第１クラッド層２６とを順次積層形成する。
【００５６】次に、図９(b) に示すように、エッチング
マスク２７を形成し、これをマスクとしてエッチング処
理を行う。これにより、リッジ型の光導波路１４を形成
する。光導波路１４は、本実施の形態では、その幅寸法
Ｗが２μｍに設定されている。もっとも、光導波路１４
は、半導体光素子１０の仕様に応じて適宜設計変更する
ことが可能であり、幅寸法Ｗについても、所要の仕様に
対応させて変更することができる。
マスク２７を形成し、これをマスクとしてエッチング処
理を行う。これにより、リッジ型の光導波路１４を形成
する。光導波路１４は、本実施の形態では、その幅寸法
Ｗが２μｍに設定されている。もっとも、光導波路１４
は、半導体光素子１０の仕様に応じて適宜設計変更する
ことが可能であり、幅寸法Ｗについても、所要の仕様に
対応させて変更することができる。
【００５７】エッチングマスク２７は、たとえばＳｉＯ
2 やＳｉＮを採用することができる。また、エッチング
処理については、ＨＢｒを用いたウェットエッチング等
の方法を採用することができる。
2 やＳｉＮを採用することができる。また、エッチング
処理については、ＨＢｒを用いたウェットエッチング等
の方法を採用することができる。
【００５８】次に、図９(c) に示すように、光導波路１
４の両側に、Ｆｅ−ＩｎＰブロック層２８およびｎ−Ｉ
ｎＰホールトラップ層２９を積層形成する。これらＦｅ
−ＩｎＰブロック層２８およびｎ−ＩｎＰホールトラッ
プ層２９は、たとえばＭＯＣＶＤ法を駆使して形成する
ことができる。もっとも、他の公知の方法によって、Ｆ
ｅ−ＩｎＰブロック層２８およびｎ−ＩｎＰホールトラ
ップ層２９を形成することもできる。
４の両側に、Ｆｅ−ＩｎＰブロック層２８およびｎ−Ｉ
ｎＰホールトラップ層２９を積層形成する。これらＦｅ
−ＩｎＰブロック層２８およびｎ−ＩｎＰホールトラッ
プ層２９は、たとえばＭＯＣＶＤ法を駆使して形成する
ことができる。もっとも、他の公知の方法によって、Ｆ
ｅ−ＩｎＰブロック層２８およびｎ−ＩｎＰホールトラ
ップ層２９を形成することもできる。
【００５９】次いで、図１０(a) に示すように、エッチ
ングマスク２７を除去し、その後、Ｐ−ＩｎＰ第２クラ
ッド層３０およびＰ−ＩｎＧａＡｓコンタクト層３１を
順次積層形成する。これらＰ−ＩｎＰ第２クラッド層３
０およびＰ−ＩｎＧａＡｓコンタクト層３１は、たとえ
ば、ＭＯＣＶＤ法を駆使して形成することができるが、
その他の公知の方法によって形成することもできる。
ングマスク２７を除去し、その後、Ｐ−ＩｎＰ第２クラ
ッド層３０およびＰ−ＩｎＧａＡｓコンタクト層３１を
順次積層形成する。これらＰ−ＩｎＰ第２クラッド層３
０およびＰ−ＩｎＧａＡｓコンタクト層３１は、たとえ
ば、ＭＯＣＶＤ法を駆使して形成することができるが、
その他の公知の方法によって形成することもできる。
【００６０】次に、Ｐ−ＩｎＧａＡｓコンタクト層３１
の上面にレジストパターンを形成し（図示せず）、これ
をマスクとしてＰ−ＩｎＧａＡｓコンタクト層３１の所
定部分をエッチング除去し、実施の形態１で示したよう
な凹条を形成する。この場合、当該凹条は、上記位置決
め面部５１を形成するために、半導体素子５０を切欠く
ための、いわばけがき線を構成する。
の上面にレジストパターンを形成し（図示せず）、これ
をマスクとしてＰ−ＩｎＧａＡｓコンタクト層３１の所
定部分をエッチング除去し、実施の形態１で示したよう
な凹条を形成する。この場合、当該凹条は、上記位置決
め面部５１を形成するために、半導体素子５０を切欠く
ための、いわばけがき線を構成する。
【００６１】そして、この凹条の方向は、光１５が出射
される出射端面１３と角度ψをなす方向である。この角
度ψは、半導体光素子５０の仕様に対応して、上述した
(1)式から導かれる。すなわち、半導体光素子５０の仕
様に対応したｎeff ，θの値によってスネルの法則に基
づいて決定される。また、この場合のエッチング処理の
方法としては、酒石酸を用いたウェットエッチング等を
採用することができる。
される出射端面１３と角度ψをなす方向である。この角
度ψは、半導体光素子５０の仕様に対応して、上述した
(1)式から導かれる。すなわち、半導体光素子５０の仕
様に対応したｎeff ，θの値によってスネルの法則に基
づいて決定される。また、この場合のエッチング処理の
方法としては、酒石酸を用いたウェットエッチング等を
採用することができる。
【００６２】その後、図１０(b) に示すように、Ｐ−Ｉ
ｎＧａＡｓコンタクト層３１の上面全体にＳｉＯ2 膜３
２を形成する。このＳｉＯ2 膜３２は、たとえばスパッ
タ法を駆使して形成することができる。もっとも、スパ
ッタ法以外の公知の方法を用いてＳｉＯ2 膜３２を形成
することもできる。
ｎＧａＡｓコンタクト層３１の上面全体にＳｉＯ2 膜３
２を形成する。このＳｉＯ2 膜３２は、たとえばスパッ
タ法を駆使して形成することができる。もっとも、スパ
ッタ法以外の公知の方法を用いてＳｉＯ2 膜３２を形成
することもできる。
【００６３】そして、図示していないが、上記光導波路
１４に沿ってＳｉＯ2 膜３２上にレジストパターンを形
成し、これをマスクとしてＳｉＯ2 膜３２に対してエッ
チング処理を施す。このエッチング処理の方法として
は、ＨＦを用いたウェットエッチング法を採用すること
ができる。これにより、ＳｉＯ2 膜２２の光導波路１４
に沿う部分が除去され、当該除去された部分が、半導体
光素子１０の電流注入部分を構成する。
１４に沿ってＳｉＯ2 膜３２上にレジストパターンを形
成し、これをマスクとしてＳｉＯ2 膜３２に対してエッ
チング処理を施す。このエッチング処理の方法として
は、ＨＦを用いたウェットエッチング法を採用すること
ができる。これにより、ＳｉＯ2 膜２２の光導波路１４
に沿う部分が除去され、当該除去された部分が、半導体
光素子１０の電流注入部分を構成する。
【００６４】次に、図１０(c) に示すように、上面全体
にＴｉおよびＡｕを蒸着して金属蒸着層３３を形成し、
この金属蒸着層３３の上にＡｕメッキ層３４を形成す
る。そして、Ａｕメッキ層３４の上にレジストパターン
を形成し（図示せず）、これをマスクとしてＡｕメッキ
層３４を所定の形状にパターニングする。さらに、金属
蒸着層３３をエッチング処理することにより、金属蒸着
層３３を所定の形状にパターニングする。なお、この場
合のエッチング処理としては、ＨＦを用いたウェットエ
ッチング法を採用することができる。金属蒸着層３３を
パターニングすることにより、予め設計された電極パタ
ーンが形成される。
にＴｉおよびＡｕを蒸着して金属蒸着層３３を形成し、
この金属蒸着層３３の上にＡｕメッキ層３４を形成す
る。そして、Ａｕメッキ層３４の上にレジストパターン
を形成し（図示せず）、これをマスクとしてＡｕメッキ
層３４を所定の形状にパターニングする。さらに、金属
蒸着層３３をエッチング処理することにより、金属蒸着
層３３を所定の形状にパターニングする。なお、この場
合のエッチング処理としては、ＨＦを用いたウェットエ
ッチング法を採用することができる。金属蒸着層３３を
パターニングすることにより、予め設計された電極パタ
ーンが形成される。
【００６５】次に、図１０(d) に示すように、ｎ−Ｉｎ
Ｐ基板２０の裏面に、ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａ
ｕを順次積層した金属蒸着層３５を形成する。そして、
この上にＡｕメッキ層３６を形成し（図示せず）、これ
をマスクとしてＡｕメッキ層３６を所定の形状にパター
ニングする。さらに、金属蒸着層３５をエッチング処理
することにより、金属蒸着層３５を所定の形状にパター
ニングする。なお、この場合のエッチング処理として
は、ヨウ化カリウム，フッ酸を用いたウェットエッチン
グ法を採用することができる。金属蒸着層３５をパター
ニングすることにより、予め設計された電極パターンが
形成される。
Ｐ基板２０の裏面に、ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａ
ｕを順次積層した金属蒸着層３５を形成する。そして、
この上にＡｕメッキ層３６を形成し（図示せず）、これ
をマスクとしてＡｕメッキ層３６を所定の形状にパター
ニングする。さらに、金属蒸着層３５をエッチング処理
することにより、金属蒸着層３５を所定の形状にパター
ニングする。なお、この場合のエッチング処理として
は、ヨウ化カリウム，フッ酸を用いたウェットエッチン
グ法を採用することができる。金属蒸着層３５をパター
ニングすることにより、予め設計された電極パターンが
形成される。
【００６６】最後に、ウェハからチップ分割を行った
後、ダイシングソーで上記形成した凹条に沿って半導体
光素子５０を切欠く。これにより、図７に示すような位
置決め面部５１を形成する。
後、ダイシングソーで上記形成した凹条に沿って半導体
光素子５０を切欠く。これにより、図７に示すような位
置決め面部５１を形成する。
【００６７】本実施の形態によれば、ダイシングにより
切欠形成した位置決め面部５１は、その法線が光１５の
出射方向と平行になっているから、位置決め面部５１を
サブマウント１１の辺１６に沿うように半導体光素子５
０を配置することにより、半導体光素子５０から発せら
れる光１５がサブマウント１１の辺１６に直交するよう
に、正確に基準面１２上にセットすることができる。
切欠形成した位置決め面部５１は、その法線が光１５の
出射方向と平行になっているから、位置決め面部５１を
サブマウント１１の辺１６に沿うように半導体光素子５
０を配置することにより、半導体光素子５０から発せら
れる光１５がサブマウント１１の辺１６に直交するよう
に、正確に基準面１２上にセットすることができる。
【００６８】しかも、この位置決め面部５１は、半導体
光素子５０の仕様に合わせて製造段階で予め形成してお
くことができる。これにより、従来のように、半導体光
素子５０の仕様ごとに異なる角度ψをその都度分度器等
を用いて測定する必要がなく、半導体光素子５０を基準
面１２上にセットする作業がきわめて簡単である。その
結果、半導体光素子５０の組立コストの低減を図ること
ができ、デバイス全体の低コスト化を図ることができ
る。
光素子５０の仕様に合わせて製造段階で予め形成してお
くことができる。これにより、従来のように、半導体光
素子５０の仕様ごとに異なる角度ψをその都度分度器等
を用いて測定する必要がなく、半導体光素子５０を基準
面１２上にセットする作業がきわめて簡単である。その
結果、半導体光素子５０の組立コストの低減を図ること
ができ、デバイス全体の低コスト化を図ることができ
る。
【００６９】特に、本実施の形態では、位置決め構造と
して上記位置決め面部５１を採用したので、位置決め構
造をダイシングによりごく簡単に形成することができ
る。従って、位置決め面部５１を設けることによるコス
トの上昇を抑えることができ、デバイス全体の低コスト
化が損なわれることがない。
して上記位置決め面部５１を採用したので、位置決め構
造をダイシングによりごく簡単に形成することができ
る。従って、位置決め面部５１を設けることによるコス
トの上昇を抑えることができ、デバイス全体の低コスト
化が損なわれることがない。
【００７０】次に、位置決め面部５１の形成方法に関す
る変形例について説明する。本実施の形態では、位置決
め面部５１は、Ｐ−ＩｎＧａＡｓコンタクト層３１を形
成した後、当該Ｐ−ＩｎＧａＡｓコンタクト層３１にけ
がき線としての凹条を形成することにより構成したが、
図９(b) において、Ｐ−ＩｎＧａＡｓコンタクト層３１
の上に形成したＳｉＯ2 膜３２をエッチング処理して上
記凹条を形成することもできる。
る変形例について説明する。本実施の形態では、位置決
め面部５１は、Ｐ−ＩｎＧａＡｓコンタクト層３１を形
成した後、当該Ｐ−ＩｎＧａＡｓコンタクト層３１にけ
がき線としての凹条を形成することにより構成したが、
図９(b) において、Ｐ−ＩｎＧａＡｓコンタクト層３１
の上に形成したＳｉＯ2 膜３２をエッチング処理して上
記凹条を形成することもできる。
【００７１】また、図９(c) において、電極パターンを
形成する際に、同時に金属蒸着層３３をエッチング処理
して凹条を構成することもできる。さらに、同図におい
て、Ａｕメッキ層３４をパターニングする際に、同時に
凹条を構成することができる。加えて、金属蒸着層３３
をエッチング処理する際に、同時に凹条を構成すること
ができる。要するに、半導体光素子１０の製造工程にお
いて、ウェハからチップ分割を行った後にダイシングソ
ーで切欠くためのけがき線を形成していれば良い。
形成する際に、同時に金属蒸着層３３をエッチング処理
して凹条を構成することもできる。さらに、同図におい
て、Ａｕメッキ層３４をパターニングする際に、同時に
凹条を構成することができる。加えて、金属蒸着層３３
をエッチング処理する際に、同時に凹条を構成すること
ができる。要するに、半導体光素子１０の製造工程にお
いて、ウェハからチップ分割を行った後にダイシングソ
ーで切欠くためのけがき線を形成していれば良い。
【００７２】
【発明の効果】請求項１に係る発明によれば、位置決め
手段によって、ベース部材上での半導体光素子の傾きを
決定することができる。従って、光の出射方向が光の出
射端面と所定角度をなす半導体光素子を、当該所定角度
だけ正確にベース部材の基準面上で傾けた状態でセット
することができる。しかも、この位置決め手段は、半導
体光素子の仕様に合わせて予め設けておくことができ
る。これにより、従来のように、半導体光素子の仕様ご
とに異なる角度をその都度分度器等を用いて測定する必
要がなく、半導体光素子を傾けてセットする作業がきわ
めて簡単である。
手段によって、ベース部材上での半導体光素子の傾きを
決定することができる。従って、光の出射方向が光の出
射端面と所定角度をなす半導体光素子を、当該所定角度
だけ正確にベース部材の基準面上で傾けた状態でセット
することができる。しかも、この位置決め手段は、半導
体光素子の仕様に合わせて予め設けておくことができ
る。これにより、従来のように、半導体光素子の仕様ご
とに異なる角度をその都度分度器等を用いて測定する必
要がなく、半導体光素子を傾けてセットする作業がきわ
めて簡単である。
【００７３】請求項２または請求項３に係る発明によれ
ば、請求項１に係る発明と同様の作用効果を奏する。加
えて、位置決め手段が半導体光素子の上面に形成された
マーカーにより構成することができる。従って、位置決
め手段の構造をきわめて簡単にすることができ、位置決
め手段を設けることによるコストの上昇を抑えることが
できる。しかも、当該マーカーは、いわゆる目印であれ
ばその機能を発揮することができるから、半導体光素子
の製造工程の一部において簡単に構成することが可能で
ある。これにより、位置決め手段を設けることによるコ
ストの上昇を一層抑えることができる。
ば、請求項１に係る発明と同様の作用効果を奏する。加
えて、位置決め手段が半導体光素子の上面に形成された
マーカーにより構成することができる。従って、位置決
め手段の構造をきわめて簡単にすることができ、位置決
め手段を設けることによるコストの上昇を抑えることが
できる。しかも、当該マーカーは、いわゆる目印であれ
ばその機能を発揮することができるから、半導体光素子
の製造工程の一部において簡単に構成することが可能で
ある。これにより、位置決め手段を設けることによるコ
ストの上昇を一層抑えることができる。
【００７４】請求項４に係る発明によれば、請求項１に
係る発明と同様の作用効果を奏する。加えて、位置決め
手段を半導体光素子に形成された位置決め面部により構
成することができる。かかる位置決め面部は、半導体光
素子に直接形成することができるから、半導体光素子の
製造工程の一部において簡単に構成することが可能であ
る。これにより、位置決め手段を設けることによるコス
トの上昇を抑えることができる。
係る発明と同様の作用効果を奏する。加えて、位置決め
手段を半導体光素子に形成された位置決め面部により構
成することができる。かかる位置決め面部は、半導体光
素子に直接形成することができるから、半導体光素子の
製造工程の一部において簡単に構成することが可能であ
る。これにより、位置決め手段を設けることによるコス
トの上昇を抑えることができる。
【図１】 本発明の実施の形態１に係る半導体光素子を
サブマウント上に配置した状態を示す斜視図である。
サブマウント上に配置した状態を示す斜視図である。
【図２】 図１におけるＢ−矢視図である。
【図３】 本発明の実施の形態１に係る半導体光素子の
製造工程の前半を順に示す断面図である。
製造工程の前半を順に示す断面図である。
【図４】 本発明の実施の形態１に係る半導体光素子の
製造工程の後半を順に示す断面図である。
製造工程の後半を順に示す断面図である。
【図５】 本発明の実施の形態２に係る半導体光素子を
サブマウント上に配置した状態を示す斜視図である。
サブマウント上に配置した状態を示す斜視図である。
【図６】 図５におけるＣ−矢視図である。
【図７】 本発明の実施の形態３に係る半導体光素子を
サブマウント上に配置した状態を示す斜視図である。
サブマウント上に配置した状態を示す斜視図である。
【図８】 図７におけるＤ−矢視図である。
【図９】 本発明の実施の形態３に係る半導体光素子の
製造工程の前半を順に示す断面図である。
製造工程の前半を順に示す断面図である。
【図１０】 本発明の実施の形態３に係る半導体光素子
の製造工程の後半を順に示す断面図である。
の製造工程の後半を順に示す断面図である。
【図１１】 従来の半導体光素子をサブマウント上に配
置した状態を示す斜視図である。
置した状態を示す斜視図である。
【図１２】 図１１におけるＡ−矢視図である。
【符号の説明】 １０ 半導体光素子、１１ サブマウント、１２ 基準
面、１３ 出射端面、１４ 光導波路、１５ 光、１６
辺、１７，１８ 位置決め構造、４０ 半導体光素
子、５０ 半導体光素子、５１ 位置決め面部。
面、１３ 出射端面、１４ 光導波路、１５ 光、１６
辺、１７，１８ 位置決め構造、４０ 半導体光素
子、５０ 半導体光素子、５１ 位置決め面部。
Claims (4)
- 【請求項１】 光の出射方向が光の出射端面と所定角度
をなし、所定のベース部材の基準面上に上記所定角度分
だけ傾けてマウントされる半導体光素子において、 上記基準面に対する半導体光素子の傾きを決定する位置
決め手段が設けられていることを特徴とする半導体光素
子。 - 【請求項２】 請求項１記載の半導体光素子において、 上記位置決め手段は、 半導体光素子の上面に、光の出射方向と平行な方向に沿
って形成されたマーカーを含むことを特徴とする半導体
光素子。 - 【請求項３】 請求項１記載の半導体光素子において、 上記位置決め手段は、 半導体光素子の上面に、光の出射方向と直交する方向に
沿って形成されたマーカーを含むことを特徴とする半導
体光素子。 - 【請求項４】 請求項１記載の半導体素子において、 上記位置決め手段は、 半導体光素子に形成された位置決め面部を含み、 当該位置決め面部の法線の方向が、光の出射方向と平行
であることを特徴とする半導体光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24652897A JP3754995B2 (ja) | 1997-09-11 | 1997-09-11 | 半導体光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24652897A JP3754995B2 (ja) | 1997-09-11 | 1997-09-11 | 半導体光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187840A true JPH1187840A (ja) | 1999-03-30 |
| JP3754995B2 JP3754995B2 (ja) | 2006-03-15 |
Family
ID=17149756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24652897A Expired - Fee Related JP3754995B2 (ja) | 1997-09-11 | 1997-09-11 | 半導体光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3754995B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003012943A1 (fr) * | 2001-07-30 | 2003-02-13 | Matsushita Electric Industrial Co., Ltd. | Source de lumiere coherente et son procede de production |
| JP2006179717A (ja) * | 2004-12-22 | 2006-07-06 | Mitsubishi Electric Corp | 光半導体装置 |
| JP2007088320A (ja) * | 2005-09-26 | 2007-04-05 | Fujifilm Corp | 光源装置および光半導体素子 |
| JP2010087209A (ja) * | 2008-09-30 | 2010-04-15 | Oki Electric Ind Co Ltd | 集積化半導体レーザ及びその製造方法並びに実装方法 |
| JP2010245186A (ja) * | 2009-04-02 | 2010-10-28 | Oki Semiconductor Co Ltd | 半導体光通信モジュール及び、その製造方法 |
| CN102629732A (zh) * | 2011-02-04 | 2012-08-08 | 索尼公司 | 次载具、次载具组件和次载具装配方法 |
| JP2014090097A (ja) * | 2012-10-30 | 2014-05-15 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置 |
-
1997
- 1997-09-11 JP JP24652897A patent/JP3754995B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003012943A1 (fr) * | 2001-07-30 | 2003-02-13 | Matsushita Electric Industrial Co., Ltd. | Source de lumiere coherente et son procede de production |
| JP2006179717A (ja) * | 2004-12-22 | 2006-07-06 | Mitsubishi Electric Corp | 光半導体装置 |
| JP2007088320A (ja) * | 2005-09-26 | 2007-04-05 | Fujifilm Corp | 光源装置および光半導体素子 |
| JP2010087209A (ja) * | 2008-09-30 | 2010-04-15 | Oki Electric Ind Co Ltd | 集積化半導体レーザ及びその製造方法並びに実装方法 |
| JP2010245186A (ja) * | 2009-04-02 | 2010-10-28 | Oki Semiconductor Co Ltd | 半導体光通信モジュール及び、その製造方法 |
| CN102629732A (zh) * | 2011-02-04 | 2012-08-08 | 索尼公司 | 次载具、次载具组件和次载具装配方法 |
| US20120201259A1 (en) * | 2011-02-04 | 2012-08-09 | Tohoku University | Submount, submount assembly, and submount assembling method |
| US8982920B2 (en) | 2011-02-04 | 2015-03-17 | Sony Corporation | Submount, submount assembly, and submount assembling method |
| JP2014090097A (ja) * | 2012-10-30 | 2014-05-15 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3754995B2 (ja) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3117107B2 (ja) | 光集積回路素子の組立構造 | |
| US7972879B2 (en) | Multi-level integrated photonic devices | |
| JPH09218325A (ja) | 半導体レーザモジュール | |
| JP3754995B2 (ja) | 半導体光素子 | |
| WO2020250291A1 (ja) | 半導体光集積素子および半導体光集積素子の製造方法 | |
| JPH0797661B2 (ja) | 発光ダイオードおよびその製造方法 | |
| JP6730583B2 (ja) | 光半導体装置及びその製造方法 | |
| JPS59215785A (ja) | 半導体レ−ザ | |
| JPH08162706A (ja) | 集積化半導体光素子の製造方法 | |
| JP6747521B2 (ja) | 半導体レーザ素子、半導体レーザ素子の製造方法 | |
| JP2002064236A (ja) | 結晶性基板の劈開方法 | |
| JPS6320389B2 (ja) | ||
| JP3768770B2 (ja) | 半導体発光素子及びその製造方法 | |
| WO2018037450A1 (ja) | 光デバイス及び光デバイスの製造方法 | |
| JP4910870B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2002064237A (ja) | 結晶性基板の劈開方法 | |
| JP3807242B2 (ja) | デバイスの製造方法 | |
| JP5264764B2 (ja) | エッチストップを有するエッチングされたファセットリッジレーザ | |
| WO2018193551A1 (ja) | 光半導体装置及びその製造方法 | |
| JPS6057990A (ja) | 半導体レ−ザ | |
| JP2021163924A (ja) | 量子カスケードレーザ素子及び量子カスケードレーザ装置 | |
| JPH02260679A (ja) | 半導体レーザ装置 | |
| JPS6350877B2 (ja) | ||
| JPH06103779B2 (ja) | 半導体レーザ装置 | |
| JPH09246661A (ja) | 半導体レーザおよび半導体光増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050214 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050222 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050404 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051115 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051122 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120106 |
|
| LAPS | Cancellation because of no payment of annual fees |