JP3807242B2 - デバイスの製造方法 - Google Patents
デバイスの製造方法 Download PDFInfo
- Publication number
- JP3807242B2 JP3807242B2 JP2001095177A JP2001095177A JP3807242B2 JP 3807242 B2 JP3807242 B2 JP 3807242B2 JP 2001095177 A JP2001095177 A JP 2001095177A JP 2001095177 A JP2001095177 A JP 2001095177A JP 3807242 B2 JP3807242 B2 JP 3807242B2
- Authority
- JP
- Japan
- Prior art keywords
- marker
- cleavage
- corrugation
- cleaving
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、マーカーの位置を基準にして劈開位置を決定する工程を有するデバイスの製造方法に関する。
【0002】
たとえば、DFB(distributed feedback)レーザは屈折率を周期的に変化させるためのコルゲーションを必要とするが、単一モードの制御性を向上させるためには、コルゲーションの周期をλ/4だけシフトするための位相シフトを設ける技術が有効である。
【0003】
この位相シフトが1素子内の光軸上においてどの位置にあるかで素子の特性が大きく変わってくる。たとえば、位相シフトの位置によって出射方向に対する光出力が変化したり、モードの安定性が変わってくる。ゆえに、DFBレーザを製造する上で、位相シフトの位置制御は大変重要な課題である。
【0004】
【従来の技術】
DFBレーザを製造する場合には、所定の基板にコルゲーションを形成し、コルゲーション上に所定の層を形成した後、この所定の層を形成した基板を劈開することが必要となるが、この劈開方法として、基板にコルゲーションを形成した後、劈開位置を示すマーカーを形成し、さらに、基板上に所定の層を形成した後に、マーカー内に劈開用の傷を形成し、この劈開用の傷を目安として基板の裏側から力を加え、所定の層を形成した基板を劈開する方法が考えられる。
【0005】
【発明が解決しようとする課題】
図8はマーカー内に劈開用の傷を形成して劈開する方法が有する問題点を説明するための図である。図8中、1は所定の層を形成した基板、2は予定している劈開面、3は溝状のマーカー、4はマーカー3内に形成された劈開用の傷であり、このようにマーカー3内に劈開用の傷4があると、劈開時に力点が定まらず、正確な劈開を行うことができないという問題点があった。
【0006】
本発明は、かかる点に鑑み、正確な劈開を行うことができるデバイスの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、マーカーの位置を基準にして劈開位置を決定する工程を有するデバイスの製造方法において、マーカーを劈開位置とは異なる位置に設けるというものである。
【0008】
本発明によれば、マーカーを劈開位置とは異なる位置に設けるとしているので、劈開用の傷をマーカーを基準としてマーカーと異なる位置に形成することができ、劈開時に力点を定めることができる。
【0009】
【発明の実施の形態】
以下、図1〜図7を参照して、本発明の一実施形態について、本発明をDFBレーザの製造方法に適用した場合を例にして説明する。
【0010】
図1〜図6は本発明の一実施形態であるDFBレーザの製造方法を示す図であり、図1A、図2A・・・図6Aは概略的部分平面図、図1B、図2B・・・図6Bは概略的部分側面図である。
【0011】
本発明の一実施形態であるDFBレーザの製造方法においては、まず、図1に示すように、InP基板5を用意し、InP基板5上にInGaAsP層6、6Aからなるコルゲーション7を作成する。但し、6Aは位相シフトである。
【0012】
次に、図2に示すように、位相シフト6Aの端部にInP基板5を含めてドライエッチングにより溝状のマーカー8を作成する。その後、図3に示すように、n-InP層9、MQW活性層10、p-InP層11、p-InGaAsP層12を作成し、さらに、図4に示すように、N電極13およびP電極14を作成する。
【0013】
ここに、マーカー8は上部表面に移動する。そこで、次に、図5に示すようにマーカー8を基準として所定の位置にダイヤモンドツールにより劈開用の傷15を形成し、図6に示すように、劈開用の傷15の反対側から力を加えて予定している劈開面16に沿って劈開を行う。
【0014】
以上のように、本発明の一実施形態であるDFBレーザの製造方法によれば、マーカー8を劈開位置とは異なる位置に設けるとしたことにより、劈開用の傷15をマーカー8を基準としてマーカー8と異なる位置に形成することができるので、劈開時に力点を定めることができ、正確な劈開を行うことができる。
【0015】
なお、マーカー8の位置は、劈開位置から離れていれば良いが、マーカー8の位置決めを位相シフト6Aの位置を基準にして行うことが好適であり、たとえば、マーカー8を位相シフト6Aの位置に形成する場合には、位相シフト6Aの位置制御を正確に行うことができると共に、図7に示すように、劈開後に、光出力が大きい端面を外形的に認識することができるので、光出力が大きい端面を認識するために通電を行う必要がないという利点がある。
【0016】
また、マーカー8の数を劈開用の傷15と同数とし、1個のマーカー8を基準として1個の劈開用の傷15を形成するようにしても良いし、又は、マーカー8の数を劈開用の傷15よりも少ない数とし、1個又は2個のマーカー8を基準として複数個の劈開用の傷15を形成するようにしても良い。
【0017】
また、マーカー8はコルゲーション7上に形成された層に形成しても良いが、このようにすると、コルゲーション7の形状を確認してマーカー8を形成できなくなるので、コルゲーション7の表面が確認できる段階で、マーカー8を設けることが好適である。コルゲーションがなく、ある場所を基準に劈開位置を決定する必要がある場合も、基準となるものが確認できる段階で、マーカーを形成することが好適である。
【0018】
また、本発明は、コルゲーションが設けられた領域とコルゲーションが設けられない領域との識別のためにマーカーを設ける場合にも適用することができるし、更に、DFBレーザ以外のデバイスであっても、マーカーを基準に劈開する工程を有するデバイスであれば、その製造方法に広く適用することができる。
【0019】
【発明の効果】
以上のように、本発明によれば、マーカーを劈開位置とは異なる位置に設けるとしたことにより、劈開用の傷をマーカーを基準としてマーカーと異なる位置に形成することができるので、劈開時に力点を定めることができ、正確な劈開を行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施形態であるDFBレーザの製造方法を示す図である。
【図2】本発明の一実施形態であるDFBレーザの製造方法を示す図である。
【図3】本発明の一実施形態であるDFBレーザの製造方法を示す図である。
【図4】本発明の一実施形態であるDFBレーザの製造方法を示す図である。
【図5】本発明の一実施形態であるDFBレーザの製造方法を示す図である。
【図6】本発明の一実施形態であるDFBレーザの製造方法を示す図である。
【図7】本発明の一実施形態であるDFBレーザの製造方法が有する利点を説明するための図である。
【図8】マーカー内に劈開用の傷を形成して劈開する方法が有する問題点を説明するための図である。
【符号の説明】
1 所定の層を形成した基板
2 予定している劈開面
3 マーカー
4 劈開用の傷
5 InP基板
6 InGaAsP層
6A InGaAsP層(位相シフト)
7 コルゲーション
8 マーカー
9 n-InP層
10 MQW活性層
11 p-InP層
12 p-InGaAsP層(コンタクト)
13 N電極
14 P電極
15 劈開用の傷
16 予定している劈開面
Claims (4)
- 所定の基板上にコルゲーションを形成する工程と、
マーカーを前記コルゲーションの位相シフトの位置に前記所定の基板の厚さ方向に溝状に形成する工程と、
前記コルゲーション及び前記マーカーが形成された前記所定の基板上に所定の層を形成する工程と、
前記マーカーの位置を基準にして前記マーカーと異なる位置に劈開用の傷を形成し、前記コルゲーション及び前記所定の層が形成された前記所定の基板を劈開する工程を有することを特徴とするデバイスの製造方法。 - 前記所定の基板1枚当たりの前記マーカーの数は、前記所定の基板1枚当たりの劈開用の傷と同数であることを特徴とする請求項1記載のデバイスの製造方法。
- 前記所定の基板1枚当たりの前記マーカーの数は、前記所定の基板1枚当たりの劈開用の傷よりも少ない数であることを特徴とする請求項1記載のデバイスの製造方法。
- 前記マーカーはコルゲーションが設けられた領域とコルゲーションが設けられない領域との識別のために設けられることを特徴とする請求項1記載のデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001095177A JP3807242B2 (ja) | 2001-03-29 | 2001-03-29 | デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001095177A JP3807242B2 (ja) | 2001-03-29 | 2001-03-29 | デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002299740A JP2002299740A (ja) | 2002-10-11 |
JP3807242B2 true JP3807242B2 (ja) | 2006-08-09 |
Family
ID=18949268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001095177A Expired - Fee Related JP3807242B2 (ja) | 2001-03-29 | 2001-03-29 | デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3807242B2 (ja) |
-
2001
- 2001-03-29 JP JP2001095177A patent/JP3807242B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002299740A (ja) | 2002-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003017791A5 (ja) | ||
JP5177285B2 (ja) | 光素子及びその製造方法 | |
JPH09218325A (ja) | 半導体レーザモジュール | |
JPH1084168A (ja) | 半導体基板上に個別デバイスをハイブリット集積するための方法および光電子デバイス | |
US20140254998A1 (en) | Semiconductor optical waveguide device and method for manufacturing the same | |
JP2009111268A (ja) | 半導体発光素子の製造方法 | |
JP3807242B2 (ja) | デバイスの製造方法 | |
EP1446841B1 (en) | A method of manufacturing a semiconductor device | |
JP4560479B2 (ja) | 多モード光干渉デバイスの製造方法 | |
JPH1187840A (ja) | 半導体光素子 | |
JP2002064236A (ja) | 結晶性基板の劈開方法 | |
JPH08162706A (ja) | 集積化半導体光素子の製造方法 | |
JP2007096317A (ja) | 変調器およびレーザの集積化構造およびその製造方法 | |
JPS63213383A (ja) | 半導体レ−ザ | |
JP2002151790A (ja) | 半導体レーザおよびその製造方法 | |
EP1284529A2 (en) | Method of manufacturing semiconductor element, and semiconductor element manufactured with this method | |
JP2002064237A (ja) | 結晶性基板の劈開方法 | |
JP3976875B2 (ja) | 半導体レーザ素子とその実装方法 | |
JPH10256664A (ja) | 光半導体装置のマーカ形成方法 | |
JPH0485503A (ja) | 半導体光入出力回路の製造方法 | |
JP2016161915A (ja) | 光導波路素子および光学デバイス | |
JPH0451569A (ja) | 半導体集積化光源の製造方法 | |
JP2004303899A (ja) | 結晶性基板の劈開方法 | |
JPS6237908B2 (ja) | ||
JP5760667B2 (ja) | 光半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |