JPH0451569A - 半導体集積化光源の製造方法 - Google Patents

半導体集積化光源の製造方法

Info

Publication number
JPH0451569A
JPH0451569A JP2161622A JP16162290A JPH0451569A JP H0451569 A JPH0451569 A JP H0451569A JP 2161622 A JP2161622 A JP 2161622A JP 16162290 A JP16162290 A JP 16162290A JP H0451569 A JPH0451569 A JP H0451569A
Authority
JP
Japan
Prior art keywords
layer
inp
mask
etching
ingaasp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2161622A
Other languages
English (en)
Inventor
Hideki Asano
英樹 浅野
Tatsuya Sasaki
達也 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2161622A priority Critical patent/JPH0451569A/ja
Publication of JPH0451569A publication Critical patent/JPH0451569A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体発光装置と光変調器、光増幅器、受光装
置等を1チツプに集積化した半導体集積化光源の製造方
法に関する。
〔従来の技術〕
光通信用の半導体レーザ光源は近年めざましい進展を示
し、ますます通信容量の大容量化、中継間隔の拡大が図
られている。その状況下において分布帰還型半導体レー
ザと電界吸収型光変調器とを集積化した光源は従来の半
導体レーザを直接変調する場合と比べて変調時のスペク
トルの広がりがきわめて小さく、5 G b / s以
上の大容量システムの光源として大きな期待がもたれて
いる。
このような集積化光源を作製する上では半導体レーザの
活性層と光変調器の光吸収層とをいかに光学的に効率よ
く結合できるかが最も重要なカギとなっている。
従来、この種の半導体集積化光源の製造方法は、n−I
nP基板全面にI nGaAsP活性As上−InPク
ラッド層を成長し、そのウェハにS i Oz Jl!
をパターニングして、まずp −InPクラッド層を、
続いてI nGaAsP活性As上れぞれ選択的にエツ
チングしていき、そこに気相成長法によりInPやIn
GaAsP等をエピタキシャル成長して集積化光源を作
製していた。
〔発明が解決しようとする課題〕
上述した従来の製造方法は、p−InPクラッド層を選
択的にエツチングした後で活性層を選択エツチングする
と、エツチング方法によってエツチング断面の形状が異
なる。断面の形状は良好な光学結合を得るために非常に
重要であり、形状によってエピタキシャル成長の仕方が
変わってくる。
第2図はその例を示したものであるが、まず第2図(a
)は(100)n−InP基板1上に多層膜を成長した
後、<oii>方向に平行にマスク6を形成し塩酸系エ
ツチング液にてp−InPクラッド層5を選択エツチン
グした後、活性層6をブロム−メタノール溶液にてエツ
チングしエピタキシャル成長をしたものである。<01
1>方向に平行にマスクを形成したのは、通常、レーザ
の横モード制御として用いられるBH槽構造形成する場
合に、メサストライプの方向が<011>方向である方
が望ましいからである。この方法ではブロム−メタノー
ル溶液にエツチングの選択性がないため活性層のみを容
易にエツチングすることが難しく、そうするためにはエ
ツチング時間や液温、仕方等を制御性良くコントロール
する必要が有る。また仮にそうしなとしてもエツチング
時に結合部のところでくぼみが生じてしまい活性層4と
光吸収層8とが一直線につながらず、高効率な光結合部
を得るのが難しい。
第2図(b)は(a)と同様にp−InPクラッド層5
を選択エツチングし、続けて活性層4をフェリシアンカ
リウム+水酸化カリウム混合溶液(ステイニング液)に
て選択エツチングした後でエピタキシャル成長した例で
ある。この場合には活性層4をエツチングする際にかな
りのサイドエツチングが生じてしまいこのままでエピタ
キシャル成長すると図に示したように未成長な空洞領域
9が形成されてしまい、素子作製上非常に不都合である
本発明の半導体集積化光源の製造方法は、高効率な光学
的結合の得られる結合部を気相エピタキシャル成長によ
り制御性かつ再現性良く得られる製造方法を提供するこ
とを目的としている。
〔課題を解決するための手段〕
本発明の半導体集積化光源の製造方法は、上述した課題
を解決するなめ、まず、n−InP基板にn−InGa
AsP薄膜層、n−1nP薄膜層InGaAsP活性層
、p−InPクラッド層を順に連続成長しp−InPク
ラッド層上一部に5i02等をパターニングし、これを
マスクとしてp−InPクラッド層のみを選択エツチン
グする。そしてこのp−InPクラッド層をマスクとし
てP−InGaAsP活性層のみを選択エツチングし、
続けてこの活性層をマスクとしてp−1nPクラッド層
及びn−InP薄膜層を選択エツチングする。次にS 
i 02マスクの一部をエツチングし、気相エピタキシ
ャル成長法により前記5i02をマスクとしてそれ以外
の部分にInP及びI n G a A s P等から
なる多層膜を選択的に成長する。
この製造方法を用いることによりn−InP薄膜層、I
nGaAsP活性層、p−InPクラッド層、5i02
マスクのエツチング側面に大きな凹凸ができに<<、か
つその側面が基板に対しほぼ垂直となることがら、ここ
に気相エピタキシャル成長をすると、その成長過程にお
いて基板(<100)面〉への成長速度がエツチング側
面((011)面)への成長速度よりも大きいことより
制御性良く高効率な光学結合の得られる結合部を製造す
ることができる。
〔実施例〕
次に本発明にって図面を参照して説明する。第1図は本
発明の実施例の半導体レーザと電界吸収型光変調器を集
積化した半導体集積化光源の製造方法を示したものであ
る。まずn−InP基板1上にMOVPEにより全面に
n−InGaAsP薄膜層2(波長組成1.3ttm、
層厚500人)、n−InP薄膜層(スペーサ層)3(
層厚400人)、InGaAsP活性層4(波長組成1
.5μm、層厚1400人)、p−InPクラッド層ら
(層厚8000人)を連続成長した。続いてく01丁〉
方向に平行に幅20μmのSi○2膜6をパターニング
し[第1図(a)]、塩酸あるいは塩酸+リン酸の混合
溶液にてエツチングした。p−InPクラッド層5のみ
が選択的にエツチングされ、SiO□マスク6下のサイ
ドエツチングもほとんどなく、第1図(b)のように活
性層表面及びInPの(111)A面が出たところでエ
ツチングはストップした。次にInPへのエツチング速
度がInGaAsPに比べ十分に小さいフェリシアンカ
リウム+水溶化カリウム混合溶液(ステイニング液)を
用い、活性層4を選択的にエツチングした[第1図(C
)]。この場合は先の塩酸系とは異なり、エツチング速
度の置方異存性がないため、活性層をエツチングする間
にかなりのサイドエツチングが生じる。例えば層厚0.
2μm程度の活性層をエツチングする間に少なくとも0
.3μm程度はサイドエツチングでくぼみが生じる。エ
ツチング時間が長すぎるとサイドエッチ量は更に増加す
る。そしてこのウェハを再度光の塩酸系エツチング液で
処理すると、InPスペーサ層3及びクラッド層5が第
1図(d)のようにエツチングされ、くぼみが消えてS
i○2膜6がひさしのように突き出た形状になる。この
塩酸系エツチングでは、活性層4がマスクの役目をして
クラッド層5及びスペーサ層3のみがエツチングされる
。猷な、InPクラッド層5が5102M6に対してサ
イドエッチする。そのため、活性層のサイドエッチ量に
かかわらず、側面がほぼ垂直になることが重要である。
このエツチングでは、InP側面の(011)面が保持
されるため、制御性、再現性に優れている。ただし、あ
まり長くエツチングすると、5i02膜6とのサイドエ
ツチングが進んで側面が傾いてくるので注意が必要であ
る。
最後に5i02のひさしを除去するために、バッフアー
トフッ酸を用いてひさしのみがなくなるようにエツチン
グしたし第1図(e)]。ひさしがあると、第3図に示
すように、ひさし直下に空洞9ができて平坦に成長せず
、その後のパターニングの際に途切れが生じてしまう。
このようにして選択エツチングを行った後、MOVPE
によりInP層7(層厚300人)、InGaAsP光
吸収層8(波長組成1.4μm、層厚3000人)、p
−InPクラッド層5を連続成長した[第1図(f)]
。クラッド層の層厚は先の活性領域のクラッド層と同じ
高さになるように設定した。このウェハを電子顕微鏡に
より観察したところ結合部は第1図(f)のような良好
な形状が得られた。
さらに幅6μmの5i02膜をマスクとしてメサエッチ
ングし、MOVPEによりFeドープ高抵抗InPおよ
びn−InPを埋め込み成長した。そしてここで電気的
な素子分離を行うため、各領域間およびチャンネル間の
n−InP層をエツチングにより除去した。
最終工程の成長として、先にn−InP層を除去した上
に幅20μmの5iOz!IIをパターニングして各領
域間およびチャンネル間を分離し、p−InP層、p”
 −I nGaAsキャップ層を島状に選択成長した。
そして島状に成長したキャップ層及びn基板側にメタラ
イズして素子を作製した。光変調器のp側電極は容量低
減のためパッド電極とした(パッド直径100μm)。
上記のようにして作製したウェハから半導体レーザと光
変調器とを集積化した素子を切り出して評価したところ
半導体レーザ部は閾値が約20mA程度で発振し、光変
調器側から10mW以上の光出力が得られた。また光変
調器は一5Vの逆バイアスをかけることにより15dB
の消光特性が得られた。
尚、実施例は半導体レーザと光変調器の組合せについて
説明したが、他の素子の組合せ、例えば、半導体レーザ
あるいは発光ダイオードと受光素子、半導体レーザと光
スィッチ等、種々の組合せについても同様にして製造で
きる。
〔発明の効果〕
以上説明したように、本発明はInP基板と活性層との
間にI nGaAsP層、InP層の薄膜層を導入し、
活性層をエツチングするときにはInP薄膜層が、更に
その後のクラッド層をエツチングするときにはInGa
AsP薄膜層がエツチングストップ層の働きをするため
に容易に選択エツチングが可能となり、かつその後5i
02膜のひさし状に突き出た部分のみをエツチングによ
り除去することによりエツチング側面が垂直になMO−
VPBによる成長が可能となるような形状に容易に加工
でき、かつ制御性、再現性の点においても優れるという
利点を有する。
成長不良の例を示す図、第3図は5i02のひさしがあ
るときの成長不良の例を示した図である。
1−−− n −I n P基板、2−・n−I nG
aAsP薄膜層、3・・・n−InPスペーサ層、4・
・・InGaAsP活性層、5−p−InPクラッド層
、6・・・5i027・・・n−InPバッファ層、8
・・・r nGaAsP光吸収層、9・・・空洞(未成
長領域)。

Claims (1)

    【特許請求の範囲】
  1.  n型InP基板上に少なくともn−InGaAsP薄
    膜層、n−InP薄膜層InGaAsP活性層、p−I
    nPクラッド層をこの順に連続エピタキシャル成長する
    工程と、前記p−InPクラッド層上一部領域にエッチ
    ング用のマスクをパターニングする工程と、p−InP
    クラッド層のみを選択エッチングする工程と、InGa
    AsP活性層のみを選択エッチングする工程と、前記の
    エッチングした活性層をマスクとしてp−InPクラッ
    ド層及びn−InP薄膜層を選択エッチングする工程と
    、前記マスクの一部をエッチングする工程と、前記マス
    ク以外の部分に気相エピタクシャル成長法にてInP及
    びInGaAsP等からなる多層膜を選択的に成長する
    工程とを含むことを特徴とする半導体集積化光源の製造
    方法。
JP2161622A 1990-06-20 1990-06-20 半導体集積化光源の製造方法 Pending JPH0451569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2161622A JPH0451569A (ja) 1990-06-20 1990-06-20 半導体集積化光源の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2161622A JPH0451569A (ja) 1990-06-20 1990-06-20 半導体集積化光源の製造方法

Publications (1)

Publication Number Publication Date
JPH0451569A true JPH0451569A (ja) 1992-02-20

Family

ID=15738683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2161622A Pending JPH0451569A (ja) 1990-06-20 1990-06-20 半導体集積化光源の製造方法

Country Status (1)

Country Link
JP (1) JPH0451569A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002232069A (ja) * 2001-02-02 2002-08-16 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置の製造方法
JP2018101675A (ja) * 2016-12-20 2018-06-28 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2024157434A1 (ja) * 2023-01-27 2024-08-02 三菱電機株式会社 半導体光集積素子および半導体光集積素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189523A (ja) * 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP4514868B2 (ja) * 1999-12-28 2010-07-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2002232069A (ja) * 2001-02-02 2002-08-16 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置の製造方法
JP2018101675A (ja) * 2016-12-20 2018-06-28 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
US11205739B2 (en) 2016-12-20 2021-12-21 Dowa Electronics Materials Co., Ltd. Semiconductor light-emitting device and method of manufacturing the same
WO2024157434A1 (ja) * 2023-01-27 2024-08-02 三菱電機株式会社 半導体光集積素子および半導体光集積素子の製造方法

Similar Documents

Publication Publication Date Title
JP2890745B2 (ja) 半導体装置の製造方法および、光半導体装置の製造方法
JP3734900B2 (ja) 半導体光導波路構造、光デバイス、及び、それらの製造方法
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JPH0451569A (ja) 半導体集積化光源の製造方法
JPH09237940A (ja) 半導体装置,及びその製造方法
JP2002217446A (ja) 光半導体集積素子及びその製造方法
JPH08162706A (ja) 集積化半導体光素子の製造方法
JP4146974B2 (ja) 光半導体装置及び光伝送システム
JPH08234148A (ja) 光半導体装置及びその製造方法
JP2000188441A (ja) 光半導体装置及びその製造方法
KR100261238B1 (ko) 레이저 다이오드의 제조방법
JPH07142699A (ja) 半導体光集積素子及びその製造方法
KR100228396B1 (ko) 선택성 식각층을 이용한 고 효율의 광변조기 집적 단일파장 레이저 소자 제작방법
JPS61220389A (ja) 集積型半導体レ−ザ
JPH08330665A (ja) 光半導体レーザの製造方法
JP2001015394A (ja) 半導体デバイスの作製方法
JPS6331187A (ja) 半導体レ−ザ装置
JP2658821B2 (ja) 半導体ウエハおよび光半導体素子用ウエハの作製方法
JPH11251686A (ja) 変調器付半導体レーザ及びその製造方法
JP2002124731A (ja) 光半導体装置の製造方法
JPH08334657A (ja) 半導体光集積素子の製造方法
JPS6356983A (ja) 半導体レ−ザ装置
JPH07109922B2 (ja) 分布反射型半導体レーザの製造方法
JPH06268313A (ja) 半導体発光装置
JPS60158687A (ja) 半導体レ−ザ