JPH08334657A - 半導体光集積素子の製造方法 - Google Patents
半導体光集積素子の製造方法Info
- Publication number
- JPH08334657A JPH08334657A JP17099796A JP17099796A JPH08334657A JP H08334657 A JPH08334657 A JP H08334657A JP 17099796 A JP17099796 A JP 17099796A JP 17099796 A JP17099796 A JP 17099796A JP H08334657 A JPH08334657 A JP H08334657A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- width
- crystal growth
- growth
- stripe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 メサエッチングを用いずに均一な活性層、導
波路幅が作製でき、かつ、発光波長や実効屈折率を簡易
な工程で変えられる製造方法を提供する。 【解決手段】 半導体層上にストライプ方向で幅を変化
させた２本の平行なストライプ状誘電体薄膜を、結晶成
長領域が光導波構造幅のストライプ状開口部となるよう
に半導体表面に形成するし、誘電体薄膜をマスクとし
て、ＭＯＶＰＥ成長により結晶成長領域に半導体層を選
択的に結晶成長する。
波路幅が作製でき、かつ、発光波長や実効屈折率を簡易
な工程で変えられる製造方法を提供する。 【解決手段】 半導体層上にストライプ方向で幅を変化
させた２本の平行なストライプ状誘電体薄膜を、結晶成
長領域が光導波構造幅のストライプ状開口部となるよう
に半導体表面に形成するし、誘電体薄膜をマスクとし
て、ＭＯＶＰＥ成長により結晶成長領域に半導体層を選
択的に結晶成長する。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信、光情報処
理などに用いられる、半導体レーザーや光導波路などを
集積した半導体光集積素子の製造方法に関する。
理などに用いられる、半導体レーザーや光導波路などを
集積した半導体光集積素子の製造方法に関する。
【０００２】
【従来の技術】光通信や光情報処理に用いられる光半導
体デバイスには、よりいっそうの高性能化高機能化が要
求されるようになってきている。そのためには、半導体
レーザやフォトダイオードなどの素子単体の高性能化・
高機能化はもとより、それらの素子を組み合わせて集積
化を行っていくことが重要である。各種素子を集積化し
て半導体光集積素子（ＰＩＣ；フォトニック・インテグ
レーテッド・サーキット）を作製するにあたっては、各
素子をいかに半導体基板上に配置していくか、またいか
に設計通りの構造に作製するかが重要である。
体デバイスには、よりいっそうの高性能化高機能化が要
求されるようになってきている。そのためには、半導体
レーザやフォトダイオードなどの素子単体の高性能化・
高機能化はもとより、それらの素子を組み合わせて集積
化を行っていくことが重要である。各種素子を集積化し
て半導体光集積素子（ＰＩＣ；フォトニック・インテグ
レーテッド・サーキット）を作製するにあたっては、各
素子をいかに半導体基板上に配置していくか、またいか
に設計通りの構造に作製するかが重要である。
【０００３】ＰＩＣの従来例として、半導体レーザ（Ｌ
Ｄ）２素子と合波器，光導波路を集積した構造を図６に
示す。図６（ａ）はＰＩＣの概略を示す平面図、図６
（ｂ）はＰＩＣの構造を示す斜視図である。活性層３は
レーザ領域のみに存在し、ガイド層１０はレーザ領域と
導波路領域全体にわたって存在する。例として活性層３
に波長１．５５μm 組成のＩｎＧａＡｓＰを用いた場
合、ガイド層１０には波長１．３μm 組成のＩｎＧａＡ
ｓＰを用いている。電流をレーザ領域のみに流し、２つ
のレーザ素子間の電気的絶縁をとるために、高抵抗Ｉｎ
Ｐ１３で埋め込まれた高抵抗埋め込み構造とし、メサエ
ッチングを用いている。
Ｄ）２素子と合波器，光導波路を集積した構造を図６に
示す。図６（ａ）はＰＩＣの概略を示す平面図、図６
（ｂ）はＰＩＣの構造を示す斜視図である。活性層３は
レーザ領域のみに存在し、ガイド層１０はレーザ領域と
導波路領域全体にわたって存在する。例として活性層３
に波長１．５５μm 組成のＩｎＧａＡｓＰを用いた場
合、ガイド層１０には波長１．３μm 組成のＩｎＧａＡ
ｓＰを用いている。電流をレーザ領域のみに流し、２つ
のレーザ素子間の電気的絶縁をとるために、高抵抗Ｉｎ
Ｐ１３で埋め込まれた高抵抗埋め込み構造とし、メサエ
ッチングを用いている。
【０００４】このＰＩＣの作製工程を述べる。結晶成長
には有機金属気相成長法（ＭＯＶＰＥ）を用いるのが一
般的である。まず、ｎ−ＩｎＰ基板１の上に、ｎ−Ｉｎ
ＧａＡｓＰガイド層１０、ＩｎＧａＡｓＰ活性層３、ｐ
−ＩｎＰクラッド層４を成長した後、ＳｉＯ2 膜を選択
マスクとして導波路領域のｐ−ＩｎＰクラッド層４、Ｉ
ｎＧａＡｓＰ活性層３を除去し、ＩｎＧａＡｓＰガイド
層およびｐ−ＩｎＰクラッド層（図中には示されていな
い）を埋め込み成長する。次に、ＳｉＯ2 膜をマスクと
してメサエッチングし、Ｆｅドープ高抵抗ＩｎＰ層１３
を埋め込み成長する。ＳｉＯ2 膜を除去した後、さら
に、前面にｐ−ＩｎＰクラッド層５およびＰ+ −ＩｎＧ
ａＡｓキャップ層７を成長する。レーザ領域と導波路領
域の間、および二つのレーザ素子の間に絶縁用の溝をエ
ッチングにより形成してから、全面にＳｉＯ2 膜２１を
堆積し、レーザ部の上部を窓開けしてｐ側のパッド電極
３２を、また基板側にｎ側電極３３を形成して完成す
る。この例では、二つのレーザ素子の発振波長の制御は
できないが、分布帰還型（ＤＦＢ）溝にすれば、グレー
ティングのピッチを変えたり、多電極構造にするなどし
て多波長光源とすることができる。
には有機金属気相成長法（ＭＯＶＰＥ）を用いるのが一
般的である。まず、ｎ−ＩｎＰ基板１の上に、ｎ−Ｉｎ
ＧａＡｓＰガイド層１０、ＩｎＧａＡｓＰ活性層３、ｐ
−ＩｎＰクラッド層４を成長した後、ＳｉＯ2 膜を選択
マスクとして導波路領域のｐ−ＩｎＰクラッド層４、Ｉ
ｎＧａＡｓＰ活性層３を除去し、ＩｎＧａＡｓＰガイド
層およびｐ−ＩｎＰクラッド層（図中には示されていな
い）を埋め込み成長する。次に、ＳｉＯ2 膜をマスクと
してメサエッチングし、Ｆｅドープ高抵抗ＩｎＰ層１３
を埋め込み成長する。ＳｉＯ2 膜を除去した後、さら
に、前面にｐ−ＩｎＰクラッド層５およびＰ+ −ＩｎＧ
ａＡｓキャップ層７を成長する。レーザ領域と導波路領
域の間、および二つのレーザ素子の間に絶縁用の溝をエ
ッチングにより形成してから、全面にＳｉＯ2 膜２１を
堆積し、レーザ部の上部を窓開けしてｐ側のパッド電極
３２を、また基板側にｎ側電極３３を形成して完成す
る。この例では、二つのレーザ素子の発振波長の制御は
できないが、分布帰還型（ＤＦＢ）溝にすれば、グレー
ティングのピッチを変えたり、多電極構造にするなどし
て多波長光源とすることができる。
【０００５】
【発明が解決しようとする課題】このような、ＰＩＣの
作製には、導波路を形成する層構造を精密に制御するこ
とが重要である。層厚はＭＯＶＰＥなどの気相成長法を
用いれば充分に制御が可能であるが、導波路幅は従来、
ＳｉＯ2 などをマスクとして用いたメサエッチングによ
り制御しており、サイドエッチングなどにより充分な制
御性が得られないなどの問題があった。
作製には、導波路を形成する層構造を精密に制御するこ
とが重要である。層厚はＭＯＶＰＥなどの気相成長法を
用いれば充分に制御が可能であるが、導波路幅は従来、
ＳｉＯ2 などをマスクとして用いたメサエッチングによ
り制御しており、サイドエッチングなどにより充分な制
御性が得られないなどの問題があった。
【０００６】またレーザ領域の活性層と導波路領域のガ
イド層を形成するために、活性層を全面に成長してか
ら、導波路領域の活性層を選択エッチングして除去し、
ガイド層を埋め込み成長していた。活性層とガイド層は
光学的に結合し、接合部分での散乱が少ない構造にする
必要があり、埋め込み成長によりそのような構造を作製
するのは困難であった。
イド層を形成するために、活性層を全面に成長してか
ら、導波路領域の活性層を選択エッチングして除去し、
ガイド層を埋め込み成長していた。活性層とガイド層は
光学的に結合し、接合部分での散乱が少ない構造にする
必要があり、埋め込み成長によりそのような構造を作製
するのは困難であった。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めの半導体光集積素子の製造方法は、ストライプ方向で
幅を変化させた２本の平行なストライプ状誘電体薄膜
を、結晶成長領域が光導波構造幅のストライプ状開口部
となるように半導体表面に形成する工程と、前記誘電体
薄膜をマスクとして、ＭＯＶＰＥ成長により前記結晶成
長領域に半導体層を選択的に結晶成長する工程とを有
し、前記誘電体薄膜の幅の変化により、前記結晶成長領
域での半導体層の結晶成長速度を制御することを特徴と
する。
めの半導体光集積素子の製造方法は、ストライプ方向で
幅を変化させた２本の平行なストライプ状誘電体薄膜
を、結晶成長領域が光導波構造幅のストライプ状開口部
となるように半導体表面に形成する工程と、前記誘電体
薄膜をマスクとして、ＭＯＶＰＥ成長により前記結晶成
長領域に半導体層を選択的に結晶成長する工程とを有
し、前記誘電体薄膜の幅の変化により、前記結晶成長領
域での半導体層の結晶成長速度を制御することを特徴と
する。
【０００８】また、ストライプ方向で幅を変化させた２
本の平行なストライプ状誘電体薄膜を、結晶成長領域が
光導波構造幅のストライプ状開口部となるように半導体
表面に形成する工程と、前記誘電体薄膜をマスクとし
て、ＭＯＶＰＥ成長により前記結晶成長領域に量子井戸
構造を含む半導体層を選択的に結晶成長する工程とを有
し、前記誘電体薄膜の幅の変化により、前記結晶成長領
域での半導体層の結晶成長速度を制御することを特徴と
する。
本の平行なストライプ状誘電体薄膜を、結晶成長領域が
光導波構造幅のストライプ状開口部となるように半導体
表面に形成する工程と、前記誘電体薄膜をマスクとし
て、ＭＯＶＰＥ成長により前記結晶成長領域に量子井戸
構造を含む半導体層を選択的に結晶成長する工程とを有
し、前記誘電体薄膜の幅の変化により、前記結晶成長領
域での半導体層の結晶成長速度を制御することを特徴と
する。
【０００９】（作用）本発明の根本をなす平坦基板上の
選択成長の様子を図１に示す。図１（ａ）に示すよう
に、（１００）方位半導体基板１上に選択成長用薄膜２
１を形成し、〈０１１〉および〈０−１１〉方向のスト
ライプ状に薄膜２１を選択的に除去し、ＭＯＶＰＥによ
ってＤＨ構造を成長すると、図１（ｂ）に示したように
成長層の側面は〈０−１１〉ストライプに沿っては（１
１１）Ａ面が、また〈０１１〉方向に沿っては（１１
１）Ｂ面が形成される。また各成長層の表面は（１０
０）面を形成しており、界面も非常にフラットである。
混晶の組成も、薄膜のストライプ幅が極端に広くなけれ
ば面内で均一であり、光半導体素子やＰＩＣの活性層や
導波路層に充分適用できる。また側面は（１１１）面と
なるため、薄膜２１のパターニングが精密であれば、成
長層幅の制御性も非常によくなるという特徴がある。
選択成長の様子を図１に示す。図１（ａ）に示すよう
に、（１００）方位半導体基板１上に選択成長用薄膜２
１を形成し、〈０１１〉および〈０−１１〉方向のスト
ライプ状に薄膜２１を選択的に除去し、ＭＯＶＰＥによ
ってＤＨ構造を成長すると、図１（ｂ）に示したように
成長層の側面は〈０−１１〉ストライプに沿っては（１
１１）Ａ面が、また〈０１１〉方向に沿っては（１１
１）Ｂ面が形成される。また各成長層の表面は（１０
０）面を形成しており、界面も非常にフラットである。
混晶の組成も、薄膜のストライプ幅が極端に広くなけれ
ば面内で均一であり、光半導体素子やＰＩＣの活性層や
導波路層に充分適用できる。また側面は（１１１）面と
なるため、薄膜２１のパターニングが精密であれば、成
長層幅の制御性も非常によくなるという特徴がある。
【００１０】また、この選択成長では、薄膜のストライ
プ幅を変えることによって、成長層厚を変化させること
ができる。
プ幅を変えることによって、成長層厚を変化させること
ができる。
【００１１】図４にストライプ幅と成長速度の関係を測
定した結果の一例を示す。ストライプ幅が広いほど成長
速度は高くなる。これは、薄膜上からマイグレーション
して半導体表面に到達する成長種の量が増加するためで
ある。このことから、選択成長層の層厚を制御すること
が可能になる。量子井戸構造を選択成長して、ウェル層
厚を変えれば、量子井戸構造の等価屈折率や発光エネル
ギーを局所的に変えることが可能になり、ＰＩＣ作製の
自由度が増す。
定した結果の一例を示す。ストライプ幅が広いほど成長
速度は高くなる。これは、薄膜上からマイグレーション
して半導体表面に到達する成長種の量が増加するためで
ある。このことから、選択成長層の層厚を制御すること
が可能になる。量子井戸構造を選択成長して、ウェル層
厚を変えれば、量子井戸構造の等価屈折率や発光エネル
ギーを局所的に変えることが可能になり、ＰＩＣ作製の
自由度が増す。
【００１２】
【発明の実施の形態】第１の実施例として、多重量子井
戸（ＭＱＷ）構造の活性層を有する分布帰還型（ＤＦ
Ｂ）半導体レーザと電界吸収型半導体光変調器をモノリ
シックに集積したＰＩＣへ応用した結果について述べ
る。このＰＩＣは半導体レーザからの発生した光を変調
器で発振変調し、変調器側面から出射するもので、従来
の半導体レーザを直接変調した場合と比べて、高速変調
時のスペクトル広がり（チャーピング）が狭いという特
長があり、次世代光通信用デバイスとして研究開発が行
われている。
戸（ＭＱＷ）構造の活性層を有する分布帰還型（ＤＦ
Ｂ）半導体レーザと電界吸収型半導体光変調器をモノリ
シックに集積したＰＩＣへ応用した結果について述べ
る。このＰＩＣは半導体レーザからの発生した光を変調
器で発振変調し、変調器側面から出射するもので、従来
の半導体レーザを直接変調した場合と比べて、高速変調
時のスペクトル広がり（チャーピング）が狭いという特
長があり、次世代光通信用デバイスとして研究開発が行
われている。
【００１３】従来のレーザ領域の活性層（波長１．５５
μm 組成）を全面に成長してから、変調器領域の活性層
を選択エッチングして除去し、吸収層（波長約１．４μ
m 組成）を選択成長していた。活性層と吸収層は光学的
に結合し、接合部での散乱が少ない構造にする必要があ
り、選択成長によりそのような構造を作製するのは困難
であった。
μm 組成）を全面に成長してから、変調器領域の活性層
を選択エッチングして除去し、吸収層（波長約１．４μ
m 組成）を選択成長していた。活性層と吸収層は光学的
に結合し、接合部での散乱が少ない構造にする必要があ
り、選択成長によりそのような構造を作製するのは困難
であった。
【００１４】一方、本発明を用いれば、ＳｉＯ2 膜の幅
を変えることにより、選択成長したＭＱＷ構造の層厚を
変えることができるので、活性層、吸収層を同時に成長
することが可能となり、成長回数が減るばかりか、結合
効率の高い接合を得ることができる。
を変えることにより、選択成長したＭＱＷ構造の層厚を
変えることができるので、活性層、吸収層を同時に成長
することが可能となり、成長回数が減るばかりか、結合
効率の高い接合を得ることができる。
【００１５】図５はＭＱＷのウェル層をＩｎＧａＡｓ、
バリア層をＩｎＧａＡｓＰとした時の、ウェル層厚とＭ
ＱＷの発光波長の関係を計算した結果である。バリアの
ＩｎＧａＡｓＰを波長１．３μm 組成と１．１５μm 組
成にした場合について示してある。この図により、バリ
アを１．１５μm 組成にした場合、ウェル厚約８０オン
グストロームで波長１．５５μm 、約３０オングストロ
ームで１．４μm となることがわかる。この計算結果と
図４のＳｉＯ2 ストライプ幅と成長速度の関係より、レ
ーザ領域はストライプ幅２０μm 、変調器領域はストラ
イプ幅２μm とした。
バリア層をＩｎＧａＡｓＰとした時の、ウェル層厚とＭ
ＱＷの発光波長の関係を計算した結果である。バリアの
ＩｎＧａＡｓＰを波長１．３μm 組成と１．１５μm 組
成にした場合について示してある。この図により、バリ
アを１．１５μm 組成にした場合、ウェル厚約８０オン
グストロームで波長１．５５μm 、約３０オングストロ
ームで１．４μm となることがわかる。この計算結果と
図４のＳｉＯ2 ストライプ幅と成長速度の関係より、レ
ーザ領域はストライプ幅２０μm 、変調器領域はストラ
イプ幅２μm とした。
【００１６】図２（ａ）はＭＱＷ構造を選択成長した状
態を示している。グレーティングはｎ−ＩｎＰ基板１の
レーザ領域のみに形成し、その上にｎ−ＩｎＧａＡｓＰ
ガイド層１０（波長１．３μm 組成、キャリア濃度１×
１０18cm-3、層厚１０００オングストローム）、ＭＱＷ
活性層兼吸収層１１、ｐ−ＩｎＰクラッド層４（キャリ
ア濃度５×１０17cm-3、層厚５００オングストローム）
を選択成長した。ＭＱＷはウェル数４で層厚はレーザ領
域がＩｎＧａＡｓウェル厚７８オングストローム、１．
１５μm 組成ＩｎＧａＡｓＰバリア厚１５０オングスト
ロームであり、変調器領域がウェル厚３４オングストロ
ーム、バリア厚６６オングストロームであった。また活
性層幅は２．０μm であった。変調器側端面の反射率を
抑制するために端面に未成長領域を設けたウインドウ構
造とした。続いて全面にｐ−ＩｎＰ層５（キャリア濃度
５×１０17cm-3、層厚０．５μm ）を成長し、さらにＳ
ｉＯ2 膜をレーザ共振器方向には幅１０μm 、間隔３０
μm のダブルストライプ状に、またレーザと変調器の境
界には幅１０μm ノシングルストライプ状にパターニン
グして、ｐ−ＩｎＰ層（キャリア濃度１×１０18cm-3、
層厚1.０μm ）およびＰ+ −ＩｎＧａＡｓキャップ層７
（層厚０．３μm 、キャリア濃度１×１０19cm-3）を選
択成長して活性層・吸収層への電流・電界の狭窄、およ
びレーザ領域と変調器領域の電気的絶縁を図った。最後
に再びＳｉＯ2 膜２１を形成して活性層、吸収層の上部
に窓開けして、ｐ側電極３２をパッド状に形成し、基板
１側にもｎ側電極３３を形成した。完成図が図２（ｂ）
である。へき開したレーザ領域長は４００μm 、変調器
領域長は２００μm とした。また、レーザ側端面には反
射率８０％の高反射コーティングを施した。
態を示している。グレーティングはｎ−ＩｎＰ基板１の
レーザ領域のみに形成し、その上にｎ−ＩｎＧａＡｓＰ
ガイド層１０（波長１．３μm 組成、キャリア濃度１×
１０18cm-3、層厚１０００オングストローム）、ＭＱＷ
活性層兼吸収層１１、ｐ−ＩｎＰクラッド層４（キャリ
ア濃度５×１０17cm-3、層厚５００オングストローム）
を選択成長した。ＭＱＷはウェル数４で層厚はレーザ領
域がＩｎＧａＡｓウェル厚７８オングストローム、１．
１５μm 組成ＩｎＧａＡｓＰバリア厚１５０オングスト
ロームであり、変調器領域がウェル厚３４オングストロ
ーム、バリア厚６６オングストロームであった。また活
性層幅は２．０μm であった。変調器側端面の反射率を
抑制するために端面に未成長領域を設けたウインドウ構
造とした。続いて全面にｐ−ＩｎＰ層５（キャリア濃度
５×１０17cm-3、層厚０．５μm ）を成長し、さらにＳ
ｉＯ2 膜をレーザ共振器方向には幅１０μm 、間隔３０
μm のダブルストライプ状に、またレーザと変調器の境
界には幅１０μm ノシングルストライプ状にパターニン
グして、ｐ−ＩｎＰ層（キャリア濃度１×１０18cm-3、
層厚1.０μm ）およびＰ+ −ＩｎＧａＡｓキャップ層７
（層厚０．３μm 、キャリア濃度１×１０19cm-3）を選
択成長して活性層・吸収層への電流・電界の狭窄、およ
びレーザ領域と変調器領域の電気的絶縁を図った。最後
に再びＳｉＯ2 膜２１を形成して活性層、吸収層の上部
に窓開けして、ｐ側電極３２をパッド状に形成し、基板
１側にもｎ側電極３３を形成した。完成図が図２（ｂ）
である。へき開したレーザ領域長は４００μm 、変調器
領域長は２００μm とした。また、レーザ側端面には反
射率８０％の高反射コーティングを施した。
【００１７】典型的な素子の発振しきい値電流は１８ｍ
Ａで、最大ＣＷ光出力は２５ｍＷであった。発振波長は
１．５４５μm であり、変調領域に−５Ｖ印加したとき
の消光比は２５ｄＢであった。
Ａで、最大ＣＷ光出力は２５ｍＷであった。発振波長は
１．５４５μm であり、変調領域に−５Ｖ印加したとき
の消光比は２５ｄＢであった。
【００１８】また、消光特性から見積もった結合効率は
９５％と高い値が得られた。このように、本発明の選択
成長により活性層と吸収層を同時に成長する技術によ
り、良好な結合導波路構造が容易に作製できることが確
認された。
９５％と高い値が得られた。このように、本発明の選択
成長により活性層と吸収層を同時に成長する技術によ
り、良好な結合導波路構造が容易に作製できることが確
認された。
【００１９】次に、第２の実施例として、図６に示した
２波長半導体レーザアレイと光導波路を集積したＰＩＣ
を本発明の選択成長を用いて作製した結果について図３
を参照しながら述べる。図３（ａ）は、はじめにＤＨ構
造を選択成長した際のＳｉＯ2 膜２１のパターンであ
る。各領域ともＳｉＯ2 ストライプに囲まれた成長領域
の幅は２μm であり、ＳｉＯ2 ストライプ幅は一方のレ
ーザ領域で１５μm 、もう一方のレーザ領域と導波路領
域は５μm とした。図３（ｃ），（ｄ）は完成した素子
の断面図である（切断方向は図３（ａ）に示してあ
る）。まずｎ−ＩｎＰ基板１の上に、ｎ−ＩｎＧａＡｓ
Ｐガイド層１０（波長１．３μm 組成、キャリア濃度１
×１０18cm-3、層厚約１０００オングストローム）、ｎ
−ＩｎＰエッチングストップ層１２（キャリア濃度１×
１０18cm-3、層厚約４００オングストローム）、ＭＱＷ
活性層１１、ｐ−ＩｎＰクラッド層４（キャリア濃度５
×１０17cm-3、層厚約５００オングストローム）を成長
した。ＭＱＷはウェル数４で、層厚は一方のレーザ領域
がＩｎＧａＡｓウェル層７０オングストローム、ＩｎＧ
ａＡｓＰ（波長１．３μm 組成）バリア厚１５０オング
ストロームであり、もう一方のレーザ領域がウェル厚５
０オングストローム、バリア厚１１０オングストローム
であった。次に図３（ｂ）に示すようにＳｉＯ2 膜をパ
ターニングし、レーザ領域以外のｐ−ＩｎＰクラッド層
４およびＭＱＷ活性層１１、ｎ−ＩｎＰエッチングスト
ップ層１２を選択エッチングし、ノンドープＩｎＧａＡ
ｓＰ導波路層１４（波長１．３μm 組成、層厚１５００
オングストローム）を埋め込み成長した。
２波長半導体レーザアレイと光導波路を集積したＰＩＣ
を本発明の選択成長を用いて作製した結果について図３
を参照しながら述べる。図３（ａ）は、はじめにＤＨ構
造を選択成長した際のＳｉＯ2 膜２１のパターンであ
る。各領域ともＳｉＯ2 ストライプに囲まれた成長領域
の幅は２μm であり、ＳｉＯ2 ストライプ幅は一方のレ
ーザ領域で１５μm 、もう一方のレーザ領域と導波路領
域は５μm とした。図３（ｃ），（ｄ）は完成した素子
の断面図である（切断方向は図３（ａ）に示してあ
る）。まずｎ−ＩｎＰ基板１の上に、ｎ−ＩｎＧａＡｓ
Ｐガイド層１０（波長１．３μm 組成、キャリア濃度１
×１０18cm-3、層厚約１０００オングストローム）、ｎ
−ＩｎＰエッチングストップ層１２（キャリア濃度１×
１０18cm-3、層厚約４００オングストローム）、ＭＱＷ
活性層１１、ｐ−ＩｎＰクラッド層４（キャリア濃度５
×１０17cm-3、層厚約５００オングストローム）を成長
した。ＭＱＷはウェル数４で、層厚は一方のレーザ領域
がＩｎＧａＡｓウェル層７０オングストローム、ＩｎＧ
ａＡｓＰ（波長１．３μm 組成）バリア厚１５０オング
ストロームであり、もう一方のレーザ領域がウェル厚５
０オングストローム、バリア厚１１０オングストローム
であった。次に図３（ｂ）に示すようにＳｉＯ2 膜をパ
ターニングし、レーザ領域以外のｐ−ＩｎＰクラッド層
４およびＭＱＷ活性層１１、ｎ−ＩｎＰエッチングスト
ップ層１２を選択エッチングし、ノンドープＩｎＧａＡ
ｓＰ導波路層１４（波長１．３μm 組成、層厚１５００
オングストローム）を埋め込み成長した。
【００２０】次に、図３（ｃ），（ｄ）に示すように、
ｐ−ＩｎＰ層５（キャリア濃度１×１０17cm-3、層厚
０．５μm ）、ｐ−ＩｎＰ層（キャリア濃度１×１０18
cm-3、層厚１０μm ）、およびＰ+ −ＩｎＧａＡｓキャ
ップ層７（層厚０．３μm 、キャリア濃度１×１０19cm
-3）を選択成長した後、ＳｉＯ2 膜２１の窓開けしたレ
ーザ活性層の上面にｐ側パッド電極３２を、基板側にｎ
側電極３３を形成した。レーザ共振器長３００μm 、レ
ーザ間隔は５０μm 、導波路長は２５０μm とし、出射
端面はウィンドウ構造とした。
ｐ−ＩｎＰ層５（キャリア濃度１×１０17cm-3、層厚
０．５μm ）、ｐ−ＩｎＰ層（キャリア濃度１×１０18
cm-3、層厚１０μm ）、およびＰ+ −ＩｎＧａＡｓキャ
ップ層７（層厚０．３μm 、キャリア濃度１×１０19cm
-3）を選択成長した後、ＳｉＯ2 膜２１の窓開けしたレ
ーザ活性層の上面にｐ側パッド電極３２を、基板側にｎ
側電極３３を形成した。レーザ共振器長３００μm 、レ
ーザ間隔は５０μm 、導波路長は２５０μm とし、出射
端面はウィンドウ構造とした。
【００２１】このツインレーザの典型的な発振しきい値
電流は１５ｍＡで、発振波長は１．５５２μm と１．５
２８μm であった。導波路端面からの最大光出力は２０
ｍＡであった。このように、ストライプ幅を変えること
にＭＱＷレーザの発振波長を変えることができ、こうし
た技術はさまざまな集積光デバイスへの応用が可能あ
る。
電流は１５ｍＡで、発振波長は１．５５２μm と１．５
２８μm であった。導波路端面からの最大光出力は２０
ｍＡであった。このように、ストライプ幅を変えること
にＭＱＷレーザの発振波長を変えることができ、こうし
た技術はさまざまな集積光デバイスへの応用が可能あ
る。
【００２２】なお実施例では導波路領域のＭＱＷ活性層
１１をエッチングした後導波路層１４を埋め込み成長す
る工程を用いたが、ＳｉＯ2 ストライプの幅などの成長
条件を変えることによって、第１の実施例のように選択
成長で一括形成することは可能である。
１１をエッチングした後導波路層１４を埋め込み成長す
る工程を用いたが、ＳｉＯ2 ストライプの幅などの成長
条件を変えることによって、第１の実施例のように選択
成長で一括形成することは可能である。
【００２３】なお、上記各実施例においては、選択成長
用マスクとなる誘電体膜にＳｉＯ2膜を用いたが、Ｓｉ
3 Ｎ4 膜等他の誘電体膜でもよい。
用マスクとなる誘電体膜にＳｉＯ2膜を用いたが、Ｓｉ
3 Ｎ4 膜等他の誘電体膜でもよい。
【００２４】
【発明の効果】以上述べたように、本発明の作製方法を
用いれば、メサエッチングが不要となり、均一な活性
層、導波路幅が制御よく作製できる。それだけでなく、
マスク幅を変えることにより成長層厚を変えることがで
き、ＭＱＷ構造の発光波長や実効屈折率を変えることが
可能である。これらの技術を用いることにより、従来複
雑なプロセスを必要としていた各種半導体光集積素子
（ＰＩＣ）を比較的容易に、また制御性よく作製するこ
とが可能となった。
用いれば、メサエッチングが不要となり、均一な活性
層、導波路幅が制御よく作製できる。それだけでなく、
マスク幅を変えることにより成長層厚を変えることがで
き、ＭＱＷ構造の発光波長や実効屈折率を変えることが
可能である。これらの技術を用いることにより、従来複
雑なプロセスを必要としていた各種半導体光集積素子
（ＰＩＣ）を比較的容易に、また制御性よく作製するこ
とが可能となった。
【図１】本発明の概念を表す構造図である。
【図２】本発明を用いて作製したＤＦＢ半導体レーザと
半導体光変調器とを集積したＰＩＣの作製方法と素子構
造を表す図である。
半導体光変調器とを集積したＰＩＣの作製方法と素子構
造を表す図である。
【図３】本発明を用いて作製した２波長半導体レーザと
光導波路との集積素子の作製方法と素子構造を表す図で
ある。
光導波路との集積素子の作製方法と素子構造を表す図で
ある。
【図４】ストライプ幅と成長速度の関係を表す図であ
る。
る。
【図５】ＭＱＷ構造のウェル厚と発光波長の関係を表す
図である。
図である。
【図６】図３と同じ２波長半導体レーザと光導波路の集
積素子の従来の作製方法による構造を表す図である。
積素子の従来の作製方法による構造を表す図である。
１ ｎ−ＩｎＰ基板 ３ ＩｎＧａＡｓＰ活性層 ４ ｐ−ＩｎＰクラッド層 ５ ｐ−ＩｎＰクラッド層 ６ ｐ−ＩｎＰ層 ７ Ｐ+ −ＩｎＧａＡｓキャップ層 １０ ｎ−ＩｎＧａＡｓガイド層 １１ ＭＱＷ活性層 １２ ｎ−ＩｎＰエッチングストップ層 １３ 高抵抗ＩｎＰ埋め込み層 １４ ＩｎＧａＡｓＰ導波路層 ２１ ＳｉＯ2 膜 ３２ ｐ側電極 ３３ ｎ側電極
Claims (2)
- 【請求項１】半導体光集積素子の製造方法において、ス
トライプ方向で幅を変化させた２本の平行なストライプ
状誘電体薄膜を、結晶成長領域が光導波構造幅のストラ
イプ状開口部となるように半導体表面に形成する工程
と、前記誘電体薄膜をマスクとして、ＭＯＶＰＥ成長に
より前記結晶成長領域に半導体層を選択的に結晶成長す
る工程とを有し、前記誘電体薄膜の幅の変化により、前
記結晶成長領域での半導体層の結晶成長速度を制御する
ことを特徴とする半導体光集積素子の製造方法。 - 【請求項２】半導体光集積素子の製造方法において、ス
トライプ方向で幅を変化させた２本の平行なストライプ
状誘電体薄膜を、結晶成長領域が光導波構造幅のストラ
イプ状開口部となるように半導体表面に形成する工程
と、前記誘電体薄膜をマスクとして、ＭＯＶＰＥ成長に
より前記結晶成長領域に量子井戸構造を含む半導体層を
選択的に結晶成長する工程とを有し、前記誘電体薄膜の
幅の変化により、前記結晶成長領域での半導体層の結晶
成長速度を制御することを特徴とする半導体光集積素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8170997A JP2842387B2 (ja) | 1996-07-01 | 1996-07-01 | 半導体光集積素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8170997A JP2842387B2 (ja) | 1996-07-01 | 1996-07-01 | 半導体光集積素子の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2222928A Division JPH0750815B2 (ja) | 1990-08-24 | 1990-08-24 | 半導体光集積素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08334657A true JPH08334657A (ja) | 1996-12-17 |
| JP2842387B2 JP2842387B2 (ja) | 1999-01-06 |
Family
ID=15915207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8170997A Expired - Lifetime JP2842387B2 (ja) | 1996-07-01 | 1996-07-01 | 半導体光集積素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842387B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244572A (ja) * | 2000-03-02 | 2001-09-07 | Sony Corp | 半導体レーザ発光装置の製造方法 |
| JP2013542594A (ja) * | 2010-09-27 | 2013-11-21 | アルカテル−ルーセント | 波長分割多重化用フォトニック集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04100291A (ja) * | 1990-08-20 | 1992-04-02 | Fujitsu Ltd | 半導体装置の製造方法および、光半導体装置の製造方法 |
| JPH04105383A (ja) * | 1990-08-24 | 1992-04-07 | Nec Corp | 半導体光集積素子の製造方法 |
-
1996
- 1996-07-01 JP JP8170997A patent/JP2842387B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04100291A (ja) * | 1990-08-20 | 1992-04-02 | Fujitsu Ltd | 半導体装置の製造方法および、光半導体装置の製造方法 |
| JPH04105383A (ja) * | 1990-08-24 | 1992-04-07 | Nec Corp | 半導体光集積素子の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244572A (ja) * | 2000-03-02 | 2001-09-07 | Sony Corp | 半導体レーザ発光装置の製造方法 |
| JP4696332B2 (ja) * | 2000-03-02 | 2011-06-08 | ソニー株式会社 | 半導体レーザ発光装置の製造方法 |
| JP2013542594A (ja) * | 2010-09-27 | 2013-11-21 | アルカテル−ルーセント | 波長分割多重化用フォトニック集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842387B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250462A (en) | Method for fabricating an optical semiconductor device | |
| JP2762951B2 (ja) | 半導体光導波路とその製造方法 | |
| US5436195A (en) | Method of fabricating an integrated semiconductor light modulator and laser | |
| US6327413B1 (en) | Optoelectronic device and laser diode | |
| US6224667B1 (en) | Method for fabricating semiconductor light integrated circuit | |
| JP2937751B2 (ja) | 光半導体装置の製造方法 | |
| JPH0927658A (ja) | 半導体光集積回路およびその製造方法 | |
| JP2814906B2 (ja) | 光半導体素子およびその製造方法 | |
| JPH04100291A (ja) | 半導体装置の製造方法および、光半導体装置の製造方法 | |
| JP2701569B2 (ja) | 光半導体素子の製造方法 | |
| JP4676068B2 (ja) | 半導体光素子の作製方法 | |
| JPH0750815B2 (ja) | 半導体光集積素子の製造方法 | |
| JP2001156391A (ja) | 光半導体装置およびその製造方法 | |
| US8383435B2 (en) | Integrated photonic semiconductor devices and methods for making integrated photonic semiconductor devices | |
| JPH09232625A (ja) | 端面発光型光半導体素子及びその製造方法 | |
| US6204078B1 (en) | Method of fabricating photonic semiconductor device using selective MOVPE | |
| JP3264321B2 (ja) | 導波路型半導体光集積素子およびその製造方法 | |
| JP2950302B2 (ja) | 半導体レーザ | |
| JP2842387B2 (ja) | 半導体光集積素子の製造方法 | |
| JP2763090B2 (ja) | 半導体レーザ装置及びその製造方法、ならびに結晶成長方法 | |
| CN115280609A (zh) | 光学器件 | |
| JP4615184B2 (ja) | 分布帰還型半導体レーザ素子 | |
| JP2003069134A (ja) | 半導体光デバイス及びその作製方法 | |
| JP2002057405A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2771276B2 (ja) | 半導体光集積素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |