JP2003174234A - 電極下地構成およびその製造方法 - Google Patents

電極下地構成およびその製造方法

Info

Publication number
JP2003174234A
JP2003174234A JP2002050263A JP2002050263A JP2003174234A JP 2003174234 A JP2003174234 A JP 2003174234A JP 2002050263 A JP2002050263 A JP 2002050263A JP 2002050263 A JP2002050263 A JP 2002050263A JP 2003174234 A JP2003174234 A JP 2003174234A
Authority
JP
Japan
Prior art keywords
electrode
layer
groove
semiconductor optical
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002050263A
Other languages
English (en)
Other versions
JP4238508B2 (ja
Inventor
Mitsushi Yamada
光志 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002050263A priority Critical patent/JP4238508B2/ja
Priority to US10/212,170 priority patent/US6773945B2/en
Publication of JP2003174234A publication Critical patent/JP2003174234A/ja
Application granted granted Critical
Publication of JP4238508B2 publication Critical patent/JP4238508B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04254Electrodes, e.g. characterised by the structure characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/02345Wire-bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques

Abstract

(57)【要約】 【課題】エッチング角度およびエッチング量に不安定を
きたすことをなくする、電極下地形成方法および電極下
地構成を提供すること。 【解決手段】エレクトロード324とそれに接続される
ボンディングパッド330とを有し、両者の間およびボ
ンディングパッド330下に比誘電率の低い樹脂層を形
成する半導体装置において、前記両樹脂層を他の層によ
り隔離することを特徴とする電極下地構成。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体を用いた光
機能素子、光導波路型の素子に用いる電極下地構造およ
びその製造方法に関する。
【0002】
【従来技術】近年、半導体レーザ、PD、光変調器、光
増幅器などの半導体材料を用いた光デバイスに対して
は、高性能化・低コスト化が要求されている。
【0003】高性能化においては、特に、ギガヘルツ以
上の周波数応答が要求されており、その要求を満たす光
導波路構造としてリッジ型光導波路が注目されている。
【0004】このリッジ型光導波路は、製造上、メサス
トライプの幅の制御が簡単であり、また、構造上、メサ
ストライプの脇を電気的絶縁性を持ち且つ低誘電率材料
である固体材料、即ち、無機絶縁材料、例えばSiO
2、SiN、SiON等あるいは有機絶縁材料、例えば
ポリイミド等、またはこれら無機絶縁材料と有機絶縁材
料の組み合わせたもので埋め込む構造、を有するという
特徴を有する。
【0005】電圧もしくは電流の印加手段は、メサスト
ライプの上端から電気的に接続されている金属膜(数十
から数百ミクロン角)に給電ラインからワイヤボンディ
ングするなどして実現する。以下、その金属膜を電極パ
ッドという。電極パッドの下地に、例えばポリイミドな
どの有機絶縁材料を単に厚く形成するだけで、電極とG
ND間の電気容量(以下、電極間容量という)を小さく
抑えることができる、というのがリッジ型光導波路の構
造的な特徴である。
【0006】このリッジ型光導波路の構造について、代
表的な文献である「Yukio Noda、cl.a
l.、「High−speed electroabs
orption modulator stripe−
loaded GaInAsPPlaner wabe
guide」IEEEJournal of Ligh
twave Technology vol.LT−
4、No.10、1986」に基づいて説明する。
【0007】図7は、電界効果型(electro a
bsorption)光変調器(light modu
lator)の従来例の構成図である。
【0008】構造は、最下層から上層に向かって、Au
層、Sn−Au層、nドープ−InPサブストレート、
アンドープInP層、アンドープGaInAsP層、ア
ンドープInP層、Pドープ−InP層、Si34層、
ポリイミド層、Si34層、Cr/Auのエレクトロー
ドまたはボンディングパッドの積層構造になっている。
【0009】ストライプは(011)方向に平行で4か
ら8μm幅になっている。エッチングされた表面は、
0.6μm厚でPCVD製のSi34フィルムによって
パッシベーション膜で覆われる。この厚みはその上に形
成されるワイヤボンディングパッドの容量を減少するよ
うに働く。パッシベーションフィルムは、ワイヤボンデ
ィングパッドの容量を減少するように機能する。
【0010】その為には低誘電率を呈しなければならな
いが、Si34フィルムは高誘電率になるので、パッド
容量を更に減少させるために、Si34パッシベーショ
ンフィルム上にポリイミド層を積層する。
【0011】また、図7の例では、ボンディングパッド
の下地となるポリイミド層を載せるために、PドープI
nP層にエッチングする際、ストリップからボンディン
グパッドの下地へ連通する溝をエッチング除去すること
になる。その際、突出状態に形成されるPドープInP
層をエッチングすることになる。ウエットエッチングに
より前記突出角部をエッチングすることになる。
【0012】ここで問題となる構造を図6に例示する。
【0013】図6は従来例の構成図である。図6(a)
は平面図、図6(b)は図6(a)のB−B’断面図、
図6(c)は図6(a)のA−A’断面図である。
【0014】コア層を挟んで上下左右にクラッド層を配
置し、コア層に対応するクラッド層上にエレクトロード
を配置し、前記クラッド層と連続する層上にエレクトロ
ードに配線されるボンディングパッドを配置する構造で
ある。特に、埋め込み型で前記クラッド層と連続する層
を形成する製造過程に問題がある。
【0015】以下、従来例の製造工程を図を用いて詳細
に説明する。
【0016】図5は従来例の工程図であり、図5の1は
従来例の工程(1)〜(3)の工程図であり、図5の2
は従来例の工程(4)、(5)の工程図であり、図5の
3は従来例の工程(6)〜(8)の工程図であり、図5
の4は従来例の工程(9)〜(11)の工程図であり、
図5の5は従来例の工程(12)、(13)の工程図で
ある。
【0017】図5の工程(1)は半導体基板上に各層を
結晶成長させる工程図である。その内、図(a)は平面
図、図(b)は図(a)のA−A’断面図である。
【0018】図5の工程(2)はマスク形成工程図であ
る。以下同じ。
【0019】図5の工程(3)は第1エッチング工程図
である。以下同じ。
【0020】図5の工程(4)は第2エッチング工程図
であり、その内、図(a)は平面図、図(b)は図
(a)のA−A’断面図、図(c)は図(a)の矢印位
置近傍の詳細平面図であり、図(d)は図(a)の長円
内を矢印方向から見た側面図であり、図(e)は図
(a)の長円内をストライプに沿って見た側面図であ
る。
【0021】図5の工程(5)はマスク除去工程図であ
る。その内、図(a)は平面図、図(b)は図(a)の
A−A’断面図である。
【0022】図5の工程(6)は第1パッシベーション
工程図である。以下同じ。
【0023】図5の工程(7)はポリイミドパターン形
成工程図である。以下同じ。
【0024】図5の工程(8)は第2パッシベーション
工程図である。以下同じ。
【0025】図5の工程(9)はマスク形成工程図であ
る。以下同じ。
【0026】図5の工程(10)は第3エッチング工程
図である。以下同じ。
【0027】図5の工程(11)はエレクトロード形成
工程図である。以下同じ。
【0028】図5の工程(12)はマスク除去工程図で
ある。以下同じ。
【0029】図5の工程(13)はボンディングパッド
形成工程図である。以下同じ。
【0030】前記各工程について詳細に説明する。
【0031】まず、工程(1):基板上に結晶成長させ
る工程 基板上に、下側クラッド層となるn−InP層106を
形成する。このn−InP層106は、基板側にキャリ
ア濃度の高い層105、上側にキャリア濃度の低い層1
04を構成する。このn−InP層106の上に、コア
層103を形成する。コア層103の上に上側クラッド
層となるp−InP層102を形成する。このp−In
P層102の上に、p+−InGaAs層101を形成
する。
【0032】工程(2):マスク形成工程 メサストライプの脇の溝(チャネル)領域とボンディン
グパッド下の凹部領域とに対応する開孔111、112
および114を設けたマスク107、108および10
9を形成する。マスクはSiO2やSiN等を適宜選択
して使用する。前記開孔の一方は、直線状の領域112
を呈するが、他方は直線状の領域111とボンディング
パッド下の埋め込み領域に対応する領域114がつなが
り、突出角部(113)が2箇所形成される。
【0033】工程(3):第1エッチング工程 p+−InGaAs層101を貫通するようにドライエ
ッチングを行う。マスク107、108および109に
規定されたパターン形状で垂直方向に伸びる開孔11
5、116および119がp+−InGaAs層101
を貫通して上側クラッド層(p−InP層)102の途
中まで溝状に形成される。
【0034】工程(4):第2エッチング工程 マスク107、108および109を介してp−InP
層102のみをウエットエッチングする。この結果、逆
メサ形状を有するリッジチャネル状のメサストライプ1
24が形成される。この時、同時にエッチングが行われ
る、図(a)の矢印で示す角部、即ち、前記チャネル領
域に形成される溝122とボンディングパッド下の凹部
領域に形成される溝123との突出交差部132付近
は、図(c)、図(d)および図(e)に示すように、
予定されたエッチング面を画定するp−InP層102
のエッジ(稜線)133、134および137を不規則
に変更して例えばエッジ135、136および138の
ようにエッチングされる現象が発生する。
【0035】化合物半導体InPのエッチング液はH3
PO4、HCl、HBr、CH3COOHおよびH2O
などを適切に選択して混合した液体等から選択する。
【0036】通常は面方位依存性から結晶面が(11
1)面では所定角度でエッチングが進み、パターン幅で
決まる深さで反応はほぼ停止する。しかし、上記の例の
ように、角ができる領域をウエットエッチングを行う
と、予定よりもエッチング速度が増加することになる。
さらに、そのエッチング速度が増加する程度に規則性を
見いだすことができない。
【0037】この結果、突出交差部132付近のp−I
nP層102の厚みが予定より極端に薄くなる傾向を呈
する。これが後の行程に影響を与えることになる。
【0038】行程(5):マスク除去行程 マスク107、108および109を除去する。
【0039】行程(6):第1パッシベーション膜形成
行程 上記行程(5)におけるマスク除去後、全面にわたり第
1パッシベーション膜140をコーティングする。溝1
21、122、123の形状に沿って膜が形成される。
膜材はSiO2を用いるが、他のSixyでもよい(但
し、x、yは任意に設定する)。
【0040】工程(7): パターン形成 全面にポリイミド樹脂をスピンコートし、前記溝12
1、122および123に沿ってホトリソグラフィでパ
ターンを形成し、熱処理して前記ポリイミド樹脂をガラ
ス化し充填体141、142および143を形成する。
ポリイミド樹脂は、電極下の容量を減少するために用い
られ、比誘電率が低く、吸水性、高粘性で、熱を加える
と収縮する。
【0041】ポリイミド樹脂は、このように高粘性を有
するため、コーティング時回り込みが少なく、特に前記
角部のエッジ等のような奥まった箇所には入りにくく、
また、熱処理のために熱を加えると、樹脂の膨張によ
り、前記角部のように予定よりも過剰にエッチングされ
てしまった、即ちオーバーハングされた薄い箇所等の希
弱な箇所をその応力によって破損させることがある。
【0042】工程(8):第2パッシベーション工程 全面にわたり第2パッシベーション膜144をコーティ
ングする。膜材はSi xyを用いるが、他のSiO2
もよい。
【0043】この第2パッシベーション膜144は、前
記第1パッシベーション膜140と協動して前記ポリイ
ミド充填体141、142および143を被覆する。こ
の被覆により吸水性のポリイミド充填体141、142
および143がこの後の行程に制約が生じることを阻止
する。
【0044】工程(9):マスク形成工程 全面にマスクパターン151、153をコーティング
し、メサストライプ153上のエレクトロードの幅に対
応する開孔152をフォトリソグラフィでパターン形成
する。
【0045】工程(10):第3エッチング工程 前記マスク150で前記第2パッシベーション膜144
をエッチングする。
【0046】工程(11):エレクトロード形成工程 p+−InGaAs層101上に前記開孔154に対応
してエレクトロード155を金属蒸着する。
【0047】工程(12):マスク除去工程 マスク150を除去する。
【0048】工程(13):ボンディングパッド形成工
程 前記エレクトロード155の全面を覆うように配線層1
62を設ける。同時に、その配線層162に連続して、
ポリイミドパターン141に対応する前記第2パッシベ
ーション膜144領域上に配線部161およびボンディ
ングパッド160を設ける。このようにして、前記配線
層162と配線層161とボンディングパッド160か
らなる電極層163を一体に蒸着により連設する。
【0049】以上の行程を前提とした上記文献中の構造
は、そのリッジ型光導波路の典型的な例である。すなわ
ち、光導波路として機能するメサストライプの上端から
は電極パッドが電気的に接続され、また、メサストライ
プ両端のチャネル状の溝の中と電極パッドの下側を、暑
さ1ミクロン程度のポリイミドで充填している。なお、
メサストライプから溝の外側には、メサストライプと同
様の半導体の層構造があるが、これは、ウエハ全体を平
坦化してプロセス工程や組立工程において、メサストラ
イプに応力が集中しないようにすること、プロセスの再
現性の向上、など極めて有効な構造を提供している。以
下、この構造をダブルチャネルリッジ構造(DCリッジ
構造と略す)という。なお、メサストライプと電極パッ
ドの下の溝の形成は、同一工程にて一括形成(エッチン
グ除去)する。一般に、塩酸系のエッチャントや酢酸系
のエッチャントなどのエッチング液を用いるが、これ
は、InPのみを選択的にエッチングするものであるの
で、InGaAsもしくはInGaAsPなどの三元、
四元組成の層をエッチングマスクとして利用できる。つ
まり、メサストライプ最上の半導体層であるオーミック
コンタクト層がエッチングのマスクとして機能し、且
つ、光導波路がエッチングストップ層として機能し、水
平方向と垂直方向へのエッチングの進行を自動的に抑制
することができる。これが、リッジ型光導波路の製造方
法上の特徴である。
【0050】なお、このDCリッジ構造に関しては、特
開平11−202274号公報、特開平07−2300
67号公報、特開平2001−091913号公報にも
開示されている。
【0051】
【発明が解決しようとする課題】上記の従来構造におい
ては、既に述べたところでもあるが、以下の問題があっ
た。p−InP層のエッチングの際、電極下のエッチン
グ層とメサストライプの脇のチャネルとが接合する突出
角部において、エッチングが速く進行することである。
これは、突出角部でのエッチングでは、マスクがマスク
として機能しないことによる。最終的には、その箇所の
み斜めにエッチングが進行し、その結果、マスクとなる
+−InGaAsコンタクト層が突出することにな
る。
【0052】従って、 (a)p−InPクラッド層が斜めにエッチングされる
が、その角度とエッチング量が不安定である。 (b)突出したp+−InGaAs(P)コンタクト層
の下に、ポリイミドが入り込みにくく、空洞が生じる場
合がある。 (c)以降のウエハプロセス工程において、突出したp
−InGaAs(P)コンタクト層が、欠け落ちる場合
がある。などの構造的不具合、製造工程の不安定性など
の問題点が生じる。これらの問題は、歩留まり劣化、長
期信頼性劣化、特性劣化に繋がるものである。
【0053】本発明の目的は、以上の問題点に鑑み、エ
ッチング角度およびエッチング量に不安定をきたすこと
をなくする、電極下地構成およびその製造方法を提供す
ることである。
【0054】
【課題を解決するための手段】本発明は上記目的を達成
するために以下に述べる解決手段を採用する。 (1)電極下地構成において、エレクトロードとそれに
接続されるボンディングパッドとを有し、両者の間およ
びボンディングパッドの各下層に比誘電率の低い樹脂層
を形成する半導体装置において、前記両樹脂層を他の層
により隔離することを特徴とする。 (2)ダブルチャネル構造で、電極直下の凹部とメサス
トライプ脇の少なくとも一方の溝が比誘電率の低い樹脂
層で充填される半導体光デバイスの電極下地構成におい
て、前記両樹脂層を他の層により隔離することを特徴と
する。 (3)半導体光機能素子の電極下地構成において、光導
波路を形成しているメサ形状に沿って溝が形成され、且
つ、メサの最上層に電気的に接続されている金属膜が該
溝を跨いで該メサと反対側に延長されて電気的印加手段
を構成しており、電気的印加手段の直下に凹部が形成さ
れ、且つ、該チャネルと凹部が互いに独立した窪みに形
成されていることを特徴とする。 (4)集積化光機能素子の電極下地構成において、上記
(3)記載の構成を有する領域を少なくとも一つは含む
ことを特徴とする。 (5)上記(3)記載の半導体光機能素子の電極下地構
成において、前記溝と前記凹部の両方もしくは少なくと
も凹部が、電気的絶縁性を示す固体材質で覆われている
かもしくは埋め込まれていることを特徴とする。 (6)上記(5)記載の半導体光機能素子の電極下地構
成における固体材質を、有機絶縁材料あるいは有機絶縁
材料と無機絶縁材料の組み合わせにより構成することを
特徴とする。 (7)上記(5)記載の半導体光機能素子の電極下地構
成において、前記溝と前記凹部の間の半導体層構造の直
上が、電気的絶縁性を示す前記固体材質で覆われている
ことを特徴とする。 (8)半導体光機能素子の電極下地構成の製造方法にお
いて、上記(3)記載の集積化光機能素子を、前記溝と
前記凹部の両方を同一の工程で一括にエッチング除去す
る手順により製造すること特徴とする。
【0055】
【発明の実施の形態】本発明の好適な実施の形態につい
て、添付図面を参照しながら詳細に説明する。なお、以
下の説明および添付図面において、同一の機能および構
成を有する構成要素については、同一符号を付すことに
より、重複説明を省略する。
【0056】(第1実施例)本発明の第1実施例につい
て図を参照しながら、説明する。
【0057】図1は本発明の第1実施例の構成図であ
り、図1(a)は平面図、図1(b)は図1(a)にお
けるA−A’線の断面図、図1(c)は図1(a)にお
けるB−B’線の断面図である。
【0058】本発明の第1実施例は、電極下地の半導体
層構造をエッチングした凹部241と、メサストライプ
294の両脇のチャネル部となる溝242および243
とが、それぞれ独立した溝であること、すなわち、少な
くとも凹部241と溝242とが溝分割用半導体層29
2によって分離されていることを特徴としている。従来
は上記のように前記凹部241と前記溝242とが連続
した構造となっていたので突出角部が発生し、この角部
がウエットエッチングによりオーバーハング状にエッチ
ングされる問題があったが、本発明の第1実施例の構成
では前記凹部241と前記溝242とを溝分割用半導体
層292により完全に分離することにより、前記突出角
部を作らず、従って前記オーバーハング状にエッチング
されることがないように構成している。
【0059】全体は、n−InPクラッド層104およ
び105、コア層103、P−InPクラッド層10
2、P+−InGaAs層101、パッシベーション膜
140および144の積層構造を有する。P−InPク
ラッド層102およびP+−InGaAs層101に
は、前記凹部241と溝242および243とが形成さ
れ、これらにパッシベーション膜を介してポリイミドが
充填され低誘電率の充填体301、302および303
を構成する。 電極下地の半導体層構造をエッチングし
た凹部241とメサストライプ294の両脇のチャネル
状の溝242、243の間、特に溝242との間は、エ
ッチングされていない半導体層構造の溝分割用半導体層
292によって完全に分離されており、また、二つの溝
242、243は独立に閉じている。
【0060】この第1実施例は、上記構成を採用したこ
とによって以下の効果を奏する。(a)InGaAs
(P)コンタクト層マスクの突出したオーバーハングが
形成されないので、以降のプロセスの安定性向上、歩留
まり・特定安定性・信頼性の向上がはかられる。
【0061】さらに、図1の構造においては、以下の副
次的効果も期待される。(b)電極パッドに金属線をボ
ンディングする際、その金属線が光導波路を跨ぐ様にボ
ンディングされる場合には、金属線が光導波路の金属に
接触するのを、溝分割用半導体層部が妨げる役目をな
す。これによって、金属線の超音波熱圧縮ボンディング
時に超音波が光導波路にダメージを与えるのを、抑制す
ることが期待でき、特性歩留まりの向上が期待できる。
【0062】(第2実施例)本発明の第2実施例、即ち
第1実施例の改良例について図を参照しながら、説明す
る。
【0063】図2は本発明の第2実施例の構成図であ
り、図2(a)は平面図、図2(b)は図2(a)にお
けるA−A’線の断面図、図2(c)は図2(a)にお
けるB−B’線の断面図である。
【0064】第2実施例の特徴は、前記第1実施例にお
いて、溝242と凹部280の間の逆メサ状部292の
第1パッシベーション膜140上にもポリイミド充填体
301とポリイミド充填体302に連結されるポリイミ
ドコーティング膜304を形成することである。
【0065】ポリイミドコーティング膜304の形成
は、前記溝242および溝243と前記凹部280にポ
リイミドを充填する際同時にコーティングし、パターン
成形する工程を採用する。
【0066】この第2実施例は、上記構成を採用したこ
とによって以下の効果を奏する。前記第1実施例が奏す
る上記効果は当然に奏するが、その他に、ボンディング
パッドおよび配線部を金属蒸着によって形成するとき、
パッシベーション膜144に金属材料が入り込み、見か
けの電極厚みにばらつきを生じ、抵抗値のばらつきが発
生することにより熱発生が起きても、ポリイミドコーテ
ィング膜304によって発光領域への影響を小さくでき
る。
【0067】(第3実施例)本発明の第3実施例につい
て図を参照しながら説明する。
【0068】図3は本発明の第3実施例の構成図であ
り、図3(a)は平面図、図3(b)は図3(a)にお
けるA−A’線の断面図である。
【0069】第3実施例の特徴は前記第1実施例の構造
を更に改善するものである。すなわち、溝分割用半導体
層構造292が成すメサストライプに関して、その構造
的パラメータを、光導波路の構造的パラメータと異なる
ものにすることを特徴とするものである。ここでいう構
造パラメータというのは、メサストライプの幅(p−I
nPクラッド層の幅)、コア層の内部構造(組成、屈折
率、厚さ、バルク・MQW(Multi quantu
m well)の違いなど)、あるいは、それらの光導
波路方向にわたる構造まで含んでいる。
【0070】光導波路294と溝分割用半導体層292
の層構造が同じで、且つ、二つの構造の幅が等しい場合
には、二つのメサストライプで方向性結合導波路を構成
してしまう可能性がある。
【0071】すなわち、光導波路294内を導波してい
る光が、溝分割用半導体層292に結合して、光出力の
低下、不安定性の増長を招くものであり、本発明におけ
る溝分割用半導体層292の役目から逸脱するものとな
る。そこで、そのような減少が生じないようにするため
に、溝分割用半導体層292のメサと光導波路294の
メサの間の光結合定数を小さくすることが必要で、その
ためには、両者の構造的なパラメータを異なるものとす
ることが有効である。実際に作成した素子では、光導波
路のストライプ幅は約2ミクロン、コア層には10層の
InGaAsP/InGaAsPのMQW構造342で
あるのに対し、溝分割用半導体層構造が成すメサストラ
イプについては、ストライプ幅約5ミクロン、コア層に
はInGaAsPバルク構造341を用いた。また、チ
ャネルの幅を11ミクロンとした。本素子を作成した結
果、光結合現象はみられなかった。
【0072】第3実施例は、以下の効果を奏する。
【0073】(a)第1実施例の効果に加えて、溝分割
用半導体層292への光の漏れを抑えることができる。
【0074】(第4実施例)第4実施例は、第1実施例
の製造工程を説明するものである。
【0075】その特徴は、光導波路の脇のチャネルと電
極下地の半導体層構造をエッチングした凹部とが、同一
の工程で一括にエッチング除去されること、である。
【0076】以下、本発明の第1実施例の製造工程を詳
細に説明する。
【0077】図4は本発明の第1実施例の工程図であ
り、図4の1は本発明の第1実施例の工程(1)〜
(3)の工程図であり、図4の2は本発明の第1実施例
の工程(4)、(5)の工程図であり、図4の3は本発
明の第1実施例の工程(6)〜(8)の工程図であり、
図4の4は本発明の第1実施例の工程(9)〜(11)
の工程図であり、図4の5は本発明の第1実施例の工程
(12)、(13)の工程図である。
【0078】図4の工程(1)は半導体基板上に各層を
結晶成長させる工程図である。その内、図(a)は平面
図、図(b)は図(a)のA−A’断面図である。
【0079】図4の工程(2)はマスク形成工程図であ
る。以下同じ。
【0080】図4の工程(3)は第1エッチング工程図
である。以下同じ。
【0081】図4の工程(4)は第2エッチング工程図
であり、その内、図(a)は平面図、図(b)は図
(a)のA−A’断面図図、図(c)は図(a)におけ
る凹部280のA−A’断面図、図(d)は図(a)に
おける凹部280のC−C’断面図である。
【0082】図4の工程(5)はマスク除去工程図であ
る。その内、図(a)は平面図、図(b)は図(a)の
A−A’断面図である。
【0083】図4の工程(6)は第1パッシベーション
工程図である。以下同じ。
【0084】図4の工程(7)はポリイミドパターン形
成工程図である。以下同じ。
【0085】図4の工程(8)は第2パッシベーション
工程図である。以下同じ。
【0086】図4の工程(9)はマスク形成工程図であ
る。以下同じ。
【0087】図4の工程(10)は第3エッチング工程
図である。以下同じ。
【0088】図4の工程(11)はエレクトロード形成
工程図である。以下同じ。
【0089】図4の工程(12)はマスク除去工程図で
ある。以下同じ。
【0090】図4の工程(13)はボンディングパッド
形成工程図である。以下同じ。
【0091】以下、上記各工程について詳細に説明す
る。
【0092】工程(1):基板上に結晶成長させる工程 基板上に、下側クラッド層となるn−InP層106を
形成する。このn−InP層106は、基板側にキャリ
ア濃度の高い層105、上側にキャリア濃度の低い層1
04を構成する。このn−InP層106の上に、コア
層103を形成する。コア層103の上に上側クラッド
層となるp−InP層102を形成する。このp−In
P層102の上に、p+−InGaAs層101を形成
する。
【0093】工程(2):マスク形成工程 マスク材をスピンコートし、フォトリソグラフィによ
り、メサストライプの脇のチャネル領域とボンディング
パッド下の凹部領域とに対応する開孔を設けたマスクパ
ターン108、109および261を形成する。マスク
はSiO2やSixNy等を適宜選択して使用する。前
記開孔は、メサストライプの脇のチャネル領域に対応す
る直線状の開孔112および開孔262と、ボンディン
グパッド下の埋め込み領域に対応する開孔260とな
る。
【0094】工程(3):第1エッチング工程 p+−InGaAs層101を貫通するようにドライエ
ッチングを行う。マスクパターン108、109および
261に規定されたパターン形状で、垂直方向に伸びる
開孔114、272およびボンディングパッド下の埋め
込み領域に対応する開孔270が、p+−InGaAs
層101を貫通して上側クラッド層(p−InP層)1
02の途中まで凹状に形成される。
【0095】工程(4):第2エッチング工程 パターン形成されたマスク108、109、261およ
びそれらの下層のパターン形成されたp+−InGaA
s層101をマスクとして、p−InP層102のみを
ウエットエッチングする。
【0096】この結果、両側の直線上の溝121および
溝282によって逆メサ形状を有するリッジチャネル状
のメサストライプ124が形成される。
【0097】同時にボンディングパッド下の埋め込み領
域に対応する凹部280は、エッチングにより、図
(a)のA−A’線断面では図(c)に示すように逆メ
サ状の面283および284にエッチングされ、同じく
C−C’線断面では図(d)に示すようにメサ状の面2
85および286にエッチングされる。
【0098】本発明のこの第2エッチング工程が前記従
来の第2エッチング工程と相違する点は、従来溝282
と凹部280とが突出交差部ができるように連続して形
成されていたが、本発明は溝282と凹部280とが別
々に隔離されて形成されている点が相違する。
【0099】これにより、従来例の角ができる領域をウ
エットエッチングを行うと、予定よりもエッチングが進
み、さらに、そのエッチングが進む程度に規則性が見ら
れなくなり、この結果、突出交差部付近のp−InP層
102の厚みが予定より極端に薄くなる傾向を呈する現
象を回避することができる。すなわち、前記問題が発生
しない構造に変更する解決手段を採用することになる。
【0100】行程(5):マスク除去行程 マスクパターン108、109および261を除去す
る。このとき、上記従来例のように前記交差部付近のp
−InP層の厚みが予定より極端に薄くなっている箇所
がマスク除去時の応力により破損するようなことが発生
しない。。
【0101】行程(6):第1パッシベーション膜形成
行程 上記行程(5)におけるマスク除去後、全面にわたり第
1パッシベーション膜140をコーティングする。溝1
21、293および凹部291に沿って膜が形成され
る。膜材はSiO2を用いるが、他のSixyでもよ
い。
【0102】工程(7): パターン形成 全面にポリイミド樹脂をスピンコートし、前記溝12
1、293および凹部291に沿ってホトリソグラフィ
でパターンを形成し、熱処理して前記ポリイミド樹脂を
ガラス化し充填体301、302および303を形成す
る。ポリイミド樹脂は、電極下の容量を減少するために
用いられ、比誘電率が低く、吸水性、高粘性で、熱を加
えると膨張する。
【0103】ポリイミド樹脂は、このように高粘性を有
するため、コーティング時回り込みが少なく、特に前記
角部のエッジ等のような奥まった箇所には入りにくく、
また、熱処理のために熱を加えると、樹脂の膨張によ
り、前記角部のように予定よりも過剰にエッチングされ
てしまった、即ちオーバーハングされた薄い箇所等の希
弱な箇所をその応力によって破損させることがあった
が、本発明の場合、溝293と凹部291がそれぞれ離
隔して形成されているので、上記のような問題は発生し
なくなる。
【0104】工程(8):第2パッシベーション工程 全面にわたり第2パッシベーション膜144をコーティ
ングする。膜材はSi xyを用いるが、他のSiO2
もよい。
【0105】この第2パッシベーション膜144は、前
記第1パッシベーション膜140と協働して前記ポリイ
ミド充填体301、302および303を被覆する。こ
の被覆により吸水性のポリイミド充填体301、302
および303にこの後の行程に制約が生じることを阻止
する。
【0106】工程(9):マスク形成工程 全面にマスク150をコーティングし、メサストライプ
153上のエレクトロードの幅に対応する開孔をフォト
リソグラフィでパターン形成し、マスクパターン321
と322を形成する。
【0107】工程(10):第3エッチング工程 前記マスク150のマスクパターン321と322で前
記第2パッシベーション膜144をエッチングし開孔3
23を形成する。
【0108】工程(11):エレクトロード形成工程 p+−InGaAs層101上に前記エッチングで形成
された開孔323に対応してエレクトロード324を蒸
着する。
【0109】工程(12):マスク除去工程工程 マスク150を除去する。
【0110】工程(13):ボンディングパッド形成工
程 前記エレクトロード324の全面を覆うように配線層3
32を設ける。同時に、その配線層332に連続して、
ポリイミド充填体301に対応する前記第2パッシベー
ション膜144領域上に配線部331およびボンディン
グパッド330を設ける。このようにして、前記配線層
332と配線層331とボンディングパッド330から
なる電極層333を一体に蒸着により連設する。
【0111】以上説明したように、電極下地の半導体層
構造をエッチングした凹部280と、メサストライプ1
24の両脇のチャネル状の溝121、282とを分離独
立させることで、二つの溝121、282の形状に従来
例の欠点として述べた突出角部ができないように設計す
ることが可能となる。
【0112】これによって、前記従来例のInGaAs
(P)コンタクト層101がマスクとなる突出したオー
バーハングも形成されない構造となる。
【0113】実際に作成した素子において、突出したオ
ーバーハングは全く発生せず、極めて均一なウエハ−プ
ロセスが実現される。
【0114】また、溝分割用半導体層281の周波数特
性に与える影響についても、実際に光導波路の幅2ミク
ロン、チャネルの幅を11ミクロン、溝分割用半導体層
の幅5ミクロン(本実施例)および0ミクロン(従来
例)の素子の周波数特性を比較し、顕著な差が無いこと
を確認した。
【0115】前記第1、2実施例によれば、光導波路の
脇のチャネルと、電極下地の半導体層構造をエッチング
した凹部とは、分離独立した構造であるので、別々の工
程において形成することが可能である。
【0116】しかし、同一マスクにパターンを形成する
ことにより、同一の工程で一括にエッチング除去するこ
とができる。
【0117】第4実施例は、以下の効果を奏する。 (a)ウエハ−プロセスの工程を短縮、簡易化すること
ができ、ひいては、コスト低減、歩留まり向上が期待で
きる。
【0118】(他の実施の形態)本発明は、上記のよう
に、半導体光デバイスが対象であり、ダブルチャネル構
造で、電極直下の溝とメサストライプ脇の少なくとも一
方の溝がつながっているもの、を対象とする。
【0119】従って、本発明は、前記対象となる構成を
有する多くの光デバイスに適用可能である。例えば、半
導体光変調器、およびそれを集積化した半導体レーザ、
モードロックレーザ、光増幅器、あるいは、フォトダイ
オード、過飽和吸収光スイッチ、屈折率変化を誘起する
光スイッチなどがあげられる。
【0120】
【発明の効果】本発明は上記の構成を採用したので以下
の効果を奏する。
【0121】従来のような、InGaAs(P)コンタ
クト層をマスクとする突出したオーバーハングが形成さ
れないので、以降のプロセスの安定性向上、歩留まり・
特定安定性・信頼性の向上がはかられる。
【図面の簡単な説明】
【図1】本発明の第1実施例の構成図である。
【図2】本発明の第2実施例の構成図である。
【図3】本発明の第3実施例の構成図である。
【図4の1】本発明の第1実施例の工程(1)〜(3)
の工程図である。
【図4の2】本発明の第1実施例の工程(4)、(5)
の工程図である。
【図4の3】本発明の第1実施例の工程(6)〜(8)
の工程図である。
【図4の4】本発明の第1実施例の工程(9)〜(1
1)の工程図である。
【図4の5】本発明の第1実施例の工程(12)、(1
3)の工程図である。
【図5の1】従来例の工程(1)〜(3)の工程図であ
る。
【図5の2】従来例の工程(4)、(5)の工程図であ
る。
【図5の3】従来例の工程(6)〜(8)の工程図であ
る。
【図5の4】従来例の工程(9)〜(11)の工程図で
ある。
【図5の5】従来例の工程(12)、(13)の工程図
である。
【図6】従来例の構成図である。
【図7】電界効果型光変調器の従来例の構成図である。
【符号の説明】
101 p+−InGaAs 102 p−InP 103 コア 104、105、106 n−InP 108、109、261、321、322 マスクパタ
ーン 110、150 マスク 112、114、260、262、270、272、3
23 開孔 121、242、243、282、293 溝 124、153、294 メサストライプ 140、144 パッシベーション膜 241、280、291 凹部 283、284、285、286 面 281、292 溝分割用半導体層 294 光導波路 301、302、303 充填体 304 ポリイミドコーティング膜 324 エレクトロード 330 ボンディングパッド 331 配線部 341 InGaAsPバルク構造 342 InGaAsP/InGaAsPのMQW構造

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】エレクトロードとそれに接続される電極パ
    ッドとを有し、両者の間および電極パッドの各下層に比
    誘電率の低い樹脂層を形成する半導体装置において、前
    記両樹脂層を他の層により隔離することを特徴とする電
    極下地構成。
  2. 【請求項2】ダブルチャネル構造で、電極直下の凹部と
    メサストライプ脇の少なくとも一方の溝が比誘電率の低
    い樹脂層で充填される半導体光デバイスにおいて、前記
    両樹脂層を他の層により隔離することを特徴とする電極
    下地構成。
  3. 【請求項3】光導波路を形成しているメサ形状に沿って
    溝が形成され、且つ、メサの最上層に電気的に接続され
    ている金属膜が該溝を跨いで該メサと反対側に延長され
    て電気的印加手段を構成しており、電気的印加手段の直
    下に凹部が形成され、且つ、該チャネルと凹部が互いに
    独立した窪みに形成されていることを特徴とする半導体
    光機能素子の電極下地構成。
  4. 【請求項4】請求項3記載の構成を有する領域を少なく
    とも一つは含むことを特徴とする集積化光機能素子の電
    極下地構成。
  5. 【請求項5】請求項3記載の半導体光機能素子の電極下
    地構成において、前記溝と前記凹部の両方もしくは少な
    くとも凹部が、電気的絶縁性を示す固体材質で覆われて
    いるかもしくは埋め込まれていることを特徴とする半導
    体光機能素子の電極下地構成。
  6. 【請求項6】請求項5記載の半導体光機能素子の電極下
    地構成における固体材質を、有機絶縁材料あるいは有機
    絶縁材料と無機絶縁材料の組み合わせにより構成するこ
    とを特徴とする半導体光機能素子の電極下地構成。
  7. 【請求項7】請求項5記載の半導体光機能素子の電極下
    地構成において、前記溝と前記凹部の間の半導体層構造
    の直上が、電気的絶縁性を示す前記固体材質で覆われて
    いることを特徴とする半導体光機能素子の電極下地構
    成。
  8. 【請求項8】請求項3記載の半導体光機能素子の電極下
    地構成を、前記溝と前記凹部の両方を同一の工程で一括
    にエッチング除去する手順により製造すること特徴とす
    る半導体光機能素子の電極下地構成の製造方法。
JP2002050263A 2001-09-28 2002-02-26 光導波路型素子およびその製造方法 Expired - Fee Related JP4238508B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002050263A JP4238508B2 (ja) 2001-09-28 2002-02-26 光導波路型素子およびその製造方法
US10/212,170 US6773945B2 (en) 2001-09-28 2002-08-06 Method of manufacturing a waveguide optical semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001299285 2001-09-28
JP2001-299285 2001-09-28
JP2002050263A JP4238508B2 (ja) 2001-09-28 2002-02-26 光導波路型素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003174234A true JP2003174234A (ja) 2003-06-20
JP4238508B2 JP4238508B2 (ja) 2009-03-18

Family

ID=26623214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050263A Expired - Fee Related JP4238508B2 (ja) 2001-09-28 2002-02-26 光導波路型素子およびその製造方法

Country Status (2)

Country Link
US (1) US6773945B2 (ja)
JP (1) JP4238508B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096317A (ja) * 2005-09-27 2007-04-12 Avago Technologies Fiber Ip (Singapore) Pte Ltd 変調器およびレーザの集積化構造およびその製造方法
US7538357B2 (en) 2004-08-20 2009-05-26 Panasonic Corporation Semiconductor light emitting device
JP2013191701A (ja) * 2012-03-13 2013-09-26 Japan Oclaro Inc 半導体光素子、及びそれを備える光モジュール
JP2018170308A (ja) * 2017-03-29 2018-11-01 日本オクラロ株式会社 半導体光素子、光送信モジュール、光モジュール、及び光伝送装置、並びにそれらの製造方法
US11283242B2 (en) 2019-08-13 2022-03-22 Lumentum Japan, Inc. Semiconductor optical device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4520777B2 (ja) * 2004-06-28 2010-08-11 日本オプネクスト株式会社 半導体光素子の製造方法
CN101882756A (zh) * 2010-06-02 2010-11-10 中国科学院半导体研究所 聚酰亚胺填埋双沟脊型器件沟道的制作方法
CN111587538B (zh) * 2018-01-11 2022-03-11 株式会社村田制作所 开关模块
WO2019186743A1 (ja) * 2018-03-28 2019-10-03 三菱電機株式会社 半導体レーザ素子およびその製造方法
CN112194199A (zh) * 2020-08-27 2021-01-08 浙江美都海创锂电科技有限公司 一种长循环三元正极材料的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788159A (en) * 1986-09-18 1988-11-29 Eastman Kodak Company Process for forming a positive index waveguide
JP2727979B2 (ja) 1993-12-20 1998-03-18 日本電気株式会社 光変調器とその製造方法
JPH07211692A (ja) * 1994-01-12 1995-08-11 Sumitomo Electric Ind Ltd InP系化合物半導体の加工方法
JP3270278B2 (ja) * 1994-12-15 2002-04-02 東芝電子エンジニアリング株式会社 半導体装置及びその製造方法
US5764842A (en) * 1995-03-23 1998-06-09 Hitachi, Ltd. Semiconductor guided-wave optical device and method of fabricating thereof
KR0172797B1 (ko) * 1995-10-16 1999-03-30 김주용 레이저 다이오드 및 그 제조방법
KR100203307B1 (ko) * 1996-06-29 1999-06-15 김영환 레이저 다이오드의 제조방법
KR100251348B1 (ko) * 1996-12-30 2000-05-01 김영환 Rwg 레이저 다이오드 및 그 제조 방법
JPH11202275A (ja) * 1998-01-07 1999-07-30 Oki Electric Ind Co Ltd リッジ導波路型半導体光機能素子およびその製造方法
JPH11202274A (ja) 1998-01-07 1999-07-30 Oki Electric Ind Co Ltd リッジ導波路型半導体光機能素子及びその製造方法
JP2000066046A (ja) * 1998-08-21 2000-03-03 Hitachi Ltd 光伝送装置
JP2001024280A (ja) * 1999-07-13 2001-01-26 Oki Electric Ind Co Ltd 半導体光機能素子
JP3941296B2 (ja) 1999-09-20 2007-07-04 三菱電機株式会社 変調器と変調器付き半導体レーザ装置並びにその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538357B2 (en) 2004-08-20 2009-05-26 Panasonic Corporation Semiconductor light emitting device
JP2007096317A (ja) * 2005-09-27 2007-04-12 Avago Technologies Fiber Ip (Singapore) Pte Ltd 変調器およびレーザの集積化構造およびその製造方法
JP2013191701A (ja) * 2012-03-13 2013-09-26 Japan Oclaro Inc 半導体光素子、及びそれを備える光モジュール
JP2018170308A (ja) * 2017-03-29 2018-11-01 日本オクラロ株式会社 半導体光素子、光送信モジュール、光モジュール、及び光伝送装置、並びにそれらの製造方法
US11283242B2 (en) 2019-08-13 2022-03-22 Lumentum Japan, Inc. Semiconductor optical device
US11710940B2 (en) 2019-08-13 2023-07-25 Lumentum Japan, Inc. Semiconductor optical device

Also Published As

Publication number Publication date
US6773945B2 (en) 2004-08-10
JP4238508B2 (ja) 2009-03-18
US20030064536A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
US9280030B2 (en) Method for producing semiconductor optical device and semiconductor optical device
US6873636B2 (en) Semiconductor laser and semiconductor laser module
JP6490705B2 (ja) 半導体光集積素子およびその製造方法
KR100724523B1 (ko) 도전성 반도체 기판 상의 전극 패드
US6521476B2 (en) Method for manufacturing a semiconductor optical functional device
JP2003174234A (ja) 電極下地構成およびその製造方法
US9638980B2 (en) Modulator and production method thereof
JP4664742B2 (ja) 半導体光装置及びその製造方法
US6323530B1 (en) Optical semiconductor device
JP4967565B2 (ja) 光半導体素子及びその製造方法
JPH1197799A (ja) 半導体装置の製造方法
JP2003115632A (ja) 光半導体素子の製造方法
CN113906640A (zh) 半导体光集成元件及半导体光集成元件的制造方法
US6316280B1 (en) Method of manufacturing semiconductor devices separated from a wafer
KR19980058397A (ko) Rwg 레이저 다이오드 및 그 제조 방법
JP3695812B2 (ja) プレーナ電極型半導体光素子及びその製造方法
JP2641483B2 (ja) 半導体発光素子の作製方法
JP2001274511A (ja) 導波路型光素子
JPS6184890A (ja) 半導体レ−ザ
JPH11145558A (ja) 半導体光素子、送受信モジュールおよび光通信システム
JP2000091313A (ja) 半導体素子およびその製造方法
JP2000151021A (ja) 半導体素子および製造方法
JPH08316579A (ja) 光半導体素子及びその製造方法
CN114678767A (zh) 半导体光元件及其制造方法
JP2002217494A (ja) 半導体光素子およびその製造方法並び光通信用モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4238508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees