JP3695812B2 - プレーナ電極型半導体光素子及びその製造方法 - Google Patents
プレーナ電極型半導体光素子及びその製造方法 Download PDFInfo
- Publication number
- JP3695812B2 JP3695812B2 JP32202995A JP32202995A JP3695812B2 JP 3695812 B2 JP3695812 B2 JP 3695812B2 JP 32202995 A JP32202995 A JP 32202995A JP 32202995 A JP32202995 A JP 32202995A JP 3695812 B2 JP3695812 B2 JP 3695812B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- cladding layer
- mask
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、光通信システム等に用いて好適なプレーナ電極型半導体光素子に関する。
【０００２】
【従来の技術】
半導体素子において、プレーナ電極型（単にプレーナ型ともいう。）とは、基板の一方側の面に二電極が設けられている構造であり、ほぼ同一平面上に電極が設けられている。この構造は基板の裏側に一方の電極を形成しおよびこの電極とは基板を挟んで反対側の表面に他方の電極を形成する構造に比べ、寄生容量の減少や素子設計、プロセスの容易化に有効な構造である。半導体光素子においてもプレーナ電極型の構造は用いられており、従来、例えば、文献１「特開平２−１３０９８４」または文献２「特開平３−１２９８４」に開示されているものがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のプレーナ電極型半導体光素子には以下のような問題点があった。
【０００４】
文献１に記載の半導体レーザ装置は、基板の上面に設けられた光導波層（活性層）が、同じく基板上面に設けられた二つのクラッド層に隣接して挟まれており、それぞれのクラッド層の上面に電極が形成されている構造である。このような構造では、光導波層を含むメサ構造を形成してその両脇にそれぞれ別々の導電型のクラッド層を埋め込み形成する。従って、先ず、メサストライプの一方の側面を露出させるためにエッチングを施してクラッド層を埋め込み形成し、次に、他方の側面を露出させて先のクラッド層とは異なる導電型のクラッド層を埋め込み形成する。このようにメサストライプの両脇を別々に分けてエッチングおよび埋め込み形成を行うので、メサ形成用のマスクのアライメントにずれが生じ易い。従って、ストライプ幅が光導波方向に沿って一定にならないという問題があった。
【０００５】
また、光導波層の上面および下面にはそれぞれ高抵抗層が設けられており、両クラッド層間のこれらの高抵抗層によって寄生容量が形成されてしまう構造であった。この高抵抗層を介する寄生容量を低減させるには、この高抵抗層のストライプ幅（両クラッド層間の間隔長）は大きい方が良い。しかし、これらの高抵抗層に相俟って光導波層のストライプ幅が決まってしまい、正孔および電子の拡散長に比べて十分小さくすることができず、光導波層にキャリアを注入する場合、その注入効率が低下するという問題があった。
【０００６】
従って、以上の問題点を解決する手段を有するプレーナ電極型半導体光素子及びその製造方法の出現が望まれていた。
【０００７】
【課題を解決するための手段】
この発明に係るプレーナ電極型半導体光素子は、下地上に形成され、表面段差が設けられた第１クラッド層と、該表面段差の低い側の面上に順次形成された光導波層と第２クラッド層とを含む積層と、該積層の側面と前記表面段差の側面との境界領域に形成された、溝状の第１絶縁層と、前記第２クラッド層を前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断するために前記積層内に設けられた、溝状の第２絶縁層と、前記第１クラッド層に設けられた前記表面段差の高い側の面上に、該第１クラッド層と導通するように形成された第１電極と、前記第２クラッド層の表面上に、前記第２クラッド層と導通し且つ前記第１電極と離間して形成された第２電極とを備えることを特徴とする。
【０００８】
この構造によれば、メサストライプの両脇にはクラッド層ではなく絶縁層（第１および第２絶縁層）が設けられている。従って、従来のように、メサストライプの各側面を露出させて各クラッド層を埋め込み形成する必要がない。このため、エッチング製造過程に伴うマスク合わせの不整合が起こらない。
【０００９】
また、この構造によれば、両クラッド層（第１および第２クラッド層）間の光導波層の膜厚と、両クラッド層間を絶縁するための高抵抗層（第１絶縁層）のサイズとが互いに独立な構造である。従来のプレーナ電極型半導体光素子の構造に比べて、高抵抗層を介する両クラッド層間の間隔長を広くできるので両クラッド層間に形成される寄生容量は低減する。また、高抵抗層のサイズとは別に両クラッド層間の光導波層の間隔を小さくすることができる。従って、この活性領域である光導波層の膜厚を電子−正孔拡散長より十分小さくすることができるのでキャリアの注入効率が増加する。そして、この光導波層に電界を印加するときには、その電界強度は光導波層の膜厚に反比例するので従来の構造に比べて印加電界を大きく取ることができる。
加えて、この構造では、表面段差が設けられた第１クラッド層を下地上に形成し、さらに、当該表面段差の高い側の面上に、該第１クラッド層と導通する第１電極を形成した。これにより、第１クラッド層と第１電極とを直接に或いはコンタクト層のみを介して接続することができるので、これら第１クラッド層・第１電極間の抵抗を十分に低く抑えることができる。
【００１０】
この発明に係るプレーナ電極型半導体光素子の第１の製造方法は、（ａ）下地上に、表面段差を有する第１クラッド層を形成する工程と、（ｂ）該表面段差の低い側の面上に、光導波層と第２クラッド層とを順次堆積することにより、積層を形成する工程と、（ｃ）該積層の側面と前記表面段差の側面との境界領域に、溝状の第１絶縁層を形成する工程と、（ｄ）前記積層内に溝状の第２絶縁層を形成することにより、前記第２クラッド層を、前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断する工程とを含むことを特徴とする。
【００１１】
この発明に係るプレーナ電極型半導体光素子の第２の製造方法は、（ａ）下地上に、第１クラッド層と光導波層と第２クラッド層とを順次堆積することにより、積層を形成する工程と、（ｂ）該積層の一部領域をエッチングすることにより、前記第１クラッド層を露出させる工程と、（ｃ）前記第１クラッド層の露出面上に、該第１クラッド層と同じ導電型の半導体材料を用いて、前記光導波層の上面より高い位置まで半導体層を形成する工程と、（ｄ）該半導体層の側面と前記第２クラッド層の側面との境界に、溝状の第１絶縁層を形成する工程と、（ｅ）前記第２クラッド層を前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断するために、前記積層内に溝状の第２絶縁層を形成する工程とを含むことを特徴とする。
【００１２】
この発明に係るプレーナ電極型半導体光素子の第３の製造方法は、（ａ）下地上に、第１クラッド層と第１コンタクト層とを順次堆積する工程と、（ｂ）該第１コンタクト層の上面に光導波層の形成予定領域を画成して該予定領域を開口部とする第１マスクを形成する工程と、（ｃ）該第１マスクを用いたエッチングにより、前記開口部から第１クラッド層を露出させて、該第１クラッド層に表面段差を形成する工程と、（ｄ）該表面段差の低い側の面上に、光導波層と第２クラッド層と第２コンタクト層とを順次堆積することにより積層を形成する工程と、（ｅ）前記第１マスクを除去し、前記積層の側面と前記表面段差の側面との境界領域上に第１開口を有し且つ前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第２マスクを形成する工程と、（ｆ）前記第２マスクを用いて、前記第１、第２開口のそれぞれから前記第１クラッド層が露出する（但し、前記下地が露出しない）深さまでエッチングを行うことにより、第１、第２溝を形成する工程と、（ｇ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程とを含むことを特徴とする。
【００１３】
この発明に係るプレーナ電極型半導体光素子の第４の製造方法は、（ａ）下地上に、第１クラッド層、光導波層、第２クラッド層および第２コンタクト層を順次堆積することにより、積層を形成する工程と、（ｂ）前記第１コンタクト層の上面に光導波層の形成予定領域を画成して該第１コンタクト層の上面の該予定領域に第１マスクを形成する工程と、（ｃ）該第１マスクを用いて前記積層をエッチングすることにより、前記第１クラッド層を露出させる工程と、（ｄ）前記第１クラッド層の露出面に、該第１クラッド層と同じ導電型の半導体材料を前記光導波層の上面よりも高い位置まで堆積することにより半導体層を形成し、さらに、該半導体層の上面に第１コンタクト層を形成する工程と、（ｅ）前記第１マスクを除去し、前記積層の側面と前記半導体層の側面との境界領域上に第１開口を有し且つ前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第２マスクを形成する工程と、（ｆ）前記第２マスクを用いて、前記第１、第２開口のそれぞれから前記第１クラッド層が露出する（但し、前記下地が露出しない）深さまでエッチングを行うことにより、第１、第２溝を形成する工程と、（ｇ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程とを含むことを特徴とする。
【００１４】
これらの製造方法によれば、先ず、第２クラッド層を含むメサストライプの幅は、第１および第２絶縁層の形成によって決定される。そして、従来のように、メサストライプの両側面を二つのマスクを別々に用いてエッチングを行い露出させる工程は不要であり、メサストライプの両脇を同時にエッチングして絶縁層を埋め込み形成するのでマスク合わせの不整合が生じない。
【００１５】
この発明に係るプレーナ電極型半導体光素子の第５の製造方法は、（ａ）下地上に、第１クラッド層と第１コンタクト層とを順次堆積する工程と、（ｂ）該第１コンタクト層の上面に光導波層の形成予定領域を画成して該予定領域を開口部とする第１マスクを形成する工程と、（ｃ）該第１マスクを用いたエッチングにより、前記開口部から前記第１クラッド層を露出させて、該第１クラッド層に表面段差を形成する工程と、（ｄ）該表面段差の低い側の面上に、光導波層と第２クラッド層と第２コンタクト層とを順次堆積することにより積層を形成する工程と、（ｅ）前記第１マスクを除去し、前記第１および第２コンタクト層の上面の、前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第３マスクを形成する工程と、（ｆ）前記第３マスクを用いて、前記第１クラッド層の厚さ（前記下地の上面および前記光導波層の下面間の厚さ）程度の深さのエッチングを前記第２開口に露出している前記第２コンタクト層の表面から施すことにより、第３溝を形成する工程と、（ｇ）前記第３マスクの、前記積層の側面と前記表面段差の側面との境界領域上に第１開口を設けることにより、第２マスクを形成する工程と、（ｈ）該第２マスクを用いて、前記第１開口から前記第１クラッド層が露出し（但し、前記下地が露出せず）且つ前記第２開口から前記下地が露出するまでエッチングを行うことにより、第１、第２溝を形成する工程と、（ｉ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程とを含むことを特徴とする。
【００１６】
この発明に係るプレーナ電極型半導体光素子の第６の製造方法は、（ａ）下地上に、第１クラッド層、光導波層、第２クラッド層および第２コンタクト層を順次堆積することにより積層を形成する工程と、（ｂ）前記第１コンタクト層の上面に光導波層の形成予定領域を画成して該第１コンタクト層の上面の該予定領域に第１マスクを形成する工程と、（ｃ）該第１マスクを用いて前記積層をエッチングすることにより、前記第１クラッド層を露出させる工程と、（ｄ）前記第１クラッド層の露出面に、該第１クラッド層と同じ導電型の半導体材料を前記光導波層の上面よりも高い位置まで堆積することにより半導体層を形成し、さらに、該半導体層の上面に第１コンタクト層を形成する工程と、（ｅ）前記第１マスクを除去し、前記第１および第２コンタクト層の上面に、前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第３マスクを形成する工程と、（ｆ）前記第３マスクを用いて、前記第１クラッド層の厚さ（前記下地の上面および前記光導波層の下面間の厚さ）程度の深さのエッチングを前記第２開口に露出している前記第２コンタクト層の表面から施すことにより、第３溝を形成する工程と、（ｇ）前記第３マスクの、前記積層の側面と前記半導体層の側面との境界領域上に第１開口を設けることにより、第２マスクを形成する工程と、（ｈ）該第２マスクを用いて、前記第１開口から前記第１クラッド層が露出し（但し、前記下地が露出せず）且つ前記第２開口から前記下地が露出するまでエッチングを行うことにより、第１、第２溝を形成する工程と、（ｉ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程とを含むことを特徴とする。
【００１７】
上述の製造方法に従えば、効率良く、第２絶縁層と下地が接している場合の構造を作成することができる。
【００１８】
【発明の実施の形態】
以下、図を参照して、この発明のプレーナ電極型半導体光素子及びその製造方法について説明する。尚、図は、この発明の構成が理解できる程度に形状、大きさおよび配置関係が概略的に示されているに過ぎず、また、以下に記載する条件、材質等は単なる好適例に過ぎないので、この発明はこれらの実施の形態例にのみ何等限定されるものではない。また、以下の図に用いられている数字または記号は、同じ構成要素には同一の数字または記号を付して示してある。
【００１９】
＜第１の構成例＞
先ず、この発明の構造の実施の形態の一例について説明する。図１は、第１の構成例のプレーナ電極型半導体光素子の構造の説明に供する斜視図である。この実施の形態のプレーナ電極型半導体光素子は、第１クラッド層、第２クラッド層、光導波層、第１絶縁層および第２絶縁層を下地の上面に具えている。図１の（Ａ）に示す構成では、下地として半絶縁性を示すＦｅをドープしたＩｎＰ基板（Ｆｅ−ＩｎＰ基板またはＦｅ−ＩｎＰ半絶縁性半導体基板と称する。）１０を用いている。第１クラッド層を、高位側の第１の上面２４ａおよび低位側の第２の上面２４ｂを有する、いわゆる高低の段差のあるｎ−ＩｎＰクラッド層２０とし、この低位側の第２の上面２４ｂに光導波層としてアンドープトＩｎＧａＡｓＰ光導波層（以下、略して、ＩｎＧａＡｓＰ光導波層と称する。）２６ａ、２６ｂが形成されている。そして、このＩｎＧａＡｓＰ光導波層２６ａ、２６ｂの上面に第２クラッド層としてそれぞれｐ−ＩｎＰクラッド層２８ａ、２８ｂが設けられている。また、ｎ−ＩｎＰクラッド層２０およびｐ−ＩｎＰクラッド層２８ａ間を電気的に分離するために、第１絶縁層４２が設けられている。そして、第１絶縁層４２と第２絶縁層４４と相俟って少なくともｐ−ＩｎＰクラッド層２８ａのストライプ幅を決めるために、ｐ−ＩｎＰクラッド層２８ａおよび２８ｂ間の第２絶縁層４４は、このクラッド層２８ａに対し第１絶縁層４２とは反対側に第１絶縁層４２と対向して設けられている。第１絶縁層４２および第２絶縁層４４として、この構成例のようにＩｎＧａＡｓＰ系の半導体光素子ではＦｅ−ＩｎＰ等の高抵抗半導体を用いると、屈折率差が小さくなる。従って、第１絶縁層４２および第２絶縁層４４としては、ポリイミド等の樹脂材料、または適当な誘電体材料などが好適である。または、これら絶縁層４２および４４を空気で満たした空隙として構成してもよい。
【００２０】
上述のＦｅ−ＩｎＰ基板１０の上面側に、前述した各層が設けられている。尚、これらの構成要素は、下地の上面に沿って光導波方向（図中、矢印ａで示してある。）となる方向に延在している。また、ｎ−ＩｎＰクラッド層２０の高位側の第１の上面２４ａにｎ- −ＩｎＧａＡｓＰコンタクト層２２を形成し、その上にｎ側電極４８を設けている。ｐ−ＩｎＰクラッド層２６ａ、２６ｂの上面にはそれぞれｐ+ −ＩｎＧａＡｓＰコンタクト層３０ａ、３０ｂを形成し、ｐ+ −ＩｎＧａＡｓＰコンタクト層３０ｂおよび第２絶縁層４４の上面、並びに第１絶縁層４２の上面にはそれぞれパッシベーション層４６ａおよび４６ｂが設けられている。第２コンタクト層３０ａとパッシベーション層４６ｂ上にｐ側電極５０が設けられている。この構成例の電極として、ｎ側電極４８には、ｎ- −ＩｎＧａＡｓＰコンタクト層２２の表面からＡｕ−Ｇｅ−Ｎｉ（ＡｕとＧｅとＮｉの合金）、Ｔｉ−Ｐｔ（ＴｉとＰｔの合金）、Ａｕの三層を順次に積層したものが用いられ、ｐ側電極５０には、ｐ+ −ＩｎＧａＡｓＰコンタクト層３０ａの表面からＡｕ−Ｚｎ（ＡｕとＺｎの合金）、Ｔｉ−Ｐｔ、Ａｕの三層を順次に積層したものが用いられる。パッシベーション層４６ａおよび４６ｂにはＳｉＯ2 を用いて絶縁保護層としている。
【００２１】
＜第１の製造方法＞
この図１の（Ａ）の構成例の製造方法（第１の製造方法）について、図６および図７を参照して説明する。先ず、プレーナ電極型半導体光素子の製造に当たり、下地の上側の全面に、この下地とは反対側の面に第１の上面と第１の上面よりも低い第２の上面とを設けた第１クラッド層を形成する工程について説明する。
【００２２】
最初に、下地としてＦｅ−ＩｎＰ基板１０を用い、このＦｅ−ＩｎＰ基板１０の上側の全面に、第１クラッド層（ｎ−ＩｎＰ層）１２および第１コンタクト層（ｎ- −ＩｎＧａＡｓＰ層）１４を下地側から順次に堆積させる（図６の（Ａ））。この堆積工程には、例えば、ＭＯＶＰＥ（有機金属エピタキシャル成長）等の結晶成長法が用いられる。次に、ｎ- −ＩｎＧａＡｓＰ層１４の上面に光導波層の形成予定領域１８を画成してこの予定領域１８を開口部とする第１マスク１６を形成する（図６の（Ｂ））。先ず、ｎ- −ＩｎＧａＡｓＰ層１４の上面にＳｉＯ2 を蒸着する。後に形成される光導波層の上側のｎ- −ＩｎＧａＡｓＰ層１４の上面（図６の（Ｂ）に示される領域１８。）を開口部とするマスクパターンをフォトリソグラフィとエッチングによって形成する。
【００２３】
次に、この第１マスク１６を用い、ｎ- −ＩｎＧａＡｓＰ層１４からｎ−ＩｎＰ層１２のＦｅ−ＩｎＰ基板１０に達しない深さまでエッチングを行う（図６の（Ｃ））。このエッチング工程には、例えば、Ｃｌ2 、Ａｒ+ ガスを使用したドライエッチングが用いられる。また、ウエットエッチングでもよく、エッチャントとして塩酸系または硫酸系のものを用いて行えば良い。このエッチング工程によって、ｎ−ＩｎＰ層１２には、ｎ- −ＩｎＧａＡｓＰ層１４との境界面である第１の上面２４ａより低位の第２の上面２４ｂが形成される（図６の（Ｃ））。この工程によって成形を受けて、ｎ−ＩｎＰ層１２は高低の段差を有するｎ−ＩｎＰ層２０となり、ｎ- −ＩｎＧａＡｓＰ層１４はその残存層としてｎ- −ＩｎＧａＡｓＰ層２２となる。
【００２４】
この構成例は、下地として半絶縁性を示すＦｅ−ＩｎＰ基板１０を用いているのでエッチングの深さはＦｅ−ＩｎＰ基板１０に達しない深さとした。下地として、絶縁性の基板、または第１クラッド層と同じ導電型の基板を用いる場合には、このエッチングの深さは基板に達していてもよい。
【００２５】
次に、第２の上面２４ｂに光導波層および第２クラッド層を第１クラッド層２０側から順次に堆積させる。
【００２６】
この例では、第２の上面２４ｂにＩｎＧａＡｓＰ層（光導波層）２６、ｐ−ＩｎＰ層（第２クラッド層）２８およびｐ+ −ＩｎＧａＡｓＰ層（第２コンタクト層）３０を第１クラッド層２０側から順次に堆積させる（図６の（Ｄ））。この結晶成長工程には、ＭＯＶＰＥ法等が用いられる。この結晶成長工程は第１マスク１６を用いて行われる。また、表面の凹凸を解消するために、ｐ−ＩｎＰ層２８の上面はｎ−ＩｎＰ層２０の高位側の上面２４ａと同じ高さとし、ｐ+ −ＩｎＧａＡｓＰ層３０の上面はｎ- −ＩｎＧａＡｓＰ層２２の上面と同じ高さとなるようにするのが良い。
【００２７】
次に、第１クラッド層２０と第２クラッド層２８との間に両者を絶縁するための第１絶縁層を形成する工程、および第１クラッド層２０と相俟って第２クラッド層２８のストライプ幅を決めるための第２絶縁層を第２クラッド層２８の表面から少なくとも光導波層２６に達する深さまで形成する工程について説明する。そのために先ず、第１マスク１６を除去し、第１および第２コンタクト層２２および３０の上面に、第１クラッド層２０と第２クラッド層２８の境界部を含み光導波方向（図７の紙面に垂直な方向。）に平行である第１領域３２およびこの第１領域３２に平行な第２コンタクト層３０の上面の第２領域３４が開口部である第２マスク３６ａ、３６ｂおよび３６ｃを形成する（図７の（Ａ））。ＳｉＯ2 の第１マスクパターン１６の除去にはフッ化酸素系のエッチャントが用いられる。第２マスク３６ａ、３６ｂおよび３６ｃは第１マスク１６と同様にＳｉＯ2 で形成する。第１コンタクト層２２の上面に第２マスク３６ａ、第２コンタクト層３０の上面に第２マスク３６ｂが形成され、第２マスク３６ａおよび３６ｂ間は光導波方向に一定の幅で離間しており、この帯状（ストライプ状）の離間部分が第１領域３２である。また、第２コンタクト層３０の上面に第２マスク３６ｂに対して、第２マスク３６ａとは反対側に第２マスク３６ｃが形成されている。同様に、第２マスク３６ｂおよび３６ｃ間は光導波方向に一定の幅で離間しており、この帯状（ストライプ状）の離間部分が第２領域３４である。
【００２８】
次に、第２マスク３６ａ、３６ｂおよび３６ｃを用いて前記第１および第２領域３２および３４のそれぞれに、第１および第２コンタクト層２２および３０の表面から少なくとも光導波層２６に達する深さ（但し、Ｆｅ−ＩｎＰ基板１０に達しない深さとする。）にまでエッチングを施して第１および第２の二つの溝３８および４０を形成する（図７の（Ｂ））。これらの第１溝３８および第２溝４０を、例えば、臭化水素系のエッチャントを用いたエッチングによって形成する。この例では、このエッチングによって、第１領域３２に第１溝３８、および第２領域３４に第２溝４０を同じ深さで形成する。但し、その深さは前述の通りである。また、第２溝４０の形成によって、第２クラッド層２８、第２コンタクト層３０および光導波層２６のそれぞれが二つの領域に分断される（これら分断された領域それぞれを第２クラッド層２８ａおよび２８ｂとし、第２コンタクト層３０ａおよび３０ｂとし、光導波層２６ａおよび２６ｂと称する（図７の（Ｂ））。）。
【００２９】
そして、次に、両溝３８および４０を絶縁性材料で埋め込んで第１および第２絶縁層４２および４４を形成する（図７の（Ｃ））。この埋め込み工程は、第２マスク３６ａ、３６ｂおよび３６ｃを用いて第１溝３８に第１絶縁層４２を形成し、第２溝４０に第２絶縁層４４が形成される。これらの第１および第２絶縁層４２および４４は、絶縁性材料として高抵抗半導体等を用いる場合にはＭＯＶＰＥ法等によって形成する。また、絶縁性材料としてポリイミド等の樹脂材料を用いる場合には、液体状態の材料を用いてスピンコーティング法等によって形成する。
【００３０】
最後に、パッシベーション層（ＳｉＯ2 層）と電極が形成される（図７の（Ｄ））。パッシベーション層４６ａは第１絶縁層４２の上面に形成され、およびパッシベーション層４６ｂは第２絶縁層４４の上面と第２コンタクト層３０ｂの上面に形成される。そして、第１コンタクト層２２の上面に第１電極４８が形成され、第２コンタクト層３０ａおよびパッシベーション層４６ｂの上面に第２電極５０が形成される。パッシベーション層４６ｂは、第２電極５０および第２コンタクト層３０ｂ間を電気的に分離している。この後は、基板裏面のエッチング、劈開、端面のコーティングを施してチップを形成する。
【００３１】
上述した製造工程において、特に、基板からの不純物が上側の各層に拡散して導電型に影響を与える場合がある。この不純物拡散を防止するための中間層を、基板１０および第１クラッド層２０間に挿入してもよい。また、基板裏面に金属を蒸着し、この金属面をボンディング面として用いることもできる。
【００３２】
＜第２の構成例＞
図１の（Ｂ）は、この発明の光素子の別の構成例（第２の構成例）の構造を示す斜視図である。この構成例において図１の（Ａ）に示した構成例との相違は、第１クラッド層が二つの層から構成されている点である。Ｆｅ−ＩｎＰ基板１０の上面側の全面に設けられているのがｎ−ＩｎＰクラッド層２０である。このｎ−ＩｎＰクラッド層２０、第１絶縁層４２およびｎ- −ＩｎＧａＡｓＰコンタクト層２２に接して囲まれて設けられているのが半導体層５６である。この半導体層５６は第１クラッド層２０と同じ導電型の半導体層であり、例えば、第１クラッド層と同じｎ−ＩｎＰを用いてもよい。
【００３３】
このように、第１クラッド層が二層になることにより次に説明するように図１の（Ａ）の構成例と製造工程に違いが生じる。
【００３４】
＜第２の製造方法＞
この図１の（Ｂ）の構成例の製造工程（第２の製造方法）について、図８および図９を参照して説明する。先ず、この製造工程においては、下地の上側の全面に、第１クラッド層、光導波層および第２クラッド層を下地側から順次に堆積させる。
【００３５】
下地としてＦｅ−ＩｎＰ基板１０を用い、この基板の上側の全面に、ｎ−ＩｎＰ層（第１クラッド層）１２、ＩｎＧａＡｓＰ層（光導波層）５２、ｐ−ＩｎＰ層（第２クラッド層）５４およびｐ+ −ＩｎＧａＡｓＰ層（第２コンタクト層）６８を基板側から順次に堆積させる（図８の（Ａ））。
【００３６】
次の工程で、光導波層５２の上面よりも低い位置で第１クラッド層２０の上面が露出面となるように形成する。そのため、ｎ−ＩｎＰ層１２の上面に形成すべき光導波層５２の予定領域１８を定めてこのｎ−ＩｎＰ層１２の上面の予定領域１８に対応する領域を覆う第１マスク１６を形成する（図８の（Ｂ））。
【００３７】
続いて、第１マスク１６を用いてｐ+ −ＩｎＧａＡｓＰ層６８の表面から少なくともｎ−ＩｎＰ層１２に達する深さ（但し、基板１０に達しない深さとする。）にまでエッチングを施す（図８の（Ｃ））。
【００３８】
上述の工程によって、ｎ−ＩｎＰ層１２の残存部分が第１クラッド層２０となり、ＩｎＧａＡｓＰ層５２の残存部が光導波層２６となり、ｐ−ＩｎＰ層５４の残存部が第２クラッド層２８となり、ｐ+ −ＩｎＧａＡｓＰ層６８の残存部分が第２コンタクト層３０となる。そして、第１クラッド層２０の露出面２４が、光導波層２６の上面より低い位置に形成される。
【００３９】
次に、第１クラッド層２０の露出面２４に、表面が少なくとも光導波層２６の上面より高位置にある第１クラッド層２０と同じ導電型の半導体層５６を形成する（図８の（Ｄ））。この図示例では、半導体層５６の表面と第２クラッド層２８の表面とを同じ高さにしてある。また、半導体層５６の上面には第１クラッド層２０と同じ導電型の第１コンタクト層（ｎ- −ＩｎＧａＡｓＰ層）２２が形成される。
【００４０】
次に、半導体層５６と第２クラッド層２８との間に両者を絶縁するための第１絶縁層を形成し、および第１クラッド層２０と相俟って第２クラッド層２８のストライプ幅を決めるための第２絶縁層を第２クラッド層２８の表面から少なくとも光導波層２６に達する深さまで形成する（図９の（Ａ）〜（Ｃ））。
【００４１】
そのため、先ず、第１マスク１６を除去し、第１および第２コンタクト層２２および３０の上面に第２マスク３６ａ、３６ｂおよび３６ｃを形成する。この第２マスクは、半導体層５６および第２クラッド層２８間の境界すなわち接続部を含み光導波方向（図９の紙面に垂直な方向。）に同一の幅で帯状（ストライプ状）に延在する第１領域３２およびこの第１領域３２に平行であって同一の幅で帯状（ストライプ状）に延在する第２領域３４のそれぞれがを開口部として具えている（図９の（Ａ））。
【００４２】
第２マスク３６ａ、３６ｂおよび３６ｃを用いて第１および第２領域３２および３４のそれぞれに露出している部分に対しエッチングを行い、このエッチングを第１および第２コンタクト層２２および３０の表面から少なくとも光導波層２６に達する深さ（但し、基板１０に達しない深さとする。）まで行って二つの第１および第２溝３８および４０を形成する（図９の（Ｂ））。
【００４３】
これら両溝３８および４０を絶縁性材料で埋め込み、第１および第２絶縁層４２および４４を形成する（図９の（Ｃ））。
【００４４】
最後に、第１の製造方法と同様に、第２マスク３６ａ、３６ｂおよび３６ｃを除去して、パッシベーション層４６ａおよび４６ｂおよび電極４８および５０を設ける（図９の（Ｄ））。
【００４５】
上述の図１の（Ａ）および（Ｂ）に示した第１および第２の構成例は、従来の構造で問題であったクラッド層を介する寄生容量が小さい。近来の高速動作を行うシステムに用いる半導体素子としては寄生容量が低減されていることが必要である。従来のプレーナ電極型半導体光素子の寄生容量を評価するために、従来のプレーナ電極型半導体光素子の構造として次のモデルを仮定する。ＩｎＧａＡｓＰ光導波層は、その上面および下面の全面に設けられたＩｎＰ高抵抗層で上下を挟まれ、このＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ積層体の両側面がｎ−ＩｎＰクラッド層およびｐ−ＩｎＰクラッド層で挟まれた構造である。二つの各々の高抵抗層の幅Ｗ（両クラッド層間の間隔長）を１μｍとし、光導波方向の長さＬを３５０μｍ、膜厚ｄ1 を１μｍとすれば、クラッド層を介した容量Ｃ1 は、次式で表される。
【００４６】
Ｃ1 ＝２ε0 εS Ｌｄ1 ／Ｗ＝０．１１２≒０．１（ｐＦ）
ここで、ε0 は真空誘電率であり、８．８５４×１０12（Ｆ／ｍ）とし、εS はＩｎＰ高抵抗層の比誘電率であり、これを１２とした。一方、光導波層の容量Ｃ2 は、比誘電率εS がクラッド層と同一であるとし、膜厚ｄ2 を０．２μｍとすることにより、
Ｃ2 ＝ε0 εS Ｌｄ2 ／Ｗ＝０．００７４（ｐＦ）
と計算される。Ｃ2 と比べるとＣ1 は無視できない容量であることが理解される。このように、従来のプレーナ電極型半導体光素子の両クラッド層間には、光導波層のサイズに依存する層が挿入されてしまう構造であり、この層に起因する寄生容量が問題であった。
【００４７】
これに対して、この第１および第２の構成例に示したように、この発明のプレーナ電極型半導体光素子の構造は、両クラッド層（ｎ−ＩｎＰ層２０、ｐ−ＩｎＰ層２８）間が絶縁層（第１絶縁層４２）によって絶縁されている構造である。よって、クラッド層間に発生する寄生容量は光導波層２６ａのサイズには関係なく絶縁層のサイズおよび誘電率に依存する。容量を低減させるためにはこの幅が大きいことが望ましいが、第１絶縁層４２の下側の第１クラッド層２０部分が増大してしまうことによりこの部分の抵抗が増大してしまう。この構成例の第１絶縁層４２の幅（両クラッド層間の間隔長）は１０μｍ程度としている。
【００４８】
また、この構成例を発光素子として用いるときには、光導波層に順方向のバイアス電圧を印加して電流を注入するが、この漏れ電流が非常に小さい構造である。従って、レーザ特性は向上する。また、この構成例を光変調器として用いるときには、光導波層に逆方向のバイアス電圧を印加して電界を形成するが、光導波層に均一に電圧を印加できるので、この電界の強度を大きくできる。
【００４９】
上述に示した構造にしたことにより、この構造の製造方法に当たっては、従来のように光導波層を含むメサストライプの両側面を別々のエッチング工程によって行うことを必要としない。従って、エッチングに用いる二つのマスクの軸合わせを行う必要がなくメサストライプの幅を光導波方向に沿って一定にできる。よって、製造工程の簡略化、特性の均一化および歩留の向上が実現される。また、前述した第１の製造方法と第２の製造方法とを比べた場合、第１の製造方法の方が結晶成長による熱処理工程が１回少ないので光導波層への不純物の拡散が少ない。
【００５０】
図２は、第１および第２の構成例の変形例の構造を示す斜視図である。図１の（Ａ）の変形例が図２の（Ａ）の構成例であり、図１の（Ｂ）の変形例が図２の（Ｂ）の構成例である。図２に示されるように、この例では、第２絶縁層４４はＩｎＧａＡｓＰ光導波層２６に接しているが二つの領域に分断していない。このように、第２絶縁層４４は少なくともＩｎＧａＡｓＰ光導波層２６に接していればよい。また、第１絶縁層４２は、ｎ−ＩｎＰクラッド層２０およびｐ−ＩｎＰクラッド層２８ａ間を電気的に分離し、ｎ- −ＩｎＧａＡｓＰコンタクト層２２およびｐ+ −ＩｎＧａＡｓＰコンタクト層３０ａ間を電気的に分離していればよい。この変形例は第１の構成例と同様の効果を奏する。尚、この第１の構成例の変形例は、第１の製造方法を用いて作成できる。
【００５１】
＜第３および第４の構成例＞
図３は、この発明の光素子の第３および第４の構成例の構造を示す斜視図である。尚、第１および第２の構成例との相違のみを説明する。図３の（Ａ）が第３の構成例を示しおよび図３の（Ｂ）が第４の構成例を示しており、図１の（Ａ）および（Ｂ）にそれぞれ対応されて示されている。図３の各図に示されるように、第１および第２の構成例との相違は、第２絶縁層４４が第１絶縁層４２よりも深く形成されていることであり下地であるＦｅ−ＩｎＰ基板１０に接して設けられている（但し、第１絶縁層４２は基板１０に接していない。）。この第３および第４の構成例は、第２絶縁層４４がＦｅ−ＩｎＰ基板１０に接し、ｎ−ＩｎＰクラッド層２０を分断する構成である（分断されたｎ−ＩｎＰ層（第１クラッド層）に２０ａ、２０ｂの記号を付して称する。）。この構成によって、第１クラッド層２０ａおよび２０ｂ間は電気的に分離されている。よって、第１クラッド層２０ｂおよび第２電極間５０間に形成されていた寄生容量を消去できる。
【００５２】
＜第３の製造方法＞
この第４の構成例（図３の（Ｂ）の構成例）の製造工程（第３の製造方法）について図１０および図１１を参照して説明する。また、半導体層５６および第１コンタクト層２２を第１クラッド層２０の露出面に堆積させるまでの工程は、第２の製造方法の工程（ａ）〜（ｄ）（図８の（Ａ）〜（Ｄ））と同様であるので重複説明を避けるためその説明を省略する。従って、先ず、第１マスク１６を除去し、第１および第２コンタクト層２２および３０の上面に、半導体層５６および第２クラッド層２８間の接続部を含み光導波方向（図１０の紙面に垂直な方向。）に平行である第１領域３２および第１領域３２に平行な第２コンタクト層３０の上面の第２領域３４が開口部である第２マスク３６ａ、３６ｂおよび３６ｃを形成する工程について説明する。
【００５３】
最初に、第１マスク１６を除去して、第１または第２コンタクト層２２および３０の上面に、第２領域３２が開口部である第３マスク５８ａおよび５８ｂを形成する（図１０の（Ａ））。第３マスク５８ａは第１コンタクト層２２および第２コンタクト層３０の上面に形成しており、第２コンタクト層３０の上面にはこのマスク５８ａとは第２領域３２である開口部を隔てて第３マスク５８ｂが形成される。
【００５４】
次に、第３マスク５８ａおよび５８ｂを用いて、第１クラッド層２０の厚さ（基板１０の上面および光導波層２６の下面間の厚さ）程度の深さのエッチングを開口部３２に露出している第２コンタクト層３０の表面から施して第３溝６０を形成する（図１０の（Ｂ））。このエッチングによって、第２コンタクト層３０が二つの領域に分断されて第２コンタクト層３０ａおよび３０ｂが形成されている。
【００５５】
次に、第３マスク５８ａおよび５８ｂの第１領域３２に開口部を設けて第２マスク３６ａ、３６ｂおよび３６ｃを形成する（図１０の（Ｃ））。ここでは、フォトリソグラフィおよびエッチンングを用いて第１領域３２に開口部を形成する。
【００５６】
以下の工程は、第２の製造方法の工程（図９の（Ｂ）、（Ｃ）および（Ｄ）に示した工程）と同様にして行われる。但し、エッチングの深さに注意する。
【００５７】
先ず、第２マスク３６ａ、３６ｂおよび３６ｃを用いて第１および第２領域３２および３４の両者にエッチングを施す。この場合、第１領域の開口部３２では第１コンタクト層２２の表面からエッチングが開始し、第２領域の開口部３４では第３溝６０の表面からエッチングを開始する。このエッチングにより、第１領域３２に形成される第１溝３８の深さを第１コンタクト層２２の表面から少なくとも光導波層２６に達する深さ（但し、基板１０に達しない深さとする。）とし、第２領域３４に形成される第２溝４０の深さを第２コンタクト層３０ａおよび３０ｂの表面から少なくとも基板１０に達する深さとして第１および第２溝３８および４０を形成することができる（図１１の（Ａ））。このように、第１溝３８は基板１０に達しない深さに形成され、第２溝４０は基板１０に達するように形成される。
【００５８】
次に、これら第１および第２溝３８および４０に絶縁性材料を埋め込んで、第１および第２絶縁層４２および４４を形成し（図１１の（Ｂ））、第２マスク３６ａ、３６ｂおよび３６ｃを除去してパッシベーション層４６ａおよび４６ｂと、電極４８および５０とを形成する（図１１の（Ｃ））。
【００５９】
以上、説明した通り、この第３の製造方法は、予め、第２領域３４に小さな第３溝６０を形成しておき、次に、第１および第２領域に同時にエッチングを施して深さの異なる第１および第２溝３８および４０を形成し、これら溝に同時に絶縁材料を埋め込んで第１および第２絶縁層４２および４４を形成できる。尚、図３の（Ａ）の構成例の製造工程については、第１の製造方法および第３の製造方法から容易に理解できるので省略する。
【００６０】
上述した第３および第４の構成例によれば次のような効果が得られる。第１および第２の構成例（図１の（Ａ）および（Ｂ））においては、両クラッド層間の寄生容量を低減することに成功したが、第２絶縁層４４の光導波層２６ａとは反対側の側面に設けられている光導波層２６ｂ、第２クラッド層２８ｂおよびｐ+ −ＩｎＧａＡｓＰ層３０ｂを介する容量が形成されていた。これに対し図３の（Ａ）および（Ｂ）に示した第３および第４の構成例では、第２絶縁層４４を基板１０に接して設けることにより第１クラッド層２０を第１クラッド層２０ａおよび２０ｂの二領域に分断し、光導波層２６ｂに接する第１クラッド層２０ｂを第１電極から絶縁して容量が形成されないようにした。従って、この構成によって電極間の容量を非常に小さくすることが可能である。
【００６１】
＜第５および第６の構成例＞
図４は、この発明の光素子の第５および第６の構成例の構造を示す斜視図である。尚、第１、第３および第４の構成例との相違のみを説明する。図４の（Ａ）、（Ｂ）がそれぞれ図１の（Ａ）、（Ｂ）または図３の（Ａ）、（Ｂ）に対応されて示されている。この第５および第６の構成例も第３および第４の構成例と同様に第２絶縁層４４がＦｅ−ＩｎＰ基板１０に接している構成である。しかし、この場合には、第１絶縁層４２と第２絶縁層４４は同じ深さに形成されており、Ｆｅ−ＩｎＰ基板１０の第２絶縁層４４の下側に帯状（ストライプ状）の凸状部（突条部）６２を設けることによってこれら第２絶縁層４４および基板１０の凸状部６２とを接合している。第３構成例〜第６構成例は共に、第２絶縁層４４がＦｅ−ＩｎＰ基板１０に接し、ｎ−ＩｎＰクラッド層２０を分断する構成である（分断されたｎ−ＩｎＰクラッド層に２０ａおよび２０ｂの記号を付して称する。）。前述したように、これらの構成によれば、第１および第２の構成例に比べて電極間容量が減少する。
【００６２】
＜第４の製造方法＞
次に、図４の（Ｂ）の第６の構成例の構造の製造工程（第４の製造方法）について、図１２および図１３を参照して説明する。先ず、下地であるＦｅ−ＩｎＰ基板１０の上面にエッチングによって光導波方向（図１２の紙面に垂直な方向。）に平行な凸状部６２を形成する（図１２の（Ａ））。後の工程は、第２の製造方法と同様にして行えばよい（図１２の（Ｂ）〜（Ｄ）および図１３の（Ａ）〜（Ｅ））。但し、ｎ−ＩｎＰ層１２はその表面が平坦となるように形成し、さらに、第２の製造方法の工程においてエッチングによって形成される第１および第２溝３８および４０の深さに注意する（図１３の（Ｃ））。第１の溝３８は基板１０に達しない深さとし、第２の溝４０は基板１０の凸状部６２に接する深さとなるように形成する。この第４の製造方法によれば、第１および第２溝３８および４０の深さは両者共に等しい深さであるが、予め、基板１０に凸状部６２を形成しておくことによって、第１溝３８は基板１０に達しないが第２溝４０がこの基板１０の凸状部６２に達する。
【００６３】
この第５および第６の構成例の構造からは、第３および第４の構成例と同様の効果がもたらされる。製造工程においては、第１絶縁層４２および第２絶縁層４４の両者の深さが同じであるので、これらを形成するためのエッチング工程が簡単になる。従って、第４の製造方法によれば、製造工程プロセスの安定度の向上が図れる。
【００６４】
＜第７および第８の構成例＞
図５の（Ａ）および（Ｂ）は、この発明の光素子の第７および第８の構成例の構造をそれぞれ示す斜視図である。第７および第８の構成例は、光導波方向に集積化を行う場合の構成例である。同一基板上に光導波方向に複数段の半導体光素子を集積する例として、例えば、発振周波数を可変にするために活性領域に位相調整領域やＤＢＲ領域（分布反射器）を付加する例がある。また、ＤＦＢレーザ（分布帰還型レーザ）のように電流注入を多電極構造にして行う例のように、複数の電極を有する場合もある。集積化の光素子の組合せ例として、光変調器／半導体レーザ、導波路型フォトダイオード／光変調器、半導体レーザ／過飽和吸収器、半導体レーザ／光変調器／過飽和吸収器、半導体レーザ／光増幅器、波長変換器／光変調器、半導体レーザ／導波路型フォトダイオード等（組合せの様子を／で表した。）の各例がある。また、光導波方向だけでなくアレイ状に集積化される例もある。さらに、曲がり導波路、テーパ導波路、光結合器などを用いて集積化を行う例もある。これらの構成例を多電極素子と呼ぶこともある。
【００６５】
これらの多電極素子においては、上述した第４〜第６の構成例で示した絶縁層は、電極間の寄生容量の低減の目的のみならず、積極的に所望の電極間を絶縁する目的で用いられている。第７の構成例は、第３および第４の構成例を光素子の集積化に応用した例である。また、第８の構成例は、第５および第６の構成例を光素子の集積化に応用した例である。
【００６６】
図５の各構成例は共に光導波方向に垂直な方向であって下地面と平行な方向に基板１０と接して第３絶縁層６４を設けてある。この第３絶縁層６４は第２絶縁層４４とつながっており、第２絶縁層４４と同じ材料で形成してある。この第３絶縁層６４によって、ｐ側電極側の各層２０ｂ、２６ｂ、２８ｂ、３０ｂおよび４６ｂを電気的に二つの領域に分離している。従って、第３絶縁層６４を挟んだ第２電極５０および第３電極６６間は、電気的に分離している。
【００６７】
第７の構成例（図５の（Ａ））は、第１絶縁層４２に比べて第２および第３絶縁層４４および６４が深く形成されており、これら第２および第３絶縁層４４および６４が基板１０と接している構成である。
【００６８】
また、第８の構成例（図５の（Ｂ））は、基板１０の上面に帯状すなわちストライプ状の凸状部（突条部）６２ａおよび６２ｂがＴ字形状に交差して形成されており、これらの凸状部６２ａおよび６２ｂが第２および第３絶縁層４４および６４に接している構成である。
【００６９】
＜第５の製造方法＞
これら第７の構成例の製造工程（第５の製造方法）について説明する。先ず、図５の（Ａ）の構成例の製造工程について図１４および図１５の斜視図を参照して説明する。この製造工程は第２の製造方法の技術を用いて行われる。また、第３の製造工程に類似する工程もあるので図１０および図１１を、図１４および図１５の光導波方向（図１４の（Ａ）に示した矢印ａの方向。）に垂直な方向に切って取って示した断面図（図１４の（Ａ）の露出面。）として比較参照して用いる。尚、半導体層５６および第１コンタクト層２２を第１クラッド層２０の露出面に堆積させるまでの工程は、第２の製造方法につき説明した図８の（Ａ）〜（Ｄ）の工程と同様であるので省略する。また、この構成例の光導波層は、前述と同様にＩｎＧａＡｓＰ層としている。製造工程の内、光導波層の結晶成長過程においては、その光導波層が属する素子の機能に合わせてバンドギャップ波長（従って、ＩｎＧａＡｓＰの組成）を変えた層をそれぞれの素子部に形成している。
【００７０】
先ず、第１マスク１６を除去し、第１および第２コンタクト層２２および３０の上面に、半導体層５６および第２クラッド層２８間の接続部を含み光導波方向に平行である第１領域３２および第１領域３２に平行な第２コンタクト層３０の上面の第２領域３４が開口部である第２マスク３６ａ、３６ｂ、３６ｃおよび３６ｄを形成する工程について説明する。第２の製造方法の図８の（Ｄ）で説明した工程に続けて以下の工程が行われる。
【００７１】
最初に、第１マスク１６を除去し、第２領域３２を開口部とする第３マスク５８ａ、５８ｂおよび５８ｃを第１および第２コンタクト層２２および３０の上面に形成する（図１０の（Ａ）の断面図および図１４の（Ａ）の斜視図）。この段階においては、第３マスク５８の第２領域３４が第２コンタクト層３０の上面において光導波方向に延在する部分と、この部分と直交しかつこの部分の中途からの分岐した部分とでＴ字形状として設けられている（図１４の（Ａ））。
【００７２】
次に、この第３マスク５８ａ、５８ｂおよび５８ｃを用いて、第２コンタクト層３０の第２領域３４に露出している面にエッチングを施し第３溝６０を形成する（図１０の（Ｂ）の断面図および図１４の（Ｂ）の斜視図）。第３溝６０の深さについては第３の製造方法の工程において既に説明した通りである。
【００７３】
次に、第３マスク５８ａの第１領域３２にエッチングによって開口を設け、第３マスク５８ａを二分して第２マスク３６ａおよび３６ｂが形成される（図１５の（Ａ））。第３マスク５８ｂおよび５８ｄは第２マスク３６ｃおよび３６ｄと称する。
【００７４】
次に、第２マスク３６ａ〜３６ｄを用いて、エッチングを行い、第１溝３８および第２溝４０ａおよび４０ｂが形成される（図１５の（Ｂ））。このエッチングの深さは第１溝３８は基板に接しないが、第２溝４０ａおよび４０ｂは基板１０に達する深さとする。第２溝４０ａは第１溝３８に平行に形成されており、第２溝４０ｂは第２溝４０ａに直交してこれとつながって設けられている。
【００７５】
次に、第２溝４０ｂを第２溝４０ａ側に延在して交わる部分の第２マスク３６ｂをエッチングによって除去し、第２マスク３６ｂを二分する分離領域７２を設ける（図１６の（Ａ））。第２マスク３６ｂは二分されて第２マスク３６ｂおよび３６ｅとなる。
【００７６】
次に、分離領域７２にエッチングを施し、第４溝７０を形成する（図１６の（Ｂ））。第４溝７０によって、第１コンタクト層３０ａおよび第２クラッド層２８ａは分離領域７２で分離される。
【００７７】
次に、第１溝３８、第２溝４０ａおよび４０ｂ、第４溝７０に絶縁性材料を成長させて第１、第２および第３絶縁層４２、４４および６４をそれぞれ形成する（図１７の（Ａ））。
【００７８】
そして、第２マスク３６ａ〜３６ｅを取り除き、パッシベーション層４６ａおよび４６ｂを形成し、第１、第２および第３電極４８、５０および６６を形成する（図１７の（Ｂ））。
【００７９】
＜第６の製造方法＞
また、第８の構成例の作成に当たっては、予め基板１０の上面にエッチングを施して凸状部６２ａおよび６２ｂを形成する（図１８）。以下の工程は、第４の製造方法および第５の製造方法を利用して第８の構成例の構造が作成されることが理解される。
【００８０】
この第７および第８の構成例によれば、複数の電極間の電気的な絶縁特性が向上する。従って、異なる機能の光素子同士を集積化する際の電気的なクロストークをなくすことができる。この集積化技術を応用して数十［Ｇｂｐｓ］以上の超高速光通信システムを向上させることが可能である。
【００８１】
以上説明してきた実施の形態では、ＩｎＧａＡｓＰ系の半導体光素子について説明したが、これらの実施の形態は、これらの材料に限定されるものではない。また、結晶の面方位にも限定されない。光導波層としてＩｎＧａＡｓＰを用いたが、他の物質を用いても、別の構造としてもよく、例えば、光導波層として多重量子井戸構造を用いることも可能である。また、光導波層の近傍にグレーティング構造を付加することによって、シングルモード発振させたり、波長フィルタや結合導波路を付加して用いることもできることは言うまでもない。また、この実施の形態の製造工程においては、特にマスクとしてＳｉＯ2 を挙げたが、例えば、ＳｉＯx （ｘは任意の整数）やＳｉＮなどの誘電体を用いてもよい。また、基板１０の上面に中間層としてＩｎＧａＡｓＰなどのＩｎＰとエッチングレート差が大きい層を、エッチングストップ層として形成しておくことも可能である。
【００８２】
以上説明した通り、これらの実施の形態の構造によれば、先ず、寄生容量や電極容量が低減されるといった効果がもたらされる。また、漏れ電流の低減と印加電界強度の増大といった効果ももたらされる。これらに加えて、二つの電極が同一平面上にあるので、これらの電極面を熱伝導率の優れたサブキャリア（ヒートシンクともいう。）面に接してボンディングし、放熱特性を高めることができる。従って、放熱性の向上により、光導波層にキャリアが注入されたり掃出されたりする時間の熱による劣化が低減される。さらに、このマウント法によれば電極にワイヤを張る必要がなくなるので、ワイヤによるインダクタンスが無い。よって、高周波動作が可能である。また、この構成例においては、基板が発振光に対して透明であるので、このマウント法によって基板側から光導波層を観察することができ、導波路内の欠陥個所を光の散乱や反射から特定できる。
【００８３】
これらの実施の形態の製造方法によれば、従来のようなマスク合わせが不要であり、メサストライプの幅は光導波方向に沿って一定に形成できる。この結果、製造工程の簡略化や特性の均一化、および歩留の向上が実現される。
【００８４】
【発明の効果】
以上、説明した通り、この発明のプレーナ電極型半導体光素子によれば、メサストライプの両脇には第１および第２絶縁層が設けられ、これらの絶縁層によって、ストライプ幅が決定されている。これらの第１および第２絶縁層は、製造過程において同時に形成されるので、マスク合わせの不整合が起きず、光導波方向に沿ってストライプ幅を一定にすることができる。
【００８５】
また、この発明の構造によれば両クラッド層を介した電気容量が光導波層のサイズに依存しないので制御することが可能である。第１絶縁層を介する両クラッド層間の間隔長は広く取ることができるので第１および第２クラッド層間に形成される寄生容量は低減する。また、第１絶縁層のサイズとは別に両クラッド層間の光導波層の間隔を電子−正孔拡散長より十分小さくすることができるのでキャリアの注入効率が増加する。そして、この光導波層に電界を印加するときには、その電界強度は光導波層の膜厚に反比例するので印加電界を大きく取ることができるといった効果を奏する。
【００８６】
また、この発明のプレーナ電極型半導体光素子の製造方法によれば、この構造を形成するのに好適な方法であり、従来の製造工程に比べて簡略になるといった効果を奏する。
【図面の簡単な説明】
【図１】第１および第２の構成例の構造を示す図である。
【図２】第１および第２の構成例の変形例の構造を示す図である。
【図３】第３および第４の構成例の構造を示す図である。
【図４】第５および第６の構成例の構造を示す図である。
【図５】第７および第８の構成例の構造を示す図である。
【図６】第１の製造方法の説明に供する図（その１）である。
【図７】第１の製造方法の説明に供する図（その２）である。
【図８】第２の製造方法の説明に供する図（その１）である。
【図９】第２の製造方法の説明に供する図（その２）である。
【図１０】第３の製造方法の説明に供する図（その１）である。
【図１１】第３の製造方法の説明に供する図（その２）である。
【図１２】第４の製造方法の説明に供する図（その１）である。
【図１３】第４の製造方法の説明に供する図（その２）である。
【図１４】第５の製造方法の説明に供する図（その１）である。
【図１５】第５の製造方法の説明に供する図（その２）である。
【図１６】第５の製造方法の説明に供する図（その３）である。
【図１７】第５の製造方法の説明に供する図（その４）である。
【図１８】第６の製造方法の説明に供する図である。
【符号の説明】
１０：Ｆｅ−ＩｎＰ基板
１２、２０、２０ａ〜２０ｂ：ｎ−ＩｎＰ層
１４、２２：ｎ- −ＩｎＧａＡｓＰ層
１６：第１マスク
１８：予定領域
２４：露出面
２４ａ：第１の上面
２４ｂ：第２の上面
２６、２６ａ、２６ｂ、５２：ＩｎＧａＡｓＰ層（光導波層）
２８、２８ａ、２８ｂ、５４：ｐ−ＩｎＰ層
３０、３０ａ、３０ｂ、６８：ｐ+ −ＩｎＧａＡｓＰ層
３２：第１領域（開口部）
３４：第２領域（開口部）
３６ａ〜３６ｅ：第２マスク
３８：第１溝
４０、４０ａ、４０ｂ：第２溝
４２：第１絶縁層
４４：第２絶縁層
４６ａ、４６ｂ：パッシベーション層
４８：第１電極（ｎ側電極）
５０：第２電極（ｐ側電極）
５６：半導体層
５８ａ〜５８ｃ：第３マスク
６０：第３溝
６２、６２ａ、６２ｂ：凸状部
６４：第３絶縁層
６６：第３電極
７０：第４溝
７２：分離領域
【発明の属する技術分野】
この発明は、光通信システム等に用いて好適なプレーナ電極型半導体光素子に関する。
【０００２】
【従来の技術】
半導体素子において、プレーナ電極型（単にプレーナ型ともいう。）とは、基板の一方側の面に二電極が設けられている構造であり、ほぼ同一平面上に電極が設けられている。この構造は基板の裏側に一方の電極を形成しおよびこの電極とは基板を挟んで反対側の表面に他方の電極を形成する構造に比べ、寄生容量の減少や素子設計、プロセスの容易化に有効な構造である。半導体光素子においてもプレーナ電極型の構造は用いられており、従来、例えば、文献１「特開平２−１３０９８４」または文献２「特開平３−１２９８４」に開示されているものがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のプレーナ電極型半導体光素子には以下のような問題点があった。
【０００４】
文献１に記載の半導体レーザ装置は、基板の上面に設けられた光導波層（活性層）が、同じく基板上面に設けられた二つのクラッド層に隣接して挟まれており、それぞれのクラッド層の上面に電極が形成されている構造である。このような構造では、光導波層を含むメサ構造を形成してその両脇にそれぞれ別々の導電型のクラッド層を埋め込み形成する。従って、先ず、メサストライプの一方の側面を露出させるためにエッチングを施してクラッド層を埋め込み形成し、次に、他方の側面を露出させて先のクラッド層とは異なる導電型のクラッド層を埋め込み形成する。このようにメサストライプの両脇を別々に分けてエッチングおよび埋め込み形成を行うので、メサ形成用のマスクのアライメントにずれが生じ易い。従って、ストライプ幅が光導波方向に沿って一定にならないという問題があった。
【０００５】
また、光導波層の上面および下面にはそれぞれ高抵抗層が設けられており、両クラッド層間のこれらの高抵抗層によって寄生容量が形成されてしまう構造であった。この高抵抗層を介する寄生容量を低減させるには、この高抵抗層のストライプ幅（両クラッド層間の間隔長）は大きい方が良い。しかし、これらの高抵抗層に相俟って光導波層のストライプ幅が決まってしまい、正孔および電子の拡散長に比べて十分小さくすることができず、光導波層にキャリアを注入する場合、その注入効率が低下するという問題があった。
【０００６】
従って、以上の問題点を解決する手段を有するプレーナ電極型半導体光素子及びその製造方法の出現が望まれていた。
【０００７】
【課題を解決するための手段】
この発明に係るプレーナ電極型半導体光素子は、下地上に形成され、表面段差が設けられた第１クラッド層と、該表面段差の低い側の面上に順次形成された光導波層と第２クラッド層とを含む積層と、該積層の側面と前記表面段差の側面との境界領域に形成された、溝状の第１絶縁層と、前記第２クラッド層を前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断するために前記積層内に設けられた、溝状の第２絶縁層と、前記第１クラッド層に設けられた前記表面段差の高い側の面上に、該第１クラッド層と導通するように形成された第１電極と、前記第２クラッド層の表面上に、前記第２クラッド層と導通し且つ前記第１電極と離間して形成された第２電極とを備えることを特徴とする。
【０００８】
この構造によれば、メサストライプの両脇にはクラッド層ではなく絶縁層（第１および第２絶縁層）が設けられている。従って、従来のように、メサストライプの各側面を露出させて各クラッド層を埋め込み形成する必要がない。このため、エッチング製造過程に伴うマスク合わせの不整合が起こらない。
【０００９】
また、この構造によれば、両クラッド層（第１および第２クラッド層）間の光導波層の膜厚と、両クラッド層間を絶縁するための高抵抗層（第１絶縁層）のサイズとが互いに独立な構造である。従来のプレーナ電極型半導体光素子の構造に比べて、高抵抗層を介する両クラッド層間の間隔長を広くできるので両クラッド層間に形成される寄生容量は低減する。また、高抵抗層のサイズとは別に両クラッド層間の光導波層の間隔を小さくすることができる。従って、この活性領域である光導波層の膜厚を電子−正孔拡散長より十分小さくすることができるのでキャリアの注入効率が増加する。そして、この光導波層に電界を印加するときには、その電界強度は光導波層の膜厚に反比例するので従来の構造に比べて印加電界を大きく取ることができる。
加えて、この構造では、表面段差が設けられた第１クラッド層を下地上に形成し、さらに、当該表面段差の高い側の面上に、該第１クラッド層と導通する第１電極を形成した。これにより、第１クラッド層と第１電極とを直接に或いはコンタクト層のみを介して接続することができるので、これら第１クラッド層・第１電極間の抵抗を十分に低く抑えることができる。
【００１０】
この発明に係るプレーナ電極型半導体光素子の第１の製造方法は、（ａ）下地上に、表面段差を有する第１クラッド層を形成する工程と、（ｂ）該表面段差の低い側の面上に、光導波層と第２クラッド層とを順次堆積することにより、積層を形成する工程と、（ｃ）該積層の側面と前記表面段差の側面との境界領域に、溝状の第１絶縁層を形成する工程と、（ｄ）前記積層内に溝状の第２絶縁層を形成することにより、前記第２クラッド層を、前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断する工程とを含むことを特徴とする。
【００１１】
この発明に係るプレーナ電極型半導体光素子の第２の製造方法は、（ａ）下地上に、第１クラッド層と光導波層と第２クラッド層とを順次堆積することにより、積層を形成する工程と、（ｂ）該積層の一部領域をエッチングすることにより、前記第１クラッド層を露出させる工程と、（ｃ）前記第１クラッド層の露出面上に、該第１クラッド層と同じ導電型の半導体材料を用いて、前記光導波層の上面より高い位置まで半導体層を形成する工程と、（ｄ）該半導体層の側面と前記第２クラッド層の側面との境界に、溝状の第１絶縁層を形成する工程と、（ｅ）前記第２クラッド層を前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断するために、前記積層内に溝状の第２絶縁層を形成する工程とを含むことを特徴とする。
【００１２】
この発明に係るプレーナ電極型半導体光素子の第３の製造方法は、（ａ）下地上に、第１クラッド層と第１コンタクト層とを順次堆積する工程と、（ｂ）該第１コンタクト層の上面に光導波層の形成予定領域を画成して該予定領域を開口部とする第１マスクを形成する工程と、（ｃ）該第１マスクを用いたエッチングにより、前記開口部から第１クラッド層を露出させて、該第１クラッド層に表面段差を形成する工程と、（ｄ）該表面段差の低い側の面上に、光導波層と第２クラッド層と第２コンタクト層とを順次堆積することにより積層を形成する工程と、（ｅ）前記第１マスクを除去し、前記積層の側面と前記表面段差の側面との境界領域上に第１開口を有し且つ前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第２マスクを形成する工程と、（ｆ）前記第２マスクを用いて、前記第１、第２開口のそれぞれから前記第１クラッド層が露出する（但し、前記下地が露出しない）深さまでエッチングを行うことにより、第１、第２溝を形成する工程と、（ｇ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程とを含むことを特徴とする。
【００１３】
この発明に係るプレーナ電極型半導体光素子の第４の製造方法は、（ａ）下地上に、第１クラッド層、光導波層、第２クラッド層および第２コンタクト層を順次堆積することにより、積層を形成する工程と、（ｂ）前記第１コンタクト層の上面に光導波層の形成予定領域を画成して該第１コンタクト層の上面の該予定領域に第１マスクを形成する工程と、（ｃ）該第１マスクを用いて前記積層をエッチングすることにより、前記第１クラッド層を露出させる工程と、（ｄ）前記第１クラッド層の露出面に、該第１クラッド層と同じ導電型の半導体材料を前記光導波層の上面よりも高い位置まで堆積することにより半導体層を形成し、さらに、該半導体層の上面に第１コンタクト層を形成する工程と、（ｅ）前記第１マスクを除去し、前記積層の側面と前記半導体層の側面との境界領域上に第１開口を有し且つ前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第２マスクを形成する工程と、（ｆ）前記第２マスクを用いて、前記第１、第２開口のそれぞれから前記第１クラッド層が露出する（但し、前記下地が露出しない）深さまでエッチングを行うことにより、第１、第２溝を形成する工程と、（ｇ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程とを含むことを特徴とする。
【００１４】
これらの製造方法によれば、先ず、第２クラッド層を含むメサストライプの幅は、第１および第２絶縁層の形成によって決定される。そして、従来のように、メサストライプの両側面を二つのマスクを別々に用いてエッチングを行い露出させる工程は不要であり、メサストライプの両脇を同時にエッチングして絶縁層を埋め込み形成するのでマスク合わせの不整合が生じない。
【００１５】
この発明に係るプレーナ電極型半導体光素子の第５の製造方法は、（ａ）下地上に、第１クラッド層と第１コンタクト層とを順次堆積する工程と、（ｂ）該第１コンタクト層の上面に光導波層の形成予定領域を画成して該予定領域を開口部とする第１マスクを形成する工程と、（ｃ）該第１マスクを用いたエッチングにより、前記開口部から前記第１クラッド層を露出させて、該第１クラッド層に表面段差を形成する工程と、（ｄ）該表面段差の低い側の面上に、光導波層と第２クラッド層と第２コンタクト層とを順次堆積することにより積層を形成する工程と、（ｅ）前記第１マスクを除去し、前記第１および第２コンタクト層の上面の、前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第３マスクを形成する工程と、（ｆ）前記第３マスクを用いて、前記第１クラッド層の厚さ（前記下地の上面および前記光導波層の下面間の厚さ）程度の深さのエッチングを前記第２開口に露出している前記第２コンタクト層の表面から施すことにより、第３溝を形成する工程と、（ｇ）前記第３マスクの、前記積層の側面と前記表面段差の側面との境界領域上に第１開口を設けることにより、第２マスクを形成する工程と、（ｈ）該第２マスクを用いて、前記第１開口から前記第１クラッド層が露出し（但し、前記下地が露出せず）且つ前記第２開口から前記下地が露出するまでエッチングを行うことにより、第１、第２溝を形成する工程と、（ｉ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程とを含むことを特徴とする。
【００１６】
この発明に係るプレーナ電極型半導体光素子の第６の製造方法は、（ａ）下地上に、第１クラッド層、光導波層、第２クラッド層および第２コンタクト層を順次堆積することにより積層を形成する工程と、（ｂ）前記第１コンタクト層の上面に光導波層の形成予定領域を画成して該第１コンタクト層の上面の該予定領域に第１マスクを形成する工程と、（ｃ）該第１マスクを用いて前記積層をエッチングすることにより、前記第１クラッド層を露出させる工程と、（ｄ）前記第１クラッド層の露出面に、該第１クラッド層と同じ導電型の半導体材料を前記光導波層の上面よりも高い位置まで堆積することにより半導体層を形成し、さらに、該半導体層の上面に第１コンタクト層を形成する工程と、（ｅ）前記第１マスクを除去し、前記第１および第２コンタクト層の上面に、前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第３マスクを形成する工程と、（ｆ）前記第３マスクを用いて、前記第１クラッド層の厚さ（前記下地の上面および前記光導波層の下面間の厚さ）程度の深さのエッチングを前記第２開口に露出している前記第２コンタクト層の表面から施すことにより、第３溝を形成する工程と、（ｇ）前記第３マスクの、前記積層の側面と前記半導体層の側面との境界領域上に第１開口を設けることにより、第２マスクを形成する工程と、（ｈ）該第２マスクを用いて、前記第１開口から前記第１クラッド層が露出し（但し、前記下地が露出せず）且つ前記第２開口から前記下地が露出するまでエッチングを行うことにより、第１、第２溝を形成する工程と、（ｉ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程とを含むことを特徴とする。
【００１７】
上述の製造方法に従えば、効率良く、第２絶縁層と下地が接している場合の構造を作成することができる。
【００１８】
【発明の実施の形態】
以下、図を参照して、この発明のプレーナ電極型半導体光素子及びその製造方法について説明する。尚、図は、この発明の構成が理解できる程度に形状、大きさおよび配置関係が概略的に示されているに過ぎず、また、以下に記載する条件、材質等は単なる好適例に過ぎないので、この発明はこれらの実施の形態例にのみ何等限定されるものではない。また、以下の図に用いられている数字または記号は、同じ構成要素には同一の数字または記号を付して示してある。
【００１９】
＜第１の構成例＞
先ず、この発明の構造の実施の形態の一例について説明する。図１は、第１の構成例のプレーナ電極型半導体光素子の構造の説明に供する斜視図である。この実施の形態のプレーナ電極型半導体光素子は、第１クラッド層、第２クラッド層、光導波層、第１絶縁層および第２絶縁層を下地の上面に具えている。図１の（Ａ）に示す構成では、下地として半絶縁性を示すＦｅをドープしたＩｎＰ基板（Ｆｅ−ＩｎＰ基板またはＦｅ−ＩｎＰ半絶縁性半導体基板と称する。）１０を用いている。第１クラッド層を、高位側の第１の上面２４ａおよび低位側の第２の上面２４ｂを有する、いわゆる高低の段差のあるｎ−ＩｎＰクラッド層２０とし、この低位側の第２の上面２４ｂに光導波層としてアンドープトＩｎＧａＡｓＰ光導波層（以下、略して、ＩｎＧａＡｓＰ光導波層と称する。）２６ａ、２６ｂが形成されている。そして、このＩｎＧａＡｓＰ光導波層２６ａ、２６ｂの上面に第２クラッド層としてそれぞれｐ−ＩｎＰクラッド層２８ａ、２８ｂが設けられている。また、ｎ−ＩｎＰクラッド層２０およびｐ−ＩｎＰクラッド層２８ａ間を電気的に分離するために、第１絶縁層４２が設けられている。そして、第１絶縁層４２と第２絶縁層４４と相俟って少なくともｐ−ＩｎＰクラッド層２８ａのストライプ幅を決めるために、ｐ−ＩｎＰクラッド層２８ａおよび２８ｂ間の第２絶縁層４４は、このクラッド層２８ａに対し第１絶縁層４２とは反対側に第１絶縁層４２と対向して設けられている。第１絶縁層４２および第２絶縁層４４として、この構成例のようにＩｎＧａＡｓＰ系の半導体光素子ではＦｅ−ＩｎＰ等の高抵抗半導体を用いると、屈折率差が小さくなる。従って、第１絶縁層４２および第２絶縁層４４としては、ポリイミド等の樹脂材料、または適当な誘電体材料などが好適である。または、これら絶縁層４２および４４を空気で満たした空隙として構成してもよい。
【００２０】
上述のＦｅ−ＩｎＰ基板１０の上面側に、前述した各層が設けられている。尚、これらの構成要素は、下地の上面に沿って光導波方向（図中、矢印ａで示してある。）となる方向に延在している。また、ｎ−ＩｎＰクラッド層２０の高位側の第１の上面２４ａにｎ- −ＩｎＧａＡｓＰコンタクト層２２を形成し、その上にｎ側電極４８を設けている。ｐ−ＩｎＰクラッド層２６ａ、２６ｂの上面にはそれぞれｐ+ −ＩｎＧａＡｓＰコンタクト層３０ａ、３０ｂを形成し、ｐ+ −ＩｎＧａＡｓＰコンタクト層３０ｂおよび第２絶縁層４４の上面、並びに第１絶縁層４２の上面にはそれぞれパッシベーション層４６ａおよび４６ｂが設けられている。第２コンタクト層３０ａとパッシベーション層４６ｂ上にｐ側電極５０が設けられている。この構成例の電極として、ｎ側電極４８には、ｎ- −ＩｎＧａＡｓＰコンタクト層２２の表面からＡｕ−Ｇｅ−Ｎｉ（ＡｕとＧｅとＮｉの合金）、Ｔｉ−Ｐｔ（ＴｉとＰｔの合金）、Ａｕの三層を順次に積層したものが用いられ、ｐ側電極５０には、ｐ+ −ＩｎＧａＡｓＰコンタクト層３０ａの表面からＡｕ−Ｚｎ（ＡｕとＺｎの合金）、Ｔｉ−Ｐｔ、Ａｕの三層を順次に積層したものが用いられる。パッシベーション層４６ａおよび４６ｂにはＳｉＯ2 を用いて絶縁保護層としている。
【００２１】
＜第１の製造方法＞
この図１の（Ａ）の構成例の製造方法（第１の製造方法）について、図６および図７を参照して説明する。先ず、プレーナ電極型半導体光素子の製造に当たり、下地の上側の全面に、この下地とは反対側の面に第１の上面と第１の上面よりも低い第２の上面とを設けた第１クラッド層を形成する工程について説明する。
【００２２】
最初に、下地としてＦｅ−ＩｎＰ基板１０を用い、このＦｅ−ＩｎＰ基板１０の上側の全面に、第１クラッド層（ｎ−ＩｎＰ層）１２および第１コンタクト層（ｎ- −ＩｎＧａＡｓＰ層）１４を下地側から順次に堆積させる（図６の（Ａ））。この堆積工程には、例えば、ＭＯＶＰＥ（有機金属エピタキシャル成長）等の結晶成長法が用いられる。次に、ｎ- −ＩｎＧａＡｓＰ層１４の上面に光導波層の形成予定領域１８を画成してこの予定領域１８を開口部とする第１マスク１６を形成する（図６の（Ｂ））。先ず、ｎ- −ＩｎＧａＡｓＰ層１４の上面にＳｉＯ2 を蒸着する。後に形成される光導波層の上側のｎ- −ＩｎＧａＡｓＰ層１４の上面（図６の（Ｂ）に示される領域１８。）を開口部とするマスクパターンをフォトリソグラフィとエッチングによって形成する。
【００２３】
次に、この第１マスク１６を用い、ｎ- −ＩｎＧａＡｓＰ層１４からｎ−ＩｎＰ層１２のＦｅ−ＩｎＰ基板１０に達しない深さまでエッチングを行う（図６の（Ｃ））。このエッチング工程には、例えば、Ｃｌ2 、Ａｒ+ ガスを使用したドライエッチングが用いられる。また、ウエットエッチングでもよく、エッチャントとして塩酸系または硫酸系のものを用いて行えば良い。このエッチング工程によって、ｎ−ＩｎＰ層１２には、ｎ- −ＩｎＧａＡｓＰ層１４との境界面である第１の上面２４ａより低位の第２の上面２４ｂが形成される（図６の（Ｃ））。この工程によって成形を受けて、ｎ−ＩｎＰ層１２は高低の段差を有するｎ−ＩｎＰ層２０となり、ｎ- −ＩｎＧａＡｓＰ層１４はその残存層としてｎ- −ＩｎＧａＡｓＰ層２２となる。
【００２４】
この構成例は、下地として半絶縁性を示すＦｅ−ＩｎＰ基板１０を用いているのでエッチングの深さはＦｅ−ＩｎＰ基板１０に達しない深さとした。下地として、絶縁性の基板、または第１クラッド層と同じ導電型の基板を用いる場合には、このエッチングの深さは基板に達していてもよい。
【００２５】
次に、第２の上面２４ｂに光導波層および第２クラッド層を第１クラッド層２０側から順次に堆積させる。
【００２６】
この例では、第２の上面２４ｂにＩｎＧａＡｓＰ層（光導波層）２６、ｐ−ＩｎＰ層（第２クラッド層）２８およびｐ+ −ＩｎＧａＡｓＰ層（第２コンタクト層）３０を第１クラッド層２０側から順次に堆積させる（図６の（Ｄ））。この結晶成長工程には、ＭＯＶＰＥ法等が用いられる。この結晶成長工程は第１マスク１６を用いて行われる。また、表面の凹凸を解消するために、ｐ−ＩｎＰ層２８の上面はｎ−ＩｎＰ層２０の高位側の上面２４ａと同じ高さとし、ｐ+ −ＩｎＧａＡｓＰ層３０の上面はｎ- −ＩｎＧａＡｓＰ層２２の上面と同じ高さとなるようにするのが良い。
【００２７】
次に、第１クラッド層２０と第２クラッド層２８との間に両者を絶縁するための第１絶縁層を形成する工程、および第１クラッド層２０と相俟って第２クラッド層２８のストライプ幅を決めるための第２絶縁層を第２クラッド層２８の表面から少なくとも光導波層２６に達する深さまで形成する工程について説明する。そのために先ず、第１マスク１６を除去し、第１および第２コンタクト層２２および３０の上面に、第１クラッド層２０と第２クラッド層２８の境界部を含み光導波方向（図７の紙面に垂直な方向。）に平行である第１領域３２およびこの第１領域３２に平行な第２コンタクト層３０の上面の第２領域３４が開口部である第２マスク３６ａ、３６ｂおよび３６ｃを形成する（図７の（Ａ））。ＳｉＯ2 の第１マスクパターン１６の除去にはフッ化酸素系のエッチャントが用いられる。第２マスク３６ａ、３６ｂおよび３６ｃは第１マスク１６と同様にＳｉＯ2 で形成する。第１コンタクト層２２の上面に第２マスク３６ａ、第２コンタクト層３０の上面に第２マスク３６ｂが形成され、第２マスク３６ａおよび３６ｂ間は光導波方向に一定の幅で離間しており、この帯状（ストライプ状）の離間部分が第１領域３２である。また、第２コンタクト層３０の上面に第２マスク３６ｂに対して、第２マスク３６ａとは反対側に第２マスク３６ｃが形成されている。同様に、第２マスク３６ｂおよび３６ｃ間は光導波方向に一定の幅で離間しており、この帯状（ストライプ状）の離間部分が第２領域３４である。
【００２８】
次に、第２マスク３６ａ、３６ｂおよび３６ｃを用いて前記第１および第２領域３２および３４のそれぞれに、第１および第２コンタクト層２２および３０の表面から少なくとも光導波層２６に達する深さ（但し、Ｆｅ−ＩｎＰ基板１０に達しない深さとする。）にまでエッチングを施して第１および第２の二つの溝３８および４０を形成する（図７の（Ｂ））。これらの第１溝３８および第２溝４０を、例えば、臭化水素系のエッチャントを用いたエッチングによって形成する。この例では、このエッチングによって、第１領域３２に第１溝３８、および第２領域３４に第２溝４０を同じ深さで形成する。但し、その深さは前述の通りである。また、第２溝４０の形成によって、第２クラッド層２８、第２コンタクト層３０および光導波層２６のそれぞれが二つの領域に分断される（これら分断された領域それぞれを第２クラッド層２８ａおよび２８ｂとし、第２コンタクト層３０ａおよび３０ｂとし、光導波層２６ａおよび２６ｂと称する（図７の（Ｂ））。）。
【００２９】
そして、次に、両溝３８および４０を絶縁性材料で埋め込んで第１および第２絶縁層４２および４４を形成する（図７の（Ｃ））。この埋め込み工程は、第２マスク３６ａ、３６ｂおよび３６ｃを用いて第１溝３８に第１絶縁層４２を形成し、第２溝４０に第２絶縁層４４が形成される。これらの第１および第２絶縁層４２および４４は、絶縁性材料として高抵抗半導体等を用いる場合にはＭＯＶＰＥ法等によって形成する。また、絶縁性材料としてポリイミド等の樹脂材料を用いる場合には、液体状態の材料を用いてスピンコーティング法等によって形成する。
【００３０】
最後に、パッシベーション層（ＳｉＯ2 層）と電極が形成される（図７の（Ｄ））。パッシベーション層４６ａは第１絶縁層４２の上面に形成され、およびパッシベーション層４６ｂは第２絶縁層４４の上面と第２コンタクト層３０ｂの上面に形成される。そして、第１コンタクト層２２の上面に第１電極４８が形成され、第２コンタクト層３０ａおよびパッシベーション層４６ｂの上面に第２電極５０が形成される。パッシベーション層４６ｂは、第２電極５０および第２コンタクト層３０ｂ間を電気的に分離している。この後は、基板裏面のエッチング、劈開、端面のコーティングを施してチップを形成する。
【００３１】
上述した製造工程において、特に、基板からの不純物が上側の各層に拡散して導電型に影響を与える場合がある。この不純物拡散を防止するための中間層を、基板１０および第１クラッド層２０間に挿入してもよい。また、基板裏面に金属を蒸着し、この金属面をボンディング面として用いることもできる。
【００３２】
＜第２の構成例＞
図１の（Ｂ）は、この発明の光素子の別の構成例（第２の構成例）の構造を示す斜視図である。この構成例において図１の（Ａ）に示した構成例との相違は、第１クラッド層が二つの層から構成されている点である。Ｆｅ−ＩｎＰ基板１０の上面側の全面に設けられているのがｎ−ＩｎＰクラッド層２０である。このｎ−ＩｎＰクラッド層２０、第１絶縁層４２およびｎ- −ＩｎＧａＡｓＰコンタクト層２２に接して囲まれて設けられているのが半導体層５６である。この半導体層５６は第１クラッド層２０と同じ導電型の半導体層であり、例えば、第１クラッド層と同じｎ−ＩｎＰを用いてもよい。
【００３３】
このように、第１クラッド層が二層になることにより次に説明するように図１の（Ａ）の構成例と製造工程に違いが生じる。
【００３４】
＜第２の製造方法＞
この図１の（Ｂ）の構成例の製造工程（第２の製造方法）について、図８および図９を参照して説明する。先ず、この製造工程においては、下地の上側の全面に、第１クラッド層、光導波層および第２クラッド層を下地側から順次に堆積させる。
【００３５】
下地としてＦｅ−ＩｎＰ基板１０を用い、この基板の上側の全面に、ｎ−ＩｎＰ層（第１クラッド層）１２、ＩｎＧａＡｓＰ層（光導波層）５２、ｐ−ＩｎＰ層（第２クラッド層）５４およびｐ+ −ＩｎＧａＡｓＰ層（第２コンタクト層）６８を基板側から順次に堆積させる（図８の（Ａ））。
【００３６】
次の工程で、光導波層５２の上面よりも低い位置で第１クラッド層２０の上面が露出面となるように形成する。そのため、ｎ−ＩｎＰ層１２の上面に形成すべき光導波層５２の予定領域１８を定めてこのｎ−ＩｎＰ層１２の上面の予定領域１８に対応する領域を覆う第１マスク１６を形成する（図８の（Ｂ））。
【００３７】
続いて、第１マスク１６を用いてｐ+ −ＩｎＧａＡｓＰ層６８の表面から少なくともｎ−ＩｎＰ層１２に達する深さ（但し、基板１０に達しない深さとする。）にまでエッチングを施す（図８の（Ｃ））。
【００３８】
上述の工程によって、ｎ−ＩｎＰ層１２の残存部分が第１クラッド層２０となり、ＩｎＧａＡｓＰ層５２の残存部が光導波層２６となり、ｐ−ＩｎＰ層５４の残存部が第２クラッド層２８となり、ｐ+ −ＩｎＧａＡｓＰ層６８の残存部分が第２コンタクト層３０となる。そして、第１クラッド層２０の露出面２４が、光導波層２６の上面より低い位置に形成される。
【００３９】
次に、第１クラッド層２０の露出面２４に、表面が少なくとも光導波層２６の上面より高位置にある第１クラッド層２０と同じ導電型の半導体層５６を形成する（図８の（Ｄ））。この図示例では、半導体層５６の表面と第２クラッド層２８の表面とを同じ高さにしてある。また、半導体層５６の上面には第１クラッド層２０と同じ導電型の第１コンタクト層（ｎ- −ＩｎＧａＡｓＰ層）２２が形成される。
【００４０】
次に、半導体層５６と第２クラッド層２８との間に両者を絶縁するための第１絶縁層を形成し、および第１クラッド層２０と相俟って第２クラッド層２８のストライプ幅を決めるための第２絶縁層を第２クラッド層２８の表面から少なくとも光導波層２６に達する深さまで形成する（図９の（Ａ）〜（Ｃ））。
【００４１】
そのため、先ず、第１マスク１６を除去し、第１および第２コンタクト層２２および３０の上面に第２マスク３６ａ、３６ｂおよび３６ｃを形成する。この第２マスクは、半導体層５６および第２クラッド層２８間の境界すなわち接続部を含み光導波方向（図９の紙面に垂直な方向。）に同一の幅で帯状（ストライプ状）に延在する第１領域３２およびこの第１領域３２に平行であって同一の幅で帯状（ストライプ状）に延在する第２領域３４のそれぞれがを開口部として具えている（図９の（Ａ））。
【００４２】
第２マスク３６ａ、３６ｂおよび３６ｃを用いて第１および第２領域３２および３４のそれぞれに露出している部分に対しエッチングを行い、このエッチングを第１および第２コンタクト層２２および３０の表面から少なくとも光導波層２６に達する深さ（但し、基板１０に達しない深さとする。）まで行って二つの第１および第２溝３８および４０を形成する（図９の（Ｂ））。
【００４３】
これら両溝３８および４０を絶縁性材料で埋め込み、第１および第２絶縁層４２および４４を形成する（図９の（Ｃ））。
【００４４】
最後に、第１の製造方法と同様に、第２マスク３６ａ、３６ｂおよび３６ｃを除去して、パッシベーション層４６ａおよび４６ｂおよび電極４８および５０を設ける（図９の（Ｄ））。
【００４５】
上述の図１の（Ａ）および（Ｂ）に示した第１および第２の構成例は、従来の構造で問題であったクラッド層を介する寄生容量が小さい。近来の高速動作を行うシステムに用いる半導体素子としては寄生容量が低減されていることが必要である。従来のプレーナ電極型半導体光素子の寄生容量を評価するために、従来のプレーナ電極型半導体光素子の構造として次のモデルを仮定する。ＩｎＧａＡｓＰ光導波層は、その上面および下面の全面に設けられたＩｎＰ高抵抗層で上下を挟まれ、このＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ積層体の両側面がｎ−ＩｎＰクラッド層およびｐ−ＩｎＰクラッド層で挟まれた構造である。二つの各々の高抵抗層の幅Ｗ（両クラッド層間の間隔長）を１μｍとし、光導波方向の長さＬを３５０μｍ、膜厚ｄ1 を１μｍとすれば、クラッド層を介した容量Ｃ1 は、次式で表される。
【００４６】
Ｃ1 ＝２ε0 εS Ｌｄ1 ／Ｗ＝０．１１２≒０．１（ｐＦ）
ここで、ε0 は真空誘電率であり、８．８５４×１０12（Ｆ／ｍ）とし、εS はＩｎＰ高抵抗層の比誘電率であり、これを１２とした。一方、光導波層の容量Ｃ2 は、比誘電率εS がクラッド層と同一であるとし、膜厚ｄ2 を０．２μｍとすることにより、
Ｃ2 ＝ε0 εS Ｌｄ2 ／Ｗ＝０．００７４（ｐＦ）
と計算される。Ｃ2 と比べるとＣ1 は無視できない容量であることが理解される。このように、従来のプレーナ電極型半導体光素子の両クラッド層間には、光導波層のサイズに依存する層が挿入されてしまう構造であり、この層に起因する寄生容量が問題であった。
【００４７】
これに対して、この第１および第２の構成例に示したように、この発明のプレーナ電極型半導体光素子の構造は、両クラッド層（ｎ−ＩｎＰ層２０、ｐ−ＩｎＰ層２８）間が絶縁層（第１絶縁層４２）によって絶縁されている構造である。よって、クラッド層間に発生する寄生容量は光導波層２６ａのサイズには関係なく絶縁層のサイズおよび誘電率に依存する。容量を低減させるためにはこの幅が大きいことが望ましいが、第１絶縁層４２の下側の第１クラッド層２０部分が増大してしまうことによりこの部分の抵抗が増大してしまう。この構成例の第１絶縁層４２の幅（両クラッド層間の間隔長）は１０μｍ程度としている。
【００４８】
また、この構成例を発光素子として用いるときには、光導波層に順方向のバイアス電圧を印加して電流を注入するが、この漏れ電流が非常に小さい構造である。従って、レーザ特性は向上する。また、この構成例を光変調器として用いるときには、光導波層に逆方向のバイアス電圧を印加して電界を形成するが、光導波層に均一に電圧を印加できるので、この電界の強度を大きくできる。
【００４９】
上述に示した構造にしたことにより、この構造の製造方法に当たっては、従来のように光導波層を含むメサストライプの両側面を別々のエッチング工程によって行うことを必要としない。従って、エッチングに用いる二つのマスクの軸合わせを行う必要がなくメサストライプの幅を光導波方向に沿って一定にできる。よって、製造工程の簡略化、特性の均一化および歩留の向上が実現される。また、前述した第１の製造方法と第２の製造方法とを比べた場合、第１の製造方法の方が結晶成長による熱処理工程が１回少ないので光導波層への不純物の拡散が少ない。
【００５０】
図２は、第１および第２の構成例の変形例の構造を示す斜視図である。図１の（Ａ）の変形例が図２の（Ａ）の構成例であり、図１の（Ｂ）の変形例が図２の（Ｂ）の構成例である。図２に示されるように、この例では、第２絶縁層４４はＩｎＧａＡｓＰ光導波層２６に接しているが二つの領域に分断していない。このように、第２絶縁層４４は少なくともＩｎＧａＡｓＰ光導波層２６に接していればよい。また、第１絶縁層４２は、ｎ−ＩｎＰクラッド層２０およびｐ−ＩｎＰクラッド層２８ａ間を電気的に分離し、ｎ- −ＩｎＧａＡｓＰコンタクト層２２およびｐ+ −ＩｎＧａＡｓＰコンタクト層３０ａ間を電気的に分離していればよい。この変形例は第１の構成例と同様の効果を奏する。尚、この第１の構成例の変形例は、第１の製造方法を用いて作成できる。
【００５１】
＜第３および第４の構成例＞
図３は、この発明の光素子の第３および第４の構成例の構造を示す斜視図である。尚、第１および第２の構成例との相違のみを説明する。図３の（Ａ）が第３の構成例を示しおよび図３の（Ｂ）が第４の構成例を示しており、図１の（Ａ）および（Ｂ）にそれぞれ対応されて示されている。図３の各図に示されるように、第１および第２の構成例との相違は、第２絶縁層４４が第１絶縁層４２よりも深く形成されていることであり下地であるＦｅ−ＩｎＰ基板１０に接して設けられている（但し、第１絶縁層４２は基板１０に接していない。）。この第３および第４の構成例は、第２絶縁層４４がＦｅ−ＩｎＰ基板１０に接し、ｎ−ＩｎＰクラッド層２０を分断する構成である（分断されたｎ−ＩｎＰ層（第１クラッド層）に２０ａ、２０ｂの記号を付して称する。）。この構成によって、第１クラッド層２０ａおよび２０ｂ間は電気的に分離されている。よって、第１クラッド層２０ｂおよび第２電極間５０間に形成されていた寄生容量を消去できる。
【００５２】
＜第３の製造方法＞
この第４の構成例（図３の（Ｂ）の構成例）の製造工程（第３の製造方法）について図１０および図１１を参照して説明する。また、半導体層５６および第１コンタクト層２２を第１クラッド層２０の露出面に堆積させるまでの工程は、第２の製造方法の工程（ａ）〜（ｄ）（図８の（Ａ）〜（Ｄ））と同様であるので重複説明を避けるためその説明を省略する。従って、先ず、第１マスク１６を除去し、第１および第２コンタクト層２２および３０の上面に、半導体層５６および第２クラッド層２８間の接続部を含み光導波方向（図１０の紙面に垂直な方向。）に平行である第１領域３２および第１領域３２に平行な第２コンタクト層３０の上面の第２領域３４が開口部である第２マスク３６ａ、３６ｂおよび３６ｃを形成する工程について説明する。
【００５３】
最初に、第１マスク１６を除去して、第１または第２コンタクト層２２および３０の上面に、第２領域３２が開口部である第３マスク５８ａおよび５８ｂを形成する（図１０の（Ａ））。第３マスク５８ａは第１コンタクト層２２および第２コンタクト層３０の上面に形成しており、第２コンタクト層３０の上面にはこのマスク５８ａとは第２領域３２である開口部を隔てて第３マスク５８ｂが形成される。
【００５４】
次に、第３マスク５８ａおよび５８ｂを用いて、第１クラッド層２０の厚さ（基板１０の上面および光導波層２６の下面間の厚さ）程度の深さのエッチングを開口部３２に露出している第２コンタクト層３０の表面から施して第３溝６０を形成する（図１０の（Ｂ））。このエッチングによって、第２コンタクト層３０が二つの領域に分断されて第２コンタクト層３０ａおよび３０ｂが形成されている。
【００５５】
次に、第３マスク５８ａおよび５８ｂの第１領域３２に開口部を設けて第２マスク３６ａ、３６ｂおよび３６ｃを形成する（図１０の（Ｃ））。ここでは、フォトリソグラフィおよびエッチンングを用いて第１領域３２に開口部を形成する。
【００５６】
以下の工程は、第２の製造方法の工程（図９の（Ｂ）、（Ｃ）および（Ｄ）に示した工程）と同様にして行われる。但し、エッチングの深さに注意する。
【００５７】
先ず、第２マスク３６ａ、３６ｂおよび３６ｃを用いて第１および第２領域３２および３４の両者にエッチングを施す。この場合、第１領域の開口部３２では第１コンタクト層２２の表面からエッチングが開始し、第２領域の開口部３４では第３溝６０の表面からエッチングを開始する。このエッチングにより、第１領域３２に形成される第１溝３８の深さを第１コンタクト層２２の表面から少なくとも光導波層２６に達する深さ（但し、基板１０に達しない深さとする。）とし、第２領域３４に形成される第２溝４０の深さを第２コンタクト層３０ａおよび３０ｂの表面から少なくとも基板１０に達する深さとして第１および第２溝３８および４０を形成することができる（図１１の（Ａ））。このように、第１溝３８は基板１０に達しない深さに形成され、第２溝４０は基板１０に達するように形成される。
【００５８】
次に、これら第１および第２溝３８および４０に絶縁性材料を埋め込んで、第１および第２絶縁層４２および４４を形成し（図１１の（Ｂ））、第２マスク３６ａ、３６ｂおよび３６ｃを除去してパッシベーション層４６ａおよび４６ｂと、電極４８および５０とを形成する（図１１の（Ｃ））。
【００５９】
以上、説明した通り、この第３の製造方法は、予め、第２領域３４に小さな第３溝６０を形成しておき、次に、第１および第２領域に同時にエッチングを施して深さの異なる第１および第２溝３８および４０を形成し、これら溝に同時に絶縁材料を埋め込んで第１および第２絶縁層４２および４４を形成できる。尚、図３の（Ａ）の構成例の製造工程については、第１の製造方法および第３の製造方法から容易に理解できるので省略する。
【００６０】
上述した第３および第４の構成例によれば次のような効果が得られる。第１および第２の構成例（図１の（Ａ）および（Ｂ））においては、両クラッド層間の寄生容量を低減することに成功したが、第２絶縁層４４の光導波層２６ａとは反対側の側面に設けられている光導波層２６ｂ、第２クラッド層２８ｂおよびｐ+ −ＩｎＧａＡｓＰ層３０ｂを介する容量が形成されていた。これに対し図３の（Ａ）および（Ｂ）に示した第３および第４の構成例では、第２絶縁層４４を基板１０に接して設けることにより第１クラッド層２０を第１クラッド層２０ａおよび２０ｂの二領域に分断し、光導波層２６ｂに接する第１クラッド層２０ｂを第１電極から絶縁して容量が形成されないようにした。従って、この構成によって電極間の容量を非常に小さくすることが可能である。
【００６１】
＜第５および第６の構成例＞
図４は、この発明の光素子の第５および第６の構成例の構造を示す斜視図である。尚、第１、第３および第４の構成例との相違のみを説明する。図４の（Ａ）、（Ｂ）がそれぞれ図１の（Ａ）、（Ｂ）または図３の（Ａ）、（Ｂ）に対応されて示されている。この第５および第６の構成例も第３および第４の構成例と同様に第２絶縁層４４がＦｅ−ＩｎＰ基板１０に接している構成である。しかし、この場合には、第１絶縁層４２と第２絶縁層４４は同じ深さに形成されており、Ｆｅ−ＩｎＰ基板１０の第２絶縁層４４の下側に帯状（ストライプ状）の凸状部（突条部）６２を設けることによってこれら第２絶縁層４４および基板１０の凸状部６２とを接合している。第３構成例〜第６構成例は共に、第２絶縁層４４がＦｅ−ＩｎＰ基板１０に接し、ｎ−ＩｎＰクラッド層２０を分断する構成である（分断されたｎ−ＩｎＰクラッド層に２０ａおよび２０ｂの記号を付して称する。）。前述したように、これらの構成によれば、第１および第２の構成例に比べて電極間容量が減少する。
【００６２】
＜第４の製造方法＞
次に、図４の（Ｂ）の第６の構成例の構造の製造工程（第４の製造方法）について、図１２および図１３を参照して説明する。先ず、下地であるＦｅ−ＩｎＰ基板１０の上面にエッチングによって光導波方向（図１２の紙面に垂直な方向。）に平行な凸状部６２を形成する（図１２の（Ａ））。後の工程は、第２の製造方法と同様にして行えばよい（図１２の（Ｂ）〜（Ｄ）および図１３の（Ａ）〜（Ｅ））。但し、ｎ−ＩｎＰ層１２はその表面が平坦となるように形成し、さらに、第２の製造方法の工程においてエッチングによって形成される第１および第２溝３８および４０の深さに注意する（図１３の（Ｃ））。第１の溝３８は基板１０に達しない深さとし、第２の溝４０は基板１０の凸状部６２に接する深さとなるように形成する。この第４の製造方法によれば、第１および第２溝３８および４０の深さは両者共に等しい深さであるが、予め、基板１０に凸状部６２を形成しておくことによって、第１溝３８は基板１０に達しないが第２溝４０がこの基板１０の凸状部６２に達する。
【００６３】
この第５および第６の構成例の構造からは、第３および第４の構成例と同様の効果がもたらされる。製造工程においては、第１絶縁層４２および第２絶縁層４４の両者の深さが同じであるので、これらを形成するためのエッチング工程が簡単になる。従って、第４の製造方法によれば、製造工程プロセスの安定度の向上が図れる。
【００６４】
＜第７および第８の構成例＞
図５の（Ａ）および（Ｂ）は、この発明の光素子の第７および第８の構成例の構造をそれぞれ示す斜視図である。第７および第８の構成例は、光導波方向に集積化を行う場合の構成例である。同一基板上に光導波方向に複数段の半導体光素子を集積する例として、例えば、発振周波数を可変にするために活性領域に位相調整領域やＤＢＲ領域（分布反射器）を付加する例がある。また、ＤＦＢレーザ（分布帰還型レーザ）のように電流注入を多電極構造にして行う例のように、複数の電極を有する場合もある。集積化の光素子の組合せ例として、光変調器／半導体レーザ、導波路型フォトダイオード／光変調器、半導体レーザ／過飽和吸収器、半導体レーザ／光変調器／過飽和吸収器、半導体レーザ／光増幅器、波長変換器／光変調器、半導体レーザ／導波路型フォトダイオード等（組合せの様子を／で表した。）の各例がある。また、光導波方向だけでなくアレイ状に集積化される例もある。さらに、曲がり導波路、テーパ導波路、光結合器などを用いて集積化を行う例もある。これらの構成例を多電極素子と呼ぶこともある。
【００６５】
これらの多電極素子においては、上述した第４〜第６の構成例で示した絶縁層は、電極間の寄生容量の低減の目的のみならず、積極的に所望の電極間を絶縁する目的で用いられている。第７の構成例は、第３および第４の構成例を光素子の集積化に応用した例である。また、第８の構成例は、第５および第６の構成例を光素子の集積化に応用した例である。
【００６６】
図５の各構成例は共に光導波方向に垂直な方向であって下地面と平行な方向に基板１０と接して第３絶縁層６４を設けてある。この第３絶縁層６４は第２絶縁層４４とつながっており、第２絶縁層４４と同じ材料で形成してある。この第３絶縁層６４によって、ｐ側電極側の各層２０ｂ、２６ｂ、２８ｂ、３０ｂおよび４６ｂを電気的に二つの領域に分離している。従って、第３絶縁層６４を挟んだ第２電極５０および第３電極６６間は、電気的に分離している。
【００６７】
第７の構成例（図５の（Ａ））は、第１絶縁層４２に比べて第２および第３絶縁層４４および６４が深く形成されており、これら第２および第３絶縁層４４および６４が基板１０と接している構成である。
【００６８】
また、第８の構成例（図５の（Ｂ））は、基板１０の上面に帯状すなわちストライプ状の凸状部（突条部）６２ａおよび６２ｂがＴ字形状に交差して形成されており、これらの凸状部６２ａおよび６２ｂが第２および第３絶縁層４４および６４に接している構成である。
【００６９】
＜第５の製造方法＞
これら第７の構成例の製造工程（第５の製造方法）について説明する。先ず、図５の（Ａ）の構成例の製造工程について図１４および図１５の斜視図を参照して説明する。この製造工程は第２の製造方法の技術を用いて行われる。また、第３の製造工程に類似する工程もあるので図１０および図１１を、図１４および図１５の光導波方向（図１４の（Ａ）に示した矢印ａの方向。）に垂直な方向に切って取って示した断面図（図１４の（Ａ）の露出面。）として比較参照して用いる。尚、半導体層５６および第１コンタクト層２２を第１クラッド層２０の露出面に堆積させるまでの工程は、第２の製造方法につき説明した図８の（Ａ）〜（Ｄ）の工程と同様であるので省略する。また、この構成例の光導波層は、前述と同様にＩｎＧａＡｓＰ層としている。製造工程の内、光導波層の結晶成長過程においては、その光導波層が属する素子の機能に合わせてバンドギャップ波長（従って、ＩｎＧａＡｓＰの組成）を変えた層をそれぞれの素子部に形成している。
【００７０】
先ず、第１マスク１６を除去し、第１および第２コンタクト層２２および３０の上面に、半導体層５６および第２クラッド層２８間の接続部を含み光導波方向に平行である第１領域３２および第１領域３２に平行な第２コンタクト層３０の上面の第２領域３４が開口部である第２マスク３６ａ、３６ｂ、３６ｃおよび３６ｄを形成する工程について説明する。第２の製造方法の図８の（Ｄ）で説明した工程に続けて以下の工程が行われる。
【００７１】
最初に、第１マスク１６を除去し、第２領域３２を開口部とする第３マスク５８ａ、５８ｂおよび５８ｃを第１および第２コンタクト層２２および３０の上面に形成する（図１０の（Ａ）の断面図および図１４の（Ａ）の斜視図）。この段階においては、第３マスク５８の第２領域３４が第２コンタクト層３０の上面において光導波方向に延在する部分と、この部分と直交しかつこの部分の中途からの分岐した部分とでＴ字形状として設けられている（図１４の（Ａ））。
【００７２】
次に、この第３マスク５８ａ、５８ｂおよび５８ｃを用いて、第２コンタクト層３０の第２領域３４に露出している面にエッチングを施し第３溝６０を形成する（図１０の（Ｂ）の断面図および図１４の（Ｂ）の斜視図）。第３溝６０の深さについては第３の製造方法の工程において既に説明した通りである。
【００７３】
次に、第３マスク５８ａの第１領域３２にエッチングによって開口を設け、第３マスク５８ａを二分して第２マスク３６ａおよび３６ｂが形成される（図１５の（Ａ））。第３マスク５８ｂおよび５８ｄは第２マスク３６ｃおよび３６ｄと称する。
【００７４】
次に、第２マスク３６ａ〜３６ｄを用いて、エッチングを行い、第１溝３８および第２溝４０ａおよび４０ｂが形成される（図１５の（Ｂ））。このエッチングの深さは第１溝３８は基板に接しないが、第２溝４０ａおよび４０ｂは基板１０に達する深さとする。第２溝４０ａは第１溝３８に平行に形成されており、第２溝４０ｂは第２溝４０ａに直交してこれとつながって設けられている。
【００７５】
次に、第２溝４０ｂを第２溝４０ａ側に延在して交わる部分の第２マスク３６ｂをエッチングによって除去し、第２マスク３６ｂを二分する分離領域７２を設ける（図１６の（Ａ））。第２マスク３６ｂは二分されて第２マスク３６ｂおよび３６ｅとなる。
【００７６】
次に、分離領域７２にエッチングを施し、第４溝７０を形成する（図１６の（Ｂ））。第４溝７０によって、第１コンタクト層３０ａおよび第２クラッド層２８ａは分離領域７２で分離される。
【００７７】
次に、第１溝３８、第２溝４０ａおよび４０ｂ、第４溝７０に絶縁性材料を成長させて第１、第２および第３絶縁層４２、４４および６４をそれぞれ形成する（図１７の（Ａ））。
【００７８】
そして、第２マスク３６ａ〜３６ｅを取り除き、パッシベーション層４６ａおよび４６ｂを形成し、第１、第２および第３電極４８、５０および６６を形成する（図１７の（Ｂ））。
【００７９】
＜第６の製造方法＞
また、第８の構成例の作成に当たっては、予め基板１０の上面にエッチングを施して凸状部６２ａおよび６２ｂを形成する（図１８）。以下の工程は、第４の製造方法および第５の製造方法を利用して第８の構成例の構造が作成されることが理解される。
【００８０】
この第７および第８の構成例によれば、複数の電極間の電気的な絶縁特性が向上する。従って、異なる機能の光素子同士を集積化する際の電気的なクロストークをなくすことができる。この集積化技術を応用して数十［Ｇｂｐｓ］以上の超高速光通信システムを向上させることが可能である。
【００８１】
以上説明してきた実施の形態では、ＩｎＧａＡｓＰ系の半導体光素子について説明したが、これらの実施の形態は、これらの材料に限定されるものではない。また、結晶の面方位にも限定されない。光導波層としてＩｎＧａＡｓＰを用いたが、他の物質を用いても、別の構造としてもよく、例えば、光導波層として多重量子井戸構造を用いることも可能である。また、光導波層の近傍にグレーティング構造を付加することによって、シングルモード発振させたり、波長フィルタや結合導波路を付加して用いることもできることは言うまでもない。また、この実施の形態の製造工程においては、特にマスクとしてＳｉＯ2 を挙げたが、例えば、ＳｉＯx （ｘは任意の整数）やＳｉＮなどの誘電体を用いてもよい。また、基板１０の上面に中間層としてＩｎＧａＡｓＰなどのＩｎＰとエッチングレート差が大きい層を、エッチングストップ層として形成しておくことも可能である。
【００８２】
以上説明した通り、これらの実施の形態の構造によれば、先ず、寄生容量や電極容量が低減されるといった効果がもたらされる。また、漏れ電流の低減と印加電界強度の増大といった効果ももたらされる。これらに加えて、二つの電極が同一平面上にあるので、これらの電極面を熱伝導率の優れたサブキャリア（ヒートシンクともいう。）面に接してボンディングし、放熱特性を高めることができる。従って、放熱性の向上により、光導波層にキャリアが注入されたり掃出されたりする時間の熱による劣化が低減される。さらに、このマウント法によれば電極にワイヤを張る必要がなくなるので、ワイヤによるインダクタンスが無い。よって、高周波動作が可能である。また、この構成例においては、基板が発振光に対して透明であるので、このマウント法によって基板側から光導波層を観察することができ、導波路内の欠陥個所を光の散乱や反射から特定できる。
【００８３】
これらの実施の形態の製造方法によれば、従来のようなマスク合わせが不要であり、メサストライプの幅は光導波方向に沿って一定に形成できる。この結果、製造工程の簡略化や特性の均一化、および歩留の向上が実現される。
【００８４】
【発明の効果】
以上、説明した通り、この発明のプレーナ電極型半導体光素子によれば、メサストライプの両脇には第１および第２絶縁層が設けられ、これらの絶縁層によって、ストライプ幅が決定されている。これらの第１および第２絶縁層は、製造過程において同時に形成されるので、マスク合わせの不整合が起きず、光導波方向に沿ってストライプ幅を一定にすることができる。
【００８５】
また、この発明の構造によれば両クラッド層を介した電気容量が光導波層のサイズに依存しないので制御することが可能である。第１絶縁層を介する両クラッド層間の間隔長は広く取ることができるので第１および第２クラッド層間に形成される寄生容量は低減する。また、第１絶縁層のサイズとは別に両クラッド層間の光導波層の間隔を電子−正孔拡散長より十分小さくすることができるのでキャリアの注入効率が増加する。そして、この光導波層に電界を印加するときには、その電界強度は光導波層の膜厚に反比例するので印加電界を大きく取ることができるといった効果を奏する。
【００８６】
また、この発明のプレーナ電極型半導体光素子の製造方法によれば、この構造を形成するのに好適な方法であり、従来の製造工程に比べて簡略になるといった効果を奏する。
【図面の簡単な説明】
【図１】第１および第２の構成例の構造を示す図である。
【図２】第１および第２の構成例の変形例の構造を示す図である。
【図３】第３および第４の構成例の構造を示す図である。
【図４】第５および第６の構成例の構造を示す図である。
【図５】第７および第８の構成例の構造を示す図である。
【図６】第１の製造方法の説明に供する図（その１）である。
【図７】第１の製造方法の説明に供する図（その２）である。
【図８】第２の製造方法の説明に供する図（その１）である。
【図９】第２の製造方法の説明に供する図（その２）である。
【図１０】第３の製造方法の説明に供する図（その１）である。
【図１１】第３の製造方法の説明に供する図（その２）である。
【図１２】第４の製造方法の説明に供する図（その１）である。
【図１３】第４の製造方法の説明に供する図（その２）である。
【図１４】第５の製造方法の説明に供する図（その１）である。
【図１５】第５の製造方法の説明に供する図（その２）である。
【図１６】第５の製造方法の説明に供する図（その３）である。
【図１７】第５の製造方法の説明に供する図（その４）である。
【図１８】第６の製造方法の説明に供する図である。
【符号の説明】
１０：Ｆｅ−ＩｎＰ基板
１２、２０、２０ａ〜２０ｂ：ｎ−ＩｎＰ層
１４、２２：ｎ- −ＩｎＧａＡｓＰ層
１６：第１マスク
１８：予定領域
２４：露出面
２４ａ：第１の上面
２４ｂ：第２の上面
２６、２６ａ、２６ｂ、５２：ＩｎＧａＡｓＰ層（光導波層）
２８、２８ａ、２８ｂ、５４：ｐ−ＩｎＰ層
３０、３０ａ、３０ｂ、６８：ｐ+ −ＩｎＧａＡｓＰ層
３２：第１領域（開口部）
３４：第２領域（開口部）
３６ａ〜３６ｅ：第２マスク
３８：第１溝
４０、４０ａ、４０ｂ：第２溝
４２：第１絶縁層
４４：第２絶縁層
４６ａ、４６ｂ：パッシベーション層
４８：第１電極（ｎ側電極）
５０：第２電極（ｐ側電極）
５６：半導体層
５８ａ〜５８ｃ：第３マスク
６０：第３溝
６２、６２ａ、６２ｂ：凸状部
６４：第３絶縁層
６６：第３電極
７０：第４溝
７２：分離領域
Claims (10)
- 下地上に形成され、表面段差が設けられた第１クラッド層と、
該表面段差の低い側の面上に順次形成された光導波層と第２クラッド層とを含む積層と、
該積層の側面と前記表面段差の側面との境界領域に形成された、溝状の第１絶縁層と、
前記第２クラッド層を前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断するために前記積層内に設けられた、溝状の第２絶縁層と、
前記第１クラッド層に設けられた前記表面段差の高い側の面上に、該第１クラッド層と導通するように形成された第１電極と、
前記第２クラッド層の表面上に、前記第２クラッド層と導通し且つ前記第１電極と離間して形成された第２電極と、
を備えることを特徴とするプレーナ電極型半導体光素子。 - 請求項１に記載のプレーナ電極型半導体光素子において、前記第２絶縁層は前記下地に接して設けられていることを特徴とするプレーナ電極型半導体光素子。
- 請求項２に記載のプレーナ電極型半導体光素子において、前記他の領域の前記積層および前記第２電極を、前記第２絶縁層の延伸方向と直交する方向に電気的に分断するために、当該第２電極から前記下地にわたって形成された第３絶縁層を、少なくとも１個備えることを特徴とするプレーナ電極型半導体光素子。
- （ａ）下地上に、表面段差を有する第１クラッド層を形成する工程と、
（ｂ）該表面段差の低い側の面上に、光導波層と第２クラッド層とを順次堆積することにより、積層を形成する工程と、
（ｃ）該積層の側面と前記表面段差の側面との境界領域に、溝状の第１絶縁層を形成する工程と、
（ｄ）前記積層内に溝状の第２絶縁層を形成することにより、前記第２クラッド層を、前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断する工程と、
を含むことを特徴とするプレーナ電極型半導体光素子の製造方法。 - （ａ）下地上に、第１クラッド層と光導波層と第２クラッド層とを順次堆積することにより、積層を形成する工程と、
（ｂ）該積層の一部領域をエッチングすることにより、前記第１クラッド層を露出させる工程と、
（ｃ）前記第１クラッド層の露出面上に、該第１クラッド層と同じ導電型の半導体材料を用いて、前記光導波層の上面より高い位置まで半導体層を形成する工程と、
（ｄ）該半導体層の側面と前記第２クラッド層の側面との境界に、溝状の第１絶縁層を形成する工程と、
（ｅ）前記第２クラッド層を前記第１絶縁層に接する所定幅のメサストライプと他の領域とに分断するために、前記積層内に溝状の第２絶縁層を形成する工程と、
を含むことを特徴とするプレーナ電極型半導体光素子の製造方法。 - （ａ）下地上に、第１クラッド層と第１コンタクト層とを順次堆積する工程と、
（ｂ）該第１コンタクト層の上面に光導波層の形成予定領域を画成して該予定領域を開口部とする第１マスクを形成する工程と、
（ｃ）該第１マスクを用いたエッチングにより、前記開口部から前記第１クラッド層を露出させて、該第１クラッド層に表面段差を形成する工程と、
（ｄ）該表面段差の低い側の面上に、光導波層と第２クラッド層と第２コンタクト層とを順次堆積することにより積層を形成する工程と、
（ｅ）前記第１マスクを除去し、前記積層の側面と前記表面段差の側面との境界領域上に第１開口を有し且つ前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第２マスクを形成する工程と、
（ｆ）前記第２マスクを用いて、前記第１、第２開口のそれぞれから前記第１クラッド 層が露出する（但し、前記下地が露出しない）深さまでエッチングを行うことにより、第１、第２溝を形成する工程と、
（ｇ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程と、
を含むことを特徴とするプレーナ電極型半導体光素子の製造方法。 - （ａ）下地上に、第１クラッド層、光導波層、第２クラッド層および第２コンタクト層を順次堆積することにより、積層を形成する工程と、
（ｂ）前記第１コンタクト層の上面に光導波層の形成予定領域を画成して該第１コンタクト層の上面の該予定領域に第１マスクを形成する工程と、
（ｃ）該第１マスクを用いて前記積層をエッチングすることにより、前記第１クラッド層を露出させる工程と、
（ｄ）前記第１クラッド層の露出面に、該第１クラッド層と同じ導電型の半導体材料を前記光導波層の上面よりも高い位置まで堆積することにより半導体層を形成し、さらに、該半導体層の上面に第１コンタクト層を形成する工程と、
（ｅ）前記第１マスクを除去し、前記積層の側面と前記半導体層の側面との境界領域上に第１開口を有し且つ前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第２マスクを形成する工程と、
（ｆ）前記第２マスクを用いて、前記第１、第２開口のそれぞれから前記第１クラッド層が露出する（但し、前記下地が露出しない）深さまでエッチングを行うことにより、第１、第２溝を形成する工程と、
（ｇ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程と、
を含むことを特徴とするプレーナ電極型半導体光素子の製造方法。 - 請求項６または７に記載のプレーナ電極型半導体光素子の製造方法において、前記工程（ａ）の前工程として、前記下地の上面にエッチングによって光導波方向に平行な帯状の凸状部を形成する工程を追加し、前記工程（ｆ）に行うエッチンングは、該下地の凸状部に達する深さまで行うことを特徴とするプレーナ電極型半導体光素子の製造方法。
- （ａ）下地上に、第１クラッド層と第１コンタクト層とを順次堆積する工程と、
（ｂ）該第１コンタクト層の上面に光導波層の形成予定領域を画成して該予定領域を開口部とする第１マスクを形成する工程と、
（ｃ）該第１マスクを用いたエッチングにより、前記開口部から前記第１クラッド層を露出させて、該第１クラッド層に表面段差を形成する工程と、
（ｄ）該表面段差の低い側の面上に、光導波層と第２クラッド層と第２コンタクト層とを順次堆積することにより積層を形成する工程と、
（ｅ）前記第１マスクを除去し、前記第１および第２コンタクト層の上面の、前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第３マスクを形成する工程と、
（ｆ）前記第３マスクを用いて、前記第１クラッド層の厚さ（前記下地の上面および前記光導波層の下面間の厚さ）程度の深さのエッチングを前記第２開口に露出している前記第２コンタクト層の表面から施すことにより、第３溝を形成する工程と、
（ｇ）前記第３マスクの、前記積層の側面と前記表面段差の側面との境界領域上に第１開口を設けることにより、第２マスクを形成する工程と、
（ｈ）該第２マスクを用いて、前記第１開口から前記第１クラッド層が露出し（但し、前記下地が露出せず）且つ前記第２開口から前記下地が露出するまでエッチングを行うことにより、第１、第２溝を形成する工程と、
（ｉ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程と、
を含むことを特徴とするプレーナ電極型半導体光素子の製造方法。 - （ａ）下地上に、第１クラッド層、光導波層、第２クラッド層および第２コンタクト層を順次堆積することにより積層を形成する工程と、
（ｂ）前記第１コンタクト層の上面に光導波層の形成予定領域を画成して該第１コンタクト層の上面の該予定領域に第１マスクを形成する工程と、
（ｃ）該第１マスクを用いて前記積層をエッチングすることにより、前記第１クラッド層を露出させる工程と、
（ｄ）前記第１クラッド層の露出面に、該第１クラッド層と同じ導電型の半導体材料を前記光導波層の上面よりも高い位置まで堆積することにより半導体層を形成し、さらに、該半導体層の上面に第１コンタクト層を形成する工程と、
（ｅ）前記第１マスクを除去し、前記第１および第２コンタクト層の上面に、前記第２クラッド層を所定幅のメサストライプと他の領域とに分断する位置に第２開口を有する第３マスクを形成する工程と、
（ｆ）前記第３マスクを用いて、前記第１クラッド層の厚さ（前記下地の上面および前記光導波層の下面間の厚さ）程度の深さのエッチングを前記第２開口に露出している前記第２コンタクト層の表面から施すことにより、第３溝を形成する工程と、
（ｇ）前記第３マスクの、前記積層の側面と前記半導体層の側面との境界領域上に第１開口を設けることにより、第２マスクを形成する工程と、
（ｈ）該第２マスクを用いて、前記第１開口から前記第１クラッド層が露出し（但し、前記下地が露出せず）且つ前記第２開口から前記下地が露出するまでエッチングを行うことにより、第１、第２溝を形成する工程と、
（ｉ）該第１、第２溝に絶縁性材料を埋め込むことにより、第１、第２絶縁層を形成する工程と、
を含むことを特徴とするプレーナ電極型半導体光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32202995A JP3695812B2 (ja) | 1995-12-11 | 1995-12-11 | プレーナ電極型半導体光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32202995A JP3695812B2 (ja) | 1995-12-11 | 1995-12-11 | プレーナ電極型半導体光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162484A JPH09162484A (ja) | 1997-06-20 |
| JP3695812B2 true JP3695812B2 (ja) | 2005-09-14 |
Family
ID=18139137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32202995A Expired - Lifetime JP3695812B2 (ja) | 1995-12-11 | 1995-12-11 | プレーナ電極型半導体光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3695812B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3662402B2 (ja) * | 1997-11-07 | 2005-06-22 | 三菱電機株式会社 | 光半導体モジュール |
| JP2003264334A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体レーザ素子及び半導体レーザモジュール |
| JP2010287668A (ja) * | 2009-06-10 | 2010-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光変調器差動型半導体装置 |
| JP2010287669A (ja) * | 2009-06-10 | 2010-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ差動型半導体装置 |
| JP5569045B2 (ja) * | 2010-03-05 | 2014-08-13 | 富士通株式会社 | 光半導体装置の製造方法 |
| JP6939411B2 (ja) * | 2017-10-26 | 2021-09-22 | 日本電信電話株式会社 | 半導体光素子 |
-
1995
- 1995-12-11 JP JP32202995A patent/JP3695812B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162484A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111082314B (zh) | 一种半导体激光器及其制备方法 | |
| JP3941296B2 (ja) | 変調器と変調器付き半導体レーザ装置並びにその製造方法 | |
| CN1114977C (zh) | 选择区域外延制作电吸收调制分布反馈激光器的方法 | |
| JP2001142037A (ja) | 電界効果型光変調器および半導体光素子の製造方法 | |
| CN114284865B (zh) | 有源反馈分布式反馈激光器及其制作方法 | |
| US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
| US5912475A (en) | Optical semiconductor device with InP | |
| JP3695812B2 (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JPH03256386A (ja) | 半導体レーザ、その製造方法及び光通信システム | |
| CN115579735B (zh) | 一种单片集成二维dfb阵列芯片的制备方法 | |
| JP2012209489A (ja) | 光半導体素子及びその製造方法 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JP2001274510A (ja) | 導波路型光素子及びその製造方法 | |
| JP2002232079A (ja) | リッジ導波型光半導体素子およびその製造方法 | |
| JP2001044566A (ja) | 半導体レーザおよびその製造方法 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP2907234B2 (ja) | 半導体波長可変装置 | |
| US7016558B2 (en) | Integrated optical device and fabricating method thereof | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| JP2508332B2 (ja) | 集積型光変調器 | |
| CN113097861B (zh) | 一种量子级联激光器芯片及其制备方法 | |
| CN114678767A (zh) | 半导体光元件及其制造方法 | |
| EP0493125B1 (en) | Semiconductor laser device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |