JPH09162484A - プレーナ電極型半導体光素子及びその製造方法 - Google Patents

プレーナ電極型半導体光素子及びその製造方法

Info

Publication number
JPH09162484A
JPH09162484A JP32202995A JP32202995A JPH09162484A JP H09162484 A JPH09162484 A JP H09162484A JP 32202995 A JP32202995 A JP 32202995A JP 32202995 A JP32202995 A JP 32202995A JP H09162484 A JPH09162484 A JP H09162484A
Authority
JP
Japan
Prior art keywords
layer
optical waveguide
mask
forming
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32202995A
Other languages
English (en)
Other versions
JP3695812B2 (ja
Inventor
Mitsushi Yamada
光志 山田
Hitoshi Murai
仁 村井
Tatsuo Kunii
達夫 国井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP32202995A priority Critical patent/JP3695812B2/ja
Publication of JPH09162484A publication Critical patent/JPH09162484A/ja
Application granted granted Critical
Publication of JP3695812B2 publication Critical patent/JP3695812B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 両クラッド層間を介する寄生容量と電極間容
量の小いプレーナ電極型半導光素子を提供する。 【解決手段】 InP基板10上にn−InPクラッド
層20,n−InGaAsP層22,n側電極48の
層まで形成後、電極48をマスクして残りの領域を第2
の上面24bまでエッチングして段差を作る。次に下段
面(第2の上面24b)上にInGaAsP層(活性
層)26a,26b,P−InPクラッド層28a,2
8b,P−InGaAsP層30a,30bを形成
し、第1、第2の絶縁層42,44を埋め込むトレンチ
をエッチングで作り、絶縁層を埋め込んだ後、パッシベ
ーション層46a,46b,P側電極50を形成する。 【効果】 第1、第2の絶縁層が同時に形成されマスク
合わせが不要で、また第1絶縁層を介する両クラッド層
間の間隔長が長いため、ストライプ幅が一定で、寄生容
量や電極間容量の小さな半導体光素子が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、光通信システム
等に用いて好適なプレーナ電極型半導体光素子に関す
る。
【0002】
【従来の技術】半導体素子において、プレーナ電極型
(単にプレーナ型ともいう。)とは、基板の一方側の面
に二電極が設けられている構造であり、ほぼ同一平面上
に電極が設けられている。この構造は基板の裏側に一方
の電極を形成しおよびこの電極とは基板を挟んで反対側
の表面に他方の電極を形成する構造に比べ、寄生容量の
減少や素子設計、プロセスの容易化に有効な構造であ
る。半導体光素子においてもプレーナ電極型の構造は用
いられており、従来、例えば、文献1「特開平2−13
0984」または文献2「特開平3−12984」に開
示されているものがある。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
プレーナ電極型半導体光素子には以下のような問題点が
あった。
【0004】文献1に記載の半導体レーザ装置は、基板
の上面に設けられた光導波層(活性層)が、同じく基板
上面に設けられた二つのクラッド層に隣接して挟まれて
おり、それぞれのクラッド層の上面に電極が形成されて
いる構造である。このような構造では、光導波層を含む
メサ構造を形成してその両脇にそれぞれ別々の導電型の
クラッド層を埋め込み形成する。従って、先ず、メサス
トライプの一方の側面を露出させるためにエッチングを
施してクラッド層を埋め込み形成し、次に、他方の側面
を露出させて先のクラッド層とは異なる導電型のクラッ
ド層を埋め込み形成する。このようにメサストライプの
両脇を別々に分けてエッチングおよび埋め込み形成を行
うので、メサ形成用のマスクのアライメントにずれが生
じ易い。従って、ストライプ幅が光導波方向に沿って一
定にならないという問題があった。
【0005】また、光導波層の上面および下面にはそれ
ぞれ高抵抗層が設けられており、両クラッド層間のこれ
らの高抵抗層によって寄生容量が形成されてしまう構造
であった。この高抵抗層を介する寄生容量を低減させる
には、この高抵抗層のストライプ幅(両クラッド層間の
間隔長)は大きい方が良い。しかし、これらの高抵抗層
に相俟って光導波層のストライプ幅が決まってしまい、
正孔および電子の拡散長に比べて十分小さくすることが
できず、光導波層にキャリアを注入する場合、その注入
効率が低下するという問題があった。
【0006】従って、以上の問題点を解決する手段を有
するプレーナ電極型半導体光素子及びその製造方法の出
現が望まれていた。
【0007】
【課題を解決するための手段】この発明のプレーナ電極
型半導体光素子によれば、下地の上側に第1クラッド
層、第2クラッド層、光導波層、第1絶縁性埋め込み
層、第2絶縁性埋め込み層、第1電極および第2電極を
具えるプレーナ電極型半導体光素子であって、前述の第
1クラッド層、光導波層および第2クラッド層が下地側
から順次に堆積させて設けられており、前述の第1絶縁
層は第1および第2クラッド層を電気的に絶縁するため
にこれら第1および第2クラッド層間に設けられてお
り、さらに、第1絶縁層および第2絶縁層で少なくとも
前述の第2クラッド層のストライプ幅を決めてメサスト
ライプを形成するために、第2クラッド層の第2絶縁層
は、第1絶縁層とは反対側に第1絶縁層と対向して設け
られており、前述の第1電極は第1クラッド層と電気的
に導通する状態で設けられており、前述の第2電極は、
第1電極とは離間して、第2クラッド層の上側にこの第
2クラッド層と電気的に導通する状態で設けられている
ことを特徴とする。
【0008】この構造によれば、メサストライプの両脇
にはクラッド層ではなく絶縁層(第1および第2絶縁
層)が設けられている。従って、従来のように、メサス
トライプの各側面を露出させて各クラッド層を埋め込み
形成する必要がない。このため、エッチング製造過程に
伴うマスク合わせの不整合が起こらない。
【0009】また、この構造によれば、両クラッド層
(第1および第2クラッド層)間の光導波層の膜厚と、
両クラッド層間を絶縁するための高抵抗層(第1絶縁
層)のサイズとが互いに独立な構造である。従来のプレ
ーナ電極型半導体光素子の構造に比べて、高抵抗層を介
する両クラッド層間の間隔長を広くできるので両クラッ
ド層間に形成される寄生容量は低減する。また、高抵抗
層のサイズとは別に両クラッド層間の光導波層の間隔を
小さくすることができる。従って、この活性領域である
光導波層の膜厚を電子−正孔拡散長より十分小さくする
ことができるのでキャリアの注入効率が増加する。そし
て、この光導波層に電界を印加するときには、その電界
強度は光導波層の膜厚に反比例するので従来の構造に比
べて印加電界を大きく取ることができる。
【0010】このような構造は、以下に記載する製造方
法により作成することができる。この発明のプレーナ電
極型半導体光素子の製造方法によれば、プレーナ電極型
半導体光素子の製造に当たり、(a)下地の上側の全面
に、この下地とは反対側の面に第1の上面とこの第1の
上面よりも低い第2の上面とを設けた第1クラッド層を
形成する工程と、(b)この第2の上面に光導波層およ
び第2クラッド層を前述の第1クラッド層側から順次に
堆積させる工程と、(c)前述の第1クラッド層と第2
クラッド層との間に両者を絶縁するための第1絶縁層を
形成する工程と、(d)前述の第1クラッド層と相俟っ
て第2クラッド層のストライプ幅を決めるための第2絶
縁層を第2クラッド層の表面から少なくとも前述の光導
波層に達する深さまで形成する工程とを含むことを特徴
とする。
【0011】また、この発明の別のプレーナ電極型半導
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造に当たり、(a)下地の上側の全面に、第1
クラッド層、光導波層および第2クラッド層を下地側か
ら順次に堆積させる工程と、(b)この第2クラッド層
の表面よりも低い第1クラッド層の上面を形成する工程
と、(c)前述の第1クラッド層の上面に、表面が少な
くとも前述の光導波層の上面より高位置にある前述の第
1クラッド層と同じ導電型の半導体層を形成する工程
と、(d)この半導体層と前述の第2クラッド層との間
に両者を絶縁するための第1絶縁層を形成する工程と、
(e)前述の第1クラッド層と相俟って第2クラッド層
のストライプ幅を決めるための第2絶縁層を第2クラッ
ド層の表面から少なくとも前述の光導波層に達する深さ
まで形成する工程とを含むことを特徴とする。上記の製
造方法によれば、上述した構造を作成することができ
る。
【0012】さらに、この発明のプレーナ電極型半導体
光素子の製造方法によれば、プレーナ電極型半導体光素
子の製造に当たり、(a)下地の上側の全面に、第1ク
ラッド層および第1コンタクト層をこの下地側から順次
に堆積させる工程と、(b)この第1コンタクト層の上
面に光導波層の形成予定領域を画成してこの予定領域を
開口部とする第1マスクを形成する工程と、(c)この
第1マスクを用い、前述の第1コンタクト層から第1ク
ラッド層の前述の下地に達しない深さのエッチングを施
す工程と、(d)この第2の上面に光導波層、第2クラ
ッド層および第2コンタクト層を前述の第1クラッド層
側から順次に堆積させる工程と、(e)第1マスクを除
去し、第1および第2コンタクト層の上面に、前述の第
1クラッド層と第2クラッド層の境界部を含み光導波方
向に平行である第1領域およびこの第1領域に平行な第
2コンタクト層の上面の第2領域が開口部である第2マ
スクを形成する工程と、(f)前述の第2マスクを用い
て第1および第2領域のそれぞれに、第1および第2コ
ンタクト層の表面から少なくとも前述の光導波層に達す
る深さ(但し、下地に達しない深さとする。)にまでエ
ッチングを施して二つの第1および第2溝を形成する工
程と、(g)これら両溝を絶縁性材料で埋め込み、第1
および第2絶縁層を形成する工程とを含むことを特徴と
する。
【0013】また、この発明の別のプレーナ電極型半導
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造に当たり、(a)下地の上側の全面に、第1
クラッド層、光導波層、第2クラッド層および第2コン
タクト層を下地側から順次に堆積させる工程と、(b)
前述の第1コンタクト層の上面に光導波層の形成予定領
域を画成してこの第1コンタクト層の上面の予定領域に
第1マスクを形成する工程と、(c)第1マスクを用い
て前述の第1コンタクト層の表面から少なくとも前述の
第1クラッド層に達する深さ(但し、下地に達しない深
さとする。)のエッチングを施す工程と、(d)第1ク
ラッド層の上面に、表面が少なくとも前述の光導波層の
上面より高位置にある第1クラッド層と同じ導電型の半
導体層および第1コンタクト層を第1クラッド層の上面
側から順に堆積させる工程と、(e)第1マスクを除去
し、第1および第2コンタクト層の上面に、前述の半導
体層と第2クラッド層の境界部を含み光導波方向に平行
である第1領域および第1領域に平行な第2コンタクト
層の上面の第2領域が開口部である第2マスクを形成す
る工程と、(f)第2マスクを用いて第1および第2領
域のそれぞれに、第1および第2コンタクト層の表面か
ら少なくとも光導波層に達する深さ(但し、下地に達し
ない深さとする。)にまでエッチングを施して二つの第
1および第2溝を形成する工程と、(g)これら両溝を
絶縁性材料で埋め込み、第1および第2絶縁層を形成す
る工程とを含むことを特徴とする。
【0014】これらの製造方法によれば、先ず、第2ク
ラッド層を含むメサストライプの幅は、第1および第2
絶縁層の形成によって決定される。そして、従来のよう
に、メサストライプの両側面を二つのマスクを別々に用
いてエッチングを行い露出させる工程は不要であり、メ
サストライプの両脇を同時にエッチングして絶縁層を埋
め込み形成するのでマスク合わせの不整合が生じない。
【0015】また、この発明のプレーナ電極型半導体光
素子の製造方法によれば、プレーナ電極型半導体光素子
の製造に当たり、(a)下地の上側の全面に、第1クラ
ッド層および第1コンタクト層をこの下地側から順次に
堆積させる工程と、(b)先の第1コンタクト層の上面
に光導波層の形成予定領域を画成してこの予定領域を開
口部とする第1マスクを形成する工程と、(c)この第
1マスクを用い、前述の第1コンタクト層から第1クラ
ッド層の先の下地に達しない深さのエッチングを施す工
程と、(d)この第2の上面に光導波層、第2クラッド
層および第2コンタクト層を前述の第1クラッド層側か
ら順次に堆積させる工程と、(e)前述の第1マスクを
除去して、先の第1または第2コンタクト層の上面に、
前述の第2領域が開口部である第3マスクを形成する工
程と、(f)この第3マスクを用いて、前述の第1クラ
ッド層の厚さ(下地の上面および光導波層の下面間の厚
さ)程度の深さのエッチングを前述の開口部に露出して
いる前記第2コンタクト層の表面から施して第3溝を形
成する工程と、(g)前述の第3マスクの第1領域に開
口部を設けて第2マスクを形成する工程と、(h)この
第2マスクを用いて前述の第1および第2領域の両者に
エッチングを施し、この第1領域に形成される第1溝の
深さを先の第1コンタクト層の表面から少なくとも光導
波層に達する深さ(但し、下地に達しない深さとす
る。)とし、前述の第2領域に形成される第2溝の深さ
を先の第2コンタクト層の表面から少なくとも下地に達
する深さとして第1および第2溝を形成する工程と、
(i)これら両溝を絶縁性材料で埋め込み、第1および
第2絶縁層を形成する工程とを含むことを特徴とする。
【0016】また、この発明の別のプレーナ電極型半導
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造方法に当たり、(a)下地の上側の全面に、
第1クラッド層、光導波層、第2クラッド層および第2
コンタクト層を前記下地側から順次に堆積させる工程
と、(b)前述の第1コンタクト層の上面に光導波層の
形成予定領域を画成してこの第1コンタクト層の上面の
この予定領域に第1マスクを形成する工程と、(c)こ
の第1マスクを用いて前述の第1コンタクト層の表面か
ら少なくとも前述の第1クラッド層に達する深さ(但
し、下地に達しない深さとする。)のエッチングを施す
工程と、(d)前述の第1クラッド層の上面に、表面が
少なくとも前述の光導波層の上面より高位置にある前述
の第1クラッド層と同じ導電型の半導体層および第1コ
ンタクト層を先の第1クラッド層の上面側から順に堆積
させる工程と、(e)前述の第1マスクを除去して、前
述の第1または第2コンタクト層の上面に、先の第2領
域が開口部である第3マスクを形成する工程と、(f)
この第3マスクを用いて、前述の第1クラッド層の厚さ
(下地の上面および光導波層の下面間の厚さ)程度の深
さのエッチングを前述の開口部に露出している先の第2
コンタクト層の表面から施して第3溝を形成する工程
と、(g)この第3マスクの前述の第1領域に開口部を
設けて第2マスクを形成する工程と、(h)この第2マ
スクを用いて前述の第1および第2領域の両者にエッチ
ングを施し、この第1領域に形成される第1溝の深さを
前述の第1コンタクト層の表面から少なくとも前述の光
導波層に達する深さ(但し、下地に達しない深さとす
る。)とし、前述の第2領域に形成される第2溝の深さ
を先の第2コンタクト層の表面から少なくとも下地に達
する深さとして第1および第2溝を形成する工程と、
(i)これら両溝を絶縁性材料で埋め込み、第1および
第2絶縁層を形成する工程とを含むことを特徴とする。
【0017】上述の製造方法に従えば、効率良く、第2
絶縁層と下地が接している場合の構造を作成することが
できる。
【0018】
【発明の実施の形態】以下、図を参照して、この発明の
プレーナ電極型半導体光素子及びその製造方法について
説明する。尚、図は、この発明の構成が理解できる程度
に形状、大きさおよび配置関係が概略的に示されている
に過ぎず、また、以下に記載する条件、材質等は単なる
好適例に過ぎないので、この発明はこれらの実施の形態
例にのみ何等限定されるものではない。また、以下の図
に用いられている数字または記号は、同じ構成要素には
同一の数字または記号を付して示してある。
【0019】<第1の構成例>先ず、この発明の構造の
実施の形態の一例について説明する。図1は、第1の構
成例のプレーナ電極型半導体光素子の構造の説明に供す
る斜視図である。この実施の形態のプレーナ電極型半導
体光素子は、第1クラッド層、第2クラッド層、光導波
層、第1絶縁層および第2絶縁層を下地の上面に具えて
いる。図1の(A)に示す構成では、下地として半絶縁
性を示すFeをドープしたInP基板(Fe−InP基
板またはFe−InP半絶縁性半導体基板と称する。)
10を用いている。第1クラッド層を、高位側の第1の
上面24aおよび低位側の第2の上面24bを有する、
いわゆる高低の段差のあるn−InPクラッド層20と
し、この低位側の第2の上面24bに光導波層としてア
ンドープトInGaAsP光導波層(以下、略して、I
nGaAsP光導波層と称する。)26a、26bが形
成されている。そして、このInGaAsP光導波層2
6a、26bの上面に第2クラッド層としてそれぞれp
−InPクラッド層28a、28bが設けられている。
また、n−InPクラッド層20およびp−InPクラ
ッド層28a間を電気的に分離するために、第1絶縁層
42が設けられている。そして、第1絶縁層42と第2
絶縁層44と相俟って少なくともp−InPクラッド層
28aのストライプ幅を決めるために、p−InPクラ
ッド層28aおよび28b間の第2絶縁層44は、この
クラッド層28aに対し第1絶縁層42とは反対側に第
1絶縁層42と対向して設けられている。第1絶縁層4
2および第2絶縁層44として、この構成例のようにI
nGaAsP系の半導体光素子ではFe−InP等の高
抵抗半導体を用いると、屈折率差が小さくなる。従っ
て、第1絶縁層42および第2絶縁層44としては、ポ
リイミド等の樹脂材料、または適当な誘電体材料などが
好適である。または、これら絶縁層42および44を空
気で満たした空隙として構成してもよい。
【0020】上述のFe−InP基板10の上面側に、
前述した各層が設けられている。尚、これらの構成要素
は、下地の上面に沿って光導波方向(図中、矢印aで示
してある。)となる方向に延在している。また、n−I
nPクラッド層20の高位側の第1の上面24aにn-
−InGaAsPコンタクト層22を形成し、その上に
n側電極48を設けている。p−InPクラッド層26
a、26bの上面にはそれぞれp+ −InGaAsPコ
ンタクト層30a、30bを形成し、p+ −InGaA
sPコンタクト層30bおよび第2絶縁層44の上面、
並びに第1絶縁層42の上面にはそれぞれパッシベーシ
ョン層46aおよび46bが設けられている。第2コン
タクト層30aとパッシベーション層46b上にp側電
極50が設けられている。この構成例の電極として、n
側電極48には、n- −InGaAsPコンタクト層2
2の表面からAu−Ge−Ni(AuとGeとNiの合
金)、Ti−Pt(TiとPtの合金)、Auの三層を
順次に積層したものが用いられ、p側電極50には、p
+ −InGaAsPコンタクト層30aの表面からAu
−Zn(AuとZnの合金)、Ti−Pt、Auの三層
を順次に積層したものが用いられる。パッシベーション
層46aおよび46bにはSiO2 を用いて絶縁保護層
としている。
【0021】<第1の製造方法>この図1の(A)の構
成例の製造方法(第1の製造方法)について、図6およ
び図7を参照して説明する。先ず、プレーナ電極型半導
体光素子の製造に当たり、下地の上側の全面に、この下
地とは反対側の面に第1の上面と第1の上面よりも低い
第2の上面とを設けた第1クラッド層を形成する工程に
ついて説明する。
【0022】最初に、下地としてFe−InP基板10
を用い、このFe−InP基板10の上側の全面に、第
1クラッド層(n−InP層)12および第1コンタク
ト層(n- −InGaAsP層)14を下地側から順次
に堆積させる(図6の(A))。この堆積工程には、例
えば、MOVPE(有機金属エピタキシャル成長)等の
結晶成長法が用いられる。次に、n- −InGaAsP
層14の上面に光導波層の形成予定領域18を画成して
この予定領域18を開口部とする第1マスク16を形成
する(図6の(B))。先ず、n- −InGaAsP層
14の上面にSiO2 を蒸着する。後に形成される光導
波層の上側のn- −InGaAsP層14の上面(図6
の(B)に示される領域18。)を開口部とするマスク
パターンをフォトリソグラフィとエッチングによって形
成する。
【0023】次に、この第1マスク16を用い、n-
InGaAsP層14からn−InP層12のFe−I
nP基板10に達しない深さまでエッチングを行う(図
6の(C))。このエッチング工程には、例えば、Cl
2 、Ar+ ガスを使用したドライエッチングが用いられ
る。また、ウエットエッチングでもよく、エッチャント
として塩酸系または硫酸系のものを用いて行えば良い。
このエッチング工程によって、n−InP層12には、
- −InGaAsP層14との境界面である第1の上
面24aより低位の第2の上面24bが形成される(図
6の(C))。この工程によって成形を受けて、n−I
nP層12は高低の段差を有するn−InP層20とな
り、n- −InGaAsP層14はその残存層としてn
- −InGaAsP層22となる。
【0024】この構成例は、下地として半絶縁性を示す
Fe−InP基板10を用いているのでエッチングの深
さはFe−InP基板10に達しない深さとした。下地
として、絶縁性の基板、または第1クラッド層と同じ導
電型の基板を用いる場合には、このエッチングの深さは
基板に達していてもよい。
【0025】次に、第2の上面24bに光導波層および
第2クラッド層を第1クラッド層20側から順次に堆積
させる。
【0026】この例では、第2の上面24bにInGa
AsP層(光導波層)26、p−InP層(第2クラッ
ド層)28およびp+ −InGaAsP層(第2コンタ
クト層)30を第1クラッド層20側から順次に堆積さ
せる(図6の(D))。この結晶成長工程には、MOV
PE法等が用いられる。この結晶成長工程は第1マスク
16を用いて行われる。また、表面の凹凸を解消するた
めに、p−InP層28の上面はn−InP層20の高
位側の上面24aと同じ高さとし、p+ −InGaAs
P層30の上面はn- −InGaAsP層22の上面と
同じ高さとなるようにするのが良い。
【0027】次に、第1クラッド層20と第2クラッド
層28との間に両者を絶縁するための第1絶縁層を形成
する工程、および第1クラッド層20と相俟って第2ク
ラッド層28のストライプ幅を決めるための第2絶縁層
を第2クラッド層28の表面から少なくとも光導波層2
6に達する深さまで形成する工程について説明する。そ
のために先ず、第1マスク16を除去し、第1および第
2コンタクト層22および30の上面に、第1クラッド
層20と第2クラッド層28の境界部を含み光導波方向
(図7の紙面に垂直な方向。)に平行である第1領域3
2およびこの第1領域32に平行な第2コンタクト層3
0の上面の第2領域34が開口部である第2マスク36
a、36bおよび36cを形成する(図7の(A))。
SiOの第1マスクパターン16の除去にはフッ化酸
素系のエッチャントが用いられる。第2マスク36a、
36bおよび36cは第1マスク16と同様にSiO
で形成する。第1コンタクト層22の上面に第2マス
ク36a、第2コンタクト層30の上面に第2マスク3
6bが形成され、第2マスク36aおよび36b間は光
導波方向に一定の幅で離間しており、この帯状(ストラ
イプ状)の離間部分が第1領域32である。また、第2
コンタクト層30の上面に第2マスク36bに対して、
第2マスク36aとは反対側に第2マスク36cが形成
されている。同様に、第2マスク36bおよび36c間
は光導波方向に一定の幅で離間しており、この帯状(ス
トライプ状)の離間部分が第2領域34である。
【0028】次に、第2マスク36a、36bおよび3
6cを用いて前記第1および第2領域32および34の
それぞれに、第1および第2コンタクト層22および3
0の表面から少なくとも光導波層26に達する深さ(但
し、Fe−InP基板10に達しない深さとする。)に
までエッチングを施して第1および第2の二つの溝38
および40を形成する(図7の(B))。これらの第1
溝38および第2溝40を、例えば、臭化水素系のエッ
チャントを用いたエッチングによって形成する。この例
では、このエッチングによって、第1領域32に第1溝
38、および第2領域34に第2溝40を同じ深さで形
成する。但し、その深さは前述の通りである。また、第
2溝40の形成によって、第2クラッド層28、第2コ
ンタクト層30および光導波層26のそれぞれが二つの
領域に分断される(これら分断された領域それぞれを第
2クラッド層28aおよび28bとし、第2コンタクト
層30aおよび30bとし、光導波層26aおよび26
bと称する(図7の(B))。)。
【0029】そして、次に、両溝38および40を絶縁
性材料で埋め込んで第1および第2絶縁層42および4
4を形成する(図7の(C))。この埋め込み工程は、
第2マスク36a、36bおよび36cを用いて第1溝
38に第1絶縁層42を形成し、第2溝40に第2絶縁
層44が形成される。これらの第1および第2絶縁層4
2および44は、絶縁性材料として高抵抗半導体等を用
いる場合にはMOVPE法等によって形成する。また、
絶縁性材料としてポリイミド等の樹脂材料を用いる場合
には、液体状態の材料を用いてスピンコーティング法等
によって形成する。
【0030】最後に、パッシベーション層(SiO2
層)と電極が形成される(図7の(D))。パッシベー
ション層46aは第1絶縁層42の上面に形成され、お
よびパッシベーション層46bは第2絶縁層44の上面
と第2コンタクト層30bの上面に形成される。そし
て、第1コンタクト層22の上面に第1電極48が形成
され、第2コンタクト層30aおよびパッシベーション
層46bの上面に第2電極50が形成される。パッシベ
ーション層46bは、第2電極50および第2コンタク
ト層30b間を電気的に分離している。この後は、基板
裏面のエッチング、劈開、端面のコーティングを施して
チップを形成する。
【0031】上述した製造工程において、特に、基板か
らの不純物が上側の各層に拡散して導電型に影響を与え
る場合がある。この不純物拡散を防止するための中間層
を、基板10および第1クラッド層20間に挿入しても
よい。また、基板裏面に金属を蒸着し、この金属面をボ
ンディング面として用いることもできる。
【0032】<第2の構成例>図1の(B)は、この発
明の光素子の別の構成例(第2の構成例)の構造を示す
斜視図である。この構成例において図1の(A)に示し
た構成例との相違は、第1クラッド層が二つの層から構
成されている点である。Fe−InP基板10の上面側
の全面に設けられているのがn−InPクラッド層20
である。このn−InPクラッド層20、第1絶縁層4
2およびn- −InGaAsPコンタクト層22に接し
て囲まれて設けられているのが半導体層56である。こ
の半導体層56は第1クラッド層20と同じ導電型の半
導体層であり、例えば、第1クラッド層と同じn−In
Pを用いてもよい。
【0033】このように、第1クラッド層が二層になる
ことにより次に説明するように図1の(A)の構成例と
製造工程に違いが生じる。
【0034】<第2の製造方法>この図1の(B)の構
成例の製造工程(第2の製造方法)について、図8およ
び図9を参照して説明する。先ず、この製造工程におい
ては、下地の上側の全面に、第1クラッド層、光導波層
および第2クラッド層を下地側から順次に堆積させる。
【0035】下地としてFe−InP基板10を用い、
この基板の上側の全面に、n−InP層(第1クラッド
層)12、InGaAsP層(光導波層)52、p−I
nP層(第2クラッド層)54およびp+ −InGaA
sP層(第2コンタクト層)68を基板側から順次に堆
積させる(図8の(A))。
【0036】次の工程で、光導波層52の上面よりも低
い位置で第1クラッド層20の上面が露出面となるよう
に形成する。そのため、n−InP層12の上面に形成
すべき光導波層52の予定領域18を定めてこのn−I
nP層12の上面の予定領域18に対応する領域を覆う
第1マスク16を形成する(図8の(B))。
【0037】続いて、第1マスク16を用いてp+ −I
nGaAsP層68の表面から少なくともn−InP層
12に達する深さ(但し、基板10に達しない深さとす
る。)にまでエッチングを施す(図8の(C))。
【0038】上述の工程によって、n−InP層12の
残存部分が第1クラッド層20となり、InGaAsP
層52の残存部が光導波層26となり、p−InP層5
4の残存部が第2クラッド層28となり、p+ −InG
aAsP層68の残存部分が第2コンタクト層30とな
る。そして、第1クラッド層20の露出面24が、光導
波層26の上面より低い位置に形成される。
【0039】次に、第1クラッド層20の露出面24
に、表面が少なくとも光導波層26の上面より高位置に
ある第1クラッド層20と同じ導電型の半導体層56を
形成する(図8の(D))。この図示例では、半導体層
56の表面と第2クラッド層28の表面とを同じ高さに
してある。また、半導体層56の上面には第1クラッド
層20と同じ導電型の第1コンタクト層(n- −InG
aAsP層)22が形成される。
【0040】次に、半導体層56と第2クラッド層28
との間に両者を絶縁するための第1絶縁層を形成し、お
よび第1クラッド層20と相俟って第2クラッド層28
のストライプ幅を決めるための第2絶縁層を第2クラッ
ド層28の表面から少なくとも光導波層26に達する深
さまで形成する(図9の(A)〜(C))。
【0041】そのため、先ず、第1マスク16を除去
し、第1および第2コンタクト層22および30の上面
に第2マスク36a、36bおよび36cを形成する。
この第2マスクは、半導体層56および第2クラッド層
28間の境界すなわち接続部を含み光導波方向(図9の
紙面に垂直な方向。)に同一の幅で帯状(ストライプ
状)に延在する第1領域32およびこの第1領域32に
平行であって同一の幅で帯状(ストライプ状)に延在す
る第2領域34のそれぞれがを開口部として具えている
(図9の(A))。
【0042】第2マスク36a、36bおよび36cを
用いて第1および第2領域32および34のそれぞれに
露出している部分に対しエッチングを行い、このエッチ
ングを第1および第2コンタクト層22および30の表
面から少なくとも光導波層26に達する深さ(但し、基
板10に達しない深さとする。)まで行って二つの第1
および第2溝38および40を形成する(図9の
(B))。
【0043】これら両溝38および40を絶縁性材料で
埋め込み、第1および第2絶縁層42および44を形成
する(図9の(C))。
【0044】最後に、第1の製造方法と同様に、第2マ
スク36a、36bおよび36cを除去して、パッシベ
ーション層46aおよび46bおよび電極48および5
0を設ける(図9の(D))。
【0045】上述の図1の(A)および(B)に示した
第1および第2の構成例は、従来の構造で問題であった
クラッド層を介する寄生容量が小さい。近来の高速動作
を行うシステムに用いる半導体素子としては寄生容量が
低減されていることが必要である。従来のプレーナ電極
型半導体光素子の寄生容量を評価するために、従来のプ
レーナ電極型半導体光素子の構造として次のモデルを仮
定する。InGaAsP光導波層は、その上面および下
面の全面に設けられたInP高抵抗層で上下を挟まれ、
このInP/InGaAsP/InP積層体の両側面が
n−InPクラッド層およびp−InPクラッド層で挟
まれた構造である。二つの各々の高抵抗層の幅W(両ク
ラッド層間の間隔長)を1μmとし、光導波方向の長さ
Lを350μm、膜厚d1 を1μmとすれば、クラッド
層を介した容量C1 は、次式で表される。
【0046】 C1 =2ε0 εS Ld1 /W=0.112≒0.1(pF) ここで、ε0 は真空誘電率であり、8.854×1012
(F/m)とし、εSはInP高抵抗層の比誘電率であ
り、これを12とした。一方、光導波層の容量C2 は、
比誘電率εS がクラッド層と同一であるとし、膜厚d2
を0.2μmとすることにより、 C2 =ε0 εS Ld2 /W=0.0074(pF) と計算される。C2 と比べるとC1 は無視できない容量
であることが理解される。このように、従来のプレーナ
電極型半導体光素子の両クラッド層間には、光導波層の
サイズに依存する層が挿入されてしまう構造であり、こ
の層に起因する寄生容量が問題であった。
【0047】これに対して、この第1および第2の構成
例に示したように、この発明のプレーナ電極型半導体光
素子の構造は、両クラッド層(n−InP層20、p−
InP層28)間が絶縁層(第1絶縁層42)によって
絶縁されている構造である。よって、クラッド層間に発
生する寄生容量は光導波層26aのサイズには関係なく
絶縁層のサイズおよび誘電率に依存する。容量を低減さ
せるためにはこの幅が大きいことが望ましいが、第1絶
縁層42の下側の第1クラッド層20部分が増大してし
まうことによりこの部分の抵抗が増大してしまう。この
構成例の第1絶縁層42の幅(両クラッド層間の間隔
長)は10μm程度としている。
【0048】また、この構成例を発光素子として用いる
ときには、光導波層に順方向のバイアス電圧を印加して
電流を注入するが、この漏れ電流が非常に小さい構造で
ある。従って、レーザ特性は向上する。また、この構成
例を光変調器として用いるときには、光導波層に逆方向
のバイアス電圧を印加して電界を形成するが、光導波層
に均一に電圧を印加できるので、この電界の強度を大き
くできる。
【0049】上述に示した構造にしたことにより、この
構造の製造方法に当たっては、従来のように光導波層を
含むメサストライプの両側面を別々のエッチング工程に
よって行うことを必要としない。従って、エッチングに
用いる二つのマスクの軸合わせを行う必要がなくメサス
トライプの幅を光導波方向に沿って一定にできる。よっ
て、製造工程の簡略化、特性の均一化および歩留の向上
が実現される。また、前述した第1の製造方法と第2の
製造方法とを比べた場合、第1の製造方法の方が結晶成
長による熱処理工程が1回少ないので光導波層への不純
物の拡散が少ない。
【0050】図2は、第1および第2の構成例の変形例
の構造を示す斜視図である。図1の(A)の変形例が図
2の(A)の構成例であり、図1の(B)の変形例が図
2の(B)の構成例である。図2に示されるように、こ
の例では、第2絶縁層44はInGaAsP光導波層2
6に接しているが二つの領域に分断していない。このよ
うに、第2絶縁層44は少なくともInGaAsP光導
波層26に接していればよい。また、第1絶縁層42
は、n−InPクラッド層20およびp−InPクラッ
ド層28a間を電気的に分離し、n- −InGaAsP
コンタクト層22およびp+ −InGaAsPコンタク
ト層30a間を電気的に分離していればよい。この変形
例は第1の構成例と同様の効果を奏する。尚、この第1
の構成例の変形例は、第1の製造方法を用いて作成でき
る。
【0051】<第3および第4の構成例>図3は、この
発明の光素子の第3および第4の構成例の構造を示す斜
視図である。尚、第1および第2の構成例との相違のみ
を説明する。図3の(A)が第3の構成例を示しおよび
図3の(B)が第4の構成例を示しており、図1の
(A)および(B)にそれぞれ対応されて示されてい
る。図3の各図に示されるように、第1および第2の構
成例との相違は、第2絶縁層44が第1絶縁層42より
も深く形成されていることであり下地であるFe−In
P基板10に接して設けられている(但し、第1絶縁層
42は基板10に接していない。)。この第3および第
4の構成例は、第2絶縁層44がFe−InP基板10
に接し、n−InPクラッド層20を分断する構成であ
る(分断されたn−InP層(第1クラッド層)に20
a、20bの記号を付して称する。)。この構成によっ
て、第1クラッド層20aおよび20b間は電気的に分
離されている。よって、第1クラッド層20bおよび第
2電極間50間に形成されていた寄生容量を消去でき
る。
【0052】<第3の製造方法>この第4の構成例(図
3の(B)の構成例)の製造工程(第3の製造方法)に
ついて図10および図11を参照して説明する。また、
半導体層56および第1コンタクト層22を第1クラッ
ド層20の露出面に堆積させるまでの工程は、第2の製
造方法の工程(a)〜(d)(図8の(A)〜(D))
と同様であるので重複説明を避けるためその説明を省略
する。従って、先ず、第1マスク16を除去し、第1お
よび第2コンタクト層22および30の上面に、半導体
層56および第2クラッド層28間の接続部を含み光導
波方向(図10の紙面に垂直な方向。)に平行である第
1領域32および第1領域32に平行な第2コンタクト
層30の上面の第2領域34が開口部である第2マスク
36a、36bおよび36cを形成する工程について説
明する。
【0053】最初に、第1マスク16を除去して、第1
または第2コンタクト層22および30の上面に、第2
領域32が開口部である第3マスク58aおよび58b
を形成する(図10の(A))。第3マスク58aは第
1コンタクト層22および第2コンタクト層30の上面
に形成しており、第2コンタクト層30の上面にはこの
マスク58aとは第2領域32である開口部を隔てて第
3マスク58bが形成される。
【0054】次に、第3マスク58aおよび58bを用
いて、第1クラッド層20の厚さ(基板10の上面およ
び光導波層26の下面間の厚さ)程度の深さのエッチン
グを開口部32に露出している第2コンタクト層30の
表面から施して第3溝60を形成する(図10の
(B))。このエッチングによって、第2コンタクト層
30が二つの領域に分断されて第2コンタクト層30a
および30bが形成されている。
【0055】次に、第3マスク58aおよび58bの第
1領域32に開口部を設けて第2マスク36a、36b
および36cを形成する(図10の(C))。ここで
は、フォトリソグラフィおよびエッチンングを用いて第
1領域32に開口部を形成する。
【0056】以下の工程は、第2の製造方法の工程(図
9の(B)、(C)および(D)に示した工程)と同様
にして行われる。但し、エッチングの深さに注意する。
【0057】先ず、第2マスク36a、36bおよび3
6cを用いて第1および第2領域32および34の両者
にエッチングを施す。この場合、第1領域の開口部32
では第1コンタクト層22の表面からエッチングが開始
し、第2領域の開口部34では第3溝60の表面からエ
ッチングを開始する。このエッチングにより、第1領域
32に形成される第1溝38の深さを第1コンタクト層
22の表面から少なくとも光導波層26に達する深さ
(但し、基板10に達しない深さとする。)とし、第2
領域34に形成される第2溝40の深さを第2コンタク
ト層30aおよび30bの表面から少なくとも基板10
に達する深さとして第1および第2溝38および40を
形成することができる(図11の(A))。このよう
に、第1溝38は基板10に達しない深さに形成され、
第2溝40は基板10に達するように形成される。
【0058】次に、これら第1および第2溝38および
40に絶縁性材料を埋め込んで、第1および第2絶縁層
42および44を形成し(図11の(B))、第2マス
ク36a、36bおよび36cを除去してパッシベーシ
ョン層46aおよび46bと、電極48および50とを
形成する(図11の(C))。
【0059】以上、説明した通り、この第3の製造方法
は、予め、第2領域34に小さな第3溝60を形成して
おき、次に、第1および第2領域に同時にエッチングを
施して深さの異なる第1および第2溝38および40を
形成し、これら溝に同時に絶縁材料を埋め込んで第1お
よび第2絶縁層42および44を形成できる。尚、図3
の(A)の構成例の製造工程については、第1の製造方
法および第3の製造方法から容易に理解できるので省略
する。
【0060】上述した第3および第4の構成例によれば
次のような効果が得られる。第1および第2の構成例
(図1の(A)および(B))においては、両クラッド
層間の寄生容量を低減することに成功したが、第2絶縁
層44の光導波層26aとは反対側の側面に設けられて
いる光導波層26b、第2クラッド層28bおよびp+
−InGaAsP層30bを介する容量が形成されてい
た。これに対し図3の(A)および(B)に示した第3
および第4の構成例では、第2絶縁層44を基板10に
接して設けることにより第1クラッド層20を第1クラ
ッド層20aおよび20bの二領域に分断し、光導波層
26bに接する第1クラッド層20bを第1電極から絶
縁して容量が形成されないようにした。従って、この構
成によって電極間の容量を非常に小さくすることが可能
である。
【0061】<第5および第6の構成例>図4は、この
発明の光素子の第5および第6の構成例の構造を示す斜
視図である。尚、第1、第3および第4の構成例との相
違のみを説明する。図4の(A)、(B)がそれぞれ図
1の(A)、(B)または図3の(A)、(B)に対応
されて示されている。この第5および第6の構成例も第
3および第4の構成例と同様に第2絶縁層44がFe−
InP基板10に接している構成である。しかし、この
場合には、第1絶縁層42と第2絶縁層44は同じ深さ
に形成されており、Fe−InP基板10の第2絶縁層
44の下側に帯状(ストライプ状)の凸状部(突条部)
62を設けることによってこれら第2絶縁層44および
基板10の凸状部62とを接合している。第3構成例〜
第6構成例は共に、第2絶縁層44がFe−InP基板
10に接し、n−InPクラッド層20を分断する構成
である(分断されたn−InPクラッド層に20aおよ
び20bの記号を付して称する。)。前述したように、
これらの構成によれば、第1および第2の構成例に比べ
て電極間容量が減少する。
【0062】<第4の製造方法>次に、図4の(B)の
第6の構成例の構造の製造工程(第4の製造方法)につ
いて、図12および図13を参照して説明する。先ず、
下地であるFe−InP基板10の上面にエッチングに
よって光導波方向(図12の紙面に垂直な方向。)に平
行な凸状部62を形成する(図12の(A))。後の工
程は、第2の製造方法と同様にして行えばよい(図12
の(B)〜(D)および図13の(A)〜(E))。但
し、n−InP層12はその表面が平坦となるように形
成し、さらに、第2の製造方法の工程においてエッチン
グによって形成される第1および第2溝38および40
の深さに注意する(図13の(C))。第1の溝38は
基板10に達しない深さとし、第2の溝40は基板10
の凸状部62に接する深さとなるように形成する。この
第4の製造方法によれば、第1および第2溝38および
40の深さは両者共に等しい深さであるが、予め、基板
10に凸状部62を形成しておくことによって、第1溝
38は基板10に達しないが第2溝40がこの基板10
の凸状部62に達する。
【0063】この第5および第6の構成例の構造から
は、第3および第4の構成例と同様の効果がもたらされ
る。製造工程においては、第1絶縁層42および第2絶
縁層44の両者の深さが同じであるので、これらを形成
するためのエッチング工程が簡単になる。従って、第4
の製造方法によれば、製造工程プロセスの安定度の向上
が図れる。
【0064】<第7および第8の構成例>図5の(A)
および(B)は、この発明の光素子の第7および第8の
構成例の構造をそれぞれ示す斜視図である。第7および
第8の構成例は、光導波方向に集積化を行う場合の構成
例である。同一基板上に光導波方向に複数段の半導体光
素子を集積する例として、例えば、発振周波数を可変に
するために活性領域に位相調整領域やDBR領域(分布
反射器)を付加する例がある。また、DFBレーザ(分
布帰還型レーザ)のように電流注入を多電極構造にして
行う例のように、複数の電極を有する場合もある。集積
化の光素子の組合せ例として、光変調器/半導体レー
ザ、導波路型フォトダイオード/光変調器、半導体レー
ザ/過飽和吸収器、半導体レーザ/光変調器/過飽和吸
収器、半導体レーザ/光増幅器、波長変換器/光変調
器、半導体レーザ/導波路型フォトダイオード等(組合
せの様子を/で表した。)の各例がある。また、光導波
方向だけでなくアレイ状に集積化される例もある。さら
に、曲がり導波路、テーパ導波路、光結合器などを用い
て集積化を行う例もある。これらの構成例を多電極素子
と呼ぶこともある。
【0065】これらの多電極素子においては、上述した
第4〜第6の構成例で示した絶縁層は、電極間の寄生容
量の低減の目的のみならず、積極的に所望の電極間を絶
縁する目的で用いられている。第7の構成例は、第3お
よび第4の構成例を光素子の集積化に応用した例であ
る。また、第8の構成例は、第5および第6の構成例を
光素子の集積化に応用した例である。
【0066】図5の各構成例は共に光導波方向に垂直な
方向であって下地面と平行な方向に基板10と接して第
3絶縁層64を設けてある。この第3絶縁層64は第2
絶縁層44とつながっており、第2絶縁層44と同じ材
料で形成してある。この第3絶縁層64によって、p側
電極側の各層20b、26b、28b、30bおよび4
6bを電気的に二つの領域に分離している。従って、第
3絶縁層64を挟んだ第2電極50および第3電極66
間は、電気的に分離している。
【0067】第7の構成例(図5の(A))は、第1絶
縁層42に比べて第2および第3絶縁層44および64
が深く形成されており、これら第2および第3絶縁層4
4および64が基板10と接している構成である。
【0068】また、第8の構成例(図5の(B))は、
基板10の上面に帯状すなわちストライプ状の凸状部
(突条部)62aおよび62bがT字形状に交差して形
成されており、これらの凸状部62aおよび62bが第
2および第3絶縁層44および64に接している構成で
ある。
【0069】<第5の製造方法>これら第7の構成例の
製造工程(第5の製造方法)について説明する。先ず、
図5の(A)の構成例の製造工程について図14および
図15の斜視図を参照して説明する。この製造工程は第
2の製造方法の技術を用いて行われる。また、第3の製
造工程に類似する工程もあるので図10および図11
を、図14および図15の光導波方向(図14の(A)
に示した矢印aの方向。)に垂直な方向に切って取って
示した断面図(図14の(A)の露出面。)として比較
参照して用いる。尚、半導体層56および第1コンタク
ト層22を第1クラッド層20の露出面に堆積させるま
での工程は、第2の製造方法につき説明した図8の
(A)〜(D)の工程と同様であるので省略する。ま
た、この構成例の光導波層は、前述と同様にInGaA
sP層としている。製造工程の内、光導波層の結晶成長
過程においては、その光導波層が属する素子の機能に合
わせてバンドギャップ波長(従って、InGaAsPの
組成)を変えた層をそれぞれの素子部に形成している。
【0070】先ず、第1マスク16を除去し、第1およ
び第2コンタクト層22および30の上面に、半導体層
56および第2クラッド層28間の接続部を含み光導波
方向に平行である第1領域32および第1領域32に平
行な第2コンタクト層30の上面の第2領域34が開口
部である第2マスク36a、36b、36cおよび36
dを形成する工程について説明する。第2の製造方法の
図8の(D)で説明した工程に続けて以下の工程が行わ
れる。
【0071】最初に、第1マスク16を除去し、第2領
域32を開口部とする第3マスク58a、58bおよび
58cを第1および第2コンタクト層22および30の
上面に形成する(図10の(A)の断面図および図14
の(A)の斜視図)。この段階においては、第3マスク
58の第2領域34が第2コンタクト層30の上面にお
いて光導波方向に延在する部分と、この部分と直交しか
つこの部分の中途からの分岐した部分とでT字形状とし
て設けられている(図14の(A))。
【0072】次に、この第3マスク58a、58bおよ
び58cを用いて、第2コンタクト層30の第2領域3
4に露出している面にエッチングを施し第3溝60を形
成する(図10の(B)の断面図および図14の(B)
の斜視図)。第3溝60の深さについては第3の製造方
法の工程において既に説明した通りである。
【0073】次に、第3マスク58aの第1領域32に
エッチングによって開口を設け、第3マスク58aを二
分して第2マスク36aおよび36bが形成される(図
15の(A))。第3マスク58bおよび58dは第2
マスク36cおよび36dと称する。
【0074】次に、第2マスク36a〜36dを用い
て、エッチングを行い、第1溝38および第2溝40a
および40bが形成される(図15の(B))。このエ
ッチングの深さは第1溝38は基板に接しないが、第2
溝40aおよび40bは基板10に達する深さとする。
第2溝40aは第1溝38に平行に形成されており、第
2溝40bは第2溝40aに直交してこれとつながって
設けられている。
【0075】次に、第2溝40bを第2溝40a側に延
在して交わる部分の第2マスク36bをエッチングによ
って除去し、第2マスク36bを二分する分離領域72
を設ける(図16の(A))。第2マスク36bは二分
されて第2マスク36bおよび36eとなる。
【0076】次に、分離領域72にエッチングを施し、
第4溝70を形成する(図16の(B))。第4溝70
によって、第1コンタクト層30aおよび第2クラッド
層28aは分離領域72で分離される。
【0077】次に、第1溝38、第2溝40aおよび4
0b、第4溝70に絶縁性材料を成長させて第1、第2
および第3絶縁層42、44および64をそれぞれ形成
する(図17の(A))。
【0078】そして、第2マスク36a〜36eを取り
除き、パッシベーション層46aおよび46bを形成
し、第1、第2および第3電極48、50および66を
形成する(図17の(B))。
【0079】<第6の製造方法>また、第8の構成例の
作成に当たっては、予め基板10の上面にエッチングを
施して凸状部62aおよび62bを形成する(図1
8)。以下の工程は、第4の製造方法および第5の製造
方法を利用して第8の構成例の構造が作成されることが
理解される。
【0080】この第7および第8の構成例によれば、複
数の電極間の電気的な絶縁特性が向上する。従って、異
なる機能の光素子同士を集積化する際の電気的なクロス
トークをなくすことができる。この集積化技術を応用し
て数十[Gbps]以上の超高速光通信システムを向上
させることが可能である。
【0081】以上説明してきた実施の形態では、InG
aAsP系の半導体光素子について説明したが、これら
の実施の形態は、これらの材料に限定されるものではな
い。また、結晶の面方位にも限定されない。光導波層と
してInGaAsPを用いたが、他の物質を用いても、
別の構造としてもよく、例えば、光導波層として多重量
子井戸構造を用いることも可能である。また、光導波層
の近傍にグレーティング構造を付加することによって、
シングルモード発振させたり、波長フィルタや結合導波
路を付加して用いることもできることは言うまでもな
い。また、この実施の形態の製造工程においては、特に
マスクとしてSiO2 を挙げたが、例えば、SiOx
(xは任意の整数)やSiNなどの誘電体を用いてもよ
い。また、基板10の上面に中間層としてInGaAs
PなどのInPとエッチングレート差が大きい層を、エ
ッチングストップ層として形成しておくことも可能であ
る。
【0082】以上説明した通り、これらの実施の形態の
構造によれば、先ず、寄生容量や電極容量が低減される
といった効果がもたらされる。また、漏れ電流の低減と
印加電界強度の増大といった効果ももたらされる。これ
らに加えて、二つの電極が同一平面上にあるので、これ
らの電極面を熱伝導率の優れたサブキャリア(ヒートシ
ンクともいう。)面に接してボンディングし、放熱特性
を高めることができる。従って、放熱性の向上により、
光導波層にキャリアが注入されたり掃出されたりする時
間の熱による劣化が低減される。さらに、このマウント
法によれば電極にワイヤを張る必要がなくなるので、ワ
イヤによるインダクタンスが無い。よって、高周波動作
が可能である。また、この構成例においては、基板が発
振光に対して透明であるので、このマウント法によって
基板側から光導波層を観察することができ、導波路内の
欠陥個所を光の散乱や反射から特定できる。
【0083】これらの実施の形態の製造方法によれば、
従来のようなマスク合わせが不要であり、メサストライ
プの幅は光導波方向に沿って一定に形成できる。この結
果、製造工程の簡略化や特性の均一化、および歩留の向
上が実現される。
【0084】
【発明の効果】以上、説明した通り、この発明のプレー
ナ電極型半導体光素子によれば、メサストライプの両脇
には第1および第2絶縁層が設けられ、これらの絶縁層
によって、ストライプ幅が決定されている。これらの第
1および第2絶縁層は、製造過程において同時に形成さ
れるので、マスク合わせの不整合が起きず、光導波方向
に沿ってストライプ幅を一定にすることができる。
【0085】また、この発明の構造によれば両クラッド
層を介した電気容量が光導波層のサイズに依存しないの
で制御することが可能である。第1絶縁層を介する両ク
ラッド層間の間隔長は広く取ることができるので第1お
よび第2クラッド層間に形成される寄生容量は低減す
る。また、第1絶縁層のサイズとは別に両クラッド層間
の光導波層の間隔を電子−正孔拡散長より十分小さくす
ることができるのでキャリアの注入効率が増加する。そ
して、この光導波層に電界を印加するときには、その電
界強度は光導波層の膜厚に反比例するので印加電界を大
きく取ることができるといった効果を奏する。
【0086】また、この発明のプレーナ電極型半導体光
素子の製造方法によれば、この構造を形成するのに好適
な方法であり、従来の製造工程に比べて簡略になるとい
った効果を奏する。
【図面の簡単な説明】
【図1】第1および第2の構成例の構造を示す図であ
る。
【図2】第1および第2の構成例の変形例の構造を示す
図である。
【図3】第3および第4の構成例の構造を示す図であ
る。
【図4】第5および第6の構成例の構造を示す図であ
る。
【図5】第7および第8の構成例の構造を示す図であ
る。
【図6】第1の製造方法の説明に供する図(その1)で
ある。
【図7】第1の製造方法の説明に供する図(その2)で
ある。
【図8】第2の製造方法の説明に供する図(その1)で
ある。
【図9】第2の製造方法の説明に供する図(その2)で
ある。
【図10】第3の製造方法の説明に供する図(その1)
である。
【図11】第3の製造方法の説明に供する図(その2)
である。
【図12】第4の製造方法の説明に供する図(その1)
である。
【図13】第4の製造方法の説明に供する図(その2)
である。
【図14】第5の製造方法の説明に供する図(その1)
である。
【図15】第5の製造方法の説明に供する図(その2)
である。
【図16】第5の製造方法の説明に供する図(その3)
である。
【図17】第5の製造方法の説明に供する図(その4)
である。
【図18】第6の製造方法の説明に供する図である。
【符号の説明】
10:Fe−InP基板 12、20、20a〜20b:n−InP層 14、22:n- −InGaAsP層 16:第1マスク 18:予定領域 24:露出面 24a:第1の上面 24b:第2の上面 26、26a、26b、52:InGaAsP層(光導
波層) 28、28a、28b、54:p−InP層 30、30a、30b、68:p+ −InGaAsP層 32:第1領域(開口部) 34:第2領域(開口部) 36a〜36e:第2マスク 38:第1溝 40、40a、40b:第2溝 42:第1絶縁層 44:第2絶縁層 46a、46b:パッシベーション層 48:第1電極(n側電極) 50:第2電極(p側電極) 56:半導体層 58a〜58c:第3マスク 60:第3溝 62、62a、62b:凸状部 64:第3絶縁層 66:第3電極 70:第4溝 72:分離領域

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 下地の上側に第1クラッド層、第2クラ
    ッド層、光導波層、第1絶縁層、第2絶縁層、第1電極
    および第2電極を具えるプレーナ電極型半導体光素子で
    あって、 前記第1クラッド層、前記光導波層および前記第2クラ
    ッド層が前記下地側から順次に堆積させて設けられてお
    り、 前記第1絶縁層は前記第1および第2クラッド層を電気
    的に絶縁するためにこれら第1および第2クラッド層間
    に設けられており、 さらに、前記第1絶縁層および前記第2絶縁層で少なく
    とも前記第2クラッド層のストライプ幅を決めてメサス
    トライプを形成するために、前記第2クラッド層の前記
    第2絶縁層は、前記第1絶縁層とは反対側に前記第1絶
    縁層と対向して設けられており、 前記第1電極は前記第1クラッド層と電気的に導通する
    状態で設けられており、 前記第2電極は、前記第1電極とは離間して、前記第2
    クラッド層の上側に該第2クラッド層と電気的に導通す
    る状態で設けられていることを特徴とするプレーナ電極
    型半導体光素子。
  2. 【請求項2】 請求項1に記載のプレーナ電極型半導体
    光素子において、前記第2絶縁層は前記下地に接して設
    けられていることを特徴とするプレーナ電極型半導体光
    素子。
  3. 【請求項3】 請求項2に記載のプレーナ電極型半導体
    光素子において、前記第1および第2絶縁層の延在方向
    (光導波方向)に直交する方向に突出してこれら第1お
    よび第2絶縁層に接続し、前記第2絶縁層を挟んで前記
    メサストライプとは反対側の領域において少なくとも前
    記下地に接して前記第2電極を電気的に分離する第3絶
    縁層を少なくとも一つ具えることを特徴とするプレーナ
    電極型半導体光素子。
  4. 【請求項4】 プレーナ電極型半導体光素子の製造に当
    たり、 (a)下地の上側の全面に、該下地とは反対側の面に第
    1の上面と該第1の上面よりも低い第2の上面とを設け
    た第1クラッド層を形成する工程と、 (b)該第2の上面に光導波層および第2クラッド層を
    前記第1クラッド層側から順次に堆積させる工程と、 (c)前記第1クラッド層と前記第2クラッド層との間
    に両者を絶縁するための第1絶縁層を形成する工程と、 (d)前記第1クラッド層と相俟って前記第2クラッド
    層のストライプ幅を決めるための第2絶縁層を前記第2
    クラッド層の表面から少なくとも前記光導波層に達する
    深さまで形成する工程とを含むことを特徴とするプレー
    ナ電極型半導体光素子の製造方法。
  5. 【請求項5】 プレーナ電極型半導体光素子の製造方法
    に当たり、 (a)下地の上側の全面に、第1クラッド層、光導波層
    および第2クラッド層を前記下地側から順次に堆積させ
    る工程と、 (b)該光導波層の上面よりも低い位置に第1クラッド
    層の上面を形成する工程と、 (c)前記第1クラッド層の上面に、表面が少なくとも
    前記光導波層の上面より高位置にある前記第1クラッド
    層と同じ導電型の半導体層を形成する工程と、 (d)該半導体層と前記第2クラッド層との間に両者を
    絶縁するための第1絶縁層を形成する工程と、 (e)前記第1クラッド層と相俟って前記第2クラッド
    層のストライプ幅を決めるための第2絶縁層を前記第2
    クラッド層の表面から少なくとも前記光導波層に達する
    深さまで形成する工程とを含むことを特徴とするプレー
    ナ電極型半導体光素子の製造方法。
  6. 【請求項6】 プレーナ電極型半導体光素子の製造方法
    に当たり、 (a)下地の上側の全面に、第1クラッド層および第1
    コンタクト層を該下地側から順次に堆積させる工程と、 (b)該第1コンタクト層の上面に光導波層の形成予定
    領域を画成して該予定領域を開口部とする第1マスクを
    形成する工程と、 (c)該第1マスクを用い、前記第1コンタクト層から
    前記第1クラッド層の前記下地に達しない深さのエッチ
    ングを施す工程と、 (d)該第2の上面に光導波層、第2クラッド層および
    第2コンタクト層を前記第1クラッド層側から順次に堆
    積させる工程と、 (e)前記第1マスクを除去し、前記第1および第2コ
    ンタクト層の上面に、前記第1クラッド層と前記第2ク
    ラッド層の境界部を含み光導波方向に平行である第1領
    域および該第1領域に平行な前記第2コンタクト層の上
    面の第2領域が開口部である第2マスクを形成する工程
    と、 (f)前記第2マスクを用いて前記第1および第2領域
    のそれぞれに、前記第1および第2コンタクト層の表面
    から少なくとも前記光導波層に達する深さ(但し、前記
    下地に達しない深さとする。)にまでエッチングを施し
    て二つの第1および第2溝を形成する工程と、 (g)該両溝を絶縁性材料で埋め込み、第1および第2
    絶縁層を形成する工程とを含むことを特徴とするプレー
    ナ電極型半導体光素子の製造方法。
  7. 【請求項7】 プレーナ電極型半導体光素子の製造方法
    に当たり、 (a)下地の上側の全面に、第1クラッド層、光導波
    層、第2クラッド層および第2コンタクト層を前記下地
    側から順次に堆積させる工程と、 (b)前記第1コンタクト層の上面に光導波層の形成予
    定領域を画成して該第1コンタクト層の上面の該予定領
    域に第1マスクを形成する工程と、 (c)該第1マスクを用いて前記第1コンタクト層の表
    面から少なくとも前記第1クラッド層に達する深さ(但
    し、前記下地に達しない深さとする。)のエッチングを
    施す工程と、 (d)前記第1クラッド層の上面に、表面が少なくとも
    前記光導波層の上面より高位置にある前記第1クラッド
    層と同じ導電型の半導体層および第1コンタクト層を前
    記第1クラッド層の上面側から順に堆積させる工程と、 (e)前記第1マスクを除去し、前記第1および第2コ
    ンタクト層の上面に、前記半導体層と前記第2クラッド
    層の境界部を含み光導波方向に平行である第1領域およ
    び該第1領域に平行な前記第2コンタクト層の上面の第
    2領域が開口部である第2マスクを形成する工程と、 (f)前記第2マスクを用いて前記第1および第2領域
    のそれぞれに、前記第1および第2コンタクト層の表面
    から少なくとも前記光導波層に達する深さ(但し、前記
    下地に達しない深さとする。)にまでエッチングを施て
    し二つの第1および第2溝を形成する工程と、 (g)該両溝を絶縁性材料で埋め込み、第1および第2
    絶縁層を形成する工程とを含むことを特徴とするプレー
    ナ電極型半導体光素子の製造方法。
  8. 【請求項8】 請求項6または7に記載のプレーナ電極
    型半導体光素子の製造方法において、前記工程(a)の
    前工程として、下地の上面にエッチングによって光導波
    方向に平行な帯状の凸状部を形成する工程を追加し、前
    記工程(f)に行うエッチンングは、前記下地の凸状部
    に達する深さまで行うことを特徴とするプレーナ電極型
    半導体光素子の製造方法。
  9. 【請求項9】 プレーナ電極型半導体光素子の製造方法
    に当たり、 (a)下地の上側の全面に、第1クラッド層および第1
    コンタクト層を該下地側から順次に堆積させる工程と、 (b)該第1コンタクト層の上面に光導波層の形成予定
    領域を画成して該予定領域を開口部とする第1マスクを
    形成する工程と、 (c)該第1マスクを用い、前記第1コンタクト層から
    前記第1クラッド層の前記下地に達しない深さのエッチ
    ングを施す工程と、 (d)該第2の上面に光導波層、第2クラッド層および
    第2コンタクト層を前記第1クラッド層側から順次に堆
    積させる工程と、 (e)前記第1マスクを除去して、前記第1または第2
    コンタクト層の上面に、前記第2領域が開口部である第
    3マスクを形成する工程と、 (f)前記第3マスクを用いて、前記第1クラッド層の
    厚さ(前記下地の上面および前記光導波層の下面間の厚
    さ)程度の深さのエッチングを前記開口部に露出してい
    る前記第2コンタクト層の表面から施して第3溝を形成
    する工程と、 (g)前記第3マスクの前記第1領域に開口部を設けて
    第2マスクを形成する工程と、 (h)該第2マスクを用いて前記第1および第2領域の
    両者にエッチングを施し、該第1領域に形成される第1
    溝の深さを前記第1コンタクト層の表面から少なくとも
    前記光導波層に達する深さ(但し、前記下地に達しない
    深さとする。)とし、前記第2領域に形成される第2溝
    の深さを前記第2コンタクト層の表面から少なくとも前
    記下地に達する深さとして第1および第2溝を形成する
    工程と、 (i)該両溝を絶縁性材料で埋め込み、第1および第2
    絶縁層を形成する工程とを含むことを特徴とするプレー
    ナ電極型半導体光素子の製造方法。
  10. 【請求項10】 プレーナ電極型半導体光素子の製造方
    法に当たり、 (a)下地の上側の全面に、第1クラッド層、光導波
    層、第2クラッド層および第2コンタクト層を前記下地
    側から順次に堆積させる工程と、 (b)前記第1コンタクト層の上面に光導波層の形成予
    定領域を画成して該第1コンタクト層の上面の該予定領
    域に第1マスクを形成する工程と、 (c)該第1マスクを用いて前記第1コンタクト層の表
    面から少なくとも前記第1クラッド層に達する深さ(但
    し、前記下地に達しない深さとする。)のエッチングを
    施す工程と、 (d)前記第1クラッド層の上面に、表面が少なくとも
    前記光導波層の上面より高位置にある前記第1クラッド
    層と同じ導電型の半導体層および第1コンタクト層を前
    記第1クラッド層の上面側から順に堆積させる工程と、 (e)前記第1マスクを除去して、前記第1または第2
    コンタクト層の上面に、前記第2領域が開口部である第
    3マスクを形成する工程と、 (f)前記第3マスクを用いて、前記第1クラッド層の
    厚さ(前記下地の上面および前記光導波層の下面間の厚
    さ)程度の深さのエッチングを前記開口部に露出してい
    る前記第2コンタクト層の表面から施して第3溝を形成
    する工程と、 (g)前記第3マスクの前記第1領域に開口部を設けて
    第2マスクを形成する工程と、 (h)該第2マスクを用いて前記第1および第2領域の
    両者にエッチングを施し、該第1領域に形成される第1
    溝の深さを前記第1コンタクト層の表面から少なくとも
    前記光導波層に達する深さ(但し、前記下地に達しない
    深さとする。)とし、前記第2領域に形成される第2溝
    の深さを前記第2コンタクト層の表面から少なくとも前
    記下地に達する深さとして第1および第2溝を形成する
    工程と、 (i)該両溝を絶縁性材料で埋め込み、第1および第2
    絶縁層を形成する工程とを含むことを特徴とするプレー
    ナ電極型半導体光素子の製造方法。
JP32202995A 1995-12-11 1995-12-11 プレーナ電極型半導体光素子及びその製造方法 Expired - Lifetime JP3695812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32202995A JP3695812B2 (ja) 1995-12-11 1995-12-11 プレーナ電極型半導体光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32202995A JP3695812B2 (ja) 1995-12-11 1995-12-11 プレーナ電極型半導体光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09162484A true JPH09162484A (ja) 1997-06-20
JP3695812B2 JP3695812B2 (ja) 2005-09-14

Family

ID=18139137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32202995A Expired - Lifetime JP3695812B2 (ja) 1995-12-11 1995-12-11 プレーナ電極型半導体光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3695812B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145561A (ja) * 1997-11-07 1999-05-28 Mitsubishi Electric Corp 光半導体モジュール
JP2003264334A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体レーザ素子及び半導体レーザモジュール
JP2010287668A (ja) * 2009-06-10 2010-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体光変調器差動型半導体装置
JP2010287669A (ja) * 2009-06-10 2010-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ差動型半導体装置
JP2011187529A (ja) * 2010-03-05 2011-09-22 Fujitsu Ltd 光半導体装置、光半導体装置の製造方法及び光半導体素子
JP2019079993A (ja) * 2017-10-26 2019-05-23 日本電信電話株式会社 半導体光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145561A (ja) * 1997-11-07 1999-05-28 Mitsubishi Electric Corp 光半導体モジュール
JP2003264334A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体レーザ素子及び半導体レーザモジュール
JP2010287668A (ja) * 2009-06-10 2010-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体光変調器差動型半導体装置
JP2010287669A (ja) * 2009-06-10 2010-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ差動型半導体装置
JP2011187529A (ja) * 2010-03-05 2011-09-22 Fujitsu Ltd 光半導体装置、光半導体装置の製造方法及び光半導体素子
JP2019079993A (ja) * 2017-10-26 2019-05-23 日本電信電話株式会社 半導体光素子

Also Published As

Publication number Publication date
JP3695812B2 (ja) 2005-09-14

Similar Documents

Publication Publication Date Title
JP2595457B2 (ja) Rwg型半導体レーザー装置及び製造方法
JP3941296B2 (ja) 変調器と変調器付き半導体レーザ装置並びにその製造方法
US5912475A (en) Optical semiconductor device with InP
US20090267195A1 (en) Semiconductor element and method for manufacturing semiconductor element
JPH03256386A (ja) 半導体レーザ、その製造方法及び光通信システム
JP3695812B2 (ja) プレーナ電極型半導体光素子及びその製造方法
JPH1197799A (ja) 半導体装置の製造方法
JPH10326942A (ja) 複合光デバイスとその製造方法
JP4967565B2 (ja) 光半導体素子及びその製造方法
JP3654429B2 (ja) 光半導体装置の製造方法
JP2001044566A (ja) 半導体レーザおよびその製造方法
US5360763A (en) Method for fabricating an optical semiconductor device
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JPH05299764A (ja) 半導体レーザの製造方法
KR100343311B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JPH0927656A (ja) リッジウェイブガイド半導体レーザの製造方法
US20220247155A1 (en) Semiconductor optical device and method for manufacturing the same
JP2003060284A (ja) 光集積デバイスの作製方法
CN114678767A (zh) 半导体光元件及其制造方法
CA2058505C (en) Semiconductor laser device
JPH09116229A (ja) プレーナ構造半導体光素子及びその製造方法
JPH03192787A (ja) 集積型光変調器
JP2022101420A (ja) 半導体光素子およびその製造方法
JPH0697591A (ja) 半導体レーザの製造方法
JP2002228994A (ja) 半導体光素子及びその作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050628

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term