JPH09162484A - プレーナ電極型半導体光素子及びその製造方法 - Google Patents
プレーナ電極型半導体光素子及びその製造方法Info
- Publication number
- JPH09162484A JPH09162484A JP32202995A JP32202995A JPH09162484A JP H09162484 A JPH09162484 A JP H09162484A JP 32202995 A JP32202995 A JP 32202995A JP 32202995 A JP32202995 A JP 32202995A JP H09162484 A JPH09162484 A JP H09162484A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical waveguide
- mask
- forming
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 両クラッド層間を介する寄生容量と電極間容
量の小いプレーナ電極型半導光素子を提供する。 【解決手段】 ＩｎＰ基板１０上にｎ−ＩｎＰクラッド
層２０，ｎ−−ＩｎＧａＡｓＰ層２２，ｎ側電極４８の
層まで形成後、電極４８をマスクして残りの領域を第２
の上面２４ｂまでエッチングして段差を作る。次に下段
面（第２の上面２４ｂ）上にＩｎＧａＡｓＰ層（活性
層）２６ａ，２６ｂ，Ｐ−ＩｎＰクラッド層２８ａ，２
８ｂ，Ｐ＋−ＩｎＧａＡｓＰ層３０ａ，３０ｂを形成
し、第１、第２の絶縁層４２，４４を埋め込むトレンチ
をエッチングで作り、絶縁層を埋め込んだ後、パッシベ
ーション層４６ａ，４６ｂ，Ｐ側電極５０を形成する。 【効果】 第１、第２の絶縁層が同時に形成されマスク
合わせが不要で、また第１絶縁層を介する両クラッド層
間の間隔長が長いため、ストライプ幅が一定で、寄生容
量や電極間容量の小さな半導体光素子が得られる。
量の小いプレーナ電極型半導光素子を提供する。 【解決手段】 ＩｎＰ基板１０上にｎ−ＩｎＰクラッド
層２０，ｎ−−ＩｎＧａＡｓＰ層２２，ｎ側電極４８の
層まで形成後、電極４８をマスクして残りの領域を第２
の上面２４ｂまでエッチングして段差を作る。次に下段
面（第２の上面２４ｂ）上にＩｎＧａＡｓＰ層（活性
層）２６ａ，２６ｂ，Ｐ−ＩｎＰクラッド層２８ａ，２
８ｂ，Ｐ＋−ＩｎＧａＡｓＰ層３０ａ，３０ｂを形成
し、第１、第２の絶縁層４２，４４を埋め込むトレンチ
をエッチングで作り、絶縁層を埋め込んだ後、パッシベ
ーション層４６ａ，４６ｂ，Ｐ側電極５０を形成する。 【効果】 第１、第２の絶縁層が同時に形成されマスク
合わせが不要で、また第１絶縁層を介する両クラッド層
間の間隔長が長いため、ストライプ幅が一定で、寄生容
量や電極間容量の小さな半導体光素子が得られる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、光通信システム
等に用いて好適なプレーナ電極型半導体光素子に関す
る。
等に用いて好適なプレーナ電極型半導体光素子に関す
る。
【０００２】
【従来の技術】半導体素子において、プレーナ電極型
（単にプレーナ型ともいう。）とは、基板の一方側の面
に二電極が設けられている構造であり、ほぼ同一平面上
に電極が設けられている。この構造は基板の裏側に一方
の電極を形成しおよびこの電極とは基板を挟んで反対側
の表面に他方の電極を形成する構造に比べ、寄生容量の
減少や素子設計、プロセスの容易化に有効な構造であ
る。半導体光素子においてもプレーナ電極型の構造は用
いられており、従来、例えば、文献１「特開平２−１３
０９８４」または文献２「特開平３−１２９８４」に開
示されているものがある。
（単にプレーナ型ともいう。）とは、基板の一方側の面
に二電極が設けられている構造であり、ほぼ同一平面上
に電極が設けられている。この構造は基板の裏側に一方
の電極を形成しおよびこの電極とは基板を挟んで反対側
の表面に他方の電極を形成する構造に比べ、寄生容量の
減少や素子設計、プロセスの容易化に有効な構造であ
る。半導体光素子においてもプレーナ電極型の構造は用
いられており、従来、例えば、文献１「特開平２−１３
０９８４」または文献２「特開平３−１２９８４」に開
示されているものがある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
プレーナ電極型半導体光素子には以下のような問題点が
あった。
プレーナ電極型半導体光素子には以下のような問題点が
あった。
【０００４】文献１に記載の半導体レーザ装置は、基板
の上面に設けられた光導波層（活性層）が、同じく基板
上面に設けられた二つのクラッド層に隣接して挟まれて
おり、それぞれのクラッド層の上面に電極が形成されて
いる構造である。このような構造では、光導波層を含む
メサ構造を形成してその両脇にそれぞれ別々の導電型の
クラッド層を埋め込み形成する。従って、先ず、メサス
トライプの一方の側面を露出させるためにエッチングを
施してクラッド層を埋め込み形成し、次に、他方の側面
を露出させて先のクラッド層とは異なる導電型のクラッ
ド層を埋め込み形成する。このようにメサストライプの
両脇を別々に分けてエッチングおよび埋め込み形成を行
うので、メサ形成用のマスクのアライメントにずれが生
じ易い。従って、ストライプ幅が光導波方向に沿って一
定にならないという問題があった。
の上面に設けられた光導波層（活性層）が、同じく基板
上面に設けられた二つのクラッド層に隣接して挟まれて
おり、それぞれのクラッド層の上面に電極が形成されて
いる構造である。このような構造では、光導波層を含む
メサ構造を形成してその両脇にそれぞれ別々の導電型の
クラッド層を埋め込み形成する。従って、先ず、メサス
トライプの一方の側面を露出させるためにエッチングを
施してクラッド層を埋め込み形成し、次に、他方の側面
を露出させて先のクラッド層とは異なる導電型のクラッ
ド層を埋め込み形成する。このようにメサストライプの
両脇を別々に分けてエッチングおよび埋め込み形成を行
うので、メサ形成用のマスクのアライメントにずれが生
じ易い。従って、ストライプ幅が光導波方向に沿って一
定にならないという問題があった。
【０００５】また、光導波層の上面および下面にはそれ
ぞれ高抵抗層が設けられており、両クラッド層間のこれ
らの高抵抗層によって寄生容量が形成されてしまう構造
であった。この高抵抗層を介する寄生容量を低減させる
には、この高抵抗層のストライプ幅（両クラッド層間の
間隔長）は大きい方が良い。しかし、これらの高抵抗層
に相俟って光導波層のストライプ幅が決まってしまい、
正孔および電子の拡散長に比べて十分小さくすることが
できず、光導波層にキャリアを注入する場合、その注入
効率が低下するという問題があった。
ぞれ高抵抗層が設けられており、両クラッド層間のこれ
らの高抵抗層によって寄生容量が形成されてしまう構造
であった。この高抵抗層を介する寄生容量を低減させる
には、この高抵抗層のストライプ幅（両クラッド層間の
間隔長）は大きい方が良い。しかし、これらの高抵抗層
に相俟って光導波層のストライプ幅が決まってしまい、
正孔および電子の拡散長に比べて十分小さくすることが
できず、光導波層にキャリアを注入する場合、その注入
効率が低下するという問題があった。
【０００６】従って、以上の問題点を解決する手段を有
するプレーナ電極型半導体光素子及びその製造方法の出
現が望まれていた。
するプレーナ電極型半導体光素子及びその製造方法の出
現が望まれていた。
【０００７】
【課題を解決するための手段】この発明のプレーナ電極
型半導体光素子によれば、下地の上側に第１クラッド
層、第２クラッド層、光導波層、第１絶縁性埋め込み
層、第２絶縁性埋め込み層、第１電極および第２電極を
具えるプレーナ電極型半導体光素子であって、前述の第
１クラッド層、光導波層および第２クラッド層が下地側
から順次に堆積させて設けられており、前述の第１絶縁
層は第１および第２クラッド層を電気的に絶縁するため
にこれら第１および第２クラッド層間に設けられてお
り、さらに、第１絶縁層および第２絶縁層で少なくとも
前述の第２クラッド層のストライプ幅を決めてメサスト
ライプを形成するために、第２クラッド層の第２絶縁層
は、第１絶縁層とは反対側に第１絶縁層と対向して設け
られており、前述の第１電極は第１クラッド層と電気的
に導通する状態で設けられており、前述の第２電極は、
第１電極とは離間して、第２クラッド層の上側にこの第
２クラッド層と電気的に導通する状態で設けられている
ことを特徴とする。
型半導体光素子によれば、下地の上側に第１クラッド
層、第２クラッド層、光導波層、第１絶縁性埋め込み
層、第２絶縁性埋め込み層、第１電極および第２電極を
具えるプレーナ電極型半導体光素子であって、前述の第
１クラッド層、光導波層および第２クラッド層が下地側
から順次に堆積させて設けられており、前述の第１絶縁
層は第１および第２クラッド層を電気的に絶縁するため
にこれら第１および第２クラッド層間に設けられてお
り、さらに、第１絶縁層および第２絶縁層で少なくとも
前述の第２クラッド層のストライプ幅を決めてメサスト
ライプを形成するために、第２クラッド層の第２絶縁層
は、第１絶縁層とは反対側に第１絶縁層と対向して設け
られており、前述の第１電極は第１クラッド層と電気的
に導通する状態で設けられており、前述の第２電極は、
第１電極とは離間して、第２クラッド層の上側にこの第
２クラッド層と電気的に導通する状態で設けられている
ことを特徴とする。
【０００８】この構造によれば、メサストライプの両脇
にはクラッド層ではなく絶縁層（第１および第２絶縁
層）が設けられている。従って、従来のように、メサス
トライプの各側面を露出させて各クラッド層を埋め込み
形成する必要がない。このため、エッチング製造過程に
伴うマスク合わせの不整合が起こらない。
にはクラッド層ではなく絶縁層（第１および第２絶縁
層）が設けられている。従って、従来のように、メサス
トライプの各側面を露出させて各クラッド層を埋め込み
形成する必要がない。このため、エッチング製造過程に
伴うマスク合わせの不整合が起こらない。
【０００９】また、この構造によれば、両クラッド層
（第１および第２クラッド層）間の光導波層の膜厚と、
両クラッド層間を絶縁するための高抵抗層（第１絶縁
層）のサイズとが互いに独立な構造である。従来のプレ
ーナ電極型半導体光素子の構造に比べて、高抵抗層を介
する両クラッド層間の間隔長を広くできるので両クラッ
ド層間に形成される寄生容量は低減する。また、高抵抗
層のサイズとは別に両クラッド層間の光導波層の間隔を
小さくすることができる。従って、この活性領域である
光導波層の膜厚を電子−正孔拡散長より十分小さくする
ことができるのでキャリアの注入効率が増加する。そし
て、この光導波層に電界を印加するときには、その電界
強度は光導波層の膜厚に反比例するので従来の構造に比
べて印加電界を大きく取ることができる。
（第１および第２クラッド層）間の光導波層の膜厚と、
両クラッド層間を絶縁するための高抵抗層（第１絶縁
層）のサイズとが互いに独立な構造である。従来のプレ
ーナ電極型半導体光素子の構造に比べて、高抵抗層を介
する両クラッド層間の間隔長を広くできるので両クラッ
ド層間に形成される寄生容量は低減する。また、高抵抗
層のサイズとは別に両クラッド層間の光導波層の間隔を
小さくすることができる。従って、この活性領域である
光導波層の膜厚を電子−正孔拡散長より十分小さくする
ことができるのでキャリアの注入効率が増加する。そし
て、この光導波層に電界を印加するときには、その電界
強度は光導波層の膜厚に反比例するので従来の構造に比
べて印加電界を大きく取ることができる。
【００１０】このような構造は、以下に記載する製造方
法により作成することができる。この発明のプレーナ電
極型半導体光素子の製造方法によれば、プレーナ電極型
半導体光素子の製造に当たり、（ａ）下地の上側の全面
に、この下地とは反対側の面に第１の上面とこの第１の
上面よりも低い第２の上面とを設けた第１クラッド層を
形成する工程と、（ｂ）この第２の上面に光導波層およ
び第２クラッド層を前述の第１クラッド層側から順次に
堆積させる工程と、（ｃ）前述の第１クラッド層と第２
クラッド層との間に両者を絶縁するための第１絶縁層を
形成する工程と、（ｄ）前述の第１クラッド層と相俟っ
て第２クラッド層のストライプ幅を決めるための第２絶
縁層を第２クラッド層の表面から少なくとも前述の光導
波層に達する深さまで形成する工程とを含むことを特徴
とする。
法により作成することができる。この発明のプレーナ電
極型半導体光素子の製造方法によれば、プレーナ電極型
半導体光素子の製造に当たり、（ａ）下地の上側の全面
に、この下地とは反対側の面に第１の上面とこの第１の
上面よりも低い第２の上面とを設けた第１クラッド層を
形成する工程と、（ｂ）この第２の上面に光導波層およ
び第２クラッド層を前述の第１クラッド層側から順次に
堆積させる工程と、（ｃ）前述の第１クラッド層と第２
クラッド層との間に両者を絶縁するための第１絶縁層を
形成する工程と、（ｄ）前述の第１クラッド層と相俟っ
て第２クラッド層のストライプ幅を決めるための第２絶
縁層を第２クラッド層の表面から少なくとも前述の光導
波層に達する深さまで形成する工程とを含むことを特徴
とする。
【００１１】また、この発明の別のプレーナ電極型半導
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造に当たり、（ａ）下地の上側の全面に、第１
クラッド層、光導波層および第２クラッド層を下地側か
ら順次に堆積させる工程と、（ｂ）この第２クラッド層
の表面よりも低い第１クラッド層の上面を形成する工程
と、（ｃ）前述の第１クラッド層の上面に、表面が少な
くとも前述の光導波層の上面より高位置にある前述の第
１クラッド層と同じ導電型の半導体層を形成する工程
と、（ｄ）この半導体層と前述の第２クラッド層との間
に両者を絶縁するための第１絶縁層を形成する工程と、
（ｅ）前述の第１クラッド層と相俟って第２クラッド層
のストライプ幅を決めるための第２絶縁層を第２クラッ
ド層の表面から少なくとも前述の光導波層に達する深さ
まで形成する工程とを含むことを特徴とする。上記の製
造方法によれば、上述した構造を作成することができ
る。
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造に当たり、（ａ）下地の上側の全面に、第１
クラッド層、光導波層および第２クラッド層を下地側か
ら順次に堆積させる工程と、（ｂ）この第２クラッド層
の表面よりも低い第１クラッド層の上面を形成する工程
と、（ｃ）前述の第１クラッド層の上面に、表面が少な
くとも前述の光導波層の上面より高位置にある前述の第
１クラッド層と同じ導電型の半導体層を形成する工程
と、（ｄ）この半導体層と前述の第２クラッド層との間
に両者を絶縁するための第１絶縁層を形成する工程と、
（ｅ）前述の第１クラッド層と相俟って第２クラッド層
のストライプ幅を決めるための第２絶縁層を第２クラッ
ド層の表面から少なくとも前述の光導波層に達する深さ
まで形成する工程とを含むことを特徴とする。上記の製
造方法によれば、上述した構造を作成することができ
る。
【００１２】さらに、この発明のプレーナ電極型半導体
光素子の製造方法によれば、プレーナ電極型半導体光素
子の製造に当たり、（ａ）下地の上側の全面に、第１ク
ラッド層および第１コンタクト層をこの下地側から順次
に堆積させる工程と、（ｂ）この第１コンタクト層の上
面に光導波層の形成予定領域を画成してこの予定領域を
開口部とする第１マスクを形成する工程と、（ｃ）この
第１マスクを用い、前述の第１コンタクト層から第１ク
ラッド層の前述の下地に達しない深さのエッチングを施
す工程と、（ｄ）この第２の上面に光導波層、第２クラ
ッド層および第２コンタクト層を前述の第１クラッド層
側から順次に堆積させる工程と、（ｅ）第１マスクを除
去し、第１および第２コンタクト層の上面に、前述の第
１クラッド層と第２クラッド層の境界部を含み光導波方
向に平行である第１領域およびこの第１領域に平行な第
２コンタクト層の上面の第２領域が開口部である第２マ
スクを形成する工程と、（ｆ）前述の第２マスクを用い
て第１および第２領域のそれぞれに、第１および第２コ
ンタクト層の表面から少なくとも前述の光導波層に達す
る深さ（但し、下地に達しない深さとする。）にまでエ
ッチングを施して二つの第１および第２溝を形成する工
程と、（ｇ）これら両溝を絶縁性材料で埋め込み、第１
および第２絶縁層を形成する工程とを含むことを特徴と
する。
光素子の製造方法によれば、プレーナ電極型半導体光素
子の製造に当たり、（ａ）下地の上側の全面に、第１ク
ラッド層および第１コンタクト層をこの下地側から順次
に堆積させる工程と、（ｂ）この第１コンタクト層の上
面に光導波層の形成予定領域を画成してこの予定領域を
開口部とする第１マスクを形成する工程と、（ｃ）この
第１マスクを用い、前述の第１コンタクト層から第１ク
ラッド層の前述の下地に達しない深さのエッチングを施
す工程と、（ｄ）この第２の上面に光導波層、第２クラ
ッド層および第２コンタクト層を前述の第１クラッド層
側から順次に堆積させる工程と、（ｅ）第１マスクを除
去し、第１および第２コンタクト層の上面に、前述の第
１クラッド層と第２クラッド層の境界部を含み光導波方
向に平行である第１領域およびこの第１領域に平行な第
２コンタクト層の上面の第２領域が開口部である第２マ
スクを形成する工程と、（ｆ）前述の第２マスクを用い
て第１および第２領域のそれぞれに、第１および第２コ
ンタクト層の表面から少なくとも前述の光導波層に達す
る深さ（但し、下地に達しない深さとする。）にまでエ
ッチングを施して二つの第１および第２溝を形成する工
程と、（ｇ）これら両溝を絶縁性材料で埋め込み、第１
および第２絶縁層を形成する工程とを含むことを特徴と
する。
【００１３】また、この発明の別のプレーナ電極型半導
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造に当たり、（ａ）下地の上側の全面に、第１
クラッド層、光導波層、第２クラッド層および第２コン
タクト層を下地側から順次に堆積させる工程と、（ｂ）
前述の第１コンタクト層の上面に光導波層の形成予定領
域を画成してこの第１コンタクト層の上面の予定領域に
第１マスクを形成する工程と、（ｃ）第１マスクを用い
て前述の第１コンタクト層の表面から少なくとも前述の
第１クラッド層に達する深さ（但し、下地に達しない深
さとする。）のエッチングを施す工程と、（ｄ）第１ク
ラッド層の上面に、表面が少なくとも前述の光導波層の
上面より高位置にある第１クラッド層と同じ導電型の半
導体層および第１コンタクト層を第１クラッド層の上面
側から順に堆積させる工程と、（ｅ）第１マスクを除去
し、第１および第２コンタクト層の上面に、前述の半導
体層と第２クラッド層の境界部を含み光導波方向に平行
である第１領域および第１領域に平行な第２コンタクト
層の上面の第２領域が開口部である第２マスクを形成す
る工程と、（ｆ）第２マスクを用いて第１および第２領
域のそれぞれに、第１および第２コンタクト層の表面か
ら少なくとも光導波層に達する深さ（但し、下地に達し
ない深さとする。）にまでエッチングを施して二つの第
１および第２溝を形成する工程と、（ｇ）これら両溝を
絶縁性材料で埋め込み、第１および第２絶縁層を形成す
る工程とを含むことを特徴とする。
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造に当たり、（ａ）下地の上側の全面に、第１
クラッド層、光導波層、第２クラッド層および第２コン
タクト層を下地側から順次に堆積させる工程と、（ｂ）
前述の第１コンタクト層の上面に光導波層の形成予定領
域を画成してこの第１コンタクト層の上面の予定領域に
第１マスクを形成する工程と、（ｃ）第１マスクを用い
て前述の第１コンタクト層の表面から少なくとも前述の
第１クラッド層に達する深さ（但し、下地に達しない深
さとする。）のエッチングを施す工程と、（ｄ）第１ク
ラッド層の上面に、表面が少なくとも前述の光導波層の
上面より高位置にある第１クラッド層と同じ導電型の半
導体層および第１コンタクト層を第１クラッド層の上面
側から順に堆積させる工程と、（ｅ）第１マスクを除去
し、第１および第２コンタクト層の上面に、前述の半導
体層と第２クラッド層の境界部を含み光導波方向に平行
である第１領域および第１領域に平行な第２コンタクト
層の上面の第２領域が開口部である第２マスクを形成す
る工程と、（ｆ）第２マスクを用いて第１および第２領
域のそれぞれに、第１および第２コンタクト層の表面か
ら少なくとも光導波層に達する深さ（但し、下地に達し
ない深さとする。）にまでエッチングを施して二つの第
１および第２溝を形成する工程と、（ｇ）これら両溝を
絶縁性材料で埋め込み、第１および第２絶縁層を形成す
る工程とを含むことを特徴とする。
【００１４】これらの製造方法によれば、先ず、第２ク
ラッド層を含むメサストライプの幅は、第１および第２
絶縁層の形成によって決定される。そして、従来のよう
に、メサストライプの両側面を二つのマスクを別々に用
いてエッチングを行い露出させる工程は不要であり、メ
サストライプの両脇を同時にエッチングして絶縁層を埋
め込み形成するのでマスク合わせの不整合が生じない。
ラッド層を含むメサストライプの幅は、第１および第２
絶縁層の形成によって決定される。そして、従来のよう
に、メサストライプの両側面を二つのマスクを別々に用
いてエッチングを行い露出させる工程は不要であり、メ
サストライプの両脇を同時にエッチングして絶縁層を埋
め込み形成するのでマスク合わせの不整合が生じない。
【００１５】また、この発明のプレーナ電極型半導体光
素子の製造方法によれば、プレーナ電極型半導体光素子
の製造に当たり、（ａ）下地の上側の全面に、第１クラ
ッド層および第１コンタクト層をこの下地側から順次に
堆積させる工程と、（ｂ）先の第１コンタクト層の上面
に光導波層の形成予定領域を画成してこの予定領域を開
口部とする第１マスクを形成する工程と、（ｃ）この第
１マスクを用い、前述の第１コンタクト層から第１クラ
ッド層の先の下地に達しない深さのエッチングを施す工
程と、（ｄ）この第２の上面に光導波層、第２クラッド
層および第２コンタクト層を前述の第１クラッド層側か
ら順次に堆積させる工程と、（ｅ）前述の第１マスクを
除去して、先の第１または第２コンタクト層の上面に、
前述の第２領域が開口部である第３マスクを形成する工
程と、（ｆ）この第３マスクを用いて、前述の第１クラ
ッド層の厚さ（下地の上面および光導波層の下面間の厚
さ）程度の深さのエッチングを前述の開口部に露出して
いる前記第２コンタクト層の表面から施して第３溝を形
成する工程と、（ｇ）前述の第３マスクの第１領域に開
口部を設けて第２マスクを形成する工程と、（ｈ）この
第２マスクを用いて前述の第１および第２領域の両者に
エッチングを施し、この第１領域に形成される第１溝の
深さを先の第１コンタクト層の表面から少なくとも光導
波層に達する深さ（但し、下地に達しない深さとす
る。）とし、前述の第２領域に形成される第２溝の深さ
を先の第２コンタクト層の表面から少なくとも下地に達
する深さとして第１および第２溝を形成する工程と、
（ｉ）これら両溝を絶縁性材料で埋め込み、第１および
第２絶縁層を形成する工程とを含むことを特徴とする。
素子の製造方法によれば、プレーナ電極型半導体光素子
の製造に当たり、（ａ）下地の上側の全面に、第１クラ
ッド層および第１コンタクト層をこの下地側から順次に
堆積させる工程と、（ｂ）先の第１コンタクト層の上面
に光導波層の形成予定領域を画成してこの予定領域を開
口部とする第１マスクを形成する工程と、（ｃ）この第
１マスクを用い、前述の第１コンタクト層から第１クラ
ッド層の先の下地に達しない深さのエッチングを施す工
程と、（ｄ）この第２の上面に光導波層、第２クラッド
層および第２コンタクト層を前述の第１クラッド層側か
ら順次に堆積させる工程と、（ｅ）前述の第１マスクを
除去して、先の第１または第２コンタクト層の上面に、
前述の第２領域が開口部である第３マスクを形成する工
程と、（ｆ）この第３マスクを用いて、前述の第１クラ
ッド層の厚さ（下地の上面および光導波層の下面間の厚
さ）程度の深さのエッチングを前述の開口部に露出して
いる前記第２コンタクト層の表面から施して第３溝を形
成する工程と、（ｇ）前述の第３マスクの第１領域に開
口部を設けて第２マスクを形成する工程と、（ｈ）この
第２マスクを用いて前述の第１および第２領域の両者に
エッチングを施し、この第１領域に形成される第１溝の
深さを先の第１コンタクト層の表面から少なくとも光導
波層に達する深さ（但し、下地に達しない深さとす
る。）とし、前述の第２領域に形成される第２溝の深さ
を先の第２コンタクト層の表面から少なくとも下地に達
する深さとして第１および第２溝を形成する工程と、
（ｉ）これら両溝を絶縁性材料で埋め込み、第１および
第２絶縁層を形成する工程とを含むことを特徴とする。
【００１６】また、この発明の別のプレーナ電極型半導
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造方法に当たり、（ａ）下地の上側の全面に、
第１クラッド層、光導波層、第２クラッド層および第２
コンタクト層を前記下地側から順次に堆積させる工程
と、（ｂ）前述の第１コンタクト層の上面に光導波層の
形成予定領域を画成してこの第１コンタクト層の上面の
この予定領域に第１マスクを形成する工程と、（ｃ）こ
の第１マスクを用いて前述の第１コンタクト層の表面か
ら少なくとも前述の第１クラッド層に達する深さ（但
し、下地に達しない深さとする。）のエッチングを施す
工程と、（ｄ）前述の第１クラッド層の上面に、表面が
少なくとも前述の光導波層の上面より高位置にある前述
の第１クラッド層と同じ導電型の半導体層および第１コ
ンタクト層を先の第１クラッド層の上面側から順に堆積
させる工程と、（ｅ）前述の第１マスクを除去して、前
述の第１または第２コンタクト層の上面に、先の第２領
域が開口部である第３マスクを形成する工程と、（ｆ）
この第３マスクを用いて、前述の第１クラッド層の厚さ
（下地の上面および光導波層の下面間の厚さ）程度の深
さのエッチングを前述の開口部に露出している先の第２
コンタクト層の表面から施して第３溝を形成する工程
と、（ｇ）この第３マスクの前述の第１領域に開口部を
設けて第２マスクを形成する工程と、（ｈ）この第２マ
スクを用いて前述の第１および第２領域の両者にエッチ
ングを施し、この第１領域に形成される第１溝の深さを
前述の第１コンタクト層の表面から少なくとも前述の光
導波層に達する深さ（但し、下地に達しない深さとす
る。）とし、前述の第２領域に形成される第２溝の深さ
を先の第２コンタクト層の表面から少なくとも下地に達
する深さとして第１および第２溝を形成する工程と、
（ｉ）これら両溝を絶縁性材料で埋め込み、第１および
第２絶縁層を形成する工程とを含むことを特徴とする。
体光素子の製造方法によれば、プレーナ電極型半導体光
素子の製造方法に当たり、（ａ）下地の上側の全面に、
第１クラッド層、光導波層、第２クラッド層および第２
コンタクト層を前記下地側から順次に堆積させる工程
と、（ｂ）前述の第１コンタクト層の上面に光導波層の
形成予定領域を画成してこの第１コンタクト層の上面の
この予定領域に第１マスクを形成する工程と、（ｃ）こ
の第１マスクを用いて前述の第１コンタクト層の表面か
ら少なくとも前述の第１クラッド層に達する深さ（但
し、下地に達しない深さとする。）のエッチングを施す
工程と、（ｄ）前述の第１クラッド層の上面に、表面が
少なくとも前述の光導波層の上面より高位置にある前述
の第１クラッド層と同じ導電型の半導体層および第１コ
ンタクト層を先の第１クラッド層の上面側から順に堆積
させる工程と、（ｅ）前述の第１マスクを除去して、前
述の第１または第２コンタクト層の上面に、先の第２領
域が開口部である第３マスクを形成する工程と、（ｆ）
この第３マスクを用いて、前述の第１クラッド層の厚さ
（下地の上面および光導波層の下面間の厚さ）程度の深
さのエッチングを前述の開口部に露出している先の第２
コンタクト層の表面から施して第３溝を形成する工程
と、（ｇ）この第３マスクの前述の第１領域に開口部を
設けて第２マスクを形成する工程と、（ｈ）この第２マ
スクを用いて前述の第１および第２領域の両者にエッチ
ングを施し、この第１領域に形成される第１溝の深さを
前述の第１コンタクト層の表面から少なくとも前述の光
導波層に達する深さ（但し、下地に達しない深さとす
る。）とし、前述の第２領域に形成される第２溝の深さ
を先の第２コンタクト層の表面から少なくとも下地に達
する深さとして第１および第２溝を形成する工程と、
（ｉ）これら両溝を絶縁性材料で埋め込み、第１および
第２絶縁層を形成する工程とを含むことを特徴とする。
【００１７】上述の製造方法に従えば、効率良く、第２
絶縁層と下地が接している場合の構造を作成することが
できる。
絶縁層と下地が接している場合の構造を作成することが
できる。
【００１８】
【発明の実施の形態】以下、図を参照して、この発明の
プレーナ電極型半導体光素子及びその製造方法について
説明する。尚、図は、この発明の構成が理解できる程度
に形状、大きさおよび配置関係が概略的に示されている
に過ぎず、また、以下に記載する条件、材質等は単なる
好適例に過ぎないので、この発明はこれらの実施の形態
例にのみ何等限定されるものではない。また、以下の図
に用いられている数字または記号は、同じ構成要素には
同一の数字または記号を付して示してある。
プレーナ電極型半導体光素子及びその製造方法について
説明する。尚、図は、この発明の構成が理解できる程度
に形状、大きさおよび配置関係が概略的に示されている
に過ぎず、また、以下に記載する条件、材質等は単なる
好適例に過ぎないので、この発明はこれらの実施の形態
例にのみ何等限定されるものではない。また、以下の図
に用いられている数字または記号は、同じ構成要素には
同一の数字または記号を付して示してある。
【００１９】＜第１の構成例＞先ず、この発明の構造の
実施の形態の一例について説明する。図１は、第１の構
成例のプレーナ電極型半導体光素子の構造の説明に供す
る斜視図である。この実施の形態のプレーナ電極型半導
体光素子は、第１クラッド層、第２クラッド層、光導波
層、第１絶縁層および第２絶縁層を下地の上面に具えて
いる。図１の（Ａ）に示す構成では、下地として半絶縁
性を示すＦｅをドープしたＩｎＰ基板（Ｆｅ−ＩｎＰ基
板またはＦｅ−ＩｎＰ半絶縁性半導体基板と称する。）
１０を用いている。第１クラッド層を、高位側の第１の
上面２４ａおよび低位側の第２の上面２４ｂを有する、
いわゆる高低の段差のあるｎ−ＩｎＰクラッド層２０と
し、この低位側の第２の上面２４ｂに光導波層としてア
ンドープトＩｎＧａＡｓＰ光導波層（以下、略して、Ｉ
ｎＧａＡｓＰ光導波層と称する。）２６ａ、２６ｂが形
成されている。そして、このＩｎＧａＡｓＰ光導波層２
６ａ、２６ｂの上面に第２クラッド層としてそれぞれｐ
−ＩｎＰクラッド層２８ａ、２８ｂが設けられている。
また、ｎ−ＩｎＰクラッド層２０およびｐ−ＩｎＰクラ
ッド層２８ａ間を電気的に分離するために、第１絶縁層
４２が設けられている。そして、第１絶縁層４２と第２
絶縁層４４と相俟って少なくともｐ−ＩｎＰクラッド層
２８ａのストライプ幅を決めるために、ｐ−ＩｎＰクラ
ッド層２８ａおよび２８ｂ間の第２絶縁層４４は、この
クラッド層２８ａに対し第１絶縁層４２とは反対側に第
１絶縁層４２と対向して設けられている。第１絶縁層４
２および第２絶縁層４４として、この構成例のようにＩ
ｎＧａＡｓＰ系の半導体光素子ではＦｅ−ＩｎＰ等の高
抵抗半導体を用いると、屈折率差が小さくなる。従っ
て、第１絶縁層４２および第２絶縁層４４としては、ポ
リイミド等の樹脂材料、または適当な誘電体材料などが
好適である。または、これら絶縁層４２および４４を空
気で満たした空隙として構成してもよい。
実施の形態の一例について説明する。図１は、第１の構
成例のプレーナ電極型半導体光素子の構造の説明に供す
る斜視図である。この実施の形態のプレーナ電極型半導
体光素子は、第１クラッド層、第２クラッド層、光導波
層、第１絶縁層および第２絶縁層を下地の上面に具えて
いる。図１の（Ａ）に示す構成では、下地として半絶縁
性を示すＦｅをドープしたＩｎＰ基板（Ｆｅ−ＩｎＰ基
板またはＦｅ−ＩｎＰ半絶縁性半導体基板と称する。）
１０を用いている。第１クラッド層を、高位側の第１の
上面２４ａおよび低位側の第２の上面２４ｂを有する、
いわゆる高低の段差のあるｎ−ＩｎＰクラッド層２０と
し、この低位側の第２の上面２４ｂに光導波層としてア
ンドープトＩｎＧａＡｓＰ光導波層（以下、略して、Ｉ
ｎＧａＡｓＰ光導波層と称する。）２６ａ、２６ｂが形
成されている。そして、このＩｎＧａＡｓＰ光導波層２
６ａ、２６ｂの上面に第２クラッド層としてそれぞれｐ
−ＩｎＰクラッド層２８ａ、２８ｂが設けられている。
また、ｎ−ＩｎＰクラッド層２０およびｐ−ＩｎＰクラ
ッド層２８ａ間を電気的に分離するために、第１絶縁層
４２が設けられている。そして、第１絶縁層４２と第２
絶縁層４４と相俟って少なくともｐ−ＩｎＰクラッド層
２８ａのストライプ幅を決めるために、ｐ−ＩｎＰクラ
ッド層２８ａおよび２８ｂ間の第２絶縁層４４は、この
クラッド層２８ａに対し第１絶縁層４２とは反対側に第
１絶縁層４２と対向して設けられている。第１絶縁層４
２および第２絶縁層４４として、この構成例のようにＩ
ｎＧａＡｓＰ系の半導体光素子ではＦｅ−ＩｎＰ等の高
抵抗半導体を用いると、屈折率差が小さくなる。従っ
て、第１絶縁層４２および第２絶縁層４４としては、ポ
リイミド等の樹脂材料、または適当な誘電体材料などが
好適である。または、これら絶縁層４２および４４を空
気で満たした空隙として構成してもよい。
【００２０】上述のＦｅ−ＩｎＰ基板１０の上面側に、
前述した各層が設けられている。尚、これらの構成要素
は、下地の上面に沿って光導波方向（図中、矢印ａで示
してある。）となる方向に延在している。また、ｎ−Ｉ
ｎＰクラッド層２０の高位側の第１の上面２４ａにｎ-
−ＩｎＧａＡｓＰコンタクト層２２を形成し、その上に
ｎ側電極４８を設けている。ｐ−ＩｎＰクラッド層２６
ａ、２６ｂの上面にはそれぞれｐ+ −ＩｎＧａＡｓＰコ
ンタクト層３０ａ、３０ｂを形成し、ｐ+ −ＩｎＧａＡ
ｓＰコンタクト層３０ｂおよび第２絶縁層４４の上面、
並びに第１絶縁層４２の上面にはそれぞれパッシベーシ
ョン層４６ａおよび４６ｂが設けられている。第２コン
タクト層３０ａとパッシベーション層４６ｂ上にｐ側電
極５０が設けられている。この構成例の電極として、ｎ
側電極４８には、ｎ- −ＩｎＧａＡｓＰコンタクト層２
２の表面からＡｕ−Ｇｅ−Ｎｉ（ＡｕとＧｅとＮｉの合
金）、Ｔｉ−Ｐｔ（ＴｉとＰｔの合金）、Ａｕの三層を
順次に積層したものが用いられ、ｐ側電極５０には、ｐ
+ −ＩｎＧａＡｓＰコンタクト層３０ａの表面からＡｕ
−Ｚｎ（ＡｕとＺｎの合金）、Ｔｉ−Ｐｔ、Ａｕの三層
を順次に積層したものが用いられる。パッシベーション
層４６ａおよび４６ｂにはＳｉＯ2 を用いて絶縁保護層
としている。
前述した各層が設けられている。尚、これらの構成要素
は、下地の上面に沿って光導波方向（図中、矢印ａで示
してある。）となる方向に延在している。また、ｎ−Ｉ
ｎＰクラッド層２０の高位側の第１の上面２４ａにｎ-
−ＩｎＧａＡｓＰコンタクト層２２を形成し、その上に
ｎ側電極４８を設けている。ｐ−ＩｎＰクラッド層２６
ａ、２６ｂの上面にはそれぞれｐ+ −ＩｎＧａＡｓＰコ
ンタクト層３０ａ、３０ｂを形成し、ｐ+ −ＩｎＧａＡ
ｓＰコンタクト層３０ｂおよび第２絶縁層４４の上面、
並びに第１絶縁層４２の上面にはそれぞれパッシベーシ
ョン層４６ａおよび４６ｂが設けられている。第２コン
タクト層３０ａとパッシベーション層４６ｂ上にｐ側電
極５０が設けられている。この構成例の電極として、ｎ
側電極４８には、ｎ- −ＩｎＧａＡｓＰコンタクト層２
２の表面からＡｕ−Ｇｅ−Ｎｉ（ＡｕとＧｅとＮｉの合
金）、Ｔｉ−Ｐｔ（ＴｉとＰｔの合金）、Ａｕの三層を
順次に積層したものが用いられ、ｐ側電極５０には、ｐ
+ −ＩｎＧａＡｓＰコンタクト層３０ａの表面からＡｕ
−Ｚｎ（ＡｕとＺｎの合金）、Ｔｉ−Ｐｔ、Ａｕの三層
を順次に積層したものが用いられる。パッシベーション
層４６ａおよび４６ｂにはＳｉＯ2 を用いて絶縁保護層
としている。
【００２１】＜第１の製造方法＞この図１の（Ａ）の構
成例の製造方法（第１の製造方法）について、図６およ
び図７を参照して説明する。先ず、プレーナ電極型半導
体光素子の製造に当たり、下地の上側の全面に、この下
地とは反対側の面に第１の上面と第１の上面よりも低い
第２の上面とを設けた第１クラッド層を形成する工程に
ついて説明する。
成例の製造方法（第１の製造方法）について、図６およ
び図７を参照して説明する。先ず、プレーナ電極型半導
体光素子の製造に当たり、下地の上側の全面に、この下
地とは反対側の面に第１の上面と第１の上面よりも低い
第２の上面とを設けた第１クラッド層を形成する工程に
ついて説明する。
【００２２】最初に、下地としてＦｅ−ＩｎＰ基板１０
を用い、このＦｅ−ＩｎＰ基板１０の上側の全面に、第
１クラッド層（ｎ−ＩｎＰ層）１２および第１コンタク
ト層（ｎ- −ＩｎＧａＡｓＰ層）１４を下地側から順次
に堆積させる（図６の（Ａ））。この堆積工程には、例
えば、ＭＯＶＰＥ（有機金属エピタキシャル成長）等の
結晶成長法が用いられる。次に、ｎ- −ＩｎＧａＡｓＰ
層１４の上面に光導波層の形成予定領域１８を画成して
この予定領域１８を開口部とする第１マスク１６を形成
する（図６の（Ｂ））。先ず、ｎ- −ＩｎＧａＡｓＰ層
１４の上面にＳｉＯ2 を蒸着する。後に形成される光導
波層の上側のｎ- −ＩｎＧａＡｓＰ層１４の上面（図６
の（Ｂ）に示される領域１８。）を開口部とするマスク
パターンをフォトリソグラフィとエッチングによって形
成する。
を用い、このＦｅ−ＩｎＰ基板１０の上側の全面に、第
１クラッド層（ｎ−ＩｎＰ層）１２および第１コンタク
ト層（ｎ- −ＩｎＧａＡｓＰ層）１４を下地側から順次
に堆積させる（図６の（Ａ））。この堆積工程には、例
えば、ＭＯＶＰＥ（有機金属エピタキシャル成長）等の
結晶成長法が用いられる。次に、ｎ- −ＩｎＧａＡｓＰ
層１４の上面に光導波層の形成予定領域１８を画成して
この予定領域１８を開口部とする第１マスク１６を形成
する（図６の（Ｂ））。先ず、ｎ- −ＩｎＧａＡｓＰ層
１４の上面にＳｉＯ2 を蒸着する。後に形成される光導
波層の上側のｎ- −ＩｎＧａＡｓＰ層１４の上面（図６
の（Ｂ）に示される領域１８。）を開口部とするマスク
パターンをフォトリソグラフィとエッチングによって形
成する。
【００２３】次に、この第１マスク１６を用い、ｎ- −
ＩｎＧａＡｓＰ層１４からｎ−ＩｎＰ層１２のＦｅ−Ｉ
ｎＰ基板１０に達しない深さまでエッチングを行う（図
６の（Ｃ））。このエッチング工程には、例えば、Ｃｌ
2 、Ａｒ+ ガスを使用したドライエッチングが用いられ
る。また、ウエットエッチングでもよく、エッチャント
として塩酸系または硫酸系のものを用いて行えば良い。
このエッチング工程によって、ｎ−ＩｎＰ層１２には、
ｎ- −ＩｎＧａＡｓＰ層１４との境界面である第１の上
面２４ａより低位の第２の上面２４ｂが形成される（図
６の（Ｃ））。この工程によって成形を受けて、ｎ−Ｉ
ｎＰ層１２は高低の段差を有するｎ−ＩｎＰ層２０とな
り、ｎ- −ＩｎＧａＡｓＰ層１４はその残存層としてｎ
- −ＩｎＧａＡｓＰ層２２となる。
ＩｎＧａＡｓＰ層１４からｎ−ＩｎＰ層１２のＦｅ−Ｉ
ｎＰ基板１０に達しない深さまでエッチングを行う（図
６の（Ｃ））。このエッチング工程には、例えば、Ｃｌ
2 、Ａｒ+ ガスを使用したドライエッチングが用いられ
る。また、ウエットエッチングでもよく、エッチャント
として塩酸系または硫酸系のものを用いて行えば良い。
このエッチング工程によって、ｎ−ＩｎＰ層１２には、
ｎ- −ＩｎＧａＡｓＰ層１４との境界面である第１の上
面２４ａより低位の第２の上面２４ｂが形成される（図
６の（Ｃ））。この工程によって成形を受けて、ｎ−Ｉ
ｎＰ層１２は高低の段差を有するｎ−ＩｎＰ層２０とな
り、ｎ- −ＩｎＧａＡｓＰ層１４はその残存層としてｎ
- −ＩｎＧａＡｓＰ層２２となる。
【００２４】この構成例は、下地として半絶縁性を示す
Ｆｅ−ＩｎＰ基板１０を用いているのでエッチングの深
さはＦｅ−ＩｎＰ基板１０に達しない深さとした。下地
として、絶縁性の基板、または第１クラッド層と同じ導
電型の基板を用いる場合には、このエッチングの深さは
基板に達していてもよい。
Ｆｅ−ＩｎＰ基板１０を用いているのでエッチングの深
さはＦｅ−ＩｎＰ基板１０に達しない深さとした。下地
として、絶縁性の基板、または第１クラッド層と同じ導
電型の基板を用いる場合には、このエッチングの深さは
基板に達していてもよい。
【００２５】次に、第２の上面２４ｂに光導波層および
第２クラッド層を第１クラッド層２０側から順次に堆積
させる。
第２クラッド層を第１クラッド層２０側から順次に堆積
させる。
【００２６】この例では、第２の上面２４ｂにＩｎＧａ
ＡｓＰ層（光導波層）２６、ｐ−ＩｎＰ層（第２クラッ
ド層）２８およびｐ+ −ＩｎＧａＡｓＰ層（第２コンタ
クト層）３０を第１クラッド層２０側から順次に堆積さ
せる（図６の（Ｄ））。この結晶成長工程には、ＭＯＶ
ＰＥ法等が用いられる。この結晶成長工程は第１マスク
１６を用いて行われる。また、表面の凹凸を解消するた
めに、ｐ−ＩｎＰ層２８の上面はｎ−ＩｎＰ層２０の高
位側の上面２４ａと同じ高さとし、ｐ+ −ＩｎＧａＡｓ
Ｐ層３０の上面はｎ- −ＩｎＧａＡｓＰ層２２の上面と
同じ高さとなるようにするのが良い。
ＡｓＰ層（光導波層）２６、ｐ−ＩｎＰ層（第２クラッ
ド層）２８およびｐ+ −ＩｎＧａＡｓＰ層（第２コンタ
クト層）３０を第１クラッド層２０側から順次に堆積さ
せる（図６の（Ｄ））。この結晶成長工程には、ＭＯＶ
ＰＥ法等が用いられる。この結晶成長工程は第１マスク
１６を用いて行われる。また、表面の凹凸を解消するた
めに、ｐ−ＩｎＰ層２８の上面はｎ−ＩｎＰ層２０の高
位側の上面２４ａと同じ高さとし、ｐ+ −ＩｎＧａＡｓ
Ｐ層３０の上面はｎ- −ＩｎＧａＡｓＰ層２２の上面と
同じ高さとなるようにするのが良い。
【００２７】次に、第１クラッド層２０と第２クラッド
層２８との間に両者を絶縁するための第１絶縁層を形成
する工程、および第１クラッド層２０と相俟って第２ク
ラッド層２８のストライプ幅を決めるための第２絶縁層
を第２クラッド層２８の表面から少なくとも光導波層２
６に達する深さまで形成する工程について説明する。そ
のために先ず、第１マスク１６を除去し、第１および第
２コンタクト層２２および３０の上面に、第１クラッド
層２０と第２クラッド層２８の境界部を含み光導波方向
（図７の紙面に垂直な方向。）に平行である第１領域３
２およびこの第１領域３２に平行な第２コンタクト層３
０の上面の第２領域３４が開口部である第２マスク３６
ａ、３６ｂおよび３６ｃを形成する（図７の（Ａ））。
ＳｉＯ２の第１マスクパターン１６の除去にはフッ化酸
素系のエッチャントが用いられる。第２マスク３６ａ、
３６ｂおよび３６ｃは第１マスク１６と同様にＳｉＯ２
で形成する。第１コンタクト層２２の上面に第２マス
ク３６ａ、第２コンタクト層３０の上面に第２マスク３
６ｂが形成され、第２マスク３６ａおよび３６ｂ間は光
導波方向に一定の幅で離間しており、この帯状（ストラ
イプ状）の離間部分が第１領域３２である。また、第２
コンタクト層３０の上面に第２マスク３６ｂに対して、
第２マスク３６ａとは反対側に第２マスク３６ｃが形成
されている。同様に、第２マスク３６ｂおよび３６ｃ間
は光導波方向に一定の幅で離間しており、この帯状（ス
トライプ状）の離間部分が第２領域３４である。
層２８との間に両者を絶縁するための第１絶縁層を形成
する工程、および第１クラッド層２０と相俟って第２ク
ラッド層２８のストライプ幅を決めるための第２絶縁層
を第２クラッド層２８の表面から少なくとも光導波層２
６に達する深さまで形成する工程について説明する。そ
のために先ず、第１マスク１６を除去し、第１および第
２コンタクト層２２および３０の上面に、第１クラッド
層２０と第２クラッド層２８の境界部を含み光導波方向
（図７の紙面に垂直な方向。）に平行である第１領域３
２およびこの第１領域３２に平行な第２コンタクト層３
０の上面の第２領域３４が開口部である第２マスク３６
ａ、３６ｂおよび３６ｃを形成する（図７の（Ａ））。
ＳｉＯ２の第１マスクパターン１６の除去にはフッ化酸
素系のエッチャントが用いられる。第２マスク３６ａ、
３６ｂおよび３６ｃは第１マスク１６と同様にＳｉＯ２
で形成する。第１コンタクト層２２の上面に第２マス
ク３６ａ、第２コンタクト層３０の上面に第２マスク３
６ｂが形成され、第２マスク３６ａおよび３６ｂ間は光
導波方向に一定の幅で離間しており、この帯状（ストラ
イプ状）の離間部分が第１領域３２である。また、第２
コンタクト層３０の上面に第２マスク３６ｂに対して、
第２マスク３６ａとは反対側に第２マスク３６ｃが形成
されている。同様に、第２マスク３６ｂおよび３６ｃ間
は光導波方向に一定の幅で離間しており、この帯状（ス
トライプ状）の離間部分が第２領域３４である。
【００２８】次に、第２マスク３６ａ、３６ｂおよび３
６ｃを用いて前記第１および第２領域３２および３４の
それぞれに、第１および第２コンタクト層２２および３
０の表面から少なくとも光導波層２６に達する深さ（但
し、Ｆｅ−ＩｎＰ基板１０に達しない深さとする。）に
までエッチングを施して第１および第２の二つの溝３８
および４０を形成する（図７の（Ｂ））。これらの第１
溝３８および第２溝４０を、例えば、臭化水素系のエッ
チャントを用いたエッチングによって形成する。この例
では、このエッチングによって、第１領域３２に第１溝
３８、および第２領域３４に第２溝４０を同じ深さで形
成する。但し、その深さは前述の通りである。また、第
２溝４０の形成によって、第２クラッド層２８、第２コ
ンタクト層３０および光導波層２６のそれぞれが二つの
領域に分断される（これら分断された領域それぞれを第
２クラッド層２８ａおよび２８ｂとし、第２コンタクト
層３０ａおよび３０ｂとし、光導波層２６ａおよび２６
ｂと称する（図７の（Ｂ））。）。
６ｃを用いて前記第１および第２領域３２および３４の
それぞれに、第１および第２コンタクト層２２および３
０の表面から少なくとも光導波層２６に達する深さ（但
し、Ｆｅ−ＩｎＰ基板１０に達しない深さとする。）に
までエッチングを施して第１および第２の二つの溝３８
および４０を形成する（図７の（Ｂ））。これらの第１
溝３８および第２溝４０を、例えば、臭化水素系のエッ
チャントを用いたエッチングによって形成する。この例
では、このエッチングによって、第１領域３２に第１溝
３８、および第２領域３４に第２溝４０を同じ深さで形
成する。但し、その深さは前述の通りである。また、第
２溝４０の形成によって、第２クラッド層２８、第２コ
ンタクト層３０および光導波層２６のそれぞれが二つの
領域に分断される（これら分断された領域それぞれを第
２クラッド層２８ａおよび２８ｂとし、第２コンタクト
層３０ａおよび３０ｂとし、光導波層２６ａおよび２６
ｂと称する（図７の（Ｂ））。）。
【００２９】そして、次に、両溝３８および４０を絶縁
性材料で埋め込んで第１および第２絶縁層４２および４
４を形成する（図７の（Ｃ））。この埋め込み工程は、
第２マスク３６ａ、３６ｂおよび３６ｃを用いて第１溝
３８に第１絶縁層４２を形成し、第２溝４０に第２絶縁
層４４が形成される。これらの第１および第２絶縁層４
２および４４は、絶縁性材料として高抵抗半導体等を用
いる場合にはＭＯＶＰＥ法等によって形成する。また、
絶縁性材料としてポリイミド等の樹脂材料を用いる場合
には、液体状態の材料を用いてスピンコーティング法等
によって形成する。
性材料で埋め込んで第１および第２絶縁層４２および４
４を形成する（図７の（Ｃ））。この埋め込み工程は、
第２マスク３６ａ、３６ｂおよび３６ｃを用いて第１溝
３８に第１絶縁層４２を形成し、第２溝４０に第２絶縁
層４４が形成される。これらの第１および第２絶縁層４
２および４４は、絶縁性材料として高抵抗半導体等を用
いる場合にはＭＯＶＰＥ法等によって形成する。また、
絶縁性材料としてポリイミド等の樹脂材料を用いる場合
には、液体状態の材料を用いてスピンコーティング法等
によって形成する。
【００３０】最後に、パッシベーション層（ＳｉＯ2
層）と電極が形成される（図７の（Ｄ））。パッシベー
ション層４６ａは第１絶縁層４２の上面に形成され、お
よびパッシベーション層４６ｂは第２絶縁層４４の上面
と第２コンタクト層３０ｂの上面に形成される。そし
て、第１コンタクト層２２の上面に第１電極４８が形成
され、第２コンタクト層３０ａおよびパッシベーション
層４６ｂの上面に第２電極５０が形成される。パッシベ
ーション層４６ｂは、第２電極５０および第２コンタク
ト層３０ｂ間を電気的に分離している。この後は、基板
裏面のエッチング、劈開、端面のコーティングを施して
チップを形成する。
層）と電極が形成される（図７の（Ｄ））。パッシベー
ション層４６ａは第１絶縁層４２の上面に形成され、お
よびパッシベーション層４６ｂは第２絶縁層４４の上面
と第２コンタクト層３０ｂの上面に形成される。そし
て、第１コンタクト層２２の上面に第１電極４８が形成
され、第２コンタクト層３０ａおよびパッシベーション
層４６ｂの上面に第２電極５０が形成される。パッシベ
ーション層４６ｂは、第２電極５０および第２コンタク
ト層３０ｂ間を電気的に分離している。この後は、基板
裏面のエッチング、劈開、端面のコーティングを施して
チップを形成する。
【００３１】上述した製造工程において、特に、基板か
らの不純物が上側の各層に拡散して導電型に影響を与え
る場合がある。この不純物拡散を防止するための中間層
を、基板１０および第１クラッド層２０間に挿入しても
よい。また、基板裏面に金属を蒸着し、この金属面をボ
ンディング面として用いることもできる。
らの不純物が上側の各層に拡散して導電型に影響を与え
る場合がある。この不純物拡散を防止するための中間層
を、基板１０および第１クラッド層２０間に挿入しても
よい。また、基板裏面に金属を蒸着し、この金属面をボ
ンディング面として用いることもできる。
【００３２】＜第２の構成例＞図１の（Ｂ）は、この発
明の光素子の別の構成例（第２の構成例）の構造を示す
斜視図である。この構成例において図１の（Ａ）に示し
た構成例との相違は、第１クラッド層が二つの層から構
成されている点である。Ｆｅ−ＩｎＰ基板１０の上面側
の全面に設けられているのがｎ−ＩｎＰクラッド層２０
である。このｎ−ＩｎＰクラッド層２０、第１絶縁層４
２およびｎ- −ＩｎＧａＡｓＰコンタクト層２２に接し
て囲まれて設けられているのが半導体層５６である。こ
の半導体層５６は第１クラッド層２０と同じ導電型の半
導体層であり、例えば、第１クラッド層と同じｎ−Ｉｎ
Ｐを用いてもよい。
明の光素子の別の構成例（第２の構成例）の構造を示す
斜視図である。この構成例において図１の（Ａ）に示し
た構成例との相違は、第１クラッド層が二つの層から構
成されている点である。Ｆｅ−ＩｎＰ基板１０の上面側
の全面に設けられているのがｎ−ＩｎＰクラッド層２０
である。このｎ−ＩｎＰクラッド層２０、第１絶縁層４
２およびｎ- −ＩｎＧａＡｓＰコンタクト層２２に接し
て囲まれて設けられているのが半導体層５６である。こ
の半導体層５６は第１クラッド層２０と同じ導電型の半
導体層であり、例えば、第１クラッド層と同じｎ−Ｉｎ
Ｐを用いてもよい。
【００３３】このように、第１クラッド層が二層になる
ことにより次に説明するように図１の（Ａ）の構成例と
製造工程に違いが生じる。
ことにより次に説明するように図１の（Ａ）の構成例と
製造工程に違いが生じる。
【００３４】＜第２の製造方法＞この図１の（Ｂ）の構
成例の製造工程（第２の製造方法）について、図８およ
び図９を参照して説明する。先ず、この製造工程におい
ては、下地の上側の全面に、第１クラッド層、光導波層
および第２クラッド層を下地側から順次に堆積させる。
成例の製造工程（第２の製造方法）について、図８およ
び図９を参照して説明する。先ず、この製造工程におい
ては、下地の上側の全面に、第１クラッド層、光導波層
および第２クラッド層を下地側から順次に堆積させる。
【００３５】下地としてＦｅ−ＩｎＰ基板１０を用い、
この基板の上側の全面に、ｎ−ＩｎＰ層（第１クラッド
層）１２、ＩｎＧａＡｓＰ層（光導波層）５２、ｐ−Ｉ
ｎＰ層（第２クラッド層）５４およびｐ+ −ＩｎＧａＡ
ｓＰ層（第２コンタクト層）６８を基板側から順次に堆
積させる（図８の（Ａ））。
この基板の上側の全面に、ｎ−ＩｎＰ層（第１クラッド
層）１２、ＩｎＧａＡｓＰ層（光導波層）５２、ｐ−Ｉ
ｎＰ層（第２クラッド層）５４およびｐ+ −ＩｎＧａＡ
ｓＰ層（第２コンタクト層）６８を基板側から順次に堆
積させる（図８の（Ａ））。
【００３６】次の工程で、光導波層５２の上面よりも低
い位置で第１クラッド層２０の上面が露出面となるよう
に形成する。そのため、ｎ−ＩｎＰ層１２の上面に形成
すべき光導波層５２の予定領域１８を定めてこのｎ−Ｉ
ｎＰ層１２の上面の予定領域１８に対応する領域を覆う
第１マスク１６を形成する（図８の（Ｂ））。
い位置で第１クラッド層２０の上面が露出面となるよう
に形成する。そのため、ｎ−ＩｎＰ層１２の上面に形成
すべき光導波層５２の予定領域１８を定めてこのｎ−Ｉ
ｎＰ層１２の上面の予定領域１８に対応する領域を覆う
第１マスク１６を形成する（図８の（Ｂ））。
【００３７】続いて、第１マスク１６を用いてｐ+ −Ｉ
ｎＧａＡｓＰ層６８の表面から少なくともｎ−ＩｎＰ層
１２に達する深さ（但し、基板１０に達しない深さとす
る。）にまでエッチングを施す（図８の（Ｃ））。
ｎＧａＡｓＰ層６８の表面から少なくともｎ−ＩｎＰ層
１２に達する深さ（但し、基板１０に達しない深さとす
る。）にまでエッチングを施す（図８の（Ｃ））。
【００３８】上述の工程によって、ｎ−ＩｎＰ層１２の
残存部分が第１クラッド層２０となり、ＩｎＧａＡｓＰ
層５２の残存部が光導波層２６となり、ｐ−ＩｎＰ層５
４の残存部が第２クラッド層２８となり、ｐ+ −ＩｎＧ
ａＡｓＰ層６８の残存部分が第２コンタクト層３０とな
る。そして、第１クラッド層２０の露出面２４が、光導
波層２６の上面より低い位置に形成される。
残存部分が第１クラッド層２０となり、ＩｎＧａＡｓＰ
層５２の残存部が光導波層２６となり、ｐ−ＩｎＰ層５
４の残存部が第２クラッド層２８となり、ｐ+ −ＩｎＧ
ａＡｓＰ層６８の残存部分が第２コンタクト層３０とな
る。そして、第１クラッド層２０の露出面２４が、光導
波層２６の上面より低い位置に形成される。
【００３９】次に、第１クラッド層２０の露出面２４
に、表面が少なくとも光導波層２６の上面より高位置に
ある第１クラッド層２０と同じ導電型の半導体層５６を
形成する（図８の（Ｄ））。この図示例では、半導体層
５６の表面と第２クラッド層２８の表面とを同じ高さに
してある。また、半導体層５６の上面には第１クラッド
層２０と同じ導電型の第１コンタクト層（ｎ- −ＩｎＧ
ａＡｓＰ層）２２が形成される。
に、表面が少なくとも光導波層２６の上面より高位置に
ある第１クラッド層２０と同じ導電型の半導体層５６を
形成する（図８の（Ｄ））。この図示例では、半導体層
５６の表面と第２クラッド層２８の表面とを同じ高さに
してある。また、半導体層５６の上面には第１クラッド
層２０と同じ導電型の第１コンタクト層（ｎ- −ＩｎＧ
ａＡｓＰ層）２２が形成される。
【００４０】次に、半導体層５６と第２クラッド層２８
との間に両者を絶縁するための第１絶縁層を形成し、お
よび第１クラッド層２０と相俟って第２クラッド層２８
のストライプ幅を決めるための第２絶縁層を第２クラッ
ド層２８の表面から少なくとも光導波層２６に達する深
さまで形成する（図９の（Ａ）〜（Ｃ））。
との間に両者を絶縁するための第１絶縁層を形成し、お
よび第１クラッド層２０と相俟って第２クラッド層２８
のストライプ幅を決めるための第２絶縁層を第２クラッ
ド層２８の表面から少なくとも光導波層２６に達する深
さまで形成する（図９の（Ａ）〜（Ｃ））。
【００４１】そのため、先ず、第１マスク１６を除去
し、第１および第２コンタクト層２２および３０の上面
に第２マスク３６ａ、３６ｂおよび３６ｃを形成する。
この第２マスクは、半導体層５６および第２クラッド層
２８間の境界すなわち接続部を含み光導波方向（図９の
紙面に垂直な方向。）に同一の幅で帯状（ストライプ
状）に延在する第１領域３２およびこの第１領域３２に
平行であって同一の幅で帯状（ストライプ状）に延在す
る第２領域３４のそれぞれがを開口部として具えている
（図９の（Ａ））。
し、第１および第２コンタクト層２２および３０の上面
に第２マスク３６ａ、３６ｂおよび３６ｃを形成する。
この第２マスクは、半導体層５６および第２クラッド層
２８間の境界すなわち接続部を含み光導波方向（図９の
紙面に垂直な方向。）に同一の幅で帯状（ストライプ
状）に延在する第１領域３２およびこの第１領域３２に
平行であって同一の幅で帯状（ストライプ状）に延在す
る第２領域３４のそれぞれがを開口部として具えている
（図９の（Ａ））。
【００４２】第２マスク３６ａ、３６ｂおよび３６ｃを
用いて第１および第２領域３２および３４のそれぞれに
露出している部分に対しエッチングを行い、このエッチ
ングを第１および第２コンタクト層２２および３０の表
面から少なくとも光導波層２６に達する深さ（但し、基
板１０に達しない深さとする。）まで行って二つの第１
および第２溝３８および４０を形成する（図９の
（Ｂ））。
用いて第１および第２領域３２および３４のそれぞれに
露出している部分に対しエッチングを行い、このエッチ
ングを第１および第２コンタクト層２２および３０の表
面から少なくとも光導波層２６に達する深さ（但し、基
板１０に達しない深さとする。）まで行って二つの第１
および第２溝３８および４０を形成する（図９の
（Ｂ））。
【００４３】これら両溝３８および４０を絶縁性材料で
埋め込み、第１および第２絶縁層４２および４４を形成
する（図９の（Ｃ））。
埋め込み、第１および第２絶縁層４２および４４を形成
する（図９の（Ｃ））。
【００４４】最後に、第１の製造方法と同様に、第２マ
スク３６ａ、３６ｂおよび３６ｃを除去して、パッシベ
ーション層４６ａおよび４６ｂおよび電極４８および５
０を設ける（図９の（Ｄ））。
スク３６ａ、３６ｂおよび３６ｃを除去して、パッシベ
ーション層４６ａおよび４６ｂおよび電極４８および５
０を設ける（図９の（Ｄ））。
【００４５】上述の図１の（Ａ）および（Ｂ）に示した
第１および第２の構成例は、従来の構造で問題であった
クラッド層を介する寄生容量が小さい。近来の高速動作
を行うシステムに用いる半導体素子としては寄生容量が
低減されていることが必要である。従来のプレーナ電極
型半導体光素子の寄生容量を評価するために、従来のプ
レーナ電極型半導体光素子の構造として次のモデルを仮
定する。ＩｎＧａＡｓＰ光導波層は、その上面および下
面の全面に設けられたＩｎＰ高抵抗層で上下を挟まれ、
このＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ積層体の両側面が
ｎ−ＩｎＰクラッド層およびｐ−ＩｎＰクラッド層で挟
まれた構造である。二つの各々の高抵抗層の幅Ｗ（両ク
ラッド層間の間隔長）を１μｍとし、光導波方向の長さ
Ｌを３５０μｍ、膜厚ｄ1 を１μｍとすれば、クラッド
層を介した容量Ｃ1 は、次式で表される。
第１および第２の構成例は、従来の構造で問題であった
クラッド層を介する寄生容量が小さい。近来の高速動作
を行うシステムに用いる半導体素子としては寄生容量が
低減されていることが必要である。従来のプレーナ電極
型半導体光素子の寄生容量を評価するために、従来のプ
レーナ電極型半導体光素子の構造として次のモデルを仮
定する。ＩｎＧａＡｓＰ光導波層は、その上面および下
面の全面に設けられたＩｎＰ高抵抗層で上下を挟まれ、
このＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ積層体の両側面が
ｎ−ＩｎＰクラッド層およびｐ−ＩｎＰクラッド層で挟
まれた構造である。二つの各々の高抵抗層の幅Ｗ（両ク
ラッド層間の間隔長）を１μｍとし、光導波方向の長さ
Ｌを３５０μｍ、膜厚ｄ1 を１μｍとすれば、クラッド
層を介した容量Ｃ1 は、次式で表される。
【００４６】 Ｃ1 ＝２ε0 εS Ｌｄ1 ／Ｗ＝０．１１２≒０．１（ｐＦ） ここで、ε0 は真空誘電率であり、８．８５４×１０12
（Ｆ／ｍ）とし、εSはＩｎＰ高抵抗層の比誘電率であ
り、これを１２とした。一方、光導波層の容量Ｃ2 は、
比誘電率εS がクラッド層と同一であるとし、膜厚ｄ2
を０．２μｍとすることにより、 Ｃ2 ＝ε0 εS Ｌｄ2 ／Ｗ＝０．００７４（ｐＦ） と計算される。Ｃ2 と比べるとＣ1 は無視できない容量
であることが理解される。このように、従来のプレーナ
電極型半導体光素子の両クラッド層間には、光導波層の
サイズに依存する層が挿入されてしまう構造であり、こ
の層に起因する寄生容量が問題であった。
（Ｆ／ｍ）とし、εSはＩｎＰ高抵抗層の比誘電率であ
り、これを１２とした。一方、光導波層の容量Ｃ2 は、
比誘電率εS がクラッド層と同一であるとし、膜厚ｄ2
を０．２μｍとすることにより、 Ｃ2 ＝ε0 εS Ｌｄ2 ／Ｗ＝０．００７４（ｐＦ） と計算される。Ｃ2 と比べるとＣ1 は無視できない容量
であることが理解される。このように、従来のプレーナ
電極型半導体光素子の両クラッド層間には、光導波層の
サイズに依存する層が挿入されてしまう構造であり、こ
の層に起因する寄生容量が問題であった。
【００４７】これに対して、この第１および第２の構成
例に示したように、この発明のプレーナ電極型半導体光
素子の構造は、両クラッド層（ｎ−ＩｎＰ層２０、ｐ−
ＩｎＰ層２８）間が絶縁層（第１絶縁層４２）によって
絶縁されている構造である。よって、クラッド層間に発
生する寄生容量は光導波層２６ａのサイズには関係なく
絶縁層のサイズおよび誘電率に依存する。容量を低減さ
せるためにはこの幅が大きいことが望ましいが、第１絶
縁層４２の下側の第１クラッド層２０部分が増大してし
まうことによりこの部分の抵抗が増大してしまう。この
構成例の第１絶縁層４２の幅（両クラッド層間の間隔
長）は１０μｍ程度としている。
例に示したように、この発明のプレーナ電極型半導体光
素子の構造は、両クラッド層（ｎ−ＩｎＰ層２０、ｐ−
ＩｎＰ層２８）間が絶縁層（第１絶縁層４２）によって
絶縁されている構造である。よって、クラッド層間に発
生する寄生容量は光導波層２６ａのサイズには関係なく
絶縁層のサイズおよび誘電率に依存する。容量を低減さ
せるためにはこの幅が大きいことが望ましいが、第１絶
縁層４２の下側の第１クラッド層２０部分が増大してし
まうことによりこの部分の抵抗が増大してしまう。この
構成例の第１絶縁層４２の幅（両クラッド層間の間隔
長）は１０μｍ程度としている。
【００４８】また、この構成例を発光素子として用いる
ときには、光導波層に順方向のバイアス電圧を印加して
電流を注入するが、この漏れ電流が非常に小さい構造で
ある。従って、レーザ特性は向上する。また、この構成
例を光変調器として用いるときには、光導波層に逆方向
のバイアス電圧を印加して電界を形成するが、光導波層
に均一に電圧を印加できるので、この電界の強度を大き
くできる。
ときには、光導波層に順方向のバイアス電圧を印加して
電流を注入するが、この漏れ電流が非常に小さい構造で
ある。従って、レーザ特性は向上する。また、この構成
例を光変調器として用いるときには、光導波層に逆方向
のバイアス電圧を印加して電界を形成するが、光導波層
に均一に電圧を印加できるので、この電界の強度を大き
くできる。
【００４９】上述に示した構造にしたことにより、この
構造の製造方法に当たっては、従来のように光導波層を
含むメサストライプの両側面を別々のエッチング工程に
よって行うことを必要としない。従って、エッチングに
用いる二つのマスクの軸合わせを行う必要がなくメサス
トライプの幅を光導波方向に沿って一定にできる。よっ
て、製造工程の簡略化、特性の均一化および歩留の向上
が実現される。また、前述した第１の製造方法と第２の
製造方法とを比べた場合、第１の製造方法の方が結晶成
長による熱処理工程が１回少ないので光導波層への不純
物の拡散が少ない。
構造の製造方法に当たっては、従来のように光導波層を
含むメサストライプの両側面を別々のエッチング工程に
よって行うことを必要としない。従って、エッチングに
用いる二つのマスクの軸合わせを行う必要がなくメサス
トライプの幅を光導波方向に沿って一定にできる。よっ
て、製造工程の簡略化、特性の均一化および歩留の向上
が実現される。また、前述した第１の製造方法と第２の
製造方法とを比べた場合、第１の製造方法の方が結晶成
長による熱処理工程が１回少ないので光導波層への不純
物の拡散が少ない。
【００５０】図２は、第１および第２の構成例の変形例
の構造を示す斜視図である。図１の（Ａ）の変形例が図
２の（Ａ）の構成例であり、図１の（Ｂ）の変形例が図
２の（Ｂ）の構成例である。図２に示されるように、こ
の例では、第２絶縁層４４はＩｎＧａＡｓＰ光導波層２
６に接しているが二つの領域に分断していない。このよ
うに、第２絶縁層４４は少なくともＩｎＧａＡｓＰ光導
波層２６に接していればよい。また、第１絶縁層４２
は、ｎ−ＩｎＰクラッド層２０およびｐ−ＩｎＰクラッ
ド層２８ａ間を電気的に分離し、ｎ- −ＩｎＧａＡｓＰ
コンタクト層２２およびｐ+ −ＩｎＧａＡｓＰコンタク
ト層３０ａ間を電気的に分離していればよい。この変形
例は第１の構成例と同様の効果を奏する。尚、この第１
の構成例の変形例は、第１の製造方法を用いて作成でき
る。
の構造を示す斜視図である。図１の（Ａ）の変形例が図
２の（Ａ）の構成例であり、図１の（Ｂ）の変形例が図
２の（Ｂ）の構成例である。図２に示されるように、こ
の例では、第２絶縁層４４はＩｎＧａＡｓＰ光導波層２
６に接しているが二つの領域に分断していない。このよ
うに、第２絶縁層４４は少なくともＩｎＧａＡｓＰ光導
波層２６に接していればよい。また、第１絶縁層４２
は、ｎ−ＩｎＰクラッド層２０およびｐ−ＩｎＰクラッ
ド層２８ａ間を電気的に分離し、ｎ- −ＩｎＧａＡｓＰ
コンタクト層２２およびｐ+ −ＩｎＧａＡｓＰコンタク
ト層３０ａ間を電気的に分離していればよい。この変形
例は第１の構成例と同様の効果を奏する。尚、この第１
の構成例の変形例は、第１の製造方法を用いて作成でき
る。
【００５１】＜第３および第４の構成例＞図３は、この
発明の光素子の第３および第４の構成例の構造を示す斜
視図である。尚、第１および第２の構成例との相違のみ
を説明する。図３の（Ａ）が第３の構成例を示しおよび
図３の（Ｂ）が第４の構成例を示しており、図１の
（Ａ）および（Ｂ）にそれぞれ対応されて示されてい
る。図３の各図に示されるように、第１および第２の構
成例との相違は、第２絶縁層４４が第１絶縁層４２より
も深く形成されていることであり下地であるＦｅ−Ｉｎ
Ｐ基板１０に接して設けられている（但し、第１絶縁層
４２は基板１０に接していない。）。この第３および第
４の構成例は、第２絶縁層４４がＦｅ−ＩｎＰ基板１０
に接し、ｎ−ＩｎＰクラッド層２０を分断する構成であ
る（分断されたｎ−ＩｎＰ層（第１クラッド層）に２０
ａ、２０ｂの記号を付して称する。）。この構成によっ
て、第１クラッド層２０ａおよび２０ｂ間は電気的に分
離されている。よって、第１クラッド層２０ｂおよび第
２電極間５０間に形成されていた寄生容量を消去でき
る。
発明の光素子の第３および第４の構成例の構造を示す斜
視図である。尚、第１および第２の構成例との相違のみ
を説明する。図３の（Ａ）が第３の構成例を示しおよび
図３の（Ｂ）が第４の構成例を示しており、図１の
（Ａ）および（Ｂ）にそれぞれ対応されて示されてい
る。図３の各図に示されるように、第１および第２の構
成例との相違は、第２絶縁層４４が第１絶縁層４２より
も深く形成されていることであり下地であるＦｅ−Ｉｎ
Ｐ基板１０に接して設けられている（但し、第１絶縁層
４２は基板１０に接していない。）。この第３および第
４の構成例は、第２絶縁層４４がＦｅ−ＩｎＰ基板１０
に接し、ｎ−ＩｎＰクラッド層２０を分断する構成であ
る（分断されたｎ−ＩｎＰ層（第１クラッド層）に２０
ａ、２０ｂの記号を付して称する。）。この構成によっ
て、第１クラッド層２０ａおよび２０ｂ間は電気的に分
離されている。よって、第１クラッド層２０ｂおよび第
２電極間５０間に形成されていた寄生容量を消去でき
る。
【００５２】＜第３の製造方法＞この第４の構成例（図
３の（Ｂ）の構成例）の製造工程（第３の製造方法）に
ついて図１０および図１１を参照して説明する。また、
半導体層５６および第１コンタクト層２２を第１クラッ
ド層２０の露出面に堆積させるまでの工程は、第２の製
造方法の工程（ａ）〜（ｄ）（図８の（Ａ）〜（Ｄ））
と同様であるので重複説明を避けるためその説明を省略
する。従って、先ず、第１マスク１６を除去し、第１お
よび第２コンタクト層２２および３０の上面に、半導体
層５６および第２クラッド層２８間の接続部を含み光導
波方向（図１０の紙面に垂直な方向。）に平行である第
１領域３２および第１領域３２に平行な第２コンタクト
層３０の上面の第２領域３４が開口部である第２マスク
３６ａ、３６ｂおよび３６ｃを形成する工程について説
明する。
３の（Ｂ）の構成例）の製造工程（第３の製造方法）に
ついて図１０および図１１を参照して説明する。また、
半導体層５６および第１コンタクト層２２を第１クラッ
ド層２０の露出面に堆積させるまでの工程は、第２の製
造方法の工程（ａ）〜（ｄ）（図８の（Ａ）〜（Ｄ））
と同様であるので重複説明を避けるためその説明を省略
する。従って、先ず、第１マスク１６を除去し、第１お
よび第２コンタクト層２２および３０の上面に、半導体
層５６および第２クラッド層２８間の接続部を含み光導
波方向（図１０の紙面に垂直な方向。）に平行である第
１領域３２および第１領域３２に平行な第２コンタクト
層３０の上面の第２領域３４が開口部である第２マスク
３６ａ、３６ｂおよび３６ｃを形成する工程について説
明する。
【００５３】最初に、第１マスク１６を除去して、第１
または第２コンタクト層２２および３０の上面に、第２
領域３２が開口部である第３マスク５８ａおよび５８ｂ
を形成する（図１０の（Ａ））。第３マスク５８ａは第
１コンタクト層２２および第２コンタクト層３０の上面
に形成しており、第２コンタクト層３０の上面にはこの
マスク５８ａとは第２領域３２である開口部を隔てて第
３マスク５８ｂが形成される。
または第２コンタクト層２２および３０の上面に、第２
領域３２が開口部である第３マスク５８ａおよび５８ｂ
を形成する（図１０の（Ａ））。第３マスク５８ａは第
１コンタクト層２２および第２コンタクト層３０の上面
に形成しており、第２コンタクト層３０の上面にはこの
マスク５８ａとは第２領域３２である開口部を隔てて第
３マスク５８ｂが形成される。
【００５４】次に、第３マスク５８ａおよび５８ｂを用
いて、第１クラッド層２０の厚さ（基板１０の上面およ
び光導波層２６の下面間の厚さ）程度の深さのエッチン
グを開口部３２に露出している第２コンタクト層３０の
表面から施して第３溝６０を形成する（図１０の
（Ｂ））。このエッチングによって、第２コンタクト層
３０が二つの領域に分断されて第２コンタクト層３０ａ
および３０ｂが形成されている。
いて、第１クラッド層２０の厚さ（基板１０の上面およ
び光導波層２６の下面間の厚さ）程度の深さのエッチン
グを開口部３２に露出している第２コンタクト層３０の
表面から施して第３溝６０を形成する（図１０の
（Ｂ））。このエッチングによって、第２コンタクト層
３０が二つの領域に分断されて第２コンタクト層３０ａ
および３０ｂが形成されている。
【００５５】次に、第３マスク５８ａおよび５８ｂの第
１領域３２に開口部を設けて第２マスク３６ａ、３６ｂ
および３６ｃを形成する（図１０の（Ｃ））。ここで
は、フォトリソグラフィおよびエッチンングを用いて第
１領域３２に開口部を形成する。
１領域３２に開口部を設けて第２マスク３６ａ、３６ｂ
および３６ｃを形成する（図１０の（Ｃ））。ここで
は、フォトリソグラフィおよびエッチンングを用いて第
１領域３２に開口部を形成する。
【００５６】以下の工程は、第２の製造方法の工程（図
９の（Ｂ）、（Ｃ）および（Ｄ）に示した工程）と同様
にして行われる。但し、エッチングの深さに注意する。
９の（Ｂ）、（Ｃ）および（Ｄ）に示した工程）と同様
にして行われる。但し、エッチングの深さに注意する。
【００５７】先ず、第２マスク３６ａ、３６ｂおよび３
６ｃを用いて第１および第２領域３２および３４の両者
にエッチングを施す。この場合、第１領域の開口部３２
では第１コンタクト層２２の表面からエッチングが開始
し、第２領域の開口部３４では第３溝６０の表面からエ
ッチングを開始する。このエッチングにより、第１領域
３２に形成される第１溝３８の深さを第１コンタクト層
２２の表面から少なくとも光導波層２６に達する深さ
（但し、基板１０に達しない深さとする。）とし、第２
領域３４に形成される第２溝４０の深さを第２コンタク
ト層３０ａおよび３０ｂの表面から少なくとも基板１０
に達する深さとして第１および第２溝３８および４０を
形成することができる（図１１の（Ａ））。このよう
に、第１溝３８は基板１０に達しない深さに形成され、
第２溝４０は基板１０に達するように形成される。
６ｃを用いて第１および第２領域３２および３４の両者
にエッチングを施す。この場合、第１領域の開口部３２
では第１コンタクト層２２の表面からエッチングが開始
し、第２領域の開口部３４では第３溝６０の表面からエ
ッチングを開始する。このエッチングにより、第１領域
３２に形成される第１溝３８の深さを第１コンタクト層
２２の表面から少なくとも光導波層２６に達する深さ
（但し、基板１０に達しない深さとする。）とし、第２
領域３４に形成される第２溝４０の深さを第２コンタク
ト層３０ａおよび３０ｂの表面から少なくとも基板１０
に達する深さとして第１および第２溝３８および４０を
形成することができる（図１１の（Ａ））。このよう
に、第１溝３８は基板１０に達しない深さに形成され、
第２溝４０は基板１０に達するように形成される。
【００５８】次に、これら第１および第２溝３８および
４０に絶縁性材料を埋め込んで、第１および第２絶縁層
４２および４４を形成し（図１１の（Ｂ））、第２マス
ク３６ａ、３６ｂおよび３６ｃを除去してパッシベーシ
ョン層４６ａおよび４６ｂと、電極４８および５０とを
形成する（図１１の（Ｃ））。
４０に絶縁性材料を埋め込んで、第１および第２絶縁層
４２および４４を形成し（図１１の（Ｂ））、第２マス
ク３６ａ、３６ｂおよび３６ｃを除去してパッシベーシ
ョン層４６ａおよび４６ｂと、電極４８および５０とを
形成する（図１１の（Ｃ））。
【００５９】以上、説明した通り、この第３の製造方法
は、予め、第２領域３４に小さな第３溝６０を形成して
おき、次に、第１および第２領域に同時にエッチングを
施して深さの異なる第１および第２溝３８および４０を
形成し、これら溝に同時に絶縁材料を埋め込んで第１お
よび第２絶縁層４２および４４を形成できる。尚、図３
の（Ａ）の構成例の製造工程については、第１の製造方
法および第３の製造方法から容易に理解できるので省略
する。
は、予め、第２領域３４に小さな第３溝６０を形成して
おき、次に、第１および第２領域に同時にエッチングを
施して深さの異なる第１および第２溝３８および４０を
形成し、これら溝に同時に絶縁材料を埋め込んで第１お
よび第２絶縁層４２および４４を形成できる。尚、図３
の（Ａ）の構成例の製造工程については、第１の製造方
法および第３の製造方法から容易に理解できるので省略
する。
【００６０】上述した第３および第４の構成例によれば
次のような効果が得られる。第１および第２の構成例
（図１の（Ａ）および（Ｂ））においては、両クラッド
層間の寄生容量を低減することに成功したが、第２絶縁
層４４の光導波層２６ａとは反対側の側面に設けられて
いる光導波層２６ｂ、第２クラッド層２８ｂおよびｐ+
−ＩｎＧａＡｓＰ層３０ｂを介する容量が形成されてい
た。これに対し図３の（Ａ）および（Ｂ）に示した第３
および第４の構成例では、第２絶縁層４４を基板１０に
接して設けることにより第１クラッド層２０を第１クラ
ッド層２０ａおよび２０ｂの二領域に分断し、光導波層
２６ｂに接する第１クラッド層２０ｂを第１電極から絶
縁して容量が形成されないようにした。従って、この構
成によって電極間の容量を非常に小さくすることが可能
である。
次のような効果が得られる。第１および第２の構成例
（図１の（Ａ）および（Ｂ））においては、両クラッド
層間の寄生容量を低減することに成功したが、第２絶縁
層４４の光導波層２６ａとは反対側の側面に設けられて
いる光導波層２６ｂ、第２クラッド層２８ｂおよびｐ+
−ＩｎＧａＡｓＰ層３０ｂを介する容量が形成されてい
た。これに対し図３の（Ａ）および（Ｂ）に示した第３
および第４の構成例では、第２絶縁層４４を基板１０に
接して設けることにより第１クラッド層２０を第１クラ
ッド層２０ａおよび２０ｂの二領域に分断し、光導波層
２６ｂに接する第１クラッド層２０ｂを第１電極から絶
縁して容量が形成されないようにした。従って、この構
成によって電極間の容量を非常に小さくすることが可能
である。
【００６１】＜第５および第６の構成例＞図４は、この
発明の光素子の第５および第６の構成例の構造を示す斜
視図である。尚、第１、第３および第４の構成例との相
違のみを説明する。図４の（Ａ）、（Ｂ）がそれぞれ図
１の（Ａ）、（Ｂ）または図３の（Ａ）、（Ｂ）に対応
されて示されている。この第５および第６の構成例も第
３および第４の構成例と同様に第２絶縁層４４がＦｅ−
ＩｎＰ基板１０に接している構成である。しかし、この
場合には、第１絶縁層４２と第２絶縁層４４は同じ深さ
に形成されており、Ｆｅ−ＩｎＰ基板１０の第２絶縁層
４４の下側に帯状（ストライプ状）の凸状部（突条部）
６２を設けることによってこれら第２絶縁層４４および
基板１０の凸状部６２とを接合している。第３構成例〜
第６構成例は共に、第２絶縁層４４がＦｅ−ＩｎＰ基板
１０に接し、ｎ−ＩｎＰクラッド層２０を分断する構成
である（分断されたｎ−ＩｎＰクラッド層に２０ａおよ
び２０ｂの記号を付して称する。）。前述したように、
これらの構成によれば、第１および第２の構成例に比べ
て電極間容量が減少する。
発明の光素子の第５および第６の構成例の構造を示す斜
視図である。尚、第１、第３および第４の構成例との相
違のみを説明する。図４の（Ａ）、（Ｂ）がそれぞれ図
１の（Ａ）、（Ｂ）または図３の（Ａ）、（Ｂ）に対応
されて示されている。この第５および第６の構成例も第
３および第４の構成例と同様に第２絶縁層４４がＦｅ−
ＩｎＰ基板１０に接している構成である。しかし、この
場合には、第１絶縁層４２と第２絶縁層４４は同じ深さ
に形成されており、Ｆｅ−ＩｎＰ基板１０の第２絶縁層
４４の下側に帯状（ストライプ状）の凸状部（突条部）
６２を設けることによってこれら第２絶縁層４４および
基板１０の凸状部６２とを接合している。第３構成例〜
第６構成例は共に、第２絶縁層４４がＦｅ−ＩｎＰ基板
１０に接し、ｎ−ＩｎＰクラッド層２０を分断する構成
である（分断されたｎ−ＩｎＰクラッド層に２０ａおよ
び２０ｂの記号を付して称する。）。前述したように、
これらの構成によれば、第１および第２の構成例に比べ
て電極間容量が減少する。
【００６２】＜第４の製造方法＞次に、図４の（Ｂ）の
第６の構成例の構造の製造工程（第４の製造方法）につ
いて、図１２および図１３を参照して説明する。先ず、
下地であるＦｅ−ＩｎＰ基板１０の上面にエッチングに
よって光導波方向（図１２の紙面に垂直な方向。）に平
行な凸状部６２を形成する（図１２の（Ａ））。後の工
程は、第２の製造方法と同様にして行えばよい（図１２
の（Ｂ）〜（Ｄ）および図１３の（Ａ）〜（Ｅ））。但
し、ｎ−ＩｎＰ層１２はその表面が平坦となるように形
成し、さらに、第２の製造方法の工程においてエッチン
グによって形成される第１および第２溝３８および４０
の深さに注意する（図１３の（Ｃ））。第１の溝３８は
基板１０に達しない深さとし、第２の溝４０は基板１０
の凸状部６２に接する深さとなるように形成する。この
第４の製造方法によれば、第１および第２溝３８および
４０の深さは両者共に等しい深さであるが、予め、基板
１０に凸状部６２を形成しておくことによって、第１溝
３８は基板１０に達しないが第２溝４０がこの基板１０
の凸状部６２に達する。
第６の構成例の構造の製造工程（第４の製造方法）につ
いて、図１２および図１３を参照して説明する。先ず、
下地であるＦｅ−ＩｎＰ基板１０の上面にエッチングに
よって光導波方向（図１２の紙面に垂直な方向。）に平
行な凸状部６２を形成する（図１２の（Ａ））。後の工
程は、第２の製造方法と同様にして行えばよい（図１２
の（Ｂ）〜（Ｄ）および図１３の（Ａ）〜（Ｅ））。但
し、ｎ−ＩｎＰ層１２はその表面が平坦となるように形
成し、さらに、第２の製造方法の工程においてエッチン
グによって形成される第１および第２溝３８および４０
の深さに注意する（図１３の（Ｃ））。第１の溝３８は
基板１０に達しない深さとし、第２の溝４０は基板１０
の凸状部６２に接する深さとなるように形成する。この
第４の製造方法によれば、第１および第２溝３８および
４０の深さは両者共に等しい深さであるが、予め、基板
１０に凸状部６２を形成しておくことによって、第１溝
３８は基板１０に達しないが第２溝４０がこの基板１０
の凸状部６２に達する。
【００６３】この第５および第６の構成例の構造から
は、第３および第４の構成例と同様の効果がもたらされ
る。製造工程においては、第１絶縁層４２および第２絶
縁層４４の両者の深さが同じであるので、これらを形成
するためのエッチング工程が簡単になる。従って、第４
の製造方法によれば、製造工程プロセスの安定度の向上
が図れる。
は、第３および第４の構成例と同様の効果がもたらされ
る。製造工程においては、第１絶縁層４２および第２絶
縁層４４の両者の深さが同じであるので、これらを形成
するためのエッチング工程が簡単になる。従って、第４
の製造方法によれば、製造工程プロセスの安定度の向上
が図れる。
【００６４】＜第７および第８の構成例＞図５の（Ａ）
および（Ｂ）は、この発明の光素子の第７および第８の
構成例の構造をそれぞれ示す斜視図である。第７および
第８の構成例は、光導波方向に集積化を行う場合の構成
例である。同一基板上に光導波方向に複数段の半導体光
素子を集積する例として、例えば、発振周波数を可変に
するために活性領域に位相調整領域やＤＢＲ領域（分布
反射器）を付加する例がある。また、ＤＦＢレーザ（分
布帰還型レーザ）のように電流注入を多電極構造にして
行う例のように、複数の電極を有する場合もある。集積
化の光素子の組合せ例として、光変調器／半導体レー
ザ、導波路型フォトダイオード／光変調器、半導体レー
ザ／過飽和吸収器、半導体レーザ／光変調器／過飽和吸
収器、半導体レーザ／光増幅器、波長変換器／光変調
器、半導体レーザ／導波路型フォトダイオード等（組合
せの様子を／で表した。）の各例がある。また、光導波
方向だけでなくアレイ状に集積化される例もある。さら
に、曲がり導波路、テーパ導波路、光結合器などを用い
て集積化を行う例もある。これらの構成例を多電極素子
と呼ぶこともある。
および（Ｂ）は、この発明の光素子の第７および第８の
構成例の構造をそれぞれ示す斜視図である。第７および
第８の構成例は、光導波方向に集積化を行う場合の構成
例である。同一基板上に光導波方向に複数段の半導体光
素子を集積する例として、例えば、発振周波数を可変に
するために活性領域に位相調整領域やＤＢＲ領域（分布
反射器）を付加する例がある。また、ＤＦＢレーザ（分
布帰還型レーザ）のように電流注入を多電極構造にして
行う例のように、複数の電極を有する場合もある。集積
化の光素子の組合せ例として、光変調器／半導体レー
ザ、導波路型フォトダイオード／光変調器、半導体レー
ザ／過飽和吸収器、半導体レーザ／光変調器／過飽和吸
収器、半導体レーザ／光増幅器、波長変換器／光変調
器、半導体レーザ／導波路型フォトダイオード等（組合
せの様子を／で表した。）の各例がある。また、光導波
方向だけでなくアレイ状に集積化される例もある。さら
に、曲がり導波路、テーパ導波路、光結合器などを用い
て集積化を行う例もある。これらの構成例を多電極素子
と呼ぶこともある。
【００６５】これらの多電極素子においては、上述した
第４〜第６の構成例で示した絶縁層は、電極間の寄生容
量の低減の目的のみならず、積極的に所望の電極間を絶
縁する目的で用いられている。第７の構成例は、第３お
よび第４の構成例を光素子の集積化に応用した例であ
る。また、第８の構成例は、第５および第６の構成例を
光素子の集積化に応用した例である。
第４〜第６の構成例で示した絶縁層は、電極間の寄生容
量の低減の目的のみならず、積極的に所望の電極間を絶
縁する目的で用いられている。第７の構成例は、第３お
よび第４の構成例を光素子の集積化に応用した例であ
る。また、第８の構成例は、第５および第６の構成例を
光素子の集積化に応用した例である。
【００６６】図５の各構成例は共に光導波方向に垂直な
方向であって下地面と平行な方向に基板１０と接して第
３絶縁層６４を設けてある。この第３絶縁層６４は第２
絶縁層４４とつながっており、第２絶縁層４４と同じ材
料で形成してある。この第３絶縁層６４によって、ｐ側
電極側の各層２０ｂ、２６ｂ、２８ｂ、３０ｂおよび４
６ｂを電気的に二つの領域に分離している。従って、第
３絶縁層６４を挟んだ第２電極５０および第３電極６６
間は、電気的に分離している。
方向であって下地面と平行な方向に基板１０と接して第
３絶縁層６４を設けてある。この第３絶縁層６４は第２
絶縁層４４とつながっており、第２絶縁層４４と同じ材
料で形成してある。この第３絶縁層６４によって、ｐ側
電極側の各層２０ｂ、２６ｂ、２８ｂ、３０ｂおよび４
６ｂを電気的に二つの領域に分離している。従って、第
３絶縁層６４を挟んだ第２電極５０および第３電極６６
間は、電気的に分離している。
【００６７】第７の構成例（図５の（Ａ））は、第１絶
縁層４２に比べて第２および第３絶縁層４４および６４
が深く形成されており、これら第２および第３絶縁層４
４および６４が基板１０と接している構成である。
縁層４２に比べて第２および第３絶縁層４４および６４
が深く形成されており、これら第２および第３絶縁層４
４および６４が基板１０と接している構成である。
【００６８】また、第８の構成例（図５の（Ｂ））は、
基板１０の上面に帯状すなわちストライプ状の凸状部
（突条部）６２ａおよび６２ｂがＴ字形状に交差して形
成されており、これらの凸状部６２ａおよび６２ｂが第
２および第３絶縁層４４および６４に接している構成で
ある。
基板１０の上面に帯状すなわちストライプ状の凸状部
（突条部）６２ａおよび６２ｂがＴ字形状に交差して形
成されており、これらの凸状部６２ａおよび６２ｂが第
２および第３絶縁層４４および６４に接している構成で
ある。
【００６９】＜第５の製造方法＞これら第７の構成例の
製造工程（第５の製造方法）について説明する。先ず、
図５の（Ａ）の構成例の製造工程について図１４および
図１５の斜視図を参照して説明する。この製造工程は第
２の製造方法の技術を用いて行われる。また、第３の製
造工程に類似する工程もあるので図１０および図１１
を、図１４および図１５の光導波方向（図１４の（Ａ）
に示した矢印ａの方向。）に垂直な方向に切って取って
示した断面図（図１４の（Ａ）の露出面。）として比較
参照して用いる。尚、半導体層５６および第１コンタク
ト層２２を第１クラッド層２０の露出面に堆積させるま
での工程は、第２の製造方法につき説明した図８の
（Ａ）〜（Ｄ）の工程と同様であるので省略する。ま
た、この構成例の光導波層は、前述と同様にＩｎＧａＡ
ｓＰ層としている。製造工程の内、光導波層の結晶成長
過程においては、その光導波層が属する素子の機能に合
わせてバンドギャップ波長（従って、ＩｎＧａＡｓＰの
組成）を変えた層をそれぞれの素子部に形成している。
製造工程（第５の製造方法）について説明する。先ず、
図５の（Ａ）の構成例の製造工程について図１４および
図１５の斜視図を参照して説明する。この製造工程は第
２の製造方法の技術を用いて行われる。また、第３の製
造工程に類似する工程もあるので図１０および図１１
を、図１４および図１５の光導波方向（図１４の（Ａ）
に示した矢印ａの方向。）に垂直な方向に切って取って
示した断面図（図１４の（Ａ）の露出面。）として比較
参照して用いる。尚、半導体層５６および第１コンタク
ト層２２を第１クラッド層２０の露出面に堆積させるま
での工程は、第２の製造方法につき説明した図８の
（Ａ）〜（Ｄ）の工程と同様であるので省略する。ま
た、この構成例の光導波層は、前述と同様にＩｎＧａＡ
ｓＰ層としている。製造工程の内、光導波層の結晶成長
過程においては、その光導波層が属する素子の機能に合
わせてバンドギャップ波長（従って、ＩｎＧａＡｓＰの
組成）を変えた層をそれぞれの素子部に形成している。
【００７０】先ず、第１マスク１６を除去し、第１およ
び第２コンタクト層２２および３０の上面に、半導体層
５６および第２クラッド層２８間の接続部を含み光導波
方向に平行である第１領域３２および第１領域３２に平
行な第２コンタクト層３０の上面の第２領域３４が開口
部である第２マスク３６ａ、３６ｂ、３６ｃおよび３６
ｄを形成する工程について説明する。第２の製造方法の
図８の（Ｄ）で説明した工程に続けて以下の工程が行わ
れる。
び第２コンタクト層２２および３０の上面に、半導体層
５６および第２クラッド層２８間の接続部を含み光導波
方向に平行である第１領域３２および第１領域３２に平
行な第２コンタクト層３０の上面の第２領域３４が開口
部である第２マスク３６ａ、３６ｂ、３６ｃおよび３６
ｄを形成する工程について説明する。第２の製造方法の
図８の（Ｄ）で説明した工程に続けて以下の工程が行わ
れる。
【００７１】最初に、第１マスク１６を除去し、第２領
域３２を開口部とする第３マスク５８ａ、５８ｂおよび
５８ｃを第１および第２コンタクト層２２および３０の
上面に形成する（図１０の（Ａ）の断面図および図１４
の（Ａ）の斜視図）。この段階においては、第３マスク
５８の第２領域３４が第２コンタクト層３０の上面にお
いて光導波方向に延在する部分と、この部分と直交しか
つこの部分の中途からの分岐した部分とでＴ字形状とし
て設けられている（図１４の（Ａ））。
域３２を開口部とする第３マスク５８ａ、５８ｂおよび
５８ｃを第１および第２コンタクト層２２および３０の
上面に形成する（図１０の（Ａ）の断面図および図１４
の（Ａ）の斜視図）。この段階においては、第３マスク
５８の第２領域３４が第２コンタクト層３０の上面にお
いて光導波方向に延在する部分と、この部分と直交しか
つこの部分の中途からの分岐した部分とでＴ字形状とし
て設けられている（図１４の（Ａ））。
【００７２】次に、この第３マスク５８ａ、５８ｂおよ
び５８ｃを用いて、第２コンタクト層３０の第２領域３
４に露出している面にエッチングを施し第３溝６０を形
成する（図１０の（Ｂ）の断面図および図１４の（Ｂ）
の斜視図）。第３溝６０の深さについては第３の製造方
法の工程において既に説明した通りである。
び５８ｃを用いて、第２コンタクト層３０の第２領域３
４に露出している面にエッチングを施し第３溝６０を形
成する（図１０の（Ｂ）の断面図および図１４の（Ｂ）
の斜視図）。第３溝６０の深さについては第３の製造方
法の工程において既に説明した通りである。
【００７３】次に、第３マスク５８ａの第１領域３２に
エッチングによって開口を設け、第３マスク５８ａを二
分して第２マスク３６ａおよび３６ｂが形成される（図
１５の（Ａ））。第３マスク５８ｂおよび５８ｄは第２
マスク３６ｃおよび３６ｄと称する。
エッチングによって開口を設け、第３マスク５８ａを二
分して第２マスク３６ａおよび３６ｂが形成される（図
１５の（Ａ））。第３マスク５８ｂおよび５８ｄは第２
マスク３６ｃおよび３６ｄと称する。
【００７４】次に、第２マスク３６ａ〜３６ｄを用い
て、エッチングを行い、第１溝３８および第２溝４０ａ
および４０ｂが形成される（図１５の（Ｂ））。このエ
ッチングの深さは第１溝３８は基板に接しないが、第２
溝４０ａおよび４０ｂは基板１０に達する深さとする。
第２溝４０ａは第１溝３８に平行に形成されており、第
２溝４０ｂは第２溝４０ａに直交してこれとつながって
設けられている。
て、エッチングを行い、第１溝３８および第２溝４０ａ
および４０ｂが形成される（図１５の（Ｂ））。このエ
ッチングの深さは第１溝３８は基板に接しないが、第２
溝４０ａおよび４０ｂは基板１０に達する深さとする。
第２溝４０ａは第１溝３８に平行に形成されており、第
２溝４０ｂは第２溝４０ａに直交してこれとつながって
設けられている。
【００７５】次に、第２溝４０ｂを第２溝４０ａ側に延
在して交わる部分の第２マスク３６ｂをエッチングによ
って除去し、第２マスク３６ｂを二分する分離領域７２
を設ける（図１６の（Ａ））。第２マスク３６ｂは二分
されて第２マスク３６ｂおよび３６ｅとなる。
在して交わる部分の第２マスク３６ｂをエッチングによ
って除去し、第２マスク３６ｂを二分する分離領域７２
を設ける（図１６の（Ａ））。第２マスク３６ｂは二分
されて第２マスク３６ｂおよび３６ｅとなる。
【００７６】次に、分離領域７２にエッチングを施し、
第４溝７０を形成する（図１６の（Ｂ））。第４溝７０
によって、第１コンタクト層３０ａおよび第２クラッド
層２８ａは分離領域７２で分離される。
第４溝７０を形成する（図１６の（Ｂ））。第４溝７０
によって、第１コンタクト層３０ａおよび第２クラッド
層２８ａは分離領域７２で分離される。
【００７７】次に、第１溝３８、第２溝４０ａおよび４
０ｂ、第４溝７０に絶縁性材料を成長させて第１、第２
および第３絶縁層４２、４４および６４をそれぞれ形成
する（図１７の（Ａ））。
０ｂ、第４溝７０に絶縁性材料を成長させて第１、第２
および第３絶縁層４２、４４および６４をそれぞれ形成
する（図１７の（Ａ））。
【００７８】そして、第２マスク３６ａ〜３６ｅを取り
除き、パッシベーション層４６ａおよび４６ｂを形成
し、第１、第２および第３電極４８、５０および６６を
形成する（図１７の（Ｂ））。
除き、パッシベーション層４６ａおよび４６ｂを形成
し、第１、第２および第３電極４８、５０および６６を
形成する（図１７の（Ｂ））。
【００７９】＜第６の製造方法＞また、第８の構成例の
作成に当たっては、予め基板１０の上面にエッチングを
施して凸状部６２ａおよび６２ｂを形成する（図１
８）。以下の工程は、第４の製造方法および第５の製造
方法を利用して第８の構成例の構造が作成されることが
理解される。
作成に当たっては、予め基板１０の上面にエッチングを
施して凸状部６２ａおよび６２ｂを形成する（図１
８）。以下の工程は、第４の製造方法および第５の製造
方法を利用して第８の構成例の構造が作成されることが
理解される。
【００８０】この第７および第８の構成例によれば、複
数の電極間の電気的な絶縁特性が向上する。従って、異
なる機能の光素子同士を集積化する際の電気的なクロス
トークをなくすことができる。この集積化技術を応用し
て数十［Ｇｂｐｓ］以上の超高速光通信システムを向上
させることが可能である。
数の電極間の電気的な絶縁特性が向上する。従って、異
なる機能の光素子同士を集積化する際の電気的なクロス
トークをなくすことができる。この集積化技術を応用し
て数十［Ｇｂｐｓ］以上の超高速光通信システムを向上
させることが可能である。
【００８１】以上説明してきた実施の形態では、ＩｎＧ
ａＡｓＰ系の半導体光素子について説明したが、これら
の実施の形態は、これらの材料に限定されるものではな
い。また、結晶の面方位にも限定されない。光導波層と
してＩｎＧａＡｓＰを用いたが、他の物質を用いても、
別の構造としてもよく、例えば、光導波層として多重量
子井戸構造を用いることも可能である。また、光導波層
の近傍にグレーティング構造を付加することによって、
シングルモード発振させたり、波長フィルタや結合導波
路を付加して用いることもできることは言うまでもな
い。また、この実施の形態の製造工程においては、特に
マスクとしてＳｉＯ2 を挙げたが、例えば、ＳｉＯx
（ｘは任意の整数）やＳｉＮなどの誘電体を用いてもよ
い。また、基板１０の上面に中間層としてＩｎＧａＡｓ
ＰなどのＩｎＰとエッチングレート差が大きい層を、エ
ッチングストップ層として形成しておくことも可能であ
る。
ａＡｓＰ系の半導体光素子について説明したが、これら
の実施の形態は、これらの材料に限定されるものではな
い。また、結晶の面方位にも限定されない。光導波層と
してＩｎＧａＡｓＰを用いたが、他の物質を用いても、
別の構造としてもよく、例えば、光導波層として多重量
子井戸構造を用いることも可能である。また、光導波層
の近傍にグレーティング構造を付加することによって、
シングルモード発振させたり、波長フィルタや結合導波
路を付加して用いることもできることは言うまでもな
い。また、この実施の形態の製造工程においては、特に
マスクとしてＳｉＯ2 を挙げたが、例えば、ＳｉＯx
（ｘは任意の整数）やＳｉＮなどの誘電体を用いてもよ
い。また、基板１０の上面に中間層としてＩｎＧａＡｓ
ＰなどのＩｎＰとエッチングレート差が大きい層を、エ
ッチングストップ層として形成しておくことも可能であ
る。
【００８２】以上説明した通り、これらの実施の形態の
構造によれば、先ず、寄生容量や電極容量が低減される
といった効果がもたらされる。また、漏れ電流の低減と
印加電界強度の増大といった効果ももたらされる。これ
らに加えて、二つの電極が同一平面上にあるので、これ
らの電極面を熱伝導率の優れたサブキャリア（ヒートシ
ンクともいう。）面に接してボンディングし、放熱特性
を高めることができる。従って、放熱性の向上により、
光導波層にキャリアが注入されたり掃出されたりする時
間の熱による劣化が低減される。さらに、このマウント
法によれば電極にワイヤを張る必要がなくなるので、ワ
イヤによるインダクタンスが無い。よって、高周波動作
が可能である。また、この構成例においては、基板が発
振光に対して透明であるので、このマウント法によって
基板側から光導波層を観察することができ、導波路内の
欠陥個所を光の散乱や反射から特定できる。
構造によれば、先ず、寄生容量や電極容量が低減される
といった効果がもたらされる。また、漏れ電流の低減と
印加電界強度の増大といった効果ももたらされる。これ
らに加えて、二つの電極が同一平面上にあるので、これ
らの電極面を熱伝導率の優れたサブキャリア（ヒートシ
ンクともいう。）面に接してボンディングし、放熱特性
を高めることができる。従って、放熱性の向上により、
光導波層にキャリアが注入されたり掃出されたりする時
間の熱による劣化が低減される。さらに、このマウント
法によれば電極にワイヤを張る必要がなくなるので、ワ
イヤによるインダクタンスが無い。よって、高周波動作
が可能である。また、この構成例においては、基板が発
振光に対して透明であるので、このマウント法によって
基板側から光導波層を観察することができ、導波路内の
欠陥個所を光の散乱や反射から特定できる。
【００８３】これらの実施の形態の製造方法によれば、
従来のようなマスク合わせが不要であり、メサストライ
プの幅は光導波方向に沿って一定に形成できる。この結
果、製造工程の簡略化や特性の均一化、および歩留の向
上が実現される。
従来のようなマスク合わせが不要であり、メサストライ
プの幅は光導波方向に沿って一定に形成できる。この結
果、製造工程の簡略化や特性の均一化、および歩留の向
上が実現される。
【００８４】
【発明の効果】以上、説明した通り、この発明のプレー
ナ電極型半導体光素子によれば、メサストライプの両脇
には第１および第２絶縁層が設けられ、これらの絶縁層
によって、ストライプ幅が決定されている。これらの第
１および第２絶縁層は、製造過程において同時に形成さ
れるので、マスク合わせの不整合が起きず、光導波方向
に沿ってストライプ幅を一定にすることができる。
ナ電極型半導体光素子によれば、メサストライプの両脇
には第１および第２絶縁層が設けられ、これらの絶縁層
によって、ストライプ幅が決定されている。これらの第
１および第２絶縁層は、製造過程において同時に形成さ
れるので、マスク合わせの不整合が起きず、光導波方向
に沿ってストライプ幅を一定にすることができる。
【００８５】また、この発明の構造によれば両クラッド
層を介した電気容量が光導波層のサイズに依存しないの
で制御することが可能である。第１絶縁層を介する両ク
ラッド層間の間隔長は広く取ることができるので第１お
よび第２クラッド層間に形成される寄生容量は低減す
る。また、第１絶縁層のサイズとは別に両クラッド層間
の光導波層の間隔を電子−正孔拡散長より十分小さくす
ることができるのでキャリアの注入効率が増加する。そ
して、この光導波層に電界を印加するときには、その電
界強度は光導波層の膜厚に反比例するので印加電界を大
きく取ることができるといった効果を奏する。
層を介した電気容量が光導波層のサイズに依存しないの
で制御することが可能である。第１絶縁層を介する両ク
ラッド層間の間隔長は広く取ることができるので第１お
よび第２クラッド層間に形成される寄生容量は低減す
る。また、第１絶縁層のサイズとは別に両クラッド層間
の光導波層の間隔を電子−正孔拡散長より十分小さくす
ることができるのでキャリアの注入効率が増加する。そ
して、この光導波層に電界を印加するときには、その電
界強度は光導波層の膜厚に反比例するので印加電界を大
きく取ることができるといった効果を奏する。
【００８６】また、この発明のプレーナ電極型半導体光
素子の製造方法によれば、この構造を形成するのに好適
な方法であり、従来の製造工程に比べて簡略になるとい
った効果を奏する。
素子の製造方法によれば、この構造を形成するのに好適
な方法であり、従来の製造工程に比べて簡略になるとい
った効果を奏する。
【図１】第１および第２の構成例の構造を示す図であ
る。
る。
【図２】第１および第２の構成例の変形例の構造を示す
図である。
図である。
【図３】第３および第４の構成例の構造を示す図であ
る。
る。
【図４】第５および第６の構成例の構造を示す図であ
る。
る。
【図５】第７および第８の構成例の構造を示す図であ
る。
る。
【図６】第１の製造方法の説明に供する図（その１）で
ある。
ある。
【図７】第１の製造方法の説明に供する図（その２）で
ある。
ある。
【図８】第２の製造方法の説明に供する図（その１）で
ある。
ある。
【図９】第２の製造方法の説明に供する図（その２）で
ある。
ある。
【図１０】第３の製造方法の説明に供する図（その１）
である。
である。
【図１１】第３の製造方法の説明に供する図（その２）
である。
である。
【図１２】第４の製造方法の説明に供する図（その１）
である。
である。
【図１３】第４の製造方法の説明に供する図（その２）
である。
である。
【図１４】第５の製造方法の説明に供する図（その１）
である。
である。
【図１５】第５の製造方法の説明に供する図（その２）
である。
である。
【図１６】第５の製造方法の説明に供する図（その３）
である。
である。
【図１７】第５の製造方法の説明に供する図（その４）
である。
である。
【図１８】第６の製造方法の説明に供する図である。
１０：Ｆｅ−ＩｎＰ基板 １２、２０、２０ａ〜２０ｂ：ｎ−ＩｎＰ層 １４、２２：ｎ- −ＩｎＧａＡｓＰ層 １６：第１マスク １８：予定領域 ２４：露出面 ２４ａ：第１の上面 ２４ｂ：第２の上面 ２６、２６ａ、２６ｂ、５２：ＩｎＧａＡｓＰ層（光導
波層） ２８、２８ａ、２８ｂ、５４：ｐ−ＩｎＰ層 ３０、３０ａ、３０ｂ、６８：ｐ+ −ＩｎＧａＡｓＰ層 ３２：第１領域（開口部） ３４：第２領域（開口部） ３６ａ〜３６ｅ：第２マスク ３８：第１溝 ４０、４０ａ、４０ｂ：第２溝 ４２：第１絶縁層 ４４：第２絶縁層 ４６ａ、４６ｂ：パッシベーション層 ４８：第１電極（ｎ側電極） ５０：第２電極（ｐ側電極） ５６：半導体層 ５８ａ〜５８ｃ：第３マスク ６０：第３溝 ６２、６２ａ、６２ｂ：凸状部 ６４：第３絶縁層 ６６：第３電極 ７０：第４溝 ７２：分離領域
波層） ２８、２８ａ、２８ｂ、５４：ｐ−ＩｎＰ層 ３０、３０ａ、３０ｂ、６８：ｐ+ −ＩｎＧａＡｓＰ層 ３２：第１領域（開口部） ３４：第２領域（開口部） ３６ａ〜３６ｅ：第２マスク ３８：第１溝 ４０、４０ａ、４０ｂ：第２溝 ４２：第１絶縁層 ４４：第２絶縁層 ４６ａ、４６ｂ：パッシベーション層 ４８：第１電極（ｎ側電極） ５０：第２電極（ｐ側電極） ５６：半導体層 ５８ａ〜５８ｃ：第３マスク ６０：第３溝 ６２、６２ａ、６２ｂ：凸状部 ６４：第３絶縁層 ６６：第３電極 ７０：第４溝 ７２：分離領域
Claims (10)
- 【請求項１】 下地の上側に第１クラッド層、第２クラ
ッド層、光導波層、第１絶縁層、第２絶縁層、第１電極
および第２電極を具えるプレーナ電極型半導体光素子で
あって、 前記第１クラッド層、前記光導波層および前記第２クラ
ッド層が前記下地側から順次に堆積させて設けられてお
り、 前記第１絶縁層は前記第１および第２クラッド層を電気
的に絶縁するためにこれら第１および第２クラッド層間
に設けられており、 さらに、前記第１絶縁層および前記第２絶縁層で少なく
とも前記第２クラッド層のストライプ幅を決めてメサス
トライプを形成するために、前記第２クラッド層の前記
第２絶縁層は、前記第１絶縁層とは反対側に前記第１絶
縁層と対向して設けられており、 前記第１電極は前記第１クラッド層と電気的に導通する
状態で設けられており、 前記第２電極は、前記第１電極とは離間して、前記第２
クラッド層の上側に該第２クラッド層と電気的に導通す
る状態で設けられていることを特徴とするプレーナ電極
型半導体光素子。 - 【請求項２】 請求項１に記載のプレーナ電極型半導体
光素子において、前記第２絶縁層は前記下地に接して設
けられていることを特徴とするプレーナ電極型半導体光
素子。 - 【請求項３】 請求項２に記載のプレーナ電極型半導体
光素子において、前記第１および第２絶縁層の延在方向
（光導波方向）に直交する方向に突出してこれら第１お
よび第２絶縁層に接続し、前記第２絶縁層を挟んで前記
メサストライプとは反対側の領域において少なくとも前
記下地に接して前記第２電極を電気的に分離する第３絶
縁層を少なくとも一つ具えることを特徴とするプレーナ
電極型半導体光素子。 - 【請求項４】 プレーナ電極型半導体光素子の製造に当
たり、 （ａ）下地の上側の全面に、該下地とは反対側の面に第
１の上面と該第１の上面よりも低い第２の上面とを設け
た第１クラッド層を形成する工程と、 （ｂ）該第２の上面に光導波層および第２クラッド層を
前記第１クラッド層側から順次に堆積させる工程と、 （ｃ）前記第１クラッド層と前記第２クラッド層との間
に両者を絶縁するための第１絶縁層を形成する工程と、 （ｄ）前記第１クラッド層と相俟って前記第２クラッド
層のストライプ幅を決めるための第２絶縁層を前記第２
クラッド層の表面から少なくとも前記光導波層に達する
深さまで形成する工程とを含むことを特徴とするプレー
ナ電極型半導体光素子の製造方法。 - 【請求項５】 プレーナ電極型半導体光素子の製造方法
に当たり、 （ａ）下地の上側の全面に、第１クラッド層、光導波層
および第２クラッド層を前記下地側から順次に堆積させ
る工程と、 （ｂ）該光導波層の上面よりも低い位置に第１クラッド
層の上面を形成する工程と、 （ｃ）前記第１クラッド層の上面に、表面が少なくとも
前記光導波層の上面より高位置にある前記第１クラッド
層と同じ導電型の半導体層を形成する工程と、 （ｄ）該半導体層と前記第２クラッド層との間に両者を
絶縁するための第１絶縁層を形成する工程と、 （ｅ）前記第１クラッド層と相俟って前記第２クラッド
層のストライプ幅を決めるための第２絶縁層を前記第２
クラッド層の表面から少なくとも前記光導波層に達する
深さまで形成する工程とを含むことを特徴とするプレー
ナ電極型半導体光素子の製造方法。 - 【請求項６】 プレーナ電極型半導体光素子の製造方法
に当たり、 （ａ）下地の上側の全面に、第１クラッド層および第１
コンタクト層を該下地側から順次に堆積させる工程と、 （ｂ）該第１コンタクト層の上面に光導波層の形成予定
領域を画成して該予定領域を開口部とする第１マスクを
形成する工程と、 （ｃ）該第１マスクを用い、前記第１コンタクト層から
前記第１クラッド層の前記下地に達しない深さのエッチ
ングを施す工程と、 （ｄ）該第２の上面に光導波層、第２クラッド層および
第２コンタクト層を前記第１クラッド層側から順次に堆
積させる工程と、 （ｅ）前記第１マスクを除去し、前記第１および第２コ
ンタクト層の上面に、前記第１クラッド層と前記第２ク
ラッド層の境界部を含み光導波方向に平行である第１領
域および該第１領域に平行な前記第２コンタクト層の上
面の第２領域が開口部である第２マスクを形成する工程
と、 （ｆ）前記第２マスクを用いて前記第１および第２領域
のそれぞれに、前記第１および第２コンタクト層の表面
から少なくとも前記光導波層に達する深さ（但し、前記
下地に達しない深さとする。）にまでエッチングを施し
て二つの第１および第２溝を形成する工程と、 （ｇ）該両溝を絶縁性材料で埋め込み、第１および第２
絶縁層を形成する工程とを含むことを特徴とするプレー
ナ電極型半導体光素子の製造方法。 - 【請求項７】 プレーナ電極型半導体光素子の製造方法
に当たり、 （ａ）下地の上側の全面に、第１クラッド層、光導波
層、第２クラッド層および第２コンタクト層を前記下地
側から順次に堆積させる工程と、 （ｂ）前記第１コンタクト層の上面に光導波層の形成予
定領域を画成して該第１コンタクト層の上面の該予定領
域に第１マスクを形成する工程と、 （ｃ）該第１マスクを用いて前記第１コンタクト層の表
面から少なくとも前記第１クラッド層に達する深さ（但
し、前記下地に達しない深さとする。）のエッチングを
施す工程と、 （ｄ）前記第１クラッド層の上面に、表面が少なくとも
前記光導波層の上面より高位置にある前記第１クラッド
層と同じ導電型の半導体層および第１コンタクト層を前
記第１クラッド層の上面側から順に堆積させる工程と、 （ｅ）前記第１マスクを除去し、前記第１および第２コ
ンタクト層の上面に、前記半導体層と前記第２クラッド
層の境界部を含み光導波方向に平行である第１領域およ
び該第１領域に平行な前記第２コンタクト層の上面の第
２領域が開口部である第２マスクを形成する工程と、 （ｆ）前記第２マスクを用いて前記第１および第２領域
のそれぞれに、前記第１および第２コンタクト層の表面
から少なくとも前記光導波層に達する深さ（但し、前記
下地に達しない深さとする。）にまでエッチングを施て
し二つの第１および第２溝を形成する工程と、 （ｇ）該両溝を絶縁性材料で埋め込み、第１および第２
絶縁層を形成する工程とを含むことを特徴とするプレー
ナ電極型半導体光素子の製造方法。 - 【請求項８】 請求項６または７に記載のプレーナ電極
型半導体光素子の製造方法において、前記工程（ａ）の
前工程として、下地の上面にエッチングによって光導波
方向に平行な帯状の凸状部を形成する工程を追加し、前
記工程（ｆ）に行うエッチンングは、前記下地の凸状部
に達する深さまで行うことを特徴とするプレーナ電極型
半導体光素子の製造方法。 - 【請求項９】 プレーナ電極型半導体光素子の製造方法
に当たり、 （ａ）下地の上側の全面に、第１クラッド層および第１
コンタクト層を該下地側から順次に堆積させる工程と、 （ｂ）該第１コンタクト層の上面に光導波層の形成予定
領域を画成して該予定領域を開口部とする第１マスクを
形成する工程と、 （ｃ）該第１マスクを用い、前記第１コンタクト層から
前記第１クラッド層の前記下地に達しない深さのエッチ
ングを施す工程と、 （ｄ）該第２の上面に光導波層、第２クラッド層および
第２コンタクト層を前記第１クラッド層側から順次に堆
積させる工程と、 （ｅ）前記第１マスクを除去して、前記第１または第２
コンタクト層の上面に、前記第２領域が開口部である第
３マスクを形成する工程と、 （ｆ）前記第３マスクを用いて、前記第１クラッド層の
厚さ（前記下地の上面および前記光導波層の下面間の厚
さ）程度の深さのエッチングを前記開口部に露出してい
る前記第２コンタクト層の表面から施して第３溝を形成
する工程と、 （ｇ）前記第３マスクの前記第１領域に開口部を設けて
第２マスクを形成する工程と、 （ｈ）該第２マスクを用いて前記第１および第２領域の
両者にエッチングを施し、該第１領域に形成される第１
溝の深さを前記第１コンタクト層の表面から少なくとも
前記光導波層に達する深さ（但し、前記下地に達しない
深さとする。）とし、前記第２領域に形成される第２溝
の深さを前記第２コンタクト層の表面から少なくとも前
記下地に達する深さとして第１および第２溝を形成する
工程と、 （ｉ）該両溝を絶縁性材料で埋め込み、第１および第２
絶縁層を形成する工程とを含むことを特徴とするプレー
ナ電極型半導体光素子の製造方法。 - 【請求項１０】 プレーナ電極型半導体光素子の製造方
法に当たり、 （ａ）下地の上側の全面に、第１クラッド層、光導波
層、第２クラッド層および第２コンタクト層を前記下地
側から順次に堆積させる工程と、 （ｂ）前記第１コンタクト層の上面に光導波層の形成予
定領域を画成して該第１コンタクト層の上面の該予定領
域に第１マスクを形成する工程と、 （ｃ）該第１マスクを用いて前記第１コンタクト層の表
面から少なくとも前記第１クラッド層に達する深さ（但
し、前記下地に達しない深さとする。）のエッチングを
施す工程と、 （ｄ）前記第１クラッド層の上面に、表面が少なくとも
前記光導波層の上面より高位置にある前記第１クラッド
層と同じ導電型の半導体層および第１コンタクト層を前
記第１クラッド層の上面側から順に堆積させる工程と、 （ｅ）前記第１マスクを除去して、前記第１または第２
コンタクト層の上面に、前記第２領域が開口部である第
３マスクを形成する工程と、 （ｆ）前記第３マスクを用いて、前記第１クラッド層の
厚さ（前記下地の上面および前記光導波層の下面間の厚
さ）程度の深さのエッチングを前記開口部に露出してい
る前記第２コンタクト層の表面から施して第３溝を形成
する工程と、 （ｇ）前記第３マスクの前記第１領域に開口部を設けて
第２マスクを形成する工程と、 （ｈ）該第２マスクを用いて前記第１および第２領域の
両者にエッチングを施し、該第１領域に形成される第１
溝の深さを前記第１コンタクト層の表面から少なくとも
前記光導波層に達する深さ（但し、前記下地に達しない
深さとする。）とし、前記第２領域に形成される第２溝
の深さを前記第２コンタクト層の表面から少なくとも前
記下地に達する深さとして第１および第２溝を形成する
工程と、 （ｉ）該両溝を絶縁性材料で埋め込み、第１および第２
絶縁層を形成する工程とを含むことを特徴とするプレー
ナ電極型半導体光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32202995A JP3695812B2 (ja) | 1995-12-11 | 1995-12-11 | プレーナ電極型半導体光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32202995A JP3695812B2 (ja) | 1995-12-11 | 1995-12-11 | プレーナ電極型半導体光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162484A true JPH09162484A (ja) | 1997-06-20 |
| JP3695812B2 JP3695812B2 (ja) | 2005-09-14 |
Family
ID=18139137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32202995A Expired - Lifetime JP3695812B2 (ja) | 1995-12-11 | 1995-12-11 | プレーナ電極型半導体光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3695812B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145561A (ja) * | 1997-11-07 | 1999-05-28 | Mitsubishi Electric Corp | 光半導体モジュール |
| JP2003264334A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体レーザ素子及び半導体レーザモジュール |
| JP2010287668A (ja) * | 2009-06-10 | 2010-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光変調器差動型半導体装置 |
| JP2010287669A (ja) * | 2009-06-10 | 2010-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ差動型半導体装置 |
| JP2011187529A (ja) * | 2010-03-05 | 2011-09-22 | Fujitsu Ltd | 光半導体装置、光半導体装置の製造方法及び光半導体素子 |
| JP2019079993A (ja) * | 2017-10-26 | 2019-05-23 | 日本電信電話株式会社 | 半導体光素子 |
-
1995
- 1995-12-11 JP JP32202995A patent/JP3695812B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145561A (ja) * | 1997-11-07 | 1999-05-28 | Mitsubishi Electric Corp | 光半導体モジュール |
| JP2003264334A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体レーザ素子及び半導体レーザモジュール |
| JP2010287668A (ja) * | 2009-06-10 | 2010-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光変調器差動型半導体装置 |
| JP2010287669A (ja) * | 2009-06-10 | 2010-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ差動型半導体装置 |
| JP2011187529A (ja) * | 2010-03-05 | 2011-09-22 | Fujitsu Ltd | 光半導体装置、光半導体装置の製造方法及び光半導体素子 |
| JP2019079993A (ja) * | 2017-10-26 | 2019-05-23 | 日本電信電話株式会社 | 半導体光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3695812B2 (ja) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| JP3941296B2 (ja) | 変調器と変調器付き半導体レーザ装置並びにその製造方法 | |
| US5912475A (en) | Optical semiconductor device with InP | |
| US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
| JPH03256386A (ja) | 半導体レーザ、その製造方法及び光通信システム | |
| JP3695812B2 (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JPH1197799A (ja) | 半導体装置の製造方法 | |
| JPH10326942A (ja) | 複合光デバイスとその製造方法 | |
| JP4967565B2 (ja) | 光半導体素子及びその製造方法 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JP2001044566A (ja) | 半導体レーザおよびその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| KR100343311B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| US20220247155A1 (en) | Semiconductor optical device and method for manufacturing the same | |
| JP2003060284A (ja) | 光集積デバイスの作製方法 | |
| CN114678767A (zh) | 半导体光元件及其制造方法 | |
| CA2058505C (en) | Semiconductor laser device | |
| JPH09116229A (ja) | プレーナ構造半導体光素子及びその製造方法 | |
| JPH03192787A (ja) | 集積型光変調器 | |
| JP2022101420A (ja) | 半導体光素子およびその製造方法 | |
| JPH0697591A (ja) | 半導体レーザの製造方法 | |
| JP2002228994A (ja) | 半導体光素子及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050628 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |