JP4967565B2 - 光半導体素子及びその製造方法 - Google Patents

光半導体素子及びその製造方法 Download PDF

Info

Publication number
JP4967565B2
JP4967565B2 JP2006259731A JP2006259731A JP4967565B2 JP 4967565 B2 JP4967565 B2 JP 4967565B2 JP 2006259731 A JP2006259731 A JP 2006259731A JP 2006259731 A JP2006259731 A JP 2006259731A JP 4967565 B2 JP4967565 B2 JP 4967565B2
Authority
JP
Japan
Prior art keywords
mesa
mesa stripe
dummy
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006259731A
Other languages
English (en)
Other versions
JP2008084891A (ja
Inventor
茂昭 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006259731A priority Critical patent/JP4967565B2/ja
Publication of JP2008084891A publication Critical patent/JP2008084891A/ja
Application granted granted Critical
Publication of JP4967565B2 publication Critical patent/JP4967565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、メサストライプ型光導波路を構成する両側面が埋込み層により平坦に埋め込まれたメサストライプ上に、信号電圧が印加される電極が形成された光半導体素子に関し、とくに、電極に接続して埋込み層上に形成された電極パッドの寄生容量が小さな光半導体素子に関する。
光通信では、光導波路を含むメサストライプを埋込み層で埋め込むメサストライプ型導波路を備え、そのメサストライプ上に各種電極が形成された光半導体素子が広く用いられている。これらの電極には、直流電圧ないし低周波電圧が印加されるもの、例えば半導体レーザ又は光増幅器の励起用、位相調整用等の電極があり、その他に、高周波信号が印加されるもの、例えば導波路の光吸収率の電界依存性を利用した光変調器の電極、導波路の屈折率の電界依存性を利用した光スイッチ等の電極がある。
これらの電極はメサストライプ内の導波路層に電界を印加するために、メサストライプ上に形成される。一方、外部の電源又は信号源に接続される電極パッドは、通常、メサストライプ近傍の埋込み層上に形成される。このため、埋込み層が薄いと、電極パッドと基板間の寄生容量が大きくなり、周波数特性が劣化するため高速動作が難しくなる。他方、電極パッドの寄生容量を小さくするために基板上全面に厚い埋込み層を堆積すると、以下に説明するように埋込み層上面が平坦にならず、メサストライプ上の電極形成が困難になる。以下、メサストライプ上に電極を備える複数の光素子を集積した光半導体集積素子を参照して、厚い埋込み層を堆積した場合の問題を説明する。
図10は従来の光半導体素子平面図であり、埋込み層で埋め込まれたメサストライプ上に電極を有する複数の光素子を、1個の基板上に集積した光半導体素子40を表している。図11は、従来の埋込み層断面図であり、メサストライプを埋め込む埋込み層の断面形状を表している。
図10を参照して、この光半導体素子40では、化合物半導体基板1上に、複数のDFBレーザ40−1が形成され、各DFBレーザ40−1毎に各DFBレーザ40−1から出力されるレーザ光を変調する光変調器40−2が設けられている。さらに、光変調器40−2の出力光を合波するスラブ導波路を用いた合波器40−3と、合波器40−3の出力光を増幅する半導体光増幅器(SOA)40−4が集積されている。
これら各光素子40−1〜40−4内及び各素子40−1〜40−4間には絶縁性埋込み層45により埋め込まれたメサストライプ2が形成されている。これらのメサストライプ2には、それぞれの素子40−1〜40−4に応じた固有の特性を有する光導波路が形成される。例えば、レーザ40−1及び光増幅器40−4では光増幅利得を有する活性層や位相制御のために電界により屈折率が変化する屈折率制御層が、光変調器40−2では電界により吸収率が変化する光吸収層が、素子40−1〜40−4間では前記光吸収層や吸収が少ない透明層が、光導波路層として用いられる。
従来、かかるメサストライプ2は、メサストライプ2を基板1上に形成した後、例えばMOCVDを用いて基板1上全面に一様な厚さで絶縁性埋込み層45を堆積し、埋め込み形のメサストライプ導波路として形成されていた。
しかし、基板上に埋込み層45を一様な厚さで堆積する従来の堆積方法では、図11を参照して、メサストライプ2の側面を埋め込む埋込み層45の上端がメサストライプ2の上面上方に庇状に突出する。このため、埋込み層45を厚く堆積すると、メサストライプ2上面が埋込み層により被覆されていまう。このため、この上に電極を形成してもメサストライプ2上面に接触する電極を形成することができない、あるいは、庇状の埋込み層45とメサストライプ2上面との間の段差により電極が切断されるので、電極の形成が難しい。このため、埋込み層45を厚く形成することができない。従って、メサストライプ2上面に電極を形成するには、庇状の埋込み層45を平坦化しなければならず、工程が複雑かつ多くなってしまう。
かかる堆積工程で生ずる庇状の埋込み層45の形成を回避するために、有機塩素材料を含有する原料ガスを用いたMOCVD(有機金属化学気相堆積)法により、InP系埋込み層を堆積するメサストライプの埋め込み方法が開発されている。(たとえば特許文献1参照。)。次に、このInP系埋込み層の堆積について説明する。
図12は有機塩素材料含有ガスを用いた埋込み層堆積工程断面図であり、メサストライプ近傍のInP系埋込み層の断面形状を表している。図13は従来の改良された光半導体素子平面図であり、有機塩素材料含有ガスを用いて堆積されたInP系埋込み層によりメサストライプを埋め込んだ光半導体素子を表している。
図12(イ)を参照して、まず、(001)を主面とするInP基板1上に、光導波路層3、上部クラッド層2b及びコンタクト層2cをこの順に積層し、パターニングして、この積層構造を有するメサストライプ2を形成する。メサストライプ2の下端は基板1の一部を含み下クラッド層2aを形成する。メサストライプ2の上面にはSiO2 マスク11が形成されている。次いで、有機塩素材料を含む原料ガスを用いたMOCVDにより、半絶縁性のInP系埋込み層4を堆積する。
図12(ロ)を参照して、半絶縁性のInP系埋込み層4は、メサストライプ2の近傍ではメサストライプ2の側面にメサストライプ2とほぼ同一の厚さに堆積され、上面がメサストライプ2上面とほぼ同一平面をなす平坦部4aを形成する。一方、メサストライプ2から遠い位置では成長速度が遅く、薄い微成長部4cを形成する。そして、平坦部4aから微成長部4cの間に、主として(311)面に近い斜面を有する傾斜部4bが形成される。その結果、メサストライプ2及びその両側に形成された埋込み層4は、几字状の断面形状を呈する。なお、埋込み層4の断面形状は、メサストライプ2の平面パターン形状に大きくは影響されず、例えば柱状のメサであっても同様の几字状断面を呈する。
図13は従来の改良された光半導体素子平面図であり、有機塩素材料を含む原料ガスを用いたMOCVDにより堆積された半絶縁性のInP系埋込み層を用いてメサストライプを埋め込んだ光半導体素子41を表している。なお、説明を簡潔にするために、図13には図14に示す絶縁膜5を除いている。図14は従来の改良された光半導体素子断面図であり、図14(イ)及び(ロ)はそれぞれ、図13のAA’及びBB’断面を表している。
図13を参照して、改良された光半導体素子41は、InP基板1上面(主面)に画定されたレーザ形成領域30及光変調器形成領域20に、それぞれDFBレーザ31及び光変調器21が集積されている。
図13及び図12を参照して、改良された光半導体素子41では、基板1上に上述した光半導体素子40と同様の層構造を有するメサストライプ2が折線CC’に沿って形成され、その両側面が半絶縁性のInP埋込み層4により埋め込まれている。この埋込み層4は、上述の有機塩素材料含有原料ガスを用いたMOCVD法により堆積され、メサストライプ2を几字状に埋め込む。従って、埋込み層4は、メサストライプ2の近傍、例えば20μmまではメサストライプ2と同じ高さの平坦面を有する平坦部4aを形成し、その外皺に傾斜部4bを介して薄い微成長部4cを形成する。
基板1上全面に、メサストライプ2上面及び埋込み層4を被覆する絶縁膜5が形成され、その絶縁膜5にはメサストライプ2上面を表出する開口5aが開設される。そして、この開口5aを介してメサストライプ2上面にオーミック接触する電極31a、6が、それぞれレーザ形成領域30及び光変調器形成領域20に設けられている。また、これらの電極31a、6と対をなす電極9は、基板1の裏面に設けられる。
レーザ形成領域30に設けられた電極31aは電極パッドを兼ねるため幅広に形成され、メサストライプ2上及び平坦部4a直上から傾斜部4b及び微成長部4c上に延在して形成される。一方、光変調器形成領域20に設けられた電極6は狭幅で、メサストライプ2上及び平坦部4aの直上に形成される。さらに、電極6へ外部から変調信号を供給するための電極パッド7が、メサストライプ2及び平坦部4aの外側に延在する傾斜部4b及び微成長部4c上に形成される。
この光半導体素子41では、電極パッド7が埋込み層4の薄い部分である微成長部4c上に配設されるため、基板1との間の寄生容量が大きく、光変調器21の高周波特性を劣化させてしまう。なお、レーザ31の電極31aには、レーザ励起用の直流電圧が印加され高周波信号が印加されないのでかかる特性の劣化は起こらない。もちろん、電極31aに高周波信号が印加される場合は、電極31aの寄生容量が大きいとレーザ31の高周波特性も劣化するので、電極31aは光変調器21の電極6及び電極パッド7と同様にダミーメサ上に延在して形成することが好ましい。
図12(ハ)を参照して、埋込み層4の平坦部4aは堆積時間とともに拡幅する。従って、堆積時間を長くして広い平坦部4aを形成することができる。しかし、この平坦部4aを有する埋込み層4を長時間堆積すると、平坦部4aはメサストライプ2上面より高く堆積されて、メサストライプ2との間に段差が生する。このため、極端に広い平坦部4aを形成することは好ましくない。また、広い平坦部4aを形成するには長時間の堆積工程が必要であり、高価な原料ガスの消費が大きい。このため製造コストが大きくなる。さらに、長時間の堆積によるCVD(化学的気相堆積)装置の損傷が進行する。
ところで、メサストライプ2を絶縁物により平坦に埋め込み、その上に電極31a及び電極パッド7を形成する方法が開示されている。(例えば、特許文献2)。
この方法では、メサストライプに平行するダミーメサストライプを形成し、その間を充填する絶縁物としてポリイミドをスピンコートにより形成する。その後、パターン露光とエッチングによりメサストライプとダミーメサストライプ間にポリイミドを残して他のポリイミドを除去し、さらにポリイミドを平坦化する。電極31及び電極パッド7は平坦化されたポリイミド上に形成される。しかし、この構造は、製造工程が複雑である。
特開2006−223300号公報 特開2001−24280号公報
上述したように、基板上全面に均一な厚さで堆積する埋込み層によりメサストライプを埋め込む従来の光半導体素子では、埋込み層を厚く堆積すると埋込み層がメサストライプ上面に庇状に突出するため、メサストライプ上面に電極を形成することが困難になる。
また、メサストライプの側面を平坦に埋め込む平坦部が形成される埋込み層によりメサストライプを埋め込むと、平坦部の外側の埋込み層に浅い微成長部が形成されるため、この微成長部上に形成される電極パッドの寄生容量が大きくなり光半導体素子の高周波特性が劣化するという問題があった。
さらに、寄生容量を減少するために電極パッドを厚い平坦部上に形成するには、長時間の堆積により平坦部を拡幅しなければならず、原料ガスの消費量が多くコストが高くなる。また、電極パッドを配設できるほどに平坦部を拡幅すると、平坦部とメサストライプ上面との間に大きな段差が生じて電極形成が困難になるという問題も生ずる。
メサストライプに平行にダミーメサストライプを形成し、その間をスピンコートにより塗布されたポリイミドで埋め込み、電極パッドが配設される埋込み層を厚くかつ平坦に形成する従来の平坦化方法では、製造工程が複雑かつ工程数が多くなり高コストになるという問題がある。
本発明は、メサストライプを平坦に埋め込む平坦部を有する埋込み層を用いてメサストライプを埋め込むとともに、メサストライプから離れた電極パッド形成位置の埋込み層を厚く形成することができる光半導体素子を提供することを目的とする。
上記課題を解決するための本発明の光半導体素子は、基板上に形成された、光導波路層を含むメサストライプと、前記メサストライプの両側を、前記基板上に設けられたメサの側面近傍に形成される前記メサの厚さを有する平坦部と、前記平坦部より前記メサから離れた位置に形成される前記平坦部より薄い微成長部とを有する半絶縁性半導体で埋め込む埋込み層と、前記メサストライプ上面に形成された前記光導波路層に信号電圧を印加する電極と、前記埋込み層上に設けられ、前記電極に接続する電極パッドと、前記基板上の前記電極パッドが設けられる領域に形成され、前記埋込み層により埋め込まれた複数のダミーメサと、を有し、前記電極パッドが前記ダミーメサ及び前記埋込み層上に形成されることを特徴とする。
かかる本発明の埋め込み層として、基板上に形成されたメサの側面を平坦に埋め込む平坦部を有し、前記平坦部の外側に前記平坦部より薄い微成長部を形成するInP系半絶縁性半導体からなるメサ埋込み層を用いることができる。
本発明では、電極パッドの形成領域にダミーメサが形成され、そのダミーメサの周りは埋込み層の平坦部により埋め込まれる。即ち、電極パッドは、ダミーメサと平坦部上に形成される。
ダミーメサは微成長部より容易に厚く(メサを高く)形成することができる。また、ダミーメサと平坦部とはほぼ同一の厚さを有するから、その上に形成される電極パッドの寄生容量は、微成長部上に設けられる従来の電極パッドに較べて小さい。従って、優れた高周波特性を有する光半導体素子が実現される。
また、ダミーメサ及び埋込み層は、従来の光半導体素子の製造工程と同一工程で形成することができるので、製造工程の増加又は複雑化は僅かである。
とくに、ダミーメサの層構造をメサストライプと同一にすることが好ましい。これにより、ダミーメサとメサストライプとを同一工程で製造し、製造工程の増加を避けることができる。なお、ダミーメサをメサストライプと異なる層構造としてもよい。このとき、ダミーメサを基板上に堆積される他の層構造を利用してもよく、これにより製造工程の増加を抑えることができる。また、ダミーメサを絶縁性の層構造とすることで、電極パッドの寄生容量をさらに小さくすることができる。このとき、ダミーメサと電極パッドとの間に介在する絶縁層を省略することもできる。
ダミーメサは、ダミーメサの周辺に形成される平坦部が電極パッドより大きくなるように配置することが、電極パッドの寄生容量を小さくするという観点から好ましい。他方、電極パッドの寄生容量を小さくするという観点からは、導電性のダミーメサは小さい(パターン面積が小さい)ほうが好ましい。従って、電極パッド形成領域に小さなダミーメサを複数配置し、その間を平坦部で埋め込むことが好ましい。これにより、電極パッド下に存在するダミーメサの面積を最小限にとどめ、ダミーメサと電極パッド間の寄生容量を最小にすることができる。
この場合の平坦部には、ダミーメサとほぼ同一厚さの本来の平坦部の他に、多少の傾斜部が存在していてもよい。多少の傾斜部は、複数のダミーメサの周囲に形成された複数の平坦部の間に電極パットの形成には支障が無い程度の僅かな窪みを形成するのみで、電極パッドの製造工程に問題を生じない。また、平坦部の上面がダミーメサの上面より高いものであっても、その高さの差が電極パッドの形成に支障がない程度であれば差し支えない。
ダミーメサは、ストライプ状のダミーメサストライプであっても、又は柱状のダミーメサであってもよい。複数のダミーメサストライプをメサストライプと平行に配置すると、それらの間の埋込み層が均一に形成されるので、電極及び電極パッドの形成面が容易に平坦化される。また、柱状のダミーメサを6回対称位置に配置することで、ダミーメサ間を最も狭幅の平坦部で埋め込むことができる。このとき、短時間でダミーメサ間を埋め込む埋込み層を堆積することができるので、製造コストが低減される。
本発明によれば、電極パッド直下の埋込み層を、ダミーメサとほぼ同じ厚さの埋込み層とすることができるので、電極パッドの寄生容量が小さく優れた高周波特性を有する光半導体素子を提供することができる。
本発明の第1実施形態はレーザと光変調器を集積した光半導体素子に関し、ダミーメサストライプをメサストライプに平行に配置した光半導体素子に関する。
図1は本発明の第1実施形態光半導体素子平面図である。図2は本発明の第1実施形態光半導体素子断面図であり、図2(イ)及び(ロ)はそれぞれ図1中のAA’断面及びBB’断面を表している。なお、図1は、説明を明瞭にするため、図2に示す絶縁膜5を除いて描いている。
図1を参照して、本第1実施形態に係る光半導体素子42は、(100)を主面とするn型InP基板1上に互いに隣接するレーザ形成領域30及び光変調器形成領域20が画定され、それぞれの領域30、20にDFB半導体レーザ31及び光変調器21が形成されている。この両領域30、20を通る1本のメサストライプ2が形成されており、そのメサストライプ2の両側面は半絶縁性のInP埋込み層4により埋め込まれている。この埋込み層4は、メサストライプ2に接する近傍に上面がメサストライプ2とほぼ同一面をなす厚さ3μm、幅が片側ほぼ20μmの平坦部4aが形成され、さらにその平坦部4aの外側には傾斜部4b(図2参照)を介して厚さ0.1μm程度の微成長部4cが形成されている。
図1及び図2を参照して、メサストライプ2は、下側から順に、基板1の一部からなる厚さ0.9μmのn型InP下クラッド層2a、厚さ0.3μmの光導波路層3、厚さ1.5μmのp型InP上クラッド層2b、厚さ0.3μmのp型InGaAsコンタクト層2cからなる厚さ3μmの積層構造を有する。
メサストライプ2は、レーザ形成領域30では[011]方向に延在し、光変調器形成領域20では[011]から例えば5〜10度傾いた方向に延在する。光変調器形成領域20のメサストライプ2の延在方向を傾けるのは、光半導体素子42の端面に対してメサストライプ2を斜めに交差させることで端面での反射を小さくするためである。
光導波路層3は、組成の異なるGaInAsPから構成された6層の井戸層と7層の障壁層の上下にSCH(Separate Confinement Heterostructure)層を含むi型多重量子井戸層からなる。この光導波路3の多重量子井戸構造は、レーザ形成領域30では光増幅利得を有する活性層を形成し、光変調器形成領域20では吸収端がレーザ波長近傍にあり印加電圧によりレーザ光を変調するように形成される。
光変調器形成領域21内のメサストライプ2の近くに、電極パッド7が形成される領域が設けられ、そこにメサストライプ2と平行に延在する複数のダミーメサストライプ8が形成される。ダミーメサストライプ8のは、光変調器21を構成するメサストライプ2と同一層構造を有し、後述するようにメサストライプ2と同時に形成される。
ダミーメサストライプ8は、メサストライプ2を埋め込む埋込み層4により同時に埋込み層4により埋め込まれる。この結果、ダミーメサストライプ8とメサストライプ2の間及び平行に延在する複数のダミーメサストライプ8の間は、ダミーメサストライプ8及びメサストライプ2の上面と同じ高さの平坦面を有する埋込み層4の平坦部により埋め込まれる。
図1及び図2を参照して、メサストライプ2、ダミーメサストライプ8及び埋込み層4の上面に絶縁膜5が形成され、その上に、DFBレーザ31の電極31a、及び光変調器21の電極6並びに電極パッド7が形成されている。絶縁膜5にはレーザ形成領域30及び光変調器形成領域20上に形成されたメサストライプ2の上面を表出する開口5aがそれぞれの領域30、20に開設されている。DFBレーザ31の電極31a及び光変調器21の電極6は、この開口5aを通してメサストライプ2上面のコンタクト層2cにオーミック接触する。
DFBレーザ31の電極31aは、メサストライプ2上面及び埋込み層4の平坦部4a上面に形成され、さらに埋込み層4の傾斜部4b上を経て微成長部4c上に延在して設けられる。この微成長部4cの厚さは0.1μm程度と薄いため、電極31aと基板1間の静電容量は大きい。しかし、この光半導体素子42では、電極31bにはレーザ31励起用の直流電圧が印加され、高周波信号は印加されないので、電極31aの寄生容量が大きくても差し支えない。
光変調器21の電極6は、狭幅の細長の長方形をなし、メサストライプ2上面及び埋込み層4の平坦部4a上面に形成される。メサストライプ2及び平坦部4aは厚さがほぼ3μmと厚いので、この上に形成される電極6の寄生容量は小さい。
光変調器21の電極6に接続する電極パッド7は、ダミーメサストライプ8及びその間を埋め込む埋込み層4の平坦部4a上に厚さ0.8μmの絶縁膜5を介して設けられる。ダミーメサストライプ8及び平坦部4aは、厚さがメサストライプ2と同じ厚さでほぼ3μmと厚いので、その上に形成される電極パッド7の寄生容量は、厚さ0.1μm程度の微成長部4c上に設ける従来の電極パッドに比べて大幅に減少している。このため、電極パッド7の寄生容量に起因する高周波信号の減衰は小さく、優れた高周波特性を有する光変調器21が実現される。
図2(ロ)を参照して、ダミーメサストライプ8は、メサストライプ2と同じ層構造であり導電性を有する。従って、この部分の寄生容量は、ダミーメサストライプ8と電極パッド7間に介在する絶縁膜5を容量誘電体とするコンデンサの容量として定まる。このため、電極パッド7の寄生容量を小さくするには、ダミーメサストライプ8の幅を狭くすることが好ましい。しかし、狭幅のダミーメサストライプ8は加工し難く製造が難しいので、ダミーメサストライプ8の幅は0.5μm以上とすることが好ましい。とくに、メサストライプと同時に容易に加工するには、1μ以上であることが好ましい。しかし、2μmを超えると寄生容量の増加が無視し得なくなるので、ダミーメサストライプ8の幅は2μm以下とすることが望ましい。
ダミーメサストライプ8間の間隔(距離)は、広いほど電極パッド7の寄生容量が小さくなるので好ましい。しかし、間隔を広くすると、その間を平坦部4aで埋め込む時間、即ち埋込み層4の堆積時間が長くなりコスト増加をもたらす。このため、ダミーメサストライプ8間の間隔は50μm以下とすることが望ましい。一方、間隔が狭くなると寄生容量が増加して電極パッド7の寄生容量の減少の効果が小さくなるので、実用上は、ダミーメサストライプ8間の間隔を10μm以上とすることが望ましい。
例えば、2〜3時間の堆積時間で幅15μmの平坦部4aを形成することができる。この場合、ダミーメサストライプ8間の間隔を30μm以下にすることで、ダミーメサストライプ8間は平坦に埋め込まれる。このとき、間隔を10μmと小さくすると、平坦部4aの厚さは僅かに増加するが、その増加は僅かで、ダミーメサストライプ8と平坦部4a間生ずる段差は小さく電極パッド7形成に支障はない。
逆に、間隔を40μm程度に広げると、隣接するダミーメサストライプ8の中央に幅10μm程度の傾斜部4bから形成された窪みが形成される。かかる窪みは、電極パッド7の形成に悪影響を及ぼし、かつ寄生容量を増加するので好ましくない。このため、ダミーメサストライプ8間の間隔を平坦部4aの幅の2倍以上とするときは、窪みの幅が10μm以下となるようにすることが好ましい。この程度の幅の窪みなら、電極パッド7の形成に大きな支障を来さないし、電極バッド7の寄生容量の増加も許容することができる程度である。
上述したダミーメサストライプ8は、全てのダミーメサストライプ8の間隔を均等に設けることが、最小の堆積時間で平坦部4aを形成できることから好ましい。しかし、ダミーメサストライプ8の間隔を不均等に形成しても、平坦部4aの高さが電極パッド7の形成に差し支えない程度であれば不均等にすることもできる。
次に、上述した第1実施形態の光半導体素子42の製造方法を説明する。
図3は本発明の第1実施形態光半導体素子製造工程断面図、図4は本発明の第1実施形態光半導体素子製造工程途中の平面図(その1)、図5は本発明の第1実施形態光半導体素子製造工程途中の断面図(その1)、図6は本発明の第1実施形態光半導体素子製造工程途中の断面図(その2)、図7は本発明の第1実施形態光半導体素子製造工程途中の平面図(その2)であり、図3〜図5はメサストライプ2及びダミーメサストライプ8の形成までの工程を、図6及び図7は埋込み層4の形成工程を表している。なお、図3は図1中の線分CC’位置での断面を、図5(イ)及び図6(イ)は図1中の線分AA’位置での断面を、及び、図5(ロ)及び図6(ロ)は図1中の線分BB’位置での断面を表している。また、図4及び図7中の線分AA’、BB’、CC’は、それぞれ図1中の同符号の線分に対応している。
図3(イ)を参照して、まず、(100)を主面とするn型InP基板1の主面上に、MOCVD法により下から順にレーザ31の活性層となる光導波路層3a及び上クラッド層2bの下層となるp型InP上クラッド層下部2b−1を堆積する。この光導波路層3aは、上下にSCH層が設けられたGaInPからなる多重量子井戸層からなる。
次いで、上クラッド層下部2b−1の上に、レーザ形成領域30を覆い光変調器形成領域20を表出するSiO2 マスク12を形成する。次いで、マスク12を用いたエッチングにより、基板1をエッチングストッパとして、光変調器形成領域20上に形成された上クラッド層下部2b−1及び光導波路層3aをエッチングして除去する。
次いで、図3(ロ)を参照して、マスク12を用いたMOCVD法により、光変調器形成領域20上に、光変調器21の吸収層となる光導波路層3bを堆積し、その上に上クラッド層下部2b−1と同一材料からなる同一厚さの上クラッド層下部2b−2を堆積する。光導波路層3bは組成比が異なる他、層構造及び層厚は光導波路層3aと同様である。
次いで、図3(ハ)を参照して、マスク12を除去し、上クラッド層下部2b−1、2b−2上に、MOCVD法により上クラッド層上部2b−3を堆積する。これにより、上クラッド層上部2b−3及び上クラッド層下部2b−1、2b−2からなるp型InP上クラッド層2bが形成される。続けて、上クラッド層2b上に,p型GaInAsPからなるコンタクト層2cを堆積する。
次いで、図3(ニ)を参照して、コンタクト層2c上に、メサストライプ2及びダミーメサストライプ8を画定するSiO2 マスク11を形成する。次いで、マスク11を用いたドライエッチングにより、コンタクト層2c、上クラッド層2b、光導波路層3及び基板1の上層をパターニングして、メサストライプ2及びダミーメサストライプ8を形成する。このときパターニングされた基板1上層は、下部クラッド層2aとしてメサストライプ2及びダミーメサストライプ8の一部を構成する。
この工程により形成されたメサストライプ2は、図4及び図5を参照して、レーザ形成領域30では[011]方向に延在する直線状をなし、光変調器形成領域20では[011]から傾いた直線状に形成される。即ち、メサストライプ2は、線分CC’に沿ってレーザ形成領域30近傍の光変調器形成領域20内で折曲して延在するように形成される。
ダミーメサストライプ8は、光変調器形成領域20内に、メサストライプ2に平行に複数本、例えば5本形成される。ダミーメサストライプ8間の距離及びダミーメサストライプ8とメサストライプ2間の距離は等間隔とした。
次いで、有機塩素材料を含む原料ガスを用いたMOCVD法により、半絶縁性InP埋込み層4を堆積する。原料ガスとして、TMIn(トリメチルインジウム)及びPH3 (ホスフィン)の混合ガスにCp2 Fe(フェロセン)及び有機塩素材料として1、2−ジクロロエチレンを添加したものを用いた。この原料ガスは、[011]方向に延在するメサストライプ2を平坦に埋め込むのに適している。
図6を参照して、埋込み層4は、メサストライプ2の両側にメサストライプ2上面とほぼ同一平面をなし(100)面を上面とする平坦部4aを形成する。メサストライプ2から離れた領域では非常に薄い微成長部4cを形成し、平坦部4aと微成長部4cの間は(311)B面を主要面とするなだらかに薄くなる傾斜部4bにより接続される。この微成長部4cは、厚さ3μmの平坦部4aに対し非常に薄く,例えば0.1μm程度である。従って、図6(イ)を参照して、メサストライプ2が単独で形成されているレーザ形成領域30では、メサストライプ2とそれを埋め込む埋込み層4の断面は几字状をしている。
図6(ロ)を参照して、ダミーメサストライプ8が形成された光変調器形成領域20では、メサストライプ2及びダミーメサストライプ8の間はメサストライプ2及びダミーメサストライプ8とほぼ同じ高さの(100)面からなる平坦面を上面とする平坦部4aにより埋め込まれる。また、ダミーメサストライプ8が形成されていない側のメサストライプ2の外側、及び、最外側のダミーメサストライプ8の外側には、レーザ形成領域30と同じ幅を有する平坦部4aが形成される。
その結果、図7を参照して、メサストライプ2の両側に一定幅の帯状に平坦部4aが形成され、さらにメサストライプ2とダミーメサストライプ8の間、ダミーメサストライプ8の間及びその周囲の一定幅の範囲に、これらのメサストライプ2、8を含めて平坦な上面を有する平坦部4aが形成される。なお、図7はマスク11を除去して描かれている。
次いで、マスク11をエッチングして除去する。図1及び図2を参照して、その後、基板1上全面にSiO2 からなる絶縁膜5を形成し、レーザ形成領域30及び光変調器形成領域20にそれぞれ電極31a、6のオーミック接触領域を画定する開口5aを開設する。
次いで、開口5aを埋め込み基板1上全面に電極材料を堆積し、これをパターニングしてレーザ31の上電極31及び光変調器21の上電極6を形成し、同時にダミーメサストライプ8とこれを埋め込む平坦部4aの上に電極6と接続する電極パッド7を形成する。次いで、基板1の下面に下電極9を形成し、光半導体素子42が製造される。
この光半導体素子42の電極パッド7及び電極6を合わせた寄生容量は、ダミーメサストライプ8が形成されない従来の光半導体素子41の場合の70%であった。
図8は本発明の第1実施形態変形例断面図であり、図8(イ)及び(ハ)は図1中のAA’断面を、図8(ロ)及び(ニ)は図1中のBB’断面を表している。本変形例は、第1実施形態の埋込み層4の堆積時間を長く又は短くした例である。
図8(イ)及び(ロ)を参照して、上述した第1実施形態の製造方法において、埋込み層4の堆積時間を長くすると、メサストライプ2を埋め込む平坦部4aの幅が広くなる。一方、ダミーメサストライプ8の間を埋め込む埋込み層4a(平坦部4a)はメサストライプ2の上面より高くなる。このとき、平坦部4aの上面(001)面とマスク11との境に(111)面が表出し、平坦部4aの上面は台形断面に形成される。
従って、電極パッド7を形成しても、段差による電極パッド7の破断は実際上無視することができる。このようにすることで、電極パッド7の寄生容量をさらに減少することができる。もちろん、電極パッド7の破断を生ずるほど段差を大きくすることはできない。また、あまり長時間の堆積を行うと、マスク11上に張り出すように埋込み層4が堆積するため、電極パッド7の破断を招き好ましくない。
図8(ハ)及び(ニ)を参照して、上述した第1実施形態の製造方法において、埋込み層4の堆積時間を短くすると、メサストライプ2及びダミーメサストライプ8間を埋め込む平坦部4aの幅が狭くなる。その結果、ダミーメサストライプ8の間が平坦部4aで満たされず、中央部に傾斜部4bからなる溝10が形成される。
かかる溝10は、電極パッド7寄生容量の増加につながるので好ましくない。しかし、その寄生容量の増加が許容範囲あるならば、溝10が存在しても差し支えない。ただし、溝10の段差で電極パッド7が破断しない程度の深さの溝10でなければならない。この変形例では、短い堆積時間でダミーメサストライプ8を埋め込む埋込み層4を形成することができるので製造コストを低減することができる。
本発明の第2実施形態は柱状のダミーメサ8aを用いた光半導体素子43に関する。
図8は本発明の第2実施形態光半導体素子平面図である。図8を参照して、第1実施形態のダミーメサストライプ8が形成された領域に、2μm角の正方形水平断面を有する柱状ダミーメサ8aが形成されている。このダミーメサ8aは、メサストライプ2と同じ層構造を有し、互いに6回対照点に位置するように配置されている。埋込み層6の平坦部4aは、ダミーメサ8aの周りにほぼ円形に形成される。このとき、この配置では円形に形成された平坦部4aが稠密に配置されるので、最も短い堆積時間で平坦部4aによるダミーメサ8a間の埋め込みを行うことができる。もちろん、かかる配置に限られず、必要ならば他の配置、例えば格子状あるいは散点状に配置してもよい。なお、ダミーメサ8aの水平断面形状は、正方形に限らず他の形状、例えば三角形、矩形、円形、長円形等とすることができる。
本第2 実施形態の光半導体素子43は、第1実施形態と比較して、電極パッド直下に存在する導電性を有するダミーメサ8aの面積が小さくすることができる。従って、電極パッド7の寄生容量は小さく、電極パッド7及び電極6の寄生容量は従来の光半導体素子41の60%程度であった。その結果、優れた高周波特性を有する光変調器21が実現された。
上述した第1及び第2実施形態では、ダミーメサストライプ8及びダミーメサ8aは、メサストライプ2を構成する層と同一層を同時にパターニングすることで形成された。しかし、ダミーメサストライプ8及びダミーメサ8aをメサストライプ2と異なる層から形成することもできる。このとき、ダミーメサストライプ8等を半絶縁性の半導体層とすることで、電極パッド7の寄生容量をより低減することができる。半絶縁性の半導体層が他の素子で用いられる場合は、ダミーメサストライプ8等のパターニングをメサストライプ2の形成と同時に行うことで製造工程の増加を回避することができる。
なお、第1 及び第2 の実施形態で埋込み層4の堆積に用いられる有機塩素材料には、上述した1、2−ジクロロエチレンの他に、例えば塩化エチル、塩化メチル、1、2−ジクロロエタン及び1、2−ジクロロプロパンを用いることができる。さらに、半絶縁性InP埋込み層4に代えて、RuドープInP又はTiドープInPを用いても良い。
以上、本発明を変調器に適用した実施形態を説明したが、本発明は埋込み層上に電極又は電極パッド有する光半導体素子、例えば受光素子の電極及び電極パッド、あるいは光スイッチに用いられるマッハツェンダー型干渉器の屈折率を制御する電極及び電極パッドに適用することもできる。また、レーザアレイ、複数の光変調器、合波器及び光増幅器を集積した光半導体素子40に提要することもできる。
上述したように本明細書には、以下の付記記載の発明が開示されている。
(付記1)基板上に形成された、光導波路層を含むメサストライプと、
前記メサストライプの両側を平坦に埋め込む埋込み層と、
前記メサストライプ上面に形成された前記光導波路層に信号電圧を印加する電極と、
前記埋込み層上に設けられ、前記電極に接続する電極パッドとを有する光半導体素子において、
前記基板上の前記電極パッドが設けられる領域に形成されたダミーメサと、
前記ダミーメサを平坦に埋め込む前記埋込み層とを有し、
前記電極パッドが前記ダミーメサ及び前記埋込み層上に形成されることを特徴とする光半導体素子。
(付記2)複数の前記ダミーメサが形成され、
前記埋込み層は、前記ダミーメサ間及び前記ダミーメサと前記メサストライプ間とを平坦に埋め込むことを特徴とする付記1記載の光半導体素子。
(付記3)前記ダミーメサは前記メサストライプと同一層構造を有し、前記電極パッドは絶縁膜を介して前記ダミーメサ及び前記埋込み層上に形成されることを特徴とする付記1又は2記載の光半導体素子。
(付記4)前記ダミーメサは、前記メサストライプに平行して延在する複数のダミーメサストライプからなることを特徴とする付記1、2又は3記載の光半導体素子。
(付記5)前記ダミーメサは、互いに6回回転対称位置に配置された柱状メサからなることを特徴とする付記1、2、又は3記載の光半導体素子。
(付記6)前記基板上に形成された半導体レーザと、
前記半導体レーザを構成する活性層及び前記活性層からレーザ光が導入される前記光導波路層を含む前記メサストライプと、
前記光導波路層に導入された前記レーザ光を前記電極に印加した信号電圧により変調する光変調器とを備えることを特徴とする付記1、2、3、4又は5記載の光半導体素子。
(付記7)基板上に光導波路を含むメサストライプを形成する工程と、
前記基板上の前記メサストライプの外側に隣接するパッド形成領域に、複数のダミーメサを形成する工程と、
前記メサストライプ及び前記ダミーメサの側面を半絶縁性の埋込み層により埋め込む工程と、
前記メサストライプ上に開口を有する絶縁膜を前記メサストライプ、前記ダミーメサ及び前記埋込み層上に形成する工程と、
前記絶縁膜に形成された開口を埋め込み前記メサストライプの上面に電極を形成すると同時に、前記パッド形成領域に位置する前記絶縁膜上に、前記電極に接続された前記電極パッドを形成する工程とを有する光半導体素子の製造方法。
(付記8)前記メサストライプ及び前記ダミーメサを、同一の半導体積層膜のパターニングにより形成することを特徴とする付記7記載の光半導体素子の製造方法。
(付記9)前記埋込み層を、有機塩素含有ガスを含む原料ガスを用いた有機金属気相堆積法(MOCVD法)により形成することを特徴とする付記7又は8記載の光半導体素子の製造方法。
本発明を高周波信号を電極に印加する光半導体素子、例えば光変調器又は光スイッチに適用して、高速動作する光半導体素子を提供することができる。
本発明の第1実施形態光半導体素子平面図 本発明の第1実施形態光半導体素子断面図 本発明の第1実施形態光半導体素子製造工程断面図 本発明の第1実施形態光半導体素子製造工程途中の平面図(その1) 本発明の第1実施形態光半導体素子製造工程途中の断面図(その1) 本発明の第1実施形態光半導体素子製造工程途中の断面図(その2) 本発明の第1実施形態光半導体素子製造工程途中の平面図(その2) 本発明の第1実施形態変形例断面図 本発明の第2実施形態光半導体素子平面図 従来の光半導体素子平面図 従来の埋込み層断面図 有機塩素材料含有ガスを用いた埋込み層堆積工程断面図 従来の改良された光半導体素子平面図 従来の改良された光半導体素子断面図
符号の説明
1 基板
2 メサストライプ
2a 下クラッド層
2b 上クラッド層
2b−1、2b−2 上クラッド層下部
2b−3 上クラッド層上部
2c コンタクト層
3、3a、3b 光導波路層
4 埋込み層
4a 平坦部
4b 傾斜部
4c 微成長部
5 絶縁膜
5a 開口
6 電極
7 電極パッド
8 ダミーメサストライプ
8a ダミーメサ
9 下電極
10 窪み
11 マスク
12 マスク
20 光変調器形成領域
21、40−2 光変調器
30 レーザ形成領域
31、40−1 レーザ
40、41、42、43 光半導体素子
40−3 合波器
40−4 光増幅器

Claims (5)

  1. 基板上に形成された、光導波路層を含むメサストライプと、
    前記メサストライプの両側を、前記基板上に設けられたメサの側面近傍に形成される前記メサの厚さを有する平坦部と、前記平坦部より前記メサから離れた位置に形成される前記平坦部より薄い微成長部とを有する半絶縁性半導体で埋め込む埋込み層と、
    前記メサストライプ上面に形成された前記光導波路層に信号電圧を印加する電極と、
    前記埋込み層上に設けられ、前記電極に接続する電極パッドと
    前記基板上の前記電極パッドが設けられる領域に形成され、前記埋込み層により埋め込まれた複数のダミーメサと、を有し、
    前記電極パッドが前記ダミーメサ及び前記埋込み層上に形成されることを特徴とする光半導体素子。
  2. 前記ダミーメサは、前記メサストライプに平行して延在する複数のダミーメサストライプからなることを特徴とする請求項1記載の光半導体素子。
  3. 前記ダミーメサは、互いに6回回転対称位置に配置された柱状メサからなることを特徴とする請求項1記載の光半導体素子。
  4. 前記基板上に形成された半導体レーザと、
    前記半導体レーザを構成する活性層及び前記活性層からレーザ光が導入される前記光導波路層を含む前記メサストライプと、
    前記光導波路層に導入された前記レーザ光を前記電極に印加した信号電圧により変調する光変調器とを備えることを特徴とする請求項1、2又は3記載の光半導体素子。
  5. 基板上に光導波路を含むメサストライプを形成する工程と、
    前記基板上の前記メサストライプの外側に隣接するパッド形成領域に、複数のダミーメサを形成する工程と、
    前記基板上に設けられたメサの側面近傍に前記メサの厚さの平坦部が堆積し、かつ前記平坦部より前記メサから離れた位置に前記平坦部より薄い微成長部が堆積する堆積方法を用いて、前記メサストライプ及び前記ダミーメサの側面を半絶縁性の埋込み層により埋め込む工程と、
    前記メサストライプ上に開口を有する絶縁膜を前記メサストライプ、前記ダミーメサ及び前記埋込み層上に形成する工程と、
    前記絶縁膜に形成された開口を埋め込み前記メサストライプの上面に電極を形成すると同時に、前記パッド形成領域に位置する前記絶縁膜上に、前記電極に接続された前記電極パッドを形成する工程とを有する光半導体素子の製造方法。
JP2006259731A 2006-09-25 2006-09-25 光半導体素子及びその製造方法 Active JP4967565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006259731A JP4967565B2 (ja) 2006-09-25 2006-09-25 光半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006259731A JP4967565B2 (ja) 2006-09-25 2006-09-25 光半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008084891A JP2008084891A (ja) 2008-04-10
JP4967565B2 true JP4967565B2 (ja) 2012-07-04

Family

ID=39355477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006259731A Active JP4967565B2 (ja) 2006-09-25 2006-09-25 光半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4967565B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029239B2 (ja) * 2007-09-13 2012-09-19 日本電気株式会社 半導体光素子およびその製造方法
JP2010153826A (ja) * 2008-11-25 2010-07-08 Opnext Japan Inc 波長可変フィルタ及び波長可変レーザモジュール
JP2012083474A (ja) * 2010-10-08 2012-04-26 Anritsu Corp 光ゲート素子
JP5691741B2 (ja) * 2011-03-30 2015-04-01 富士通株式会社 光半導体素子及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177485A (ja) * 1987-01-16 1988-07-21 Nec Corp 半導体レ−ザ
JPH08335745A (ja) * 1995-06-07 1996-12-17 Fujitsu Ltd 半導体発光装置
JP3512669B2 (ja) * 1999-03-18 2004-03-31 富士通カンタムデバイス株式会社 電極構造及びその製造方法並びに半導体発光装置
JP4457427B2 (ja) * 1999-03-18 2010-04-28 ソニー株式会社 半導体発光装置とその製造方法
JP4897946B2 (ja) * 2001-08-29 2012-03-14 古河電気工業株式会社 半導体光素子及びその製造方法

Also Published As

Publication number Publication date
JP2008084891A (ja) 2008-04-10

Similar Documents

Publication Publication Date Title
US5717710A (en) Optical semiconductor device
JP4828018B2 (ja) 光変調器およびその製造方法並びに光半導体装置
US8750650B2 (en) Silicon based optical modulators including vertical slabs and methods of forming
JP4967565B2 (ja) 光半導体素子及びその製造方法
JP5297892B2 (ja) 光半導体装置、及びその製造方法
US5912475A (en) Optical semiconductor device with InP
US8383435B2 (en) Integrated photonic semiconductor devices and methods for making integrated photonic semiconductor devices
JP4238508B2 (ja) 光導波路型素子およびその製造方法
JP2012209489A (ja) 光半導体素子及びその製造方法
US11616342B2 (en) Semiconductor optical element, semiconductor optical integrated element, and method for manufacturing semiconductor optical element
US6489177B1 (en) Modulator-integrated semiconductor laser and method of fabricating the same
JP5140971B2 (ja) 光半導体装置及びその製造方法
CN107508128B (zh) 一种热调谐twdm-pon激光器及其制造方法
US6643315B2 (en) Distributed feedback semiconductor laser device and multi-wavelength laser array
JP3695812B2 (ja) プレーナ電極型半導体光素子及びその製造方法
JP2004119467A (ja) 半導体レーザ装置
US8630516B2 (en) Semiconductor optical function device
JP2007096317A (ja) 変調器およびレーザの集積化構造およびその製造方法
JP2018098264A (ja) 量子カスケード半導体レーザ
JP2009071067A (ja) 半導体光素子およびその製造方法
JP2003177367A (ja) 半導体光素子
US11264781B2 (en) Optical semiconductor device and manufacturing method thereof
JP7294938B2 (ja) 埋め込み型半導体光素子及びその製造方法
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JP7359333B1 (ja) 光半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4967565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150