JP3512669B2 - 電極構造及びその製造方法並びに半導体発光装置 - Google Patents

電極構造及びその製造方法並びに半導体発光装置

Info

Publication number
JP3512669B2
JP3512669B2 JP07350099A JP7350099A JP3512669B2 JP 3512669 B2 JP3512669 B2 JP 3512669B2 JP 07350099 A JP07350099 A JP 07350099A JP 7350099 A JP7350099 A JP 7350099A JP 3512669 B2 JP3512669 B2 JP 3512669B2
Authority
JP
Japan
Prior art keywords
film
polyimide
emitting device
semiconductor light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07350099A
Other languages
English (en)
Other versions
JP2000269591A (ja
Inventor
重雄 大坂
新一 堂本
亘正 岡田
Original Assignee
富士通カンタムデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通カンタムデバイス株式会社 filed Critical 富士通カンタムデバイス株式会社
Priority to JP07350099A priority Critical patent/JP3512669B2/ja
Priority to EP99124392A priority patent/EP1037340A3/en
Priority to US09/456,531 priority patent/US6778572B1/en
Publication of JP2000269591A publication Critical patent/JP2000269591A/ja
Application granted granted Critical
Publication of JP3512669B2 publication Critical patent/JP3512669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電極構造及びその
製造方法並びに半導体発光装置に係り、特に下地との間
の寄生容量を低減することができる電極構造及びその製
造方法並びに半導体発光装置に関する。
【０００２】
【従来の技術】今日、高速・大容量の情報伝送が可能な
半導体レーザ装置を用いた光通信が注目されている。半
導体レーザ装置は、素子の上面と下面とにそれぞれ電極
が形成された構造が一般的である。上面の電極にはボン
ディングパッドが接続されており、このボンディングパ
ッドにはボンディングワイヤが接合される。ボンディン
グパッドに接合されたボンディングワイヤを介し、半導
体レーザ装置の変調器領域に変調信号が供給される。
【０００３】近年では、情報処理量の大容量化に対応す
べく、通信速度の更なる高速化が求められている。そし
て、通信速度を更に高速化するためには、変調信号とし
て更に周波数の高い信号を用いることが必要とされる。
【０００４】しかし、変調信号を更に高周波化するため
には、ボンディングパッドと下地との間の寄生容量を低
減しなければならない。波形の立上りや立ち下がりの遅
れは、ボンディングパッドと下地との間の寄生容量に応
じて生ずるため、変調信号を高周波化した場合には、ボ
ンディングパッドと下地との間の寄生容量による応答の
遅れを無視し得なくなるからである。
【０００５】そこで、ボンディングパッドと下地との間
の寄生容量を低減すべく、ボンディングパッドの面積を
小さくすることが提案されている。ボンディングパッド
の面積を小さくすれば、ボンディングパッドと下地との
間の寄生容量を小さくすることが可能となる。
【０００６】
【発明が解決しようとする課題】しかしながら、ボンデ
ィングパッドの面積を小さくすることには一定の限界が
ある。即ち、ボンディングワイヤをボンディングパッド
に接合するためには一定面積が必要であり、ボンディン
グのための面積を考慮すると、一定面積以下にボンディ
ングパッドを小さくすることはできないからである。こ
のため、ボンディングパッドの面積を小さくする方法に
よっては、ボンディングパッドと下地との間の寄生容量
は１ｐＦ程度までしか低減できず、この場合には、変調
周波数は２．５ＧＨｚ程度までにしか高められなかっ
た。近時では、変調速度を１０ＧＨｚ程度まで高くする
ことが求められているが、変調速度を１０ＧＨｚ程度ま
で高くすることはボンディングパッドの面積を小さくす
ることによっては困難であった。
【０００７】本発明の目的は、下地との間の寄生抵抗を
低減しうる電極構造及びその製造方法並びに高周波を用
いることができる半導体発光装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】ボンディングパッドと下
地との間の寄生容量を低減するためには、ボンディング
パッドの下に厚い絶縁膜を形成することが考えられる。
【０００９】しかし、シリコン酸化膜等をボンディング
パッドの下に厚く形成した場合には、ボンディングの際
に加わる力でシリコン酸化膜等が破損してしまい、ボン
ディングパッドが剥がれてしまう。
【００１０】そこで、強い力が加わっても破損しにく
く、しかも厚く形成することができるポリイミド層を、
ボンディングパッドの下に形成することが考えられる。
ポリイミド層は柔軟性の高い材料であるので、ボンディ
ングの際の衝撃により破損してしまうことはないと考え
られる。ボンディングパッドの下に厚いポリイミド層が
形成した半導体レーザ装置を図１４を用いて説明する。
【００１１】図１４に示すように、基板１１０上には、
シリコン窒化膜１３４が形成されており、シリコン窒化
膜１３４上には、厚いポリイミド層１３６が形成されて
いる。ポリイミド層１３６の上面及び側面には、シリコ
ン窒化膜１３８が形成されている。
【００１２】図１４に示す半導体レーザ装置で、ポリイ
ミド層１３６の下面、側面及び上面をシリコン窒化膜１
３４、１３８で覆っているのは、ポリイミド層１３６が
下地に対する密着性が低く、吸湿性が高いからである。
図１４に示す半導体レーザ装置では、ポリイミド層１３
６の下面、側面、及び上面がシリコン窒化膜１３４、１
３６により覆われているので、ポリイミド層１３６の下
地に対する密着性を確保することができ、製造プロセス
でポリイミド層１３８に水分を吸収されるのを抑制する
ことができる。そして、シリコン窒化膜１３８上には、
ボンディングパッド１２４が形成されている。
【００１３】しかし、図１４に示すようにボンディング
パッド１２４の下に厚いポリイミド層１３６を形成した
場合には、ボンディングの際に例えば５００ｋｇ／ｃｍ
2もの衝撃がポリイミド層１３６に加わるため、ポリイ
ミド層１３６が歪んでしまう。そして、これに伴い、シ
リコン窒化膜１３８が破損してしまう。破損したシリコ
ン窒化膜１３８とボンディングパッド１２４との間で
は、もはや良好な密着性は得られない。この結果、ボン
ディングパッド１２４がシリコン窒化膜１３８上から剥
がれてしまう。このように、単にボンディングパッド１
２４の下に厚いポリイミド層１３６を形成したのでは、
信頼性の高い半導体レーザ装置を得ることは困難であ
る。
【００１４】そこで、本願発明者らは、鋭意検討を行っ
た結果、ポリイミド層を厚く形成した場合であってもボ
ンディングの際の衝撃に耐え得る技術に想到した。
【００１５】即ち、上記目的は、下地基板上に絶縁膜を
介して導電膜が形成された電極構造であって、前記絶縁
膜は、ポリイミドより成る複数の柱と、前記柱の側面に
形成された、ポリイミドより硬度の高い絶縁材料より成
る第１の膜と、前記第１の膜が側面に形成された前記複
数の柱の間に埋め込まれた、ポリイミドより成る第２の
膜とを有することを特徴とする電極構造により達成され
る。これにより、ポリイミドより成る柱の側面に硬度の
高い絶縁材料より成る第１の膜が形成されているので、
ボンディングの際に強い力が加わっても、柱が歪んでし
まうのを防止することができ、導電膜が剥がれるのを防
止することができる。導電膜の下に厚いポリイミド層が
形成されているので、導電膜と下地との間の寄生容量を
小さくすることができ、これにより高周波信号を用いる
ことが可能となる。
【００１６】また、上記目的は、下地基板上に絶縁膜を
介して導電膜が形成された電極構造であって、前記絶縁
膜は、前記下地基板に達する複数の開口部が形成され
た、ポリイミドより成る第１の膜と、前記開口部の内壁
に形成され、ポリイミドより硬度の高い絶縁材料より成
る第２の膜と、前記第２の膜が形成された前記開口部内
に埋め込まれた、ポリイミドより成る複数の柱とを有す
ることを特徴とする電極構造により達成される。これに
より、ポリイミドより成る第１の膜に形成された開口部
の内壁に、硬度の高い絶縁材料より成る第１の膜が形成
されているので、ボンディングの際に強い力が加わって
も、第１の膜が歪んでしまうのを防止することができ、
導電膜が剥がれるのを防止することができる。導電膜の
下に厚いポリイミド層が形成されているので、導電膜と
下地との間の寄生容量を小さくすることができ、これに
より高周波信号を用いることが可能となる。
【００１７】また、上記目的は、下地基板上に絶縁膜を
介して導電膜が形成された電極構造を有する半導体発光
装置であって、前記絶縁膜は、ポリイミドより成る複数
の柱と、前記柱の側面に形成された、ポリイミドより硬
度の高い絶縁材料より成る第１の膜と、前記第１の膜が
側面に形成された前記複数の柱の間に埋め込まれた、ポ
リイミドより成る第２の膜とを有することを特徴とする
半導体発光装置により達成される。これにより、ポリイ
ミドより成る柱の側面に硬度の高い絶縁材料より成る第
１の膜が形成されているので、ボンディングの際に強い
力が加わっても、柱が歪んでしまうのを防止することが
でき、導電膜が剥がれるのを防止することができる。導
電膜の下に厚いポリイミド層が形成されているので、導
電膜と下地との間の寄生容量を小さくすることができ、
これにより高周波信号を用いることが可能となる。
【００１８】また、上記の半導体発光装置において、前
記第１の膜は、前記柱の上面にも形成されていることが
望ましい。これにより、ボンディングの際に柱に強い力
が加わっても、柱が歪んでしまうのを抑制することがで
きる。
【００１９】また、上記目的は、下地基板上に絶縁膜を
介して導電膜が形成された電極構造を有する半導体発光
装置であって、前記絶縁膜は、前記下地基板に達する複
数の開口部が形成された、ポリイミドより成る第１の膜
と、前記開口部の内壁に形成され、ポリイミドより硬度
の高い絶縁材料より成る第２の膜と、前記第２の膜が形
成された前記開口部内に埋め込まれた、ポリイミドより
成る複数の柱とを有することを特徴とする半導体発光装
置により達成される。これにより、ポリイミドより成る
第１の膜に形成された開口部の内壁に、硬度の高い絶縁
材料より成る第１の膜が形成されているので、ボンディ
ングの際に強い力が加わっても、第１の膜が歪んでしま
うのを防止することができ、導電膜が剥がれるのを防止
することができる。導電膜の下に厚いポリイミド層が形
成されているので、導電膜と下地との間の寄生容量を小
さくすることができ、これにより高周波信号を用いるこ
とが可能となる。
【００２０】また、上記の半導体発光装置において、前
記第２の膜は、前記第１の膜の上面にも形成されている
ことが望ましい。これにより、ボンディングの際に第１
の膜に強い力が加わっても、柱が歪んでしまうのを抑制
することができる。
【００２１】また、上記の半導体発光装置において、前
記導電膜は、絶縁材料より成る第３の膜を介して前記絶
縁膜上に形成されていることが望ましい。これにより、
導電膜の密着性を向上することができる。
【００２２】また、上記の半導体発光装置において、前
記導電膜は、ボンディングパッドであることが望まし
い。これにより、下地との寄生容量の小さいボンディン
グパッドを提供することができる。
【００２３】また、上記の半導体発光装置において、前
記絶縁膜は、前記下地基板に形成された、前記ポリイミ
ドより硬度の高い材料より成る層の上に形成されている
ことが望ましい。これにより、ボンディングワイヤ等を
確実に電極上に接合することが可能となる。
【００２４】また、上記目的は、導波路と、前記導波路
の下方に形成された下部電極と、前記導波路の上方に形
成された上部電極とを有する半導体発光装置であって、
前記上部電極は、請求項１又は２記載の電極構造を有す
ることを特徴とする半導体発光装置により達成される。
これにより、半導体発光装置に高周波を用いることが可
能となる。
【００２５】また、上記の半導体発光装置において、前
記導波路の側部に形成された高抵抗層を更に有し、前記
高抵抗層上に、請求項１又は２記載の電極構造が形成さ
れていることが望ましい。これにより、さらに高周波を
用いることができる半導体発光装置を提供することがで
きる。
【００２６】また、上記目的は、下地基板上に絶縁膜を
形成する工程と、前記絶縁膜上に導電膜を形成する工程
とを有する電極構造の製造方法であって、前記絶縁膜を
形成する工程は、前記下地基板上に、ポリイミドより成
る複数の柱を形成する工程と、前記柱の側面に、ポリイ
ミドより硬度の高い絶縁材料より成る第１の膜を形成す
る工程と、前記第１の膜の間を埋め込むようにポリイミ
ドより成る第２の膜を形成する工程とを有することを特
徴とする電極構造の製造方法により達成される。これに
より、ポリイミドより成る柱の側面に硬度の高い絶縁材
料より成る第１の膜を形成するので、ボンディングの際
に強い力が加わっても、柱が歪んでしまうのを防止する
ことができ、導電膜が剥がれるのを防止することができ
る。導電膜の下に厚いポリイミド層が形成されるので、
導電膜と下地との間の寄生容量を小さくすることがで
き、これにより高周波信号を用いることが可能となる。
【００２７】また、上記目的は、下地基板上に絶縁膜を
形成する工程と、前記絶縁膜上に導電膜を形成する工程
とを有する電極構造の製造方法であって、前記絶縁膜を
形成する工程は、前記下地基板上に、ポリイミドより成
り、前記下地基板に達する複数の開口部を有する第１の
膜を形成する工程と、前記開口部の内壁に、ポリイミド
より硬度の高い絶縁材料より成る第２の膜を形成する工
程と、前記第２の膜が形成された前記開口部内に、ポリ
イミドより成る複数の柱を形成する工程とを有すること
を特徴とする電極構造の製造方法により達成される。こ
れにより、ポリイミドより成る第１の膜に形成された開
口部の内壁に、硬度の高い絶縁材料より成る第２の膜を
形成するので、ボンディングの際に強い力が加わって
も、第１の膜が歪んでしまうのを防止することができ、
導電膜が剥がれるのを防止することができる。導電膜の
下に厚いポリイミド層が形成されるので、導電膜と下地
との間の寄生容量を小さくすることができ、これにより
高周波信号を用いることが可能となる。
【００２８】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体発光装置を図１乃至図５を用いて説
明する。図１は、本実施形態による半導体発光装置を示
す斜視図である。図２（ａ）は、ボンディングパッド近
傍の断面図、具体的には、図１に示す本実施形態による
半導体発光装置のＡ−Ａ′断面図であり、図２（ｂ）
は、ボンディングパッド近傍の平面図である。なお、図
２（ｂ）では、一部の構成要素が省略されている。図３
乃至図５は、本実施形態による半導体発光装置の製造方
法を示す工程断面図である。
【００２９】（半導体発光装置）まず、本実施形態によ
る半導体発光装置を図１を用いて説明する。なお、本実
施形態では、半導体発光装置に本発明を適用する場合を
例に説明するが、本発明は、半導体発光装置のみなら
ず、ボンディング等の際にボンディングパッド等の電極
に強い力が加わるあらゆる半導体装置に広く適用するこ
とができるものである。
【００３０】図１に示すように、ＩｎＰより成る基板１
０上には、ガイド層１２が形成されており、ガイド層１
２上には、ＭＱＷ光吸収層１４ａとＭＱＷ活性層１４ｂ
とが形成されている。ＭＱＷ光吸収層１４ａ上及びＭＱ
Ｗ活性層１４ｂ上には、クラッド層１６が形成されてお
り、クラッド層１６上には、クラッド層１７が形成され
ている。クラッド層１７上には、キャップ層１８ａ、１
８ｂが形成されている。キャップ層１８ａ、１８ｂは分
離領域２２には形成されておらず、キャップ層１８ａ、
１８ｂは分離領域２２において互いに分離されている。
基板１０下には、Ａｕ／Ｇｅ／Ａｕ膜より成る電極８が
形成されている。
【００３１】キャップ層１８ａ、１８ｂ、クラッド層１
７、１６、ＭＱＷ活性層１４ｂ、ＭＱＷ光吸収層１４
ａ、ガイド層１２、及び基板１０は、メサエッチングさ
れており、メサ状の導波路が構成されている。メサ状の
導波路の両側には、ＩｎＰより成る高抵抗埋め込み層３
０が形成されている。
【００３２】高抵抗埋め込み層３０上には、シリコン酸
化膜３２が形成されている。シリコン酸化膜３２は、分
離領域２２においてクラッド層１７上にも形成されてい
る。
【００３３】キャップ層１８ａ、１８ｂ上には、それぞ
れＡｕ／Ｐｔ／Ｔｉ膜より成る電極２４ａ、２４ｂが形
成されており、電極２４ａ、２４ｂは分離領域２２には
形成されていない。従って、変調器領域２６とＤＦＢ
（Distributed FeedBack、分布帰還型）レーザ領域２８
とが分離領域２２において電気的に分離されている。
【００３４】変調器領域２６では、シリコン酸化膜３２
上に、後述するようなポリイミド層３６、４０、及びシ
リコン窒化膜３８が形成されている。ポリイミド層３
６、４０、及びシリコン窒化膜３８上には、ボンディン
グパッド２４ｃが形成されており、ボンディングパッド
２４ｃは電極２４ａに接続されている。ボンディングパ
ッド２４ｃの下に、厚いポリイミド層３６等が形成され
ているので、ボンディングパッド２４ｃと下地との間の
寄生容量を小さくすることができる。本実施形態によれ
ば、ボンディングパッド２４ｃと下地との間の寄生容量
を小さくすることができるので、高い変調周波数を用い
ることが可能となる。
【００３５】また、ＤＦＢレーザ領域２８において、シ
リコン酸化膜３２上にはボンディングパッド２４ｄが形
成されており、ボンディングパッド２４ｄは電極２４ｂ
に接続されている。ＤＦＢレーザ領域２８では高周波信
号を用いないため、ボンディングパッド２４ｄと下地と
の間の寄生容量を考慮する必要はない。
【００３６】次に、変調器領域２６のボンディングパッ
ド２４ｃの近傍の構造を図２を用いて説明する。図２
（ａ）は、ボンディングパッド２４ｃの近傍の断面図、
具体的には、図１におけるＡ−Ａ′線断面図である。図
２（ｂ）は、ボンディングパッド２４ｃの近傍を示す平
面図である。
【００３７】図２（ａ）に示すように、基板１０上に
は、高抵抗埋め込み層３０が形成されており、高抵抗埋
め込み層３０上には、膜厚３００ｎｍのシリコン酸化膜
３２が形成されている。シリコン酸化膜３２上には、膜
厚２００ｎｍのシリコン窒化膜３４が形成されている。
【００３８】シリコン窒化膜３４上には、円柱状にパタ
ーニングされたポリイミド層３６が形成されている。円
柱状のポリイミド層３６の高さは、例えば２μｍとする
ことができる。本実施形態でポリイミド層３６を用いて
いるのは、ポリイミド層３６は柔軟性の高い材料である
ため、厚く形成した場合であってもボンディング等の衝
撃により破損してしまうことがないからである。シリコ
ン酸化膜等の柔軟性の低い膜をボンディングパッド２４
ｃの下に厚く形成した場合には、かかるシリコン酸化膜
等は柔軟性が低いためボンディングの際の衝撃により破
損してしまう。
【００３９】円柱状のポリイミド層３６が複数形成され
たシリコン窒化膜３４上の全面には、膜厚３００ｎｍの
シリコン窒化膜３８が形成されている。シリコン窒化膜
３８は、円柱状のポリイミド層３６の側面にも形成され
ている。シリコン窒化膜３８はポリイミド層より硬度の
高い膜である。硬度の高いシリコン窒化膜３８が円柱状
のポリイミド層３６の側面に形成されているので、ボン
ディングによりボンディングパッド２４ｃに強い力が加
わってもポリイミド層３６が歪んでしまうのを抑制する
ことができる。シリコン窒化膜３８は、硬度の高い膜で
あるが、膜厚３００ｎｍと薄く形成されているので、ボ
ンディングの衝撃によって破損してしまうことはない。
【００４０】シリコン窒化膜３８上には、更に全面に、
ポリイミド層４０が形成されている。円柱状のポリイミ
ド層３６の上方におけるポリイミド層４０の膜厚は、例
えば１００ｎｍ程度と薄くなっている。ポリイミド層４
０上には、全面に、シリコン窒化膜４２が形成されてお
り、シリコン窒化膜４２上には、ボンディングパッド２
４ｃが形成されている。
【００４１】このように、本実施形態によれば、円柱状
に形成されたポリイミド層３６の側面に硬度の高いシリ
コン窒化膜３８を形成するので、ボンディングの際にボ
ンディングパッド２４ｃに強い力が加わっても、ポリイ
ミド層３６が歪んでしまうのを防止することができ、ボ
ンディングパッド２４ｃが剥がれるのを防止することが
できる。ボンディングパッド２４ｃの下に厚いポリイミ
ド層３６、４０が形成されているので、ボンディングパ
ッド２４ｃと下地との間の寄生容量を小さくすることが
でき、これにより高周波の変調信号を用いることが可能
となる。従って、本実施形態によれば、高い変調周波数
の半導体発光装置を提供することができる。
【００４２】（半導体発光装置の製造方法）次に、本実
施形態による半導体発光装置の製造方法を図３乃至図５
を用いて説明する。
【００４３】まず、ＩｎＰより成る基板１０上に、ガイ
ド層１２、ＭＱＷ光吸収層１４ａ、ＭＱＷ活性層１４
ｂ、クラッド層１６、クラッド層１７、キャップ層１８
ａ、１８ｂを順次形成する。
【００４４】次に、キャップ層１８ａ、１８ｂ、クラッ
ド層１７、１６、ＭＱＷ活性層１４ｂ、ＭＱＷ光吸収層
１４ａ、ガイド層１２、及び基板１０をメサエッチング
する。次に、メサの両側に、ＩｎＰより成る高抵抗埋め
込み層３０を形成する。
【００４５】次に、キャップ層１８ａ、１８ｂをパター
ニングすることにより、分離領域２２においてキャップ
層１８ａ、１８ｂを分離する。
【００４６】次に、全面に、ＣＶＤ（Chemical Vapor D
eposition、化学気相堆積）法により、膜厚３００ｎｍ
のシリコン酸化膜３２を形成する。次に、シリコン酸化
膜３２上に、ＣＶＤ法により、膜厚２００ｎｍのシリコ
ン窒化膜３４を形成する。
【００４７】次に、シリコン窒化膜３４上の全面に、ス
ピンコート法により、ポリイミド層３６を形成する。次
に、約４００℃の熱処理を行い、ポリイミド層３６を硬
化する。こうして、膜厚約２μｍのポリイミド層３６が
形成される（図３（ａ）参照）。
【００４８】次に、フォトリソグラフィ技術を用い、ポ
リイミド層３６を円柱状にパターニングする。円柱の直
径は例えば５μｍ、円柱の間隔は例えば１０μｍとする
ことができる。ポリイミド層３６をパターニングする際
には、例えばプラズマ放電を用いたドライエッチングを
用いることができる。エッチングガスには、ＣＦ4ガス
とＯ2ガスとの混合ガスを用いることができる。こうし
て、ボンディングパッド２４ｃの近傍の例えば１００μ
ｍ×１００μｍの範囲内に、円柱状のポリイミド層３６
が例えば１００本形成される（図３（ｂ）参照）。
【００４９】次に、全面に、ＣＶＤ法により、膜厚３０
０ｎｍのシリコン窒化膜３８を形成する（図４（ａ）参
照）。
【００５０】次に、全面に、スピンコート法により、ポ
リイミド層４０を形成する。本実施形態では、ポリイミ
ド層３６が円柱状に形成されているので、ポリイミド層
４０を形成する際にポリイミド層４０の表面にムラが生
じにくくなり、表面が平坦なポリイミド層４０が形成さ
れる。次に、約４００℃の熱処理を行い、ポリイミド層
４０を硬化する。なお、円柱状のポリイミド層３６上に
おいては、ポリイミド層４０の膜厚は例えば１００ｎｍ
程度となる（図４（ｂ）参照）。
【００５１】次に、全面に、ＣＶＤ法により、膜厚２０
０ｎｍのシリコン窒化膜４２を形成する。
【００５２】次に、キャップ層１８ａ、１８ｂ（図１参
照）に達する開口部を形成する。この開口部は、電極２
４ａ、２４ｂをキャップ層１８ａ、１８ｂに接続するた
めのものである。
【００５３】次に、図５に示すように、シリコン窒化膜
４２上に、蒸着法により、膜厚１００ｎｍのＴｉ膜、膜
厚７０ｎｍのＰｔ膜、膜厚５００ｎｍのＡｕ膜を順次成
膜し、Ａｕ／Ｐｔ／Ｔｉ膜より成る電極２４ａ、２４ｂ
及びボンディングパッド２４ｃ、２４ｄを形成する。こ
うして、本実施形態による半導体発光装置が製造される
（図５参照）。
【００５４】（変形例（その１））次に、本実施形態に
よる半導体発光装置の変形例（その１）を図６を用いて
説明する。図６（ａ）は本変形例による半導体発光装置
のボンディングパッド近傍を示す断面図であり、図６
（ｂ）は本変形例による半導体発光装置のボンディング
パッド近傍を示す平面図である。図６（ｂ）において、
一部の構成要素は省略されている。
【００５５】図６（ａ）及び図６（ｂ）に示すように、
本変形例による半導体発光装置では、ポリイミド層３６
ａが四角柱状に形成されていることに主な特徴がある。
【００５６】本変形例によれば、ポリイミド層３６ａを
パターニングする際に四角形のパターンを形成すればよ
い。図２に示す本実施形態による半導体発光装置では、
ポリイミド層３６の形状が円柱状なので、丸いパターン
を形成してポリイミド層３６をエッチングする必要があ
るが、本変形例では四角形のパターンを形成すればよ
い。パターン描画装置の性能上、丸いパターンを微細に
形成するのは困難であるが、四角形のパターンは微細に
形成するのが容易である。
【００５７】従って、本変形例によれば、微細な半導体
発光装置に適用することが可能となる。
【００５８】（変形例（その２））次に、本実施形態に
よる半導体発光装置の変形例（その２）を図７を用いて
説明する。図７（ａ）は本変形例による半導体発光装置
のボンディングパッド近傍を示す断面図であり、図７
（ｂ）は本変形例による半導体発光装置のボンディング
パッド近傍を示す平面図である。なお、図７（ｂ）にお
いて、一部の構成要素は省略されている。
【００５９】図７（ａ）に示すように、本変形例による
半導体発光装置は、ポリイミド層３６ｂが六角柱状に形
成されていることに主な特徴がある。
【００６０】本変形例ではポリイミド層３６ｂが六角柱
状に形成されているので、シリコン窒化膜３８の基板１
０に沿った断面が六角形を構成する。従って、本具体例
によれば、ボンディングにより加えられる力に対するシ
リコン窒化膜３８の耐力を強くすることができる。
【００６１】［第２実施形態］本発明の第２実施形態に
よる半導体発光装置及びその製造方法を図８乃至図１１
を用いて説明する。図８は、本実施形態による半導体発
光装置のボンディングパッド近傍を示す断面図及び平面
図である。図９乃至図１１は、本実施形態による半導体
発光装置の製造方法を示す工程断面図である。図１乃至
図７に示す第１実施形態による半導体発光装置及びその
製造方法と同一の構成要素には、同一の符号を付して説
明を省略または簡潔にする。
【００６２】本実施形態による半導体発光装置は、ポリ
イミド層３６ｃに形成された開口部４４の内壁にシリコ
ン窒化膜３８が形成されていることに主な特徴がある。
【００６３】図８（ａ）に示すように、ポリイミド層３
６ｃには、シリコン窒化膜３４に達する開口部４４が複
数形成されている。開口部４４の基板１０に沿った断面
形状は円形となっている。
【００６４】このように開口部４４が形成されたポリイ
ミド層３６ｃ上には、全面に、シリコン窒化膜３８が形
成されている。シリコン窒化膜３８は、開口部４４の内
壁にも形成されている。シリコン窒化膜３８が、開口部
４４の内壁に形成されているので、ボンディングパッド
２４ｃに強い力が加わった場合であっても、ポリイミド
層３６ｃが歪んでしまうのを抑制することができる。
【００６５】シリコン窒化膜３８上には、全面に、ポリ
イミド層４０が形成されている。ポリイミド層４０は、
シリコン窒化膜３８が形成された開口部４４内に埋め込
まれている。ポリイミド層４０上には、シリコン窒化膜
４２、ボンディングパッド２４ｃが順次形成されてい
る。
【００６６】このように本実施形態によれば、開口部４
４が複数形成されたポリイミド層３６ｃの内壁に、硬度
の高いシリコン窒化膜３８が形成されているので、ボン
ディングの際にボンディングパッド２４ｃに強い力が加
わってもポリイミド層３６ｃが歪んでしまうのを防止す
ることができ、ボンディングパッド２４ｃが剥がれてし
まうのを防止することができる。ボンディングパッド２
４ｃの下に厚いポリイミド層３６ｃ、４０が形成されて
いるので、ボンディングパッド２４ｃと下地との間の寄
生容量を小さくすることができ、変調信号として高周波
の信号を用いることができる。従って、本実施形態によ
れば、変調周波数の高い半導体発光装置を提供すること
ができる。
【００６７】（半導体発光装置の製造方法）次に、本実
施形態による半導体発光装置の製造方法を図９乃至図１
１を用いて説明する。
【００６８】まず、シリコン窒化膜３４を形成する工程
までは、図３（ａ）に示す第１実施形態による半導体発
光装置の製造方法と同様であるので、説明を省略する。
【００６９】次に、シリコン窒化膜３４上の全面に、ス
ピンコート法により、ポリイミド層３６ｃを形成する。
次に、約４００℃の熱処理を行い、ポリイミド層３６ｃ
を硬化する。こうして、膜厚約２μｍのポリイミド層３
６ｃが形成される（図９（ａ）参照）。
【００７０】次に、フォトリソグラフィ技術を用い、ポ
リイミド層３６ｃにシリコン窒化膜３４に達する開口部
４４を形成する。開口部４４の直径は例えば５μｍ、開
口部４４の間隔は例えば１５μｍとすることができる。
ポリイミド層３６ｃに開口部４４を形成する際には、例
えばプラズマ放電を用いたドライエッチングを用いるこ
とができる。エッチングガスとしては、ＣＦ4ガスとＯ2
ガスとの混合ガスを用いることができる。こうして、ボ
ンディングパッド２４ｃの近傍の１００μｍ×１００μ
ｍの範囲内に、例えば４９個の開口部４４が形成される
（図９（ｂ）参照）。なお、後工程で開口部４４内にポ
リイミドが確実に入り込むよう、ポリイミドの表面張力
を考慮して、大きい開口部４４を形成することが望まし
い。
【００７１】次に、全面に、ＣＶＤ法により、膜厚３０
０ｎｍのシリコン窒化膜３８を形成する（図１０（ａ）
参照）。
【００７２】次に、全面に、スピンコート法により、ポ
リイミド層４０を形成する。これにより、シリコン窒化
膜３８が形成された開口部４４内に、ポリイミド層４０
が埋め込まれる。ポリイミド層３６ｃ上におけるポリイ
ミド層４０の厚さは、例えば３００ｎｍ以下とする。次
に、約４００℃の熱処理を行い、ポリイミド層４０を硬
化する（図１０（ｂ）参照）。
【００７３】次に、全面に、ＣＶＤ法により、膜厚２０
０ｎｍのシリコン窒化膜４２を形成する。
【００７４】次に、キャップ層１８ａ、１８ｂ（図１参
照）に達する開口部を形成する。この開口部は、電極２
４ａ、２４ｂをキャップ層１８ａ、１８ｂに接続するた
めのものである。
【００７５】次に、シリコン窒化膜４２上に、蒸着法に
より、第１実施形態と同様にして、Ａｕ／Ｐｔ／Ｔｉ膜
より成る電極２４ａ、２４ｂ及びボンディングパッド２
４ｃ、２４ｄを形成する。こうして、本実施形態による
半導体発光装置が製造される。
【００７６】（変形例（その１））次に、本実施形態に
よる半導体発光装置の変形例（その１）を図１２を用い
て説明する。図１２（ａ）は本変形例による半導体発光
装置のボンディングパッド近傍の断面図であり、図１２
（ｂ）は本変形例による半導体発光装置のボンディング
パッド近傍の平面図である。図１２（ｂ）において、一
部の構成要素は省略されている。
【００７７】本変形例による半導体発光装置は、開口部
４４ａの形状が四角形であることに主な特徴がある。
【００７８】本変形例によれば、ポリイミド層３６ｄを
パターニングする際に四角形のパターンを形成すればよ
い。図８に示す本実施形態による半導体発光装置では、
開口部４４の形状が円柱状なので、丸いパターンを形成
してポリイミド層３６ｃをエッチングする必要がある
が、本変形例では四角形のパターンを形成すればよい。
パターン描画装置の性能上、丸いパターンを微細に形成
するのは困難であるが、四角形のパターンは微細に形成
するのが容易である。
【００７９】従って、本変形例によれば、微細な半導体
発光装置に適用することが可能となる。
【００８０】（変形例（その２））次に、本実施形態に
よる半導体発光装置の変形例（その２）を図１３を用い
て説明する。図１３は本変形例による半導体発光装置の
ボンディングパッド近傍を示す平面図である。なお、図
１３において、一部の構成要素は省略されている。
【００８１】図１３に示すように、本変形例による半導
体発光装置は、開口部４４ｂが六角柱状に形成されてい
ることに主な特徴がある。
【００８２】本変形例では開口部４４ｂが六角柱状に形
成されているので、シリコン窒化膜３８の基板１０に沿
った断面が六角形を構成する。従って、本具体例によれ
ば、ボンディングにより加えられる力に対するシリコン
窒化膜３８の耐力を強くすることができる。
【００８３】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。
【００８４】例えば、第１及び第２実施形態では、シリ
コン窒化膜３８を全面に形成したが、シリコン窒化膜３
８は、少なくともポリイミド層３６乃至３６ｅの側面に
形成されていればよい。シリコン窒化膜３８が少なくと
もポリイミド層３６乃至３６ｅの側面に形成されていれ
ば、ボンディングの際にポリイミド層３６乃至３６ｅが
歪むのを抑制することができるからである。
【００８５】また、第１実施形態では、シリコン窒化膜
をポリイミド層３６乃至３６ｂの側面に形成したが、ポ
リイミド層３６乃至３６ｂの側面に形成する膜はシリコ
ン窒化膜に限定されるものではない。ボンディングの際
にポリイミド層３６乃至３６ｂが歪んでしまうのを抑制
できる膜であれば、例えばシリコン酸化膜、アルミナ
膜、又はポリシリコン膜等の硬度の高いあらゆる膜を用
いることができる。
【００８６】また、第２実施形態では、シリコン窒化膜
を開口部４４乃至４４ｂ内の内壁に形成したが、開口部
４４乃至４４ｂの内壁に形成する膜はシリコン窒化膜に
限定されるものではない。ボンディングの際にポリイミ
ド層３６ｃ乃至３６ｅが歪んでしまうのを抑制できる膜
であれば、例えばシリコン酸化膜、アルミナ膜、又はポ
リシリコン膜等の硬度の高いあらゆる膜を用いることが
できる。
【００８７】また、第１及び第２実施形態では、変調器
領域とＤＦＢレーザ領域とが別個に形成されている半導
体発光装置を例に説明したが、変調器領域が別個に設け
られていない半導体発光装置にも適用することができ
る。この場合、ＤＦＢレーザ領域に設けられたボンディ
ングパッドの下に上述したようなポリイミド層を形成す
ることもできる。
【００８８】また、第１及び第２実施形態では、ボンデ
ィングパッドの下にポリイミド層を形成する場合を例に
説明したが、ボンディングパッドのみならず、フリップ
チップボンディングを行うための電極の下にポリイミド
層を形成する場合にも適用することができる。この場
合、電極は、基板上の一部のみならず全面に形成するこ
とができ、この全面に形成した電極の下に上述したよう
なポリイミド層を形成してもよい。
【００８９】
【発明の効果】以上の通り、本発明によれば、ポリイミ
ドより成る柱の側面に硬度の高い膜を形成するので、ボ
ンディングの際に強い力が加わっても、柱が歪んでしま
うのを防止することができ、ボンディングパッドが剥が
れるのを防止することができる。ボンディングパッドの
下に厚いポリイミド層が形成されているので、ボンディ
ングパッドと下地との間の寄生容量を小さくすることが
でき、これにより高周波信号を用いることが可能とな
る。
【００９０】また、本発明によれば、ポリイミドより成
る膜に形成された開口部の内壁に、硬度の高い膜を形成
するので、ボンディングの際に強い力が加わっても、ポ
リイミドより成る膜が歪んでしまうのを防止することが
でき、ボンディングパッドが剥がれるのを防止すること
ができる。ボンディングパッドの下に厚いポリイミド層
が形成されているので、ボンディングパッドと下地との
間の寄生容量を小さくすることができ、これにより高周
波信号を用いることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体発光装置を
示す斜視図である。
【図２】本発明の第１実施形態による半導体発光装置の
ボンディングパッド近傍を示す断面図及び平面図であ
る。
【図３】本発明の第１実施形態による半導体発光装置の
製造方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態による半導体発光装置の
製造方法を示す工程断面図（その２）である。
【図５】本発明の第１実施形態による半導体発光装置の
製造方法を示す工程断面図（その３）である。
【図６】本発明の第１実施形態の変形例（その１）によ
る半導体発光装置のボンディングパッド近傍を示す断面
図及び平面図である。
【図７】本発明の第１実施形態の変形例（その２）によ
る半導体発光装置のボンディングパッド近傍を示す断面
図及び平面図である。
【図８】本発明の第２実施形態による半導体発光装置の
ボンディングパッド近傍を示す断面図及び平面図であ
る。
【図９】本発明の第２実施形態による半導体発光装置の
製造方法を示す工程断面図（その１）である。
【図１０】本発明の第２実施形態による半導体発光装置
の製造方法を示す工程断面図（その２）である。
【図１１】本発明の第２実施形態による半導体発光装置
の製造方法を示す工程断面図（その３）である。
【図１２】本発明の第２実施形態の変形例（その１）に
よる半導体発光装置のボンディングパッド近傍を示す断
面図及び平面図である。
【図１３】本発明の第２実施形態の変形例（その２）に
よる半導体発光装置のボンディングパッド近傍を示す平
面図である。
【図１４】ボンディングの際のポリイミド層の歪みを示
す概念図である。
【符号の説明】
８…電極 １０…基板 １２…ガイド層 １４ａ…ＭＱＷ光吸収層 １４ｂ…ＭＱＷ活性層 １６…クラッド層 １７…クラッド層 １８ａ…キャップ層 １８ｂ…キャップ層 ２２…分離領域 ２４ａ…電極 ２４ｂ…電極 ２４ｃ…ボンディングパッド ２４ｄ…ボンディングパッド ２６…変調器領域 ２８…ＤＦＢレーザ領域 ３０…高抵抗埋め込み層 ３２…シリコン酸化膜 ３４…シリコン窒化膜 ３６…ポリイミド層 ３６ａ…ポリイミド層 ３６ｂ…ポリイミド層 ３６ｃ…ポリイミド層 ３６ｄ…ポリイミド層 ３６ｅ…ポリイミド層 ３８…シリコン窒化膜 ４０…ポリイミド層 ４２…シリコン窒化膜 ４４…開口部 ４４ａ…開口部 ４４ｂ…開口部 １１０…基板 １３４…シリコン窒化膜 １３６…ポリイミド層 １３８…シリコン窒化膜 １２４…ボンディングパッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 亘正 山梨県中巨摩郡昭和町大字紙漉阿原1000 番地 富士通カンタムデバイス株式会社 内 (56)参考文献 特開 平８−262381（ＪＰ，Ａ) 特開 平８−248364（ＪＰ，Ａ) 特開 平８−17839（ＪＰ，Ａ) 特開 平11−54544（ＪＰ，Ａ) 特開 平５−183007（ＪＰ，Ａ) 特開 平７−94549（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 H01L 21/60 - 21/607

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 下地基板上に絶縁膜を介して導電膜が形
    成された電極構造であって、 前記絶縁膜は、ポリイミドより成る複数の柱と、前記柱
    の側面に形成された、ポリイミドより硬度の高い絶縁材
    料より成る第１の膜と、前記第１の膜が側面に形成され
    た前記複数の柱の間に埋め込まれた、ポリイミドより成
    る第２の膜とを有することを特徴とする電極構造。
  2. 【請求項２】 下地基板上に絶縁膜を介して導電膜が形
    成された電極構造であって、 前記絶縁膜は、前記下地基板に達する複数の開口部が形
    成された、ポリイミドより成る第１の膜と、前記開口部
    の内壁に形成され、ポリイミドより硬度の高い絶縁材料
    より成る第２の膜と、前記第２の膜が形成された前記開
    口部内に埋め込まれた、ポリイミドより成る複数の柱と
    を有することを特徴とする電極構造。
  3. 【請求項３】 下地基板上に絶縁膜を介して導電膜が形
    成された電極構造を有する半導体発光装置であって、 前記絶縁膜は、ポリイミドより成る複数の柱と、前記柱
    の側面に形成された、ポリイミドより硬度の高い絶縁材
    料より成る第１の膜と、前記第１の膜が側面に形成され
    た前記複数の柱の間に埋め込まれた、ポリイミドより成
    る第２の膜とを有することを特徴とする半導体発光装
    置。
  4. 【請求項４】 請求項３記載の半導体発光装置におい
    て、 前記第１の膜は、前記柱の上面にも形成されていること
    を特徴とする半導体発光装置。
  5. 【請求項５】 下地基板上に絶縁膜を介して導電膜が形
    成された電極構造を有する半導体発光装置であって、 前記絶縁膜は、前記下地基板に達する複数の開口部が形
    成された、ポリイミドより成る第１の膜と、前記開口部
    の内壁に形成され、ポリイミドより硬度の高い絶縁材料
    より成る第２の膜と、前記第２の膜が形成された前記開
    口部内に埋め込まれた、ポリイミドより成る複数の柱と
    を有することを特徴とする半導体発光装置。
  6. 【請求項６】 請求項５記載の半導体発光装置におい
    て、 前記第２の膜は、前記第１の膜の上面にも形成されてい
    ることを特徴とする半導体発光装置。
  7. 【請求項７】 請求項３乃至６のいずれか１項に記載の
    半導体発光装置において、 前記導電膜は、絶縁材料より成る第３の膜を介して前記
    絶縁膜上に形成されていることを特徴とする半導体発光
    装置。
  8. 【請求項８】 請求項３乃至７のいずれか１項に記載の
    半導体発光装置において、 前記導電膜は、ボンディングパッドであることを特徴と
    する半導体発光装置。
  9. 【請求項９】 請求項３乃至８のいずれか１項に記載の
    半導体発光装置において、 前記絶縁膜は、前記下地基板に形成された、前記ポリイ
    ミドより硬度の高い材料より成る層の上に形成されてい
    ることを特徴とする半導体発光装置。
  10. 【請求項１０】 導波路と、前記導波路の下方に形成さ
    れた下部電極と、前記導波路の上方に形成された上部電
    極とを有する半導体発光装置であって、 前記上部電極は、請求項１又は２記載の電極構造を有す
    ることを特徴とする半導体発光装置。
  11. 【請求項１１】 請求項１０記載の半導体発光装置にお
    いて、 前記導波路の側部に形成された高抵抗層を更に有し、 前記高抵抗層上に、請求項１又は２記載の電極構造が形
    成されていることを特徴とする半導体発光装置。
  12. 【請求項１２】 下地基板上に絶縁膜を形成する工程
    と、前記絶縁膜上に導電膜を形成する工程とを有する電
    極構造の製造方法であって、 前記絶縁膜を形成する工程は、前記下地基板上に、ポリ
    イミドより成る複数の柱を形成する工程と、前記柱の側
    面に、ポリイミドより硬度の高い絶縁材料より成る第１
    の膜を形成する工程と、前記第１の膜の間を埋め込むよ
    うにポリイミドより成る第２の膜を形成する工程とを有
    することを特徴とする電極構造の製造方法。
  13. 【請求項１３】 下地基板上に絶縁膜を形成する工程
    と、前記絶縁膜上に導電膜を形成する工程とを有する電
    極構造の製造方法であって、 前記絶縁膜を形成する工程は、前記下地基板上に、ポリ
    イミドより成り、前記下地基板に達する複数の開口部を
    有する第１の膜を形成する工程と、前記開口部の内壁
    に、ポリイミドより硬度の高い絶縁材料より成る第２の
    膜を形成する工程と、前記第２の膜が形成された前記開
    口部内に、ポリイミドより成る複数の柱を形成する工程
    とを有することを特徴とする電極構造の製造方法。
JP07350099A 1999-03-18 1999-03-18 電極構造及びその製造方法並びに半導体発光装置 Expired - Fee Related JP3512669B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP07350099A JP3512669B2 (ja) 1999-03-18 1999-03-18 電極構造及びその製造方法並びに半導体発光装置
EP99124392A EP1037340A3 (en) 1999-03-18 1999-12-07 Electrode structure, process for fabricating electrode structure and semiconductor light-emitting device
US09/456,531 US6778572B1 (en) 1999-03-18 1999-12-08 Electrode structure, process for fabricating electrode structure and semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07350099A JP3512669B2 (ja) 1999-03-18 1999-03-18 電極構造及びその製造方法並びに半導体発光装置

Publications (2)

Publication Number Publication Date
JP2000269591A JP2000269591A (ja) 2000-09-29
JP3512669B2 true JP3512669B2 (ja) 2004-03-31

Family

ID=13520050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07350099A Expired - Fee Related JP3512669B2 (ja) 1999-03-18 1999-03-18 電極構造及びその製造方法並びに半導体発光装置

Country Status (3)

Country Link
US (1) US6778572B1 (ja)
EP (1) EP1037340A3 (ja)
JP (1) JP3512669B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4620401B2 (ja) * 2004-07-21 2011-01-26 三菱電機株式会社 半導体レーザ素子
JP4967565B2 (ja) * 2006-09-25 2012-07-04 富士通株式会社 光半導体素子及びその製造方法
JP2015002234A (ja) * 2013-06-14 2015-01-05 サンケン電気株式会社 半導体装置及びその製造方法
US11262605B2 (en) * 2017-08-31 2022-03-01 Lightwave Logic Inc. Active region-less polymer modulator integrated on a common PIC platform and method
US10527786B2 (en) * 2017-08-31 2020-01-07 Lightwave Logic Inc. Polymer modulator and laser integrated on a common platform and method
KR20190140835A (ko) * 2018-06-11 2019-12-20 서울바이오시스 주식회사 Ⅲ-ⅴ족 발광 다이오드

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125084A (ja) * 1982-01-21 1983-07-25 株式会社東芝 液晶表示装置およびその製造方法
JPS62205648A (ja) * 1986-03-06 1987-09-10 Fujitsu Ltd 半導体装置とその製造方法
JPH0679122B2 (ja) * 1986-10-22 1994-10-05 セイコー電子工業株式会社 電気光学装置
JPS63188959A (ja) 1987-01-30 1988-08-04 Nec Corp 半導体装置およびその製造方法
JPH0797602B2 (ja) * 1988-05-06 1995-10-18 日本電気株式会社 半導体集積回路装置
US5294504A (en) * 1988-08-30 1994-03-15 Osaka Gas Company, Ltd. Three-dimensional microstructure as a substrate for a battery electrode
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
JPH0498841A (ja) 1990-08-17 1992-03-31 Iwatsu Electric Co Ltd 半導体装置
JP2551903B2 (ja) 1992-09-11 1996-11-06 川崎重工業株式会社 燃焼排ガスからｃｏ２を分離・回収する方法及び装置
US5796714A (en) * 1994-09-28 1998-08-18 Matsushita Electric Industrial Co., Ltd. Optical module having a vertical-cavity surface-emitting laser
JPH08262381A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 半導体装置
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
JPH1168253A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp 光半導体装置
JPH11103130A (ja) * 1997-09-29 1999-04-13 Mitsubishi Electric Corp 半導体光素子，及びその製造方法
US6166439A (en) * 1997-12-30 2000-12-26 Advanced Micro Devices, Inc. Low dielectric constant material and method of application to isolate conductive lines
JP3713956B2 (ja) * 1998-05-29 2005-11-09 富士ゼロックス株式会社 面発光型半導体レーザ素子の製造方法
JP3080071B2 (ja) * 1998-06-12 2000-08-21 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1037340A3 (en) 2000-12-20
EP1037340A2 (en) 2000-09-20
JP2000269591A (ja) 2000-09-29
US6778572B1 (en) 2004-08-17

Similar Documents

Publication Publication Date Title
JPH0834264B2 (ja) 半導体装置およびその製造方法
US7326637B2 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
US9159672B1 (en) Through via connected backside embedded circuit features structure and method
US6365968B1 (en) Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
JPS5851425B2 (ja) ハンドウタイソウチ
KR100724523B1 (ko) 도전성 반도체 기판 상의 전극 패드
JP3512669B2 (ja) 電極構造及びその製造方法並びに半導体発光装置
KR100390594B1 (ko) 캐비티 구조물 및 반도체 장치
JP2005005568A (ja) バンプ構造体およびその製造方法、ならびにｉｃチップと配線基板との実装構造
US20030151149A1 (en) Semiconductor device
KR0172797B1 (ko) 레이저 다이오드 및 그 제조방법
JP4686967B2 (ja) 光素子の製造方法
US20050082643A1 (en) Semiconductor element, semiconductor device, method for manufacturing semiconductor element, method for manufacturing semiconductor device, and electronic apparatus
JPH118264A (ja) 半導体装置及びその製造方法
JP2003174234A (ja) 電極下地構成およびその製造方法
JP2002299370A (ja) 高周波半導体装置
JP4370796B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
KR20050030148A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP3987029B2 (ja) 半導体光素子の製造方法および半導体光素子
JP3974537B2 (ja) 半導体装置および半導体装置の製造方法
JP3651325B2 (ja) ペレタイズ方法および半導体チップの製造方法ならびに半導体装置の製造方法
JP2970622B2 (ja) 半導体装置及びその製造方法
JPH071794B2 (ja) ハイブリッド光ｉｃ装置およびその製造方法
JPH0530068B2 (ja)
JP3214410B2 (ja) 半導体配線装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees