JP4686967B2 - 光素子の製造方法 - Google Patents
光素子の製造方法 Download PDFInfo
- Publication number
- JP4686967B2 JP4686967B2 JP2003354043A JP2003354043A JP4686967B2 JP 4686967 B2 JP4686967 B2 JP 4686967B2 JP 2003354043 A JP2003354043 A JP 2003354043A JP 2003354043 A JP2003354043 A JP 2003354043A JP 4686967 B2 JP4686967 B2 JP 4686967B2
- Authority
- JP
- Japan
- Prior art keywords
- convex portion
- optical element
- conductive layer
- optical
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
光が出射または入射する光学面と、電極接続部とを基体に形成する工程と、エネルギーを付与すると硬化可能な液状の絶縁性材料を前記基体に対して吐出して、凸状部前駆体を形成する工程と、前記凸状部前駆体の上面を平坦化する工程と、前記凸状部前駆体にエネルギーを付与して、絶縁性であって、上部が平坦な凸状部を形成する工程と、 前記上部が平坦な凸状部を覆う第1導電層を形成する工程と、
前記第1導電層から前記電極接続部上まで、第2導電層を該第1導電層と一体化して形成する工程と、を含む。
1.光素子
図1は、本発明の第1の実施の形態に係る光素子100を模式的に示す断面図である。図2は、図1に示す光素子100を模式的に示す平面図である。図1は図2のA−A線における断面を示している。
2.光素子の製造方法
次に、図1および図2に示すバンプ構造体70の製造方法について、図3(a)〜図3(e)を参照して説明する。図3(a)〜図3(e)に示す断面はそれぞれ図1に示す断面に対応している。
本実施の形態に係る光素子100の製造方法は、以下に示す作用効果を有する。
本実施の形態の光素子100において、図1および図2に示すバンプ構造体70のかわりに、例えば以下の形状を有するバンプ構造体が使用可能である。なお、以下の変形例1〜3においても、上述した作用効果を有することは言うまでもない。
図4(a)は、図1および図2に示すバンプ構造体70の一変形例(バンプ構造体72)を模式的に示す断面図であり、図4(b)は、図4(a)に示すバンプ構造体72を模式的に示す平面図である。
図5(a)は、図1および図2に示すバンプ構造体70の一変形例(バンプ構造体74)を模式的に示す断面図であり、図5(b)は、図5(a)に示すバンプ構造体74を模式的に示す平面図である。
図6(a)は、図1および図2に示すバンプ構造体70の一変形例(バンプ構造体76)を模式的に示す断面図であり、図5(b)は、図5(a)に示すバンプ構造体76を模式的に示す平面図である。
1.光素子
図7は、本発明の第2の実施の形態に係る光素子200を模式的に示す断面図である。図8は、図7に示す光素子200を模式的に示す平面図である。図8は図7のA−A線における断面を示している。
次に、図7および図8に示すバンプ構造体172,272の製造方法について、図9(a)および図9(b)を参照して説明する。図9(a)および図9(b)に示す断面はそれぞれ図7に示す断面に対応している。
本実施の形態の光素子200によれば、第1の実施の形態の光素子100と同様の作用および効果を有する。
本実施の形態の光素子の一変形例(光素子400)を図11に示す。図11は、本実施形態の一変形例である光素子400を模式的に示す平面図である。図11に示す光素子400においては、図8に示すダミーバンプ構造体372,472のかわりに、バンプ構造体172の第1および第2導電層30,32と連続した導電層を有するバンプ構造体572,672を有する。すなわち、バンプ構造体172の第1および第2導電層30,32と、バンプ構造体572,672の導電層30とが連続している。言いかえれば、バンプ構造体172の第1および第2導電層30,32と、バンプ構造体572,672の導電層30とが一体化されている。また、バンプ構造体572,672は、バンプ構造体272と電気的に絶縁されている。
1.光素子と実装基板との実装構造
図12は、本発明の第3の実施の形態に係る光素子と実装基板との実装構造体500を模式的に示す断面図である。
図13および図14はそれぞれ、図12に示す光素子200と実装基板64との実装方法の一工程を模式的に示す断面図である。
本実施の形態の光素子200と実装基板64との実装構造においては、光素子200に第2の実施の形態で説明したバンプ構造体172,272が設けられている。第2の実施の形態で説明したように、バンプ構造体172,272の設置位置は良好に制御されている。また、本実施の形態の光素子200と実装基板64との実装方法によれば、パッド67,69が融解した状態でパッド67,69とバンプ構造体172,272とを接合する。このため、光素子200と実装基板64とのセルフアライメントが達成可能である。
図15は、本発明を適用した第4の実施の形態の光モジュール600を模式的に示す図である。この光モジュール600は、第3の実施の形態の光素子200と実装基板64との実装構造体500と、光ファイバ(光導波路)60とを含む。光ファイバ60には、光素子200の光学面118から入射または出射した光が導入される。なお、本実施の形態の光モジュール600において、実装構造体500中に含まれるバンプ構造体172,272のかわりに、上述した他のバンプ構造体を用いた場合でも、同様の作用および効果を奏することができる。このことは、後述する第5および第6の実施形態においても同様である。
本実施の形態の光モジュール600においては、図15に示すように、2つの実装構造体500(第3の実施の形態参照)が光ファイバ60を介して光学的に結合されている。各実装構造体500に含まれる光素子200は、実装基板64に対してフェースダウン実装させることができる。2つの実装構造体500のうち一方においては、光素子200として受光素子が設けられ、他方においては、光素子200として発光素子が設けられている。発光素子として機能する光素子200は例えば面発光型半導体レーザであり、活性層105を含む。また、受光素子として機能する光素子200は例えばフォトダイオードであり、光吸収層107を含む。
(光伝達装置)
図16は、本発明を適用した第5の実施の形態の光伝達装置90を示す図である。光伝達装置90は、コンピュータ、ディスプレイ、記憶装置、プリンタ等の電子機器92を相互に接続するものである。電子機器92は、情報通信機器であってもよい。光伝達装置90は、ケーブル94の両端にプラグ96が設けられたものであってもよい。ケーブル94は、光モジュール600(図15参照)のうち光ファイバ60を含む。プラグ96は、光モジュール600のうち光ファイバ60と光素子200との光結合部位を内蔵する。なお、光ファイバ60はケーブル94に内蔵され、光素子200はプラグ96に内蔵されているため、図16には図示されていない。光ファイバ60と光素子100との取り付け状態は、第4の実施の形態にて説明した通りである。
(光伝達装置の使用形態)
図17は、本発明を適用した第6の実施の形態の光伝達装置の使用形態を示す図である。光伝達装置90は、電子機器80間に接続されている。電子機器80として、液晶表示モニタまたはディジタル対応のCRT(金融、通信販売、医療、教育の分野で使用されることがある。)、液晶プロジェクタ、プラズマディスプレイパネル(PDP)、ディジタルTV、小売店のレジ(POS(Point of Sale Scanning)用)、ビデオ、チューナー、ゲーム装置、プリンタ等が挙げられる。
Claims (1)
- 光が出射または入射する光学面と、電極接続部とを基体に形成する工程と、
前記基体上に凹部を形成する工程と、
エネルギーを付与すると硬化可能な液状の絶縁性材料を前記基体上に設けられた凹部に対してインクジェット法により吐出して、球面を備える凸状部前駆体を形成する工程と、
凸状部前駆体上に平板を設置して加圧することにより、前記凸状部前駆体の上面を平坦化する工程と、
前記凸状部前駆体にエネルギーを付与して、絶縁性であって、上部が平坦な凸状部を形成する工程と、
前記上部が平坦な凸状部を覆う第1導電層を形成する工程と、
前記第1導電層から前記電極接続部上まで、第2導電層を該第1導電層と一体化して形成する工程と、
を含み、
エネルギーを付与すると硬化可能な液状の導電性材料を、インクジェット法により前記上部が平坦な凸状部の上方から前記電極接続部の上方まで吐出して導電層前駆体を形成し、該導電層前駆体にエネルギーを付与することにより、前記第1導電層および第2導電層を形成する、光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354043A JP4686967B2 (ja) | 2003-10-14 | 2003-10-14 | 光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354043A JP4686967B2 (ja) | 2003-10-14 | 2003-10-14 | 光素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009207884A Division JP2009296002A (ja) | 2009-09-09 | 2009-09-09 | バンプ構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123268A JP2005123268A (ja) | 2005-05-12 |
JP4686967B2 true JP4686967B2 (ja) | 2011-05-25 |
Family
ID=34612144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003354043A Expired - Fee Related JP4686967B2 (ja) | 2003-10-14 | 2003-10-14 | 光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4686967B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4859404B2 (ja) * | 2005-07-08 | 2012-01-25 | 独立行政法人産業技術総合研究所 | 面発光レーザ |
JP4235834B2 (ja) | 2005-07-12 | 2009-03-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2008071900A (ja) * | 2006-09-13 | 2008-03-27 | Furukawa Electric Co Ltd:The | 面発光レーザ素子及び面発光レーザ素子アレイ |
CN101356700B (zh) * | 2006-12-18 | 2012-09-05 | 精工爱普生株式会社 | 光芯片和光组件 |
US7749886B2 (en) * | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
JP4888650B2 (ja) * | 2007-01-11 | 2012-02-29 | セイコーエプソン株式会社 | 半導体装置及び電子デバイスの製造方法 |
JP5064072B2 (ja) * | 2007-03-23 | 2012-10-31 | 浜松ホトニクス株式会社 | 光源装置 |
JP2009176969A (ja) * | 2008-01-25 | 2009-08-06 | Ricoh Co Ltd | 半導体レーザ装置及びそれを用いた画像形成装置 |
US8791392B2 (en) * | 2010-10-22 | 2014-07-29 | Lam Research Corporation | Methods of fault detection for multiplexed heater array |
JP2014187334A (ja) * | 2013-03-25 | 2014-10-02 | Disco Abrasive Syst Ltd | ウエハレベルパッケージ構造およびその製造方法 |
Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS559442A (en) * | 1978-07-05 | 1980-01-23 | Matsushita Electric Ind Co Ltd | Light emission element and its manufacturing method |
JPH02262601A (ja) * | 1989-04-03 | 1990-10-25 | Ricoh Co Ltd | 微小集光素子の作成方法 |
JPH02272737A (ja) * | 1989-04-14 | 1990-11-07 | Citizen Watch Co Ltd | 半導体の突起電極構造及び突起電極形成方法 |
JPH0360036A (ja) * | 1989-07-27 | 1991-03-15 | Oki Electric Ind Co Ltd | バンプの形成方法 |
JPH056893A (ja) * | 1991-02-22 | 1993-01-14 | Fujitsu Ltd | キヤピラリ、それによるバンプ製造方法及びそれによる半導体装置 |
JPH0547768A (ja) * | 1991-08-14 | 1993-02-26 | Toshiba Corp | バンプ形成方法 |
JPH08195397A (ja) * | 1995-01-19 | 1996-07-30 | Fuji Electric Co Ltd | バンプ付き半導体装置およびその製造方法 |
WO1998012689A1 (fr) * | 1996-09-19 | 1998-03-26 | Seiko Epson Corporation | Ecran matriciel et son procede de fabrication |
JPH1167776A (ja) * | 1997-08-21 | 1999-03-09 | Citizen Watch Co Ltd | 突起電極およびその製造方法 |
JP2000067449A (ja) * | 1998-08-18 | 2000-03-03 | Seiko Epson Corp | 面発光型半導体レーザおよびその製造方法 |
JP2001059924A (ja) * | 1999-06-16 | 2001-03-06 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
JP2001110831A (ja) * | 1999-10-07 | 2001-04-20 | Seiko Epson Corp | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 |
JP2001127348A (ja) * | 1999-10-26 | 2001-05-11 | Nichia Chem Ind Ltd | 発光ダイオードチップとそのバンプ形成方法 |
JP2001127312A (ja) * | 1999-10-28 | 2001-05-11 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
JP2001281503A (ja) * | 2000-03-30 | 2001-10-10 | Seiko Epson Corp | 光モジュールおよびその製造方法 |
JP2002176120A (ja) * | 2000-12-07 | 2002-06-21 | Sanyo Electric Co Ltd | 半導体装置 |
JP2003046053A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2003218161A (ja) * | 2002-01-25 | 2003-07-31 | Kyocera Corp | 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法 |
US6653157B2 (en) * | 2000-07-06 | 2003-11-25 | Seiko Epson Corporation | Manufacturing method for device including function block, and light transmitting device |
JP2005101419A (ja) * | 2003-09-26 | 2005-04-14 | Seiko Epson Corp | バンプ構造体の製造方法およびバンプ構造体の製造装置 |
JP2007012678A (ja) * | 2005-06-28 | 2007-01-18 | Seiko Epson Corp | 半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4074498B2 (ja) * | 2002-09-25 | 2008-04-09 | セイコーエプソン株式会社 | 面発光型発光素子、光モジュールおよび光伝達装置 |
-
2003
- 2003-10-14 JP JP2003354043A patent/JP4686967B2/ja not_active Expired - Fee Related
Patent Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS559442A (en) * | 1978-07-05 | 1980-01-23 | Matsushita Electric Ind Co Ltd | Light emission element and its manufacturing method |
JPH02262601A (ja) * | 1989-04-03 | 1990-10-25 | Ricoh Co Ltd | 微小集光素子の作成方法 |
JPH02272737A (ja) * | 1989-04-14 | 1990-11-07 | Citizen Watch Co Ltd | 半導体の突起電極構造及び突起電極形成方法 |
JPH0360036A (ja) * | 1989-07-27 | 1991-03-15 | Oki Electric Ind Co Ltd | バンプの形成方法 |
JPH056893A (ja) * | 1991-02-22 | 1993-01-14 | Fujitsu Ltd | キヤピラリ、それによるバンプ製造方法及びそれによる半導体装置 |
JPH0547768A (ja) * | 1991-08-14 | 1993-02-26 | Toshiba Corp | バンプ形成方法 |
JPH08195397A (ja) * | 1995-01-19 | 1996-07-30 | Fuji Electric Co Ltd | バンプ付き半導体装置およびその製造方法 |
WO1998012689A1 (fr) * | 1996-09-19 | 1998-03-26 | Seiko Epson Corporation | Ecran matriciel et son procede de fabrication |
JPH1167776A (ja) * | 1997-08-21 | 1999-03-09 | Citizen Watch Co Ltd | 突起電極およびその製造方法 |
JP2000067449A (ja) * | 1998-08-18 | 2000-03-03 | Seiko Epson Corp | 面発光型半導体レーザおよびその製造方法 |
JP2001059924A (ja) * | 1999-06-16 | 2001-03-06 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
JP2001110831A (ja) * | 1999-10-07 | 2001-04-20 | Seiko Epson Corp | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 |
JP2001127348A (ja) * | 1999-10-26 | 2001-05-11 | Nichia Chem Ind Ltd | 発光ダイオードチップとそのバンプ形成方法 |
JP2001127312A (ja) * | 1999-10-28 | 2001-05-11 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
JP2001281503A (ja) * | 2000-03-30 | 2001-10-10 | Seiko Epson Corp | 光モジュールおよびその製造方法 |
US6653157B2 (en) * | 2000-07-06 | 2003-11-25 | Seiko Epson Corporation | Manufacturing method for device including function block, and light transmitting device |
JP2002176120A (ja) * | 2000-12-07 | 2002-06-21 | Sanyo Electric Co Ltd | 半導体装置 |
JP2003046053A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2003218161A (ja) * | 2002-01-25 | 2003-07-31 | Kyocera Corp | 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法 |
JP2005101419A (ja) * | 2003-09-26 | 2005-04-14 | Seiko Epson Corp | バンプ構造体の製造方法およびバンプ構造体の製造装置 |
JP2007012678A (ja) * | 2005-06-28 | 2007-01-18 | Seiko Epson Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005123268A (ja) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7168863B2 (en) | Optical element, and optical module, and optical transceiver | |
JP4120813B2 (ja) | 光学部品およびその製造方法 | |
US20070210452A1 (en) | Bump structure and method of manufacturing the same, and mounting structure for IC chip and circuit board | |
KR100714820B1 (ko) | 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기 | |
JP4686967B2 (ja) | 光素子の製造方法 | |
JP4400327B2 (ja) | タイル状素子用配線形成方法 | |
US7483603B2 (en) | Optical device and method for manufacturing the same, optical module, and optical transmission device | |
US7520680B2 (en) | Light-receiving element, manufacturing method for the same, optical module, and optical transmitting device | |
KR100622899B1 (ko) | 면발광형 발광 소자 및 그 제조 방법 | |
US8143728B2 (en) | Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus | |
JP2008192689A (ja) | 電極、薄膜素子、回路基板、配線形成方法、および回路基板の製造方法 | |
JP2009296002A (ja) | バンプ構造体の製造方法 | |
JP2004241630A (ja) | 受光素子およびその製造方法、光モジュール、光伝達装置 | |
JP3818386B2 (ja) | 面発光型発光素子およびその製造方法、光モジュール、光伝達装置 | |
JP3987404B2 (ja) | 光導波路およびその製造方法、回路基板、光モジュール、光伝達装置 | |
JP3824089B2 (ja) | 光素子の製造方法 | |
JP3818391B2 (ja) | 光素子 | |
JP4355960B2 (ja) | バンプ構造体、icチップ、ならびにicチップと配線基板との実装構造 | |
JP3937169B2 (ja) | バンプ構造体の製造方法およびバンプ構造体の製造装置 | |
US7261474B2 (en) | Connection structure between optical element and optical fiber, connection method thereof, and optical module | |
JP4355959B2 (ja) | バンプ構造体およびその製造方法、ならびにicチップと配線基板との実装構造 | |
JP4375574B2 (ja) | バンプ構造体の製造方法 | |
JP2007258730A (ja) | 受光素子、光モジュール、光伝達装置 | |
JP2004198514A (ja) | 光学部品およびその製造方法、マイクロレンズ基板、表示装置、撮像素子、光素子、光モジュール | |
JP2006173168A (ja) | 電気光学素子、電気光学素子の製造方法、光伝送モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090827 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4686967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |