JP4400327B2 - タイル状素子用配線形成方法 - Google Patents

タイル状素子用配線形成方法 Download PDF

Info

Publication number
JP4400327B2
JP4400327B2 JP2004176063A JP2004176063A JP4400327B2 JP 4400327 B2 JP4400327 B2 JP 4400327B2 JP 2004176063 A JP2004176063 A JP 2004176063A JP 2004176063 A JP2004176063 A JP 2004176063A JP 4400327 B2 JP4400327 B2 JP 4400327B2
Authority
JP
Japan
Prior art keywords
tile
wiring
electrode
substrate
shaped element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004176063A
Other languages
English (en)
Other versions
JP2005109435A (ja
Inventor
貴幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004176063A priority Critical patent/JP4400327B2/ja
Priority to US10/934,600 priority patent/US7151313B2/en
Publication of JP2005109435A publication Critical patent/JP2005109435A/ja
Application granted granted Critical
Publication of JP4400327B2 publication Critical patent/JP4400327B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Description

本発明は、タイル状素子用配線形成方法、タイル状素子用配線構造物及び電子機器に関するものである。
従来、ある基板に形成された半導体素子を、その基板から微小なタイル形状に切り離して微小タイル状素子（半導体素子）を作るエピタキシャルリフトオフ（ＥＬＯ）法が考えだされている。その微小タイル状素子はハンドリングされて任意の基板（最終基板）に貼り付けられ、これにより薄膜デバイス（回路装置）を備える基板が形成される（例えば、特許文献１参照）。
特開２０００−５８５６２号公報
ところで、微小タイル状素子が備える電極（端子）と、最終基板に設けられている回路の電極（端子）とは電気配線で接続される。その電気配線は、例えば、配線対象となる微小タイル状素子の上面などに設けられた電極とその微小タイル状素子の上面又は側面とが異なる極性である場合、その微小タイル状素子の上面又は側面をまたいで形成しなければならない。
しかしながら、電気配線をワイヤーボンドなどの空中配線で構成すると、その配線に多大な手間がかかり、特に微小な配線をするのは難しく多大な製造コストが必要となる。また、その電気配線を金属薄膜の蒸着又はフォトリソグラフィなどの手法を用いて形成すると、所望パターンのマスクを形成しなければならず多大な製造コストが必要になるとともに、配線位置の変更などの設計変更に対処するにも多大なコストが必要となる。
本発明は、上記事情に鑑みてなされたもので、微細な配線パターンであり且つ信頼性の高い電気配線を形成することができるタイル状素子用配線形成方法を提供することを目的とする。
また、本発明は、基板上に微小タイル状素子を貼り付けて薄膜デバイス（回路装置）を構成する場合に、小型化することができ、製造コストを抑えながらその薄膜デバイスの配線が短絡又は断線することを低減することができるタイル状素子用配線形成方法を提供することを目的とする。
上記の目的を達成するために、本発明のタイル状素子用配線形成方法は、少なくとも電極を有するとともにタイル形状を有するタイル状素子を、少なくとも電極を有する基板に接合して回路装置を形成する場合に、該タイル状素子の電極と該基板の電極とを電気的に接続する電気配線を形成するときに用いられるタイル状素子用配線形成方法であって、前記基板及びタイル状素子の少なくとも一方の表面における前記電気配線が形成される領域である配線領域を囲む領域に撥液処理を施す工程と、前記配線領域の少なくとも一部に、導電性材料を含む液状体材料を塗布すると同時に該液状体材料の乾燥処理を行う工程とを有することを特徴とする。また、前記乾燥処理は、前記電気配線の熱処理と同時に行うことを特徴とする。また、前記乾燥処理は、前記基板の温度を高めておくことにより行うことを特徴とする。また、前記乾燥処理は、レーザー光を照射して前記配線領域を選択的に加熱することにより行うことを特徴とする。また、前記撥液処理を施す工程において、前記タイル状素子の電極及び前記基板の電極として少なくともその最表面が金からなるものを用い、これらの撥液化を防止することを特徴とする。また、前記撥液処理を施す工程の後、前記液状体材料を塗布する前に、前記配線領域に親液処理を施すことを特徴とする。また、前記タイル状素子の電極と前記基板の電極との間隔が１００μｍよりも小さいことを特徴とする。本発明によれば、配線領域に塗布された液状体材料を硬化させて導電膜を形成することにより、その配線領域に電気配線を形成することができる。すなわち、タイル状素子の電極と基板（最終基板）の電極とを接続する電気配線を、空中配線、金属薄膜の蒸着又はフォトリソグラフィなどの手法を用いることなく、形成できる。したがって、エッチングなどにより、電気配線の構成材料が無駄となることを低減でき、凸凹した表面においても信頼性の高い電気配線を形成することができる。そこで本発明によれば、タイル状素子の電極と基板の電極とを接続する電気配線を微細な配線パターンであり且つ信頼性の高い電気配線として低コストで設けることができる。
また、本発明のタイル状素子用配線形成方法は、前記タイル状素子が、前記基板とは別の基板である第１基板に形成された電子的機能部を当該第１基板から切り離して前記タイル形状にしたものであることが好ましい。本発明によれば、例えば上記基板（最終基板）とは別の第１基板に犠牲層を形成しておき、その犠牲層の上に上記タイル状素子をなす半導体素子を形成しておき、犠牲層をエッチングすることにより、半導体素子を基板から切り離して上記タイル状素子とするエピタキシャルリフトオフ法を用いて、所望の基板（最終基板）上に半導体装置を設けることができる。換言すれば、タイル形状に切り離された半導体素子（タイル状素子）を任意の基板に接合して、その基板の所望位置に半導体装置を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどなす半導体装置を形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路などを作成する前に、予め半導体素子をテストして選別することが可能となる。ここで、タイル状素子は、電極を有するものであればよく、半導体素子でなくともよい。
また、本発明のタイル状素子用配線形成方法は、前記配線領域が、前記タイル状素子の電極の少なくとも一部と前記基板の電極の少なくとも一部とを含む１つの連続的な領域であることが好ましい。また、本発明のタイル状素子用配線形成方法は、前記配線領域に塗布された液状体材料を硬化させる処理をすることにより導電膜を形成し、該導電膜を前記電気配線の少なくとも一部とすることが好ましい。本発明によれば、タイル状素子の電極と基板の電極とを含む１つの連続的な領域（配線領域）に、導電性材料を含む液状体材料を満たすことができ、タイル状素子の電極と基板の電極と電気的に接続する電気配線を形成することができる。
また、本発明のタイル状素子用配線形成方法は、前記液状体材料が導電性微粒子を溶媒に分散させた液状体からなることが好ましい。前記溶媒は、揮発性を有することが好ましい。本発明によれば、塗布された液状体材料が自動的にかつ高速に乾燥するので、配線領域に塗布された液状体材料を迅速にかつ良好に導電膜にすることができる。また、前記溶媒は、水、アルコール、アセトン、キシレン、トルエン、テトラデカン、Ｎメチルピロリドン、フロンのいずれかからなることとしてもよい。
また、本発明のタイル状素子用配線形成方法は前記溶媒がバインダー材を含むことが好ましい。本発明によれば、つなぎ材などとして機能するバインダー材を溶媒に含めることにより、所望の厚みなどの所望の形状を有する電気配線を良好に形成することができる。前記バインダー材は、樹脂を溶媒に溶解させたものからなることとしてもよい。前記バインダー材は、エポキシ、アクリル、ポリイミドのいずれかからなることとしてもよい。前記バインダー材は、そのバインダー材を含む前記溶媒を揮発させて導電膜を形成させたときに、該導電膜内に残るものであることとしてもよい。そして、前記バインダー材は、前記導電膜の強度を高めるものであるとともに、該導電膜と前記配線領域の表面との密着性を高めるものであることとしてもよい。本発明によれば、所望形状の微細な導電膜パターンであり、機械的な強度が高く、配線領域の表面との密着性が高い導電膜からなる電気配線を形成することができる。したがって、微細な形状であり、短絡及び断線の発生確率が低く信頼性の高い電気配線を形成することができる。
また、本発明のタイル状素子用配線形成方法は、前記バインダー材が導電性有機高分子からなることが好ましい。前記導電性有機高分子は、ポリ(ｐ−フェニレン)、ポリピロール、ポリチアジル、ポリアセチレン、ポリ(ｐ−フェニレンビニレン)、ポリチオフェン、ポリアニリンのいずれかからなることとすることができる。本発明によれば、液状体材料を用いて導電率の高い良好な電気配線を形成することができる。すなわち、非常に細い電気配線でありながら抵抗値がひくく、断線及び短絡の発生率の低い電気配線を簡易に提供することができる。また、本発明のタイル状素子用配線形成方法は、前記導電性微粒子が金属からなることが好ましい。その金属は、銀、金、銅、ニッケル、パラジウム、錫、はんだのいずれかからなることとすることができる。また、前記導電性微粒子はカーボンからなることとしてもよい。前記カーボンは、カーボンパウダー、フラーレン、カーボンナノチューブのいずれかからなることとすることができる。本発明によれば、液状体材料を用いて、さらに導電率が高く、機械的な強度も高く、柔軟性を持たせることができる良好な電気配線を提供することができる。
また、本発明のタイル状素子用配線形成方法は、前記液状体材料を硬化させる処理は、乾燥処理と熱処理とからなることが好ましい。本発明によれば、配線領域に塗布された液状体材料を乾燥処理及び熱処理により導電膜にすることができ、電気配線とすることができる。前記配線領域への液状体材料の塗布と前記乾燥処理とは略同時に行うこととしてもよい。例えば、前記基板の温度を高めておいた状態で前記液状体材料の塗布をすることにより、配線領域への液状体材料の塗布と乾燥処理とを同時に行うことができる。本発明によれば、液状体材料を用いて、迅速にかつ良好に電気配線を形成することができる。ここで、基板全体を暖めるのではなく、配線領域のみを選択的に暖めてもよい。また、本発明のタイル状素子用配線形成方法は、前記乾燥処理と前記熱処理とを、略同時に行うこととしてもよい。また、本発明のタイル状素子用配線形成方法は、前記配線領域への液状体材料の塗布と前記乾燥処理と前記熱処理とを、略同時に行うこととしてもよい。
また、本発明のタイル状素子用配線形成方法は、前記配線領域への液状体材料の塗布を、インクジェットノズル又はディスペンサを用いて該液状体材料を該配線領域に滴下することにより行うことが好ましい。本発明によれば、フォトリソグラフィ法の場合に必要となるマスクを作成する必要がなく、またエッチングなどにより無駄となる材料もなくすことができる。そこで、電気配線の構成材料の量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
また、本発明のタイル状素子用配線形成方法は、前記配線領域への液状体材料の塗布をスクリーン印刷法又はタンポ印刷法を用いて行うこととしてもよい。ここで、スクリーン印刷法とは、印刷する基材（基板）の上に、開口部の有無でパターンが形成されたスクリーンを置き、その開口部を利用して、開口部分だけにペースト（液状体材料）を付着させる印刷方法である。このスクリーン印刷法でも、ディスペンサーなどを使用した非接触塗布も可能である。スクリーン印刷法によれば、スピンコート法などを使用した場合と比較して液状体材料の無駄を低減することができる。タンポ印刷法とは、例えば金属の版に配線領域を反転させた溝をほり、その溝に液状体材料を刷り込み、その版にシリコンゴムなどからなるタンポを押し付け、タンポ上に液状体材料を転写する手法である。そのタンポを基板（被写体）の所定場所に押し付け転写を完了させ、これにより配線領域に液状体材料が塗布される。タンポ印刷法を用いることにより、基板にタイル状素子を接合した後に電気配線を形成する場合など、凸凹した配線領域に対しても良好に電気配線を形成することができる。
また、本発明のタイル状素子用配線形成方法は、前記タイル状素子を前記基板に接合した後に行うことが好ましい。本発明によれば、タイル状素子の電極上及び基板の電極上を覆うように液状体材料を連続的に塗布することにより、電気配線を形成することができる。したがって、タイル状素子を基板に接合したときに、そのタイル状素子の位置が若干ずれた場合、上記塗布位置を調整することなどにより、タイル状素子の電極と基板の電極とを高い信頼性を持たせて電気的に接続することができる。
また、本発明のタイル状素子用配線構造物は、少なくとも電極を有するとともにタイル形状を有するタイル状素子を、少なくとも電極を有する基板に接合した構造物の構成要素となるものあり、該タイル状素子の電極と該基板の電極とを電気的に接続する電気配線を有してなるタイル状素子用配線構造物であって、前記電気配線は、バインダー材を有してなり、前記バインダー材は、エポキシ、アクリル、ポリイミドのいずれかからなることを特徴とする。本発明によれば、前記バインダー材により、電気配線をなす導電膜の機械的な強度を高めることができ、その導電膜と配線領域（基板又はタイル状素子）の表面との密着性を高めることができる。したがって、微細な形状であり、短絡及び断線の発生確率が低く信頼性の高い電気配線を低コストで提供することができる。
また、本発明のタイル状素子用配線構造物は、前記バインダー材が導電性有機高分子からなることが好ましい。前記導電性有機高分子としては、ポリ(ｐ−フェニレン)、ポリピロール、ポリチアジル、ポリアセチレン、ポリ(ｐ−フェニレンビニレン)、ポリチオフェン、ポリアニリンのいずれかを用いることができる。本発明によれば、液状体材料を用いて導電率の高い良好な電気配線を形成することができる。すなわち、非常に細い電気配線でありながら抵抗値がひくく、断線及び短絡の発生率の低い電気配線を簡易に提供することができる。
また、本発明のタイル状素子用配線構造物は、電気配線が金属又はカーボンからなる導電性微粒子を有することが好ましい。前記金属としては、銀、金、銅、ニッケル、パラジウム、錫、はんだのいずれかを用いることができる。前記カーボンとしては、カーボンパウダー、フラーレン、カーボンナノチューブのいずれかを用いることができる。本発明によれば、液状体材料を用いて、さらに導電率が高く、機械的な強度も高く、柔軟性を持たせることができる良好なタイル状素子用配線構造物を提供することができる。また、本発明のタイル状素子用配線構造物は、タイル状素子の電極の表面と基板の電極の表面が金、金を含む合金、白金、銀、銅、ニッケルのいずれかであることが好ましい。本発明によれば、液状体材料により形成された電気配線とタイル状素子の電極あるいは基板の電極との間に生じる接触抵抗を小さくすることができる。また、本発明のタイル状素子用配線構造物は、前記タイル状素子用配線形成方法を用いて製造されたものであることが好ましい。本発明によれば、微細な形状であり、短絡及び断線の発生確率が低く信頼性の高いタイル状素子用配線構造物を低コストで提供することができる。
また本発明の電子機器は、前記タイル状素子用配線構造物を有することを特徴とする。本発明によれば、エピタキシャルリフトオフ（ＥＬＯ）法などを用いて形成されたタイル状素子を備える電子機器を、従来よりもコンパクト化することができ、且つ短絡故障及び断線故障などの発生確立が低い機器として低コストで提供することができる。
＜第１実施形態＞
以下、本発明に第１実施形態に係るタイル状素子用配線形成方法及びタイル状素子用配線構造物について説明する。本実施形態ではタイル状素子の一例として微小なタイル形状を有する微小タイル状素子を挙げて説明するが、本発明はこれに限定されるものではなく、微小ではないタイル状素子に適用することができる。先ず、本発明の第１実施形態に係るタイル状素子用配線形成方法及びタイル状素子用配線構造物について、図１及び図２を参照して説明する。
図１は、微小タイル状素子を最終基板に接合した状態を示す図であり、図１（ａ）は断面図であり、図１（ｂ）は平面図である。微小タイル状素子１は、タイル形状を有するタイル部１１と、タイル部１１の上面に設けられた電極２１とを備えている。タイル部１１は、トランジスタ又は半導体レーザなどの機能素子を有するものとしてもよい。ただし、タイル部１１は半導体素子に限定されない。そして、微小タイル状素子１は、最終基板５０とは別の基板（第１基板）に形成された電子的機能部を当該第１基板から切り離してタイル形状にしたものである。最終基板５０は、上記第１基板とは異なる基板であれば特に限定されず、任意の物体とすることができる。また、最終基板５０の表面には電極５１が設けられている。また、最終基板５０には電極５１に配線接続された集積回路などが設けられているものとしてもよい。そして、最終基板５０の表面に微小タイル状素子１が接着剤などで貼り付けられている。
次いで、図２に示すように、最終基板５０の電極５１と微小タイル状素子１の電極２１とを接続する電気配線を形成する。図２は本発明の第１実施形態に係る配線形成方法とその配線形成方法で製造された回路装置（薄膜デバイス）を示し、図２（ａ）は断面図であり、図２（ｂ）は平面図である。すなわち、図２（ｂ）における斜線の領域である配線領域６１に、導電性材料を含む液状体材料５３を塗布する。液状体材料５３の塗布は、配線領域６１に液状体材料５３の液滴を滴下することなどにより行う。他の方法により、液状体材料５３を塗布してもよい。液状体材料５３を配線領域６１に塗布する手法については、後で詳細に説明する。
ここで、配線領域６１は、微小タイル状素子１の電極２１と最終基板５０の電極５１とを電気的に接続する電気配線を形成する領域であり、微小タイル状素子１の電極２１の少なくとも一部と最終基板５０の電極５１の少なくとも一部とを含む１つの連続的な領域である。その後、その液状体材料５３について乾燥処理及び熱処理を施すことにより、その液状体材料５３を硬化させて導電膜とする。その配線領域６１に形成された導電膜が電極５１と電極２１とを接続する電気配線となる。これらにより、最終基板５０と微小タイル状素子１とは機械的及び電気的に接続され、一つの回路装置（薄膜デバイス）が完成する。
これらにより、本実施形態によれば、微小タイル状素子１の電極２１と最終基板５０の電極５１とを接続する電気配線を、空中配線、金属薄膜の蒸着又はフォトリソグラフィなどの手法を用いることなく、形成できる。したがって、エッチングなどにより、電気配線の構成材料が無駄となることを低減でき、製造コストを下げることができる。また、液状体材料５３を塗布することにより電気配線を形成するので、凸凹した表面においても信頼性の高い電気配線を形成することができる。そこで本発明によれば、微小タイル状素子１の電極２１と最終基板５０の電極５１とを接続する電気配線を微細な配線パターンであり且つ信頼性の高い電気配線として低コストで設けることができる。
＜液状体材料の具体例＞
次に、上記液状体材料５３の具体例について説明する。液状体材料５３は、導電性微粒子を溶媒に分散させた液状体からなるものとすることができる。例えばその液状体材料５３を配線領域６１に塗布した後、溶媒を蒸発させ、さらに導電性微粒子を焼結させることで、導電膜からなる電気配線を形成することができる。溶媒は、揮発性を有するものとしてもよい。このようにすると、塗布された液状体材料５３に対して特別な乾燥処理を施さずに、所定時間放置するだけで溶媒を揮発させることができる。また乾燥時間を短縮することができる。溶媒の具体例としては、水、アルコール類、アセトン、キシレン、トルエン、テトラデカン、Ｎメチルピロリドン、フロン類などを挙げることができる。
また、液状体材料５３を構成する溶媒には、バインダー材を含ませてもよい。例えばバインダー材として、樹脂を溶媒に溶解させたものを用いる。そのバインダー材は、そのバインダー材を含む溶媒を揮発させて導電膜を形成させたときに、その導電膜内に残るものとしてもよい。このようにすると、液状体材料５３に対して乾燥処理及び熱処理を加えて導電膜を形成したときに、その導電膜の機械的な強度を高めることができ、その導電膜（電気配線）と配線領域（基板）の表面との密着性を高めることができる。また、導電膜の厚みなどの制御もすることができる。また、バインダー材は、導電性微粒子を熱処理してなる導電膜に対して保護膜として機能するものであってもよい。バインダー材の具体例としては、エポキシ、アクリル、ポリイミドなどを挙げることができる。
また、バインダー材として導電性有機高分子を用いてもよい。このようにすると、導電性微粒子の間を導電性有機高分子で満たすことができ、液状体材料５３を用いて導電率の高い良好な電気配線を形成することができる。すなわち、非常に細い電気配線でありながら抵抗値がひくく、断線及び短絡の発生率の低い電気配線を簡易に形成することができる。導電性有機高分子の具体例としては、ポリ(ｐ−フェニレン)、ポリピロール、ポリチアジル、ポリアセチレン、ポリ(ｐ−フェニレンビニレン)、ポリチオフェン、ポリアニリンなどを挙げることができる。
溶媒に分散される上記導電性微粒子としては、例えば銀、金、銅、ニッケル、パラジウム、錫、はんだなどの金属を用いることができる。また、上記導電性微粒子としては、例えばカーボンパウダー、フラーレン、カーボンナノチューブなどのカーボンを用いることができる。このようにすると、液状体材料５３を用いて、さらに導電率が高く、機械的な強度も高く、柔軟性を持たせることができる良好な電気配線を形成することができる。
したがって、配線領域が凸凹していても、その配線領域に上記液状体材料５３を塗布することにより、良好な電気配線を形成することができる。そこで、本実施形態によれば、微小タイル状素子１の電極２１と最終基板５０の電極５１とを接続する電気配線であって、微細な形状であり、短絡及び断線の発生確率が低く信頼性の高い電気配線を形成することができる。
＜塗布方法の具体例＞
次に、配線領域６１に対する液状体材料５３の塗布方法の具体例について説明する。例えば、一旦、微小タイル素子１の表面を含めて最終基板５０の表面全体に液状体材料５３を塗布し、その後配線領域６１以外の領域に塗布された液状体材料５３を除去することにより、配線領域６１のみに液状体材料５３の塗布する手法を用いることができる。しかしこの手法では無駄となる液状体材料５３の量が多い。そこで、初めから選択的に、配線領域６１のみに液状体材料５３の塗布する手法を用いることが好ましい。
選択的に液状体材料５３を塗布する手法としては、例えばインクジェット式プリンタなどで用いられているようなインクジェットノズルから液状体材料５３を液滴として吐出する液滴吐出方式を用いる。また、ディスペンサを用いて液状体材料５３を液滴として吐出してもよい。これらの手法によれば、初めから配線領域６１のみに液状体材料５３を滴下することができるので、液状体材料５３が無駄となることが殆どない。また、配線領域６１に対応したマスクなどを作成する必要もないので、設計変更などにも容易に対応でき、製造コストを低減することができる。
また、スクリーン印刷法を用いて、選択的に液状体材料５３を塗布してもよい。スクリーン印刷法とは、印刷する基材（最終基板５３及び微小タイル素子１）の上に、開口部の有無でパターンが形成されたスクリーンを置き、その開口部を利用して、開口部分だけに液状体材料５３を付着させる印刷方法である。ここで、開口部が配線領域６１に対応する位置に配置される。スクリーン印刷法によれば、基材の全面に液状体材料５３を塗布するスピンコート法などを使用した場合と比較して液状体材料５３の無駄を低減することができる。このスクリーン印刷法でも、ディスペンサーなどを使用した非接触塗布が可能である。すなわち、スクリーンを介して、液状体材料５３の液滴を塗布することなどにより、より精密かつ微細に所望の配線領域６１に液状体材料５３を塗布することができ、精密かつ微細であって信頼性の高い電気配線を設けることができる。
また、タンポ印刷法を用いて、選択的に液状体材料５３を塗布してもよい。タンポ印刷法とは、被印刷面が平坦でなく凸凹していても良好に印刷できる手法である。すなわち、タンポ印刷法では、例えば金属の版に配線領域６１を反転させた溝をほり、その溝に液状体材料５３を刷り込み、その版にシリコンゴムなどからなるタンポを押し付け、タンポ上に液状体材料５３を転写する。次いで、そのタンポを微小タイル状素子１が接合された最終基板５０の所定場所（配線領域６１）に押し付け、転写を完了させる。これにより配線領域６１に液状体材料５３が塗布される。このようなタンポ印刷法を用いることにより、最終基板５０にタイル状素子１を接合した後に電気配線を形成する場合など、凸凹した配線領域に対しても良好に電気配線を形成することができる。
＜液状体材料を硬化させる処理＞
配線領域６１に塗布された液状体材料５３を硬化させて導電膜を形成し電気配線とするには、乾燥処理を行い、次いで熱処理を行う。ここで、配線領域６１への液状体材料５３の塗布と乾燥処理とは略同時に行うこととしてもよい。例えば、微小タイル状素子１及び最終基板５０の温度を高めておいた状態で液状体材料５３の塗布をする。このようにすると、液状体材料５３を用いて、迅速かつ良好に電気配線を形成することができる。ここで、最終基板５０及び微小タイル状素子１の全体の温度を高めるのではなく、配線領域６１のみを選択的に加熱してもよい。例えばレーザ光を照射することにより選択的に加熱する。このようにすると、最終基板５０及び微小タイル状素子１に設けられている機能素子に熱的ダメージを与えることを回避することができる。また、上記乾燥処理と熱処理とを略同時に行うこととしてもよい。また、配線領域６１への液状体材料５３の塗布と乾燥処理と熱処理とを、略同時に行うこととしてもよい。このようにすると、さらに迅速かつ良好に電気配線を形成することができる。
＜第２実施形態＞
次に、本発明の第２実施形態に係るタイル状素子用配線形成方法及びタイル状素子用配線構造物について、図３から図５を参照して説明する。先ず、本配線形成方法が適用される微小タイル状素子１ａについて説明する。図３は本第２実施形態に係る微小タイル状素子の一例を示す図であり、図３（ａ）は断面図であり、図３（ｂ）は平面図である。微小タイル状素子１ａは微小なタイル形状の半導体素子である。微小タイル状素子１ａは、例えば厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子１ａの製造方法は、半導体基板（第１基板）に犠牲層を形成し、その犠牲層の上層に微小タイル状素子１ａをなす機能層（電子的機能部）を積層する。次いで犠牲層をエッチングすることにより、機能層の一部を半導体基板から切り離すことで、微小タイル状素子１ａが完成する。このようなエピタキシャルリフトオフ（ＥＬＯ）法を用いた微小タイル状素子１ａの製造方法については後で詳細に説明する。
本第２実施形態では微小タイル状素子１ａが面発光レーザ（ＶＣＳＥＬ；Vertical-cavity surface-emitting lasers）を備えている例を挙げて説明するが、本発明はこれに限定されるものではない。微小タイル状素子１ａは、ｎ型半導体からなるタイル部１１と、活性層（図示せず）と、ｐ型半導体１２と、絶縁層（絶縁部）１３と、アノード電極（電極）１４と、カソード電極（電極）１５とを備えている。
タイル部１１は、例えばｎ型のＡｌＧａＡｓ多層膜からなるＤＢＲ（Distributed Bragg Reflector）ミラーを構成している。タイル部１１の上には活性層が積層されている。活性層は、タイル部１１の上面における中央付近の領域に薄い円柱形状に積層されており、例えばＡｌＧａＡｓからなる。ｐ型半導体１２は、タイル部１１上の活性層の上面に円柱形状に積層されており、例えばｐ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。これらのｎ型半導体からなるタイル部１１、活性層及びｐ型半導体１２によって面発光レーザをなす光共振器が形成されている。
カソード電極１５は、タイル部（ｎ型半導体）１１の上面に設けられている。具体的には、タイル部１１の上面における上記活性層及びｐ型半導体１２が設けられている領域以外の領域、すなわちタイル部１１の上面における中央付近以外の領域上に、カソード電極１５が設けられている。そして、カソード電極１５は、タイル部１１をなすｎ型半導体とオーミック接触している。
絶縁層１３は、タイル部１１の上面に設けられており、アノード電極１４側とタイル部１１（ｎ型半導体）側とが短絡することを防いでいる。そして、絶縁層１３は、タイル部１１の上面における中央付近からそのタイル部１１の一方端に向かって形成され、更にタイル部１１の側面を覆うように形成されている。絶縁層１３は、例えばポリイミド、樹脂、ガラス、セラミック又は酸化シリコン（ＳｉＯ２）などからなる材料で形成する。絶縁層１３の表面における露出面は、撥液性を有することが好ましい。このようにすると、絶縁層１３の露出面が配線領域の一部であるアノード電極１４の外側においてその配線領域に一部を囲むように配置され、その配線領域内に滴下された配線形成用の液状体材料が配線領域の外に流出することを回避できるからである。また、絶縁層１３はアノード電極１４とカソード電極１５とを分け隔てるように配置されているので、上記液状体材料がアノード電極１４とカソード電極１５とを短絡するように形成されることを、絶縁層１３が防ぐ作用を生じさせている。ここで、絶縁層１３は、本来、撥液性を有する材料からなるもの、親液化されにくい材料からなるもの、又は撥液化しやすい材料からなるものであってもよい。そして、絶縁層１３の露出面については、撥液処理を施してもよい。
アノード電極１４は、ｐ型半導体１２の上面及び絶縁層１３の上面を１つの金属膜で覆うように設けられている。そして、アノード電極１４はｐ型半導体１２とオーミック接触している。そして、アノード電極１４及びカソード電極１５は、金（Ａｕ）からなる金電極であることが好ましい。これは、アノード電極１４及びカソード電極１５の表面が電気配線を形成する領域である配線領域の一部となるので、後述の撥液処理（微小タイル素子１ａ全体の撥液処理）によってアノード電極及びカソード電極１５の表面まで撥液化されることを回避するためである。また、アノード電極１４及びカソード電極１５の表面に自然酸化膜などの絶縁膜が形成されにくくなり電気配線との接触抵抗を小さくする効果もある。また、アノード電極１４及びカソード電極１５は、本来、親液性を有する材料からなるもの、撥液化されにくい材料からなるもの、又は親液化しやすい材料からなるものであってもよい。また、アノード電極１４及びカソード電極１５の表面については、親液処理を施してもよい。
また、微小タイル状素子１ａの表面又は露出面の全体について親液処理を施し、その後配線領域（アノード電極１４及びカソード電極１５など）以外の領域又は配線領域を囲む領域について撥液処理を施してもよい。逆に、微小タイル状素子１ａの表面又は露出面の全体について撥液処理を施し、その後、配線領域のみについて親液処理を施してもよい。
次に、上記のように構成した微小タイル状素子１ａを図４に示すように最終基板５０に接合する。図４は微小タイル状素子１ａを最終基板５０に接合した状態を示す図であり、図４（ａ）は断面図であり、図４（ｂ）は平面図である。最終基板５０は、特に限定されず、シリコン、セラミック、ガラス、ガラスエポキシ、プラスチック、ポリイミドなど任意の部材を適用することができる。そして、最終基板５０には、電子素子、電気光学素子、電極又は集積回路（図示せず）などが設けられているものとする。
また、最終基板５０の表面の所望位置には、電極５１，５２が設けられている。電極５１は微小タイル素子１ａのアノード電極１４と接続される電極であり、電極５２は微小タイル状素子１ａのカソード電極１５と接続される電極である。電極５１，５２は、すくなくともその再表面が金（Ａｕ）からなる金電極であることが好ましい。金電極はメッキ法などで形成することができる。これは、電極５１，５２の表面が上記配線領域の一部となるので、後述の撥液処理（最終基板５０全体の撥液処理）によって電極５１，５２の表面まで撥液化されることを回避するためである。また、電極５１，５２の表面に自然酸化膜などの絶縁膜が形成されにくくなり電気配線との接触抵抗を小さくする効果もある。また、電極５１，５２は、本来、親液性を有する材料からなるもの、撥液化されにくい材料からなるもの、又は親液化しやすい材料からなるものであってもよい。また、電極５１，５２の表面については、親液処理を施してもよい。電極５１，５２の材料としては、金を含む合金、白金、銀、銅、ニッケルなどを用いることも出来る。
また、最終基板５０の表面又は露出面の全体について親液処理を施し、その後、配線領域（電極５１，５２など）以外の領域又は配線領域を囲む領域について撥液処理を施してもよい。逆に、最終基板５０の表面又は露出面の全体について撥液処理を施し、その後、配線領域のみについて親液処理を施してもよい。また、上記全体についての親液処理又は撥液処理は、微小タイル状素子１ａを最終基板５０に接合した後に、その微小タイル状素子１ａ及び最終基板５０の全体について行ってもよい。
微小タイル状素子１ａと最終基板５０との接合は、例えば接着剤により、微小タイル状素子１ａの底面と最終基板５０の表面とを接着することで行う。この接合においては、微小タイル状素子１ａにおける絶縁層１３の側部すなわち突出部が最終基板５０の表面に接触するように行うことが好ましい。このようにすると、微小タイル状素子１ａを最終基板５０に接合することにより、自動的に、半導体素子の絶縁層１３が最終基板５０の表面及びタイル部１１の側面に密着して、自動的に絶縁層１３がタイル部１１の端部を被覆することとなる。
また、上記微小タイル状素子１ａと最終基板５０との接合においては、図４（ａ）に示すように、微小タイル状素子１ａのアノード電極１４の端部と最終基板５０の電極５１の端部との間隔ｄ１が、例えば数十μｍ以下となることが好ましい。また、微小タイル状素子１ａのカソード電極１５の端部と最終基板５０の電極５２の端部との間隔ｄ２も、例えば数十μｍ以下となることが好ましい。すなわち、接続対象とされる微小タイル状素子の電極と最終基板５０の電極との間隔は、なるべく短いほうがよく、例えば数十μｍ以下となることが好ましい。
次に、図５に示すように、配線領域に液状体材料５３，５４を滴下することにより、配線領域に液状体材料５３，５４を塗布する。図５は本発明の第２実施形態に係る配線形成方法とその配線形成方法で製造された回路装置（薄膜デバイス）を示し、図５（ａ）は断面図であり、図５（ｂ）は平面図である。具体的には、微小タイル状素子１ａのアノード電極１４と最終基板５０の電極５１とを接続する電気配線を形成する領域が配線領域６１である。また、微小タイル状素子１ａのカソード電極１５と最終基板５０の電極５２とを接続する電気配線を形成する領域が配線領域６２である。そして、導電性材料を含む液状体材料５３の液滴をインクジェットノズルなどから吐出して、その液滴を配線領域６１の内側に着弾させる。また、導電性材料を含む液状体材料５４の液滴をインクジェットノズルなどから吐出して、その液滴を配線領域６２の内側に着弾させる。
ここで、配線領域６１，６２の内側について親液処理が施されていると、配線領域６１，６２内に着弾した液状体材料５３，５４はその配線領域６１，６２の内側全体に濡れ広がり、配線領域６１，６２の全体について漏れなく良好に液状体材料５３，５４を塗布することができる。また、配線領域６１，６２を囲むように撥液処理が施されていると、配線領域６１，６２内に着弾した液状体材料５３，５４がその配線領域６１，６２の外側に流出しにくい作用を、その撥液処理された領域からうける。そして、液状体材料５３，５４の一部又は全部が配線領域６１，６２の外側に着弾したような場合であっても、その液状体材料５３，５４は撥液処理された領域から弾き出される作用をうけ配線領域６１，６２内に入れられることとなる。
これらにより、本実施形態によれば、液状体材料５３，５４を正確に配線領域６１，６２内にのみ塗布することができる。また、配線領域５３，５４について上記のように親液状態にしておくことにより、液状体材料５３，５４と配線領域６１，６２の表面との密着性を向上させることができる。
液状体材料５３，５４を上記のように配線領域６１，６２に塗布した後、その液状体材料５３，５４について乾燥処理及び熱（焼結）処理を施す。これにより、導電性材料を含む液状体材料５３，５４は、金属膜などの導電性膜となり、電気配線となる。これらにより、最終基板５０の電極５１と微小タイル状素子１ａのアノード電極１４とを接続する電気配線が完成し、最終基板５０の電極５２と微小タイル状素子１ａのカソード電極１５とを接続する電気配線が完成する。したがって、最終基板５０とその最終基板５０に電気的及び機械的に接続された微小タイル状素子１ａとからなる回路装置（薄膜デバイス）も完成する。
これらにより、本実施形態によれば、液状体材料５３，５４を正確に配線領域６１，６２内にのみ塗布でき、液状体材料５３，５４と配線領域６１，６２の表面との密着性を向上させることができるので、微小タイル状素子１ａの電極と最終基板５０の電極とを接続する電気配線を微細な配線パターンでありながら信頼性の高いものとして形成することができる。
上記実施形態において、微小タイル状素子１ａのアノード電極１４の端部と最終基板５０の電極５１の端部との間隔ｄ１、及び微小タイル状素子１ａのカソード電極１５の端部と最終基板５０の電極５２の端部との間隔ｄ２を、数十μｍ以下となるようにした場合は、その２つの電極間に挟まれている領域（配線領域の一部）が撥液状態であってもよい。すなわち、その２つの電極間に挟まれている領域付近に液状体材料５３，５４を滴下することにより、その液状体材料５３，５４の表面張力によって液状体材料５３，５４が２つの電極をつなぐように形成され、電気配線を形成することができる。
＜撥液処理及び親液処理の具体例＞
先ず、最終基板５０の電極５１，５２は、金（Ａｕ）からなる金電極としておく。またその電極５１，５２の周囲には例えばＳｉＯ２などの絶縁膜が露出している構造としておく。この最終基板５０に微小タイル状素子１ａを接合するとき、最終基板５０の電極５１，５２と微小タイル状素子１ａ（の電極）とが近接するように、配置する。例えば、微小タイル状素子１ａのタイル部１１と最終基板５０の電極５１，５２が接するように、上記接合をする。また、微小タイル状素子１ａのタイル部１１の一部と最終基板５０の電極５１，５２の一部とが重なるように、上記接合をしてもよい。また、微小タイル状素子１ａのアノード電極１４又はカソード電極１５の一部と最終基板５０の電極５１，５２の一部とが重なるように、上記接合をしてもよい。なお、この接合においては、タイル部１１の裏面などと最終基板の電極５１又は電極５２とが短絡状態とならないようにする。
上記のようにして微小タイル状素子１ａを最終基板５０の所望位置に接合した後、その最終基板５０及び微小タイル状素子１ａの表面全体について自己組織化単分子膜を形成する処理を行う。
自己組織化単分子膜（ＳＡＭｓ：Self-Assembled Monolayers）は、固体表面へ分子を固定する方法であって高配向・高密度な分子層が形成可能な方法である自己組織化（ＳＡ：Self-Assembly）法によって作製される膜である。自己組織化法は、オングストロームオーダで分子の環境及び幾何学的配置を操作できる。また、自己組織化単分子膜は、有機分子の固定化技術の有力な一手段となり作製法の簡便さと分子と基板間に存在する化学結合のために膜の熱的安定性も高く、オングストロームオーダの分子素子作製のための重要技術である。また、自己組織化単分子膜は、基本的に自己集合プロセスであり、自発的に微細パターンを形成することができる。したがって、自己組織化単分子膜は、超微小電子回路で用いられるような、すなわち既存のリソグラフィー法が使えないような、緻密で高度なパターン形成を簡便に形成することができる。
次に、自己組織化単分子膜の形成処理の具体例について説明する。この処理は、微小タイル状素子１ａが接合された最終基板５０の表面を、例えばフッ化アルキルシラン（ＦＡＳ）の蒸気に曝すことで行う。フッ化アルキルシランは鎖状アルキル分子の一端にフッ素基が他端にシリコンが付いた分子構造をもつ。そこで、最終基板５０の表面（微小タイル状素子１ａの表面も含む、以下同じ）に存在するＯＨ基とシリコン端のみが結合する。これにより最終基板５０の表面には、フッ素基が自動的に露出するように配向した単分子膜（フッ化アルキルシラン膜）が形成される。この単分子膜の形成された最終基板５０の表面は、フッ素基が露出しているためほとんどの液状体に対して大きな接触角を有し、撥液状態となる。
また、最終基板５０の表面にはＳｉＯ２などの絶縁膜が露出している。そのＳｉＯ２などの絶縁膜の表面は、ＯＨ基が存在するので上記フッ化アルキルシランの単分子膜が形成され、撥液状態となる。そして、ＳｉＯ２などの絶縁膜が予め最終基板５０の電極５１，５２（及び微小タイル状素子１ａの電極）の周囲又は配線領域の周囲に露出していることにより、最終基板５０の電極５１，５２（及び微小タイル状素子１ａの電極）の周囲又は配線領域の周囲が撥液状態となる。
一方、最終基板５０の金電極（電極５１，５２）及び微小タイル状素子１ａの金電極（アノード電極１４，カソード電極１５）は、ＯＨ基が存在しないためフッ化アルキルシランの単分子膜が形成されず、金本来の性質により親液状態となっている。
次に、上記ように親液状態となっている金電極の表面に、金属微粒子を含む液状ペーストすなわち液状体材料５３，５４を滴下する。この滴下は、インクジェットノズルなどから液状体材料５３，５４を吐出することで行う。すると、その液滴は金電極の表面にのみ留まり、その液滴が金電極からはみ出すことはない。
さらに、最終基板５０の電極５１，５２と微小タイル状素子１ａのアノード電極１４又はカソード電極１５との間隔ｄ１，ｄ２が数十μｍ以下の場合は、その２つの電極で挟まれる領域面が撥液状態であっても、上記滴下により、電極５１とアノード電極１４との間を繋ぐように、及び、電極５２とカソード電極１５との間を繋ぐように、液滴（液状ペースト）が形成されれば、液滴の表面張力によりその形状は保持される。すなわち、図５に示すように、配線領域６１，６２の全体に液状ペースト（液状体材料５３，５４）が塗布される。
その後、最終基板５０について乾燥処理を行い、次いで熱処理を行うことで配線領域６１，６２の液状ペーストを焼結させ、導電性膜からなる電気配線にする。
これらのように、上記撥液処理（及び親液処理）により、最終基板５０及び微小タイル状素子１ａのそれぞれ電極に、液状体材料５３，５４が引きつけられ保持される作用を受けるので、その電極同士を接続する電気配線をセルフアライメント的に高精度に形成することができる。電極５１，５２などの周囲に露出させる上記絶縁膜の材質としては、ＳｉＯ２のほかにＳｉＮ、ポリイミド、エポキシ、アルミナ、各種セラミックなどを挙げることができる。また、前記自己組織化単分子膜を形成する処理を行う前に、最終基板５０の表面をオゾン又はＯ２プラズマに晒すことが好ましい。このようにすると、金電極（電極５１，５２など）以外の表面により多くのＯＨ基が生成され、その表面にフッ化アルキルシラン膜が形成されやすくなり、良好に上記撥液状態にすることができる。
＜第３実施形態＞
次に、上記タイル状素子用配線形成方法を用いて形成したタイル状素子用配線構造物（回路装置）の別例について図６を参照して説明する。図６は本発明の第３実施形態に係る回路装置を示す平面図である。本実施形態では、特に、配線領域６１ａ，６２ａの配置が図５に示す回路装置示す回路装置と異なる。本回路装置は、最終基板５０上に微小タイル状素子１ｂが接合されている。微小タイル状素子１ｂにおける図３に示す微小タイル状素子１ａとの相違点は、絶縁層１３の配置と、配線領域６１ａ，６２ａの配置である。また、配線領域６１ａを囲むように撥液膜７１が設けてあり、配線領域６２ａを囲むように撥液膜７２が設けてある。
最終基板５０の電極５１ａ，５２ａのレイアウトも、図５に示す最終基板５０の電極５１，５２のレイアウトとは相違している。そして、撥液膜７１で囲まれる配線領域６１ａに液状体材料５３ａを塗布して電気配線を形成し、最終基板５０の電極５１ａと微小タイル状素子１ａのアノード電極１４とを接続している。また、撥液膜７２で囲まれる配線領域６２ａに液状体材料５４ａを塗布して電気配線を形成し、最終基板５０の電極５２ａと微小タイル状素子１ｂのカソード電極１５とを接続している。
これらにより、本実施形態によれば、微小タイル状素子１ｂのタイル部１１の角部を介すように、撥液膜７１，７２で囲まれる配線領域６１ａ，６２ａが対向配置されている。そこで、本実施形態によれば、配線領域６１ａ，６２ａから液状体材料が溢れ出たとしても、その溢れ出たものが他方の配線領域６１ａ，６２ａに向かうこと及び侵入することをタイル部１１の角部が防ぎ、短絡を回避することができ信頼性の高い回路装置を簡易にかつ低コストで形成することができる。
＜微小タイル状素子及び回路装置の製造方法の詳細＞
次に、本発明に係る上記微小タイル状素子の製造方法及び本発明に係る配線形成方法を用いた回路装置の製造方法について図７から図１６を参照して説明する。本製造方法は、エピタキシャルリフトオフ（ＥＬＯ）法をベースにしている。また本製造方法では、微小タイル状素子（微小タイル状素子）としての化合物半導体デバイス（化合物半導体素子）を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板（エピタキシャル基板）」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
＜第１工程＞
図７は本製造方法の第１工程を示す概略断面図である。図７において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、例えば図３に示す微小タイル状素子１ａに相当するものとしてアノード電極１４及びカソード電極１５も形成し、動作テストも行う。
＜第２工程＞
図８は本製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
＜第３工程＞
図９は本製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
＜第４工程＞
図１０は本製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
＜第５工程＞
図１１は本製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
＜第６工程＞
図１２は本製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子すなわち「微小タイル状素子１６１」とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
＜第７工程＞
図１３は本製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、金（Ａｕ）からなる電極１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
＜第８工程＞
図１４は本製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
＜第９工程＞
図１５は本製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
＜第１１工程＞
図１６は本製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極（例えばカソード電極１５）と最終基板１７１上の電極１７２とを電気配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（回路装置又は薄膜デバイス）を完成させる。
この電気配線１９１を設けるときに、上述した本発明に係るタイル状素子用配線形成方法を用いる。すなわち、液状体材料５４を配線領域に塗布し、その後その液状体材料５４を硬化させることで、電気配線１９１を設ける。具体的には、電気配線１９１を形成する前に、電気配線１９１が形成される領域である配線領域を囲むように、最終基板１７１及び微小タイル状素子１６１の表面について撥液処理を施す。ここで、アノード電極１４、カソード電極１５及び電極１７２を金電極で形成しておき、最終基板１７１及び微小タイル状素子１６１の表面についてフッ化アルキルシラン（ＦＡＳ）の蒸気に曝すことで、配線領域を囲むように自己組織化単分子膜からなる撥液膜を形成してもよい。アノード電極１４、カソード電極１５及び電極１７２は親液状態となっている。その後、導電性材料を含む液状体材料５４の液滴を配線領域内に滴下することにより、配線領域内にその液状体材料５４を塗布する。その後、液状体材料５４について乾燥処理及び焼結処理などを施すことにより、導電膜からなる電気配線１９１を形成する。これらにより、一つのＬＳＩチップなどをなす回路装置又は薄膜デバイスが完成する。
これらにより、最終基板１７１が例えばシリコンであっても、その最終基板１７１上の所望位置にガリウム・ヒ素製の面発光レーザなどを備える微小タイル状素子１６１を形成するというように、面発光レーザなどをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で面発光レーザなどを完成させてから微小タイル形状に切り離すので、面発光レーザを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。また、上記製造方法によれば、微小タイル状素子（面発光レーザなど）を含む機能層のみを、微小タイル状素子１６１として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、微小タイル状素子１６１を個別に選択して最終基板１７１に接合することができ、ハンドリングできる微小タイル状素子１６１のサイズを従来の実装技術のものよりも小さくすることができる。
さらに上記製造方法によれば、微小タイル状素子１６１の電極と最終基板１７１の電極とを接続する電気配線１９１について、液状体材料を塗布することにより、微細なパターンとして且つ形成面に対して密着性よく設けることができる。したがって、上記製造方法によれば、従来よりもコンパクトであり、配線短絡及び断線の発生確率が低く、かつ高速に動作する薄膜デバイス（回路装置）を備えた集積回路などを容易かつ低コストで製造することができる。
＜電子機器＞
上記実施形態の回路装置（薄膜デバイス）を備えた電子機器の例について説明する。
上記実施形態の薄膜デバイスは、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター又は抵抗などに適用することができる。これらの薄膜デバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。
図１７（ａ）は、携帯電話の一例を示した斜視図である。図１７（ａ）において、符号１０００は上記薄膜デバイスを用いた携帯電話本体を示し、符号１００１は表示部を示している。図１７（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１７（ｂ）において、符号１１００は上記薄膜デバイスを用いた時計本体を示し、符号１１０１は表示部を示している。図１７（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１７（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記薄膜デバイスを用いた情報処理装置本体、符号１２０６は表示部を示している。
図１７に示す電子機器は、上記実施形態の回路装置（薄膜デバイス）を備えているので、配線短絡が起こりにくく、高速に動作し、薄くコンパクトであり、さらに低コストで製造できるものとすることができる。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
上記実施形態では、微小タイル状素子が面発光レーザを備えている構成について説明したが、本発明はこれに限定されるものではなく、微小タイル状素子が発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することとしてもよい。
また、上記実施形態の製造方法（配線形成方法）では、最終基板に接合された微小タイル状素子とその最終基板とを電気的に接続する電気配線を形成する例を挙げて説明したが、本発明はこれに限定されるものではなく、予め１つの基板上に形成された２つの電極同士間の配線など、液滴吐出方式を用いた各種電気配線の形成に適用することができる。
本発明の第１実施形態に係る配線形成方法に適用される微小タイル状素子を示す断面図と平面図である。 本発明の第１実施形態に係る配線形成方法とその配線形成方法で製造された回路装置を示す断面図と平面図である。 本発明の第２実施形態に係る配線形成方法に適用される微小タイル状素子を示す断面図と平面図である。 同上の微小タイル状素子の最終基板に接合した状態を示す断面図と平面図である。 本発明の第２実施形態に係る配線形成方法とその方法で製造された回路装置を示す断面図と平面図である。 本発明の第３実施形態に係る回路装置を示す平面図である。 本発明の実施形態に係る微小タイル状素子及び回路装置の製造方法の第１工程を示す断面図である。 同上の製造方法の第２工程を示す断面図である。 同上の製造方法の第３工程を示す断面図である。 同上の製造方法の第４工程を示す断面図である。 同上の製造方法の第５工程を示す断面図である。 同上の製造方法の第６工程を示す断面図である。 同上の製造方法の第７工程を示す断面図である。 同上の製造方法の第８工程を示す断面図である。 同上の製造方法の第９工程を示す断面図である。 同上の製造方法の第１１工程を示す断面図である。 本発明の半導体装置を備えた電子機器の一例を示す図である。
符号の説明
１ａ，１ｂ…微小タイル状素子、１１…タイル部、１２…ｐ型半導体、１３…絶縁層（絶縁部）、１４…アノード電極（電極部）、１５…カソード電極、２１…電極、５０…最終基板、５１，５１ａ，５２，５２ａ…電極、５３，５３ａ，５４，５４ａ…液状体材料、６１，６１ａ，６２，６２ａ…配線領域

Claims (7)

  1. 少なくとも電極を有するとともにタイル形状を有するタイル状素子を、少なくとも電極を有する基板に接合して回路装置を形成する場合に、該タイル状素子の電極と該基板の電極とを電気的に接続する電気配線を形成するときに用いられるタイル状素子用配線形成方法であって、
    前記基板及びタイル状素子の少なくとも一方の表面における前記電気配線が形成される領域である配線領域を囲む領域に撥液処理を施す工程と、前記配線領域の少なくとも一部に、導電性材料を含む液状体材料を塗布すると同時に該液状体材料の乾燥処理を行う工程とを有することを特徴とするタイル状素子用配線形成方法。
  2. 前記乾燥処理は、前記電気配線の熱処理と同時に行うことを特徴とする請求項１に記載のタイル状素子用配線形成方法。
  3. 前記乾燥処理は、前記基板の温度を高めておくことにより行うことを特徴とする請求項１又は請求項２に記載のタイル状素子用配線形成方法。
  4. 前記乾燥処理は、レーザー光を照射して前記配線領域を選択的に加熱することにより行うことを特徴とする請求項１ないし請求項３のいずれか一項に記載のタイル状素子用配線形成方法。
  5. 前記撥液処理を施す工程において、前記タイル状素子の電極及び前記基板の電極として少なくともその最表面が金からなるものを用い、これらの撥液化を防止することを特徴とする請求項１ないし請求項４のいずれか一項に記載のタイル状素子用配線形成方法。
  6. 前記撥液処理を施す工程の後、前記液状体材料を塗布する前に、前記配線領域に親液処理を施すことを特徴とする請求項１ないし請求項５のいずれか一項に記載のタイル状素子用配線形成方法。
  7. 前記タイル状素子の電極と前記基板の電極との間隔が１００μｍよりも小さいことを特徴とする請求項１ないし請求項６のいずれか一項に記載のタイル状素子用配線形成方法。
JP2004176063A 2003-09-11 2004-06-14 タイル状素子用配線形成方法 Expired - Fee Related JP4400327B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004176063A JP4400327B2 (ja) 2003-09-11 2004-06-14 タイル状素子用配線形成方法
US10/934,600 US7151313B2 (en) 2003-09-11 2004-09-07 Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003319985 2003-09-11
JP2004176063A JP4400327B2 (ja) 2003-09-11 2004-06-14 タイル状素子用配線形成方法

Publications (2)

Publication Number Publication Date
JP2005109435A JP2005109435A (ja) 2005-04-21
JP4400327B2 true JP4400327B2 (ja) 2010-01-20

Family

ID=34554330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004176063A Expired - Fee Related JP4400327B2 (ja) 2003-09-11 2004-06-14 タイル状素子用配線形成方法

Country Status (2)

Country Link
US (1) US7151313B2 (ja)
JP (1) JP4400327B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050034936A (ko) * 2003-10-10 2005-04-15 삼성전기주식회사 형광체를 이용한 파장변환형 발광 다이오드 패키지 및제조방법
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
US7640659B2 (en) * 2005-09-02 2010-01-05 Panasonic Corporation Method for forming conductive pattern and wiring board
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
KR101210090B1 (ko) * 2006-03-03 2012-12-07 엘지이노텍 주식회사 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
JP2008053250A (ja) * 2006-08-22 2008-03-06 Sony Corp 半導体装置の製造方法
KR101465929B1 (ko) 2006-09-29 2014-11-26 쯔루미소다 가부시끼가이샤 도전성 고분자용 에칭액 및 도전성 고분자를 패터닝하는 방법
DE102006047388A1 (de) * 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
KR101632085B1 (ko) 2008-07-29 2016-06-20 도아고세이가부시키가이샤 도전성 고분자의 패턴 형성 방법
TWI467349B (zh) 2008-11-19 2015-01-01 Toagosei Co Ltd 具有經圖案化的導電性高分子膜之基板的製造方法及具有經圖案化的導電性高分子膜之基板
US8759713B2 (en) * 2009-06-14 2014-06-24 Terepac Corporation Methods for interconnecting bonding pads between components
US8513110B2 (en) * 2009-06-14 2013-08-20 Jayna Sheats Processes and structures for beveled slope integrated circuits for interconnect fabrication
KR20120117733A (ko) 2010-01-25 2012-10-24 도아고세이가부시키가이샤 도전성 고분자를 포함하는 기재 상의 포토레지스트용 현상액, 및 패턴 형성 방법
KR101872040B1 (ko) 2010-04-09 2018-06-27 쯔루미소다 가부시끼가이샤 도전성 고분자 에칭용 잉크 및 도전성 고분자의 패터닝 방법
KR101453168B1 (ko) 2012-11-30 2014-10-23 (주)모디스텍 전자 디바이스용 기판 및 그의 제조 방법
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
CN111123561B (zh) * 2019-12-12 2021-10-08 Tcl华星光电技术有限公司 金属线制备装置和金属线制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585548A (en) * 1983-04-29 1986-04-29 Bp Australia Limited Recovery of metal values from mineral ores by incorporation in coal-oil agglomerates
JP3144387B2 (ja) 1998-08-17 2001-03-12 日本電気株式会社 半導体装置の製造方法
JP2000208822A (ja) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
JP2003197881A (ja) 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP4211256B2 (ja) 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
CN100479220C (zh) * 2002-02-08 2009-04-15 松下电器产业株式会社 有机电子器件及其生产方法
JP3846367B2 (ja) 2002-05-30 2006-11-15 セイコーエプソン株式会社 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP3870848B2 (ja) 2002-06-10 2007-01-24 セイコーエプソン株式会社 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法
JP2004022901A (ja) 2002-06-18 2004-01-22 Seiko Epson Corp 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
JP3800135B2 (ja) 2002-06-18 2006-07-26 セイコーエプソン株式会社 光通信モジュール、光通信モジュールの製造方法および電子機器
JP3812500B2 (ja) 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器
JP3952923B2 (ja) 2002-10-01 2007-08-01 セイコーエプソン株式会社 光インターコネクション回路の製造方法
JP2004172965A (ja) 2002-11-20 2004-06-17 Seiko Epson Corp チップ間光インターコネクション回路、電気光学装置および電子機器
JP2004191392A (ja) 2002-12-06 2004-07-08 Seiko Epson Corp 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器
JP2004191390A (ja) 2002-12-06 2004-07-08 Seiko Epson Corp チップ内光インターコネクション回路、電気光学装置および電子機器
JP4249474B2 (ja) 2002-12-06 2009-04-02 セイコーエプソン株式会社 波長多重チップ間光インターコネクション回路

Also Published As

Publication number Publication date
JP2005109435A (ja) 2005-04-21
US20050098775A1 (en) 2005-05-12
US7151313B2 (en) 2006-12-19

Similar Documents

Publication Publication Date Title
JP4400327B2 (ja) タイル状素子用配線形成方法
KR101382354B1 (ko) 전자기기 및 그 제조 방법과, 발광 다이오드 표시 장치 및그 제조 방법
JP2002359347A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US10157880B2 (en) Micro-transfer printing with volatile adhesive layer
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
JP4466763B2 (ja) パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
JP2008192689A (ja) 電極、薄膜素子、回路基板、配線形成方法、および回路基板の製造方法
JP4396754B2 (ja) 配線への素子の電気的接続方法及び発光素子組立体の製造方法
JP2010141293A (ja) 半導体装置及び半導体装置の製造方法
US11799061B2 (en) Displays with unpatterned layers of light-absorbing material
JP2005005568A (ja) バンプ構造体およびその製造方法、ならびにｉｃチップと配線基板との実装構造
JP4982932B2 (ja) 画像表示装置の製造方法
JP2007088382A (ja) 膜パターン及びその製造方法
JP4686967B2 (ja) 光素子の製造方法
JP4370796B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
JP3801160B2 (ja) 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器
JP2005093703A (ja) タイル状素子用配線形成方法、タイル状素子用配線構造物及び電子機器
US7448233B2 (en) Method for manufacturing optical waveguide, optical waveguide device, electro-optical apparatus and electronic apparatus
JP2010129752A (ja) 段差間配線構造及び段差間配線方法
US10153064B2 (en) Graphene interposer and method of manufacturing such an interposer
US20050070046A1 (en) Method of manufacturing electronic device and method of manufacturing electro-optical device
JP4281488B2 (ja) 配線形成方法
JP4247634B2 (ja) 電子部品実装体の製造方法、電気光学装置の製造方法
JP4888073B2 (ja) 電子基板の製造方法
US20050067635A1 (en) Method of manufacturing electronic component, method of manufacturing electro-optical device, electronic component, and electro-optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees