JP2004191392A - 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 - Google Patents
波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2004191392A JP2004191392A JP2002355348A JP2002355348A JP2004191392A JP 2004191392 A JP2004191392 A JP 2004191392A JP 2002355348 A JP2002355348 A JP 2002355348A JP 2002355348 A JP2002355348 A JP 2002355348A JP 2004191392 A JP2004191392 A JP 2004191392A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- optical
- optical waveguide
- micro tile
- tile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
Abstract
【課題】信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる波長多重チップ内光インターコネクション回路、電気光学装置および電子機器を提供する。
【解決手段】１つの集積回路チップ１０ｄ上に設けられた複数の回路ブロック２４０ａ，２４０ｂ，２４０ｃと、異なる波長（λ１，λ２）の複数の光を回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士間で伝送する伝送路であって集積回路チップ１０ｄ上に設けられた光導波路３０とを有することを特徴とする。
【選択図】 図１
【解決手段】１つの集積回路チップ１０ｄ上に設けられた複数の回路ブロック２４０ａ，２４０ｂ，２４０ｃと、異なる波長（λ１，λ２）の複数の光を回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士間で伝送する伝送路であって集積回路チップ１０ｄ上に設けられた光導波路３０とを有することを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、波長多重チップ内光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
ＬＳＩ（大規模集積回路）は、当初ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のように特定の機能をもつ集積回路として進歩してきたが、ＭＰＵの高速化にともなって高速キャッシュメモリとしてのＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を同一チップ内に取り込むようになった。さらに現在ではフラッシュメモリ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＤＲＡＭなどをワンチップに集積することで高機能な情報処理システムへと進化してきている。
【０００３】
このように異なる機能を持つ集積回路を同一チップ内に形成したＬＳＩは、システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）とよばれている。ＳＯＣでは、異なる機能をもつ集積回路（回路ブロック）はワンチップ上に平面的に形成され各回路ブロック間はグローバル配線とよばれる電気配線で接続される。ＳＯＣの動作速度は、このグローバル配線の信号遅延や消費電力の増大といった問題によって制限される（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
応用物理学会発行の応用物理、第７１巻第９号（２００２） ｐ１０９１−１１０１
【０００５】
この各回路ブロック間の信号伝達を光信号で行うことができれば、電気的グローバル配線で発生する信号遅延や消費電力の増大などの問題を回避でき、ＬＳＩの処理速度を著しく高めることが可能となる。
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、集積回路内に適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる波長多重チップ内光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の波長多重チップ内光インターコネクション回路は、１つの集積回路チップ上に設けられた複数の回路ブロックと、異なる波長の複数の光を前記回路ブロック同士間で伝送する伝送路であって前記集積回路チップ上に設けられた光導波路とを有することを特徴とする。
本発明によれば、１つの集積回路チップ（ＩＣチップ又はＬＳＩチップ）上に設けられた複数の回路ブロック同士間において、光導波路を伝播する光信号（光パルス信号など）を用いて極めて高速にデータ伝送することができる。また、本発明によれば、１つの光導波路を用いて波長が異なる複数の光信号を伝送するので、コンパクトな構成としながら、さらに高速にデータ伝送することができる。そこで、本発明によれば、例えば回路ブロックとしてＣＰＵ及び記憶装置などを構成することで、従来コンピュータシステムのボトルネックとなっていたＣＰＵと記憶装置間の信号伝送速度を飛躍的に向上させることができる。
【００１０】
また、本発明の波長多重チップ内光インターコネクション回路は、前記回路ブロック同士が光学的及び電気的に接続されていることが好ましい。
本発明によれば、回路ブロック間について、光導波路を用いて光学的に接続することができ、メタル配線などを用いて電気的に接続することもできる。そこで比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線などにより電気的に伝送し、高速性を要する信号は光導波路によって高速に伝送することができる。そこで、本発明によれば、簡素でコンパクトな構成でありながら、その構成全体として高速に信号処理することができるシステムを提供することができる。
【００１１】
また、本発明の波長多重チップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記回路ブロックの上面に設けられていることが好ましい。
本発明によれば、例えば回路ブロックの上面に設けた発光素子又は受光素子を光導波路と光学的に接続することができる。そこで本発明によれば、光導波路及び発光素子・受光素子の配置自由度を高めることができ、簡便で製造し易い構成の前記波長多重チップ内光インターコネクション回路を提供することができる。
【００１２】
また、本発明の波長多重チップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記回路ブロックを横切るように該回路ブロック上に設けられていることが好ましい。
本発明によれば、集積回路チップ上において、回路ブロック上であるか否かにかかわらず光導波路を配置することができ、光導波路の経路長を短縮することができる。
【００１３】
また、本発明の波長多重チップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記回路ブロックを迂回するように設けられていることが好ましい。
本発明によれば、集積回路チップ上において、例えば回路ブロック領域と非回路ブロック領域との境界における段差が比較的大きい場合、その回路ブロック領域を迂回するように光導波路を設けることで、その光導波路における光結合効率を高めることができる。
【００１４】
また、本発明の波長多重チップ内光インターコネクション回路は、前記回路ブロックが発光素子又は受光素子が電気的に接続されており、前記発光素子は、所定波長の光を前記光導波路に放射するものであり、前記受光素子は、所定波長の光を前記光導波路から受光するものであることが好ましい。
本発明によれば、回路ブロックの出力信号を発光素子で所定波長の光信号に変換し、光導波路内を伝播させることができる。また、他の回路ブロックは受光素子によって、光導波路を伝播する所定波長の光信号を電気信号に変換して入力することができる。そこで、本発明によれな、発光波長又は受光波長の異なる複数の発光素子又は受光素子を回路ブロックに接続して、回路ブロック間などで波長多重伝送することができる。
【００１５】
また、本発明の波長多重チップ内光インターコネクション回路は、前記発光素子が微小なタイル形状をした第１微小タイル状素子であり、該第１微小タイル状素子は、前記集積回路チップ上に複数設けられており、該複数の第１微小タイル状素子それぞれは、波長の異なる２種類以上の光の内いずれか１つを放射するものであり、前記受光素子は、微小なタイル形状をした第２微小タイル状素子であり、該第２微小タイル状素子は、前記集積回路チップ上に複数設けられており、該複数の第２微小タイル状素子それぞれは波長の異なる２種類以上の光の内いずれか１つを選択的に受光することが好ましい。
本発明によれば、発光素子をなす第１微小タイル状素子と、受光素子を第２微小タイル状素子とを非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることができる。また、第１微小タイル状素子及び第２微小タイル状素子は、集積回路チップ上又は回路ブロック上の所望位置に接着剤などで貼り付けることができる。そこで、本発明によれば、非常にコンパクトな構成でありながら、簡便に製造することができ、従来よりも高速に信号処理することができるシステムを提供することができる。
【００１６】
また、本発明の波長多重チップ内光インターコネクション回路は、前記第１微小タイル状素子又は第２微小タイル状素子が前記回路ブロックの上面に貼り付けられており、該第１微小タイル状素子又は第２微小タイル状素子と該回路ブロックとは、電気的に接続されていることとしてもよい。
このようにすると、回路ブロック上面の所望位置に第１又は第２微小タイル状素子を直接貼り付けるので、回路ブロックにおける電気信号の入出力端と第１又は第２微小タイル素子との間の配線長を短縮することができる。そこで、本発明によれば、さらなる伝送速度を高速化及びコンパクト化をすることができる。
【００１７】
また、本発明の波長多重チップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記第１微小タイル状素子又は第２微小タイル状素子に被さるように設けられていることが好ましい。
本発明によれば、第１微小タイル状素子から放射された光を全て光導波路に入射させることができる。また、光導波路を伝播する光信号を効率よく第２微小タイル状素子が受光することができる。そこで、本発明によれば、簡便で製造し易い構成の波長多重チップ内光インターコネクション回路を提供することができる。
【００１８】
また、本発明の波長多重チップ内光インターコネクション回路は、前記回路ブロックがＣＰＵ、メモリ回路、ＤＳＰ、ＲＦ増幅回路、イメージセンサ及びバイオセンサのうちのいずれかであり、前記光導波路は、データ信号又はクロック信号の伝送路であることが好ましい。
本発明によれば、従来のコンピュータシステムにおいて高速情報処理化のボトルネックとなっていたＣＰＵとメモリ回路間などの信号伝送速度を飛躍的に向上させることができる。また、本発明によれば、従来多数のメタル配線を用いてＣＰＵとメモリ回路間などのバスを形成していた構成を、例えば１本の光導波路と複数の微小タイル状素子に置き換えることができるので、従来よりもコンパクトで高性能なコンピュータシステムを提供することができる。
【００１９】
また、本発明の波長多重チップ内光インターコネクション回路は、前記第１微小タイル状素子又は第２微小タイル状素子が１つの前記回路ブロックに複数設けられており、該複数の第１微小タイル状素子又は第２微小タイル状素子は、発光波長又は受光波長がそれぞれ異なることが好ましい。
本発明によれば、例えば、ある回路ブロックに設けられた複数の第１微小タイル状素子が、波長λ１，λ２，λ３…の光信号を放射するものとすると、その回路ブロックの複数の出力信号（電気信号）を複数種類の光信号として１本の光導波路で伝送することができる。また、他の回路ブロックに設けられた複数の第２微小タイル状素子が、例えばそれぞれ波長λ１，λ２，λ３…の光信号を選択的に受信するものとすることができる。そこで、本発明によれば、回路ブロック同士間、又は回路ブロックと他の回路間などにおいて、波長多重伝送をすることができる。
【００２０】
また、本発明の波長多重チップ内光インターコネクション回路は、前記集積回路チップが基板上に複数実装されており、該複数の集積回路チップ同士は、発光機能又は受光機能を備えた微小タイル状素子と基板上に設けられた光導波路とを少なくとも介して光学的に接続されていることが好ましい。
本発明によれば、前記波長多重チップ内光インターコネクション回路を備えた集積回路チップを基板上に複数設け、各集積回路チップ間についても波長多重伝送することができる。そこで、本発明によれば、複数の集積回路チップからなる大規模なコンピュータシステム又は液晶表示装置などの電気光学装置を、コンパクトに構成でき、高速動作させることができる。
【００２１】
また、本発明の波長多重チップ内光インターコネクション回路は、前記集積回路チップが基板上に複数実装されており、該集積回路チップ同士が密着しており、該集積回路チップ同士は、光学的又は電気的に接続されていることが好ましい。
本発明によれば、チップ内で波長多重伝送可能な集積回路チップ同士を密着させて基板上に実装することで、該集積回路チップ間を簡便に光学的又は電気的に接続することができる。そこで、本発明によれば、各集積回路チップ内だけでなく、集積回路チップ同士間での信号伝送についても、波長多重伝送することができ、複数の集積回路チップからなるシステムをさらに高速動作化及びコンパクト化することができる。
【００２２】
本発明の電気光学装置は、前記波長多重チップ内光インターコネクション回路を備えたことを特徴とする。
本発明によれば、液晶表示装置、エレクトロルミネッセンスパネル及びプラズマディスプレイパネルなどの電気光学装置において、映像信号から走査信号及びデータ信号など生成するタイミングコントロール回路及びドライバ回路などを前記波長多重チップ内光インターコネクション回路で構成することができる。またタイミングコントロール回路及びドライバ回路などそれぞれ前記回路ブロックで構成し、１つの集積回路チップで、タイミングコントロール回路と複数の各種ドライバ回路とを構成することもできる。そこで、本発明によれば、電気光学装置についてコンパクト化しながら画面の大型化及び高品位化を実現することができる。
【００２３】
本発明の電子機器は、前記波長多重チップ内光インターコネクション回路を備えたことを特徴とする。
本発明によれば、ＣＰＵ及びメモリ回路など処理装置を前記波長多重チップ内光インターコネクション回路で構成したモジュールを備える電子機器とすることで、従来よりも高速に信号処理することができ、かつコンパクトで高性能な電子機器を安価に提供することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態に係る波長多重チップ内光インターコネクション回路について図面を参照して説明する。
（第１実施形態）
本実施形態は、１つの集積回路チップ（ＩＣチップ、ＬＳＩチップなど）上に設けられた複数の回路ブロックを光導波路などで光学的に接続するものである。そして、１つの光導波路に複数の波長の光を通すことで、光信号による独立した並列伝送を行うものである。図１は本発明の第１実施形態に係る波長多重チップ内光インターコネクション回路を示す斜視図である。
【００２５】
１つの集積回路チップ１０ｄ上には、３つの回路ブロック（コアとも呼ばれる）２４０ａ，２４０ｂ，２４０ｃが形成されている。集積回路チップ１０ｄは半導体チップからなる。なお、集積回路チップ１０ｄ上に形成される回路ブロックの数は、３つに限定されるものではなく、２つ以上であればよい。また集積回路チップ１０ｄ上には、回路ブロック以外の回路又は電子素子（例えば画素をなすもの）などが形成されていてもよい。
【００２６】
回路ブロック２４０ａ，２４０ｂ，２４０ｃは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。例えば回路ブロック２４０ａがＣＰＵを構成し、回路ブロック２４０ｂが第１メモリ回路を構成し、回路ブロック２４０ｃが第２メモリ回路を構成するものとする。なお、回路ブロック２４０ａ，２４０ｂ，２４０ｃは、バイポーラ集積回路、ＭＯＳ集積回路、ＣＭＯＳ集積回路又はＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）集積回路などとして集積回路チップ１０ｄ上に形成することができる。
各回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士は、複数のメタル配線２３１によって電気的に接続されている。
【００２７】
回路ブロック２４０ａの上面には、発光素子を備える第１微小タイル状素子２１，２１’が貼り付けられている。その第１微小タイル状素子２１，２１’は、回路ブロック２４０ａと電気的に接続されている。回路ブロック２４０ｂの上面には、受光素子を備える第２微小タイル状素子２２，２２’が貼り付けられている。その第２微小タイル状素子２２，２２’は、回路ブロック２４０ｂと電気的に接続されている。また、回路ブロック２４０ｃの上面にも、受光素子を備える第２微小タイル状素子２２，２２’が貼り付けられている。その第２微小タイル状素子２２，２２’は、回路ブロック２４０ｃと電気的に接続されている。
【００２８】
第１及び第２微小タイル状素子２１，２１’，２２，２２’は微小なタイル形状の素子である。発光機能を有する第１微小タイル状素子２１，２１’は、例えば面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザ又はＬＥＤなどを備えるものとする。受光機能を有する第２微小タイル状素子２２，２２’は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。そして第１及び第２微小タイル状素子２１，２１’，２２，２２’は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものであって、集積回路チップ１０ｄの表面に接着剤などで貼り付けられたものとする。第１及び第２微小タイル状素子２１，２１’，２２，２２’の製造方法及び実装方法については後で詳細に説明する。
【００２９】
ここで、第１微小タイル状素子２１は波長λ１の光を選択的に放射し、第１微小タイル状素子２１’は波長λ２の光を選択的に放射するものとする。一方、第２微小タイル状素子２２は波長λ１の光を選択的に受光し、第２微小タイル状素子２２’は波長λ２の光を選択的に受光するものとする。
【００３０】
集積回路チップ１０ｄ上には、光導波路３０も形成されている。光導波路３０は、集積回路チップ１０ｄの上面、回路ブロック２４０ａ，２４０ｂ，２４０ｃの上面及びメタル配線２３１の上面に渡って棒状に形成された光導波路材からなるものである。この光導波路材の厚み（高さ）は、集積回路チップ１０ｄ表面と回路ブロック２４０ａ，２４０ｂ，２４０ｃ又は微小タイル状素子並びにメタル配線２３１とがなす段差よりも十分大きな値とすることが好ましい。これは、光導波路３０における光結合効率を高めるためである。
光導波路３０は、図１に示すような直線状に限定されるものではなく、曲げや分岐を設けたり、あるいはループ状に形成することもできる。
【００３１】
光導波路材としては、透明樹脂又はゾルゲルガラスなどを適用することができる。また、光導波路３０をなす光導波路材は、各微小タイル状素子を被うように形成されている。したがって、第１及び第２微小タイル状素子２１，２１’，２２，２２’は、光導波路３０によって光学的に接続されている。すなわち第１微小タイル状素子２１，２１’から放射された光（波長λ１，λ２）は全て光導波路３０に入射しその光導波路３０を伝播する。また、第２微小タイル状素子２２は光導波路３０を伝播する光のうち波長λ１の光を選択的に検出し、第２微小タイル状素子２２’は光導波路３０を伝播する光のうち波長λ２の光を選択的に検出する。
さらに、光導波路３０をなす光導波路材の表面には、外乱光の入射を防ぐための光吸収膜又は光反射膜を形成してもよい。
【００３２】
このような構成により、例えばＣＰＵをなす回路ブロック２４０ａから出力された第１信号（データ）は、回路ブロック２４０ａ上の第１微小タイル状素子２１により波長λ１の光パルス信号に変換される。また、回路ブロック２４０ａから出力された第２信号（データ）は、回路ブロック２４０ａ上の第１微小タイル状素子２１’により波長λ２の光パルス信号に変換される。
【００３３】
これらの波長λ１，λ２の光パルス信号は、光導波路３０に入射し、その光導波路３０内を伝播する。すると、波長λ１の光パルス信号は、回路ブロック２４０ｂ，２４０ｃそれぞれの第２微小タイル状素子２２で電気信号に変換され、第１信号として回路ブロック２４０ｂ，２４０ｃそれぞれに入力される。また、波長λ２の光パルス信号は、回路ブロック２４０ｂ，２４０ｃそれぞれの第２微小タイル状素子２２’で電気信号に変換され、第２信号として回路ブロック２４０ｂ，２４０ｃそれぞれに入力される。
【００３４】
これらにより、本実施形態によれば、発光機能又は受光機能を備えるとともに波長選択性を備える第１及び第２微小タイル状素子２１，２１’，２２，２２’と光導波路３０を用いて、集積回路チップ１０ｄ上の各回路ブロック２４０ａ，２４０ｂ，２４０ｃ間において、複数の信号（第１信号、第２信号）をそれぞれ独立して、同時に並列伝送することができる。すなわち本実施形態によれば、集積回路チップ１０ｄ上の各回路ブロック２４０ａ，２４０ｂ，２４０ｃ間において、波長多重伝送することができ、極めて高速にデータ伝送することができる。
【００３５】
光導波路３０を伝播させる信号はデータに限らずクロック信号としてもよい。例えば、回路ブロック２４０ａの第１微小タイル状素子２１から第１クロック信号が放射され、回路ブロック２４０ｂの第２微小タイル状素子２１’から第２クロック信号が放射されるものとする。第１クロック信号は、光導波路３０を伝播し、他の回路ブロック２４０ｂ，２４０ｃの第２微小タイル状素子２２に検出され、その回路ブロック２４０ｂ，２４０ｃに入力される。また、第２クロック信号は、光導波路３０を伝播し、他の回路ブロック２４０ｂ，２４０ｃの第２微小タイル状素子２２’に検出され、その回路ブロック２４０ｂ，２４０ｃに入力される。このような構成とすることにより、従来よりも周波数の高い複数種類のクロック信号を、１本の光導波路３０を用いて配信することができ、複数の回路ブロック２４０ａ，２４０ｂ，２４０ｃを高速動作させることができる。
【００３６】
また、本実施形態においては、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ上に貼り付けた第１及び第２微小タイル状素子２１，２１’，２２，２２’で電気信号を光信号に変換するので、非常にコンパクトな光信号伝送手段を簡便に製造することができる。
【００３７】
また、本実施形態においては、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ相互間は、メタル配線２３１により電気的に接続されている。そこで、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線２３１を介して伝送することができる。
【００３８】
また、本実施形態においては、光導波路３０が回路ブロック２４０ｂを横切るように設けられている。そこで光導波路３０の経路長を短縮することができる。光導波路３０は、集積回路チップ１０ｄ上において、回路ブロック２４０ａ，２４０ｂ，２４０ｃの上面であるか否かにかかわらず形成することができる。
【００３９】
光導波路３０は、回路ブロック２４０ａ，２４０ｂ，２４０ｃを迂回するように集積回路チップ１０ｄの表面に設けてもよい。このようにすると、集積回路チップ１０ｄ表面において、回路ブロック２４０ａ，２４０ｂ，２４０ｃの領域表面と他の領域表面との段差が大きい場合でも、光導波路３０が平らな面に設けられるので、光信号伝送過程での光結合効率を高めることができる。
【００４０】
図１に示す実施形態では、回路ブロック２４０ａに発光機能を備える第１微小タイル状素子２１，２１’を設け、回路ブロック２４０ｂ，２４０ｃに受光機能を備える第２微小タイル状素子２２，２２’設けているが、各回路ブロック２４０ａ，２４０ｂ，２４０ｃそれぞれに第１微小タイル状素子２１，２１’及び第２微小タイル状素子２２，２２’を設けてもよい。このようにすることにより、回路ブロック２４０ａ，２４０ｂ，２４０ｃ相互間で、双方向に波長多重伝送することができる。
【００４１】
また、図１に示す実施形態では、各回路ブロック２４０ａ，２４０ｂ，２４０ｃが１本の光導波路３０で接続されているが、複数本の光導波路３０とこれに接続された複数の第１及び第２微小タイル状素子２１，２１’，２２，２２’とで各回路ブロック２４０ａ，２４０ｂ，２４０ｃを接続してもよい。また、図１に示す実施形態では、全ての回路ブロック２４０ａ，２４０ｂ，２４０ｃが光導波路３０で接続されているが、一部の回路ブロック間（例えば回路ブロック２４０ａと回路ブロック２４０ｂ間）のみを光導波路３０で接続してもよい。
【００４２】
図１に示す集積回路チップ１０ｄは所望基板上に実装されることとなるが、この実装はフリップチップ実装することが好ましい。このようにすることにより、簡便にかつコンパクトに高性能な情報処理システムを構築することができる。さらに、図１に示す集積回路チップ１０ｄを所望の基板上に複数実装してもよい。この場合、各集積回路チップ１０ｄ同士の側面を密着させて基板上に配置することが好ましい。各集積回路チップ１０ｄは、フリップチップ実装することにより簡便に密着させて実装することができる。
【００４３】
また、このように実装することで、各集積回路チップ１０ｄの表面又は裏面同士が面一に接合して１枚平面を形成し、その平面上に上記光導波路３０を容易に設けることができる。そこで、各集積回路チップ１０ｄ同士を上記光導波路３０と第１及び第２微小タイル状素子２１，２１’，２２，２２’とで接続することも容易に行える。したがって、複数の集積回路チップ１０ｄからなる大規模なコンピュータシステムなどを、簡便に、コンパクト化及び高性能化することができる。
【００４４】
また、本実施形態において、例えば回路ブロック２４０ａがＣＰＵを構成し、回路ブロック２４０ｂが第１メモリ回路を構成し、回路ブロック２４０ｃが第２メモリ回路を構成するものとする。すると、ＣＰＵから複数のメモリ回路に対して同時にデータ伝送することができる。そこで、ＣＰＵから出力された１つ又は複数のデータを、複数のメモリ回路に分けて同時に書き込むストライピングを行うこともでき、ＣＰＵとメモリ回路間のデータ伝送をさらに高速化することができる。
【００４５】
（光インターコネクション回路）
次に、本実施形態に係る波長多重チップ内光インターコネクション回路の要素となる光インターコネクション回路について詳細に説明する。以下では、微小タイル状素子と光導波路からなる光インターコネクション回路を基板１０上に形成した場合について説明しているが、これと同様にして、図１に示す集積回路チップ１０ｄの上において、かかる光インターコネクション回路を形成することもできる。
【００４６】
図２は本実施形態に係る光インターコネクション回路を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。なお、上記実施形態と同一の構成要素には同一符号を付している。
本実施形態に係る光インターコネクション回路は、基板１０の表面に接着された第１微小タイル状素子２１及び第２微小タイル状素子２２と、第１微小タイル状素子２１と第２微小タイル状素子２２を繋ぐように基板１０の表面に形成された光導波路材からなる光導波路３０とからなるものである。光導波路３０をなす光導波路材としては、透明樹脂又はゾルゲルガラスを適用することができる。基板１０としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。
【００４７】
第１微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。第２微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。そして光導波路３０をなす光導波路材は、少なくとも第１微小タイル状素子２１の発光部２１ａと第２微小タイル状素子２２の受光部２２ｂを被うように形成されている。
【００４８】
このような構成により、第１微小タイル状素子２１の発光部２１ａから放射された光は、光導波路３０を伝播し、第２微小タイル状素子２２の受光部２２ｂに到達する。そこで、発光部２１ａの発光動作を制御して光信号を発光部２１ａから放射すると、その光信号が光導波路３０を伝播し、その光信号を受光部２２ｂが検出することができる。
【００４９】
また、第１微小タイル状素子２１から放射された光信号は、光導波路３０を伝播して第２微小タイル状素子２２に入射するとともに、第２微小タイル状素子２２の上を通過する。これにより、１個の第１微小タイル状素子２１から複数個の第２微小タイル状素子２２へ略同時に光信号を送信することができる。ここで、第２微小タイル状素子２２の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図２のように段差を乗り越えて連続的に光導波路３０を形成できる。段差部において連続的に光導波路３０を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路３０をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００５０】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢレーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００５１】
第２微小タイル状素子２２は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００５２】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００５３】
そして、第１微小タイル状素子２１及び第２微小タイル状素子２２は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００５４】
図２においては、第１微小タイル状素子２１と第２微小タイル状素子２２がそれぞれ一つづつ、一本の光導波路３０に結合されているが、第２微小タイル状素子２２の個数は複数個であってもよい。この場合、一つの第１微小タイル状素子２１（発光素子）から送信された光信号は、一本の光導波路３０を伝播して、複数の第２微小タイル状素子２２で同時に検出することができる。これは一対多のバスラインと同じである。
【００５５】
また、第１微小タイル状素子２１と第２微小タイル状素子２２ともに複数個であってもよい。ここで、各第１微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各第２微小タイル状素子２２は、少なくとも１つの第１微小タイル状素子２１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第１微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路３０を同時に伝播して、複数の第２微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。
【００５６】
また、光導波路３０は、図２においては直線状に形成されているが、曲線状に形成する又は複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１０の表面に複数の組の第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成することもできる。
【００５７】
次に、本実施形態に係る光インターコネクション回路の変形例について図３から図６を参照して説明する。本実施形態は、第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍の光導波路３０において、光を散乱する光散乱機構を備えている点が図２に示す構成と異なる。図３は本実施形態に係る光インターコネクション回路の変形例を示す概略側面図である。
【００５８】
本光インターコネクション回路は、光導波路３０をなす光導波路材における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に、光散乱機構３１ａをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構３１ａを備えた光導波路３０は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構３１ａを備えた光導波路３０を形成する。
【００５９】
また、光導波路３０の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。
【００６０】
図４は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構３１ａ’（ドーム状光散乱機構）を覆うように光導波路３０が形成されている。この光散乱機構３１ａ’は、図３に示す光散乱機構３１ａよりも、その大きさ及び形状などが制御しやすいので、光導波路３０と第１微小タイル状素子２１又は第２微小タイル状素子２２との光結合効率の容易な調整が可能となる。
【００６１】
次に、光散乱機構３１ａ’の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板１０の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構３１ａ’を第１微小タイル状素子２１又は第２微小タイル状素子２２の上に形成する。次いで、ドーム状の光散乱機構３１ａ’を覆うように透明樹脂又はゾルゲルガラスで線状の光導波路３０を形成する。
【００６２】
図５は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ｂは、光導波路３０をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構３１ｂも第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に設けられている。ここで、光散乱機構３１ｂをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。
【００６３】
図６は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光散乱機構３１Ｃは、光導波路３０をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路３０において、第２微小タイル状素子２２の受光部２２ｂの近傍について光導波路材の線幅及び高さを小さく絞っている。
【００６４】
光散乱機構３１Ｃを備えた光導波路３０の製造方法について次に説明する。先ず、基板１０の表面の所望位置に第１微小タイル状素子２１及び第２微小タイル状素子２２を接着する。次いで、基板１０の表面全体、並びに第１微小タイル状素子２１及び第２微小タイル状素子２２の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路３０を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第２微小タイル状素子２２の受光部２２ｂの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。
【００６５】
次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図６に示すような受光部２２ｂの近傍で線幅が絞られた形状となる。
【００６６】
上記のように、光導波路３０における第１微小タイル状素子２１の近傍に光散乱機構３１ａ，３１ｂ，３１Ｃを設けることにより、第１微小タイル状素子２１から放射された光信号がその光散乱機構３１ａ，３１ｂ，３１Ｃで散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第２微小タイル状素子２２の近傍に光散乱機構３１ａ，３１ｂ，３１Ｃを設けることで、光導波路３０を伝播してきた光信号が第２微小タイル状素子２２の近傍で散乱され、光信号を第２微小タイル状素子２２に効率よく入射させることができる。
【００６７】
次に、本実施形態に係る光インターコネクション回路のさらなる変形例について図７から図９を参照して説明する。本実施形態は、光導波路３０における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍、又は光導波路３０の端部に、光を反射する光反射機構を備える点が上記実施形態と異なる。図７は、本実施形態に係る光インターコネクション回路の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。
【００６８】
例えば、光導波路３０をなす光導波路材の表面に金属膜を形成することで光反射機構３２ａ，３２ｂを設ける。また、光導波路３０をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構３２ａ，３２ｂを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構３２ａ，３２ｂをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構３２ａ又は光反射機構３２ｂは、光導波路３０の全体に施してもかまわない。
【００６９】
このような構成にすることにより、第１微小タイル状素子２１から放射された光信号が光反射機構３２ａで光導波路３０に沿う方向に反射され、その光信号の一部が光反射機構３２ｂで第２微小タイル状素子２２の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。
【００７０】
図８は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｃは、反射面を有する反射板が光導波路３０の端部に貼り付けられた構成となっている。ここで、光反射機構３２ｃの反射面は、基板１０の表面に対して例えば４５度の角度をもつように設けられている。
【００７１】
また、本光インターコネクション回路では、２本の平行な光導波路３０ａ，３０ｂが設けられている。そして、光反射機構３２ｃは、２本の光導波路３０ａ，３０ｂの一方端に設けら、光導波路３０ａ，３０ｂに共用される１枚の共通反射板となっている。そこで、２つの第１微小タイル状素子２１からそれぞれ放射された光信号は、光反射機構３２ｃによってそれぞれ光導波路３０ａ，３０ｂに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。
なお、図８に示す形態では、２本の光導波路３０ａ，３０ｂに共通の光反射機構３２ｃを設けたが、３本以上の光導波路に共通の光反射機構３２ｃを設けてもよい。
【００７２】
図９は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｄ，３２ｅは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構３２ｄは第１微小タイル状素子２１に被さるように、光反射機構３２ｅは第２微小タイル状素子２２に被さるように、光導波路３０上に設置されている。
【００７３】
ここで、光導波路３０ａと光導波路３０ｂの間隔が比較的大きい場合は、図９に示すように各光導波路３０ａ，３０ｂに別個に光反射機構３２ｅを取り付ける。光導波路３０ａと光導波路３０ｂが接近しておりほぼ平行に配置されている場合は、図９に示すように光導波路３０ａ，３０ｂに共通な光反射機構３２ｄを取り付けてもよい。
【００７４】
上記図３から図９に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。また、上記第１実施形態から本実施形態までの構成を組み合わせて用いることにより、より高機能な波長多重チップ内光インターコネクション回路を実現することができる。
【００７５】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図１０から図１３を参照して説明する。図１０は光導波路３０の製造方法を示す模式側面図である。
【００７６】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１０（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００７７】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１０（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００７８】
図１１は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１１（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００７９】
次いで、図１１（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００８０】
図１２は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００８１】
次いで、図１２（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１２（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００８２】
図１３は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１３（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００８３】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１３（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００８４】
光導波路３０の製造方法は、上記図１０から図１３に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００８５】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１４から図２３を参照して説明する。本実施形態の微小タイル状素子は、エピタキシャルリフトオフ法を基礎とする手法で作製される。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００８６】
＜第１工程＞
図１４は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１４において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００８７】
＜第２工程＞
図１５は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００８８】
＜第３工程＞
図１６は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００８９】
＜第４工程＞
図１７は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００９０】
＜第５工程＞
図１８は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００９１】
＜第６工程＞
図１９は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００９２】
＜第７工程＞
図２０は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体又は集積回路チップ（図１における集積回路チップ１０ｄ）からなり、ＬＳＩ領域１７２（回路ブロック２４０ａ，２４０ｂ，２４０ｃに相当）が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００９３】
＜第８工程＞
図２１は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００９４】
＜第９工程＞
図２２は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００９５】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００９６】
＜第１１工程＞
図２３は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【００９７】
（応用例）
以下、本発明に係る波長多重チップ内光インターコネクション回路の応用例について説明する。
例えば上記実施形態の波長多重チップ内光インターコネクション回路をオプトエレクトロニクス集積回路システムの信号伝送手段として用いる。オプトエレクトロニクス集積回路システムとしては、コンピュータが挙げられる。そして、ＣＰＵをなす回路ブロックを図１における集積回路チップ１０ｄ上に形成し、記憶装置などをなす回路ブロックも集積回路チップ１０ｄ上に形成する。そして、ＣＰＵ又は記憶装置などをなす回路ブロック内での信号処理は電気信号を用いて行うが、回路ブロック相互間などでのデータ伝送路に上記実施形態の波長多重チップ内光インターコネクション回路を適用する。
【００９８】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に小型化及び高性能化することが可能となる。
【００９９】
（電子機器）
上記実施形態の波長多重チップ内光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２４は、携帯電話の一例を示した斜視図である。図２４において、符号１０００は上記の波長多重チップ内光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１００】
図２５は、腕時計型電子機器の一例を示した斜視図である。図２５において、符号１１００は上記の波長多重チップ内光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０１】
図２６は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２６において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の波長多重チップ内光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０２】
図２４から図２６に示す電子機器は、上記実施形態の波長多重チップ内光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の波長多重チップ内光インターコネクション回路を用いることによって、従来のものよりも情報処理速度が速い高機能な電子機器を提供することができる。さらにまた、上記実施形態の波長多重チップ内光インターコネクション回路を用いることによって、小型化することができるとともに、製造コストを従来のものよりも低減できる電子機器を提供することができる。
【０１０３】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る集積回路チップの斜視図である。
【図２】本発明の実施形態に係る回路要素の側面図と平面図である。
【図３】同上の回路要素の変形例を示す側面図である。
【図４】同上の回路要素の変形例を示す側面図である。
【図５】同上の回路要素の変形例を示す側面図である。
【図６】同上の回路要素の変形例を示す側面図と平面図である。
【図７】同上の回路要素の変形例を示す側面図と平面図である。
【図８】同上の回路要素の変形例を示す側面図と平面図である。
【図９】同上の回路要素の変形例を示す側面図と平面図である。
【図１０】本発明の実施形態に係る製造方法を示す模式側面図である。
【図１１】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１２】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１３】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１４】微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１５】同上の製法の第２工程を示す概略断面図である。
【図１６】同上の製法の第３工程を示す概略断面図である。
【図１７】同上の製造方法の第４工程を示す概略断面図である。
【図１８】同上の製造方法の第５工程を示す概略断面図である。
【図１９】同上の製造方法の第６工程を示す概略断面図である。
【図２０】同上の製造方法の第７工程を示す概略断面図である。
【図２１】同上の製造方法の第８工程を示す概略断面図である。
【図２２】同上の製造方法の第９工程を示す概略断面図である。
【図２３】同上の製造方法の第１１工程を示す概略断面図である。
【図２４】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２５】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２６】本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０ｄ…集積回路チップ、２１，２１’…第１微小タイル状素子、２１ａ…発光部、２２，２２’…第２微小タイル状素子、２２ｂ…受光部、３０…光導波路、２３１…メタル配線、２４０ａ，２４０ｂ，２４０ｃ…回路ブロック
【発明の属する技術分野】
本発明は、波長多重チップ内光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
ＬＳＩ（大規模集積回路）は、当初ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のように特定の機能をもつ集積回路として進歩してきたが、ＭＰＵの高速化にともなって高速キャッシュメモリとしてのＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を同一チップ内に取り込むようになった。さらに現在ではフラッシュメモリ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＤＲＡＭなどをワンチップに集積することで高機能な情報処理システムへと進化してきている。
【０００３】
このように異なる機能を持つ集積回路を同一チップ内に形成したＬＳＩは、システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）とよばれている。ＳＯＣでは、異なる機能をもつ集積回路（回路ブロック）はワンチップ上に平面的に形成され各回路ブロック間はグローバル配線とよばれる電気配線で接続される。ＳＯＣの動作速度は、このグローバル配線の信号遅延や消費電力の増大といった問題によって制限される（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
応用物理学会発行の応用物理、第７１巻第９号（２００２） ｐ１０９１−１１０１
【０００５】
この各回路ブロック間の信号伝達を光信号で行うことができれば、電気的グローバル配線で発生する信号遅延や消費電力の増大などの問題を回避でき、ＬＳＩの処理速度を著しく高めることが可能となる。
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、集積回路内に適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる波長多重チップ内光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の波長多重チップ内光インターコネクション回路は、１つの集積回路チップ上に設けられた複数の回路ブロックと、異なる波長の複数の光を前記回路ブロック同士間で伝送する伝送路であって前記集積回路チップ上に設けられた光導波路とを有することを特徴とする。
本発明によれば、１つの集積回路チップ（ＩＣチップ又はＬＳＩチップ）上に設けられた複数の回路ブロック同士間において、光導波路を伝播する光信号（光パルス信号など）を用いて極めて高速にデータ伝送することができる。また、本発明によれば、１つの光導波路を用いて波長が異なる複数の光信号を伝送するので、コンパクトな構成としながら、さらに高速にデータ伝送することができる。そこで、本発明によれば、例えば回路ブロックとしてＣＰＵ及び記憶装置などを構成することで、従来コンピュータシステムのボトルネックとなっていたＣＰＵと記憶装置間の信号伝送速度を飛躍的に向上させることができる。
【００１０】
また、本発明の波長多重チップ内光インターコネクション回路は、前記回路ブロック同士が光学的及び電気的に接続されていることが好ましい。
本発明によれば、回路ブロック間について、光導波路を用いて光学的に接続することができ、メタル配線などを用いて電気的に接続することもできる。そこで比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線などにより電気的に伝送し、高速性を要する信号は光導波路によって高速に伝送することができる。そこで、本発明によれば、簡素でコンパクトな構成でありながら、その構成全体として高速に信号処理することができるシステムを提供することができる。
【００１１】
また、本発明の波長多重チップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記回路ブロックの上面に設けられていることが好ましい。
本発明によれば、例えば回路ブロックの上面に設けた発光素子又は受光素子を光導波路と光学的に接続することができる。そこで本発明によれば、光導波路及び発光素子・受光素子の配置自由度を高めることができ、簡便で製造し易い構成の前記波長多重チップ内光インターコネクション回路を提供することができる。
【００１２】
また、本発明の波長多重チップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記回路ブロックを横切るように該回路ブロック上に設けられていることが好ましい。
本発明によれば、集積回路チップ上において、回路ブロック上であるか否かにかかわらず光導波路を配置することができ、光導波路の経路長を短縮することができる。
【００１３】
また、本発明の波長多重チップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記回路ブロックを迂回するように設けられていることが好ましい。
本発明によれば、集積回路チップ上において、例えば回路ブロック領域と非回路ブロック領域との境界における段差が比較的大きい場合、その回路ブロック領域を迂回するように光導波路を設けることで、その光導波路における光結合効率を高めることができる。
【００１４】
また、本発明の波長多重チップ内光インターコネクション回路は、前記回路ブロックが発光素子又は受光素子が電気的に接続されており、前記発光素子は、所定波長の光を前記光導波路に放射するものであり、前記受光素子は、所定波長の光を前記光導波路から受光するものであることが好ましい。
本発明によれば、回路ブロックの出力信号を発光素子で所定波長の光信号に変換し、光導波路内を伝播させることができる。また、他の回路ブロックは受光素子によって、光導波路を伝播する所定波長の光信号を電気信号に変換して入力することができる。そこで、本発明によれな、発光波長又は受光波長の異なる複数の発光素子又は受光素子を回路ブロックに接続して、回路ブロック間などで波長多重伝送することができる。
【００１５】
また、本発明の波長多重チップ内光インターコネクション回路は、前記発光素子が微小なタイル形状をした第１微小タイル状素子であり、該第１微小タイル状素子は、前記集積回路チップ上に複数設けられており、該複数の第１微小タイル状素子それぞれは、波長の異なる２種類以上の光の内いずれか１つを放射するものであり、前記受光素子は、微小なタイル形状をした第２微小タイル状素子であり、該第２微小タイル状素子は、前記集積回路チップ上に複数設けられており、該複数の第２微小タイル状素子それぞれは波長の異なる２種類以上の光の内いずれか１つを選択的に受光することが好ましい。
本発明によれば、発光素子をなす第１微小タイル状素子と、受光素子を第２微小タイル状素子とを非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることができる。また、第１微小タイル状素子及び第２微小タイル状素子は、集積回路チップ上又は回路ブロック上の所望位置に接着剤などで貼り付けることができる。そこで、本発明によれば、非常にコンパクトな構成でありながら、簡便に製造することができ、従来よりも高速に信号処理することができるシステムを提供することができる。
【００１６】
また、本発明の波長多重チップ内光インターコネクション回路は、前記第１微小タイル状素子又は第２微小タイル状素子が前記回路ブロックの上面に貼り付けられており、該第１微小タイル状素子又は第２微小タイル状素子と該回路ブロックとは、電気的に接続されていることとしてもよい。
このようにすると、回路ブロック上面の所望位置に第１又は第２微小タイル状素子を直接貼り付けるので、回路ブロックにおける電気信号の入出力端と第１又は第２微小タイル素子との間の配線長を短縮することができる。そこで、本発明によれば、さらなる伝送速度を高速化及びコンパクト化をすることができる。
【００１７】
また、本発明の波長多重チップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記第１微小タイル状素子又は第２微小タイル状素子に被さるように設けられていることが好ましい。
本発明によれば、第１微小タイル状素子から放射された光を全て光導波路に入射させることができる。また、光導波路を伝播する光信号を効率よく第２微小タイル状素子が受光することができる。そこで、本発明によれば、簡便で製造し易い構成の波長多重チップ内光インターコネクション回路を提供することができる。
【００１８】
また、本発明の波長多重チップ内光インターコネクション回路は、前記回路ブロックがＣＰＵ、メモリ回路、ＤＳＰ、ＲＦ増幅回路、イメージセンサ及びバイオセンサのうちのいずれかであり、前記光導波路は、データ信号又はクロック信号の伝送路であることが好ましい。
本発明によれば、従来のコンピュータシステムにおいて高速情報処理化のボトルネックとなっていたＣＰＵとメモリ回路間などの信号伝送速度を飛躍的に向上させることができる。また、本発明によれば、従来多数のメタル配線を用いてＣＰＵとメモリ回路間などのバスを形成していた構成を、例えば１本の光導波路と複数の微小タイル状素子に置き換えることができるので、従来よりもコンパクトで高性能なコンピュータシステムを提供することができる。
【００１９】
また、本発明の波長多重チップ内光インターコネクション回路は、前記第１微小タイル状素子又は第２微小タイル状素子が１つの前記回路ブロックに複数設けられており、該複数の第１微小タイル状素子又は第２微小タイル状素子は、発光波長又は受光波長がそれぞれ異なることが好ましい。
本発明によれば、例えば、ある回路ブロックに設けられた複数の第１微小タイル状素子が、波長λ１，λ２，λ３…の光信号を放射するものとすると、その回路ブロックの複数の出力信号（電気信号）を複数種類の光信号として１本の光導波路で伝送することができる。また、他の回路ブロックに設けられた複数の第２微小タイル状素子が、例えばそれぞれ波長λ１，λ２，λ３…の光信号を選択的に受信するものとすることができる。そこで、本発明によれば、回路ブロック同士間、又は回路ブロックと他の回路間などにおいて、波長多重伝送をすることができる。
【００２０】
また、本発明の波長多重チップ内光インターコネクション回路は、前記集積回路チップが基板上に複数実装されており、該複数の集積回路チップ同士は、発光機能又は受光機能を備えた微小タイル状素子と基板上に設けられた光導波路とを少なくとも介して光学的に接続されていることが好ましい。
本発明によれば、前記波長多重チップ内光インターコネクション回路を備えた集積回路チップを基板上に複数設け、各集積回路チップ間についても波長多重伝送することができる。そこで、本発明によれば、複数の集積回路チップからなる大規模なコンピュータシステム又は液晶表示装置などの電気光学装置を、コンパクトに構成でき、高速動作させることができる。
【００２１】
また、本発明の波長多重チップ内光インターコネクション回路は、前記集積回路チップが基板上に複数実装されており、該集積回路チップ同士が密着しており、該集積回路チップ同士は、光学的又は電気的に接続されていることが好ましい。
本発明によれば、チップ内で波長多重伝送可能な集積回路チップ同士を密着させて基板上に実装することで、該集積回路チップ間を簡便に光学的又は電気的に接続することができる。そこで、本発明によれば、各集積回路チップ内だけでなく、集積回路チップ同士間での信号伝送についても、波長多重伝送することができ、複数の集積回路チップからなるシステムをさらに高速動作化及びコンパクト化することができる。
【００２２】
本発明の電気光学装置は、前記波長多重チップ内光インターコネクション回路を備えたことを特徴とする。
本発明によれば、液晶表示装置、エレクトロルミネッセンスパネル及びプラズマディスプレイパネルなどの電気光学装置において、映像信号から走査信号及びデータ信号など生成するタイミングコントロール回路及びドライバ回路などを前記波長多重チップ内光インターコネクション回路で構成することができる。またタイミングコントロール回路及びドライバ回路などそれぞれ前記回路ブロックで構成し、１つの集積回路チップで、タイミングコントロール回路と複数の各種ドライバ回路とを構成することもできる。そこで、本発明によれば、電気光学装置についてコンパクト化しながら画面の大型化及び高品位化を実現することができる。
【００２３】
本発明の電子機器は、前記波長多重チップ内光インターコネクション回路を備えたことを特徴とする。
本発明によれば、ＣＰＵ及びメモリ回路など処理装置を前記波長多重チップ内光インターコネクション回路で構成したモジュールを備える電子機器とすることで、従来よりも高速に信号処理することができ、かつコンパクトで高性能な電子機器を安価に提供することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態に係る波長多重チップ内光インターコネクション回路について図面を参照して説明する。
（第１実施形態）
本実施形態は、１つの集積回路チップ（ＩＣチップ、ＬＳＩチップなど）上に設けられた複数の回路ブロックを光導波路などで光学的に接続するものである。そして、１つの光導波路に複数の波長の光を通すことで、光信号による独立した並列伝送を行うものである。図１は本発明の第１実施形態に係る波長多重チップ内光インターコネクション回路を示す斜視図である。
【００２５】
１つの集積回路チップ１０ｄ上には、３つの回路ブロック（コアとも呼ばれる）２４０ａ，２４０ｂ，２４０ｃが形成されている。集積回路チップ１０ｄは半導体チップからなる。なお、集積回路チップ１０ｄ上に形成される回路ブロックの数は、３つに限定されるものではなく、２つ以上であればよい。また集積回路チップ１０ｄ上には、回路ブロック以外の回路又は電子素子（例えば画素をなすもの）などが形成されていてもよい。
【００２６】
回路ブロック２４０ａ，２４０ｂ，２４０ｃは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。例えば回路ブロック２４０ａがＣＰＵを構成し、回路ブロック２４０ｂが第１メモリ回路を構成し、回路ブロック２４０ｃが第２メモリ回路を構成するものとする。なお、回路ブロック２４０ａ，２４０ｂ，２４０ｃは、バイポーラ集積回路、ＭＯＳ集積回路、ＣＭＯＳ集積回路又はＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）集積回路などとして集積回路チップ１０ｄ上に形成することができる。
各回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士は、複数のメタル配線２３１によって電気的に接続されている。
【００２７】
回路ブロック２４０ａの上面には、発光素子を備える第１微小タイル状素子２１，２１’が貼り付けられている。その第１微小タイル状素子２１，２１’は、回路ブロック２４０ａと電気的に接続されている。回路ブロック２４０ｂの上面には、受光素子を備える第２微小タイル状素子２２，２２’が貼り付けられている。その第２微小タイル状素子２２，２２’は、回路ブロック２４０ｂと電気的に接続されている。また、回路ブロック２４０ｃの上面にも、受光素子を備える第２微小タイル状素子２２，２２’が貼り付けられている。その第２微小タイル状素子２２，２２’は、回路ブロック２４０ｃと電気的に接続されている。
【００２８】
第１及び第２微小タイル状素子２１，２１’，２２，２２’は微小なタイル形状の素子である。発光機能を有する第１微小タイル状素子２１，２１’は、例えば面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザ又はＬＥＤなどを備えるものとする。受光機能を有する第２微小タイル状素子２２，２２’は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。そして第１及び第２微小タイル状素子２１，２１’，２２，２２’は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものであって、集積回路チップ１０ｄの表面に接着剤などで貼り付けられたものとする。第１及び第２微小タイル状素子２１，２１’，２２，２２’の製造方法及び実装方法については後で詳細に説明する。
【００２９】
ここで、第１微小タイル状素子２１は波長λ１の光を選択的に放射し、第１微小タイル状素子２１’は波長λ２の光を選択的に放射するものとする。一方、第２微小タイル状素子２２は波長λ１の光を選択的に受光し、第２微小タイル状素子２２’は波長λ２の光を選択的に受光するものとする。
【００３０】
集積回路チップ１０ｄ上には、光導波路３０も形成されている。光導波路３０は、集積回路チップ１０ｄの上面、回路ブロック２４０ａ，２４０ｂ，２４０ｃの上面及びメタル配線２３１の上面に渡って棒状に形成された光導波路材からなるものである。この光導波路材の厚み（高さ）は、集積回路チップ１０ｄ表面と回路ブロック２４０ａ，２４０ｂ，２４０ｃ又は微小タイル状素子並びにメタル配線２３１とがなす段差よりも十分大きな値とすることが好ましい。これは、光導波路３０における光結合効率を高めるためである。
光導波路３０は、図１に示すような直線状に限定されるものではなく、曲げや分岐を設けたり、あるいはループ状に形成することもできる。
【００３１】
光導波路材としては、透明樹脂又はゾルゲルガラスなどを適用することができる。また、光導波路３０をなす光導波路材は、各微小タイル状素子を被うように形成されている。したがって、第１及び第２微小タイル状素子２１，２１’，２２，２２’は、光導波路３０によって光学的に接続されている。すなわち第１微小タイル状素子２１，２１’から放射された光（波長λ１，λ２）は全て光導波路３０に入射しその光導波路３０を伝播する。また、第２微小タイル状素子２２は光導波路３０を伝播する光のうち波長λ１の光を選択的に検出し、第２微小タイル状素子２２’は光導波路３０を伝播する光のうち波長λ２の光を選択的に検出する。
さらに、光導波路３０をなす光導波路材の表面には、外乱光の入射を防ぐための光吸収膜又は光反射膜を形成してもよい。
【００３２】
このような構成により、例えばＣＰＵをなす回路ブロック２４０ａから出力された第１信号（データ）は、回路ブロック２４０ａ上の第１微小タイル状素子２１により波長λ１の光パルス信号に変換される。また、回路ブロック２４０ａから出力された第２信号（データ）は、回路ブロック２４０ａ上の第１微小タイル状素子２１’により波長λ２の光パルス信号に変換される。
【００３３】
これらの波長λ１，λ２の光パルス信号は、光導波路３０に入射し、その光導波路３０内を伝播する。すると、波長λ１の光パルス信号は、回路ブロック２４０ｂ，２４０ｃそれぞれの第２微小タイル状素子２２で電気信号に変換され、第１信号として回路ブロック２４０ｂ，２４０ｃそれぞれに入力される。また、波長λ２の光パルス信号は、回路ブロック２４０ｂ，２４０ｃそれぞれの第２微小タイル状素子２２’で電気信号に変換され、第２信号として回路ブロック２４０ｂ，２４０ｃそれぞれに入力される。
【００３４】
これらにより、本実施形態によれば、発光機能又は受光機能を備えるとともに波長選択性を備える第１及び第２微小タイル状素子２１，２１’，２２，２２’と光導波路３０を用いて、集積回路チップ１０ｄ上の各回路ブロック２４０ａ，２４０ｂ，２４０ｃ間において、複数の信号（第１信号、第２信号）をそれぞれ独立して、同時に並列伝送することができる。すなわち本実施形態によれば、集積回路チップ１０ｄ上の各回路ブロック２４０ａ，２４０ｂ，２４０ｃ間において、波長多重伝送することができ、極めて高速にデータ伝送することができる。
【００３５】
光導波路３０を伝播させる信号はデータに限らずクロック信号としてもよい。例えば、回路ブロック２４０ａの第１微小タイル状素子２１から第１クロック信号が放射され、回路ブロック２４０ｂの第２微小タイル状素子２１’から第２クロック信号が放射されるものとする。第１クロック信号は、光導波路３０を伝播し、他の回路ブロック２４０ｂ，２４０ｃの第２微小タイル状素子２２に検出され、その回路ブロック２４０ｂ，２４０ｃに入力される。また、第２クロック信号は、光導波路３０を伝播し、他の回路ブロック２４０ｂ，２４０ｃの第２微小タイル状素子２２’に検出され、その回路ブロック２４０ｂ，２４０ｃに入力される。このような構成とすることにより、従来よりも周波数の高い複数種類のクロック信号を、１本の光導波路３０を用いて配信することができ、複数の回路ブロック２４０ａ，２４０ｂ，２４０ｃを高速動作させることができる。
【００３６】
また、本実施形態においては、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ上に貼り付けた第１及び第２微小タイル状素子２１，２１’，２２，２２’で電気信号を光信号に変換するので、非常にコンパクトな光信号伝送手段を簡便に製造することができる。
【００３７】
また、本実施形態においては、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ相互間は、メタル配線２３１により電気的に接続されている。そこで、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線２３１を介して伝送することができる。
【００３８】
また、本実施形態においては、光導波路３０が回路ブロック２４０ｂを横切るように設けられている。そこで光導波路３０の経路長を短縮することができる。光導波路３０は、集積回路チップ１０ｄ上において、回路ブロック２４０ａ，２４０ｂ，２４０ｃの上面であるか否かにかかわらず形成することができる。
【００３９】
光導波路３０は、回路ブロック２４０ａ，２４０ｂ，２４０ｃを迂回するように集積回路チップ１０ｄの表面に設けてもよい。このようにすると、集積回路チップ１０ｄ表面において、回路ブロック２４０ａ，２４０ｂ，２４０ｃの領域表面と他の領域表面との段差が大きい場合でも、光導波路３０が平らな面に設けられるので、光信号伝送過程での光結合効率を高めることができる。
【００４０】
図１に示す実施形態では、回路ブロック２４０ａに発光機能を備える第１微小タイル状素子２１，２１’を設け、回路ブロック２４０ｂ，２４０ｃに受光機能を備える第２微小タイル状素子２２，２２’設けているが、各回路ブロック２４０ａ，２４０ｂ，２４０ｃそれぞれに第１微小タイル状素子２１，２１’及び第２微小タイル状素子２２，２２’を設けてもよい。このようにすることにより、回路ブロック２４０ａ，２４０ｂ，２４０ｃ相互間で、双方向に波長多重伝送することができる。
【００４１】
また、図１に示す実施形態では、各回路ブロック２４０ａ，２４０ｂ，２４０ｃが１本の光導波路３０で接続されているが、複数本の光導波路３０とこれに接続された複数の第１及び第２微小タイル状素子２１，２１’，２２，２２’とで各回路ブロック２４０ａ，２４０ｂ，２４０ｃを接続してもよい。また、図１に示す実施形態では、全ての回路ブロック２４０ａ，２４０ｂ，２４０ｃが光導波路３０で接続されているが、一部の回路ブロック間（例えば回路ブロック２４０ａと回路ブロック２４０ｂ間）のみを光導波路３０で接続してもよい。
【００４２】
図１に示す集積回路チップ１０ｄは所望基板上に実装されることとなるが、この実装はフリップチップ実装することが好ましい。このようにすることにより、簡便にかつコンパクトに高性能な情報処理システムを構築することができる。さらに、図１に示す集積回路チップ１０ｄを所望の基板上に複数実装してもよい。この場合、各集積回路チップ１０ｄ同士の側面を密着させて基板上に配置することが好ましい。各集積回路チップ１０ｄは、フリップチップ実装することにより簡便に密着させて実装することができる。
【００４３】
また、このように実装することで、各集積回路チップ１０ｄの表面又は裏面同士が面一に接合して１枚平面を形成し、その平面上に上記光導波路３０を容易に設けることができる。そこで、各集積回路チップ１０ｄ同士を上記光導波路３０と第１及び第２微小タイル状素子２１，２１’，２２，２２’とで接続することも容易に行える。したがって、複数の集積回路チップ１０ｄからなる大規模なコンピュータシステムなどを、簡便に、コンパクト化及び高性能化することができる。
【００４４】
また、本実施形態において、例えば回路ブロック２４０ａがＣＰＵを構成し、回路ブロック２４０ｂが第１メモリ回路を構成し、回路ブロック２４０ｃが第２メモリ回路を構成するものとする。すると、ＣＰＵから複数のメモリ回路に対して同時にデータ伝送することができる。そこで、ＣＰＵから出力された１つ又は複数のデータを、複数のメモリ回路に分けて同時に書き込むストライピングを行うこともでき、ＣＰＵとメモリ回路間のデータ伝送をさらに高速化することができる。
【００４５】
（光インターコネクション回路）
次に、本実施形態に係る波長多重チップ内光インターコネクション回路の要素となる光インターコネクション回路について詳細に説明する。以下では、微小タイル状素子と光導波路からなる光インターコネクション回路を基板１０上に形成した場合について説明しているが、これと同様にして、図１に示す集積回路チップ１０ｄの上において、かかる光インターコネクション回路を形成することもできる。
【００４６】
図２は本実施形態に係る光インターコネクション回路を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。なお、上記実施形態と同一の構成要素には同一符号を付している。
本実施形態に係る光インターコネクション回路は、基板１０の表面に接着された第１微小タイル状素子２１及び第２微小タイル状素子２２と、第１微小タイル状素子２１と第２微小タイル状素子２２を繋ぐように基板１０の表面に形成された光導波路材からなる光導波路３０とからなるものである。光導波路３０をなす光導波路材としては、透明樹脂又はゾルゲルガラスを適用することができる。基板１０としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。
【００４７】
第１微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。第２微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。そして光導波路３０をなす光導波路材は、少なくとも第１微小タイル状素子２１の発光部２１ａと第２微小タイル状素子２２の受光部２２ｂを被うように形成されている。
【００４８】
このような構成により、第１微小タイル状素子２１の発光部２１ａから放射された光は、光導波路３０を伝播し、第２微小タイル状素子２２の受光部２２ｂに到達する。そこで、発光部２１ａの発光動作を制御して光信号を発光部２１ａから放射すると、その光信号が光導波路３０を伝播し、その光信号を受光部２２ｂが検出することができる。
【００４９】
また、第１微小タイル状素子２１から放射された光信号は、光導波路３０を伝播して第２微小タイル状素子２２に入射するとともに、第２微小タイル状素子２２の上を通過する。これにより、１個の第１微小タイル状素子２１から複数個の第２微小タイル状素子２２へ略同時に光信号を送信することができる。ここで、第２微小タイル状素子２２の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図２のように段差を乗り越えて連続的に光導波路３０を形成できる。段差部において連続的に光導波路３０を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路３０をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００５０】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢレーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００５１】
第２微小タイル状素子２２は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００５２】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００５３】
そして、第１微小タイル状素子２１及び第２微小タイル状素子２２は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００５４】
図２においては、第１微小タイル状素子２１と第２微小タイル状素子２２がそれぞれ一つづつ、一本の光導波路３０に結合されているが、第２微小タイル状素子２２の個数は複数個であってもよい。この場合、一つの第１微小タイル状素子２１（発光素子）から送信された光信号は、一本の光導波路３０を伝播して、複数の第２微小タイル状素子２２で同時に検出することができる。これは一対多のバスラインと同じである。
【００５５】
また、第１微小タイル状素子２１と第２微小タイル状素子２２ともに複数個であってもよい。ここで、各第１微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各第２微小タイル状素子２２は、少なくとも１つの第１微小タイル状素子２１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第１微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路３０を同時に伝播して、複数の第２微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。
【００５６】
また、光導波路３０は、図２においては直線状に形成されているが、曲線状に形成する又は複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１０の表面に複数の組の第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成することもできる。
【００５７】
次に、本実施形態に係る光インターコネクション回路の変形例について図３から図６を参照して説明する。本実施形態は、第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍の光導波路３０において、光を散乱する光散乱機構を備えている点が図２に示す構成と異なる。図３は本実施形態に係る光インターコネクション回路の変形例を示す概略側面図である。
【００５８】
本光インターコネクション回路は、光導波路３０をなす光導波路材における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に、光散乱機構３１ａをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構３１ａを備えた光導波路３０は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構３１ａを備えた光導波路３０を形成する。
【００５９】
また、光導波路３０の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。
【００６０】
図４は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構３１ａ’（ドーム状光散乱機構）を覆うように光導波路３０が形成されている。この光散乱機構３１ａ’は、図３に示す光散乱機構３１ａよりも、その大きさ及び形状などが制御しやすいので、光導波路３０と第１微小タイル状素子２１又は第２微小タイル状素子２２との光結合効率の容易な調整が可能となる。
【００６１】
次に、光散乱機構３１ａ’の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板１０の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構３１ａ’を第１微小タイル状素子２１又は第２微小タイル状素子２２の上に形成する。次いで、ドーム状の光散乱機構３１ａ’を覆うように透明樹脂又はゾルゲルガラスで線状の光導波路３０を形成する。
【００６２】
図５は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ｂは、光導波路３０をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構３１ｂも第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に設けられている。ここで、光散乱機構３１ｂをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。
【００６３】
図６は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光散乱機構３１Ｃは、光導波路３０をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路３０において、第２微小タイル状素子２２の受光部２２ｂの近傍について光導波路材の線幅及び高さを小さく絞っている。
【００６４】
光散乱機構３１Ｃを備えた光導波路３０の製造方法について次に説明する。先ず、基板１０の表面の所望位置に第１微小タイル状素子２１及び第２微小タイル状素子２２を接着する。次いで、基板１０の表面全体、並びに第１微小タイル状素子２１及び第２微小タイル状素子２２の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路３０を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第２微小タイル状素子２２の受光部２２ｂの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。
【００６５】
次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図６に示すような受光部２２ｂの近傍で線幅が絞られた形状となる。
【００６６】
上記のように、光導波路３０における第１微小タイル状素子２１の近傍に光散乱機構３１ａ，３１ｂ，３１Ｃを設けることにより、第１微小タイル状素子２１から放射された光信号がその光散乱機構３１ａ，３１ｂ，３１Ｃで散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第２微小タイル状素子２２の近傍に光散乱機構３１ａ，３１ｂ，３１Ｃを設けることで、光導波路３０を伝播してきた光信号が第２微小タイル状素子２２の近傍で散乱され、光信号を第２微小タイル状素子２２に効率よく入射させることができる。
【００６７】
次に、本実施形態に係る光インターコネクション回路のさらなる変形例について図７から図９を参照して説明する。本実施形態は、光導波路３０における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍、又は光導波路３０の端部に、光を反射する光反射機構を備える点が上記実施形態と異なる。図７は、本実施形態に係る光インターコネクション回路の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。
【００６８】
例えば、光導波路３０をなす光導波路材の表面に金属膜を形成することで光反射機構３２ａ，３２ｂを設ける。また、光導波路３０をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構３２ａ，３２ｂを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構３２ａ，３２ｂをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構３２ａ又は光反射機構３２ｂは、光導波路３０の全体に施してもかまわない。
【００６９】
このような構成にすることにより、第１微小タイル状素子２１から放射された光信号が光反射機構３２ａで光導波路３０に沿う方向に反射され、その光信号の一部が光反射機構３２ｂで第２微小タイル状素子２２の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。
【００７０】
図８は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｃは、反射面を有する反射板が光導波路３０の端部に貼り付けられた構成となっている。ここで、光反射機構３２ｃの反射面は、基板１０の表面に対して例えば４５度の角度をもつように設けられている。
【００７１】
また、本光インターコネクション回路では、２本の平行な光導波路３０ａ，３０ｂが設けられている。そして、光反射機構３２ｃは、２本の光導波路３０ａ，３０ｂの一方端に設けら、光導波路３０ａ，３０ｂに共用される１枚の共通反射板となっている。そこで、２つの第１微小タイル状素子２１からそれぞれ放射された光信号は、光反射機構３２ｃによってそれぞれ光導波路３０ａ，３０ｂに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。
なお、図８に示す形態では、２本の光導波路３０ａ，３０ｂに共通の光反射機構３２ｃを設けたが、３本以上の光導波路に共通の光反射機構３２ｃを設けてもよい。
【００７２】
図９は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｄ，３２ｅは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構３２ｄは第１微小タイル状素子２１に被さるように、光反射機構３２ｅは第２微小タイル状素子２２に被さるように、光導波路３０上に設置されている。
【００７３】
ここで、光導波路３０ａと光導波路３０ｂの間隔が比較的大きい場合は、図９に示すように各光導波路３０ａ，３０ｂに別個に光反射機構３２ｅを取り付ける。光導波路３０ａと光導波路３０ｂが接近しておりほぼ平行に配置されている場合は、図９に示すように光導波路３０ａ，３０ｂに共通な光反射機構３２ｄを取り付けてもよい。
【００７４】
上記図３から図９に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。また、上記第１実施形態から本実施形態までの構成を組み合わせて用いることにより、より高機能な波長多重チップ内光インターコネクション回路を実現することができる。
【００７５】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図１０から図１３を参照して説明する。図１０は光導波路３０の製造方法を示す模式側面図である。
【００７６】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１０（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００７７】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１０（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００７８】
図１１は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１１（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００７９】
次いで、図１１（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００８０】
図１２は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００８１】
次いで、図１２（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１２（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００８２】
図１３は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１３（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００８３】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１３（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００８４】
光導波路３０の製造方法は、上記図１０から図１３に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００８５】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１４から図２３を参照して説明する。本実施形態の微小タイル状素子は、エピタキシャルリフトオフ法を基礎とする手法で作製される。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００８６】
＜第１工程＞
図１４は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１４において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００８７】
＜第２工程＞
図１５は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００８８】
＜第３工程＞
図１６は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００８９】
＜第４工程＞
図１７は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００９０】
＜第５工程＞
図１８は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００９１】
＜第６工程＞
図１９は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００９２】
＜第７工程＞
図２０は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体又は集積回路チップ（図１における集積回路チップ１０ｄ）からなり、ＬＳＩ領域１７２（回路ブロック２４０ａ，２４０ｂ，２４０ｃに相当）が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００９３】
＜第８工程＞
図２１は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００９４】
＜第９工程＞
図２２は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００９５】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００９６】
＜第１１工程＞
図２３は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【００９７】
（応用例）
以下、本発明に係る波長多重チップ内光インターコネクション回路の応用例について説明する。
例えば上記実施形態の波長多重チップ内光インターコネクション回路をオプトエレクトロニクス集積回路システムの信号伝送手段として用いる。オプトエレクトロニクス集積回路システムとしては、コンピュータが挙げられる。そして、ＣＰＵをなす回路ブロックを図１における集積回路チップ１０ｄ上に形成し、記憶装置などをなす回路ブロックも集積回路チップ１０ｄ上に形成する。そして、ＣＰＵ又は記憶装置などをなす回路ブロック内での信号処理は電気信号を用いて行うが、回路ブロック相互間などでのデータ伝送路に上記実施形態の波長多重チップ内光インターコネクション回路を適用する。
【００９８】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に小型化及び高性能化することが可能となる。
【００９９】
（電子機器）
上記実施形態の波長多重チップ内光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２４は、携帯電話の一例を示した斜視図である。図２４において、符号１０００は上記の波長多重チップ内光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１００】
図２５は、腕時計型電子機器の一例を示した斜視図である。図２５において、符号１１００は上記の波長多重チップ内光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０１】
図２６は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２６において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の波長多重チップ内光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０２】
図２４から図２６に示す電子機器は、上記実施形態の波長多重チップ内光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の波長多重チップ内光インターコネクション回路を用いることによって、従来のものよりも情報処理速度が速い高機能な電子機器を提供することができる。さらにまた、上記実施形態の波長多重チップ内光インターコネクション回路を用いることによって、小型化することができるとともに、製造コストを従来のものよりも低減できる電子機器を提供することができる。
【０１０３】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る集積回路チップの斜視図である。
【図２】本発明の実施形態に係る回路要素の側面図と平面図である。
【図３】同上の回路要素の変形例を示す側面図である。
【図４】同上の回路要素の変形例を示す側面図である。
【図５】同上の回路要素の変形例を示す側面図である。
【図６】同上の回路要素の変形例を示す側面図と平面図である。
【図７】同上の回路要素の変形例を示す側面図と平面図である。
【図８】同上の回路要素の変形例を示す側面図と平面図である。
【図９】同上の回路要素の変形例を示す側面図と平面図である。
【図１０】本発明の実施形態に係る製造方法を示す模式側面図である。
【図１１】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１２】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１３】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１４】微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１５】同上の製法の第２工程を示す概略断面図である。
【図１６】同上の製法の第３工程を示す概略断面図である。
【図１７】同上の製造方法の第４工程を示す概略断面図である。
【図１８】同上の製造方法の第５工程を示す概略断面図である。
【図１９】同上の製造方法の第６工程を示す概略断面図である。
【図２０】同上の製造方法の第７工程を示す概略断面図である。
【図２１】同上の製造方法の第８工程を示す概略断面図である。
【図２２】同上の製造方法の第９工程を示す概略断面図である。
【図２３】同上の製造方法の第１１工程を示す概略断面図である。
【図２４】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２５】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２６】本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０ｄ…集積回路チップ、２１，２１’…第１微小タイル状素子、２１ａ…発光部、２２，２２’…第２微小タイル状素子、２２ｂ…受光部、３０…光導波路、２３１…メタル配線、２４０ａ，２４０ｂ，２４０ｃ…回路ブロック
Claims (14)
- １つの集積回路チップ上に設けられた複数の回路ブロックと、
異なる波長の複数の光を前記回路ブロック同士間で伝送する伝送路であって前記集積回路チップ上に設けられた光導波路とを有することを特徴とする波長多重チップ内光インターコネクション回路。 - 前記回路ブロック同士は、光学的及び電気的に接続されていることを特徴とする請求項１記載の波長多重チップ内光インターコネクション回路。
- 前記光導波路の少なくとも一部は、前記回路ブロックの上面に設けられていることを特徴とする請求項１又は２記載の波長多重チップ内光インターコネクション回路。
- 前記光導波路の少なくとも一部は、前記回路ブロックを横切るように該回路ブロック上に設けられていることを特徴とする請求項１乃至３のいずれか一項に記載の波長多重チップ内光インターコネクション回路。
- 前記光導波路の少なくとも一部は、前記回路ブロックを迂回するように設けられていることを特徴とする請求項１乃至４のいずれか一項に記載の波長多重チップ内光インターコネクション回路。
- 前記回路ブロックは、発光素子又は受光素子が電気的に接続されており、
前記発光素子は、所定波長の光を前記光導波路に放射するものであり、
前記受光素子は、所定波長の光を前記光導波路から受光するものであることを特徴とする請求項１乃至５のいずれか一項に記載の波長多重チップ内光インターコネクション回路。 - 前記発光素子は、微小なタイル形状をした第１微小タイル状素子であり、
該第１微小タイル状素子は、前記集積回路チップ上に複数設けられており、
該複数の第１微小タイル状素子それぞれは、波長の異なる２種類以上の光の内いずれか１つを放射するものであり、
前記受光素子は、微小なタイル形状をした第２微小タイル状素子であり、
該第２微小タイル状素子は、前記集積回路チップ上に複数設けられており、
該複数の第２微小タイル状素子それぞれは、波長の異なる２種類以上の光の内いずれか１つを選択的に受光することを特徴とする請求項６記載の波長多重チップ内光インターコネクション回路。 - 前記光導波路の少なくとも一部は、前記第１微小タイル状素子又は第２微小タイル状素子に被さるように設けられていることを特徴とする請求項７記載の波長多重チップ内光インターコネクション回路。
- 前記回路ブロックは、ＣＰＵ、メモリ回路、ＤＳＰ、ＲＦ増幅回路、イメージセンサ及びバイオセンサのうちのいずれかであり、
前記光導波路は、データ信号又はクロック信号の伝送路であることを特徴とする請求項１乃至８のいずれか一項に記載の波長多重チップ内光インターコネクション回路。 - 前記第１微小タイル状素子又は第２微小タイル状素子は、１つの前記回路ブロックに複数設けられており、
該複数の第１微小タイル状素子又は第２微小タイル状素子は、発光波長又は受光波長がそれぞれ異なることを特徴とする請求項７乃至９のいずれか一項に記載の波長多重チップ内光インターコネクション回路。 - 前記集積回路チップは、基板上に複数実装されており、
該複数の集積回路チップ同士は、発光機能又は受光機能を備えた微小タイル状素子と基板上に設けられた光導波路とを少なくとも介して光学的に接続されていることを特徴とする請求項１乃至１０のいずれか一項に記載の波長多重チップ内光インターコネクション回路。 - 前記集積回路チップは、基板上に複数実装されており、
該集積回路チップ同士が密着しており、
該集積回路チップ同士は、光学的又は電気的に接続されていることを特徴とする請求項１乃至１１のいずれか一項に記載の波長多重チップ内光インターコネクション回路。 - 請求項１乃至１２のいずれか一項に記載の波長多重チップ内光インターコネクション回路を備えたことを特徴とする電気光学装置。
- 請求項１乃至１２のいずれか一項に記載の波長多重チップ内光インターコネクション回路を備えたことを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355348A JP2004191392A (ja) | 2002-12-06 | 2002-12-06 | 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 |
| US10/722,431 US7251385B2 (en) | 2002-12-06 | 2003-11-28 | Wavelength multiplexing on-chip optical interconnection circuit, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355348A JP2004191392A (ja) | 2002-12-06 | 2002-12-06 | 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004191392A true JP2004191392A (ja) | 2004-07-08 |
Family
ID=32708077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002355348A Withdrawn JP2004191392A (ja) | 2002-12-06 | 2002-12-06 | 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7251385B2 (ja) |
| JP (1) | JP2004191392A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151313B2 (en) | 2003-09-11 | 2006-12-19 | Seiko Epson Corporation | Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment |
| JP2007164110A (ja) * | 2005-12-19 | 2007-06-28 | National Institute Of Advanced Industrial & Technology | 光ｉ／ｏ部作製方法および光集積回路 |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3952923B2 (ja) * | 2002-10-01 | 2007-08-01 | セイコーエプソン株式会社 | 光インターコネクション回路の製造方法 |
| JP2004191390A (ja) * | 2002-12-06 | 2004-07-08 | Seiko Epson Corp | チップ内光インターコネクション回路、電気光学装置および電子機器 |
| JP2006053662A (ja) * | 2004-08-10 | 2006-02-23 | Matsushita Electric Ind Co Ltd | 多重プロセッサ |
| US20060035173A1 (en) * | 2004-08-13 | 2006-02-16 | Mark Davidson | Patterning thin metal films by dry reactive ion etching |
| US7791290B2 (en) | 2005-09-30 | 2010-09-07 | Virgin Islands Microsystems, Inc. | Ultra-small resonating charged particle beam modulator |
| US7586097B2 (en) | 2006-01-05 | 2009-09-08 | Virgin Islands Microsystems, Inc. | Switching micro-resonant structures using at least one director |
| US7626179B2 (en) | 2005-09-30 | 2009-12-01 | Virgin Island Microsystems, Inc. | Electron beam induced resonance |
| FR2885735B1 (fr) * | 2005-05-10 | 2007-08-03 | St Microelectronics Sa | Circuit integre guide d'ondes |
| WO2007064358A2 (en) * | 2005-09-30 | 2007-06-07 | Virgin Islands Microsystems, Inc. | Structures and methods for coupling energy from an electromagnetic wave |
| US7579609B2 (en) * | 2005-12-14 | 2009-08-25 | Virgin Islands Microsystems, Inc. | Coupling light of light emitting resonator to waveguide |
| US7470920B2 (en) * | 2006-01-05 | 2008-12-30 | Virgin Islands Microsystems, Inc. | Resonant structure-based display |
| US20070152781A1 (en) * | 2006-01-05 | 2007-07-05 | Virgin Islands Microsystems, Inc. | Switching micro-resonant structures by modulating a beam of charged particles |
| US7282776B2 (en) | 2006-02-09 | 2007-10-16 | Virgin Islands Microsystems, Inc. | Method and structure for coupling two microcircuits |
| US20070200071A1 (en) * | 2006-02-28 | 2007-08-30 | Virgin Islands Microsystems, Inc. | Coupling output from a micro resonator to a plasmon transmission line |
| US7443358B2 (en) * | 2006-02-28 | 2008-10-28 | Virgin Island Microsystems, Inc. | Integrated filter in antenna-based detector |
| US7492868B2 (en) * | 2006-04-26 | 2009-02-17 | Virgin Islands Microsystems, Inc. | Source of x-rays |
| US7876793B2 (en) | 2006-04-26 | 2011-01-25 | Virgin Islands Microsystems, Inc. | Micro free electron laser (FEL) |
| US7646991B2 (en) | 2006-04-26 | 2010-01-12 | Virgin Island Microsystems, Inc. | Selectable frequency EMR emitter |
| US7728702B2 (en) | 2006-05-05 | 2010-06-01 | Virgin Islands Microsystems, Inc. | Shielding of integrated circuit package with high-permeability magnetic material |
| US7741934B2 (en) | 2006-05-05 | 2010-06-22 | Virgin Islands Microsystems, Inc. | Coupling a signal through a window |
| US20070258720A1 (en) * | 2006-05-05 | 2007-11-08 | Virgin Islands Microsystems, Inc. | Inter-chip optical communication |
| US8188431B2 (en) | 2006-05-05 | 2012-05-29 | Jonathan Gorrell | Integration of vacuum microelectronic device with integrated circuit |
| US7476907B2 (en) * | 2006-05-05 | 2009-01-13 | Virgin Island Microsystems, Inc. | Plated multi-faceted reflector |
| US7342441B2 (en) * | 2006-05-05 | 2008-03-11 | Virgin Islands Microsystems, Inc. | Heterodyne receiver array using resonant structures |
| US7359589B2 (en) * | 2006-05-05 | 2008-04-15 | Virgin Islands Microsystems, Inc. | Coupling electromagnetic wave through microcircuit |
| US7656094B2 (en) | 2006-05-05 | 2010-02-02 | Virgin Islands Microsystems, Inc. | Electron accelerator for ultra-small resonant structures |
| US7732786B2 (en) | 2006-05-05 | 2010-06-08 | Virgin Islands Microsystems, Inc. | Coupling energy in a plasmon wave to an electron beam |
| US20070258492A1 (en) * | 2006-05-05 | 2007-11-08 | Virgin Islands Microsystems, Inc. | Light-emitting resonant structure driving raman laser |
| US7723698B2 (en) * | 2006-05-05 | 2010-05-25 | Virgin Islands Microsystems, Inc. | Top metal layer shield for ultra-small resonant structures |
| US20070258675A1 (en) * | 2006-05-05 | 2007-11-08 | Virgin Islands Microsystems, Inc. | Multiplexed optical communication between chips on a multi-chip module |
| US7443577B2 (en) * | 2006-05-05 | 2008-10-28 | Virgin Islands Microsystems, Inc. | Reflecting filtering cover |
| US7718977B2 (en) | 2006-05-05 | 2010-05-18 | Virgin Island Microsystems, Inc. | Stray charged particle removal device |
| US7986113B2 (en) | 2006-05-05 | 2011-07-26 | Virgin Islands Microsystems, Inc. | Selectable frequency light emitter |
| US7442940B2 (en) * | 2006-05-05 | 2008-10-28 | Virgin Island Microsystems, Inc. | Focal plane array incorporating ultra-small resonant structures |
| US7746532B2 (en) | 2006-05-05 | 2010-06-29 | Virgin Island Microsystems, Inc. | Electro-optical switching system and method |
| US7728397B2 (en) | 2006-05-05 | 2010-06-01 | Virgin Islands Microsystems, Inc. | Coupled nano-resonating energy emitting structures |
| US7710040B2 (en) | 2006-05-05 | 2010-05-04 | Virgin Islands Microsystems, Inc. | Single layer construction for ultra small devices |
| US7436177B2 (en) * | 2006-05-05 | 2008-10-14 | Virgin Islands Microsystems, Inc. | SEM test apparatus |
| US7679067B2 (en) | 2006-05-26 | 2010-03-16 | Virgin Island Microsystems, Inc. | Receiver array using shared electron beam |
| US20070274365A1 (en) * | 2006-05-26 | 2007-11-29 | Virgin Islands Microsystems, Inc. | Periodically complex resonant structures |
| GB2438440B (en) * | 2006-05-26 | 2008-04-23 | Design Led Products Ltd | A composite light guiding device |
| US7655934B2 (en) * | 2006-06-28 | 2010-02-02 | Virgin Island Microsystems, Inc. | Data on light bulb |
| JP2008053250A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 半導体装置の製造方法 |
| US7450794B2 (en) * | 2006-09-19 | 2008-11-11 | Virgin Islands Microsystems, Inc. | Microcircuit using electromagnetic wave routing |
| US7659513B2 (en) | 2006-12-20 | 2010-02-09 | Virgin Islands Microsystems, Inc. | Low terahertz source and detector |
| US7990336B2 (en) | 2007-06-19 | 2011-08-02 | Virgin Islands Microsystems, Inc. | Microwave coupled excitation of solid state resonant arrays |
| US7791053B2 (en) | 2007-10-10 | 2010-09-07 | Virgin Islands Microsystems, Inc. | Depressed anode with plasmon-enabled devices such as ultra-small resonant structures |
| US8300996B2 (en) | 2010-07-30 | 2012-10-30 | Hewlett-Packard Development Company, L.P. | Optical bus for optical signal broadcasting |
| CN103309067A (zh) * | 2012-03-08 | 2013-09-18 | 鸿富锦精密工业（深圳）有限公司 | 液晶显示面板 |
| GB2500055A (en) * | 2012-03-09 | 2013-09-11 | Design Led Products Ltd | Lighting panel with prisms and encapsulated light emitting diode |
| US20140119691A1 (en) * | 2012-10-29 | 2014-05-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Opto-coupler with light guide |
| US8895429B2 (en) * | 2013-03-05 | 2014-11-25 | Eastman Kodak Company | Micro-channel structure with variable depths |
| CN104217686A (zh) * | 2013-05-30 | 2014-12-17 | 鸿富锦精密工业（深圳）有限公司 | 液晶显示器 |
| US9354111B2 (en) * | 2013-10-18 | 2016-05-31 | Maxim Integrated Products, Inc. | Wafer level lens in package |
| US9325420B2 (en) | 2014-05-16 | 2016-04-26 | Qualcomm Incorporated | Electro-optical transceiver device to enable chip-to-chip interconnection |
| US10009135B2 (en) * | 2015-02-06 | 2018-06-26 | The Trustees Of Princeton University | System and method for photonic processing |
| US10302859B1 (en) * | 2018-06-22 | 2019-05-28 | International Business Machines Corporation | Single edge coupling of chips with integrated waveguides |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE8004278L (sv) | 1980-06-09 | 1981-12-10 | Asea Ab | Fiberoptiskt metdon |
| DE3343939A1 (de) | 1983-12-05 | 1985-06-13 | Krauss-Maffei AG, 8000 München | Mannlochdeckel fuer eine vertikalzentrifuge |
| JPS61121014A (ja) | 1984-11-16 | 1986-06-09 | Nec Corp | 光・電気混成集積回路 |
| JPH079489B2 (ja) | 1986-07-28 | 1995-02-01 | 日本電信電話株式会社 | 波長多重光アクセツサ |
| JP3011735B2 (ja) | 1990-03-19 | 2000-02-21 | 富士通株式会社 | 光モジュール |
| US5093879A (en) * | 1990-06-22 | 1992-03-03 | International Business Machines Corporation | Electro-optical connectors |
| JPH0513749A (ja) | 1991-06-28 | 1993-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 光接続回路 |
| US5170448A (en) | 1992-01-06 | 1992-12-08 | Motorola, Inc. | Optical waveguide apparatus and method for partially collecting light |
| JPH05300188A (ja) * | 1992-04-23 | 1993-11-12 | Hitachi Ltd | 光並列伝送装置 |
| JP3248636B2 (ja) | 1993-02-03 | 2002-01-21 | 日本電信電話株式会社 | 複合半導体回路装置の作製方法 |
| US6205268B1 (en) * | 1993-05-28 | 2001-03-20 | Lucent Technologies Inc. | Arrangement of optical fiber segments for minimizing effect of nonlinearities |
| US5537238A (en) * | 1995-04-24 | 1996-07-16 | International Business Machines Corporation | Method and apparatus for making wavelength adjustments in a wavelength division multiplex system |
| US5793909A (en) * | 1996-09-09 | 1998-08-11 | Lucent Technologies Inc. | Optical monitoring and test access module |
| US6952504B2 (en) * | 2001-12-21 | 2005-10-04 | Neophotonics Corporation | Three dimensional engineering of planar optical structures |
| KR19990019537A (ko) | 1997-08-28 | 1999-03-15 | 윤종용 | 구리코팅 광섬유를 이용한 광전송장치 |
| US6038357A (en) * | 1998-02-03 | 2000-03-14 | E-Tek Dynamics, Inc | PDM-WDM for fiberoptic communication networks |
| JP2000056725A (ja) | 1998-08-07 | 2000-02-25 | Nippon Telegr & Teleph Corp <Ntt> | 高精細画像表示装置 |
| US6393183B1 (en) * | 1998-08-13 | 2002-05-21 | Eugene Robert Worley | Opto-coupler device for packaging optically coupled integrated circuits |
| JP4258860B2 (ja) * | 1998-09-04 | 2009-04-30 | セイコーエプソン株式会社 | 光伝達手段を備えた装置 |
| US6845184B1 (en) | 1998-10-09 | 2005-01-18 | Fujitsu Limited | Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making |
| US6243508B1 (en) * | 1999-06-01 | 2001-06-05 | Picolight Incorporated | Electro-opto-mechanical assembly for coupling a light source or receiver to an optical waveguide |
| JP2001042150A (ja) | 1999-07-30 | 2001-02-16 | Canon Inc | 光導波路、その作製方法、およびこれを用いた光インタコネクション装置 |
| JP2001141965A (ja) | 1999-11-15 | 2001-05-25 | Canon Inc | 光結合器、その作製方法、およびこれを用いた光送受信装置、光インターコネクション装置 |
| JP2002026397A (ja) | 2000-06-30 | 2002-01-25 | Seiko Epson Corp | 素子実装方法と光伝送装置 |
| US6735731B2 (en) * | 2001-03-09 | 2004-05-11 | International Business Machines Corporation | Architecture for built-in self-test of parallel optical transceivers |
| JP4036008B2 (ja) * | 2002-02-13 | 2008-01-23 | 住友電気工業株式会社 | パラレル送受信モジュール |
| US6816642B1 (en) * | 2002-03-01 | 2004-11-09 | Optical Communication Products, Inc. | Apparatus and methods for using fiber optic arrays in optical communication systems |
| JP4095404B2 (ja) * | 2002-10-25 | 2008-06-04 | キヤノン株式会社 | 光接続装置、光電気混載装置、及びこれを用いた電子機器 |
| JP2004172965A (ja) * | 2002-11-20 | 2004-06-17 | Seiko Epson Corp | チップ間光インターコネクション回路、電気光学装置および電子機器 |
| JP4249474B2 (ja) * | 2002-12-06 | 2009-04-02 | セイコーエプソン株式会社 | 波長多重チップ間光インターコネクション回路 |
| JP2004191390A (ja) * | 2002-12-06 | 2004-07-08 | Seiko Epson Corp | チップ内光インターコネクション回路、電気光学装置および電子機器 |
| US6839481B2 (en) * | 2003-04-04 | 2005-01-04 | Fitel Usa Corp. | High-capacity multimode optical fiber systems |
| US7070207B2 (en) * | 2003-04-22 | 2006-07-04 | Ibiden Co., Ltd. | Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication |
| US20040218848A1 (en) * | 2003-04-30 | 2004-11-04 | Industrial Technology Research Institute | Flexible electronic/optical interconnection film assembly and method for manufacturing |
| US7139448B2 (en) * | 2003-11-20 | 2006-11-21 | Anvik Corporation | Photonic-electronic circuit boards |
-
2002
- 2002-12-06 JP JP2002355348A patent/JP2004191392A/ja not_active Withdrawn
-
2003
- 2003-11-28 US US10/722,431 patent/US7251385B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151313B2 (en) | 2003-09-11 | 2006-12-19 | Seiko Epson Corporation | Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment |
| JP2007164110A (ja) * | 2005-12-19 | 2007-06-28 | National Institute Of Advanced Industrial & Technology | 光ｉ／ｏ部作製方法および光集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040136715A1 (en) | 2004-07-15 |
| US7251385B2 (en) | 2007-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004191392A (ja) | 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 | |
| JP4249474B2 (ja) | 波長多重チップ間光インターコネクション回路 | |
| US7092588B2 (en) | Optical interconnection circuit between chips, electrooptical device and electronic equipment | |
| JP3952923B2 (ja) | 光インターコネクション回路の製造方法 | |
| JP3870848B2 (ja) | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 | |
| JP2004022901A (ja) | 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 | |
| JP5283703B2 (ja) | プリント回路基板エレメント及びその製造方法 | |
| JP2005539274A5 (ja) | ||
| JP2004021034A (ja) | 光通信モジュール、光通信モジュールの製造方法および電子機器 | |
| JP2004191390A (ja) | チップ内光インターコネクション回路、電気光学装置および電子機器 | |
| JP3941713B2 (ja) | 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器 | |
| JP2004170684A (ja) | チップ間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2001100063A (ja) | 光転轍装置および光送受信装置ならびにそれらの製造方法 | |
| JP4211188B2 (ja) | 光導波路の形成方法および光送受信装置の製造方法 | |
| US7448233B2 (en) | Method for manufacturing optical waveguide, optical waveguide device, electro-optical apparatus and electronic apparatus | |
| JP3952935B2 (ja) | 光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004126153A (ja) | フラットパネルディスプレイおよび電子機器 | |
| JP2004170685A (ja) | Ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004193144A (ja) | 波長多重ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004192023A (ja) | 波長多重チップ間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004264506A (ja) | 光インターコネクション回路、電気光学装置および電子機器 | |
| JP6958063B2 (ja) | 光導波路の製造方法 | |
| JP2004327584A (ja) | 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器 | |
| JP2004309770A (ja) | 光導波路及びその製造方法、光インターコネクション回路及びその製造方法、電子機器 | |
| JP2004126154A (ja) | 光インターコネクション回路、フラットパネルディスプレイおよび電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061205 |