JP4249474B2 - 波長多重チップ間光インターコネクション回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、波長多重チップ間光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、平面ディスプレイ装置として、エレクトロルミネッセンスパネル（ＥＬＰ）、プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１００２４６号公報
【０００４】
また、コンピュータは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、ＣＰＵと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。
【０００５】
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる波長多重チップ間光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の波長多重チップ間光インターコネクション回路は、基板上に設けられたものであって、波長選択性を持った発光機能又は受光機能を備える微小タイル状素子を有することを特徴とする。
本発明によれば、波長選択性を持つ微小タイル状素子により、所望波長の光信号を送受信することができる。そこで、本発明によれば、例えば複数の微小タイル状素子を用いて、異なる波長の複数の光信号を同時に送受信することができ、１つの光通信路で波長多重伝送をすることができる。
また、本発明によれば、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることができ、非常にコンパクトであり、集積回路チップ間のデータ伝送手段などとして用いることができ、簡便に製造することができる波長多重伝送手段を提供することができる。
【００１０】
また、本発明の波長多重チップ間光インターコネクション回路は、前記基板上に設けられたものであって前記微小タイル状素子と光学的に接続されている光導波路を有することが好ましい。
本発明によれば、例えば基板上の所望位置に接着剤などを用いて貼り付けた微小タイル状素子の上部を通るように透明樹脂などからなる光導波路を設けることで、微小タイル状素子から放射される光又は微小タイル状素子に入射する光をその光導波路において伝播させることができる。そこで、本発明によれば、簡便にコンパクトな波長多重伝送手段を提供することができる。
【００１１】
また、本発明の波長多重チップ間光インターコネクション回路は、前記光導波路が樹脂を有してなるとともに分岐路を備えることが好ましい。
本発明によれば、樹脂を用いて分岐路を備える光導波路を簡便に構成することができる。また、本発明によれば、光導波路が分岐路を備えるので、光学的に繋がっている１つの光導波路に対して、容易に、基板上に分散して配置された複数の微小タイル状素子を光学的に接続することができる。そこで、本発明によれば、複数の微小タイル状素子が接続された光導波路において光信号を効率よく伝播させることができ、光導波路における光結合効率を高めることができる。
【００１２】
また、本発明の波長多重チップ間光インターコネクション回路は、前記光導波路が前記基板上に複数本設けられていることが好ましい。
本発明によれば、複数本の光導波路を用いることで、同時に送受信できる光信号（波長）の数を簡易に増やすことができ、さらに高速な信号伝送手段を簡便に提供することができる。
【００１３】
また、本発明の波長多重チップ間光インターコネクション回路は、１本の前記光導波路に、発光機能を備えた複数の前記微小タイル状素子が光学的に接続されており、該発光機能を備えた複数の微小タイル状素子は、発光波長が異なることが好ましい。
本発明によれば、複数の微小タイル状素子を近接又は密接に基板上に配置することができ、極めてコンパクトな光多重信号送信手段を簡便に提供することができる。
【００１４】
また、本発明の波長多重チップ間光インターコネクション回路は、前記発光機能を備えた複数の微小タイル状素子が同時に１本の前記光導波路に複数の発光波長の光パルス信号を入射させることが好ましい。
本発明によれば、１本の光導波路と複数の微小タイル状素子を用いて、極めてコンパクトな光多重信号送信手段を簡便に提供することができる。
【００１５】
また、本発明の波長多重チップ間光インターコネクション回路は、１本の前記光導波路に、受光機能を備えた複数の前記微小タイル状素子が光学的に接続されており、該受光機能を備えた複数の微小タイル状素子は受光波長が異なることが好ましい。
本発明によれば、同一の光導波路に接続された複数の微小タイル状素子であって、受光機能を備えた複数の微小タイル状素子が、それぞれクロストークすることなく自分宛のデータ（特定波長の光信号）を選択的に受信することができる。
【００１６】
また、本発明の波長多重チップ間光インターコネクション回路は、前記基板上に集積回路チップが実装されており、該集積回路チップと前記微小タイル状素子が該基板上の配線により電気的に接続されていることが好ましい。
本発明によれば、集積回路チップの入出力信号を微小タイル状素子により電気信号から光信号へ又は光信号から電気信号へ変換することができる。したがって本発明によれば、極めてコンパクトで簡便な構造でありながら、集積回路チップと他の回路間のデータ伝送を極めて高速化することができる。
【００１７】
また、本発明の波長多重チップ間光インターコネクション回路は、前記集積回路チップが前記基板上にフリップチップ実装されていることが好ましい。
本発明によれば、集積回路チップを簡便に且つコンパクトに基板上に実装することができる。例えば、基板表面に電極などとして機能するボンディングパッドを形成し、そのボンディングパッド上に凸状の導電体のバンプを形成し、そのバンプの上に集積回路チップをフリップチップ実装することができる。
【００１８】
また、本発明の波長多重チップ間光インターコネクション回路は、前記基板がフラットパネルディスプレイの構成要素となるものであり、前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように設けられていることが好ましい。
本発明によれば、フラットパネルディスプレイにおいて、映像信号に基づいて各画素を制御する信号（データ信号、走査信号など）を生成するタイミングコントロール回路と、タイミングコントロール回路から出力された信号を受信し増幅などして各画素を駆動するドライバ集積回路（データ線ドライバ集積回路、走査線ドライバ集積回路）とを、光導波路で接続することができる。ここで、１本の光導波路で複数種類のデータ信号及び走査信号を同時に伝送することができる。したがって本発明にとれば、コンパクトなフラットパネルディスプレイでありながら、データ信号及び走査信号などを極めて高速に伝送することができ、画素数が従来よりも多く、高画質な表示装置を提供することができる。
また、本発明によれば、発光機能を有する微小タイル状素子を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。
また、本発明によれば、映像信号などを光信号で伝送することができるので、画面からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。
【００１９】
また、本発明の波長多重チップ間光インターコネクション回路は、前記ドライバ集積回路が前記基板上に複数実装されており、前記光導波路は、該複数のドライバ集積回路毎に分岐路を備えることが好ましい。
本発明によれば、タイミングコントロール回路から１つの光導波路へ入射されたデータ信号又は走査信号などを、各分岐路を介して各ドライバ集積回路に伝送することができる。したがって、本発明によれば、光導波路の光結合効率を高めることができ、フラットパネルディスプレイの構成をさらにシンプルにすることができる。
【００２０】
また、本発明の波長多重チップ間光インターコネクション回路は、前記タイミングコントロール集積回路が、発光機能を有する複数の前記微小タイル状素子を備え、前記発光機能を有する複数の微小タイル状素子は、異なる波長の光を放射し、共通の前記光導波路に光学的に接続されていることが好ましい。
本発明によれば、タイミングコントロール回路が異なる波長（例えば波長λ１，λ２…λｎ）の光をそれぞれ放射する複数の微小タイル状素子と電気的に接続されていることにより、１つの光導波路で複数の光信号（データ信号及び走査信号など）を同時に伝送することができる。
【００２１】
また、本発明の波長多重チップ間光インターコネクション回路は、前記複数のドライバ集積回路が受光波長の異なる前記微小タイル状素子をそれぞれ備えていることが好ましい。
本発明によれば、光導波路に複数の光信号（データ信号及び走査信号など、例えば波長λ１，λ２…λｎ）を伝播させて、各ドライバ集積回路が所望の光信号（波長λ１，λ２…λｎのうちの１つ）を受信することができる。したがって、各ドライバ集積回路は、１本の光導波路を同時に伝播する複数の光信号のなかから自分宛の光信号を受信することができる。
【００２２】
本発明の電気光学装置は、前記波長多重チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、液晶表示装置、エレクトロルミネッセンスパネル及びプラズマディスプレイなどの電気光学装置において、タイミングコントロール回路及びドライバ回路などを前記波長多重チップ間光インターコネクション回路で構成することができる。そこで、本発明によれば、電気光学装置の走査信号及びデータ信号などを前記波長多重チップ間光インターコネクション回路によって伝送するができ、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。
【００２３】
本発明の電子機器は、前記波長多重チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、ＣＰＵ及びメモリ回路などを前記集積回路チップで構成し、その各チップ間を前記波長多重チップ間光インターコネクション回路で繋いだモジュールを備える電子機器とすることで、従来よりも高速に信号処理することができ、かつコンパクトで高性能な電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置に波長多重チップ間光インターコネクション回路を適用することで、高品位な画像を表示することができるコンパクトな電子機器を安価に提供することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態に係る波長多重チップ間光インターコネクション回路について図面を参照して説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る波長多重チップ間光インターコネクション回路を示す斜視図である。図２は図１に示す波長多重チップ間光インターコネクション回路の要部断面図である。
【００２５】
基板１０の表面には、複数の集積回路チップ（ＬＳＩチップ又はＩＣチップ）２０１ａ，２０１ｂ，２０１ｃが実装されている。集積回路チップ２０１ａ，２０１ｂ，２０１ｃは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。なお、図１では３個の集積回路チップ２０１ａ，２０１ｂ，２０１ｃが実装されているが、本発明はこれに限定されるものではない。基板１０としては、ガラスエポキシ、セラミック、ガラス、プラスチック、半導体、ポリイミド、シリコンなど任意のものを適用することができる。
【００２６】
基板１０の表面における各集積回路チップ２０１ａ，２０１ｂ，２０１ｃの近辺には、複数の微小タイル状素子２００が接着剤などで貼り付けられている。微小タイル状素子２００は、発光機能又は受光機能を備えた微小なタイル形状の半導体デバイスである。発光機能を備えた微小タイル状素子２００は、面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Distributed Feedback）レーザ又はＬＥＤなどを備えるものとする。受光機能を有する微小タイル状素子は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。また、例えば微小タイル状素子２００は、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材とする。微小タイル状素子２００の製造方法については、後で詳細に説明する。
【００２７】
ここで、各微小タイル状素子２００の発光機能又は受光機能は、波長選択性をもっている。例えば、波長λ１の光を放射する微小タイル状素子、波長λ２の光を放射する微小タイル状素子、波長λｎの光を放射する微小タイル状素子、波長λ１の光を受光する微小タイル状素子、波長λ２の光を受光する微小タイル状素子、波長λｎの光を受光する微小タイル状素が、それぞれ微小タイル状素子２００として貼り付けられている。各微小タイル状素子２００の波長選択性は、その微小タイル状素子２００の発光面又は受光面に、特定の波長の光のみを透過させるカラーフィルタ又はバントバスフィルタをなす膜などを設けることで実現してもよい。
【００２８】
また、基板１０の表面には、光導波路材からなる光導波路３０が設けられている。光導波路材としては透明樹脂又はゾルゲルガラスなどを適用することができる。そして、光導波路３０は、各微小タイル状素子２００を接続するように、すなわち各微小タイル状素子２００の上を通るように形成されている。そこで、各微小タイル状素子２００は、光導波路３０によって光学的に接続される。したがって、ある微小タイル状素子２００から放射された波長λ１の光信号は、光導波路３０を伝播して、波長λ１の光を受光する微小タイル状素子２００によって受信される。また、光導波路３０は、図１に示すような分岐を設けてもよく、曲線形状にしてもよい。また図１では１つの光導波路３０が設けられているが、１つの基板１０に複数本の光導波路３０を設けてもよい。
【００２９】
各集積回路チップ２０１ａ，２０１ｂ，２０１ｃは、図２に示すように基板１０の表面にフリップチップ実装されている。微小タイル状素子２００は基板１０に接着されている。微小タイル状素子２００と電気的に接続するように電極２１１が設けられている。集積回路チップ２０１ａはバンプ２１２などを介して電極２１１に接続されている。このように集積回路チップ２０１ａと微小タイル状素子２００が電気的に接続されている。電極２１１は、基板１０表面に設けられバンプ２１２が接続するボンディングパッドと、微小タイル状素子２００を接続する金属配線で構成してもよい。バンプ２１２と電極２１１は、直接接合に限定されず、ハンダや導電ペーストなどを介して接合してもよい。
【００３０】
これらの構成により、例えば集積回路チップ２０１ａから出力された電気信号（パルス信号）は、バンプ２１２及び電極２１１を経由して微小タイル状素子２００に伝達する。その電気信号は、微小タイル状素子２００によって例えば波長λ１の光パルス信号に変換されて光導波路３０内に放射される。その波長λ１の光パルス信号は、光導波路３０を伝播し集積回路チップ２０１ｂ，２０１ｃにそれぞれ接続されている波長λ１の光を受光する微小タイル状素子２００で電気信号に変換される。その電気信号は、集積回路チップ２０１ｂ，２０１ｃにそれぞれ入力される。
【００３１】
この動作と同様にして、集積回路チップ２０１ａから出力された複数の電気信号は、集積回路チップ２０１ａに接続されている複数の微小タイル状素子２００によって波長λ１，λ２，λｎの複数の光パルス信号に変換される。その複数の光パルス信号は、光導波路３０を同時に伝播する。そして、波長λ１の光パルス信号は、集積回路チップ２０１ｂ，２０１ｃにそれぞれ接続されている波長λ１の光を受光する微小タイル状素子２００で電気信号に変換され、集積回路チップ２０１ｂ，２０１ｃそれぞれに入力される。また、波長λ２の光パルス信号は、集積回路チップ２０１ｂ，２０１ｃにそれぞれ接続されている波長λ２の光を受光する微小タイル状素子２００で電気信号に変換され、集積回路チップ２０１ｂ，２０１ｃそれぞれに入力される。また、波長λｎの光パルス信号は、集積回路チップ２０１ｂ，２０１ｃにそれぞれ接続されている波長λｎの光を受光する微小タイル状素子２００で電気信号に変換され、集積回路チップ２０１ｂ，２０１ｃそれぞれに入力される。すなわち、各波長の光パルス信号は、クロストークすることなく、所望の微小タイル状素子２００間で送受信される。
【００３２】
したがって、本実施形態によれば、１つの光導波路３０と複数の微小タイル状素子２００を用いて、集積回路チップ２０１ａ，２０１ｂ，２０１ｃ同士間においてそれぞれ異なる波長の複数の光パルス信号を独立して並列に伝送する波長多重伝送をすることができる。そこで、本実施形態によれば、集積回路チップ２０１ａ，２０１ｂ，２０１ｃ同士間において極めて高速にデータ伝送することができ、コンパクトにかつ簡便に製造することができる波長多重チップ間光インターコネクション回路を提供することができる。
【００３３】
また、上記実施形態では、集積回路チップ２０１ａ，２０１ｂ，２０１ｃ同士間でのデータ伝送に本発明を適用した例について説明したが、本発明はこれに限定されるものではなく、集積回路チップと基板１０に設けられた回路との間に本発明に係る波長多重チップ間光インターコネクション回路を適用してもよい。
【００３４】
（第２実施形態）
次に本発明の第２実施形態に係る波長多重チップ間光インターコネクション回路の応用例について図３から図５を参照して説明する。本実施形態はフラットパネルディスプレイ（ＦＰＤ）のタイミングコントロール回路とドライバ回路とを光導波路３０などで接続するものである。図３は本発明の第２実施形態に係る波長多重チップ間光インターコネクション回路の応用例であるフラットパネルディスプレイの回路図である。
【００３５】
基板１０は、フラットパネルディスプレイの構成部材となるものである。この基板１０としては、ガラス又はプラスチックなどを適用することができる。基板１０の上には、タイミングコントロール回路２２２と、複数（例えば４個）のデータ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４と、複数（例えば４個）の走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４と、画素マトリクス（表示面）２２５とが設けられている。タイミングコントローラ回路２２２の入力端子には、映像ソース２２１（パーソナルコンピュータ、ビデオ、チューナなど）の出力端子が接続されている。
【００３６】
タイミングコントローラ回路２２２、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４及び走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、それぞれ集積回路チップで構成され、図１の集積回路チップ２０１ａ，２０１ｂ，２０１ｃに相当するものである。したがって、タイミングコントローラ回路２２２、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４及び走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、基板１０上にフリップチップ実装されていることが好ましい。
【００３７】
そして、タイミングコントロール回路２２２とデータ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４を結ぶように、１つの光導波路３０Ａが基板１０上に設けられている。この光導波路３０Ａは、上記第１実施形態の光導波路３０に相当するものであり、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４毎に分岐路を備えている。
【００３８】
また、タイミングコントロール回路２２２と走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４を結ぶように、１つの光導波路３０Ｂが基板１０上に設けられている。この光導波路３０Ｂは、上記第１実施形態の光導波路３０に相当するものであり、走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４毎に分岐路を備えている。
【００３９】
タイミングコントロール回路２２２は、光導波路３０Ａと光学的に接続された複数の発光機能を有する第１微小タイル状素子２１Ａを備えている。第１微小タイル状素子２１Ａは、上記第１実施形態における発光機能を有する微小タイル状素子２００に相当するものである。そして第１微小タイル状素子２１Ａは、タイミングコントロール回路２２２の出力信号の一つであるデータ信号（電気信号）を光パルス信号に変換するものである。この複数（例えば４個）の第１微小タイル状素子２１Ａは、それぞれ波長λ１，λ２，λ３，λ４の光パルス信号を放射する。
【００４０】
また、タイミングコントロール回路２２２は、光導波路３０Ｂに光学的に接続された複数の発光機能を有する第１微小タイル状素子２１Ｂを備えている。この第１微小タイル状素子２１Ｂも上記第１実施形態における発光機能を有する微小タイル状素子２００に相当するものである。したがって、この第１微小タイル状素子２１Ｂも、タイミングコントロール回路２２２の出力手段となるものである。そして、第１微小タイル状素子２１Ｂは、タイミングコントロール回路２２２の出力信号の一つである走査信号（電気信号）を光パルス信号に変換するものである。この複数（例えば４個）の第１微小タイル状素子２１Ｂは、それぞれ波長λ１’，λ２’，λ３’，λ４’の光パルス信号を放射する。
【００４１】
各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４は光導波路３０Ａの分岐路と光学的に接続された受光機能を有する第２微小タイル状素子２２Ａを１つづつ備えている。この第２微小タイル状素子２２Ａは、上記第１実施形態における受光機能を有する微小タイル状素子２００に相当するものである。したがって、この微小タイル状素子２２Ａは、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４の入力手段となるものである。
【００４２】
例えば第１のデータ線ドライバ回路２２３−１は、光導波路３０Ａを伝播する複数のデータ信号のうちで、波長λ１の光パルス信号を選択的に受信する第２微小タイル状素子２２Ａを備えている。第２のデータ線ドライバ回路２２３−２は、波長λ２の光パルス信号を選択的に受信する第２微小タイル状素子２２Ａを備えている。第３のデータ線ドライバ回路２２３−３は、波長λ３の光パルス信号を選択的に受信する第２微小タイル状素子２２Ａを備えている。第４のデータ線ドライバ回路２２３−４は、波長λ４の光パルス信号を選択的に受信する第２微小タイル状素子２２Ａを備えている。
【００４３】
各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、光導波路３０Ｂの分岐路と光学的に接続された受光機能を有する第２微小タイル状素子２２Ｂを１つづつ備えている。この第２微小タイル状素子２２Ｂも、上記第１実施形態における受光機能を有する微小タイル状素子２００に相当するものである。したがって、この微小タイル状素子２２Ｂは、走査線ドライバ回路の入力手段となるものである。
【００４４】
例えば、第１の走査線ドライバ回路２２４−１は、光導波路３０Ｂを伝播する複数の走査信号のうちで、波長λ１’の光パルス信号を選択的に受信する第２微小タイル状素子２２Ｂを備えている。第２の走査線ドライバ回路２２４−２は、波長λ２’の光パルス信号を選択的に受信する第２微小タイル状素子２２Ｂを備えている。第３の走査線ドライバ回路２２４−３は、波長λ３’の光パルス信号を選択的に受信する第２微小タイル状素子２２Ｂを備えている。第４の走査線ドライバ回路２２４−４は、波長λ３’の光パルス信号を選択的に受信する第２微小タイル状素子２２Ｂを備えている。
【００４５】
次に、上記構成のフラットパネルディスプレイの動作について説明する。まず映像ソース２２１から出力された映像信号は、タイミングコントロール回路２２２に入力される。タイミングコントロール回路２２２は、入力した映像信号を処理して例えば４種類のデータ信号と４種類の走査信号を生成する。このうち４種類のデータ信号は、４個の第１微小タイル状素子２１Ａによって波長λ１，λ２，λ３，λ４の４つの光パルス信号に変換される。また、４種類の走査信号は、４個の第１微小タイル状素子２１Ｂによって波長λ１’，λ２’，λ３’，λ４’の４つの光パルス信号に変換される。
【００４６】
波長λ１，λ２，λ３，λ４の４つの光パルス信号は、光導波路３０Ａに同時に入射し、その光導波路３０Ａのすみずみを伝播する。そこで、波長λ１の光パルス信号は、第１のデータ線ドライバ回路２２３−１に設けられた第２微小タイル状素子２２Ａで受信される。これと同時に、波長λ２の光パルス信号は、第２のデータ線ドライバ回路２２３−２に設けられた第２微小タイル状素子２２Ａで受信される。これと同時に、波長λ３の光パルス信号は、第３のデータ線ドライバ回路２２３−３に設けられた第２微小タイル状素子２２Ａで受信される。これと同時に、波長λ４の光パルス信号は、第４のデータ線ドライバ回路２２３−４に設けられた第２微小タイル状素子２２Ａで受信される。
【００４７】
各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４は、それぞれ第２微小タイル状素子２２Ａで所定波長の光パルス信号（データ信号）を電気信号に変換して入力する。そして、各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４は、画素マトリクス２２５に配置されている複数のデータ線（図示せず）のうちで、割り当てられた複数のデータ線それぞれに、データ信号を出力する。
【００４８】
また、波長λ１’，λ２’，λ３’，λ４’の４つの光パルス信号は、光導波路３０Ｂに同時に入射し、その光導波路３０Ｂのすみずみを伝播する。そこで、波長λ１’の光パルス信号は、第１の走査線ドライバ回路２２４−１に設けられた第２微小タイル状素子２２Ｂで受信される。これと同時に、波長λ２’の光パルス信号は、第２の走査線ドライバ回路２２４−２に設けられた第２微小タイル状素子２２Ｂで受信される。これと同時に、波長λ３’の光パルス信号は、第３の走査線ドライバ回路２２４−３に設けられた第２微小タイル状素子２２Ｂで受信される。これと同時に、波長λ４’の光パルス信号は、第４の走査線ドライバ回路２２４−４に設けられた第２微小タイル状素子２２Ｂで受信される。
【００４９】
各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、それぞれ第２微小タイル状素子２２Ｂで所定波長の光パルス信号（走査信号）を電気信号に変換して入力する。そして、各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、画素マトリクス２２５に配置されている複数の走査線（図示せず）のうちで、割り当てられた複数の走査線それぞれに、走査信号を出力する。
【００５０】
各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４から出力されたデータ信号と、各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４から出力された走査信号とによって、画素マトリクス２２５の各画素が逐次駆動制御され、画素マトリクス２２５において映像が表示される。
【００５１】
これらにより、本実施形態によれば、タイミングコントロール回路２２２とデータ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４間を１本の光導波路３０Ａで波長多重接続し、タイミングコントロール回路２２２と走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４間を１本の光導波路３０Ｂで波長多重接続したので、コンパクトでありながら、画素数が従来よりも多く、光画質なフラットパネルディスプレイを提供することができる。
【００５２】
なお、画素マトリクス２２５に配置されている走査線及びデータ線は、従来のフラットパネルディスプレイで用いられているように電気配線で構成してもよいが、上記実施形態の光導波路３０で構成してもよい。この構成とした場合、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４の出力部に発光機能をもつ微小タイル状素子を設けるとともに、各走査線及びデータ線から信号を受信する各画素の信号受信手段として、受光機能をもつ微小タイル状素子を設けることが好ましい。
【００５３】
また、本実施形態によれば、信号伝達を光で行うので、ＦＰＤのように比較的配線距離の長くなるタイミングＩＣ（タイミングコントロール回路２２２）と各ドライバＩＣ（データ線ドライバ回路２２３、走査線ドライバ回路２２４）との間の接続においても、高速のデータ伝達が可能になる。
また、本実施形態によれば、映像信号などを光信号で伝送することができるので、画面からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。
【００５４】
また、本実施形態のフラットパネルディスプレイにおいて、基板１０上に、集積回路チップなどからなるＣＰＵ及び記憶手段などを形成してもよい。そのＣＰＵ及び記憶手段は、図１に示す集積回路チップ２０１ａ，２０１ｂ，２０１ｃとして基板１０上に実装することが好ましい。そして、各集積回路チップ２０１ａ，２０１ｂ，２０１ｃ同士間及びその集積回路チップとタイミングコントロール回路２２２間などでのデータ伝送は、光導波路３０を用いることが好ましい。このようにすることにより、情報処理手段とフラットパネルディスプレイとが一体化したコンパクトで高性能なコンピュータシステムを提供することができる。
【００５５】
上記実施形態では、第２微小タイル状素子２２Ａ，２２Ｂ自身が受光波長選択性をもつものとしたが、本発明はこれに限定されるものではなく、光導波路３０Ａ，３０Ｂの各分岐部３１ｃに波長選択機能をもたせてもよい。例えば、各分岐部３１ｃ又は分岐路にバンドパスフィルタ又はカラーフィルタを設けてもよく、各分岐部３１ｃに波長選択性ハーフミラーなどを設けてもよい。
【００５６】
次に、本実施形態において、タイミングコントロール回路２２２をなす集積回路チップを基板１０にフリップチップ実装した構成例について具体的に説明する。なお、下記の構成例と同様にして、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４及び走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４などをなす集積回路チップを基板１０にフリップチップ実装することができる。図４はタイミングコントロール回路２２２がフリップチップ実装された場合の構成例を示す要部断面図である。図５は図４に示す構成例の要部平面図である。
【００５７】
タイミングコントロール回路２２２は、基板１０上において集積回路チップ（ＩＣチップ）としてフリップチップ実装されたものである。第１微小タイル状素子２１は基板１０に接着されている。第１微小タイル状素子２１と電気的に接続するように電極２１１が設けられている。タイミングコントロール回路２２２はバンプ２１２などを介して電極２１１に接続されている。このようにタイミングコントロール回路２２２と第１微小タイル状素子２１が電気的に接続されている。電極２１１は、基板１０表面に設けられバンプ２１２が接続するボンディングパッドと、第１微小タイル状素子２１を接続する金属配線で構成してもよい。バンプ２１２と電極２１１は、直接接合に限定されず、ハンダや導電ペーストなどを介して接合してもよい。
【００５８】
タイミングコントロール回路２２２の入出力端子のいずれかは、バンプ２１２と電気的に接続されている。また、基板１０上において、タイミングコントロール回路２２２の近辺には、図５に示すように、複数（例えば４個）の第１微小タイル状素子２１が貼り付けられている。その複数の第１微小タイル状素子２１を被うように、１本の光導波路３０が設けられている。
【００５９】
４個の第１微小タイル状素子２１は、それぞれ波長λ１，λ２，λ３，λ４の光パルス信号を放射する。電極２１１は、各第１微小タイル状素子２１毎に設けられ、その第１微小タイル状素子２１と電気的に接続されている。バンプ２１２は、電極毎に設けられ、その電極と電気的に接続されている。
【００６０】
このような構成により、例えばタイミングコントロール回路２２２で生成された４種類のデータ信号は、それぞれ各バンプ２１２に出力される。そのデータ信号は、各電極２１１を介して各第１微小タイル状素子２１に入力され、波長λ１，λ２，λ３，λ４の光パルス信号とされて同時に光導波路３０に放射される。
【００６１】
本実施形態によれば、一般的なフリップチップ法によるタイミングＩＣ（タイミングコントロール回路２２２）とドライバＩＣ（データ線ドライバ回路２２３、走査線ドライバ回路２２４）の実装手法を用いることができ、従来の実装手法と整合しながら高速の光データ伝送を実現できる。これらにより、本実施形態によれば、１本の光導波路３０を用いてコンパクトにかつ簡便に波長多重による光バスを構成することができる。
【００６２】
（光インターコネクション回路）
次に、上記実施形態の波長多重チップ間光インターコネクション回路の要素となる光インターコネクション回路について詳細に説明する。
【００６３】
図６は本実施形態に係る光インターコネクション回路を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本実施形態に係る光インターコネクション回路は、基板１０の表面に接着された第１微小タイル状素子２１及び第２微小タイル状素子２２と、第１微小タイル状素子２１と第２微小タイル状素子２２を繋ぐように基板１０の表面に形成された光導波路材からなる光導波路３０とからなるものである。なお、図１から図５に示す上記実施形態と同一のものには同一の符号を付している。光導波路３０をなす光導波路材としては、透明樹脂又はゾルゲルガラスを適用することができる。基板１０としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。
【００６４】
第１微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。第２微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。そして光導波路３０をなす光導波路材は、少なくとも第１微小タイル状素子２１の発光部２１ａと第２微小タイル状素子２２の受光部２２ｂを被うように形成されている。
【００６５】
このような構成により、第１微小タイル状素子２１の発光部２１ａから放射された光は、光導波路３０を伝播し、第２微小タイル状素子２２の受光部２２ｂに到達する。そこで、発光部２１ａの発光動作を制御して光信号を発光部２１ａから放射すると、その光信号が光導波路３０を伝播し、その光信号を受光部２２ｂが検出することができる。
【００６６】
また、第１微小タイル状素子２１から放射された光信号は、光導波路３０を伝播して第２微小タイル状素子２２に入射するとともに、第２微小タイル状素子２２の上を通過する。これにより、１個の第１微小タイル状素子２１から複数個の第２微小タイル状素子２２へ略同時に光信号を送信することができる。ここで、第２微小タイル状素子２２の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図６のように段差を乗り越えて連続的に光導波路３０を形成できる。段差部において連続的に光導波路３０を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路３０をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００６７】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢレーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００６８】
第２微小タイル状素子２２は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００６９】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００７０】
そして、第１微小タイル状素子２１及び第２微小タイル状素子２２は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００７１】
図６においては、第１微小タイル状素子２１と第２微小タイル状素子２２がそれぞれ一つづつ、一本の光導波路３０に結合されているが、第２微小タイル状素子２２の個数は複数個であってもよい。この場合、一つの第１微小タイル状素子２１（発光素子）から送信された光信号は、一本の光導波路３０を伝播して、複数の第２微小タイル状素子２２で同時に検出されることができる。これは一対多のバスラインと同じである。
【００７２】
また、第１微小タイル状素子２１と第２微小タイル状素子２２ともに複数個であってもよい。ここで、各第１微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各第２微小タイル状素子２２は、少なくとも１つの第１微小タイル状素子２１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第１微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路３０を同時に伝播して、複数の第２微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。
【００７３】
また、光導波路３０は、図６においては直線状に形成されているが、曲線状に形成する又は複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１０の表面に複数の組の第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成することもできる。
【００７４】
次に、本実施形態に係る光インターコネクション回路の変形例について図７から図１０を参照して説明する。本実施形態は、第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍の光導波路３０において、光を散乱する光散乱機構を備えている点が図６に示す構成と異なる。図７は本実施形態に係る光インターコネクション回路の変形例を示す概略側面図である。
【００７５】
本光インターコネクション回路は、光導波路３０をなす光導波路材における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に、光散乱機構３１ａをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構３１ａを備えた光導波路３０は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構３１ａを備えた光導波路３０を形成する。
【００７６】
また、光導波路３０の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。
【００７７】
図８は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構３１ａ’（ドーム状光散乱機構）を覆うように光導波路３０が形成されている。この光散乱機構３１ａ’は、図７に示す光散乱機構３１ａよりも、その大きさ及び形状などが制御しやすいので、光導波路３０と第１微小タイル状素子２１又は第２微小タイル状素子２２との光結合効率の容易な調整が可能となる。
【００７８】
次に、光散乱機構３１ａ’の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板１０の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構３１ａ’を第１微小タイル状素子２１又は第２微小タイル状素子２２の上に形成する。次いで、ドーム状の光散乱機構３１ａ’を覆うように透明樹脂又はゾルゲルガラスで線状の光導波路３０を形成する。
【００７９】
図９は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ｂは、光導波路３０をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構３１ｂも第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に設けられている。ここで、光散乱機構３１ｂをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。
【００８０】
図１０は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光散乱機構３１ｃは、光導波路３０をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路３０において、第２微小タイル状素子２２の受光部２２ｂの近傍について光導波路材の線幅及び高さを小さく絞っている。
【００８１】
光散乱機構３１ｃを備えた光導波路３０の製造方法について次に説明する。先ず、基板１０の表面の所望位置に第１微小タイル状素子２１及び第２微小タイル状素子２２を接着する。次いで、基板１０の表面全体、並びに第１微小タイル状素子２１及び第２微小タイル状素子２２の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路３０を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第２微小タイル状素子２２の受光部２２ｂの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。
【００８２】
次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図１０に示すような受光部２２ｂの近傍で線幅が絞られた形状となる。
【００８３】
上記のように、光導波路３０における第１微小タイル状素子２１の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることにより、第１微小タイル状素子２１から放射された光信号がその光散乱機構３１ａ，３１ｂ，３１ｃで散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第２微小タイル状素子２２の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることで、光導波路３０を伝播してきた光信号が第２微小タイル状素子２２の近傍で散乱され、光信号を第２微小タイル状素子２２に効率よく入射させることができる。
【００８４】
次に、本実施形態に係る光インターコネクション回路のさらなる変形例について図１１から図１３を参照して説明する。本実施形態は、光導波路３０における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍、又は光導波路３０の端部に、光を反射する光反射機構を備える点が上記実施形態と異なる。図１１は、本実施形態に係る光インターコネクション回路の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。
【００８５】
例えば、光導波路３０をなす光導波路材の表面に金属膜を形成することで光反射機構３２ａ，３２ｂを設ける。また、光導波路３０をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構３２ａ，３２ｂを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構３２ａ，３２ｂをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構３２ａ又は光反射機構３２ｂは、光導波路３０の全体に施してもかまわない。
【００８６】
このような構成にすることにより、第１微小タイル状素子２１から放射された光信号が光反射機構３２ａで光導波路３０に沿う方向に反射され、その光信号の一部が光反射機構３２ｂで第２微小タイル状素子２２の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。
【００８７】
図１２は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｃは、反射面を有する反射板が光導波路３０の端部に貼り付けられた構成となっている。ここで、光反射機構３２ｃの反射面は、基板１０の表面に対して例えば４５度の角度をもつように設けられている。
【００８８】
また、本光インターコネクション回路では、２本の平行な光導波路３０ａ，３０ｂが設けられている。そして、光反射機構３２ｃは、２本の光導波路３０ａ，３０ｂの一方端に設けら、光導波路３０ａ，３０ｂに共用される１枚の共通反射板となっている。そこで、２つの第１微小タイル状素子２１からそれぞれ放射された光信号は、光反射機構３２ｃによってそれぞれ光導波路３０ａ，３０ｂに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。
なお、図１２に示す形態では、２本の光導波路３０ａ，３０ｂに共通の光反射機構３２ｃを設けたが、３本以上の光導波路に共通の光反射機構３２ｃを設けてもよい。
【００８９】
図１３は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｄ，３２ｅは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構３２ｄは第１微小タイル状素子２１に被さるように、光反射機構３２ｅは第２微小タイル状素子２２に被さるように、光導波路３０上に設置されている。
【００９０】
ここで、光導波路３０ａと光導波路３０ｂの間隔が比較的大きい場合は、図１３に示すように各光導波路３０ａ，３０ｂに別個に光反射機構３２ｅを取り付ける。光導波路３０ａと光導波路３０ｂが接近しておりほぼ平行に配置されている場合は、図１３に示すように光導波路３０ａ，３０ｂに共通な光反射機構３２ｄを取り付けてもよい。
【００９１】
上記図７から図１３に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。
【００９２】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図１４から図１７を参照して説明する。図１４は光導波路３０の製造方法を示す模式側面図である。
【００９３】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１４（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００９４】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１４（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００９５】
図１５は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１５（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００９６】
次いで、図１５（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００９７】
図１６は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００９８】
次いで、図１６（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１６（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００９９】
図１７は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１７（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【０１００】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１７（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【０１０１】
光導波路３０の製造方法は、上記図１４から図１７に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【０１０２】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１８から図２７を参照して説明する。本実施形態の微小タイル状素子は、エピタキシャルリフトオフ法を基礎とする手法で作製される。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【０１０３】
＜第１工程＞
図１８は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１８において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【０１０４】
＜第２工程＞
図１９は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【０１０５】
＜第３工程＞
図２０は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【０１０６】
＜第４工程＞
図２１は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【０１０７】
＜第５工程＞
図２２は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【０１０８】
＜第６工程＞
図２３は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【０１０９】
＜第７工程＞
図２４は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【０１１０】
＜第８工程＞
図２５は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【０１１１】
＜第９工程＞
図２６は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【０１１２】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【０１１３】
＜第１１工程＞
図２７は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【０１１４】
（応用例）
以下、本発明に係る波長多重チップ間光インターコネクション回路の応用例について説明する。
例えば上記実施形態の波長多重チップ間光インターコネクション回路をオプトエレクトロニクス集積回路システムの信号伝送手段として用いる。オプトエレクトロニクス集積回路システムとしては、コンピュータが挙げられる。そして、ＣＰＵをなす集積回路チップ及び記憶装置などをなす集積回路チップを基板１０上に実装する。そして、ＣＰＵ内及び記憶装置内での信号処理は電気信号を用いて行うが、集積回路チップ相互間などでのデータ伝送を上記実施形態の波長多重チップ間光インターコネクション回路を適用する。
【０１１５】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に小型化及び高性能化することが可能となる。
【０１１６】
（電子機器）
上記実施形態の波長多重チップ間光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２８は、携帯電話の一例を示した斜視図である。図２８において、符号１０００は上記の波長多重チップ間光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１１７】
図２９は、腕時計型電子機器の一例を示した斜視図である。図２９において、符号１１００は上記の波長多重チップ間光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１１８】
図３０は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図３０において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の波長多重チップ間光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１１９】
図２８から図３０に示す電子機器は、上記実施形態の波長多重チップ間光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の波長多重チップ間光インターコネクション回路を用いることによって、従来のものよりも電子機器を薄型化及び小型化することができる。さらにまた、上記実施形態の波長多重チップ間光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【０１２０】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る回路を示す斜視図である。
【図２】 同上の回路の要部断面図である。
【図３】 本発明の第２実施形態に係るＦＤＰの回路図である。
【図４】 同上の回路の要部断面図である。
【図５】 同上の回路の要部平面図である。
【図６】 本発明の実施形態に係る回路要素の側面図と平面図である。
【図７】 同上の回路要素の変形例を示す側面図である。
【図８】 同上の回路要素の変形例を示す側面図である。
【図９】 同上の回路要素の変形例を示す側面図である。
【図１０】 同上の回路要素の変形例を示す側面図と平面図である。
【図１１】 同上の回路要素の変形例を示す側面図と平面図である。
【図１２】 同上の回路要素の変形例を示す側面図と平面図である。
【図１３】 同上の回路要素の変形例を示す側面図と平面図である。
【図１４】 本発明の実施形態に係る製造方法を示す模式側面図である。
【図１５】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１６】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１７】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１８】 微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１９】 同上の製法の第２工程を示す概略断面図である。
【図２０】 同上の製法の第３工程を示す概略断面図である。
【図２１】 同上の製造方法の第４工程を示す概略断面図である。
【図２２】 同上の製造方法の第５工程を示す概略断面図である。
【図２３】 同上の製造方法の第６工程を示す概略断面図である。
【図２４】 同上の製造方法の第７工程を示す概略断面図である。
【図２５】 同上の製造方法の第８工程を示す概略断面図である。
【図２６】 同上の製造方法の第９工程を示す概略断面図である。
【図２７】 同上の製造方法の第１１工程を示す概略断面図である。
【図２８】 本実施形態の回路を備えた電子機器の一例を示す図である。
【図２９】 本実施形態の回路を備えた電子機器の一例を示す図である。
【図３０】 本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２１，２１Ａ，２１Ｂ…第１微小タイル状素子、２１ａ…発光部、２２，２２Ａ，２２Ｂ…第２微小タイル状素子、２２ｂ…受光部、３０，３０Ａ，３０Ｂ…光導波路、３１ｃ…分岐部、２００…微小タイル状素子、２０１ａ，２０１ｂ，２０１ｃ…集積回路チップ、２１１…電極、２１２…バンプ、２２２…タイミングコントロール回路、２２３−１，２２３−２，２２３−３，２２３−４…データ線ドライバ回路、２２４−１，２２４−２，２２４−３，２２４−４…走査線ドライバ回路、２２５…画素マトリクス

Claims (2)

1. 基板と、
   前記基板上に設けられた、発光部を備える第１半導体素子と、
   前記基板上に設けられた、受光部を備える第２半導体素子と、
   前記基板上に設けられ、前記発光部と前記受光部とを光学的に接続する光導波路と、
   を備え、
   前記光導波路は、前記発光部及び前記受光部をそれぞれ被っており、
   前記光導波路は、前記発光部及び前記受光部の上に樹脂を吐出し硬化させたものであり、
   前記光導波路は、前記発光部または前記受光部の近傍について線幅及び高さが小さく絞られていることを特徴とする波長多重チップ間光インターコネクション回路。
2. 前記光導波路は、分岐路を備えることを特徴とする請求項１に記載の波長多重チップ間光インターコネクション回路。

Images