JP4548087B2 - デバイス - Google Patents

Description

本発明は、デバイスに関する。

フォトダイード又は半導体レーザなどの機能素子を備えるものであって、微小なタイル形状の素子であるタイル状素子を製造する方法としては、エピタキシャルリフトオフ（ＥＬＯ）法がある。エピタキシャルリフトオフ法は、半導体基板の表面に機能素子を形成した後、その半導体基板から機能素子をエッチングなどにより切り離してタイル形状のタイル状素子を形成するものである。そのタイル状素子を所望の基板である最終基板に貼り付けることにより、例えばシリコン半導体基板又はガラス基板上に化合物半導体からなる機能素子を配置したデバイスを構成することができる。
また、従来においては、ＭＳＭ（Metal-Semiconductor-Metal Photodiode）型フォトダイオードをなす機能層を半導体基板の表面に形成した後、エピタキシャルリフトオフ法にて機能層を薄膜タイル形状に剥離してタイル状素子を形成し、これを裏返しにして最終基板の表面に貼り付ける方法が開示されている（例えば、特許文献１参照）。
特開平６−１５１９４６号公報

しかしながら、上記特許文献１に記載されている方法では、タイル状素子の下側（最終基板側）にＭＳＭ型フォトダイオードの電極を設け、そのタイル状素子を最終基板に貼り付け、これと同時に前記電極を最終基板の電極に接続する方法を採っている。このようにタイル状素子の電極と最終基板の電極とを前記貼り付けに伴って行うことは実際問題として困難であり、信頼性の高い良好な電気的接続をすることができない。したがって、上記特許文献１に記載されている方法では、信頼性の高いタイル状素子を備えたデバイスを製造することができないという問題点がある。

また、上記特許文献１には、ＭＳＭ型フォトダイオードの電極が半導体タイル（タイル本体部）の外側に飛び出した構成例が記載されている。このような構成においては、電極の構造は一般に極めて薄く形成され剛性に欠けることとなる。したがって、上記特許文献１の構成例では、タイル状素子を最終基板に貼り付ける工程などにおいて電極が破損し易く、かかる貼り付け工程を正常に実行することが困難であり、信頼性高くタイル状素子を最終基板に貼り付けることが困難であるという問題点がある。

本発明は、上記事情に鑑みてなされたもので、剛性の高いタイル状素子、タイル状素子の製造方法、デバイスの製造方法及び電子機器を提供することを目的とする。
また、本発明は、最終基板に貼り付け易い構造であって、最終基板との電気的接続を容易に且つ信頼性高く行うことができるタイル状素子、タイル状素子の製造方法、デバイスの製造方法及び電子機器を提供することを目的とする。

上記の目的を達成するために、本発明のタイル状素子は、タイル形状を有するタイル状素子であって、絶縁性と機械的な強度性とをもつ強度付与層を有することを特徴とする。
本発明によれば、強度付与層によりタイル状素子の剛性などの機械的な強度を高めることができる。そこで、タイル状素子を極めて薄く形成した場合、又はタイル状素子を剛性に欠ける材料を用いて形成した場合であっても、そのタイル状素子を所望の基板に貼り付ける工程などにおいて破損が生じることを回避することができる。したがって、本発明によれば、タイル状素子を所望の基板（最終基板）に貼り付ける工程など、タイル状素子を用いたデバイスの製造工程を容易化することができる。また、強度付与層は、絶縁性を有するので、タイル状素子の他の構成要素がなす電子回路を短絡させるなど、該他の構成要素の機能を阻害することを回避することができる。

また、本発明のタイル状素子は、前記強度付与層が樹脂からなる。さらに、前記樹脂はポリイミド、エポキシ、ベンゾシクロブテン及びベンズオキサゾールのいずれかからなることが好ましい。
本発明によれば、強度付与層を剛性が高くかつ絶縁性を有する材料で形成することができる。また、ポリイミド及びエポキシは形成し易い材料であるとともに耐熱性もあるので剛性の高いタイル状素子を容易に製造することが可能となる。

また、本発明のタイル状素子は、所定の機能を備える半導体からなる半導体層を有し、前記強度付与層は前記半導体層よりも大きいことが好ましい。
本発明によれば、例えば、半導体層と強度付与層とがタイル状素子の主要構成部材であって、半導体層を極めて薄く形成した場合、又は半導体層を剛性に欠ける材料を用いて形成した場合であっても、そのタイル状素子の剛性を高めることができる。すなわち、半導体層の全体を強度付与層によって機械的に保護することができ、タイル状素子を所望の基板に貼り付ける工程などにおいて半導体層に破損が生じることを回避することができる。

また、本発明のタイル状素子は、前記半導体層と電気的に接合された電極を有し、前記電極は前記強度付与層の上面において露出していることが好ましい。
本発明によれば、電極が強度付与層の上面に形成された構成となるので、電極を強度付与層によって機械的に保護することができる。すなわち、従来のタイル状素子のように、電極がタイル状素子の外側に飛び出した構成よりも、その電極部位の機械的な強度を高めることができる。したがって、本発明によれば、半導体層及び電極を有するタイル状素子を所望の基板に貼り付ける工程など、そのタイル状素子を用いたデバイスの製造工程を容易化することができる。

また、本発明のタイル状素子は、前記電極が前記半導体層の両側に対向して配置されていることが好ましい。
本発明によれば、例えばタイル状素子を所望の基板に貼り付けた後に、タイル状素子の電極を基板の電極に配線接続するときに、タイル状素子の電極同士が離れて配置されるので、それらの電極間において短絡が生じることを回避することができる。すなわち、上記の配線接続を導電性液状体を用いて行う場合であっても、配線領域が半導体層によって分離されるので、各配線領域に塗布された導電性液状体同士がつながることが回避され、短絡配線が形成されることが回避される。したがって、本発明によれば、短絡などの欠陥が生じ難い信頼性の高いタイル状素子を提供することができる。

また、本発明のタイル状素子は、前記強度付与層が、前記電極についての配線を形成する領域である配線領域の少なくとも一部を囲むように形成された凸形状の堤防構造を有することが好ましい。
本発明によれば、例えばタイル状素子を所望の基板に貼り付けた後に、タイル状素子の電極と基板の電極との配線接続を導電性液状体によって行う場合、配線領域に塗布された導電性液状体がその配線領域から流出することを堤防構造によって抑えることができる。したがって、本発明によれば、短絡などの欠陥が生じ難い信頼性の高いタイル状素子を提供することができる。また、堤防構造は強度付与層の一部として形成されているので、タイル状素子の製造工程において強度付与層を形成するときに堤防構造も一緒に形成することができ、製造工程を増やすことなく、信頼性の高いタイル状素子を提供することができる。

また、本発明のタイル状素子は、前記半導体層及び電極が受光素子を形成していることが好ましい。
本発明によれば、受光素子をなすタイル状素子の剛性を高めることができ、その受光素子の破損を回避することができるので、その受光素子を任意の位置に貼り付けてなるデバイスの製造工程を容易化することができる。例えば、受光素子の電極が半導体層の外側に飛び出した構成を有するタイル状素子の剛性を高めることができる。

また、本発明のタイル状素子は、前記強度付与層と半導体層とにおける少なくとも一方に、反射防止膜が設けられていることが好ましい。
本発明によれば、強度付与層又は半導体層における光の反射を反射防止膜により削減することができる。したがって、例えば本発明のタイル状素子に受光素子を設けた場合に、その受光素子における光感度を向上させることができる。

また、本発明のタイル状素子は、前記強度付与層が幅Ｗの長手形状又は矩形状からなる突出構造と、幅Ｗの前記堤防構造と、のうちの少なくとも一方を有することが好ましい。
ここで、突出構造は、前記堤防構造のように、配線領域の一部を囲むように形成されている構成に限定されず、例えば配線領域内に配置されるものとしてもよい。また、幅Ｗとは、堤防構造又は突出構造における短手方向の長さである。

また、本発明のタイル状素子は、前記電極が前記堤防構造又は突出構造の上面にも配置されていることが好ましい。
本発明によれば、半導体層の面積を変えることなく電極の露出面積を大きくすることができるので、そのタイル状素子の電極と基板の電極又は配線との接続が容易になる。
また、本発明によれば、電極の露出部を半導体層から離れた位置に形成できる。これにより、例えば液滴吐出方式による導電性液状体を用いた配線接続を行う場合など、導電性液状体が半導体層に誤って掛かってしまうという不具合が発生する確率を大幅に低減することができる。

また、本発明のタイル状素子は、前記半導体層が前記強度付与層の外縁より間隔Ｘだけ内側の領域に形成されており、前記堤防構造又は突出構造の幅Ｗが前記間隔Ｘの２倍よりも小さい値であることが好ましい。
本発明によれば、例えば、本発明に係るタイル状素子について、エッチングなどを用いて簡便に製造できる構成とすることができる。例えば、タイル状素子を形成する工程において、基板上に、犠牲層、半導体層、パターニングされた電極及強度付与層を積層する。次いで、強度付与層、電極及び半導体層について、エッチングなどにより同一形状にパターニングして、堤防構造又は突出構造を有する形状とする。この形状は、上記（Ｗ＜２Ｘ）の形状とする。次いで、ウェットエッチングなどの非選択性のエッチングを行う。すると、半導体層をパターニングするとともに、強度付与層及び電極の縁近傍にアンダーカットが生じる。ここで、半導体層のエッチング（パターニング）において、堤防構造（突出構造）部分では、その構造の長手方向の両側からエッチングが進む。そこで、堤防構造（突出構造）の幅Ｗの全部について半導体層をエッチングしてその部位の電極を露出させたとき、強度付与層の中央近辺（本体部分）では、外縁からＷの半分の距離だけエッチングされている。これにより、半導体層が強度付与層の外縁より間隔Ｘだけ内側の領域に形成される。そこで、堤防構造（突出構造）の幅Ｗが間隔Ｘの２倍よりも小さい値とすることにより堤防構造（突出構造）の全部について電極が露出した構造を形成できる。その後、犠牲層をエッチングにより削除することで、基板から半導体層、電極及び強度付与層が切り離され、本発明の微小タイル状素子が完成する。

また、本発明のタイル状素子は、前記電極の一部が前記強度付与層からはみ出していることが好ましい。
本発明によれば、半導体層の面積を変えることなく電極の露出面積を大きくすることができる。そこで、本発明のタイル状素子によれば、そのタイル状素子の電極と最終基板の電極又は配線との接続を容易にすることができる。
また、本発明によれば、タイル状素子を最終基板に貼り付けたときに、タイル状素子の電極における強度付与層からはみ出ている部分について最終基板表面に接触させることができる。したがって、タイル状素子の電極におけるはみ出している部分について、強度付与層の厚さによる最終基板との段差をなくすことができ、タイル状素子の電極と最終基板の電極又は配線との接続が容易になる。

また、本発明のタイル状素子は、前記電極における強度付与層からはみ出している部分が、２つの前記堤防構造又は突出構造によって挟まれた領域内に配置されていることが好ましい。
本発明によれば、電極における強度付与層からはみ出している部分の両側を堤防構造又は突出構造によって支持する構造となる。そこで、本発明は、タイル状素子の電極と最終基板の電極又は配線との接続が容易な構成としながら、剛性又は機械的強度の高い構造とすることができる。

上記の目的を達成するために、本発明のタイル状素子の製造方法は、半導体基板に、電子的な機能を有する機能部を形成する工程と、前記半導体基板における前記機能部を含む所望部位を該半導体基板から切り取ってタイル状素子を形成する工程とを有するタイル状素子の製造方法であって、前記機能部を形成する工程は、絶縁性と機械的な強度性とをもつ強度付与層を形成する工程を有し、前記タイル状素子を形成する工程は、前記タイル状素子が前記強度付与層を含むように前記所望部位を前記半導体基板から切り取ることを特徴とする。
本発明によれば、半導体基板に機能部を形成し、その機能部を半導体基板から切り取ってタイル状素子を形成するいわゆるエピタキシャルリフトオフ（ＥＬＯ）法を用いて、剛性の高いタイル状素子を製造することができる。そこで、本発明によれば、タイル状素子を形成した後に、そのタイル状素子を所望の基板に貼り付ける工程などにおいてタイル状素子が破損することを回避することができ、タイル状素子を用いたデバイスの製造工程を容易化することができる。

また、本発明のタイル状素子の製造方法は、前記機能部を形成する工程が、前記半導体基板に犠牲層を形成する工程と、前記犠牲層の上に所定の機能を備える半導体層を形成する工程と、前記半導体層の上に電極を形成する工程と、前記電極及び半導体層の上に前記強度付与層を形成する工程と、を有することが好ましい。
本発明によれば、従来のエピタキシャルリフトオフ法による製造工程に、強度付与層を形成する工程を追加するのみで剛性の高いタイル状素子を製造することができ、破損しにくいタイル状素子を簡便に製造することができる。

また、本発明のタイル状素子の製造方法は、前記半導体層を形成する工程と前記強度付与層を形成する工程とのうちの少なくとも一方の工程が、前記半導体層と前記強度付与層とのうちの少なくとも一方に反射防止膜を設ける工程を有することが好ましい。
本発明によれば、半導体層を形成する工程又は前記強度付与層を形成する工程において反射防止膜を形成することができるので、製造工程をほとんど増加させずに、光をほとんど反射しないタイル状素子を製造することができる。したがって、タイル状素子に受光機能を持たせた場合、高感度の受光素子を形成することができる。

また、本発明のタイル状素子の製造方法は、前記タイル状素子を形成する工程が、前記所望部位の周囲に形成する溝であって前記犠牲層に達する深さを有する溝である分離溝を形成する工程と、前記強度付与層にフィルムを貼り付ける工程と、前記分離溝にエッチング液を注入して前記犠牲層をエッチングする工程と、を有することが好ましい。
本発明によれば、簡便に実行できる工程を用いて、エピタキシャルリフトオフ法により剛性の高いタイル状素子を製造することができる。

上記の目的を達成するために、本発明のデバイスの製造方法は、前記タイル状素子又は前記タイル状素子の製造方法を用いて製造されたタイル状素子を、所望の基板である最終基板に貼り付ける工程を有することを特徴とする。
本発明によれば、強度付与層によりタイル状素子の剛性を高めることができるので、そのタイル状素子を最終基板に貼り付ける工程などにおいて、そのタイル状素子が破損することを回避でき、タイル状素子を用いたデバイスの製造工程を容易化することができる。

また、本発明のデバイスの製造方法は、前記タイル状素子を最終基板に貼り付ける工程が、該微小タイル状素子の一部と最終基板とにより隙間が形成されるように該貼り付けが行われ、配線を形成するために、前記隙間に導電性を有する液状体が入るように、該液状体を塗布する工程を有することが好ましい。
本発明によれば、例えばタイル状素子を最終基板に貼り付けた後に、タイル状素子の電極と最終基板の電極とを配線接続するときに、毛細管現象を用いて、前記隙間に導電性液状体を注入することができる。そこで、前記隙間を配線形成領域内に配置することなどにより、所望の配線領域に精密に且つ確実に導電性液状体を塗布することができ、前記配線接続用の配線を精密に且つ確実に形成することができる。したがって、本発明によれば、タイル状素子を備えるデバイスについて、微小な形状として、信頼性高く、且つ低コストで製造することができる。

また、本発明の電子機器は、前記デバイスの製造方法を用いて製造されたデバイスを有することを特徴とする。
本発明によれば、微小な形状であって信頼性が高いタイル状素子を有してなるデバイスを備えた電子機器を低コストで提供することができる。

＜第１実施形態＞
以下、本発明の第１実施形態に係るタイル状素子及びそのタイル状素子を備えたデバイスについて、図１及び図２を参照して説明する。本実施形態ではタイル状素子の一例として微小なタイル形状を有する微小タイル状素子を挙げて説明するが、本発明はこれに限定されるものではなく、微小ではないタイル状素子に適用することもできる。また、本実施形態では、タイル状素子の一例として、ＭＳＭ型フォトダイオードを備えるタイル状素子を挙げて説明する。

図１は本発明の第１実施形態に係る微小タイル状素子を示し、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）における部位ＡＡ’の断面図である。本微小タイル状素子１ａは、強度付与層１１と、電極１２ａ，１２ｂと、半導体層１３とで構成されている。強度付与層１１は、本微小タイル状素子１ａの剛性を高めるための構成部材であり、絶縁性と機械的な強度性（剛性）とをもつ部材からなるものである。例えば強度付与層１１は、ポリイミド、エポキシ、ベンゾシクロブテン又はベンズオキサゾールなどで構成することができる。本実施形態では強度付与層１１の形状を四角いタイル形状としているが、これに限定されるものではなく、例えば他の多角形又は円形のタイル形状としてもよい。

電極１２ａ，１２ｂは、強度付与層１１の上面に配置されている。これにより、極めて薄い電極１２ａ，１２ｂの全体が強度付与層１１によって機械的に保護され剛性が高められたこととなり、電極１２ａ，１２ｂが外力により破損することが抑えられる。そして、電極１２ａと電極１２ｂとは、強度付与層１１の両側に対向して配置されている。また、電極１２ａ，１２ｂは櫛歯の突起を有し、電極１２ａの櫛歯の突起と電極１２ｂの櫛歯の突起とは互いに接触することなく交互に対向配列した構造（櫛歯状部）を有している。

半導体層１３は、強度付与層１１の上面であって、電極１２ａ，１２ｂの櫛歯状部の上面に配置されている。また、半導体層１３は、ｎ型半導体からなるものとする。半導体層１３の具体例としては、ＧａＡｓのような化合物半導体が挙げられる。そして、半導体層１３は、強度付与層１１よりも小さい形状となっており、強度付与層１１からはみ出さないように配置されている。これにより、半導体層１３の全体が強度付与層１１によって機械的に保護され剛性が高められたこととなり、半導体層１３の破損が抑えられる。

さらに、半導体層１３は電極１２ａ，１２ｂの櫛歯状部を覆うように配置されている。その電極１２ａ，１２ｂの櫛歯状部は、半導体層１３とショットキー接合している。ここで、電極１２ａと電極１２ｂとのうちの一方は、ショットキー接合ではなくオーミック接合していてもよい。ショットキー接合する電極１２ａ，１２ｂの構成材料としては、Ａｕ，Ｔｉ，Ａｌ，Ｐｔ，Ｎｉ，Ｐｄ，ＷＳｉ，ＷＡｌ，ＭＮなどが挙げられる。

さらに、電極１２ａ，１２ｂは、半導体層１３の両側に対向して配置された部分であって強度付与層１１の上面において露出している部分を有する。
このような構成の微小タイル状素子１ａにおいて、電極１２ａ，１２ｂと半導体層１３とはＭＳＭ型フォトダイオードを構成している。すなわち、電極１２ａ，１２ｂと半導体層１３とは、ショットキー接合しており、金属−半導体−金属という構造を有するので、Metal-Semiconductor-Metal型のフォトダイオードを構成している。

これらにより本実施形態の微小タイル状素子１ａは、絶縁性及び剛性を有する強度付与層１１により、電極１２ａ，１２ｂと半導体層１３とがなすＭＳＭ型フォトダイオードの特性に影響を与えることなく、当該微小タイル状素子１ａ全体の剛性を高めることができる。そこで、本実施形態の微小タイル状素子１ａによれば、微小タイル状素子全体の剛性を高めながら、半導体層１３を極めて薄く構成することができ、高感度なＭＳＭ型フォトダイオードとしながら、機械的に破損しにくい構成とすることができる。

また、本実施形態の微小タイル状素子１ａにおいて、上記強度付与層１１及び半導体層１３の表面又は裏面には、反射防止膜が設けられていることとしてもよい。このようにすれば、電極１２ａ，１２ｂ及び半導体層１３がなすＭＳＭ型フォトダイオードに向かってきた光を効率よく上記ショットー接合部及びその近傍の半導体層１３に到達させることができる。

次に、上記構成の微小タイル状素子１ａを備えたデバイスについて図２を参照して説明する。図２は本発明の第１実施形態に係る微小タイル状素子１ａを備えたデバイスを示す断面図である。微小タイル状素子１ａは、接着材などにより最終基板５０に接合されている。最終基板５０は、任意の基板又は物体とすることができ、シリコン、セラミック、ガラス、ガラスエポキシ、プラスチック、ポリイミドなど任意の部材を適用することができる。そして、最終基板５０には、電極５１ａ，５１ｂと、電子素子、電気光学素子、又は集積回路（図示せず）などとが設けられているものとする。

最終基板５０の電極５１ａと微小タイル状素子１ａの電極１２ａとは、電気配線５２ａにより接続されている。また、最終基板５０の電極５１ｂと微小タイル状素子１ａの電極１２ｂとは、電気配線５２ｂにより接続されている。そして、電極５１ａにはプラス側の電圧が印加されており、電極５１ｂにはマイナス側の電圧が印加されている。これにより、微小タイル状素子１ａの電極１２ａ，１２ｂ及び半導体層１３のショットキー接合にはバイアスがかけられた状態となっている。

このような状態において、微小タイル状素子１ａの半導体層１３に向けて光を照射すると、その光は上記ショットキー接合部及びその近傍の半導体層１３に到達する。すると、半導体層１３において電子が励起される。この励起された電子によって生じる電流を電極５１ａ，５１ｂを介して検出することにより、半導体層１３に光が照射されたことを検出でき、本デバイスを受光素子として動作させることができる。

これらにより、本実施形態のデバイスは、構成要素として剛性の高い微小タイル状素子１ａを用いるので、その微小タイル状素子１ａを最終基板５０に貼り付ける工程などにおいて、その微小タイル状素子１ａが破損することを容易に回避することができる。そこで本実施形態のデバイスは、容易に製造することができ、破損のない信頼性の高いものとすることができる。

また、本実施形態のデバイスにおいて、電気配線５２ａ，５２ｂは、導電性を有する液状体を用いて形成することが好ましい。例えば、インクジェットノズルから導電性液状体を配線領域に滴下するというような液滴吐出方式を用いる。次いで、配線領域に塗布された導電性液状体を乾燥及び焼結させることにより、電気配線５２ａ，５２ｂを形成することができる。このようにすれば、微細な電気配線５２ａ，５２ｂを信頼性高く、かつ低コストで形成することができる。

さらに、本実施形態のデバイスでは、微小タイル状素子１ａの電極１２ａ，１２ｂが半導体層１３の両側に対向して配置されているので、電気配線５２ａ，５２ｂを形成するために塗布された上記の各導電性液状体同士が半導体層１３によって分離される。したがって、本実施形態のデバイスは、各配線領域に塗布された導電性液状体同士がつながることが回避され、短絡配線が形成されることが回避される。したがって本実施形態によれば、短絡などの欠陥が生じ難い信頼性の高いデバイスを提供することができる。

＜第２実施形態＞
次に、本発明の第２実施形態に係るタイル状素子及びそのタイル状素子を備えたデバイスについて、図３及び図４を参照して説明する。図３は本発明の第２実施形態に係る微小タイル状素子を示し、図３（ａ）は平面図であり、図３（ｂ）は図３（ａ）における部位ＡＡ’の断面図である。図３において、図１及び図２に示す構成要素と同一のものについては同一符号を付けている。本実施形態の微小タイル状素子１ｂと第１実施形態の微小タイル状素子１ａとの相違点は、電極１２ａ’，１２ｂ’の形状である。

本実施形態の微小タイル状素子１ｂにおける電極１２ａ’，１２ｂ’は、第１実施形態の微小タイル状素子１ａにおける電極１２ａ，１２ｂに対応するものであるが、形状は異なる。すなわち、電極１２ａ’は、「Ｃ」字形状を有している。電極１２ｂ’は、電極１２ａ’の「Ｃ」字形状の内側に入り込む「くさび」形状又は「凸」形状を有している。
そして、電極１２ａ’と電極１２ｂ’とは、強度付与層１１の両側に対向して配置されている。微小タイル状素子１ｂにおけるその他の構成要素及びその配置は、第１実施形態の微小タイル状素子１ａと同じである。

これらにより本実施形態の微小タイル状素子１ｂは、第１実施形態と同様に、絶縁性及び剛性を有する強度付与層１１により、電極１２ａ’，１２ｂ’と半導体層１３とがなすＭＳＭ型フォトダイオードの特性に影響を与えることなく、当該微小タイル状素子１ｂ全体の剛性を高めることができる。そこで、本実施形態の微小タイル状素子１ｂによれば、微小タイル状素子全体の剛性を高めながら、半導体層１３を極めて薄く構成することができ、高感度なＭＳＭ型フォトダイオードとしながら、機械的に破損しにくい構成とすることができる。また、本実施形態によれば、電極１２ａ’，１２ｂ’は第１実施形態の微小タイル状素子１ａにおける電極１２ａ，１２ｂの櫛歯状部に比べて短絡しやすい部分が少ないので、短絡欠陥の発生しにくい信頼性の高いＭＳＭ型フォトダイオードを提供することができる。

図４は本発明の第２実施形態に係る微小タイル状素子１ｂを備えたデバイスを示す断面図である。本デバイスは、図２に示す第１実施形態のデバイスにおける微小タイル状素子１ａを微小タイル状素子１ｂに置き換えたものと同一である。これらにより、本実施形態のデバイスは、微小タイル状素子１ｂについて破損が生じることを回避できるとともに、電極についての短絡欠陥が生じる可能性も低減することをでき、信頼性の高いものとすることができる。

＜第３実施形態＞
次に、本発明の第３実施形態に係るタイル状素子を備えたデバイスについて、図５を参照して説明する。図５は本発明の第３実施形態に係る微小タイル状素子１ａを備えたデバイスを示す断面図である。本実施形態のデバイスは、第１実施形態に係る図１で示した微小タイル状素子１ａを備える。ただし、本実施形態のデバイスでは、最終基板５０’の上面に対しての微小タイル状素子１ａの接着面が図２に示す第１実施形態のデバイスとは逆になっている。すなわち、第１実施形態のデバイスでは最終基板５０の上面と強度付与層１１とが接着材を介して接合しているが、本実施形態のデバイスでは最終基板５０’の上面と半導体層１３とが接着材を介して接合している。

このように接合することにより、強度付与層１１の両側端部位と最終基板５０’との間に隙間が形成される。この隙間が形成される部位は、微小タイル状素子の電極１２ａ，１２ｂと最終基板５０の電極５１ａ，５１ｂとを接続する電気配線５２’を形成するための配線形成領域に該当する。そこで、上記隙間の近傍に導電性液状体を滴下又は塗布する。これにより、その導電性液状体は毛細管現象によって隙間に引き込まれ、配線形成領域に正確に導電性液状体を配置することができる。

これらにより、本実施形態によれば、所望の配線領域に精密に且つ確実に導電性液状体を塗布することができ、配線接続用の電気配線５２’を精密に且つ確実に形成することができる。したがって、本発明によれば、タイル状素子を備えるデバイスについて、微小な形状として、信頼性高く、且つ低コストで製造することができる。

本実施形態のデバイスでは、強度付与層１１側（図５の上方側）から電極１２ａ，１２ｂ側に向けて光を照射すると、その光がショットキー接合部及び半導体層１３に到達する前に、強度付与層１１及び電極１２ａ，１２ｂにより大きく減衰してしまう。そこで、本実施形態のデバイスについては、最終基板５０’を透明な部材で構成して、最終基板５０’側から半導体層１３及びショットキー接合部に向けて光を照射するようにする。

＜第４実施形態＞
次に、本発明の第４実施形態に係るタイル状素子について、図６を参照して説明する。図６は本発明の第４実施形態に係る微小タイル状素子１ｃを示し、図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）における部位ＢＢ’の断面図である。図６において、図１に示す構成要素と同一のものについては同一符号を付けている。本実施形態の微小タイル状素子１ｃと第１実施形態の微小タイル状素子１ａとの相違点は、強度付与層１１’の形状が異なっている点である。その他の構成は、第１実施形態の微小タイル状素子１ａと同一である。

すなわち、本実施形態の強度付与層１１’は、第１実施形態の強度付与層１１の四隅部位に凸形状の堤防構造１１ａ，１１ｂ，１１ｃ，１１ｄを設けた形状となっている。そして、堤防構造１１ａ，１１ｂは電極１２ａについての配線形成領域を囲むように配置されており、堤防構造１１ｃ，１１ｄは電極１２ｂについての配線形成領域を囲むように配置されている。そこで、例えば、図２に示すように本実施形態の微小タイル状素子１ｃを最終基板５０に接合した後、配線形成領域内に導電性液状体を滴下すると、その滴下された導電性液状体が配線形成領域内から外に流出することを堤防構造１１ａ，１１ｂ，１１ｃ，１１ｄが抑えることをできる。

したがって、本実施形態によれば、電極１２ａの配線形成領域に滴下された導電性液状体が電極１２ｂの配線形成領域にまで塗布されることを回避することができ、短絡などの欠陥が生じ難い信頼性の高い微小タイル状素子及びデバイスを提供することができる。また、本実施形態では、堤防構造１１ａ，１１ｂ，１１ｃ，１１ｄは強度付与層１１’の一部として形成されている。そこで、微小タイル状素子１ｃの製造工程において強度付与層１１’を形成するときに、堤防構造１１ａ，１１ｂ，１１ｃ，１１ｄも一緒に形成することができる。したがって、本実施形態によれば、製造工程を増やすことなく、信頼性の高いタイル状素子を提供することができる。

＜第５実施形態＞
次に、本発明の第５実施形態に係るタイル状素子について、図１７及び図１８を参照して説明する。図１７は、本発明の第５実施形態に係る微小タイル状素子１ｄを示す図である。図１７（ａ）は平面図であり、図１７（ｂ）は図１７（ａ）における部位ＡＡ’の断面図であり、図１７（ｃ）は図１７（ａ）における部位ＢＢ’の断面図である。図１８は、微小タイル状素子１ｄを備えたデバイスを示す断面図である。

本実施形態の微小タイル状素子１ｄは、第１から第４実施形態の微小タイル状素子１ａ，１ｂ，１ｃと同様にＭＳＭ型フォトダイオードを備えるタイル状素子である。本実施形態の微小タイル状素子１ｄにおける第４実施形態の微小タイル状素子１ｃとの主な相違点は、電極２１２ａ，２１２ｂが堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄの上面にも形成されている点である。次に、微小タイル状素子１ｄについて具体的に説明する。

本微小タイル状素子１ｄは、強度付与層２１１と、電極２１２ａ，２１２ｂと、半導体層２１３とを有して構成されている。強度付与層２１１は、微小タイル状素子１ｃの強度付与層１１’と同一構成のものとすることができる。そこで、強度付与層２１１は、微小タイル状素子１ｃの堤防構造１１ａ，１１ｂ，１１ｃ，１１ｄに相当する堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄを有している。また、堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄは、本発明に係る突出構造をなすものでもある。すなわち、堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄは、配線領域を囲むように形成されている必要はない。各堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄは、図１７（ａ）に示すように、電気配線２５２ｂが形成される領域である配線領域の中に配置されるものとしてもよい。

電極２１２ａ，２１２ｂは、微小タイル状素子１ｃの電極１２ａ，１２ｂに対応するものであるが、電極１２ａ，１２ｂとは配置及び形状が異なっている。すなわち、微小タイル状素子１ｃの電極１２ａ，１２ｂは堤防構造１１ａ，１１ｂ，１１ｃ，１１ｄ上には設けられていないが、本微小タイル状素子１ｄの電極２１２ａ，２１２ｂは堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄ上にも設けられている。半導体層２１３は、微小タイル状素子１ｃの半導体層１３と同一構成のものとする。

これらにより、本実施形態の微小タイル状素子１ｄによれば、第４実施形態の微小タイル状素子１ｃと比べて、半導体層２１３の面積を変えることなく電極２１２ａ，２１２ｂの露出面積を大きくすることができる。そこで、微小タイル状素子１ｄは、各種の配線接続方式を用いて、電極２１２ａ，２１２ｂと最終基板２５０の電極２５１ａ，２５１ｂとの接続が容易に行える。

また、本実施形態の微小タイル状素子１ｄによれば、電極２１２ａ，２１２ｂの露出部を半導体層２１３から離れた所に配置することができる。これにより、電気配線２５２ａ，２５２ｂについて液滴吐出方式を用いて形成するときに、配線接続部材の導電性液状体が半導体層２１３に誤って掛かってしまうことを、容易に回避できる。したがって、微小タイル状素子１ｄによれば、微細な電気配線２５２ａ，２５２ｂをさらに信頼性高く、かつ低コストで形成することができる。

図１８に示す本実施形態のデバイスは、図２に示す第１実施形態のデバイスに対応する構成となっている。すなわち、本デバイスにおいて、最終基板２５０は第１実施形態の最終基板５０と、最終基板２５０の電極２５１ａ，２５１ｂは第１実施形態の電極５１ａ，５１ｂと、それぞれ同一のものすることができる。これらにより、本実施形態のデバイスは、電気配線２５２ａ，２５２ｂが半導体層２１３に接触することを、容易に回避できる構造となる。そこで、本実施形態のデバイスは、微細化を促進しながら、信頼性の向上及び低コスト化を図ることができる。

また、本実施形態の微小タイル状素子１ｄでは、堤防構造（突出構造）２１１ａ，２１１ｂ，２１１ｃ，２１１ｄの短手方向の長さを幅Ｗとしている。また、強度付与層２１１の外縁と半導体層２１３の外縁とは、図１７（ａ）に示すように、間隔Ｘだけ離している。すなわち半導体層２１３は、強度付与層２１１の外縁から少なくとも間隔Ｘだけ内側に形成されている。そして、本微小タイル状素子１ｄでは、「Ｗ＜２Ｘ」の関係とすることが好ましい。

このようにすると、本実施形態の微小タイル状素子１ｄについて、エッチングなどを用いて簡便に且つ良好に製造することができる。例えば、次のようにして微小タイル状素子１ｄを製造する。
先ず、所望の基板上に犠牲層を設ける。次いで、犠牲層の上層に、半導体層２１３を形成する。次いで、半導体層２１３の上に電極２１２ａ，２１２ｂをパターニングする。次いで、電極２１２ａ，２１２ｂがパターニングされた半導体層２１３上層に強度付与層２１１を設ける。次いで、強度付与層２１１、電極２１２ａ，２１２ｂ及び半導体層２１３について、同一形状にパターニングして、図１７に示すような堤防構造（突出構造）２１１ａ，２１１ｂ，２１１ｃ，２１１ｄを有する形状とする。ここで、堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄの幅は上記の幅Ｗ（Ｗ＜２Ｘ）とする。

次いで、ウェットエッチングなどの非選択性のエッチングを行う。すると、半導体層２１３をパターニングするとともに、強度付与層２１１及び電極２１２ａ，２１２ｂの縁近傍にアンダーカットが生じる。ここで、半導体層２１１のエッチング（パターニング）において、堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄ部分では、その構造の長手方向の両側からエッチングが進む。

そこで、堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄの幅Ｗの全部について半導体層２１３をエッチングしてその部位の電極２１２ａ，２１２ｂを露出させたとき、強度付与層２１１の中央近辺（本体部分）では、外縁からＷの半分の距離だけエッチングされている。これにより、半導体層２１３が強度付与層２１１の外縁より間隔Ｘだけ内側の領域に形成される。そこで、堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄの幅Ｗが間隔Ｘの２倍よりも小さい値とすることにより堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄの全部について電極２１２ａ，２１２ｂが露出した構造を形成できる。その後、犠牲層をエッチングにより削除することで、基板から半導体層２１３、電極２１２ａ，２１２ｂ及び強度付与層２１１が切り離され、微小タイル状素子１ｄが完成する。

＜第６実施形態＞
次に、本発明の第６実施形態に係るタイル状素子について、図１９及び図２０を参照して説明する。図１９は、本発明の第６実施形態に係る微小タイル状素子１ｅを示す図である。図１９（ａ）は平面図であり、図１９（ｂ）は図１９（ａ）における部位ＡＡ’の断面図であり、図１９（ｃ）は図１９（ａ）における部位ＢＢ’の断面図である。図２０は、微小タイル状素子１ｅを備えたデバイスを示す断面図である。図１９及び図２０において、図１７及び図１８に示す構成要素と同一のものについては同一符号を付けている。

本実施形態の微小タイル状素子１ｅは、第１から第５実施形態の微小タイル状素子１ａ，１ｂ，１ｃ，１ｄと同様にＭＳＭ型フォトダイオードを備えるタイル状素子である。本実施形態の微小タイル状素子１ｅにおける第５実施形態の微小タイル状素子１ｅとの主な相違点は、電極２１２ａ’，２１２ｂ’の一部が強度付与層２１１’からはみ出している点である。次に、微小タイル状素子１ｅについて具体的に説明する。

本微小タイル状素子１ｅは、強度付与層２１１’と、電極２１２ａ’，２１２ｂ’と、半導体層２１３とを有して構成されている。強度付与層２１１’は、微小タイル状素子１ｄの強度付与層２１１に対応するものであるが、その形状が強度付与層２１１とは異なっている。強度付与層２１１’は、堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄを有している。ただし、本実施形態では、図１９に示すように、電気配線２５２ｂ’が形成される領域である配線領域の中に配置されている堤防構造２１１ｄもあるが、配線領域を囲むように配置されている堤防構造２１１ｃもある。したがって、本実施形態の堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄは、本発明に係る突出構造として機能するとともに、本発明に係る堤防構造としても機能する。また、強度付与層２１１’は、堤防構造２１１ａと堤防構造２１１ｂで挟まれた部分、及び、堤防構造２１１ｃと堤防構造２１１ｄで挟まれた部分（図１９の部位ＡＡ’）において、幅Ｙだけ、第５実施形態の強度付与層２１１よりも凹んだ形状となっている。

電極２１２ａ’，２１２ｂ’は、微小タイル状素子１ｄの電極２１２ａ，２１２ｂに対応するものである。ただし、電極２１２ａ’，２１２ｂ’は、強度付与層２１１’との関係において、電極２１２ａ，２１２ｂとは配置及び形状が異なっている。すなわち、電極２１２ａ’，２１２ｂ’の一部は、強度付与層２１１’上からはみ出している。そのはみ出している部分が、図１９のはみ出し部２３０ａ，２３０ｂである。
段差部２２０ａは、強度付与層２１１’上（及び堤防構造２１１ａ，２１１ｂ上）の電極２１２ａ’とはみ出し部２３０ａとを繋ぐ段差部分である。段差部２２０ｂは、強度付与層２１１’上（及び堤防構造２１１ｃ，２１１ｄ上）の電極２１２ｂ’とはみ出し部２３０ｂとを繋ぐ段差部分である。

これにより、本実施形態の微小タイル状素子１ｅは、半導体層２１３の面積を変えることなく電極２１２ａ’，２１２ｂ’の露出面積を大きくすることができる。そこで、微小タイル状素子１ｅは、電極２１２ａ’，２１２ｂ’と最終基板２５０の電極２５１ａ，２５１ｂとの接続を容易に行える。

また、電極２１２ａ’，２１２ｂ’には、図１９（ａ），（ｂ）に示すように、はみ出し部２３０ａ，２３０ｂと強度付与層２１１’の縁との接線において、段差２１２ａ’，２１２ｂ’が設けられている。これにより、微小タイル状素子１ｅが最終基板２５０に貼り付けられたとき、微小タイル状素子１ｅの電極２１２ａ’，２１２ｂ’のはみ出し部２３０ａ，２３０ｂを最終基板２５０の表面に接触させることができる。したがって、微小タイル状素子１ｅの電極２１２ａ’，２１２ｂ’のはみ出し部２３０ａ，２３０ｂについて、強度付与層２１１の厚さによる最終基板２５０との段差をなくすことができる。そこで、本実施形態の微小タイル状素子１ｅは、電極２１２ａ’，２１２ｂ’と最終基板２５０の電極２５１ａ，２５１ｂとの接続を、電気配線２５２ａ’，２５２ｂ’などにより、さらに容易に行うことができる。

また、はみ出し部２３０ａ，２３０ｂは、強度付与層２１１’における上記の幅Ｙだけ凹んだ部位に対応して配置されている。すなわち、はみ出し部２３０ａは、幅Ｙを有するとともに、堤防構造２１１ａと堤防構造２１１ｂで挟まれた部位に配置されている。また、はみ出し部２３０ｂは、幅Ｙを有するとともに、堤防構造２１１ｃと堤防構造２１１ｄで挟まれた部位に配置されている。

これにより、電極２１２ａ’，２１２ｂ’における強度付与層２１１’からはみ出しているはみ出し部２３０ａ，２３０ｂの両側は、堤防構造２１１ａ，２１１ｂ，２１１ｃ，２１１ｄで支持される構造となっている。そこで、本実施形態の微小タイル状素子１ｅは、電極２１２ａ’，２１２ｂ’と最終基板２５０の電極２５１ａ，２５１ｂとの接続が容易な構造としながら、剛性及び機械的強度の高い構造とすることができる。

また、本実施形態の微小タイル状素子１ｅは、はみ出し部２３０ａの幅Ｙと、強度付与層２１１’の外縁と半導体層２１３の外縁との間隔Ｘとを、「Ｙ＜Ｘ」の関係とすることが好ましい。
このようにすると、微小タイル状素子１ｅについて、エッチングなどを用いて簡便に且つ良好に製造することができる。すなわち、半導体層２１３をエッチングによりパターニングするとき、エッチング量である間隔Ｘよりも、強度付与層２１１’の凹み量である幅Ｙを（そのエッチング前に）小さくしておくことにより、その幅Ｙ以上に電極２１２ａ’，２１２ｂ’を露出させることができ、上記のように接続し易い電極２１２ａ’，２１２ｂ’とすることができる。

＜製造方法＞
次に、上記構成の本実施形態に係るタイル状素子及びデバイスの製造方法について、図７から図１２を参照して説明する。本製造方法は、基本的にエピタキシャルリフトオフ法に基づくものである。また本製造方法では、微小タイル状素子１ａをなす化合物半導体デバイスを最終基板５０となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。

＜第１工程＞
図７は本実施形態の製造方法の第１工程を示す概略断面図である。図７において、基板１００は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。先ず、基板１００上に、犠牲層１０１を設ける。犠牲層１０１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。次いで、犠牲層１０１の上層に、半導体層１１３をエピタキシャル成長させる。半導体層１１３の厚さは、例えば１μｍから１０（２０）μｍ程度とする。この半導体層１１３を形成する工程においては、半導体層１１３の上層又は下層に反射防止膜を形成してもよい。次いで、半導体層１１３の上に電極１２ａ，１２ｂをパターニングする。次いで、ポリイミドをパターニング形成して強度付与層１１を設ける。この強度付与層１１を設ける工程において、強度付与層１１の上層又は下層に反射防止膜を形成してもよい。次いで電極１２ａ，１２ｂの短絡テストなどの検査を行う。

＜第２工程＞
図８は本実施形態の製造方法の第２工程を示す概略断面図である。本工程においては、基板１００に対してウェットエッチングなどの非選択性のエッチングを行う。このようにすれば、半導体層１３をパターニングするとともに、強度付与層１１の両端における電極１２ａ，１２ｂの下にアンダーカットが生じ、分離溝が形成される。この分離溝により犠牲層１０１の側面が露出する。

＜第３工程＞
図９は本製造方法の第３工程を示す概略断面図である。本工程においては、先ず、第１の中間転写フィルム（ハンドリングフィルム）２００を基板１００の表面（強度付与層１１の上面側）に貼り付ける。第１の中間転写フィルム２００は、表面に粘着剤が塗られたフレキシブルなフィルムである。また第１の中間転写フィルム２００は、例えば基材としてＰＥＴ（ポリエチレンテレフタレート；東レ製「Ｔ６０」厚さ５０μｍ）を用い、この上に粘着剤を３０μｍ〜５０μｍの厚さに製膜することで構成する。

次いで、第１の中間転写フィルム２００と基板１００との間に選択エッチング液を注入して、犠牲層１０１のみを選択的にエッチングする。選択エッチング液としては、例えばアルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。犠牲層１０１が全てエッチングされると、基板１００から微小タイル状素子１ａが切り離される。そして、第１の中間転写フィルム２００を基板１００から引き離すことにより、第１の中間転写フィルム２００に貼り付けられている微小タイル状素子１ａを基板１００から引き離す。これらにより、図１に示すような微小タイル状素子１ａが基板１００からリフトオフされ、第１の中間転写フィルム２００に貼り付け保持されることとなる。ここで、微小タイル状素子１ａの厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。

＜第４工程＞
図１０は本製造方法の第４工程を示す概略断面図である。本工程においては、第１の中間転写フィルム２００に貼り付けられている微小タイル状素子１ａの強度付与層１１側に、第２の中間転写フィルム３００を貼り付ける。すなわち、図１０に示すように、微小タイル状素子１ａを第１の中間転写フィルム２００と第２の中間転写フィルム３００とでサンドイッチ状に挟むようにする。第２の中間転写フィルム３００は、第１の中間転写フィルム２００と同一の構成部材としてもよい。

＜第５工程＞
図１１は本製造方法の第５工程を示す概略断面図である。本工程においては、図１０に示す状態において、第１の中間転写フィルム２００の粘着力を消失させて、微小タイル状素子１ａから第１の中間転写フィルム２００を剥がす。具体的には、第１の中間転写フィルム２００の粘着剤をＵＶ硬化性又は熱硬化性にしておき、第１の中間転写フィルムに対して紫外線（ＵＶ）照射又は加熱することでその粘着力を消失させることができる。これにより、微小タイル状素子１ａは、半導体層１３側を接着面として第２の中間転写フィルム３００へ転写される。

＜第６工程＞
図１２は本製造方法の第６工程を示す概略断面図である。本工程においては、第２の中間転写フィルム３００に保持されている微小タイル状素子１ａを最終基板５０に接合して回路装置を製造する。具体的には、微小タイル状素子１ａが貼り付けられた第２の中間転写フィルム３００を移動させることで、最終基板５０の所望位置に微小タイル状素子１ａをアライメントする。ここで、最終基板５０は、例えばシリコン半導体からなり、電極５１ａ，５１ｂが形成されている。最終基板５０の所望位置には、微小タイル状素子１ａを接着するための接着材６０を塗布しておく。接着材６０の厚さは例えば数μｍ以下としてもよい。接着材６０は、微小タイル状素子１ａに塗布してもかまわない。

次いで、第２の中間転写フィルム３００の粘着力を消失させて、微小タイル状素子１ａから第２中間転写フィルム３００を剥がす。この粘着力を消失させる工程は第１の中間転写フィルム２００の場合と同様にして行うことができる。次いで、加熱処理などを施して、微小タイル状素子１ａを最終基板５０に本接合する。次いで、図２に示すように、微小タイル状素子１ａの電極１２ａ，１２ｂと最終基板５０の電極５１ａ，５１ｂとを電気的に接続する。これらにより、微小タイル状素子１ａを構成要素として１つのＬＳＩチップなどをなす本発明に係るデバイスが完成する。

これらにより、本製造方法によれば、半導体基板である基板１００に機能部を形成し、その機能部を基板１００から切り取ってタイル状素子を形成するいわゆるエピタキシャルリフトオフ（ＥＬＯ）法を用いて、剛性の高い微小タイル状素子１ａを製造することができる。そこで、本製造方法によれば、微小タイル状素子１ａを形成した後に、その微小タイル状素子１ａを所望の最終基板５０に貼り付ける工程などにおいて微小タイル状素子１ａが破損することを回避することができ、微小タイル状素子１ａを用いたデバイスの製造工程を容易化することができる。

また、本製造方法によれば、第１工程における半導体層１１３を形成するとき又は強度付与層１１を形成するときに反射防止膜を形成することができるので、製造工程をほとんど増加させずに、光をほとんど反射しないタイル状素子を製造することができる。したがって、タイル状素子に受光機能を持たせた場合、高感度の受光素子を形成することができる。

＜電子機器＞
次に、上記実施形態の微小タイル状素子１ａ，１ｂ，１ｃ（以下、微小タイル状素子１という）又はデバイスを備えた電子機器の例について説明する。図１３は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子１を備えたＩＣチップ間光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、基板上に配置された複数の集積回路チップ（ＩＣチップ、ＬＳＩチップなど）相互間で微小タイル状素子１を用いて光通信するＩＣチップ間光インターコネクション回路である。

上記の最終基板に該当する基板４５０の上面には、複数のＬＳＩ（集積回路）４０１ａ，４０１ｂ，４０１ｃが実装されている。また、基板４５０の上面には、複数の光導波路４３０と、複数の微小タイル状素子１が取り付けられている。各ＬＳＩ４０１ａ，４０１ｂ，４０１ｃは、半導体チップからなり、基板４５０の上面にフリップチップ実装されている。なお、各ＬＳＩ４０１ａ，４０１ｂ，４０１ｃは、フリップチップ実装以外の方法で基板４５０に実装してもよい。

微小タイル状素子１は、受光機能又は発光機能をもつものとする。そして、発光機能をもつ微小タイル状素子１と受光機能をもつ微小タイル状素子１とが一対となり、それぞれ１つの光導波路４３０の端部に設けられている。換言すれば、発光機能をもつ微小タイル状素子１と受光機能をもつ微小タイル状素子１とが、光導波路４３０で光学的に接続されている。また、各微小タイル状素子１の電極は、基板４５０上に設けられた電極を介して近傍のＬＳＩ４０１ａ，４０１ｂ，４０１ｃと電気的に接続されている。

そこで、例えばＬＳＩ４０１ａの出力信号（電気信号）は、電極などを介して近傍の微小タイル状素子１に送られる。その微小タイル状素子１は電気信号を光パルス信号に変換して光導波路４３０に出射する。その光パルス信号は、光導波路４３０の端部であってＬＳＩ４０１ｂの近隣に配置されている微小タイル状素子１で電気信号に変換され、ＬＳＩ４０１ｂの入力信号となる。

本実施形態の電子機器によれば、ＩＣチップ間におけるデータ伝送及び通信を光信号により極めて高速化することができるＩＣチップ間光インターコネクション回路を簡便に実現することができる。また、微小タイル状素子１の剛性が高く破損しにくいので、極めて微細なＩＣチップ間光インターコネクション回路を信頼性高く、容易に製造することができる。本実施形態において、１つの光導波路４３０に、受光機能をもつ複数の微小タイル状素子１を接続して、光バスを形成してもよい。このような構成にすると、例えば、複数のＬＳＩ４０１ａ，４０１ｂ，４０１ｃで共有されるクロック信号の配信を光導波路４３０によって行うことができる。

図１４は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子１を備えたＩＣチップ内光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、１つの集積回路チップ（ＩＣチップ、ＬＳＩチップ）上に設けられた複数の回路ブロックについて微小タイル状素子１を用いて光学的に接続するものである。

最終基板に相当する１つの集積回路チップ５５０上には、３つの回路ブロック５０１ａ，５０１ｂ，５０１ｃが形成されている。集積回路チップ５５０は半導体チップからなる。なお、集積回路チップ５５０上に形成される回路ブロックの数は、３つに限定されるものではなく、２つ以上であればよい。また集積回路チップ５５０上には、回路ブロック以外の回路又は電子素子などが形成されていてもよい。

回路ブロック５０１ａ，５０１ｂ，５０１ｃは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。例えば回路ブロック５０１ａがＣＰＵを構成し、回路ブロック５０１ｂが第１メモリ回路を構成し、回路ブロック５０１ｃが第２メモリ回路を構成するものとする。なお、回路ブロック５０１ａ，５０１ｂ，５０１ｃは、バイポーラ集積回路、ＭＯＳ集積回路、ＣＭＯＳ集積回路又はＳＯＳ（Silicon On Sapphire）集積回路などとして集積回路チップ５５０上に形成することができる。

各回路ブロック５０１ａ，５０１ｂ，５０１ｃ同士は、メタル配線５３１によって電気的に接続されている。また、各回路ブロック５０１ａ，５０１ｂ，５０１ｃには、微小タイル状素子１が接合されている。微小タイル状素子１は発光機能又は受光機能を有するものとする。発光機能を有する微小タイル状素子１は、例えば面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Distributed Feedback）レーザ又はＬＥＤなどを備えるものとする。受光機能を有する微小タイル状素子１は、例えば上記ＭＳＭ型フォトダイオード又はフォトトランジスタなどを備えるものとする。そして、微小タイル状素子１は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものであって、集積回路チップ５５０の表面に接着材などで貼り付けられたものとする。微小タイル状素子１は、回路ブロック（回路ブロック５０１ａ，５０１ｂ，５０１ｃのいずれか）と電気的に接続されている。

集積回路チップ５５０上には、光導波路５３０も形成されている。光導波路５３０は、集積回路チップ５５０の上面、回路ブロック５０１ａ，５０１ｂ，５０１ｃの上面及びメタル配線５３１の上面に渡って棒状に形成された光導波路材からなるものである。この光導波路材の厚み（高さ）は、集積回路チップ５５０表面と回路ブロック５０１ａ，５０１ｂ，５０１ｃ又は微小タイル状素子１並びにメタル配線５３１とがなす段差よりも十分大きな値とすることが好ましい。これは、光導波路５３０における光結合効率を高めるためである。

光導波路材としては、透明樹脂又はゾルゲルガラスなどを適用することができる。また、光導波路５３０をなす光導波路材は、各微小タイル状素子１を被うように形成されている。したがって、各微小タイル状素子１は、光導波路５３０によって光学的に接続されている。さらに、光導波路材の表面には、外乱光の入射を防ぐための光吸収膜又は光反射膜を形成してもよい。

このような構成により、例えばＣＰＵをなす回路ブロック５０１ａから出力された電気信号（データ）は、回路ブロック５０１ａ上の微小タイル状素子１によって光信号に変換される。この微小タイル状素子１から放射された光信号は、光導波路５３０に入射してその光導波路５３０内を伝播する。この光信号は、回路ブロック５０１ｂ及び回路ブロック５０１ｃそれぞれの微小タイル状素子１で電気信号に変換され、回路ブロック５０１ｂ及び回路ブロック５０１ｃそれぞれに入力される。したがって、本実施形態によれば、微小タイル状素子１と光導波路５３０を用いて、集積回路チップ５５０上の各回路ブロック５０１ａ，５０１ｂ，５０１ｃ間におけるデータ伝送を光信号により極めて高速化することができる。

本実施形態においては、剛性の高い微小タイル状素子１を各回路ブロック５０１ａ，５０１ｂ，５０１ｃ上に貼り付けて、ＩＣチップ内光インターコネクション回路を構成するので、非常にコンパクトであって信頼性の高い光信号伝送手段を簡便に製造することができる。

光導波路５３０を伝播する光信号は、クロック信号としてもよい。例えば回路ブロック５０１ａの微小タイル状素子１からクロック信号（光信号）が放射され、そのクロック信号が光導波路５３０を伝播して他の回路ブロック５０１ｂ，５０１ｃの微小タイル状素子１に入力されることとする。このような構成とすることにより、従来よりも周波数の高いクロック信号で各回路ブロック５０１ａ，５０１ｂ，５０１ｃを高速動作させることができる。また、本実施形態においては、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ相互間はメタル配線５３１により電気的に接続されている。そこで、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線５３１を介して伝送することができる。

また、本実施形態においては、光導波路５３０が回路ブロック５０１ｂを横切るように、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ上に設けられている。そこで、光導波路５３０の経路長を短縮することができる。光導波路５３０は、集積回路チップ５５０上において、回路ブロック５０１ａ，５０１ｂ，５０１ｃの上面であるか否かにかかわらず形成することができる。

そして、光導波路５３０は、回路ブロック５０１ａ，５０１ｂ，５０１ｃを迂回するように集積回路チップ５５０の表面に設けてもよい。このようにすると、集積回路チップ５５０の表面において、回路ブロック５０１ａ，５０１ｂ，５０１ｃの領域表面と他の領域表面との段差が大きい場合でも、光導波路５３０が平らな面に設けられるので、光信号伝送過程での光結合効率を高めることができる。光導波路５３０は、図１４に示すような直線状に限らず、曲げや分岐あるいはループ状に形成することもできる。

図１４に示す実施形態では回路ブロック５０１ａ，５０１ｂ，５０１ｃ毎に１つずつ微小タイル状素子１が貼り付けられており、１本の光導波路５３０で各微小タイル状素子１を接続しているが、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ毎に複数の微小タイル状素子１を貼り付けてもよい。そして複数本の光導波路５３０によって各微小タイル状素子１を接続してもよい。このようにすることにより、複数組の微小タイル状素子１及び光導波路５３０を用いて複数の光信号を並列に伝送することができ、データ伝送速度をさらに高速化することができる。図１４に示す実施形態では、全ての回路ブロック５０１ａ，５０１ｂ，５０１ｃが光導波路５３０で接続されているが、一部の回路ブロック間（例えば回路ブロック５０１ａと回路ブロック５０１ｂ間）のみを光導波路５３０で接続してもよい。

さらに、図１４に示す集積回路チップ５５０を所望の基板上に複数実装してもよい。この場合、各集積回路チップ５５０同士の側面を密着させて基板上に配置することが好ましい。各集積回路チップ５５０は、フリップチップ実装することが好ましい。これらのようにすることにより、複数の集積回路チップ５５０を基板上にコンパクトに実装することができる。また、これらのようにすることで、各集積回路チップ５５０同士を上記微小タイル状素子１及び光導波路５３０で接続することも容易に行える。したがって、複数の集積回路チップ５５０からなる大規模なコンピュータシステムなどを、コンパクトにしながら高性能にかつ信頼性高く提供することができる。

図１５は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子１を備えた積層構造の光インターコネクション集積回路の概略断面図である。本光インターコネクション集積回路は、３つの集積回路チップ（シリコン半導体基板）６０１ａ，６０１ｂ，６０１ｃを、樹脂などの透明な接着材（図示せず）を挟んで重ね合わせて積層した構造を有している。集積回路チップ６０１ａ，６０１ｂ，６０１ｃは、シリコン半導体基板に集積回路（ＬＳＩなど）を形成したものである。また集積回路チップ６０１ａ，６０１ｂ，６０１ｃは、ガラス基板に薄膜トランジスタ（ＴＦＴ）などを形成したものでもよい。また、図１５における面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４及びフォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’は、それぞれ上記微小タイル状素子１で構成されているものとする。その微小タイル状素子１の形状としては、例えば厚さ１μｍから２０μｍ、縦横の大きさ数十μｍから数百μｍの板形状とする。

集積回路チップ６０１ａの上面には、２つの面発光レーザＶＣ１，ＶＣ２と、２つのフォトディテクタＰＤ３，ＰＤ４とが所望の位置に接着されている。すなわち、集積回路チップ６０１ａの上面における周縁部位に限らず、集積回路の中の任意の位置に面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４を配置する。

面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４それぞれの間隔は、非常に小さくすることができ、例えば、当該間隔としては数μｍとすることもできる。また、面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４などをなす各微小タイル状素子は、透明性を有する接着材６３０で集積回路チップ６０１ａの上面に接着されている。接着材６３０としては例えば樹脂を用いる。

集積回路チップ６０１ｂの上面には、１つの面発光レーザＶＣ３と、３つのフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’とが接着されている。ここで、面発光レーザＶＣ３及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’は、透明性を有する接着材６３０で集積回路チップ６０１ｂの上面に接着されている。
集積回路チップ６０１ｃの上面には、１つの面発光レーザＶＣ４と、３つのフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’とが接着されている。ここで、面発光レーザＶＣ４及びフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’は、透明性を有する接着材６３０で集積回路チップ６０１ｃの上面に接着されている。

接着材６３０は、インクジェットノズル（図示せず）から接着材６３０を含む液滴を吐出して集積回路チップ６０１ａ，６０１ｂ，６０１ｃに塗布する液滴吐出方式で設けることが好ましい。これにより、接着材６３０などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。また、集積回路チップ６０１ａ，６０１ｂ，６０１ｃを接着材で重ね合わせるときも、その接着材を液滴吐出方式で塗布することが好ましい。これにより、接着材などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。

そして、面発光レーザＶＣ１の発光中心軸に対向するように、２つのフォトディテクタＰＤ１，ＰＤ１’が配置されている。また、面発光レーザＶＣ２の発光中心軸に対向するように、２つのフォトディテクタＰＤ２，ＰＤ２’が配置されている。また、面発光レーザＶＣ３の発光中心軸に対向するように、２つのフォトディテクタＰＤ３，ＰＤ３’が配置されている。また、面発光レーザＶＣ４の発光中心軸に対向するように２つのフォトディテクタＰＤ４，ＰＤ４’が配置されている。望ましくは、各々の面発光レーザＶＣの発光中心軸上に、各々の面発光レーザに対向して配置される２つのフォトディテクタＰＤ，ＰＤ’の受光中心軸がくるように、面発光レーザＶＣとフォトディテクタＰＤ，ＰＤ’を配置するのがよい。

面発光レーザＶＣ１は第１波長のレーザ光を出射し、面発光レーザＶＣ２は第２波長のレーザ光を出射し、面発光レーザＶＣ３は第３波長のレーザ光を出射し、面発光レーザＶＣ４は第４波長のレーザ光を出射する。ここで、第１乃至第４波長は、例えば、集積回路チップ６０１ａ，６０１ｂ，６０１ｃをシリコン半導体基板で形成した場合は１．１μｍ以上とする。これにより、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４から出射されたレーザ光は、集積回路チップ６０１ａ，６０１ｂ，６０１ｃを透過することが可能となる。例えば、第１波長を１．２０μｍ、第２波長を１．２２μｍ、第３波長を１．２４μｍ、第４波長を１．２６μｍとする。
波長が１．１μｍ以下の光でもガラス基板であれば透過することができる。そこで、集積回路チップ６０１ａ，６０１ｂ，６０１ｃをガラス基板を用いて形成した場合は、第１乃至第４波長を１．１μｍ以下にすることもできる。例えば、第１波長を０．７９μｍ、第２波長を０．８１μｍ、第３波長を０．８３μｍ、第４波長を０．８５μｍとする。

各フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’は、波長選択性を有することが好ましい。例えば、フォトディテクタＰＤ１，ＰＤ１’は第１波長の光のみを検出し、フォトディテクタＰＤ２，ＰＤ２’は第２波長の光のみを検出し、フォトディテクタＰＤ３，ＰＤ３’は第３波長の光のみを検出し、フォトディテクタＰＤ４，ＰＤ４’は第４波長の光のみを検出するものとする。また、各フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’の上面又は下面に波長選択性を有する薄膜などを設けて、波長選択性を有する受光素子としてもよい。フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’としては、例えば、上記実施形態のＭＳＭ型フォトダイオードなどを用いる。

また、面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４の上面は、非透明部材で被われていることが好ましい。また、フォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’及び面発光レーザＶＣ４の下面は、非透明部材で被われていることが好ましい。これにより、迷光によるノイズを抑えることができる。

上記構成により、面発光レーザＶＣ１から下方に出射された第１波長のレーザ光は、面発光レーザＶＣ１と集積回路チップ６０１ａ間の接着材６３０、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａと集積回路チップ６０１ｂ間の接着材を透過してフォトディテクタＰＤ１に入射し、さらに、フォトディテクタＰＤ１、フォトディテクタＰＤ１と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ１’に入射する。

また、面発光レーザＶＣ２から下方に出射された第２波長のレーザ光は、面発光レーザＶＣ２と集積回路チップ６０１ａ間の接着材６３０、集積回路チップ６０１ａ及び集積回路チップ６０１ａと集積回路チップ６０１ｂ間の接着材を透過してフォトディテクタＰＤ２に入射し、さらに、フォトディテクタＰＤ２、フォトディテクタＰＤ２と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ２’に入射する。

また、面発光レーザＶＣ３から上方に出射された第３波長のレーザ光は、集積回路チップ６０１ｂと集積回路チップ６０１ａ間の接着材、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａとフォトディテクタＰＤ３間の接着材６３０を透過してフォトディテクタＰＤ３に入射する。面発光レーザＶＣ３から下方に出射された第３波長のレーザ光は、面発光レーザＶＣ３と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ３’に入射する。

また、面発光レーザＶＣ４から上方に出射された第４波長のレーザ光は、集積回路チップ６０１ｃと集積回路チップ６０１ｂ間の接着材、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂとフォトディテクタＰＤ４’間の接着材６３０を透過してフォトディテクタＰＤ４’に入射し、さらに、フォトディテクタＰＤ４’、集積回路チップ６０１ｂと集積回路チップ６０１ａ間の接着材、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａとフォトディテクタＰＤ４間の接着材６３０を透過してフォトディテクタＰＤ４に入射する。

したがって、面発光レーザＶＣ１から第１波長のレーザ光として出力された光信号は、フォトディテクタＰＤ１，ＰＤ１’に略同時に受信される。また、面発光レーザＶＣ２から第２波長のレーザ光として出力された光信号は、フォトディテクタＰＤ２，ＰＤ２’に略同時に受信される。また、面発光レーザＶＣ３から第３波長のレーザ光として出力された光信号は、フォトディテクタＰＤ３，ＰＤ３’に略同時に受信される。また、面発光レーザＶＣ４から第４波長のレーザ光として出力された光信号は、フォトディテクタＰＤ４，ＰＤ４’に略同時に受信される。

そこで、集積回路チップ６０１ａ、集積回路チップ６０１ｂ及び集積回路チップ６０１ｃの相互間では、第１〜第４波長の４つの光信号を同時に並列に送受信して双方向通信を行うことができる。換言すれば、上記面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤ１’，ＰＤ２’，ＰＤ３’，ＰＤ４’が光バスの信号送受信手段となり、第１〜第４波長の４つの光信号が光バスの伝送信号となる。

これらにより、本実施形態の光インターコネクション集積回路は、３つの集積回路チップ６０１ａ，６０１ｂ，６０１ｃの相互間において複数の光信号を並列に送受信する光バスを有するので、集積回路チップ間の信号伝送速度を高速化することができ、金属配線を用いて電気信号を送受信する場合に生ずる以下の問題点
１）配線間の信号伝達タイミングのズレ（スキュー）
２）高周波信号の伝送時に大きな電力が必要となる
３）配線レイアウトについて自由度が制限され設計が困難となる
４）インピーダンスマッチングが必要となる
５）アースノイズ、電磁誘導ノイズなどの対策が必要となる
に対処することができる。

さらに、本実施形態の光インターコネクション集積回路は、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤ１’，ＰＤ２’，ＰＤ３’，ＰＤ４’をなす微小タイル状素子１の剛性が高く破損しにくいので、極めて微細なＩＣチップ間光インターコネクション回路を信頼性高く、容易に製造することができる。

さらにまた、本実施形態の光インターコネクション集積回路は、光バスの通信信号となる複数のレーザ光をそれぞれ異なる波長にしているので、発光素子と受光素子を１組とした複数組の光信号送受信手段を極めて近接して配置しても迷光などによる混信を防ぐことが可能となり、さらに装置をコンパクト化することができる。さらにまた、本実施形態の光インターコネクション集積回路は、発光素子として面発光レーザを用いているので、さらに通信速度を高速化することができるとともに、多層構造に積層した複数の集積回路チップを透過するレーザ光の出射手段（送信手段）を容易に形成することができる。さらにまた、本実施形態の光インターコネクション集積回路は、波長選択性を有する受光素子（フォトディテクタ）を用いることで、迷光などによる混信をさらに防ぐことが可能となり、さらに装置をコンパクト化することができる。

＜電子機器の具体例＞
次に、上記実施形態の微小タイル状素子１又はデバイスを備えた電子機器の具体例について、次に説明する。
上記実施形態の微小タイル状素子１は、ＭＳＭ型フォトダイオードであるが、ＭＳＭ型フォトダイオード以外のフォトディテクタ、面発光レーザなどの半導体レーザ又は発光ダイオードなどに適用することができる。これらの微小タイル状素子１を備えたデバイスは、レーザ光を用いる機器などに対して広く適用できる。したがって、これらのデバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。

図１６（ａ）は、携帯電話の一例を示した斜視図である。図１６（ａ）において、符号１０００は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段などの一部として用いた携帯電話本体を示し、符号１００１は表示部を示している。図１６（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１６（ｂ）において、符号１１００は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段などの一部として用いた時計本体を示し、符号１１０１は表示部を示している。図１６（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１６（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段の一部として用いた情報処理装置本体、符号１２０６は表示部を示している。

図１６に示す電子機器は、上記実施形態に係る剛性の高い微小タイル状素子１又はデバイスを備えているので、製造工程などにおいて微小タイル状素子１が破損することを回避することができ、従来よりも信頼性が高く、コンパクトで安価な電子機器を提供することができる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

本発明の第１実施形態に係る微小タイル状素子を示す図である。 第１実施形態の微小タイル状素子を備えたデバイスを示す断面図である。 本発明の第２実施形態に係る微小タイル状素子を示す図である。 第２実施形態の微小タイル状素子を備えたデバイスを示す断面図である。 本発明の第３実施形態に係るデバイスを示す断面図である。 本発明の第４実施形態に係る微小タイル状素子を示す図である。 本発明の実施形態に係る製造方法の第１工程を示す断面図である。 同上の製造方法の第２工程を示す断面図である。 同上の製造方法の第３工程を示す断面図である。 同上の製造方法の第４工程を示す断面図である。 同上の製造方法の第５工程を示す断面図である。 同上の製造方法の第６工程を示す断面図である。 本発明の微小タイル状素子を備えたＩＣチップ間光インターコネクション回路を示す斜視図である。 本発明の微小タイル状素子を備えたＩＣチップ内光インターコネクション回路を示す斜視図である。 本発明の微小タイル状素子を備えた積層構造の光インターコネクション集積回路の概略断面図である。 本発明の微小タイル状素子を備えた電子機器の具体例を示す図である。 本発明の第５実施形態に係る微小タイル状素子を示す図である。 第５実施形態の微小タイル状素子を備えたデバイスを示す断面図である。 本発明の第６実施形態に係る微小タイル状素子を示す図である。 第６実施形態の微小タイル状素子を備えたデバイスを示す断面図である。

符号の説明

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ…微小タイル状素子、１１，１１’，２１１，２１１’…強度付与層、１１ａ，１１ｂ，１１ｃ，１１ｄ，２１１ａ，２１１ｂ，２１１ｃ，２１１ｄ…堤防構造（突出構造）、１２ａ，１２ａ’，１２ｂ，１２ｂ’，２１２ａ，２１２ｂ，２１２ａ’，２１２ｂ’…電極、１３，２１３…半導体層、５０，５０’，２５０…最終基板、５１ａ，５１ｂ…電極、５２ａ，５２ｂ，５２’…電気配線、１００…基板、１０１…犠牲層、１１３…半導体層、２００…第１の中間転写フィルム、３００…第２の中間転写フィルム

Claims (5)

1. タイル形状を有するタイル状素子が基板上に実装されたデバイスであって、
   前記タイル状素子は、絶縁性と機械的な強度性とをもつ強度付与層と、
   前記強度付与層上に積層される半導体層と、
   前記半導体層に電気的に接続されるとともに前記強度付与層の上面における両側に配置される電極と、を備え、
   前記強度付与層は、前記上面に配置される電極と前記基板の基板電極とを接合する配線の形成領域の少なくとも一部を囲む凸形状の堤防構造を有し、
   前記電極は、前記堤防構造を覆った状態に形成されるとともに、前記強度付与層の上面から側面を経て前記堤防構造の凸形状の延在方向に沿ってはみ出したはみ出し部を有し、
   該はみ出し部の両側が前記堤防構造により支持されることを特徴とするデバイス。
2. 前記はみ出し部の幅Ｙと、前記強度付与層の外縁と前記半導体層の外縁との間隔Ｙとが、Ｙ＜Ｘの関係を満たすことを特徴とする請求項１記載のデバイス。
3. 前記強度付与層は、前記半導体層よりも大きいことを特徴とする請求項１又は２記載のデバイス。
4. 前記半導体層及び前記電極は、受光素子を形成していることを特徴とする請求項１から３のいずれか一項記載のデバイス。
5. 前記強度付与層と前記半導体層とにおける少なくとも一方には、反射防止膜が設けられていることを特徴とする請求項１から４のいずれか一項記載のデバイス。

Images