JPH08236695A - 三次元集積回路装置およびその製造方法 - Google Patents
三次元集積回路装置およびその製造方法Info
- Publication number
- JPH08236695A JPH08236695A JP3731795A JP3731795A JPH08236695A JP H08236695 A JPH08236695 A JP H08236695A JP 3731795 A JP3731795 A JP 3731795A JP 3731795 A JP3731795 A JP 3731795A JP H08236695 A JPH08236695 A JP H08236695A
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- functional element
- substrate
- protective film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 シリコン基板の表面部に第一の機能素子を設
け、この第一の機能素子上に第一の保護膜を設けると共
に、ガリウム砒素基板上に、アルミニウムガリウム砒素
層とガリウム砒素層を設けて、このガリウム砒素層上に
第二の保護膜を設け、この第二の保護膜と前記第一の保
護膜を接合した後に、前記アルミニムガリウム砒素層と
ガリウム砒素基板を除去し、次いで前記ガリウム砒素層
部分に第二の機能素子を形成し、この第二の機能素子と
前記第一の機能素子を前記保護膜部分に形成したビアホ
ールを介して接続する。 【効果】 シリコン系機能素子を破壊することなく、ガ
リウム砒素系機能素子を同一基板上に集積化して形成す
ることができる。また、ガリウム砒素系化合物半導体中
に形成した機能素子で光の入出力を行い、さらにこの機
能素子と相互接続したシリコン系機能素子で信号処理す
ることができる高機能三次元集積回路装置を提供でき
る。
け、この第一の機能素子上に第一の保護膜を設けると共
に、ガリウム砒素基板上に、アルミニウムガリウム砒素
層とガリウム砒素層を設けて、このガリウム砒素層上に
第二の保護膜を設け、この第二の保護膜と前記第一の保
護膜を接合した後に、前記アルミニムガリウム砒素層と
ガリウム砒素基板を除去し、次いで前記ガリウム砒素層
部分に第二の機能素子を形成し、この第二の機能素子と
前記第一の機能素子を前記保護膜部分に形成したビアホ
ールを介して接続する。 【効果】 シリコン系機能素子を破壊することなく、ガ
リウム砒素系機能素子を同一基板上に集積化して形成す
ることができる。また、ガリウム砒素系化合物半導体中
に形成した機能素子で光の入出力を行い、さらにこの機
能素子と相互接続したシリコン系機能素子で信号処理す
ることができる高機能三次元集積回路装置を提供でき
る。
Description
【０００１】
【産業上の利用分野】本発明は三次元集積回路装置とそ
の製造方法に関し、特に異種の半導体を用いた三次元集
積回路装置とその製造方法に関する。
の製造方法に関し、特に異種の半導体を用いた三次元集
積回路装置とその製造方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】従来
から、電子機能素子用材料としてはシリコンが多用され
ているが、より高速な電子デバイスを実現するため、ガ
リウム砒素などの化合物半導体材料が脚光を浴びてい
る。化合物半導体は発光、受光素子用材料としても使わ
れることから、電子機能素子と光機能素子を同一基板上
に集積化して形成することにより、それぞれの機能を生
かした新しいデバイスの登場が期待されている。例えば
光機能素子である半導体レーザと電子機能素子の集合体
であるその駆動回路を一体化すれば個々の素子をリード
線で接続する場合に比べ浮遊容量などが減少するので高
速変調が可能になる。また、光機能素子である受光素子
と電子機能素子の集合体である増巾回路を同一基板上に
一体化して形成すれば高感度で高速応答が可能な光検出
器が実現できる。
から、電子機能素子用材料としてはシリコンが多用され
ているが、より高速な電子デバイスを実現するため、ガ
リウム砒素などの化合物半導体材料が脚光を浴びてい
る。化合物半導体は発光、受光素子用材料としても使わ
れることから、電子機能素子と光機能素子を同一基板上
に集積化して形成することにより、それぞれの機能を生
かした新しいデバイスの登場が期待されている。例えば
光機能素子である半導体レーザと電子機能素子の集合体
であるその駆動回路を一体化すれば個々の素子をリード
線で接続する場合に比べ浮遊容量などが減少するので高
速変調が可能になる。また、光機能素子である受光素子
と電子機能素子の集合体である増巾回路を同一基板上に
一体化して形成すれば高感度で高速応答が可能な光検出
器が実現できる。
【０００３】ところが、例えば電界効果トランジスタ
（ＦＥＴ）を中心とする電子機能素子は高純度高抵抗の
単結晶半導体膜が必要であるのに対し、半導体レーザな
どの光機能素子は不純物を含む低抵抗な単結晶半導体膜
が必要であり、このような相反する性質の機能素子を同
一基板上に高密度に再現性良く集積化して形成するに
は、技術的に困難である。
（ＦＥＴ）を中心とする電子機能素子は高純度高抵抗の
単結晶半導体膜が必要であるのに対し、半導体レーザな
どの光機能素子は不純物を含む低抵抗な単結晶半導体膜
が必要であり、このような相反する性質の機能素子を同
一基板上に高密度に再現性良く集積化して形成するに
は、技術的に困難である。
【０００４】また、例えば半導体レーザは数層からなる
厚さ数ミクロンのデバイスであるのに対し、電界効果ト
ランジスタは１〜２層ですむ１〜２ミクロンの厚さしか
ない機能素子である。したがって、これらを単結晶半導
体基板の表面に並べるように作ろうとすると、表面に高
低差ができる。ところが、現在の半導体製造技術の中心
をなすマスク露光法では、マスク像のピントは一箇所に
しか合わせられない。このため、表面に高低差がある複
数の機能素子を形成することはできないという問題があ
った。
厚さ数ミクロンのデバイスであるのに対し、電界効果ト
ランジスタは１〜２層ですむ１〜２ミクロンの厚さしか
ない機能素子である。したがって、これらを単結晶半導
体基板の表面に並べるように作ろうとすると、表面に高
低差ができる。ところが、現在の半導体製造技術の中心
をなすマスク露光法では、マスク像のピントは一箇所に
しか合わせられない。このため、表面に高低差がある複
数の機能素子を形成することはできないという問題があ
った。
【０００５】さらに、シリコン基板上にガリウム砒素膜
を形成して発光ダイオードやレーザダイオードを形成す
ることも提案されている。この場合、二段階成長法や温
度サイクル法などを適宜採用して形成される。すなわ
ち、まずシリコン基板の自然酸化膜を８００℃から１０
００℃の高温で除去する。次に、４５０℃以下の低温で
核となるアモルファスガリウム砒素を成長させた後、５
００℃から７００℃まで昇温し、前記アモルファスガリ
ウム砒素を再結晶化し、ガリウム砒素単結晶を成長する
（二段階成長法）。次に、７５０℃から１０００℃の高
温でのアニールと６００℃以下の低温への急冷を数回繰
り返す（温度サイクル法）等のポストアニールを行うこ
とによって結晶性を向上させるものである。
を形成して発光ダイオードやレーザダイオードを形成す
ることも提案されている。この場合、二段階成長法や温
度サイクル法などを適宜採用して形成される。すなわ
ち、まずシリコン基板の自然酸化膜を８００℃から１０
００℃の高温で除去する。次に、４５０℃以下の低温で
核となるアモルファスガリウム砒素を成長させた後、５
００℃から７００℃まで昇温し、前記アモルファスガリ
ウム砒素を再結晶化し、ガリウム砒素単結晶を成長する
（二段階成長法）。次に、７５０℃から１０００℃の高
温でのアニールと６００℃以下の低温への急冷を数回繰
り返す（温度サイクル法）等のポストアニールを行うこ
とによって結晶性を向上させるものである。
【０００６】ところが、上記のようなプロセスでシリコ
ン基板上に直接成長させたガリウム砒素単結晶薄膜の結
晶性は、単結晶シリコンと単結晶ガリウム砒素膜の大き
な格子定数差（４．２％）と熱膨張係数差のために一般
的に非常に悪く、ＫＯＨによるエッチング後の転移密度
（エッチピット密度、ＥＰＤ）を５×１０5 ／ｃｍ2以
下にすることは困難である。
ン基板上に直接成長させたガリウム砒素単結晶薄膜の結
晶性は、単結晶シリコンと単結晶ガリウム砒素膜の大き
な格子定数差（４．２％）と熱膨張係数差のために一般
的に非常に悪く、ＫＯＨによるエッチング後の転移密度
（エッチピット密度、ＥＰＤ）を５×１０5 ／ｃｍ2以
下にすることは困難である。
【０００７】また、上記のようなプロセスでシリコン基
板上にガリウム砒素単結晶薄膜を直接成長させた場合、
シリコン基板とガリウム砒素単結晶薄膜の大きな熱膨張
係数差のために大きな引っ張り応力（１０9 ｄｙｎｅ／
ｃｍ2 以上）が残留する。その結果、シリコン基板が大
きく反って（数十ミクロン以上）、ガリウム砒素単結晶
薄膜の微細加工が非常に困難になるという問題があっ
た。
板上にガリウム砒素単結晶薄膜を直接成長させた場合、
シリコン基板とガリウム砒素単結晶薄膜の大きな熱膨張
係数差のために大きな引っ張り応力（１０9 ｄｙｎｅ／
ｃｍ2 以上）が残留する。その結果、シリコン基板が大
きく反って（数十ミクロン以上）、ガリウム砒素単結晶
薄膜の微細加工が非常に困難になるという問題があっ
た。
【０００８】さらに、シリコン基板上に直接ガリウム砒
素単結晶薄膜を成長させるには、８００℃以上の高温の
成長プロセスが必要であり、シリコン基板上にシリコン
系の電子機能素子を形成した後、ガリウム砒素単結晶薄
膜を成長するとシリコン系電子機能素子を破壊してしま
う。
素単結晶薄膜を成長させるには、８００℃以上の高温の
成長プロセスが必要であり、シリコン基板上にシリコン
系の電子機能素子を形成した後、ガリウム砒素単結晶薄
膜を成長するとシリコン系電子機能素子を破壊してしま
う。
【０００９】シリコン基板上に直接ガリウム砒素単結晶
薄膜を成長し、ガリウム砒素系機能素子を形成した後に
シリコン基板上にシリコン系機能素子を作成する場合に
おいても、シリコン系機能素子を作成するために必要な
高温プロセス（５００℃以上）で、ガリウム砒素系機能
素子を破壊してしまう。
薄膜を成長し、ガリウム砒素系機能素子を形成した後に
シリコン基板上にシリコン系機能素子を作成する場合に
おいても、シリコン系機能素子を作成するために必要な
高温プロセス（５００℃以上）で、ガリウム砒素系機能
素子を破壊してしまう。
【００１０】上記理由により、シリコン系機能素子とガ
リウム砒素系機能素子を同一のシリコン基板上に集積化
して形成することは困難である。
リウム砒素系機能素子を同一のシリコン基板上に集積化
して形成することは困難である。
【００１１】
【発明の目的】本発明に係る三次元集積回路装置は、こ
のような従来装置および従来方法の問題点に鑑みて発明
されたものであり、単一材料から成る半導体基板上に、
シリコン系機能素子とガリウム砒素系機能素子を同時に
組み込むことの困難さを解消するとともに、ガリウム砒
素単結晶薄膜を形成したシリコン基板上に光機能素子と
電子機能素子を組み込むことの困難さを解消した三次元
集積回路装置およびその製造方法を提供することを目的
とする。
のような従来装置および従来方法の問題点に鑑みて発明
されたものであり、単一材料から成る半導体基板上に、
シリコン系機能素子とガリウム砒素系機能素子を同時に
組み込むことの困難さを解消するとともに、ガリウム砒
素単結晶薄膜を形成したシリコン基板上に光機能素子と
電子機能素子を組み込むことの困難さを解消した三次元
集積回路装置およびその製造方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載した三次元集積回路装置の製造方法
では、シリコン基板に第一の機能素子を形成し、この第
一の機能素子上に第一の保護膜を形成すると共に、ガリ
ウム砒素基板上に、アルミニウムガリウム砒素層とガリ
ウム砒素層を形成し、このガリウム砒素層上に第二の保
護膜を形成して、この第二の保護膜と前記第一の保護膜
を接合した後に、前記アルミニムガリウム砒素層とガリ
ウム砒素基板を除去し、次いで前記ガリウム砒素層に第
二の機能素子を形成し、この第二の機能素子と前記第一
の機能素子を前記保護膜部分に形成したビアホールを介
して接続する。
に、請求項１に記載した三次元集積回路装置の製造方法
では、シリコン基板に第一の機能素子を形成し、この第
一の機能素子上に第一の保護膜を形成すると共に、ガリ
ウム砒素基板上に、アルミニウムガリウム砒素層とガリ
ウム砒素層を形成し、このガリウム砒素層上に第二の保
護膜を形成して、この第二の保護膜と前記第一の保護膜
を接合した後に、前記アルミニムガリウム砒素層とガリ
ウム砒素基板を除去し、次いで前記ガリウム砒素層に第
二の機能素子を形成し、この第二の機能素子と前記第一
の機能素子を前記保護膜部分に形成したビアホールを介
して接続する。
【００１３】また、請求項３に記載した三次元集積回路
装置では、シリコン基板に第一の機能素子を設けて保護
膜で被覆し、この保護膜上に、ガリウム砒素層を設け
て、このガリウム砒素層に第二の機能素子を設け、前記
第一の機能素子と第二の機能素子とを前記保護膜に形成
したスルーホールを介して接続した。
装置では、シリコン基板に第一の機能素子を設けて保護
膜で被覆し、この保護膜上に、ガリウム砒素層を設け
て、このガリウム砒素層に第二の機能素子を設け、前記
第一の機能素子と第二の機能素子とを前記保護膜に形成
したスルーホールを介して接続した。
【００１４】
【作用】請求項１に記載した三次元集積回路装置の製造
方法では、シリコン基板上に第一の機能素子を形成し
て、ガリウム砒素基板上に形成したガリウム砒素層を貼
り付けた後に、このガリウム砒素基板を除去して第二の
機能素子を形成することから、シリコン系機能素子を破
壊することなく、シリコン系機能素子とガリウム砒素系
機能素子を同一のシリコン基板上に集積化して形成する
ことができる。
方法では、シリコン基板上に第一の機能素子を形成し
て、ガリウム砒素基板上に形成したガリウム砒素層を貼
り付けた後に、このガリウム砒素基板を除去して第二の
機能素子を形成することから、シリコン系機能素子を破
壊することなく、シリコン系機能素子とガリウム砒素系
機能素子を同一のシリコン基板上に集積化して形成する
ことができる。
【００１５】また、請求項３に記載した三次元集積回路
装置では、ガリウム砒素層に形成した第二の機能素子で
光の入出力を行い、さらにこの第二の機能素子と相互接
続したシリコン基板内の第一の機能素子で信号処理する
ことができる高機能三次元集積回路装置を提供できる。
装置では、ガリウム砒素層に形成した第二の機能素子で
光の入出力を行い、さらにこの第二の機能素子と相互接
続したシリコン基板内の第一の機能素子で信号処理する
ことができる高機能三次元集積回路装置を提供できる。
【００１６】さらに、ガリウム砒素基板上にアルミニウ
ムガリウム砒素膜を形成する場合、両者の格子定数と熱
膨張係数はほぼ同じであるため結晶性の良い（ＥＰＤが
５×１０5 ／ｃｍ2 以下）ガリウム砒素系化合物半導体
を成膜でき、高性能な三次元集積回路装置を提供でき
る。
ムガリウム砒素膜を形成する場合、両者の格子定数と熱
膨張係数はほぼ同じであるため結晶性の良い（ＥＰＤが
５×１０5 ／ｃｍ2 以下）ガリウム砒素系化合物半導体
を成膜でき、高性能な三次元集積回路装置を提供でき
る。
【００１７】
【実施例】以下、本発明に係る三次元回路装置の製造方
法の一実施例を添付図面に基づき詳細に説明する。
法の一実施例を添付図面に基づき詳細に説明する。
【００１８】まず、図１に示すように、ガリウム砒素基
板１上に単結晶のガリウム砒素層などから成るバッファ
層２を形成し、このバッファ層２上にアルミニウムガリ
ウム砒素層（Ａｌx Ｇａ1-x Ａｓ（１≧ｘ≧０．４））
３を形成し、さらにこのアルミニウムガリウム砒素層３
上に第二（ガリウム砒素系）の機能素子を形成するため
のガリウム砒素層４を形成する。これらのガリウム砒素
層２、４またはアルミニウムガリウム砒素層３は、ＭＯ
ＣＶＤ法やＭＢＥ法などで形成する。なお、バッファ層
２は、下部に位置するガリウム砒素基板１の結晶欠陥が
その後の結晶成長に影響しない程度の厚みでよく、通常
０．１〜２μｍ程度の厚みに形成される。また、アルニ
ウムガリウム砒素層（Ａｌx Ｇａ1-x Ａｓ（１≧ｘ≧
０．４））３の組成と膜厚も、ガリウム砒素基板１のリ
フトオフ（分離除去）が容易に行えるように設定すれば
よい。ただし、アルミニウム（Ａｌ）の組成ｘが０．４
未満の場合は、このアルミニウムガリウム砒素層３と他
のガリウム砒素２、４とのエッチング時の選択性が著し
く低下するため実用的ではない。
板１上に単結晶のガリウム砒素層などから成るバッファ
層２を形成し、このバッファ層２上にアルミニウムガリ
ウム砒素層（Ａｌx Ｇａ1-x Ａｓ（１≧ｘ≧０．４））
３を形成し、さらにこのアルミニウムガリウム砒素層３
上に第二（ガリウム砒素系）の機能素子を形成するため
のガリウム砒素層４を形成する。これらのガリウム砒素
層２、４またはアルミニウムガリウム砒素層３は、ＭＯ
ＣＶＤ法やＭＢＥ法などで形成する。なお、バッファ層
２は、下部に位置するガリウム砒素基板１の結晶欠陥が
その後の結晶成長に影響しない程度の厚みでよく、通常
０．１〜２μｍ程度の厚みに形成される。また、アルニ
ウムガリウム砒素層（Ａｌx Ｇａ1-x Ａｓ（１≧ｘ≧
０．４））３の組成と膜厚も、ガリウム砒素基板１のリ
フトオフ（分離除去）が容易に行えるように設定すれば
よい。ただし、アルミニウム（Ａｌ）の組成ｘが０．４
未満の場合は、このアルミニウムガリウム砒素層３と他
のガリウム砒素２、４とのエッチング時の選択性が著し
く低下するため実用的ではない。
【００１９】次に、図２に示すように、その上に二酸化
シリコン（ＳｉＯ2 ）ないしポリイミド等から成る第二
の保護膜５を形成し、表面を±５μｍ以下の粗さ精度で
研磨する。この第二の保護膜７を二酸化シリコンで形成
する場合は、ＣＶＤ法などで形成され、ポリイミド樹脂
などで形成する場合は、スピンコート法などで形成され
る。
シリコン（ＳｉＯ2 ）ないしポリイミド等から成る第二
の保護膜５を形成し、表面を±５μｍ以下の粗さ精度で
研磨する。この第二の保護膜７を二酸化シリコンで形成
する場合は、ＣＶＤ法などで形成され、ポリイミド樹脂
などで形成する場合は、スピンコート法などで形成され
る。
【００２０】一方、図３に示すように、上述のガリウム
砒素基板１とは別個に、シリコン基板６を用意し、この
シリコン基板６上に第一（シリコン系）の機能素子（不
図示）を形成し、その上に二酸化シリコン（ＳｉＯ2 ）
やポリイミド等からなる第一の保護膜７を形成し、表面
粗さが±５μｍ以下になるように研磨する。この第一の
保護膜７を二酸化シリコンで形成する場合は、ＣＶＤ法
などで形成され、ポリイミド樹脂などで形成する場合
は、スピンコート法などで形成される。
砒素基板１とは別個に、シリコン基板６を用意し、この
シリコン基板６上に第一（シリコン系）の機能素子（不
図示）を形成し、その上に二酸化シリコン（ＳｉＯ2 ）
やポリイミド等からなる第一の保護膜７を形成し、表面
粗さが±５μｍ以下になるように研磨する。この第一の
保護膜７を二酸化シリコンで形成する場合は、ＣＶＤ法
などで形成され、ポリイミド樹脂などで形成する場合
は、スピンコート法などで形成される。
【００２１】次に、図４に示すように、第二の機能素子
４上に形成した第二の保護膜５の研磨面と第一の機能素
子７上に形成した第一の保護膜８の研磨面とを接触さ
せ、ファンデルワールス力により両者を接合する。な
お、この接合の際、ポリイミド樹脂やエポキシ樹脂等を
再度数十ミクロン以下の厚みで第二の保護膜５および第
二の保護膜８間に塗布した後、乾燥アニールすることに
よって第二の機能素子４上に形成した第二の保護膜５の
研磨面と第一の機能素子７上に形成した第一の保護膜８
の研磨面とを接着してもよい。
４上に形成した第二の保護膜５の研磨面と第一の機能素
子７上に形成した第一の保護膜８の研磨面とを接触さ
せ、ファンデルワールス力により両者を接合する。な
お、この接合の際、ポリイミド樹脂やエポキシ樹脂等を
再度数十ミクロン以下の厚みで第二の保護膜５および第
二の保護膜８間に塗布した後、乾燥アニールすることに
よって第二の機能素子４上に形成した第二の保護膜５の
研磨面と第一の機能素子７上に形成した第一の保護膜８
の研磨面とを接着してもよい。
【００２２】次に、図５に示すように、接合完了後の基
板１、６を濃度約１０％のフッ化水素（ＨＦ）水溶液中
に浸すことによって、第二の基板１上に形成したアルミ
ニウムガリウム砒素層（Ａｌx Ｇａ1-x Ａｓ（１≧ｘ≧
０．４））３のみを除去し、ガリウム砒素基板１をリフ
トオフ（分離除去）する。なお、このリフトオフされた
ガリウム砒素基板１は、アルミニウムガリウム砒素から
成るバッファ層２とガリウム砒素層４を形成するための
基板として繰り返し利用できる。また、化学機械研磨法
やプラズマ化学エッチング法（ＰＡＣＥ）などにより、
ガリウム砒素基板６をその基板６の厚みが数十ミクロン
以下になるまで研磨した後、その基板６を硫酸と過酸化
水素の水溶液等でエッチング除去し、さらにアルミニウ
ムガリウム砒素層（Ａｌx Ｇａ1-x Ａｓ（１≧ｘ≧０．
４））３をフッ酸系エッチング液等で選択的に除去する
ことにより、シリコン基板１の最上層にガリウム砒素層
４が位置するように形成してもよい。
板１、６を濃度約１０％のフッ化水素（ＨＦ）水溶液中
に浸すことによって、第二の基板１上に形成したアルミ
ニウムガリウム砒素層（Ａｌx Ｇａ1-x Ａｓ（１≧ｘ≧
０．４））３のみを除去し、ガリウム砒素基板１をリフ
トオフ（分離除去）する。なお、このリフトオフされた
ガリウム砒素基板１は、アルミニウムガリウム砒素から
成るバッファ層２とガリウム砒素層４を形成するための
基板として繰り返し利用できる。また、化学機械研磨法
やプラズマ化学エッチング法（ＰＡＣＥ）などにより、
ガリウム砒素基板６をその基板６の厚みが数十ミクロン
以下になるまで研磨した後、その基板６を硫酸と過酸化
水素の水溶液等でエッチング除去し、さらにアルミニウ
ムガリウム砒素層（Ａｌx Ｇａ1-x Ａｓ（１≧ｘ≧０．
４））３をフッ酸系エッチング液等で選択的に除去する
ことにより、シリコン基板１の最上層にガリウム砒素層
４が位置するように形成してもよい。
【００２３】次に、図６に示すように、図５で得られた
シリコン基板６上のガリウム砒素層４部分に、さらに第
二（ガリウム砒素系）の機能素子を形成する。この第二
（ガリウム砒素系）の機能素子は、発光ダイオード（Ｌ
ＥＤ）、レーザダイオード（ＬＤ）、高電子移動度トラ
ンジスタなど化合物半導体の特性を生かした光機能素子
または電子機能素子で構成される。この第二の機能素子
４上に、さらに二酸化シリコン膜やポリイミド樹脂など
から成る保護膜を形成してもよい。
シリコン基板６上のガリウム砒素層４部分に、さらに第
二（ガリウム砒素系）の機能素子を形成する。この第二
（ガリウム砒素系）の機能素子は、発光ダイオード（Ｌ
ＥＤ）、レーザダイオード（ＬＤ）、高電子移動度トラ
ンジスタなど化合物半導体の特性を生かした光機能素子
または電子機能素子で構成される。この第二の機能素子
４上に、さらに二酸化シリコン膜やポリイミド樹脂など
から成る保護膜を形成してもよい。
【００２４】次に、図７に示すように、ビアホール等９
を介して第一（シリコン系）の機能素子回路７と第二
（ガリウム砒素系）の機能素子回路４を接続して集積化
する。この場合、スパッタリング法などで金属薄膜をビ
アホール９内に充填することにより、第一の機能素子回
路７と第二の機能素子回路４を接続すればよい。なお、
ビアホール９は、図２及び図３の工程で第一の保護膜５
および第二の保護膜８を形成した後に形成してもよい。
を介して第一（シリコン系）の機能素子回路７と第二
（ガリウム砒素系）の機能素子回路４を接続して集積化
する。この場合、スパッタリング法などで金属薄膜をビ
アホール９内に充填することにより、第一の機能素子回
路７と第二の機能素子回路４を接続すればよい。なお、
ビアホール９は、図２及び図３の工程で第一の保護膜５
および第二の保護膜８を形成した後に形成してもよい。
【００２５】なお、上述した接合プロセスと接続プロセ
スを複数回用いて三層以上の三次元集積回路装置を構築
することも可能である。
スを複数回用いて三層以上の三次元集積回路装置を構築
することも可能である。
【００２６】
【発明の効果】以上のように、請求項１に記載した三次
元集積回路装置の製造方法では、第一の機能素子を形成
したシリコン基板と、中間層としてアルミニウムガリウ
ム砒素層を有するガリウム砒素基板上に形成したガリウ
ム砒素層を接合した後、アルミニムガリウム砒素層とガ
リウム砒素基板を除去して第二の機能素子を形成するこ
とから、シリコン系機能素子を破壊することなく、ガリ
ウム砒素系機能素子を同一基板上に集積化して形成する
ことができる。
元集積回路装置の製造方法では、第一の機能素子を形成
したシリコン基板と、中間層としてアルミニウムガリウ
ム砒素層を有するガリウム砒素基板上に形成したガリウ
ム砒素層を接合した後、アルミニムガリウム砒素層とガ
リウム砒素基板を除去して第二の機能素子を形成するこ
とから、シリコン系機能素子を破壊することなく、ガリ
ウム砒素系機能素子を同一基板上に集積化して形成する
ことができる。
【００２７】また、請求項３に記載した三次元集積回路
装置では、ガリウム砒素系化合物半導体中に形成したガ
リウム砒素系光機能素子で光の入出力を行い、さらにこ
の機能素子と相互接続したシリコン系電子機能素子で信
号処理することができる高機能三次元集積回路装置を提
供できる。
装置では、ガリウム砒素系化合物半導体中に形成したガ
リウム砒素系光機能素子で光の入出力を行い、さらにこ
の機能素子と相互接続したシリコン系電子機能素子で信
号処理することができる高機能三次元集積回路装置を提
供できる。
【００２８】さらに、ガリウム砒素基板上にアルミニウ
ムガリウム砒素膜を介してガリウム砒素膜を形成する場
合、ガリウム砒素とアルミニウムガリウム砒素の格子定
数と熱膨張係数はほぼ同じであるため結晶性の良い（Ｅ
ＰＤが５×１０5 ／ｃｍ2 以下）ガリウム砒素系化合物
半導体を成長でき、高性能な三次元集積回路装置を提供
できる。
ムガリウム砒素膜を介してガリウム砒素膜を形成する場
合、ガリウム砒素とアルミニウムガリウム砒素の格子定
数と熱膨張係数はほぼ同じであるため結晶性の良い（Ｅ
ＰＤが５×１０5 ／ｃｍ2 以下）ガリウム砒素系化合物
半導体を成長でき、高性能な三次元集積回路装置を提供
できる。
【図１】請求項１に記載した三次元集積回路装置の製造
方法のガリウム砒素基板側の一製造工程を示す図であ
る。
方法のガリウム砒素基板側の一製造工程を示す図であ
る。
【図２】請求項１に記載した三次元集積回路装置の製造
方法のガリウム砒素基板側の他の製造工程を示す図であ
る。
方法のガリウム砒素基板側の他の製造工程を示す図であ
る。
【図３】請求項１に記載した三次元集積回路装置の製造
方法のシリコン基板側の一製造工程を示す図である。
方法のシリコン基板側の一製造工程を示す図である。
【図４】請求項１に記載した三次元集積回路装置の製造
方法の二枚の基板の貼り合わせ工程を示す図である。
方法の二枚の基板の貼り合わせ工程を示す図である。
【図５】請求項１に記載した三次元集積回路装置の製造
方法のガリウム砒素基板の除去工程を示す図である。
方法のガリウム砒素基板の除去工程を示す図である。
【図６】請求項１に記載した三次元集積回路装置の製造
方法の第二の機能素子の形成工程を示す図である。
方法の第二の機能素子の形成工程を示す図である。
【図７】請求項２に記載した三次元集積回路装置の一実
施例を示す図である。
施例を示す図である。
１・・・ガリウム砒素基板、２・・・バッファ層、３・
・・アルミニウムガリウム砒素層、４・・・ガリウム砒
素層（第二の機能素子）、５・・・第二の保護膜、６・
・・シリコン基板、７・・・第一の機能素子、８・・・
第一の保護膜
・・アルミニウムガリウム砒素層、４・・・ガリウム砒
素層（第二の機能素子）、５・・・第二の保護膜、６・
・・シリコン基板、７・・・第一の機能素子、８・・・
第一の保護膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 31/10 Ｈ０１Ｌ 31/10 Ａ
Claims (4)
- 【請求項１】 シリコン基板に第一の機能素子を形成
し、この第一の機能素子上に第一の保護膜を形成すると
共に、ガリウム砒素基板上に、アルミニウムガリウム砒
素層とガリウム砒素層を形成し、このガリウム砒素層上
に第二の保護膜を形成して、この第二の保護膜と前記第
一の保護膜を接合した後に、前記アルミニムガリウム砒
素層とガリウム砒素基板を除去し、次いで前記ガリウム
砒素層に第二の機能素子を形成し、この第二の機能素子
と前記第一の機能素子を前記保護膜部分に形成したビア
ホールを介して接続する三次元集積回路装置の製造方
法。 - 【請求項２】 前記アルミニウムガリウム砒素層をエッ
チング除去することにより、前記アルミニウムガリウム
砒素層と前記ガリウム砒素基板を除去することを特徴と
する請求項１に記載の三次元集積回路装置の製造方法。 - 【請求項３】 シリコン基板に第一の機能素子を設けて
保護膜で被覆し、この保護膜上に、ガリウム砒素層を設
けて、このガリウム砒素層に第二の機能素子を設け、前
記第一の機能素子と第二の機能素子とを前記保護膜に形
成したスルーホールを介して接続した三次元集積回路装
置。 - 【請求項４】 前記第一の保護膜および第二の保護膜が
二酸化シリコン膜またはポリイミド樹脂であることを特
徴とする請求項３に記載の三次元集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3731795A JPH08236695A (ja) | 1995-02-24 | 1995-02-24 | 三次元集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3731795A JPH08236695A (ja) | 1995-02-24 | 1995-02-24 | 三次元集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236695A true JPH08236695A (ja) | 1996-09-13 |
Family
ID=12494305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3731795A Pending JPH08236695A (ja) | 1995-02-24 | 1995-02-24 | 三次元集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236695A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159314A (ja) * | 2003-10-29 | 2005-06-16 | Seiko Epson Corp | タイル状素子、タイル状素子の製造方法、デバイスの製造方法及び電子機器 |
| JP2009152510A (ja) * | 2007-12-25 | 2009-07-09 | Oki Data Corp | Ｌｅｄバックライト装置及び液晶表示装置 |
| US8013952B2 (en) | 2007-12-25 | 2011-09-06 | Oki Data Corporation | LED backlight device and LCD device |
| DE102011080360A1 (de) | 2010-08-09 | 2012-02-09 | Mitsubishi Electric Corp. | Halbleitervorrichtung, Halbleiterschaltungssubstrat und Verfahren zur Herstellung eines Halbleiterschaltungssubstrats |
| JP2012199556A (ja) * | 2000-03-22 | 2012-10-18 | Ziptronix Inc | 三次元デバイスの一体化方法および一体化されたデバイス |
| US9431368B2 (en) | 1999-10-01 | 2016-08-30 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
-
1995
- 1995-02-24 JP JP3731795A patent/JPH08236695A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9431368B2 (en) | 1999-10-01 | 2016-08-30 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US10366962B2 (en) | 1999-10-01 | 2019-07-30 | Invensas Bonding Technologies, Inc. | Three dimensional device integration method and integrated device |
| US9564414B2 (en) | 1999-10-01 | 2017-02-07 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| JP2012199556A (ja) * | 2000-03-22 | 2012-10-18 | Ziptronix Inc | 三次元デバイスの一体化方法および一体化されたデバイス |
| JP2016178310A (ja) * | 2000-03-22 | 2016-10-06 | ジプトロニクス・インコーポレイテッド | 三次元デバイスの一体化方法および一体化されたデバイス |
| JP2015084421A (ja) * | 2000-03-22 | 2015-04-30 | ジプトロニクス・インコーポレイテッド | 三次元デバイスの一体化方法および一体化されたデバイス |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
| JP2005159314A (ja) * | 2003-10-29 | 2005-06-16 | Seiko Epson Corp | タイル状素子、タイル状素子の製造方法、デバイスの製造方法及び電子機器 |
| US8013952B2 (en) | 2007-12-25 | 2011-09-06 | Oki Data Corporation | LED backlight device and LCD device |
| JP4545188B2 (ja) * | 2007-12-25 | 2010-09-15 | 株式会社沖データ | Ｌｅｄバックライト装置及び液晶表示装置 |
| JP2009152510A (ja) * | 2007-12-25 | 2009-07-09 | Oki Data Corp | Ｌｅｄバックライト装置及び液晶表示装置 |
| US8471377B2 (en) | 2010-08-09 | 2013-06-25 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor circuit substrate |
| DE102011080360A1 (de) | 2010-08-09 | 2012-02-09 | Mitsubishi Electric Corp. | Halbleitervorrichtung, Halbleiterschaltungssubstrat und Verfahren zur Herstellung eines Halbleiterschaltungssubstrats |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5286335A (en) | Processes for lift-off and deposition of thin film materials | |
| KR0145786B1 (ko) | 반도체기판 및 그 제조방법 | |
| US5455202A (en) | Method of making a microelectric device using an alternate substrate | |
| US7473617B2 (en) | Integrated circuit chip manufacturing method and semiconductor device | |
| JPH04365377A (ja) | 半導体装置 | |
| US20060186541A1 (en) | Method and system for bonding a semiconductor chip onto a carrier using micro-pins | |
| US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
| CN108414121B (zh) | 一种GaN压力传感器制备方法及器件 | |
| US20080009095A1 (en) | Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same | |
| JPH08236695A (ja) | 三次元集積回路装置およびその製造方法 | |
| US6387815B2 (en) | Method of manufacturing semiconductor substrate | |
| JP3223138B2 (ja) | 光電子デバイスを含む物品の製造方法 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JPH05218365A (ja) | 半導体素子の作製方法 | |
| JPH06224404A (ja) | 集積回路装置の製造方法 | |
| JP2003068593A (ja) | 半導体積層基板およびその製造方法 | |
| JPH07202147A (ja) | 半導体装置 | |
| US20210367138A1 (en) | Integration of semiconductor membranes with piezoelectric substrates | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JP3259442B2 (ja) | 化合物半導体基板及びその製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPH05241139A (ja) | 液晶表示装置 | |
| JP3350972B2 (ja) | 半導体結晶の接着方法 | |
| JP3189055B2 (ja) | 化合物半導体装置用ウエハ及びその製造方法 | |
| JPS60217671A (ja) | 半導体放射線検出器の製造方法 |