JP3870848B2 - 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 - Google Patents
半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 Download PDFInfo
- Publication number
- JP3870848B2 JP3870848B2 JP2002168404A JP2002168404A JP3870848B2 JP 3870848 B2 JP3870848 B2 JP 3870848B2 JP 2002168404 A JP2002168404 A JP 2002168404A JP 2002168404 A JP2002168404 A JP 2002168404A JP 3870848 B2 JP3870848 B2 JP 3870848B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- semiconductor device
- semiconductor
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 228
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 239000010410 layer Substances 0.000 claims description 50
- 230000003287 optical effect Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 30
- 238000012546 transfer Methods 0.000 claims description 17
- 238000000926 separation method Methods 0.000 claims description 15
- 239000002346 layers by function Substances 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims 2
- 239000000853 adhesive Substances 0.000 abstract description 38
- 230000001070 adhesive effect Effects 0.000 abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 239000010408 film Substances 0.000 description 16
- 238000004891 communication Methods 0.000 description 14
- 239000013307 optical fiber Substances 0.000 description 13
- 239000012780 transparent material Substances 0.000 description 13
- 230000008054 signal transmission Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000000835 fiber Substances 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- -1 gallium arsenide compound Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0225—Out-coupling of light
- H01S5/02251—Out-coupling of light using optical fibres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/42—Arrays of surface emitting lasers
- H01S5/423—Arrays of surface emitting lasers having a vertical cavity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法に関する。特に、複数枚の微小タイル状素子を重ねて貼り合わせた構造を有する半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）又は高電子移動度トランジスタ（ＨＥＭＴ）などを設けたり、液晶ディスプレイ（ＬＣＤ）の各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成する技術が考えられている。
【０００３】
このような材質の異なる半導体を有する集積回路としては、オプトエレクトロニクス集積回路（ＯＥＩＣ）が挙げられる。オプトエレクトロニクス集積回路は、光による入出力手段を備えた集積回路である。集積回路内での信号処理は電気信号を用いて行うが、集積回路の外との入出力は光信号を用いて行う。
【０００４】
【発明が解決しようとする課題】
ところで、コンピュータでは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、バスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。これを実現するためには、シリコンで作られる集積回路に微小な発光・受光素子を内蔵させる必要がある。
【０００５】
しかしながら、シリコンは、間接遷移型半導体であるため発光することができない。そこで、シリコンと、シリコンとは別の半導体発光素子とを組み合わせて集積回路を構成することが必要となる。
ここで、半導体発光素子として有望であるものは、ガリウム・ヒ素（ＧａＡｓ）などの化合物半導体からなる面発光レーザ（ＶＣＳＥＬ）である。しかし、面発光レーザは、シリコンと格子整合しないため、エピタキシーなどの半導体プロセスによって直接にシリコン集積回路上に形成することが非常に困難である。
通常、面発光レーザは、ガリウム・ヒ素基板上に形成される。そこで、ガリウム・ヒ素基板上の面発光レーザをチップ化して、このチップを機械的にシリコン集積回路基板に実装することで、電気信号伝達回路と光信号伝達回路を融合する方法が考えられている。
【０００６】
一方、面発光レーザは、ウェハを切断した側面から発光する端面発光レーザと異なり、半導体表面から発光する。これにより、従来、面発光レーザと、その面発光レーザから放射された光の一部を受光して発光量の自動制御をするＡＰＣ（Automatic Power Control）回路とを同一基板において設けることができなかった。そこで、従来、面発光レーザにＡＰＣ回路を設けるには複数の基板（構造体）が必要となり、装置が大型化するとともに、製造工程が煩雑となって製造コストが高くなるという問題点があった。
【０００７】
また、従来、１本の光ファイバーで波長の異なる複数のレーザ光を伝送する波長多重（WDM：Wavelength Division Multiplexing）光通信が行われている。従来の波長多重光通信では、それぞれ異なる波長のレーザ光を放射する複数の面発光レーザなどを発光源として、その複数のレーザ光を導波路などからなる合波装置で合波して１本の光ファイバーへ入射させている。
そして、１つの基板上に複数の面発光レーザを形成することは可能であるが、１つの基板上に波長の異なる複数の面発光レーザを形成することができず、１つの基板では１つの波長のレーザ光のみが放射される。そこで、従来の波長多重通信では、複数の面発光レーザ基板で発光源を形成するので、発光源及び合波装置が比較的大型になるとともに、各面発光レーザ基板と合波装置の位置合わせが必要となって製造工程が煩雑になるという問題点があった
【０００８】
本発明は、上記事情に鑑みてなされたもので、複数のデバイスをコンパクトに即ち高密度に集積することができる半導体集積回路、信号伝送装置、電気光学装置および電子機器の提供を目的とする。
【０００９】
また、本発明は、面発光レーザとＡＰＣ回路を同一基板に設けることができる半導体集積回路、信号伝送装置、電気光学装置および電子機器の提供を目的とする。
【００１０】
また、本発明は、異なる発光波長をもつ複数の発光素子を１つの基板に設けることができる半導体集積回路、信号伝送装置、電気光学装置および電子機器の提供を目的とする。
【００１１】
【課題を解決するための手段】
上記した目的を達成するために、本発明の半導体集積回路は、基板に、微小タイル状素子が少なくとも２枚重ねて貼り合わせられていることを特徴とする。
本発明によれば、各微小タイル状素子に電子デバイス又は光学デバイスとしての機能を持たせることで、任意の機能をもつデバイスを立体的に組み合わせることができ、半導体集積回路をコンパクト化（高密度化）することが可能となる。ここで、各微小タイル状素子は化合物半導体でもシリコン半導体でもよく、微小タイル状素子が接着される基板もシリコン半導体基板でも化合物半導体基板でもよい。したがって、従来、１つのモノリシック基板では形成することができなかった化合物半導体とシリコン半導体とが３次元に組み合わされたハイブリッド基板を極めてコンパクトに形成することができる。
【００１２】
また、本発明の半導体集積回路は、前記微小タイル状素子が絶縁性及び透明性の少なくとも一方を有する接着剤によって前記基板に貼り合わせられていることが好ましい。
本発明によれば、例えば、微小タイル状素子に形成された電子デバイスと基板に形成された電子回路とを電気的に接続するメタル配線などが短絡することを、絶縁性接着剤で防止することが可能となる。また、本発明によれば、例えば、発光素子又は受光素子を微小タイル状素子に形成したときに、その微小タイル状素子からの放射光又は入射光が接着剤で遮られることを防ぐことが可能となる。
【００１３】
また、本発明の半導体集積回路は、前記微小タイル状素子のうちの一つが他の微小タイル状素子とは異なる機能をもつデバイスであることが好ましい。
本発明によれば、１つのモノリシック基板では形成することができない、異なる機能をもつ複数のデバイスを、コンパクトに３次元に組み合わせた１つの半導体集積回路を形成することができる。
【００１４】
また、本発明の半導体集積回路は、前記微小タイル状素子のうちの少なくとも一つが発光素子であり、前記微小タイル状素子のうちの少なくとも一つが受光素子であることが好ましい。
本発明によれば、発光素子と受光素子の組み合わせを有する半導体集積回路を極めてコンパクトに形成することができる。
【００１５】
また、本発明の半導体集積回路は、前記発光素子が面発光レーザ及び発光ダイオードのいずれかであることが好ましい。
【００１６】
また、本発明の半導体集積回路は、前記受光素子がフォトダイオードであることが好ましい。
本発明によれば、１つのモノリシック基板では形成することができない、面発光レーザとフォトダイオードの組み合わせを有する半導体集積回路を極めてコンパクトに形成することができる。
【００１７】
また、本発明の半導体集積回路は、前記発光素子の発光軸上に、前記受光素子の受光部が配置されていることが好ましい。
本発明によれば、発光素子から放射された光を、その発光素子に重ねて貼り付けられた受光素子で受光することができる。
【００１８】
また、本発明の半導体集積回路は、前記受光素子が前記発光素子から放射された光の一部を受光して該受光量を検出することが好ましい。
本発明によれば、発光素子と、その発光素子から放射された光の出力を検出する受光素子とを、１つの半導体基板として極めてコンパクトに形成することができる。そして、例えば、発光素子を面発光レーザとすれば、面発光レーザと、その面発光レーザの出力を検出する受光素子とを１つの半導体基板として極めてコンパクトに形成することができる。
【００１９】
また、本発明の半導体集積回路は、前記受光素子が検出した受光量に基づいて前記発光素子の発光量を制御する自動出力制御回路を有することが好ましい。
本発明によれば、発光量を自動制御する自動出力制御回路付きの発光手段を１つの基板として極めてコンパクトに形成することができる。したがって、周囲温度の変化及び部材の経年変化にかかわらず、所望量の光を長年に渡って安定に出力する発光手段を極めてコンパクトに形成することができる。
【００２０】
また、本発明の半導体集積回路は、前記受光素子の少なくとも片面に多層膜反射層を設けることが好ましい。
本発明によれば、多層膜反射層を所定波長の光（例えば、前記発光素子から放射された光）に対して非反射層として機能するものとすることにより、受光素子からの反射光（戻り光）による雑音を低減することができる。
【００２１】
また、本発明の半導体集積回路は、前記多層膜反射層が前記発光素子から放射された光に対しての反射率が１０パーセント以下であることが好ましい。
【００２２】
また、本発明の半導体集積回路は、前記受光素子の受光面の反対側面が非透明部材で被われていることが好ましい。
本発明によれば、受光素子の両面で生ずる反射光（戻り光）を低減することができるので、さらに反射光による雑音を低減することができる。
【００２３】
また、本発明の半導体集積回路は、前記基板が透明基板であり、該透明基板の上面に前記発光素子をなす面発光レーザが透明接着剤を介して接着されており、該面発光レーザの上面に前記受光素子をなすフォトダイオードが透明接着剤を介して接着されており、該フォトダイオードの上面が非透明部材で被われていることが好ましい。
本発明によれば、面発光レーザから放射された光であってフォトダイオードを透過した光などを、フォトダイオードの上面に設けられた非透明部材によって吸収することができるので、迷光を抑え、戻り光による雑音を低減することができる。
【００２４】
また、本発明の半導体集積回路は、前記基板の少なくとも上面に、前記受光素子をなすフォトダイオードが非透明接着剤を介して接着されており、該フォトダイオードの上面に、前記発光素子をなす面発光レーザが透明接着剤を介して接着されており、該面発光レーザの上面が透明保護部材で被われていることが好ましい。
本発明によれば、面発光レーザから放射された光であってフォトダイオードを透過した光などを、フォトダイオードの下面に設けられた非透明接着剤によって吸収することができるので、迷光を抑え、戻り光による雑音を低減することができる。
【００２５】
また、本発明の半導体集積回路は、前記少なくとも２枚の微小タイル状素子は、互いに異なる発光波長をもつ発光素子であることが好ましい。
本発明によれば、異なる波長の光を放射する複数の発光素子を立体的に組み合わせることができ、複数の波長の異なる光を放射する発光手段を半導体集積回路をコンパクト（高密度）に形成することができる。
【００２６】
また、本発明の半導体集積回路は、前記発光素子が面発光レーザであり、各面発光レーザの光軸が一致しないように、該面発光レーザがそれぞれ配置されていることが好ましい。
本発明によれば、１つのモノリシック基板では形成することができない、異なる波長のレーザ光を放射する複数の面発光レーザを、３次元に組み合わせて１つの基板として極めてコンパクトに形成することができる。
【００２７】
また、本発明の半導体集積回路は、前記微小タイル状素子が、前記面発光レーザとして機能するレーザ構造部と、該レーザ構造部が接続されている微小タイル形状の微小タイル部とからなり、前記微小タイル部が他の面発光レーザから放射された光に対して透明であることが好ましい。
本発明によれば、一つの微小タイル状素子の面発光レーザから放射されたレーザ光が他の微小タイル状素子の微小タイル部を透過するので、各微小タイル状素子に設けられた面発光レーザの間隔を極めて小さくすることができ、さらにコンパクトに、異なる波長のレーザ光を放射する複数の面発光レーザを形成することができる。
【００２８】
また、本発明の半導体集積回路は、前記微小タイル状素子が、前記面発光レーザとして機能するレーザ構造部と、該レーザ構造部が接続されている微小タイル形状の微小タイル部とからなり、前記微小タイル部が前記面発光レーザから放射された光に対して透明であることが好ましい。
本発明によれば、微小タイル状素子の面発光レーザの微小タイル部側（下側）に放射されたレーザ光が微小タイル部を透過することができ、面発光レーザの上側のみならず下側にも異なる波長のレーザ光を放射する複数の面発光レーザを、コンパクトに形成することができる。
【００２９】
また、本発明の半導体集積回路は、前記微小タイル状素子が、半導体基板に半導体素子を形成し、該半導体基板における表層であって該半導体素子を含む機能層のみを該半導体基板から剥離することで形成されたものであることが好ましい。
本発明によれば、微小タイル状素子として半導体基板から切り離された半導体素子を、任意の物体（基板）に接合して集積回路を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される物体（基板）はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路を作成する前に、予め半導体素子をテストして選別することが可能となる。
【００３０】
また、本発明の半導体集積回路は、前記微小タイル状素子が、半導体基板に半導体素子を形成し、該半導体基板における該半導体素子が形成された面側にフィルムを貼り付け、該半導体基板における該半導体素子を含む機能層を該半導体基板から離すことで形成されたものであることが好ましい。
本発明によれば、半導体素子を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子（微小タイル状素子）を個別に選択して最終基板に接合できるとともに、ハンドリングできる微小タイル状素子のサイズを従来の実装技術のものよりも小さくすることができる。
【００３１】
本発明の信号伝送装置は、前記半導体集積回路と、該半導体集積回路に設けられている複数の前記面発光レーザの放射光を収束させるレンズと、該レンズによって収束した前記放射光が入射される光ファイバーと、を有することを特徴とする。
本発明によれば、複数の面発光レーザから放射された波長の異なる複数のレーザ光それぞれについて伝送信号を用いて変調することで、波長多重（ＷＤＭ）光通信装置を形成することができる。この波長多重光通信装置では、レンズだけで複数のレーザ光を１本の光ファイバに入れることができるので、従来の波長多重光通信装置では必要であった合波装置が不要となり、各発光源と合波装置間の位置合わせが不要となり、簡易に製造することが可能となるとともに、装置を小型化することが可能となる。
【００３２】
本発明の信号伝送装置は、前記レンズの焦点距離と、前記半導体集積回路、前記レンズ及び前記光ファイバーの配置と、からなる光学系が、前記放射光に対して縮小光学系をなしていることが好ましい。
【００３３】
本発明の電気光学装置は、前記半導体集積回路を備えたことを特徴とする。
本発明によれば、例えば、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイの各画素につき、駆動用トランジスタとして通常用いられる薄膜トランジスタ（ＴＦＴ）、抵抗、コンデンサなどの代わりに微小タイル状素子のシリコントランジスタ、抵抗、コンデンサなどを複数枚重ねて貼り合わせることができる。これにより、ＴＦＴを用いた場合に比べて、高性能のスイッチング機能を得ることができ、高速に表示状態を変更することが可能となる。
【００３４】
本発明の電子機器は、前記電気光学装置を備えたことを特徴とする。
本発明によれば、高速に表示状態を変更できる表示手段をもつ電子機器を、コンパクトに形成することができる。
【００３５】
本発明の電子機器は、前記半導体集積回路を備えたことを特徴とする。
本発明によれば、電子機器のサイズをより小型化することができ、より高速な信号処理を行うことが可能となり、さらに、電気機器の製造コストを低減することも可能となる。
【００３６】
【発明の実施の形態】
以下、本発明に係る半導体集積回路について、図面を参照して説明する。
（第１実施形態）
図１は第１実施形態に係る半導体集積回路の概略断面図である。図１に示す半導体集積回路は、基板１０と、微小タイル状素子１及び微小タイル状素子２とを有して構成されている。
【００３７】
微小タイル状素子１及び微小タイル状素子２は、微小なタイル形状（板形状）の半導体デバイスであり、例えば、厚さ１μｍから２０μｍ、縦横の大きさ数十μｍから数百μｍの四角形板状部材である。この微小タイル状素子１及び微小タイル状素子２の製造方法については後で説明する。なお、微小タイル状素子１及び微小タイル状素子２の形状は四角形に限定されず、他の形状であってもよい。
【００３８】
微小タイル状素子１及び微小タイル状素子２は、接着剤１１を介して重ねられて貼り合わせられ、基板１０の片側面に接着剤１１で接着されている。微小タイル状素子１及び微小タイル状素子２には、それぞれ発光素子、受光素子、トランジスタ又はダイオードなどの各種デバイス（図示せず）が設けられている。そして、微小タイル状素子１及び微小タイル状素子２のデバイスと基板１０に設けられている電子回路とはメタル配線１２，１３で接続されている。
【００３９】
接着剤１１は、例えば、樹脂からなり、絶縁性及び透明性を有していることが好ましい。接着剤１１が絶縁性を持つものとすることで、メタル配線１２，１３におけるショートを確実に回避することができる。
また、微小タイル状素子１と微小タイル状素子２は、互いに異なる機能をもつデバイス（素子）を備えていることが好ましい。
例えば、
１）微小タイル状素子１が発光素子で微小タイル状素子２が受光素子、
２）微小タイル状素子１が波長λ１の光を発する発光素子で微小タイル状素子２が波長λ２の光を発する発光素子、
３）微小タイル状素子１が波長λ１の光を検出する受光素子で微小タイル状素子２が波長λ２の光を検出する受光素子
４）微小タイル状素子１がトランジスタで微小タイル状素子２がダイオード
などの組み合わせを挙げることができる。
ここで、発光素子としては、例えば、ガリウム・ヒ素製の面発光レーザ（ＶＣＳＥＬ）及びＬＥＤが挙げられ、受光素子としては、フォトダイオード（ＰＤ）などが挙げられる。また、トランジスタとしては、例えば、高電子移動度トランジスタ（ＨＥＭＴ）やＨＴＢが挙げられる。また、微小タイル状素子には抵抗又はコンデンサなどを含ませてもよく、抵抗又はコンデンサなどの単体のみを微小タイル状素子として形成してもよい。
【００４０】
次に、本実施形態の具体例について図２を参照して説明する。図２は本実施形態の具体例に係る半導体集積回路の概略断面図である。本具体例は、図１における微小タイル状素子１，２として、発光素子（面発光レーザ）と受光素子（フォトダイオード）を重ねて貼り合わせているものである。
すなわち、本半導体集積回路は、透明な基板１０ａと、面発光レーザ２１が形成されている微小タイル状素子１ａと、フォトダイオード２２が形成されている微小タイル状素子２ａとを有して構成されている。基板１０ａと微小タイル状素子１ａ及び微小タイル状素子２ａとを接着する接着剤１１ａは、透明性及び絶縁性を有している。ここで、微小タイル状素子１ａと微小タイル状素子１ｂは、互いに逆の配置にしてもよい。
【００４１】
微小タイル状素子１ａの面発光レーザ２１からは、基板１０ａに向かってレーザ光（波長λ０）が放射されるとともに、微小タイル状素子１ｂに向かってもレーザ光（波長λ０）が放射される。そして、微小タイル状素子１ｂのフォトダイオード２２は、面発光レーザ２１の発光軸上に配置されている。したがって、微小タイル状素子１ｂに向けて放射されたレーザ光（波長λ０）はフォトダイオード２２に入射し、面発光レーザ２１から放射されたレーザ光（波長λ０）の出力（発光量）がフォトダイオード２２によって検出される。
基板１０ａに向かって放射されたレーザ光（波長λ０）は、透明な基板ａを透過し、通信信号などに用いられる。
【００４２】
次に、上記半導体集積回路を用いた自動出力制御（ＡＰＣ：Auto Power Control）回路付き面発光レーザの構成例について図３を参照して説明する。図３は自動出力制御回路付き面発光レーザの自動出力制御回路を示す回路図である。
微小タイル状素子１ａの面発光レーザ２１から放射されたレーザ光の一部は、微小タイル状素子１ｂのフォトダイオード２２に入射する。そこで、フォトダイオード２２には面発光レーザ２１のレーザ出力に対応した電流が流れる。光モニター回路２３は、フォトダイオード２２を流れる電流の大きさに応じた出力制御信号をドライバ回路２４へ出力する。ここで、光モニター回路は、所定の基準値とフォトダイオード２２を流れる電流の大きさとを比較して、その電流が所望の一定値となるように、即ち面発光レーザ２１のレーザ出力が所望の一定値となるように、出力制御信号を生成する。この出力制御信号に応じたレーザ出力となるようにドライバ回路は面発光レーザ２１を駆動させる。
【００４３】
これらにより、面発光レーザ２１のレーザ出力は、周囲温度の変化及び経時変化などにかかわらず所望の一定値に保たれる。
そして、光モニター回路２３及びドライバ回路２４を基板１０ａ、微小タイル状素子１ａ又は微小タイル状素子１ｂに設けることで、１つの基板に面発光レーザと自動出力制御回路（ＡＰＣ）を設けることができるので、面発光レーザ装置を大幅に小型化することが可能となるとともに、製造工程が簡素となって製造コストを低減することが可能となる。
【００４４】
次に、上記半導体集積回路におけるフォトダイオード２２を有する微小タイル状素子１ｂからの反射光（戻り光）による雑音を低減する構成例について図４乃至図７を参照して説明する。図４は図２に示す半導体集積回路における微小タイル状素子２ａの変形例を示す概略断面図である。
【００４５】
微小タイル状素子２ａは、微小タイル状素子２ａをなすタイル状部材における一方面側（上面側）に設けられたフォトダイオード受光部２２ａと、フォトダイオード受光部２２ａの上面の周端部に設けられた第１電極２２ｂと、タイル状部材におけるフォトダイオード受光部２２ａと同一面に設けられた第２電極２２ｃと、タイル状部材における他方面側（下面側）に設けらた多層膜反射層２２ｄとで構成されている。
【００４６】
ここで用いた多層膜反射層２２ｄは、波長選択性があり、微小タイル状素子１ａの面発光レーザ２１から放射されたレーザ光（波長λ０）に対する反射率が１０パーセント以下であり、そのレーザ光（波長λ０）に対して非反射（Anti Reflection）層として作用する。
したがって、微小タイル状素子２ａに多層膜反射層２２ｄを設けることにより、微小タイル状素子２ａからのレーザ光（波長λ０）の反射が抑えられ、雑音を低減することができる。
なお、多層膜反射層２２ｄは、タイル状部材における下面側ではなく上面側に設けてもよい。
【００４７】
図５は図４に示す微小タイル状素子２ａを改良した微小タイル状素子２ｂを示す概略断面図である。微小タイル状素子２ｂと微小タイル状素子２ａの相違点は微小タイル状素子２ｂでは多層膜反射層２２ｅが設けられている点である。多層膜反射層２２ｅは、フォトダイオード受光部２２ａの上面に設けられている。
これらにより、微小タイル状素子２ｂは、微小タイル状素子２ａから放射されたレーザ光（波長λ０）に対して、下面のみならず上面でも反射を抑えることができ、さらに雑音を低減することができる。
【００４８】
図６は図２に示す半導体集積回路の変形例を示す概略断面図である。本半導体集積回路と図２に示す半導体集積回路の相違点は、本半導体集積回路では非透明材３０が設けられている点である。非透明材３０は、フォトダイオード２２が形成されている微小タイル状素子２ａの上面を被うように設けられている。
これらにより、微小タイル状素子１ａの面発光レーザ２１から放射されたレーザ光（波長λ０）のうち微小タイル状素子２ａを透過したレーザ光が非透明材３０で吸収されるので、微小タイル状素子２ａを透過したレーザ光による迷光を大幅に削減することができ、さらに戻り光による雑音を低減することができる。
【００４９】
非透明材３０の形成方法について次に説明する。非透明材３０としては、樹脂にカーボンブラック等の顔料を混ぜたものを用いることができる。非透明材３０として樹脂を用いる場合、その塗布方法としては、液滴吐出方式（インクジェット方式）、ディスペンサ方式、スピンコート方式、ロールコート方式、印刷方式のいずれかを用いることができる。
また、非透明材３０は、絶縁性を有するものであることが好ましい。
【００５０】
図７は図６に示す半導体集積回路の変形例を示す概略断面図である。本半導体集積回路と図６に示す半導体集積回路の相違点は、微小タイル状素子１ａと微小タイル状素子２ａの位置が逆になっている点と、本半導体集積回路では面発光レーザ２１が設けられている微小タイル状素子１ａの上面を透明保護層３１で被っている点と、微小タイル状素子２ａと基板１０ａとを非透明の接着剤１１ｂを介して接着している点と、基板１０ａの上面及び下面に非反射（Anti Reflection）層４１，４２が設けられている点である。ここで、基板１０が非透明部材からなる場合は、基板１０の下面に非反射層を設ける必要はない。また、基板１０の下面に非反射層を設ける代わりに、基板１０の下面に光吸収層を設けてもよい。なお、透明保護層３１は、上記非透明材３０の形成方法と同様にして形成することができる。
【００５１】
これらにより、本半導体集積回路では、図６に示す半導体集積回路とは逆に基板１０ａの上方（図面の上方）に向けてレーザ光（波長λ０）が放射され、図６に示す半導体集積回路と同様に微小タイル状素子２ａを透過したレーザ光による迷光を大幅に削減することができ、戻り光による雑音を低減することができる。
【００５２】
（第２実施形態）
次に、本発明の第２実施形態について図８乃至図１２を参照して説明する。本実施形態は、基板に重ねて貼り合わせられた２枚の微小タイル状素子がそれぞれ異なる発光波長の発光素子を備えているものである。
図８は第２実施形態に係る半導体集積回路の概略断面図である。図８に示す半導体集積回路は、基板１０と、微小タイル状素子１ａ及び微小タイル状素子１ｂとを有して構成されている。
【００５３】
微小タイル状素子１ａ及び微小タイル状素子１ｂは、図１に示す微小タイル状素子１と同様に微小なタイル形状（板形状）をしている。微小タイル状素子１ａにはレーザ光（波長λ２）を放射する面発光レーザ２１ａが設けられており、微小タイル状素子１ｂにはレーザ光（波長λ１）を放射する面発光レーザ２１ｂが設けられている。そして、微小タイル状素子１ａと微小タイル状素子１ｂは、重ねられて貼り合わせられて基板１０の片側面に接着されている。
【００５４】
ここで、微小タイル状素子１ａの面発光レーザ２１ａの発光軸と微小タイル状素子１ｂの面発光レーザ２１ｂの発光軸とは、一致しておらず、所定の間隔ｄだけ離れている。２つの発光軸を一致させていない理由は、発光軸を一致させると、例えば、面発光レーザ２１ａのみを発光させたときに、そのレーザ光が面発光レーザ２１ｂに入射して面発光レーザ２１ｂが励起され、面発光レーザ２１ｂからも光が放射されてしまうことを防ぐものである。
【００５５】
微小タイル状素子１ａは接着剤１１を介して基板１０に接着されており、微小タイル状素子１ｂは接着剤１１ａを介して微小タイル状素子１ａに接着されている。
基板１０は、透明基板でも非透明基板でもよい。基板１０を透明基板としてレーザ光が基板１０を透過して出射する構成（下面レーザ放射）とする場合は、接着剤１１に透明接着剤を用いる。一方、レーザ光が微小タイル状素子１ａから見て基板１０側とは反対側（上方）に出射する構成（上面レーザ放射）とする場合は、接着剤１１に非透明接着剤を用いる。微小タイル状素子１ａと微小タイル状素子１ｂを貼り合わせる接着剤１１ａには、透明接着剤を用いる。
上記半導体集積回路では、２枚の微小タイル状素子を重ねて貼り合わせているが、３枚以上の微小タイル状素子を重ねて貼り合わせてもよい。
【００５６】
これらにより、図８に示す半導体集積回路によれば、１つの基板に異なる発光波長をもつ複数の発光素子（面発光レーザ）を設けることができ、また、各発光素子の発光軸の間隔を例えば数十μｍまで極めて小さくすることができる。
【００５７】
次に、図８に示す半導体集積回路の応用例について図９を参照して説明する。図９は、図８に示す半導体集積回路を用いた波長多重光通信装置（信号伝送装置）を示す要部斜視図である。
本波長多重光通信装置（ＷＤＭ）は、基板１０及び３枚の微小タイル状素子１ａ，１ｂ，１ｃからなる半導体集積回路と、１つのレンズ４０と、１本の光ファイバ５０とを有して構成されている。
【００５８】
各微小タイル状素子１ａ，１ｂ，１ｃには、それぞれ波長λ１，波長λ２，波長λ３のレーザ光を放射する面発光レーザ（図示せず）が１つづつ設けられている。各微小タイル状素子１ａ，１ｂ，１ｃから放射された３つのレーザ光（波長λ１，波長λ２，波長λ３）は、レンズ４０によって収束させられて光ファイバ５０の入光端に導かれ、光ファイバ５０の内部を伝送する。
【００５９】
これらにより、波長λ１，波長λ２，波長λ３の３つのレーザ光それぞれについて伝送信号を用いて変調することで、波長多重（ＷＤＭ）光通信装置を形成することができる。本波長多重光通信装置では、レンズ４０だけで複数のレーザ光を１本の光ファイバに入れることができ、従来の波長多重光通信装置では必要であった合波装置が不要となるので、各発光源と合波装置間の位置合わせが不要となり、簡易に製造することが可能となるとともに、装置を小型化することが可能となる。
【００６０】
図１０は、レンズ４０と基板１０及び光ファイバ５０がなす光学系を示す概念図である。この光学系は縮小光学系をなしている。すなわち、基板１０に貼り付けられた微小タイル状素子１ａ，１ｂ，１ｃとレンズ４０との間隔をＦ１、レンズ４０と光ファイバ５０の入光端との間隔をＦ２、レンズ４０の焦点距離をＦとすると、次式が成立するように、基板１０、レンズ４０及び光ファイバ５０を配置する。
（Ｆ１×Ｆ２）／（Ｆ１＋Ｆ２）＝Ｆ
この配置がなす光学系の倍率が次式
倍率＝Ｆ２／Ｆ１
となる。そこで、Ｆ１＞Ｆ２
とすることで、この光学系は縮小光学系となる。
【００６１】
したがって、微小タイル状素子１ａの面発光レーザの配置位置である発光点Ａと微小タイル状素子１ｂの面発光レーザの配置位置である発光点Ｂとの距離ｄは、レンズ４０によって縮小され、光ファイバ５０の入光端面において、入射光点Ａ’と入射光点Ｂ’の距離ｄ’となる。
そして、距離ｄと距離ｄ’の関係は、 ｄ＞ｄ’ となる。
これにより、シングルモードファイバーのようにコア径の小さなファイバーへも複数の波長のレーザ光を導入することができる。
【００６２】
次に、図８に示す半導体集積回路の具体例について図１１を参照して説明する。本半導体集積回路は、図８に示す半導体集積回路と同様に、波長λ２のレーザ光を放射する微小タイル状素子１ａと、波長λ１のレーザ光を放射する微小タイル状素子１ｂとが重ねて貼り合わせられたものである。
【００６３】
本半導体集積回路の微小タイル状素子１ａは、微小タイル部２１ａ１と発光部２１ａ２とで構成されている。また、微小タイル状素子１ｂは、微小タイル部２１ｂ１と発光部２１ｂ２とで構成されている。微小タイル部２１ａ１，２１ｂ１は面発光レーザにおける下側の多層膜反射層として機能し、発光部２１ａ２，２１ｂ２は発光層と上側の多層膜反射層として機能する。したがって、微小タイル部２１ａ１，２１ｂ１と発光部２１ａ２，２１ｂ２とが一体となって面発光レーザを形成している。
【００６４】
そして、例えば、微小タイル状素子１ｂの微小タイル部２１ｂ１は、波長λ１の光に対して高反射率（反射率９９％以上、高い程よい）であり、波長λ２の光に対して低反射率（反射率１０％以下、低い程よい）であり、波長λ１及び波長λ２よりも大きなバンドギャップをもつ材質で構成する。
これにより、微小タイル状素子１ｂの微小タイル部２１ｂ１におけるポイントＰ２では微小タイル状素子１ａから放射されたレーザ光（波長λ２）に対して透明（反射及び吸収しない）となり、微小タイル状素子１ｂの上方に波長λ１のレーザ光と波長λ２のレーザ光が放射されることとなる。
【００６５】
また、例えば、微小タイル状素子１ａの微小タイル部２１ａ１は、波長λ１の光に対して低反射率（反射率１０％以下、低い程よい）であり、波長λ２の光に対して高反射率（反射率９９％以上、高い程よい）であり、波長λ１及び波長λ２よりも大きなバンドギャップをもつ材質で構成する。
【００６６】
これにより、微小タイル状素子１ａの微小タイル部２１ａ１におけるポイントＰ１では微小タイル状素子１ｂから放射されたレーザ光（波長λ１）に対して透明（反射及び吸収しない）となり、微小タイル状素子１ａの下方に波長λ１のレーザ光と波長λ２のレーザ光が放射されることとなる。
【００６７】
図１２は、図１１に示す半導体集積回路の変形例である。
本半導体集積回路も、図１１に示す半導体集積回路と同様に、波長λ２のレーザ光を放射する微小タイル状素子１ａと、波長λ１のレーザ光を放射する微小タイル状素子１ｂとが重ねて貼り合わせられたものである。
【００６８】
本半導体集積回路の微小タイル状素子１ａは、微小タイル部１ａ１と面発光レーザ部６０ａとで構成されている。また、微小タイル状素子１ｂは、微小タイル部１ｂ１と面発光レーザ部６０ｂとで構成されている。
面発光レーザ部６０ａ，２１ｂは、面発光レーザとして機能し、下側多層膜反射層６１ａ，６１ｂと発光層（活性層）６２ａ，６２ｂと上側多層膜反射層６３ａ，６３ｂとで構成されている。微小タイル部１ａ１，１ｂ２は、例えば、波長λ１及び波長λ２の光に対して非反射層（透明）として作用する多層膜反射層として形成する。したがって、面発光レーザ部６０ａ，２１ｂと微小タイル部１ａ１，１ｂ２とは、機能的に分離されている。
【００６９】
ここで、微小タイル状素子１ａの面発光レーザ部６０ａにおける下側回折格子反射層６１ａ及び上側回折格子反射層６３ａは、波長λ２の光に対して高反射率となるものである。また、微小タイル状素子１ｂの面発光レーザ部６０ｂにおける下側回折格子反射層６１ｂ及び上側回折格子反射層６３ｂは、波長λ１の光に対して高反射率となるものである。
【００７０】
これらにより、本半導体集積回路も、図１１に示す半導体集積回路と同様に、微小タイル状素子１ｂの上方に波長λ１のレーザ光と波長λ２のレーザ光が放射され、微小タイル状素子１ａの下方に波長λ１のレーザ光と波長λ２のレーザ光が放射されることとなる。
【００７１】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子及び上記半導体集積回路の製造方法について図１３乃至図２２を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接着する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００７２】
＜第１工程＞
図１３は本半導体集積回路の製造方法の第１工程を示す概略断面図である。図１３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００７３】
＜第２工程＞
図１４は本半導体集積回路の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００７４】
＜第３工程＞
図１５は本半導体集積回路の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００７５】
＜第４工程＞
図１６は本半導体集積回路の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００７６】
＜第５工程＞
図１７は本半導体集積回路の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００７７】
＜第６工程＞
図１８は本半導体集積回路の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００７８】
＜第７工程＞
図１９は本半導体集積回路の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤は微小タイル状素子に塗布してもかまわない。
【００７９】
＜第８工程＞
図２０は本半導体集積回路の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しにコレット１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００８０】
＜第９工程＞
図２１は本半導体集積回路の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、コレット１８１を透明な材質にしておき、コレット１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、コレット１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００８１】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００８２】
＜第１１工程＞
図２２は本半導体集積回路の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなどの半導体集積回路を完成させる。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００８３】
＜第１２工程＞
本工程においては、図２２に示すように上記工程によって最終基板１７１の上に形成された微小タイル状素子１６１の上面に、図１に示すようにさらに微小タイル状素子を重ねて貼り付ける。この微小タイル状素子の更なる貼付は、上記第１工程から第１１工程を繰り返すことで行う。
これらにより、簡易かつ迅速に、所定の基板上に複数枚の微小タイル状素子を重ねて貼り付けることができる。
【００８４】
（応用例）
以下、本発明に係る半導体集積回路の応用例について説明する。
第１の応用例としては、上述の第１実施形態の半導体集積回路をオプトエレクトロニクス集積回路として用いる。すなわち、第１実施形態で示すように発光素子（面発光レーザ）と受光素子（フォトダイオード）を重ねて貼り合わせるとともにＡＰＣ回路を設けて光による出力手段を備えた集積回路とする。または、第２実施形態で示すように異なる発光波長の発光素子を複数枚重ねて貼り合わせた発光手段（出力手段）を備えた集積回路とする。または、異なる波長の光をそれぞれ選択的に検出する受光素子を複数枚重ねて貼り合わせた受光手段（入力手段）を備えた集積回路とする。
これらの集積回路を用いて、例えば、コンピュータを構成する。そして、ＣＰＵを形成する集積回路内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶手段などの間でデータを伝送するバスを光による入出力手段を用いる。
【００８５】
これらにより、本応用例によれば、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。
また、本応用例によれば、微小タイル状素子を重ね合わせた構成を用いているので、コンピュータなどを大幅に小型化することが可能となる。
また、本応用例によれば、バスを構成する入出力手段にＡＰＣ回路付きの面発光レーザを用いることで、高性能な状態を長期間にわたって安定に持続することができる。
【００８６】
第２の応用例としては、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイの各画素につき、駆動用トランジスタとして通常用いられる薄膜トランジスタ（ＴＦＴ）、抵抗、コンデンサなどの代わりに微小タイル状素子のシリコントランジスタ、抵抗、コンデンサなどを複数枚重ねて貼り合わせて上述の第１実施形態の半導体集積回路を構成する。
これらにより、本応用例によれば、ＴＦＴを用いた場合に比べて、高性能のスイッチング機能を得ることができ、高速に表示状態を変更することができる電気光学装置を提供することが可能となる。
【００８７】
（電子機器）
上記実施形態の半導体集積回路又は電気光学装置を備えた電子機器の例について説明する。
図２３は、携帯電話の一例を示した斜視図である。図２３において、符号１０００は上記の半導体集積回路を用いた携帯電話本体を示し、符号１００１は上記の電気光学装置を用いた表示部を示している。
【００８８】
図２４は、腕時計型電子機器の一例を示した斜視図である。図２４において、符号１１００は上記の半導体集積回路を用いた時計本体を示し、符号１１０１は上記の電気光学装置を用いた表示部を示している。
【００８９】
図２５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の半導体集積回路を用いた情報処理装置本体、符号１２０６は上記の電気光学装置を用いた表示部を示している。
【００９０】
図２３から図２５に示す電子機器は、上記実施形態の半導体集積回路又は電気光学装置を備えているので、表示品位に優れ、特に、高速応答で明るい画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の半導体集積回路を用いることによって、従来のものよりも電子機器を小型化することができる。さらにまた、上記実施形態の半導体集積回路を用いることによって、製造コストを従来のものよりも低減することができる。
【００９１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００９２】
例えば、上記実施実施形態では、重ねて貼り合わせられた２枚の微小タイル状素子同士が平行に配置されているが、本発明はこれに限定されるものではなく、微小タイル状素子同士が所望の角度をもって斜めに貼り合わせられたものでもよい。
【００９３】
また、上記実施形態では、２枚の微小タイル状素子それぞれの一方面全体が重なるように貼り合わせられているが、本発明はこれに限定されるものではなく、微小タイル状素子の一方面の一部が重なる構造としてもよい。このような構造を第２実施形態に適用して、２枚の微小タイル状素子がそれぞれ異なる発光波長の発光素子を備え、一方の微小タイル状素子の発光軸と他方の微小タイル状素子とが重ならない構造としてもよい。
【００９４】
また、複数枚の微小タイル状素子それぞれが異なる発光波長の発光素子を備える実施形態においては、同一方向に光が放射される形態に限らず、互いに異なる方向に光が放射されるものでもよい。
【００９５】
また、上記実施形態における接着剤、非透明材及び透明保護層は、例えば、液滴吐出装置（インクジェット装置）から接着剤、非透明材又は透明保護部材を含む液体を吐出する液滴吐出方式で形成してもよい。これにより、半導体集積回路の製造時における接着剤、非透明材及び透明保護部材の使用量を大幅に低減することができ、製造コストを低減でき、製造期間を短縮化することもできる。
【００９６】
【発明の効果】
以上の説明で明らかなように、本発明によれば、微小タイル状素子を複数枚貼り合わせた構成を有するので、複数のデバイスを高密度に集積することが可能となる。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体集積回路の概略断面図である。
【図２】 同上の半導体集積回路の具体例を示す概略断面図である。
【図３】 同上の半導体集積回路がなす面発光レーザの自動出力制御回路を示す回路図である。
【図４】 同上の半導体集積回路における微小タイル状素子の変形例を示す概略断面図である。
【図５】 同上の半導体集積回路における微小タイル状素子の変形例を示す概略断面図である。
【図６】 同上の半導体集積回路の変形例を示す概略断面図である。
【図７】 同上の半導体集積回路の変形例を示す概略断面図である。
【図８】 第２実施形態に係る半導体集積回路の概略断面図である。
【図９】 同上の半導体集積回路を用いた波長多重光通信装置を示す要部斜視図である。
【図１０】 同上の波長多重光通信装置の光学系を示す概念図である。
【図１１】 同上の半導体集積回路の具体例を示す要部概念図である。
【図１２】 同上の半導体集積回路の変形例を示す要部概念図である。
【図１３】 第１及び第２実施形態に係る半導体集積回路の製造方法の第１工程を示す概略断面図である。
【図１４】 同上の製造方法の第２工程を示す概略断面図である。
【図１５】 同上の製造方法の第３工程を示す概略断面図である。
【図１６】 同上の製造方法の第４工程を示す概略断面図である。
【図１７】 同上の製造方法の第５工程を示す概略断面図である。
【図１８】 同上の製造方法の第６工程を示す概略断面図である。
【図１９】 同上の製造方法の第７工程を示す概略断面図である。
【図２０】 同上の製造方法の第８工程を示す概略断面図である。
【図２１】 同上の製造方法の第９工程を示す概略断面図である。
【図２２】 同上の製造方法の第１１工程を示す概略断面図である。
【図２３】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図２４】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図２５】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【符号の説明】
１、 １ａ、１ｂ、１ｃ、２、２ａ 微小タイル状素子
１ａ１、１ｂ１ 微小タイル部
１０、１０ａ 基板
１１、１１ａ 接着剤
１２、１３ メタル配線
２１、２１ａ、２１ｂ 面発光レーザ
２１ａ１，２１ｂ１ 微小タイル部
２１ａ２，２１ｂ２ 発光部
２２ フォトダイオード
２２ａ フォトダイオード受光部
２２ｂ 第１電極
２２ｃ 第２電極
２２ｄ、２２ｅ 多層膜反射層
２３ 光モニター回路
２４ ドライバ回路
３０ 非透明材
３１ 透明保護層
４０ レンズ
４１，４２ 非反射層
５０ 光ファイバ
６０ａ，６０ｂ 面発光レーザ部
６１ａ，６１ｂ 下側多層膜反射層
６２ａ，６２ｂ 発光層（活性層）
６３ａ，６３ｂ 上側多層膜反射層
【発明の属する技術分野】
本発明は、半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法に関する。特に、複数枚の微小タイル状素子を重ねて貼り合わせた構造を有する半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）又は高電子移動度トランジスタ（ＨＥＭＴ）などを設けたり、液晶ディスプレイ（ＬＣＤ）の各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成する技術が考えられている。
【０００３】
このような材質の異なる半導体を有する集積回路としては、オプトエレクトロニクス集積回路（ＯＥＩＣ）が挙げられる。オプトエレクトロニクス集積回路は、光による入出力手段を備えた集積回路である。集積回路内での信号処理は電気信号を用いて行うが、集積回路の外との入出力は光信号を用いて行う。
【０００４】
【発明が解決しようとする課題】
ところで、コンピュータでは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、バスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。これを実現するためには、シリコンで作られる集積回路に微小な発光・受光素子を内蔵させる必要がある。
【０００５】
しかしながら、シリコンは、間接遷移型半導体であるため発光することができない。そこで、シリコンと、シリコンとは別の半導体発光素子とを組み合わせて集積回路を構成することが必要となる。
ここで、半導体発光素子として有望であるものは、ガリウム・ヒ素（ＧａＡｓ）などの化合物半導体からなる面発光レーザ（ＶＣＳＥＬ）である。しかし、面発光レーザは、シリコンと格子整合しないため、エピタキシーなどの半導体プロセスによって直接にシリコン集積回路上に形成することが非常に困難である。
通常、面発光レーザは、ガリウム・ヒ素基板上に形成される。そこで、ガリウム・ヒ素基板上の面発光レーザをチップ化して、このチップを機械的にシリコン集積回路基板に実装することで、電気信号伝達回路と光信号伝達回路を融合する方法が考えられている。
【０００６】
一方、面発光レーザは、ウェハを切断した側面から発光する端面発光レーザと異なり、半導体表面から発光する。これにより、従来、面発光レーザと、その面発光レーザから放射された光の一部を受光して発光量の自動制御をするＡＰＣ（Automatic Power Control）回路とを同一基板において設けることができなかった。そこで、従来、面発光レーザにＡＰＣ回路を設けるには複数の基板（構造体）が必要となり、装置が大型化するとともに、製造工程が煩雑となって製造コストが高くなるという問題点があった。
【０００７】
また、従来、１本の光ファイバーで波長の異なる複数のレーザ光を伝送する波長多重（WDM：Wavelength Division Multiplexing）光通信が行われている。従来の波長多重光通信では、それぞれ異なる波長のレーザ光を放射する複数の面発光レーザなどを発光源として、その複数のレーザ光を導波路などからなる合波装置で合波して１本の光ファイバーへ入射させている。
そして、１つの基板上に複数の面発光レーザを形成することは可能であるが、１つの基板上に波長の異なる複数の面発光レーザを形成することができず、１つの基板では１つの波長のレーザ光のみが放射される。そこで、従来の波長多重通信では、複数の面発光レーザ基板で発光源を形成するので、発光源及び合波装置が比較的大型になるとともに、各面発光レーザ基板と合波装置の位置合わせが必要となって製造工程が煩雑になるという問題点があった
【０００８】
本発明は、上記事情に鑑みてなされたもので、複数のデバイスをコンパクトに即ち高密度に集積することができる半導体集積回路、信号伝送装置、電気光学装置および電子機器の提供を目的とする。
【０００９】
また、本発明は、面発光レーザとＡＰＣ回路を同一基板に設けることができる半導体集積回路、信号伝送装置、電気光学装置および電子機器の提供を目的とする。
【００１０】
また、本発明は、異なる発光波長をもつ複数の発光素子を１つの基板に設けることができる半導体集積回路、信号伝送装置、電気光学装置および電子機器の提供を目的とする。
【００１１】
【課題を解決するための手段】
上記した目的を達成するために、本発明の半導体集積回路は、基板に、微小タイル状素子が少なくとも２枚重ねて貼り合わせられていることを特徴とする。
本発明によれば、各微小タイル状素子に電子デバイス又は光学デバイスとしての機能を持たせることで、任意の機能をもつデバイスを立体的に組み合わせることができ、半導体集積回路をコンパクト化（高密度化）することが可能となる。ここで、各微小タイル状素子は化合物半導体でもシリコン半導体でもよく、微小タイル状素子が接着される基板もシリコン半導体基板でも化合物半導体基板でもよい。したがって、従来、１つのモノリシック基板では形成することができなかった化合物半導体とシリコン半導体とが３次元に組み合わされたハイブリッド基板を極めてコンパクトに形成することができる。
【００１２】
また、本発明の半導体集積回路は、前記微小タイル状素子が絶縁性及び透明性の少なくとも一方を有する接着剤によって前記基板に貼り合わせられていることが好ましい。
本発明によれば、例えば、微小タイル状素子に形成された電子デバイスと基板に形成された電子回路とを電気的に接続するメタル配線などが短絡することを、絶縁性接着剤で防止することが可能となる。また、本発明によれば、例えば、発光素子又は受光素子を微小タイル状素子に形成したときに、その微小タイル状素子からの放射光又は入射光が接着剤で遮られることを防ぐことが可能となる。
【００１３】
また、本発明の半導体集積回路は、前記微小タイル状素子のうちの一つが他の微小タイル状素子とは異なる機能をもつデバイスであることが好ましい。
本発明によれば、１つのモノリシック基板では形成することができない、異なる機能をもつ複数のデバイスを、コンパクトに３次元に組み合わせた１つの半導体集積回路を形成することができる。
【００１４】
また、本発明の半導体集積回路は、前記微小タイル状素子のうちの少なくとも一つが発光素子であり、前記微小タイル状素子のうちの少なくとも一つが受光素子であることが好ましい。
本発明によれば、発光素子と受光素子の組み合わせを有する半導体集積回路を極めてコンパクトに形成することができる。
【００１５】
また、本発明の半導体集積回路は、前記発光素子が面発光レーザ及び発光ダイオードのいずれかであることが好ましい。
【００１６】
また、本発明の半導体集積回路は、前記受光素子がフォトダイオードであることが好ましい。
本発明によれば、１つのモノリシック基板では形成することができない、面発光レーザとフォトダイオードの組み合わせを有する半導体集積回路を極めてコンパクトに形成することができる。
【００１７】
また、本発明の半導体集積回路は、前記発光素子の発光軸上に、前記受光素子の受光部が配置されていることが好ましい。
本発明によれば、発光素子から放射された光を、その発光素子に重ねて貼り付けられた受光素子で受光することができる。
【００１８】
また、本発明の半導体集積回路は、前記受光素子が前記発光素子から放射された光の一部を受光して該受光量を検出することが好ましい。
本発明によれば、発光素子と、その発光素子から放射された光の出力を検出する受光素子とを、１つの半導体基板として極めてコンパクトに形成することができる。そして、例えば、発光素子を面発光レーザとすれば、面発光レーザと、その面発光レーザの出力を検出する受光素子とを１つの半導体基板として極めてコンパクトに形成することができる。
【００１９】
また、本発明の半導体集積回路は、前記受光素子が検出した受光量に基づいて前記発光素子の発光量を制御する自動出力制御回路を有することが好ましい。
本発明によれば、発光量を自動制御する自動出力制御回路付きの発光手段を１つの基板として極めてコンパクトに形成することができる。したがって、周囲温度の変化及び部材の経年変化にかかわらず、所望量の光を長年に渡って安定に出力する発光手段を極めてコンパクトに形成することができる。
【００２０】
また、本発明の半導体集積回路は、前記受光素子の少なくとも片面に多層膜反射層を設けることが好ましい。
本発明によれば、多層膜反射層を所定波長の光（例えば、前記発光素子から放射された光）に対して非反射層として機能するものとすることにより、受光素子からの反射光（戻り光）による雑音を低減することができる。
【００２１】
また、本発明の半導体集積回路は、前記多層膜反射層が前記発光素子から放射された光に対しての反射率が１０パーセント以下であることが好ましい。
【００２２】
また、本発明の半導体集積回路は、前記受光素子の受光面の反対側面が非透明部材で被われていることが好ましい。
本発明によれば、受光素子の両面で生ずる反射光（戻り光）を低減することができるので、さらに反射光による雑音を低減することができる。
【００２３】
また、本発明の半導体集積回路は、前記基板が透明基板であり、該透明基板の上面に前記発光素子をなす面発光レーザが透明接着剤を介して接着されており、該面発光レーザの上面に前記受光素子をなすフォトダイオードが透明接着剤を介して接着されており、該フォトダイオードの上面が非透明部材で被われていることが好ましい。
本発明によれば、面発光レーザから放射された光であってフォトダイオードを透過した光などを、フォトダイオードの上面に設けられた非透明部材によって吸収することができるので、迷光を抑え、戻り光による雑音を低減することができる。
【００２４】
また、本発明の半導体集積回路は、前記基板の少なくとも上面に、前記受光素子をなすフォトダイオードが非透明接着剤を介して接着されており、該フォトダイオードの上面に、前記発光素子をなす面発光レーザが透明接着剤を介して接着されており、該面発光レーザの上面が透明保護部材で被われていることが好ましい。
本発明によれば、面発光レーザから放射された光であってフォトダイオードを透過した光などを、フォトダイオードの下面に設けられた非透明接着剤によって吸収することができるので、迷光を抑え、戻り光による雑音を低減することができる。
【００２５】
また、本発明の半導体集積回路は、前記少なくとも２枚の微小タイル状素子は、互いに異なる発光波長をもつ発光素子であることが好ましい。
本発明によれば、異なる波長の光を放射する複数の発光素子を立体的に組み合わせることができ、複数の波長の異なる光を放射する発光手段を半導体集積回路をコンパクト（高密度）に形成することができる。
【００２６】
また、本発明の半導体集積回路は、前記発光素子が面発光レーザであり、各面発光レーザの光軸が一致しないように、該面発光レーザがそれぞれ配置されていることが好ましい。
本発明によれば、１つのモノリシック基板では形成することができない、異なる波長のレーザ光を放射する複数の面発光レーザを、３次元に組み合わせて１つの基板として極めてコンパクトに形成することができる。
【００２７】
また、本発明の半導体集積回路は、前記微小タイル状素子が、前記面発光レーザとして機能するレーザ構造部と、該レーザ構造部が接続されている微小タイル形状の微小タイル部とからなり、前記微小タイル部が他の面発光レーザから放射された光に対して透明であることが好ましい。
本発明によれば、一つの微小タイル状素子の面発光レーザから放射されたレーザ光が他の微小タイル状素子の微小タイル部を透過するので、各微小タイル状素子に設けられた面発光レーザの間隔を極めて小さくすることができ、さらにコンパクトに、異なる波長のレーザ光を放射する複数の面発光レーザを形成することができる。
【００２８】
また、本発明の半導体集積回路は、前記微小タイル状素子が、前記面発光レーザとして機能するレーザ構造部と、該レーザ構造部が接続されている微小タイル形状の微小タイル部とからなり、前記微小タイル部が前記面発光レーザから放射された光に対して透明であることが好ましい。
本発明によれば、微小タイル状素子の面発光レーザの微小タイル部側（下側）に放射されたレーザ光が微小タイル部を透過することができ、面発光レーザの上側のみならず下側にも異なる波長のレーザ光を放射する複数の面発光レーザを、コンパクトに形成することができる。
【００２９】
また、本発明の半導体集積回路は、前記微小タイル状素子が、半導体基板に半導体素子を形成し、該半導体基板における表層であって該半導体素子を含む機能層のみを該半導体基板から剥離することで形成されたものであることが好ましい。
本発明によれば、微小タイル状素子として半導体基板から切り離された半導体素子を、任意の物体（基板）に接合して集積回路を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される物体（基板）はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路を作成する前に、予め半導体素子をテストして選別することが可能となる。
【００３０】
また、本発明の半導体集積回路は、前記微小タイル状素子が、半導体基板に半導体素子を形成し、該半導体基板における該半導体素子が形成された面側にフィルムを貼り付け、該半導体基板における該半導体素子を含む機能層を該半導体基板から離すことで形成されたものであることが好ましい。
本発明によれば、半導体素子を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子（微小タイル状素子）を個別に選択して最終基板に接合できるとともに、ハンドリングできる微小タイル状素子のサイズを従来の実装技術のものよりも小さくすることができる。
【００３１】
本発明の信号伝送装置は、前記半導体集積回路と、該半導体集積回路に設けられている複数の前記面発光レーザの放射光を収束させるレンズと、該レンズによって収束した前記放射光が入射される光ファイバーと、を有することを特徴とする。
本発明によれば、複数の面発光レーザから放射された波長の異なる複数のレーザ光それぞれについて伝送信号を用いて変調することで、波長多重（ＷＤＭ）光通信装置を形成することができる。この波長多重光通信装置では、レンズだけで複数のレーザ光を１本の光ファイバに入れることができるので、従来の波長多重光通信装置では必要であった合波装置が不要となり、各発光源と合波装置間の位置合わせが不要となり、簡易に製造することが可能となるとともに、装置を小型化することが可能となる。
【００３２】
本発明の信号伝送装置は、前記レンズの焦点距離と、前記半導体集積回路、前記レンズ及び前記光ファイバーの配置と、からなる光学系が、前記放射光に対して縮小光学系をなしていることが好ましい。
【００３３】
本発明の電気光学装置は、前記半導体集積回路を備えたことを特徴とする。
本発明によれば、例えば、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイの各画素につき、駆動用トランジスタとして通常用いられる薄膜トランジスタ（ＴＦＴ）、抵抗、コンデンサなどの代わりに微小タイル状素子のシリコントランジスタ、抵抗、コンデンサなどを複数枚重ねて貼り合わせることができる。これにより、ＴＦＴを用いた場合に比べて、高性能のスイッチング機能を得ることができ、高速に表示状態を変更することが可能となる。
【００３４】
本発明の電子機器は、前記電気光学装置を備えたことを特徴とする。
本発明によれば、高速に表示状態を変更できる表示手段をもつ電子機器を、コンパクトに形成することができる。
【００３５】
本発明の電子機器は、前記半導体集積回路を備えたことを特徴とする。
本発明によれば、電子機器のサイズをより小型化することができ、より高速な信号処理を行うことが可能となり、さらに、電気機器の製造コストを低減することも可能となる。
【００３６】
【発明の実施の形態】
以下、本発明に係る半導体集積回路について、図面を参照して説明する。
（第１実施形態）
図１は第１実施形態に係る半導体集積回路の概略断面図である。図１に示す半導体集積回路は、基板１０と、微小タイル状素子１及び微小タイル状素子２とを有して構成されている。
【００３７】
微小タイル状素子１及び微小タイル状素子２は、微小なタイル形状（板形状）の半導体デバイスであり、例えば、厚さ１μｍから２０μｍ、縦横の大きさ数十μｍから数百μｍの四角形板状部材である。この微小タイル状素子１及び微小タイル状素子２の製造方法については後で説明する。なお、微小タイル状素子１及び微小タイル状素子２の形状は四角形に限定されず、他の形状であってもよい。
【００３８】
微小タイル状素子１及び微小タイル状素子２は、接着剤１１を介して重ねられて貼り合わせられ、基板１０の片側面に接着剤１１で接着されている。微小タイル状素子１及び微小タイル状素子２には、それぞれ発光素子、受光素子、トランジスタ又はダイオードなどの各種デバイス（図示せず）が設けられている。そして、微小タイル状素子１及び微小タイル状素子２のデバイスと基板１０に設けられている電子回路とはメタル配線１２，１３で接続されている。
【００３９】
接着剤１１は、例えば、樹脂からなり、絶縁性及び透明性を有していることが好ましい。接着剤１１が絶縁性を持つものとすることで、メタル配線１２，１３におけるショートを確実に回避することができる。
また、微小タイル状素子１と微小タイル状素子２は、互いに異なる機能をもつデバイス（素子）を備えていることが好ましい。
例えば、
１）微小タイル状素子１が発光素子で微小タイル状素子２が受光素子、
２）微小タイル状素子１が波長λ１の光を発する発光素子で微小タイル状素子２が波長λ２の光を発する発光素子、
３）微小タイル状素子１が波長λ１の光を検出する受光素子で微小タイル状素子２が波長λ２の光を検出する受光素子
４）微小タイル状素子１がトランジスタで微小タイル状素子２がダイオード
などの組み合わせを挙げることができる。
ここで、発光素子としては、例えば、ガリウム・ヒ素製の面発光レーザ（ＶＣＳＥＬ）及びＬＥＤが挙げられ、受光素子としては、フォトダイオード（ＰＤ）などが挙げられる。また、トランジスタとしては、例えば、高電子移動度トランジスタ（ＨＥＭＴ）やＨＴＢが挙げられる。また、微小タイル状素子には抵抗又はコンデンサなどを含ませてもよく、抵抗又はコンデンサなどの単体のみを微小タイル状素子として形成してもよい。
【００４０】
次に、本実施形態の具体例について図２を参照して説明する。図２は本実施形態の具体例に係る半導体集積回路の概略断面図である。本具体例は、図１における微小タイル状素子１，２として、発光素子（面発光レーザ）と受光素子（フォトダイオード）を重ねて貼り合わせているものである。
すなわち、本半導体集積回路は、透明な基板１０ａと、面発光レーザ２１が形成されている微小タイル状素子１ａと、フォトダイオード２２が形成されている微小タイル状素子２ａとを有して構成されている。基板１０ａと微小タイル状素子１ａ及び微小タイル状素子２ａとを接着する接着剤１１ａは、透明性及び絶縁性を有している。ここで、微小タイル状素子１ａと微小タイル状素子１ｂは、互いに逆の配置にしてもよい。
【００４１】
微小タイル状素子１ａの面発光レーザ２１からは、基板１０ａに向かってレーザ光（波長λ０）が放射されるとともに、微小タイル状素子１ｂに向かってもレーザ光（波長λ０）が放射される。そして、微小タイル状素子１ｂのフォトダイオード２２は、面発光レーザ２１の発光軸上に配置されている。したがって、微小タイル状素子１ｂに向けて放射されたレーザ光（波長λ０）はフォトダイオード２２に入射し、面発光レーザ２１から放射されたレーザ光（波長λ０）の出力（発光量）がフォトダイオード２２によって検出される。
基板１０ａに向かって放射されたレーザ光（波長λ０）は、透明な基板ａを透過し、通信信号などに用いられる。
【００４２】
次に、上記半導体集積回路を用いた自動出力制御（ＡＰＣ：Auto Power Control）回路付き面発光レーザの構成例について図３を参照して説明する。図３は自動出力制御回路付き面発光レーザの自動出力制御回路を示す回路図である。
微小タイル状素子１ａの面発光レーザ２１から放射されたレーザ光の一部は、微小タイル状素子１ｂのフォトダイオード２２に入射する。そこで、フォトダイオード２２には面発光レーザ２１のレーザ出力に対応した電流が流れる。光モニター回路２３は、フォトダイオード２２を流れる電流の大きさに応じた出力制御信号をドライバ回路２４へ出力する。ここで、光モニター回路は、所定の基準値とフォトダイオード２２を流れる電流の大きさとを比較して、その電流が所望の一定値となるように、即ち面発光レーザ２１のレーザ出力が所望の一定値となるように、出力制御信号を生成する。この出力制御信号に応じたレーザ出力となるようにドライバ回路は面発光レーザ２１を駆動させる。
【００４３】
これらにより、面発光レーザ２１のレーザ出力は、周囲温度の変化及び経時変化などにかかわらず所望の一定値に保たれる。
そして、光モニター回路２３及びドライバ回路２４を基板１０ａ、微小タイル状素子１ａ又は微小タイル状素子１ｂに設けることで、１つの基板に面発光レーザと自動出力制御回路（ＡＰＣ）を設けることができるので、面発光レーザ装置を大幅に小型化することが可能となるとともに、製造工程が簡素となって製造コストを低減することが可能となる。
【００４４】
次に、上記半導体集積回路におけるフォトダイオード２２を有する微小タイル状素子１ｂからの反射光（戻り光）による雑音を低減する構成例について図４乃至図７を参照して説明する。図４は図２に示す半導体集積回路における微小タイル状素子２ａの変形例を示す概略断面図である。
【００４５】
微小タイル状素子２ａは、微小タイル状素子２ａをなすタイル状部材における一方面側（上面側）に設けられたフォトダイオード受光部２２ａと、フォトダイオード受光部２２ａの上面の周端部に設けられた第１電極２２ｂと、タイル状部材におけるフォトダイオード受光部２２ａと同一面に設けられた第２電極２２ｃと、タイル状部材における他方面側（下面側）に設けらた多層膜反射層２２ｄとで構成されている。
【００４６】
ここで用いた多層膜反射層２２ｄは、波長選択性があり、微小タイル状素子１ａの面発光レーザ２１から放射されたレーザ光（波長λ０）に対する反射率が１０パーセント以下であり、そのレーザ光（波長λ０）に対して非反射（Anti Reflection）層として作用する。
したがって、微小タイル状素子２ａに多層膜反射層２２ｄを設けることにより、微小タイル状素子２ａからのレーザ光（波長λ０）の反射が抑えられ、雑音を低減することができる。
なお、多層膜反射層２２ｄは、タイル状部材における下面側ではなく上面側に設けてもよい。
【００４７】
図５は図４に示す微小タイル状素子２ａを改良した微小タイル状素子２ｂを示す概略断面図である。微小タイル状素子２ｂと微小タイル状素子２ａの相違点は微小タイル状素子２ｂでは多層膜反射層２２ｅが設けられている点である。多層膜反射層２２ｅは、フォトダイオード受光部２２ａの上面に設けられている。
これらにより、微小タイル状素子２ｂは、微小タイル状素子２ａから放射されたレーザ光（波長λ０）に対して、下面のみならず上面でも反射を抑えることができ、さらに雑音を低減することができる。
【００４８】
図６は図２に示す半導体集積回路の変形例を示す概略断面図である。本半導体集積回路と図２に示す半導体集積回路の相違点は、本半導体集積回路では非透明材３０が設けられている点である。非透明材３０は、フォトダイオード２２が形成されている微小タイル状素子２ａの上面を被うように設けられている。
これらにより、微小タイル状素子１ａの面発光レーザ２１から放射されたレーザ光（波長λ０）のうち微小タイル状素子２ａを透過したレーザ光が非透明材３０で吸収されるので、微小タイル状素子２ａを透過したレーザ光による迷光を大幅に削減することができ、さらに戻り光による雑音を低減することができる。
【００４９】
非透明材３０の形成方法について次に説明する。非透明材３０としては、樹脂にカーボンブラック等の顔料を混ぜたものを用いることができる。非透明材３０として樹脂を用いる場合、その塗布方法としては、液滴吐出方式（インクジェット方式）、ディスペンサ方式、スピンコート方式、ロールコート方式、印刷方式のいずれかを用いることができる。
また、非透明材３０は、絶縁性を有するものであることが好ましい。
【００５０】
図７は図６に示す半導体集積回路の変形例を示す概略断面図である。本半導体集積回路と図６に示す半導体集積回路の相違点は、微小タイル状素子１ａと微小タイル状素子２ａの位置が逆になっている点と、本半導体集積回路では面発光レーザ２１が設けられている微小タイル状素子１ａの上面を透明保護層３１で被っている点と、微小タイル状素子２ａと基板１０ａとを非透明の接着剤１１ｂを介して接着している点と、基板１０ａの上面及び下面に非反射（Anti Reflection）層４１，４２が設けられている点である。ここで、基板１０が非透明部材からなる場合は、基板１０の下面に非反射層を設ける必要はない。また、基板１０の下面に非反射層を設ける代わりに、基板１０の下面に光吸収層を設けてもよい。なお、透明保護層３１は、上記非透明材３０の形成方法と同様にして形成することができる。
【００５１】
これらにより、本半導体集積回路では、図６に示す半導体集積回路とは逆に基板１０ａの上方（図面の上方）に向けてレーザ光（波長λ０）が放射され、図６に示す半導体集積回路と同様に微小タイル状素子２ａを透過したレーザ光による迷光を大幅に削減することができ、戻り光による雑音を低減することができる。
【００５２】
（第２実施形態）
次に、本発明の第２実施形態について図８乃至図１２を参照して説明する。本実施形態は、基板に重ねて貼り合わせられた２枚の微小タイル状素子がそれぞれ異なる発光波長の発光素子を備えているものである。
図８は第２実施形態に係る半導体集積回路の概略断面図である。図８に示す半導体集積回路は、基板１０と、微小タイル状素子１ａ及び微小タイル状素子１ｂとを有して構成されている。
【００５３】
微小タイル状素子１ａ及び微小タイル状素子１ｂは、図１に示す微小タイル状素子１と同様に微小なタイル形状（板形状）をしている。微小タイル状素子１ａにはレーザ光（波長λ２）を放射する面発光レーザ２１ａが設けられており、微小タイル状素子１ｂにはレーザ光（波長λ１）を放射する面発光レーザ２１ｂが設けられている。そして、微小タイル状素子１ａと微小タイル状素子１ｂは、重ねられて貼り合わせられて基板１０の片側面に接着されている。
【００５４】
ここで、微小タイル状素子１ａの面発光レーザ２１ａの発光軸と微小タイル状素子１ｂの面発光レーザ２１ｂの発光軸とは、一致しておらず、所定の間隔ｄだけ離れている。２つの発光軸を一致させていない理由は、発光軸を一致させると、例えば、面発光レーザ２１ａのみを発光させたときに、そのレーザ光が面発光レーザ２１ｂに入射して面発光レーザ２１ｂが励起され、面発光レーザ２１ｂからも光が放射されてしまうことを防ぐものである。
【００５５】
微小タイル状素子１ａは接着剤１１を介して基板１０に接着されており、微小タイル状素子１ｂは接着剤１１ａを介して微小タイル状素子１ａに接着されている。
基板１０は、透明基板でも非透明基板でもよい。基板１０を透明基板としてレーザ光が基板１０を透過して出射する構成（下面レーザ放射）とする場合は、接着剤１１に透明接着剤を用いる。一方、レーザ光が微小タイル状素子１ａから見て基板１０側とは反対側（上方）に出射する構成（上面レーザ放射）とする場合は、接着剤１１に非透明接着剤を用いる。微小タイル状素子１ａと微小タイル状素子１ｂを貼り合わせる接着剤１１ａには、透明接着剤を用いる。
上記半導体集積回路では、２枚の微小タイル状素子を重ねて貼り合わせているが、３枚以上の微小タイル状素子を重ねて貼り合わせてもよい。
【００５６】
これらにより、図８に示す半導体集積回路によれば、１つの基板に異なる発光波長をもつ複数の発光素子（面発光レーザ）を設けることができ、また、各発光素子の発光軸の間隔を例えば数十μｍまで極めて小さくすることができる。
【００５７】
次に、図８に示す半導体集積回路の応用例について図９を参照して説明する。図９は、図８に示す半導体集積回路を用いた波長多重光通信装置（信号伝送装置）を示す要部斜視図である。
本波長多重光通信装置（ＷＤＭ）は、基板１０及び３枚の微小タイル状素子１ａ，１ｂ，１ｃからなる半導体集積回路と、１つのレンズ４０と、１本の光ファイバ５０とを有して構成されている。
【００５８】
各微小タイル状素子１ａ，１ｂ，１ｃには、それぞれ波長λ１，波長λ２，波長λ３のレーザ光を放射する面発光レーザ（図示せず）が１つづつ設けられている。各微小タイル状素子１ａ，１ｂ，１ｃから放射された３つのレーザ光（波長λ１，波長λ２，波長λ３）は、レンズ４０によって収束させられて光ファイバ５０の入光端に導かれ、光ファイバ５０の内部を伝送する。
【００５９】
これらにより、波長λ１，波長λ２，波長λ３の３つのレーザ光それぞれについて伝送信号を用いて変調することで、波長多重（ＷＤＭ）光通信装置を形成することができる。本波長多重光通信装置では、レンズ４０だけで複数のレーザ光を１本の光ファイバに入れることができ、従来の波長多重光通信装置では必要であった合波装置が不要となるので、各発光源と合波装置間の位置合わせが不要となり、簡易に製造することが可能となるとともに、装置を小型化することが可能となる。
【００６０】
図１０は、レンズ４０と基板１０及び光ファイバ５０がなす光学系を示す概念図である。この光学系は縮小光学系をなしている。すなわち、基板１０に貼り付けられた微小タイル状素子１ａ，１ｂ，１ｃとレンズ４０との間隔をＦ１、レンズ４０と光ファイバ５０の入光端との間隔をＦ２、レンズ４０の焦点距離をＦとすると、次式が成立するように、基板１０、レンズ４０及び光ファイバ５０を配置する。
（Ｆ１×Ｆ２）／（Ｆ１＋Ｆ２）＝Ｆ
この配置がなす光学系の倍率が次式
倍率＝Ｆ２／Ｆ１
となる。そこで、Ｆ１＞Ｆ２
とすることで、この光学系は縮小光学系となる。
【００６１】
したがって、微小タイル状素子１ａの面発光レーザの配置位置である発光点Ａと微小タイル状素子１ｂの面発光レーザの配置位置である発光点Ｂとの距離ｄは、レンズ４０によって縮小され、光ファイバ５０の入光端面において、入射光点Ａ’と入射光点Ｂ’の距離ｄ’となる。
そして、距離ｄと距離ｄ’の関係は、 ｄ＞ｄ’ となる。
これにより、シングルモードファイバーのようにコア径の小さなファイバーへも複数の波長のレーザ光を導入することができる。
【００６２】
次に、図８に示す半導体集積回路の具体例について図１１を参照して説明する。本半導体集積回路は、図８に示す半導体集積回路と同様に、波長λ２のレーザ光を放射する微小タイル状素子１ａと、波長λ１のレーザ光を放射する微小タイル状素子１ｂとが重ねて貼り合わせられたものである。
【００６３】
本半導体集積回路の微小タイル状素子１ａは、微小タイル部２１ａ１と発光部２１ａ２とで構成されている。また、微小タイル状素子１ｂは、微小タイル部２１ｂ１と発光部２１ｂ２とで構成されている。微小タイル部２１ａ１，２１ｂ１は面発光レーザにおける下側の多層膜反射層として機能し、発光部２１ａ２，２１ｂ２は発光層と上側の多層膜反射層として機能する。したがって、微小タイル部２１ａ１，２１ｂ１と発光部２１ａ２，２１ｂ２とが一体となって面発光レーザを形成している。
【００６４】
そして、例えば、微小タイル状素子１ｂの微小タイル部２１ｂ１は、波長λ１の光に対して高反射率（反射率９９％以上、高い程よい）であり、波長λ２の光に対して低反射率（反射率１０％以下、低い程よい）であり、波長λ１及び波長λ２よりも大きなバンドギャップをもつ材質で構成する。
これにより、微小タイル状素子１ｂの微小タイル部２１ｂ１におけるポイントＰ２では微小タイル状素子１ａから放射されたレーザ光（波長λ２）に対して透明（反射及び吸収しない）となり、微小タイル状素子１ｂの上方に波長λ１のレーザ光と波長λ２のレーザ光が放射されることとなる。
【００６５】
また、例えば、微小タイル状素子１ａの微小タイル部２１ａ１は、波長λ１の光に対して低反射率（反射率１０％以下、低い程よい）であり、波長λ２の光に対して高反射率（反射率９９％以上、高い程よい）であり、波長λ１及び波長λ２よりも大きなバンドギャップをもつ材質で構成する。
【００６６】
これにより、微小タイル状素子１ａの微小タイル部２１ａ１におけるポイントＰ１では微小タイル状素子１ｂから放射されたレーザ光（波長λ１）に対して透明（反射及び吸収しない）となり、微小タイル状素子１ａの下方に波長λ１のレーザ光と波長λ２のレーザ光が放射されることとなる。
【００６７】
図１２は、図１１に示す半導体集積回路の変形例である。
本半導体集積回路も、図１１に示す半導体集積回路と同様に、波長λ２のレーザ光を放射する微小タイル状素子１ａと、波長λ１のレーザ光を放射する微小タイル状素子１ｂとが重ねて貼り合わせられたものである。
【００６８】
本半導体集積回路の微小タイル状素子１ａは、微小タイル部１ａ１と面発光レーザ部６０ａとで構成されている。また、微小タイル状素子１ｂは、微小タイル部１ｂ１と面発光レーザ部６０ｂとで構成されている。
面発光レーザ部６０ａ，２１ｂは、面発光レーザとして機能し、下側多層膜反射層６１ａ，６１ｂと発光層（活性層）６２ａ，６２ｂと上側多層膜反射層６３ａ，６３ｂとで構成されている。微小タイル部１ａ１，１ｂ２は、例えば、波長λ１及び波長λ２の光に対して非反射層（透明）として作用する多層膜反射層として形成する。したがって、面発光レーザ部６０ａ，２１ｂと微小タイル部１ａ１，１ｂ２とは、機能的に分離されている。
【００６９】
ここで、微小タイル状素子１ａの面発光レーザ部６０ａにおける下側回折格子反射層６１ａ及び上側回折格子反射層６３ａは、波長λ２の光に対して高反射率となるものである。また、微小タイル状素子１ｂの面発光レーザ部６０ｂにおける下側回折格子反射層６１ｂ及び上側回折格子反射層６３ｂは、波長λ１の光に対して高反射率となるものである。
【００７０】
これらにより、本半導体集積回路も、図１１に示す半導体集積回路と同様に、微小タイル状素子１ｂの上方に波長λ１のレーザ光と波長λ２のレーザ光が放射され、微小タイル状素子１ａの下方に波長λ１のレーザ光と波長λ２のレーザ光が放射されることとなる。
【００７１】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子及び上記半導体集積回路の製造方法について図１３乃至図２２を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接着する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００７２】
＜第１工程＞
図１３は本半導体集積回路の製造方法の第１工程を示す概略断面図である。図１３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００７３】
＜第２工程＞
図１４は本半導体集積回路の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００７４】
＜第３工程＞
図１５は本半導体集積回路の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００７５】
＜第４工程＞
図１６は本半導体集積回路の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００７６】
＜第５工程＞
図１７は本半導体集積回路の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００７７】
＜第６工程＞
図１８は本半導体集積回路の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００７８】
＜第７工程＞
図１９は本半導体集積回路の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤は微小タイル状素子に塗布してもかまわない。
【００７９】
＜第８工程＞
図２０は本半導体集積回路の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しにコレット１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００８０】
＜第９工程＞
図２１は本半導体集積回路の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、コレット１８１を透明な材質にしておき、コレット１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、コレット１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００８１】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００８２】
＜第１１工程＞
図２２は本半導体集積回路の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなどの半導体集積回路を完成させる。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００８３】
＜第１２工程＞
本工程においては、図２２に示すように上記工程によって最終基板１７１の上に形成された微小タイル状素子１６１の上面に、図１に示すようにさらに微小タイル状素子を重ねて貼り付ける。この微小タイル状素子の更なる貼付は、上記第１工程から第１１工程を繰り返すことで行う。
これらにより、簡易かつ迅速に、所定の基板上に複数枚の微小タイル状素子を重ねて貼り付けることができる。
【００８４】
（応用例）
以下、本発明に係る半導体集積回路の応用例について説明する。
第１の応用例としては、上述の第１実施形態の半導体集積回路をオプトエレクトロニクス集積回路として用いる。すなわち、第１実施形態で示すように発光素子（面発光レーザ）と受光素子（フォトダイオード）を重ねて貼り合わせるとともにＡＰＣ回路を設けて光による出力手段を備えた集積回路とする。または、第２実施形態で示すように異なる発光波長の発光素子を複数枚重ねて貼り合わせた発光手段（出力手段）を備えた集積回路とする。または、異なる波長の光をそれぞれ選択的に検出する受光素子を複数枚重ねて貼り合わせた受光手段（入力手段）を備えた集積回路とする。
これらの集積回路を用いて、例えば、コンピュータを構成する。そして、ＣＰＵを形成する集積回路内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶手段などの間でデータを伝送するバスを光による入出力手段を用いる。
【００８５】
これらにより、本応用例によれば、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。
また、本応用例によれば、微小タイル状素子を重ね合わせた構成を用いているので、コンピュータなどを大幅に小型化することが可能となる。
また、本応用例によれば、バスを構成する入出力手段にＡＰＣ回路付きの面発光レーザを用いることで、高性能な状態を長期間にわたって安定に持続することができる。
【００８６】
第２の応用例としては、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイの各画素につき、駆動用トランジスタとして通常用いられる薄膜トランジスタ（ＴＦＴ）、抵抗、コンデンサなどの代わりに微小タイル状素子のシリコントランジスタ、抵抗、コンデンサなどを複数枚重ねて貼り合わせて上述の第１実施形態の半導体集積回路を構成する。
これらにより、本応用例によれば、ＴＦＴを用いた場合に比べて、高性能のスイッチング機能を得ることができ、高速に表示状態を変更することができる電気光学装置を提供することが可能となる。
【００８７】
（電子機器）
上記実施形態の半導体集積回路又は電気光学装置を備えた電子機器の例について説明する。
図２３は、携帯電話の一例を示した斜視図である。図２３において、符号１０００は上記の半導体集積回路を用いた携帯電話本体を示し、符号１００１は上記の電気光学装置を用いた表示部を示している。
【００８８】
図２４は、腕時計型電子機器の一例を示した斜視図である。図２４において、符号１１００は上記の半導体集積回路を用いた時計本体を示し、符号１１０１は上記の電気光学装置を用いた表示部を示している。
【００８９】
図２５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の半導体集積回路を用いた情報処理装置本体、符号１２０６は上記の電気光学装置を用いた表示部を示している。
【００９０】
図２３から図２５に示す電子機器は、上記実施形態の半導体集積回路又は電気光学装置を備えているので、表示品位に優れ、特に、高速応答で明るい画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の半導体集積回路を用いることによって、従来のものよりも電子機器を小型化することができる。さらにまた、上記実施形態の半導体集積回路を用いることによって、製造コストを従来のものよりも低減することができる。
【００９１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００９２】
例えば、上記実施実施形態では、重ねて貼り合わせられた２枚の微小タイル状素子同士が平行に配置されているが、本発明はこれに限定されるものではなく、微小タイル状素子同士が所望の角度をもって斜めに貼り合わせられたものでもよい。
【００９３】
また、上記実施形態では、２枚の微小タイル状素子それぞれの一方面全体が重なるように貼り合わせられているが、本発明はこれに限定されるものではなく、微小タイル状素子の一方面の一部が重なる構造としてもよい。このような構造を第２実施形態に適用して、２枚の微小タイル状素子がそれぞれ異なる発光波長の発光素子を備え、一方の微小タイル状素子の発光軸と他方の微小タイル状素子とが重ならない構造としてもよい。
【００９４】
また、複数枚の微小タイル状素子それぞれが異なる発光波長の発光素子を備える実施形態においては、同一方向に光が放射される形態に限らず、互いに異なる方向に光が放射されるものでもよい。
【００９５】
また、上記実施形態における接着剤、非透明材及び透明保護層は、例えば、液滴吐出装置（インクジェット装置）から接着剤、非透明材又は透明保護部材を含む液体を吐出する液滴吐出方式で形成してもよい。これにより、半導体集積回路の製造時における接着剤、非透明材及び透明保護部材の使用量を大幅に低減することができ、製造コストを低減でき、製造期間を短縮化することもできる。
【００９６】
【発明の効果】
以上の説明で明らかなように、本発明によれば、微小タイル状素子を複数枚貼り合わせた構成を有するので、複数のデバイスを高密度に集積することが可能となる。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体集積回路の概略断面図である。
【図２】 同上の半導体集積回路の具体例を示す概略断面図である。
【図３】 同上の半導体集積回路がなす面発光レーザの自動出力制御回路を示す回路図である。
【図４】 同上の半導体集積回路における微小タイル状素子の変形例を示す概略断面図である。
【図５】 同上の半導体集積回路における微小タイル状素子の変形例を示す概略断面図である。
【図６】 同上の半導体集積回路の変形例を示す概略断面図である。
【図７】 同上の半導体集積回路の変形例を示す概略断面図である。
【図８】 第２実施形態に係る半導体集積回路の概略断面図である。
【図９】 同上の半導体集積回路を用いた波長多重光通信装置を示す要部斜視図である。
【図１０】 同上の波長多重光通信装置の光学系を示す概念図である。
【図１１】 同上の半導体集積回路の具体例を示す要部概念図である。
【図１２】 同上の半導体集積回路の変形例を示す要部概念図である。
【図１３】 第１及び第２実施形態に係る半導体集積回路の製造方法の第１工程を示す概略断面図である。
【図１４】 同上の製造方法の第２工程を示す概略断面図である。
【図１５】 同上の製造方法の第３工程を示す概略断面図である。
【図１６】 同上の製造方法の第４工程を示す概略断面図である。
【図１７】 同上の製造方法の第５工程を示す概略断面図である。
【図１８】 同上の製造方法の第６工程を示す概略断面図である。
【図１９】 同上の製造方法の第７工程を示す概略断面図である。
【図２０】 同上の製造方法の第８工程を示す概略断面図である。
【図２１】 同上の製造方法の第９工程を示す概略断面図である。
【図２２】 同上の製造方法の第１１工程を示す概略断面図である。
【図２３】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図２４】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図２５】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【符号の説明】
１、 １ａ、１ｂ、１ｃ、２、２ａ 微小タイル状素子
１ａ１、１ｂ１ 微小タイル部
１０、１０ａ 基板
１１、１１ａ 接着剤
１２、１３ メタル配線
２１、２１ａ、２１ｂ 面発光レーザ
２１ａ１，２１ｂ１ 微小タイル部
２１ａ２，２１ｂ２ 発光部
２２ フォトダイオード
２２ａ フォトダイオード受光部
２２ｂ 第１電極
２２ｃ 第２電極
２２ｄ、２２ｅ 多層膜反射層
２３ 光モニター回路
２４ ドライバ回路
３０ 非透明材
３１ 透明保護層
４０ レンズ
４１，４２ 非反射層
５０ 光ファイバ
６０ａ，６０ｂ 面発光レーザ部
６１ａ，６１ｂ 下側多層膜反射層
６２ａ，６２ｂ 発光層（活性層）
６３ａ，６３ｂ 上側多層膜反射層
Claims (11)
- 電子回路が形成された基板と、
前記基板上に第１の樹脂を介して貼り付けられた第１の半導体デバイスと、
前記電子回路と前記第１の半導体デバイスとを電気的に接続する第１の配線と、
前記第１の半導体デバイスの前記基板と向かい合う面とは反対の面上に第２の樹脂を介して貼り付けられた第２の半導体デバイスと、
前記電子回路と前記第２の半導体デバイスとを電気的に接続する第２の配線と、を有し、
前記第１の樹脂は、前記第１の半導体デバイスと前記基板との間に挟まれた第１の部分と、前記第１の部分以外の部分からなる第２の部分と、を有し、
前記第２の樹脂は、前記第２の半導体デバイスと前記第１の半導体デバイスとの間に挟まれた第３の部分と、前記第３の部分以外の部分からなる第４の部分と、を有し、
前記第１の配線は、前記基板上、前記第１の半導体デバイスの前記基板と向かい合う面とは反対の面上及び前記第２の部分の表面に跨って形成され、
前記第２の配線は、前記基板上、前記第２の半導体デバイスの前記第１の半導体デバイスと向かい合う面とは反対の面上及び前記第４の部分の表面に跨って形成されることを特徴とする半導体集積回路。 - 第１の半導体デバイス及び第２の半導体デバイスのうち一方が発光素子であり、他方が受光素子であることを特徴とする請求項１記載の半導体集積回路。
- 前記発光素子の発光軸上に、前記受光素子の受光部が配置されていることを特徴とする請求項２記載の半導体集積回路。
- 第１の半導体デバイス及び第２の半導体デバイスは、互いに異なる発光波長をもつ発光素子であることを特徴とする請求項１記載の半導体集積回路。
- 前記各々の発光素子は、面発光レーザであり、各面発光レーザの光軸が一致しないようにそれぞれ配置されていることを特徴とする請求項４記載の半導体集積回路。
- 前記各々の発光素子は、前記面発光レーザとして機能するレーザ構造部と、該レーザ構造部が接続されている微小タイル形状の微小タイル部とからなり、
前記微小タイル部は、他の面発光レーザから放射された光に対して透明であることを特徴とする請求項５記載の半導体集積回路。 - 前記各々の発光素子は、前記面発光レーザとして機能するレーザ構造部と、該レーザ構造部が接続されている微小タイル形状の微小タイル部とからなり、
前記微小タイル部は、前記面発光レーザから放射された光に対して透明であることを特徴とする請求項５記載の半導体集積回路。 - 請求項１〜７のいずれか一項に記載の半導体集積回路を備えたことを特徴とする電気光学装置。
- 請求項８記載の電気光学装置を備えたことを特徴とする電子機器。
- 請求項１〜７のいずれか一項に記載の半導体集積回路を備えたことを特徴とする電子機器。
- 電子回路が形成された基板を用意する工程と、
犠牲層と前記犠牲層の上層に機能層とを有する半導体基板を用意する工程と、
Ｎを２以上の任意の整数としたとき、前記機能層にＮ個の半導体デバイスを形成する工程と、
前記半導体基板に前記Ｎ個の半導体デバイスを各々分割し、深さが前記犠牲層に達する分離溝を形成する工程と、
前記機能層及び前記Ｎ個の半導体デバイスに転写フィルムを貼り付ける工程と、
前記分離溝にエッチング液を注入し、前記犠牲層を選択的にエッチングし前記半導体基板から前記機能層及び前記Ｎ個の半導体デバイスを切り離す工程と、
前記Ｎ個の半導体デバイスには第１の半導体デバイスと、第２の半導体デバイスとが含まれ、前記第１の半導体デバイスが前記基板の所定の位置にくるように前記転写フィルムを移動する工程と、
前記基板の前記所定の位置に、前記第１の半導体デバイスを前記転写フィルム越しに押し付け第１の樹脂を介して接着する工程と、
前記第１の半導体デバイスと前記基板に形成された前記電子回路とを電気的に接続する第１の配線を形成する工程と、
前記第１の半導体デバイスの前記基板と向かい合う面とは反対の面上に、前記第２の半導体デバイスを前記転写フィルム越しに押し付け第２の樹脂を介して接着する工程と、
前記第２の半導体デバイスと前記基板に形成された前記電子回路とを電気的に接続する第２の配線を形成する工程と、
を有し、
前記第１の樹脂は、前記第１の半導体デバイスと前記基板との間に挟まれた第１の部分と、前記第１の部分以外の部分からなる第２の部分と、を有し、
前記第２の樹脂は、前記第２の半導体デバイスと前記第１の半導体デバイスとの間に挟まれた第３の部分と、前記第３の部分以外の部分からなる第４の部分と、を有し、
前記第１の配線を形成する工程において、前記第１の配線は、前記基板上、前記第１の半導体デバイスの前記基板と向かい合う面とは反対の面上及び前記第２の部分の表面に跨るように形成し、
前記第２の配線を形成する工程において、前記第２の配線は、前記基板上、前記第２の半導体デバイスの前記第１の半導体デバイスと向かい合う面とは反対の面上及び前記第４の部分の表面に跨るように形成する
ことを特徴とする半導体集積回路の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168404A JP3870848B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 |
| CNB031311903A CN1251327C (zh) | 2002-06-10 | 2003-05-20 | 半导体集成电路、信号传输装置、光电装置和电子仪器 |
| US10/449,764 US7368754B2 (en) | 2002-06-10 | 2003-06-02 | Semiconductor integrated circuit, signal transmitting device, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168404A JP3870848B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014913A JP2004014913A (ja) | 2004-01-15 |
| JP3870848B2 true JP3870848B2 (ja) | 2007-01-24 |
Family
ID=29996435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002168404A Expired - Fee Related JP3870848B2 (ja) | 2002-06-10 | 2002-06-10 | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7368754B2 (ja) |
| JP (1) | JP3870848B2 (ja) |
| CN (1) | CN1251327C (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3812500B2 (ja) | 2002-06-20 | 2006-08-23 | セイコーエプソン株式会社 | 半導体装置とその製造方法、電気光学装置、電子機器 |
| TWI249148B (en) * | 2004-04-13 | 2006-02-11 | Epistar Corp | Light-emitting device array having binding layer |
| US7880182B2 (en) * | 2002-07-15 | 2011-02-01 | Epistar Corporation | Light-emitting element array |
| JP4042608B2 (ja) * | 2003-04-01 | 2008-02-06 | セイコーエプソン株式会社 | トランジスタ及び電子機器 |
| JP2005072448A (ja) * | 2003-08-27 | 2005-03-17 | Fuji Photo Film Co Ltd | 半導体レーザ装置および放射線画像情報読取装置 |
| JP4400327B2 (ja) | 2003-09-11 | 2010-01-20 | セイコーエプソン株式会社 | タイル状素子用配線形成方法 |
| US7437078B2 (en) * | 2004-03-05 | 2008-10-14 | Finisar Corporation | Integrated post-amplifier, laser driver, and controller |
| US7127133B2 (en) * | 2004-03-10 | 2006-10-24 | Alcatel | Monolithically integrated optic triplexer and method for making same |
| US7208738B2 (en) * | 2005-02-28 | 2007-04-24 | Sundar Natarajan Yoganandan | Light source utilizing an infrared sensor to maintain brightness and color of an LED device |
| JP2008053250A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 半導体装置の製造方法 |
| WO2008053907A1 (en) * | 2006-10-27 | 2008-05-08 | Canon Kabushiki Kaisha | Led array manufacturing method, led array and led printer |
| JP2008147608A (ja) * | 2006-10-27 | 2008-06-26 | Canon Inc | Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ |
| JP2010512662A (ja) | 2006-12-11 | 2010-04-22 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 透明発光ダイオード |
| WO2008117800A1 (ja) * | 2007-03-26 | 2008-10-02 | Rintaro Nishina | 反射型光センサ |
| JP4978291B2 (ja) * | 2007-04-19 | 2012-07-18 | ソニー株式会社 | 半導体装置およびその製造方法 |
| KR101240558B1 (ko) * | 2007-11-05 | 2013-03-06 | 삼성전자주식회사 | 광 연결 수단을 구비한 멀티칩 |
| JP5187075B2 (ja) * | 2008-08-27 | 2013-04-24 | 株式会社デンソー | 半導体装置の実装方法 |
| CN103702789B (zh) | 2011-07-22 | 2018-06-08 | 钴碳化钨硬质合金印度有限公司 | 可转位的钻头镶片 |
| JP2013016850A (ja) * | 2012-09-21 | 2013-01-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| DE112014000529B4 (de) | 2013-01-23 | 2023-04-06 | Kennametal India Limited | Wendeschneidplatte sowie bohrer und bohrkörer mit einer solchen wendeschneidplatte |
| US20170108656A1 (en) * | 2014-03-26 | 2017-04-20 | Nec Corporation | Light-receiving element, optical module, and optical receiver |
| CN104752952B (zh) * | 2015-03-11 | 2018-05-08 | 北京工业大学 | 一种GaAs基HBT垂直腔面发射激光器 |
| US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
| US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217673A (ja) | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | 光検知装置 |
| US5124543A (en) * | 1989-08-09 | 1992-06-23 | Ricoh Company, Ltd. | Light emitting element, image sensor and light receiving element with linearly varying waveguide index |
| US5073230A (en) | 1990-04-17 | 1991-12-17 | Arizona Board Of Regents Acting On Behalf Of Arizona State University | Means and methods of lifting and relocating an epitaxial device layer |
| US5827751A (en) | 1991-12-06 | 1998-10-27 | Picogiga Societe Anonyme | Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically |
| US5465009A (en) | 1992-04-08 | 1995-11-07 | Georgia Tech Research Corporation | Processes and apparatus for lift-off and bonding of materials and devices |
| US5280184A (en) | 1992-04-08 | 1994-01-18 | Georgia Tech Research Corporation | Three dimensional integrated circuits with lift-off |
| US5286335A (en) | 1992-04-08 | 1994-02-15 | Georgia Tech Research Corporation | Processes for lift-off and deposition of thin film materials |
| US5244818A (en) | 1992-04-08 | 1993-09-14 | Georgia Tech Research Corporation | Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits |
| US5985693A (en) * | 1994-09-30 | 1999-11-16 | Elm Technology Corporation | High density three-dimensional IC interconnection |
| US5401983A (en) | 1992-04-08 | 1995-03-28 | Georgia Tech Research Corporation | Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices |
| JPH06151946A (ja) | 1992-11-12 | 1994-05-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体受光素子およびその製造方法 |
| JPH06151720A (ja) | 1992-11-12 | 1994-05-31 | Nippon Telegr & Teleph Corp <Ntt> | モノリシック集積回路の構成法 |
| JP2950106B2 (ja) | 1993-07-14 | 1999-09-20 | 松下電器産業株式会社 | 光素子実装体の製造方法 |
| JPH09503622A (ja) | 1993-09-30 | 1997-04-08 | コピン・コーポレーシヨン | 転写薄膜回路を使用した３次元プロセッサー |
| US5391257A (en) | 1993-12-10 | 1995-02-21 | Rockwell International Corporation | Method of transferring a thin film to an alternate substrate |
| US5771039A (en) * | 1994-06-06 | 1998-06-23 | Ditzik; Richard J. | Direct view display device integration techniques |
| US5544268A (en) * | 1994-09-09 | 1996-08-06 | Deacon Research | Display panel with electrically-controlled waveguide-routing |
| JP3522939B2 (ja) | 1995-12-27 | 2004-04-26 | 株式会社東芝 | 半導体デバイス及びその製造方法 |
| JP3058077B2 (ja) | 1996-01-16 | 2000-07-04 | 松下電器産業株式会社 | 半導体受発光装置 |
| JP3236774B2 (ja) | 1996-02-16 | 2001-12-10 | 日本電信電話株式会社 | 半導体集積回路 |
| US5652811A (en) * | 1996-03-06 | 1997-07-29 | The United States Of America As Represented By The Secretary Of The Air Force | Semiconductor on fiber optic substrate (SOFOS) |
| JP3356017B2 (ja) | 1997-08-06 | 2002-12-09 | 住友電気工業株式会社 | 光送受信モジュ−ル |
| US6033995A (en) | 1997-09-16 | 2000-03-07 | Trw Inc. | Inverted layer epitaxial liftoff process |
| US6381072B1 (en) * | 1998-01-23 | 2002-04-30 | Proxemics | Lenslet array systems and methods |
| US6369867B1 (en) * | 1998-03-12 | 2002-04-09 | Gl Displays, Inc. | Riveted liquid crystal display comprising at least one plastic rivet formed by laser drilling through a pair of plastic plates |
| US6343171B1 (en) | 1998-10-09 | 2002-01-29 | Fujitsu Limited | Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making |
| US6845184B1 (en) | 1998-10-09 | 2005-01-18 | Fujitsu Limited | Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making |
| US6214733B1 (en) | 1999-11-17 | 2001-04-10 | Elo Technologies, Inc. | Process for lift off and handling of thin film materials |
| JP3829594B2 (ja) | 2000-06-30 | 2006-10-04 | セイコーエプソン株式会社 | 素子実装方法と光伝送装置 |
| US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
-
2002
- 2002-06-10 JP JP2002168404A patent/JP3870848B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-20 CN CNB031311903A patent/CN1251327C/zh not_active Expired - Fee Related
- 2003-06-02 US US10/449,764 patent/US7368754B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1251327C (zh) | 2006-04-12 |
| CN1467842A (zh) | 2004-01-14 |
| JP2004014913A (ja) | 2004-01-15 |
| US7368754B2 (en) | 2008-05-06 |
| US20040007709A1 (en) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3870848B2 (ja) | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 | |
| US6858872B2 (en) | Optical interconnection integrated circuit, method of manufacturing optical interconnection integrated circuit, electro-optical apparatus, and electronic apparatus | |
| JP3812500B2 (ja) | 半導体装置とその製造方法、電気光学装置、電子機器 | |
| US10222564B2 (en) | Three-dimensional optical path with 1×m output ports using SOI-based vertically-splitting waveguides | |
| US7251385B2 (en) | Wavelength multiplexing on-chip optical interconnection circuit, electro-optical device, and electronic apparatus | |
| JP3800135B2 (ja) | 光通信モジュール、光通信モジュールの製造方法および電子機器 | |
| JP3941713B2 (ja) | 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器 | |
| US7991251B2 (en) | Optical module mounted with WDM filter | |
| US20190123231A1 (en) | Optoelectronic integrated semiconductor module and method for manufacturing same | |
| US7228018B2 (en) | Optical interconnection circuit, manufacturing method thereof, electro-optical device and electronic equipment | |
| US6754406B2 (en) | Passively aligned fiber optical engine for parallel optics interconnect devices | |
| US7050664B2 (en) | On-chip optical interconnection circuit, electro-optical device, and electronic apparatus | |
| JP2009014858A (ja) | 光電子回路基板および光電子回路基板の検査装置 | |
| JP4501412B2 (ja) | 半導体素子、デバイス及び電子機器 | |
| JP4548087B2 (ja) | デバイス | |
| JP2004327584A (ja) | 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器 | |
| JP2006113372A (ja) | 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 | |
| KR101917665B1 (ko) | 반도체 레이저 구동 회로 칩이 집적된 광송신 장치 및 그 제조 방법 | |
| JP2004311701A (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
| JP2007227835A (ja) | 薄型光素子及びその製造方法、デバイス製造方法、並びに電子機器 | |
| JP2004309770A (ja) | 光導波路及びその製造方法、光インターコネクション回路及びその製造方法、電子機器 | |
| JP2004264506A (ja) | 光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004126154A (ja) | 光インターコネクション回路、フラットパネルディスプレイおよび電子機器 | |
| JP2006024625A (ja) | 光結合装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |