JP3941713B2 - 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器 - Google Patents

面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器 Download PDF

Info

Publication number
JP3941713B2
JP3941713B2 JP2003065097A JP2003065097A JP3941713B2 JP 3941713 B2 JP3941713 B2 JP 3941713B2 JP 2003065097 A JP2003065097 A JP 2003065097A JP 2003065097 A JP2003065097 A JP 2003065097A JP 3941713 B2 JP3941713 B2 JP 3941713B2
Authority
JP
Japan
Prior art keywords
emitting laser
integrated circuit
surface emitting
semiconductor integrated
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003065097A
Other languages
English (en)
Other versions
JP2004273923A (ja
Inventor
貴幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003065097A priority Critical patent/JP3941713B2/ja
Priority to US10/785,017 priority patent/US7286586B2/en
Publication of JP2004273923A publication Critical patent/JP2004273923A/ja
Application granted granted Critical
Publication of JP3941713B2 publication Critical patent/JP3941713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器に関する。
【０００２】
【従来の技術】
半導体レーザは、周囲温度などによりレーザ効率が変化するため、光学的にレーザ光量をモニタして制御することが求められている。従来の端面レーザは、ステムと呼ばれる柱状の土台側面に実装して使われるので、背面光を利用してレーザ光量をモニタすることが行われてきた。
【０００３】
一方、面発光レーザは、半導体表面から発光するため、端面レーザのように背面光を利用することが難しい。そこで、図１６に示すように、パッケージ５０によって面発光レーザ５１及び受光素子５３を覆い、そのパッケージ５０のガラス面５２における反射光Ｌ２０を利用して、面発光レーザ５１のレーザ光Ｌ１０の光量をモニタする方法が考え出されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平９−１９８７０７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の面発光レーザの発光量モニタ方法では、面発光レーザ５１及び受光素子５３を覆うパッケージ５０が必要となるので、その発光装置全体を小型化することが困難であるという問題点があった。また、上記従来の面発光レーザの発光量モニタ方法では、ガラス面５２の汚れ又は変形などによって反射光Ｌ２０の光量が変化するので、長年に渡って面発光レーザの発光量を正確にモニタすることが困難であるという問題点もあった。
【０００６】
本発明は、上記事情に鑑みてなされたもので、面発光レーザの発光量を長年に渡って高精度にモニタすることができ、小型化することができ、簡易に製造できる面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器の提供を目的とする。
【０００７】
【課題を解決するための手段】
上記した目的を達成するために、本発明の面発光レーザを備えた半導体集積回路は、透明基板と、前記透明基板に貼り付けられた微小タイル状素子からなる面発光レーザと、前記透明基板にフリップチップ実装されているとともに、前記面発光レーザを覆うように配置されている集積回路チップと、前記集積回路チップに含まれているものであって、前記面発光レーザに対向するように配置されている受光手段とを有することを特徴とする。
本発明によれば、微小タイル状素子に設けられた面発光レーザからは、２方向にレーザ光が放射される。その２つのレーザ光のうち一方は、面発光レーザの裏面側から放射され、透明基板を透過して前方光として外部に出る。他方のレーザ光は、面発光レーザの表面側から放射され、受光手段に入射する。そこで、本発明によれば、面発光レーザの出力をモニタリングすることができる。そして、面発光レーザを覆うように集積回路チップが配置されているので、受光手段に入射する該乱光を集積回路チップによって遮ることができ、面発光レーザの出力を高精度にモニタリングすることができる。
また、本発明によれば、上記受光手段を含む集積回路を透明基板上にフリップチップ実装しているので、面発光レーザの出力を高精度にモニタリングできる半導体集積回路を、既存の製造技術を用いて簡易に製造することができる。そして集積回路を透明基板上にフリップチップ実装しているので、面発光レーザと受光手段との間に隙間を設けることができ、面発光レーザと受光手段が接触することによる面発光レーザ（微小タイル状素子）の損傷を回避することができる。
また、本発明によれば、面発光レーザを微小タイル状素子として形成しているので、面発光レーザの出力をモニタリングできる半導体集積回路を、極めてコンパクト化することができる。ここで、各微小タイル状素子は化合物半導体でもシリコン半導体でもよく、微小タイル状素子が接着される基板もシリコン半導体基板でも化合物半導体基板でもよい。したがって、従来、１つのモノリシック基板では形成することができなかった化合物半導体とシリコン半導体とが３次元に組み合わされたハイブリッド基板（面発光レーザの出力を高精度にモニタリングできる半導体集積回路）を極めてコンパクトに形成することができる。
【０００８】
また、本発明の面発光レーザを備えた半導体集積回路は、前記受光手段がフォトダイオードであることが好ましい。
本発明によれば、１つのモノリシック基板では形成することができない、面発光レーザとフォトダイオード又はフォトトランジスタとの組み合わせを有する半導体集積回路を極めてコンパクトにかつ容易に形成することができる。
【０００９】
また、本発明の面発光レーザを備えた半導体集積回路は、前記フォトダイオードがＭＳＭ型フォトダイオードであることが好ましい。
本発明によれば、ＭＳＭ型フォトダイオードで受光手段を構成することで、面発光レーザから出力される高速な光信号の光量などについて高い応答性で正確に検出することができ、面発光レーザの出力をより高精度にモニタリングすることができる。
【００１０】
また、本発明の面発光レーザを備えた半導体集積回路は、前記受光手段の受光部が前記面発光レーザの発光軸上に配置されていることが好ましい。
本発明によれば、面発光レーザの出力（発光量）をより高精度に検出することができる。
【００１１】
また、本発明の面発光レーザを備えた半導体集積回路は、前記集積回路チップが、前記受光手段が検出した受光量に基づいて、前記面発光レーザの発光量を制御する自動出力制御回路を有することが好ましい。
本発明によれば、面発光レーザの発光量を自動制御（ＡＰＣ）できる半導体集積回路を、極めてコンパクトにかつ簡便に形成することができる。したがって、温度変化、経年変化及び製造品位などに影響されずに、所望発光量のレーザ光を長年に渡って安定に出力するコンパクトな半導体集積回路を安価に提供することができる。
【００１２】
また、本発明の面発光レーザを備えた半導体集積回路は、前記集積回路チップが信号処理回路を有し、該信号処理回路の出力信号が前記面発光レーザの入力信号となることが好ましい。
本発明によれば、例えば信号処理回路としてパラレル／シリアル変換回路を設けることで、ＣＰＵの出力信号など並列信号を直接集積回路チップに入力して直連信号に変換して光パルス信号として出力することができ、極めて高速でコンパクトなバスなどを簡易に構成することができる。なお、信号処理回路としては、各種変調回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、映像信号処理回路、音声信号処理回路、暗号化回路、復号化回路などを適用してもよい。
【００１３】
また、本発明の面発光レーザを備えた半導体集積回路は、前記透明基板が、前記受光手段が検出した受光量に基づいて、前記面発光レーザの発光量を制御する自動出力制御回路を有することが好ましい。
本発明によれば、面発光レーザの発光量を自動制御（ＡＰＣ）できる半導体集積回路を、極めてコンパクトにかつ簡便に形成することができる。したがって、温度変化、経年変化及び製造品位などに影響されずに、所望の発光量でレーザ光を出力するコンパクトな半導体集積回路を安価に提供することができる。
【００１４】
また、本発明の面発光レーザを備えた半導体集積回路は、前記透明基板が信号処理回路を有し、該信号処理回路の出力信号が前記面発光レーザの入力信号となることが好ましい。
本発明によれば、例えば信号処理回路としてパラレル／シリアル変換回路を設けることで、ＣＰＵの出力信号など並列信号を直接透明基板に入力して、その透明基板から集積回路チップの面発光レーザに送ることができる。なお、信号処理回路としては、各種変調回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、映像信号処理回路、音声信号処理回路、暗号化回路、復号化回路などを適用してもよい。また、透明基板にはＣＰＵ、記憶回路及び各種インターフェース回路、無線信号送受信回路、液晶表示回路、エレクトロルミネッセンス表示回路、プラズマディスプレイ回路などを設けてもよい。
【００１５】
また、本発明の面発光レーザを備えた半導体集積回路は、透明基板が前記面発光レーザの発光軸上に配置されたレンズを備えることが好ましい。
本発明によれば、例えば透明基板の一方面に貼り付けられた面発光レーザから放射されたレーザ光を、透明基板の他方面に設けられたレンズ（凸レンズ又は凹レンズなど）により収束又は発散させることができる。そこで、面発光レーザから放射されたレーザ光の広がり角を所望の角度に調整でき、そのレーザ光の焦点を任意の位置に設定することもできる。したがって、本発明の半導体集積回路を用いて、光通信モジュール、コンパクトディスク（ＣＤ）システム及び脈波検出装置などを、極めてコンパクトにかつ容易に製造することができる。
【００１６】
また、本発明の面発光レーザを備えた半導体集積回路は、前記面発光レーザが前記透明基板の表面に貼り付けられており、前記レンズは、前記透明基板の裏面に設けられていることが好ましい。
本発明によれば、所望発光量及び所望状態のレーザ光を出力するコンパクトな半導体集積回路を、簡便に提供することができる。
【００１７】
また、本発明の面発光レーザを備えた半導体集積回路は、前記透明基板が前記面発光レーザの発光軸上に配置された回折格子を備えることが好ましい。
本発明によれば、例えば透明基板の一方面に貼り付けられた面発光レーザから放射されたレーザ光を、透明基板の他方面に設けられた回折格子により、集光、発散、進行方向変更又は分岐させることができる。したがって、本発明の半導体集積回路を用いて、各種電子機器を極めてコンパクトにかつ容易に製造することができる。
【００１８】
また、本発明の面発光レーザを備えた半導体集積回路は、前記面発光レーザが前記透明基板の表面に貼り付けられており、前記回折格子は、前記透明基板の裏面に設けられていることが好ましい。
本発明によれば、所望発光量及び所望状態のレーザ光を出力するコンパクトな半導体集積回路を、簡便に提供することができる。
【００１９】
また、本発明の面発光レーザを備えた半導体集積回路は、前記受光手段が波長選択性を有することが好ましい。
本発明によれば、例えば面発光レーザから出力された光のみを受光手段が検出できるので、外乱光の影響を受けずに面発光レーザの発光量を高精度に検出でき面発光レーザの発光量を高精度に制御することができる。
【００２０】
また、本発明の面発光レーザを備えた半導体集積回路は、前記受光手段の受光部に、所望波長の光のみが透過するフィルタが設けられていることが好ましい。
【００２１】
また、本発明の面発光レーザを備えた半導体集積回路は、前記面発光レーザが少なくとも透明性を有する接着剤によって前記透明基板に貼り付けられていることが好ましい。
本発明によれば、透明基板と面発光レーザとの間にある接着剤によって、面発光レーザから透明基板に向けて放射されたレーザ光が遮られることを回避することができる。
【００２２】
また、本発明の面発光レーザを備えた半導体集積回路は、前記微小タイル状素子が多層下部反射層と、該多層下部反射層の上面に設けられた活性層と、該活性層の上面に設けられた多層上部反射層とを有してなることが好ましい。
本発明によれば、多層下部反射層（ＤＢＲ［Distributed Bragg Reflector］多層膜、厚さが例えば４μｍ）、活性層、多層上部反射膜（ＤＢＲ多層膜、厚さが例えば４μｍ）下から順番に積み重ねた構造によって、面発光レーザを微小タイル状素子として形成することができる。ここで、多層下部反射層、活性層及び多層上部反射膜をそれぞれ円柱形状として積み重ね、１本の円柱構造の面発光レーザを構成してもよい。また、例えば、多層下部反射層のみを微小な板形状（微小タイル形状）として、その多層下部反射層の上面の一部に、該多層下部反射層よりも小さい平面を持つ柱状の活性層及び多層上部反射膜を積み重ねてもよい。このようにすると、実装し易く、光学的にも高性能な面発光レーザを構成することができる。
【００２３】
また、本発明の面発光レーザを備えた半導体集積回路は、前記微小タイル状素子が、半導体基板に半導体素子を形成し、該半導体基板における表層であって該半導体素子を含む機能層のみを該半導体基板から剥離することで形成されたものであることが好ましい。
本発明によれば、微小タイル状素子として半導体基板から切り離された半導体素子（面発光レーザ）を、任意の物体（透明基板）に接合して集積回路を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される物体（透明基板）はシリコン半導体基板でも化合物半導体基板でもその他の物質（例えばプラスチック又はガラスなど）でもよい。そこで、本発明によれば、例えばプラスチック基板（透明基板）上に、ガリウム・ヒ素製の面発光レーザを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で面発光レーザを完成させてから微小タイル形状に切り離すので、半導体集積回路を作成する前に、予め面発光レーザをテストして選別することが可能となる。
【００２４】
また、本発明の面発光レーザを備えた半導体集積回路は、前記微小タイル状素子が、半導体基板に半導体素子を形成し、該半導体基板における該半導体素子が形成された面側にフィルムを貼り付け、該半導体基板における該半導体素子を含む機能層を該半導体基板から離すことで形成されたものであることが好ましい。
本発明によれば、半導体素子（面発光レーザ）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子（面発光レーザ即ち微小タイル状素子）を個別に選択して最終基板（透明基板）に接合することができ、ハンドリングできる微小タイル状素子のサイズを従来の実装技術のものよりも小さくすることができる。したがって、所望発光量及び所望状態のレーザ光を出力するコンパクトな半導体集積回路を、簡便に提供することができる。
【００２５】
本発明の電子機器は、前記半導体集積回路を備えたことを特徴とする。
本発明によれば、所望発光量のレーザ光を長年に渡って安定に出力するコンパクトな半導体集積回路を構成要素とする電子機器を安価に提供することができる。そこで本発明によれば、例えば光ファイバを介して通信するシステムの光源となる光通信モジュール、レーザ光を用いて脈波を検出する脈波検出装置及びコンパクトディスクシステムなどの電子機器をより高精度なものとして、またコンパクトにかつ安価に提供することが可能となる。
【００２６】
本発明の半導体集積回路の製造方法は、微小タイル状素子からなる面発光レーザを作製し、前記面発光レーザを透明基板の一方面に接着し、少なくとも受光手段を備えた集積回路チップを、前記透明基板の一方面にフリップチップ実装するとともに、前記面発光レーザを覆うように該集積回路チップを配置し、前記面発光レーザの発光面と前記受光手段の受光面とが対向するように、前記集積回路チップ及び受光手段を配置することを特徴とする。
本発明によれば、面発光レーザの出力を高精度にモニタリングできる半導体集積回路を、既存の製造技術を用いて簡易に製造することができる。また本発明によれば、上記半導体集積回路を容易にコンパクト化することができる。
【００２７】
本発明の半導体集積回路の製造方法は、前記集積回路チップをフリップチップ実装する前に、前記受光手段が検出した受光量に基づいて前記面発光レーザの発光量を制御する自動出力制御回路を、該集積回路チップに設けておくことが好ましい。
本発明によれば、温度変化及び経年変化などに影響されずに、所望発光量のレーザ光を長年に渡って安定に出力するコンパクトな半導体集積回路を安価に提供することができる。
【００２８】
本発明の半導体集積回路の製造方法は、前記透明基板の他方面における前記面発光レーザの発光軸が交わる位置に、レンズ及び回折格子のいずれかを設けることが好ましい。
本発明によれば、面発光レーザから放射された光について、収束、発散、進行方向変更又は分岐することができる。したがって、本発明の半導体集積回路を用いて、各種電子機器を極めてコンパクトにかつ容易に製造することができる。
【００２９】
【発明の実施の形態】
以下、本発明に係る面発光レーザを備えた半導体集積回路について、図面を参照して説明する。
図１は本発明の実施形態に係る半導体集積回路を示す概略断面図である。本半導体集積回路は、透明基板１０と、透明基板１０の表面（上面）に貼り付けられた微小タイル状素子からなる面発光レーザ１と、透明基板１０にフリップチップ実装されている集積回路チップ２０とを有して構成されている。
【００３０】
面発光レーザ１が設けられている微小タイル状素子は、微小なタイル形状（板形状）の半導体デバイスであり、例えば、厚さが数十μｍ以下であり、面積が数百μｍ２以下の四角形板状部材である。その微小タイル状素子は、面発光レーザ１として機能するレーザ構造部と、レーザ構造部が接続されている微小タイル形状の微小タイル部とからなる。微小タイル部は、レーザ構造部から放射された光に対して透明である。このような極めて薄く透明な構成とすることで、レーザ構造部からは上面側と底面側の２方向にレーザ光（例えば前方光Ｌ１とモニター光Ｌ２）が放射されるが、そのうち底面側に放射されたレーザ光が微小タイル部を良好に透過することができる。
【００３１】
そして、微小タイル状素子は、透明性を有する接着剤を介して透明基板１０に接着されることが好ましい。また、微小タイル状素子の製造方法及び微小タイル状素子（面発光レーザ１）を透明基板１０に貼り付ける方法については、後で詳細に説明する。なお、面発光レーザ１が設けられている微小タイル状素子の形状は、四角形に限定されず他の形状であってもよい。
【００３２】
透明基板１０としては、ガラス、プラスチック、ガラスエポキシ基板、セラミック、半導体基板、シリコンなど任意のものを適用することができる。集積回路チップ２０は、透明基板１０の所望位置に設けられたボンディングパッド（図示せず）と、導電部材からなるバンプ２１とを介して、透明基板１０上にフリップチップ実装されている。そして、集積回路チップ２０内の回路は、バンプ２１及びボンディングパッドを介して透明基板１０に設けられている配線（図示せず）と電気的に接続されている。その透明基板１０の配線は、面発光レーザ１と電気的に接続されている。したがって、面発光レーザ１は、バンプ２１などを介して集積回路チップ２０内の回路と電気的に接続されている。
【００３３】
また、集積回路チップ２０は、透明基板１０上の面発光レーザ１を覆うように配置されている。そして、集積回路チップ２０は、受光素子であるフォトダイオード２と、面発光レーザ１の発光量（出力）をフォトダイオード２の検出値に基づいて制御するＡＰＣ（Auto Power Control）ドライバ回路（自動出力制御回路）３とを備えている。フォトダイオード２は、面発光レーザ１の上面に対向するように配置されている。フォトダイオード２の受光部は面発光レーザ１の発光軸上に配置されていることが好ましい。フォトダイオード２の代わりにフォトトランジスタを用いてもよい。また、フォトダイオード２はＭＳＭ型フォトダイオードであることが好ましい。
【００３４】
次に、ＡＰＣドライバ回路３による面発光レーザ１の出力制御について図２を参照して説明する。先ず、面発光レーザ１の上面からはモニター光Ｌ２が放射され、これと同時に面発光レーザ１の底面からは前方光Ｌ１が放射される。前方向Ｌ１は、透明基板１０を透過し、光通信における伝播光、コンパクトディスクシステムにおけるピックアップ光又は人間の脈波を分析して健康診断などをする脈波検出装置における脈波検出光として利用される。そして、面発光レーザ１から放射される前方光Ｌ１の光量とモニター光Ｌ２の光量とは、同一であるか又は比例関係にある。すなわち、前方光Ｌ１の光量が減少したときはそれに比例してモニター光Ｌ２の光量も減少する。
【００３５】
モニター光Ｌ２はフォトダイオード２に入射するので、フォトダイオード２にはモニター光Ｌ２の光量に対応した電流が流れる。ＡＰＣドライバ回路３は、フォトダイオード２を流れる電流の値を検出値として検出信号に変換し、その検出値を所定の基準値を比較する。さらに、ＡＰＣドライバ回路３は、その比較結果が一定値となるように、面発光レーザ１の駆動電圧又は駆動電流を制御する。これらにより、面発光レーザ１の発光量（前方光Ｌ１及びモニター光Ｌ２）は、フィードバック制御され、周囲温度及び経年変化などに影響されずに、長年に渡って所望の値に保たれる。
【００３６】
なお、集積回路チップ２０にＡＰＣドライバ回路３を設ける代わりに、透明基板１０にＡＰＣドライバ回路３を設けてもよい。また、ＡＰＣドライバ回路３は、ＡＰＣ回路部とドライバ回路部とに分離した構成としてよい。さらに、ＡＰＣ回路部をフォトダイオード２の出力を検出する検出回路（プリアンプなどを含む）とＡＰＣ回路に分離した構成としてもよい。
【００３７】
本実施形態によれば、フォトダイオード２及びＡＰＣドライバ回路３を含む集積回路チップ２０を透明基板１０上にフリップチップ実装しているので、面発光レーザ１の出力を高精度にモニタリングできる極めてコンパクトな半導体集積回路を、既存の製造技術を用いて簡易に製造することができる。また、集積回路チップ２０を透明基板１０上にフリップチップ実装しているので、面発光レーザ１とフォトダイオード２との間に隙間を設けることができ、面発光レーザ１とフォトダイオード２とが接触することにより、微小でかつ極めて薄い面発光レーザ１が損傷することを回避できる。
【００３８】
また、透明基板１０の底面にはレンズ１１が設けられている。そして、レンズ１１の中心が面発光レーザ１１の発光軸上に位置するように、レンズ１１は配置されている。したがって、面発光レーザ１１から放射された前方光Ｌ１がなすビームは、レンズ１１によって収束又は発散させられる。そこで、レンズ１１により、前方光Ｌ１の広がり角を所望の角度に調整でき、そのレーザ光の焦点を任意の位置に設定することもできる。
【００３９】
そのレンズ１１を透過した前方光Ｌ１を用いることにより、光通信モジュール、コンパクトディスクシステム及び脈波検出装置などを、極めてコンパクトにかつ容易に製造することができる。レンズ１１についての製造方法としては、透明基板１０の一方面について化学的又は機械的な処理を施し研磨などして形成してもよく、レンズ単体を透明基板１０に貼り付けることで形成してもよい。あるいは液状の樹脂などを透明基板１０表面にレンズ状に滴下し、これを硬化することでレンズ形状を形成してもよい。または、射出成型法やスタンパによる型転写法を用いて、あらかじめ表面にレンズ形状を備えた透明基板１０を作成して用いることもできる。また、透明基板にイオンなどを拡散させると屈折率が変化する現象を利用して、透明基板１１において局所的にイオンを拡散させてレンズ作用を及ぼすよう屈折率の不均一を作りだすことで、レンズ１１を形成してもよい。
【００４０】
また、レンズ１１の代わりに回折格子を透明基板１０に設けてもよい。その回折格子によって、前方光Ｌ１を集光又は発散させることができる。回折格子を所望の形成状態にすることで、前方光Ｌ１の進行方向を変更させることができ、前方光Ｌ１を分岐させることもできる。したがって、レンズ１１の代わりに回折格子を設けることで、レーザ光を利用する各種電子機器を極めてコンパクトにかつ容易に製造することができる。
【００４１】
上記フォトダイオード２には、所望波長（例えば面発光レーザ１の発光波長）の光のみを透過させるフィルタを設けてもよい。このようにすると、フォトダイオード２に入射する光が面発光レーザ１から放射された光のみとなるので、外乱光の影響を受けずに面発光レーザ１の発光量を高精度に検出することができる。
【００４２】
上記集積回路チップ２０は、パラレル信号をシリアル信号に変換する変換回路などの信号処理回路を含むものとしてもよい。このようにすると、ＣＰＵなどから出力されたパラレル信号を集積回路チップ２０においてシリアル信号に変換し、そのシリアル信号で面発光レーザ１を駆動させることで、前方光Ｌ１にかかるシリアル信号を含ませることができる。信号処理回路としては、各種変調回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、映像信号処理回路、音声信号処理回路、暗号化回路、復号化回路などを適用してもよい。また、信号処理回路は、透明基板１０側に設けてもよい。
【００４３】
また、面発光レーザ１とフリップチップ実装された集積回路チップ２０との間には、アンダーフィルを充填するのが好ましい。その理由は、アンダーフィルが接着剤として機能し、集積回路チップ２０のバンプ２１に応力が集中することを緩和するので、機械的強度及び信頼度を向上させることができる。また、面発光レーザ１及び集積回路チップ２０がアンダーフィルで封止され水分及び酸素などの素子劣化要因を遮断することができる。また、アンダーフィルは空気に比べて熱伝導度が高いので、素子の放熱にも有効である。
【００４４】
アンダーフィルをなす材料は透明でもよい。ただし、レーザ光に対する透過率は必ずしも高い方（透明）が好ましいわけではなく、ある程度の吸収を持つものの方が好ましい場合もある。その理由としては３つ挙げられる。第１に、面発光レーザ１と集積回路チップ２０のフォトダイオード２との間隔は数十μｍなので、レーザ発振波長に対してある程度吸収を持つ、すなわち透過率が低いアンダーフィルがその間隔に存在してもフォトダイオード２によるモニタリングが可能である。第２に、アンダーフィルにある程度の光吸収性を持たせると、フォトダイード２表面で反射したレーザ光（モニター光Ｌ２）が面発光レーザ１に戻って面発光レーザ１の動作を不安定化させるといういわゆる戻り光の問題を低減させることができる。第３に、集積回路チップ２０の表面で反射したモニター光Ｌ２が透明基板１０を透過して前方光Ｌ１に混ざったり、集積回路チップ２０と透明基板１０の隙間から側方へ漏れだして迷光となることを防ぐこともできる。
【００４５】
（微小タイル状素子の製造方法）
次に、上記面発光レーザ１をなす微小タイル状素子の製造方法と、その微小タイル状素子を透明基板１０（最終基板）に接着する方法とについて、図３乃至図１２を参照して説明する。本微小タイル状素子の製造方法では、エピタキシャルリフトオフ法を基礎として用いている。また、本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を最終基板となるシリコン・ＬＳＩチップ上に接着する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００４６】
＜第１工程＞
図３は本半導体集積回路の製造方法の第１工程を示す概略断面図である。図３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（面発光レーザ１）１１３を作成する。半導体デバイス１１３としては、例えば面発光レーザ（ＶＣＳＥＬ）のほかに他の機能素子、例えば高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などからなるドライバ回路又はＡＰＣ回路などを形成してもよい。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００４７】
＜第２工程＞
図４は本半導体集積回路の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００４８】
＜第３工程＞
図５は本半導体集積回路の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルなフィルムである。
【００４９】
＜第４工程＞
図６は本半導体集積回路の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００５０】
＜第５工程＞
図７は本半導体集積回路の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００５１】
＜第６工程＞
図８は本半導体集積回路の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「面発光レーザ１」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００５２】
＜第７工程＞
図９は本半導体集積回路の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（透明基板１０）の所望の位置に微小タイル状素子１６１（面発光レーザ１）をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤は微小タイル状素子に塗布してもかまわない。
【００５３】
＜第８工程＞
図１０は本半導体集積回路の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しにコレット１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００５４】
＜第９工程＞
図１１は本半導体集積回路の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、コレット１８１を透明な材質にしておき、コレット１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、コレット１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００５５】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００５６】
＜第１１工程＞
図１２は本半導体集積回路の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１（面発光レーザ１）の電極と最終基板１７１（透明基板１０）上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなどの半導体集積回路を完成させる。最終基板１７１としては、シリコン半導体のみならず、ガラス基板、石英基板又はプラスチックフィルムを適用してもよい。
【００５７】
これらにより、最終基板１７１である透明基板１０が例えばプラスチックであっても、その透明基板１０上の所望位置にガリウム・ヒ素製の面発光レーザ１を形成するというように、面発光レーザ１をなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で面発光レーザ１を完成させてから微小タイル形状に切り離すので、半導体集積回路を作成する前に、予め面発光レーザ１をテストして選別することが可能となる。
【００５８】
また、上記製造方法によれば、半導体素子（面発光レーザ１）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、面発光レーザ１を個別に選択して透明基板１０に接合することができ、ハンドリングできる面発光レーザ１のサイズを従来の実装技術のものよりも小さくすることができる。したがって、所望発光量及び所望状態のレーザ光を出力するコンパクトな半導体集積回路を、簡便に低コストで提供することができる。
【００５９】
（電子機器）
上記実施形態の半導体集積回路を備えた電子機器の例について説明する。
図１３は、携帯電話の一例を示した斜視図である。図１３において、符号１０００は上記の半導体集積回路を用いた携帯電話本体を示し、符号１００１は表示部を示している。
【００６０】
図１４は、腕時計型電子機器の一例を示した斜視図である。図１４において、符号１１００は上記の半導体集積回路を用いた時計本体を示し、符号１１０１は表示部を示している。
【００６１】
図１５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の半導体集積回路を用いた情報処理装置本体、符号１２０６は表示部を示している。
【００６２】
図１３から図１５に示す電子機器は、上記実施形態の半導体集積回路を備えているので、レーザ光を用いた信号伝送及び信号検出をすることができ、従来のものよりも小型化しながら高速動作することができ、さらに長年に渡って安定に動作でき、低コストで製造することができる。
【００６３】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る半導体集積回路の概略断面図である。
【図２】 同上の半導体集積回路におけるＡＰＣ動作を示す説明図である。
【図３】 同上回路の製造方法の第１工程を示す概略断面図である。
【図４】 同上の製造方法の第２工程を示す概略断面図である。
【図５】 同上の製造方法の第３工程を示す概略断面図である。
【図６】 同上の製造方法の第４工程を示す概略断面図である。
【図７】 同上の製造方法の第５工程を示す概略断面図である。
【図８】 同上の製造方法の第６工程を示す概略断面図である。
【図９】 同上の製造方法の第７工程を示す概略断面図である。
【図１０】 同上の製造方法の第８工程を示す概略断面図である。
【図１１】 同上の製造方法の第９工程を示す概略断面図である。
【図１２】 同上の製造方法の第１１工程を示す概略断面図である。
【図１３】 同上半導体集積回路を備えた電子機器の一例を示す図である。
【図１４】 同上半導体集積回路を備えた電子機器の一例を示す図である。
【図１５】 同上半導体集積回路を備えた電子機器の一例を示す図である。
【図１６】 従来の面発光レーザの発光量モニタ手段を示す図である。
【符号の説明】
１…面発光レーザ、２…フォトダイオード、３…ＡＰＣドライバ回路、１０…透明基板、１１…レンズ、２０…集積回路チップ、２１…バンプ、Ｌ１…前方光、Ｌ２…モニター光

Claims (22)

  1. 透明基板と、
    前記透明基板に貼り付けられた微小タイル状素子からなる面発光レーザと、
    前記透明基板にフリップチップ実装されているとともに、前記面発光レーザを覆うように配置されている集積回路チップと、
    前記集積回路チップに含まれているものであって、前記面発光レーザに対向するように配置されている受光手段とを有することを特徴とする面発光レーザを備えた半導体集積回路。
  2. 前記受光手段は、フォトダイオードであることを特徴とする請求項１記載の面発光レーザを備えた半導体集積回路。
  3. 前記フォトダイオードは、ＭＳＭ型フォトダイオードであることを特徴とする請求項２記載の面発光レーザを備えた半導体集積回路。
  4. 前記受光手段の受光部は、前記面発光レーザの発光軸上に配置されていることを特徴とする請求項１乃至３のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  5. 前記集積回路チップは、前記受光手段が検出した受光量に基づいて、前記面発光レーザの発光量を制御する自動出力制御回路を有することを特徴とする請求項１乃至４のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  6. 前記集積回路チップは、信号処理回路を有し、該信号処理回路の出力信号が前記面発光レーザの入力信号となることを特徴とする請求項１乃至５のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  7. 前記透明基板は、前記受光手段が検出した受光量に基づいて、前記面発光レーザの発光量を制御する自動出力制御回路を有することを特徴とする請求項１乃至４のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  8. 前記透明基板は、信号処理回路を有し、該信号処理回路の出力信号が前記面発光レーザの入力信号となることを特徴とする請求項１，２，３，４，７のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  9. 前記透明基板は、前記面発光レーザの発光軸上に配置されたレンズを備えることを特徴とする請求項１乃至８のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  10. 前記面発光レーザは、前記透明基板の表面に貼り付けられており、
    前記レンズは、前記透明基板の裏面に設けられていることを特徴とする請求項９記載の面発光レーザを備えた半導体集積回路。
  11. 前記透明基板は、前記面発光レーザの発光軸上に配置された回折格子を備えることを特徴とする請求項１乃至８のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  12. 前記面発光レーザは、前記透明基板の表面に貼り付けられており、
    前記回折格子は、前記透明基板の裏面に設けられていることを特徴とする請求項１１記載の面発光レーザを備えた半導体集積回路。
  13. 前記受光手段は、波長選択性を有することを特徴とする請求項１乃至１２のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  14. 前記受光手段の受光部には、所望波長の光のみが透過するフィルタが設けられていることを特徴とする請求項１３記載の面発光レーザを備えた半導体集積回路。
  15. 前記面発光レーザは、少なくとも透明性を有する接着剤によって前記透明基板に貼り付けられていることを特徴とする請求項１乃至１４のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  16. 前記微小タイル状素子は、多層下部反射層と、該多層下部反射層の上面に設けられた活性層と、該活性層の上面に設けられた多層上部反射層とを有してなることを特徴とする請求項１乃至１５のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  17. 前記微小タイル状素子は、半導体基板に半導体素子を形成し、該半導体基板における表層であって該半導体素子を含む機能層のみを該半導体基板から剥離することで形成されたものであることを特徴とする請求項１乃至１６のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  18. 前記微小タイル状素子は、半導体基板に半導体素子を形成し、該半導体基板における該半導体素子が形成された面側にフィルムを貼り付け、該半導体基板における該半導体素子を含む機能層を該半導体基板から離すことで形成されたものであることを特徴とする請求項１乃至１６のいずれか一項に記載の面発光レーザを備えた半導体集積回路。
  19. 請求項１乃至１８のいずれか一項記載の半導体集積回路を備えたことを特徴とする電子機器。
  20. 微小タイル状素子からなる面発光レーザを作製し、
    前記面発光レーザを透明基板の一方面に接着し、
    少なくとも受光手段を備えた集積回路チップを、前記透明基板の一方面にフリップチップ実装するとともに、前記面発光レーザを覆うように該集積回路チップを配置し、
    前記面発光レーザの発光面と前記受光手段の受光面とが対向するように、前記集積回路チップ及び受光手段を配置することを特徴とする半導体集積回路の製造方法。
  21. 前記集積回路チップをフリップチップ実装する前に、前記受光手段が検出した受光量に基づいて前記面発光レーザの発光量を制御する自動出力制御回路を、該集積回路チップに設けておくことを特徴とする請求項２０記載の半導体集積回路の製造方法。
  22. 前記透明基板の他方面における前記面発光レーザの発光軸が交わる位置に、レンズ及び回折格子のいずれかを設けることを特徴とする請求項２０又は２１記載の半導体集積回路の製造方法。
JP2003065097A 2003-03-11 2003-03-11 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器 Expired - Fee Related JP3941713B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003065097A JP3941713B2 (ja) 2003-03-11 2003-03-11 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器
US10/785,017 US7286586B2 (en) 2003-03-11 2004-02-25 Semiconductor integrated circuit having a surface-emitting laser, manufacturing method of the same, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003065097A JP3941713B2 (ja) 2003-03-11 2003-03-11 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器

Publications (2)

Publication Number Publication Date
JP2004273923A JP2004273923A (ja) 2004-09-30
JP3941713B2 true JP3941713B2 (ja) 2007-07-04

Family

ID=32984483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003065097A Expired - Fee Related JP3941713B2 (ja) 2003-03-11 2003-03-11 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器

Country Status (2)

Country Link
US (1) US7286586B2 (ja)
JP (1) JP3941713B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615787B2 (en) * 2004-03-26 2009-11-10 Canon Kabushiki Kaisha Photo-semiconductor device and method of manufacturing the same
TWI247152B (en) * 2004-12-24 2006-01-11 Ind Tech Res Inst Array type optical sub-device
JP4581759B2 (ja) * 2005-03-14 2010-11-17 セイコーエプソン株式会社 発光装置、画像形成装置および電子機器
JP4529878B2 (ja) * 2005-11-18 2010-08-25 セイコーエプソン株式会社 光学センサ、インクカートリッジ及びインクジェット装置
JP2007258667A (ja) 2006-02-21 2007-10-04 Seiko Epson Corp 光電気複合基板及び電子機器
JP2007271998A (ja) 2006-03-31 2007-10-18 Nec Corp 光コネクタ及び光モジュール
US7504616B2 (en) * 2006-04-10 2009-03-17 Panasonic Corporation Exposure device and image forming apparatus using the same
JP2008053250A (ja) * 2006-08-22 2008-03-06 Sony Corp 半導体装置の製造方法
TW201448263A (zh) 2006-12-11 2014-12-16 Univ California 透明發光二極體
WO2009001283A2 (en) * 2007-06-27 2008-12-31 Koninklijke Philips Electronics N.V. Optical sensor module and its manufacture
US8183612B2 (en) * 2008-12-08 2012-05-22 Electronics And Telecommunications Research Institute Optical receiver and method of forming the same
JP2010161147A (ja) * 2009-01-07 2010-07-22 Sumitomo Electric Ind Ltd 光送信モジュール
TWM376903U (en) * 2009-09-09 2010-03-21 Elite Advanced Laser Corp Package carrier
JP6003431B2 (ja) * 2012-09-12 2016-10-05 富士ゼロックス株式会社 光量制御装置、露光装置、及び画像形成装置
EP3470872B1 (en) * 2017-10-11 2021-09-08 Melexis Technologies NV Sensor device
DE102018129575A1 (de) * 2018-11-23 2020-05-28 Osram Opto Semiconductors Gmbh Lichtemittereinheit mit wenigstens einem VCSEL-Chip
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
US11682878B2 (en) * 2020-08-06 2023-06-20 Applied Optoelectronics, Inc. Techniques for thermal management within optical subassembly modules and a heater device for laser diode temperature control
CN115498498A (zh) * 2022-11-16 2022-12-20 合肥硅臻芯片技术有限公司 量子随机数芯片的封装结构及量子随机数的生成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724376A (en) * 1995-11-30 1998-03-03 Hewlett-Packard Company Transparent substrate vertical cavity surface emitting lasers fabricated by semiconductor wafer bonding
KR100269710B1 (ko) 1996-01-23 2000-10-16 윤종용 광출력장치 및 이를 채용한 광픽업장치
US6001664A (en) * 1996-02-01 1999-12-14 Cielo Communications, Inc. Method for making closely-spaced VCSEL and photodetector on a substrate
US5832017A (en) * 1996-03-15 1998-11-03 Motorola Inc Reliable near IR VCSEL
US5838703A (en) * 1996-09-30 1998-11-17 Motorola, Inc. Semiconductor laser package with power monitoring system and optical element
US6093938A (en) * 1999-05-25 2000-07-25 Intel Corporation Stacked die integrated circuit device
JP3956647B2 (ja) * 2001-05-25 2007-08-08 セイコーエプソン株式会社 面発光レ−ザの製造方法

Also Published As

Publication number Publication date
US20040184495A1 (en) 2004-09-23
JP2004273923A (ja) 2004-09-30
US7286586B2 (en) 2007-10-23

Similar Documents

Publication Publication Date Title
JP3941713B2 (ja) 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器
JP3870848B2 (ja) 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法
CN114545550B (zh) 具有集成边缘外耦合器的集成光子装置
US10222564B2 (en) Three-dimensional optical path with 1×m output ports using SOI-based vertically-splitting waveguides
JP3800135B2 (ja) 光通信モジュール、光通信モジュールの製造方法および電子機器
JP5086521B2 (ja) 光受信機パッケージ
US6184066B1 (en) Method for fabricating semiconductor device
CN109613655B (zh) 一种光学组件及其制造方法
JP7119271B2 (ja) レーザダイオードパッケージモジュールおよび距離検出装置、電子機器
US20070041685A1 (en) Fiber optic transceiver module, manufacturing method thereof, and electronic equipment
US20190123231A1 (en) Optoelectronic integrated semiconductor module and method for manufacturing same
JP2003218447A (ja) パラレル光学系接続装置用の位置決め方法
JP2004152875A (ja) 半導体レーザモジュール
JP2004325999A (ja) 光ファイバ送受信モジュール及び電子機器
US8580589B1 (en) Wafer-level process for fabricating photoelectric modules
US20210223691A1 (en) Substrate of an optical electrical module
US10948659B2 (en) Integrated optoelectronic chip and lens array
JP2006133811A (ja) 光ファイバ送受信モジュール
JP6545762B2 (ja) 光電子システムおよびその製作のための方法
JP4501412B2 (ja) 半導体素子、デバイス及び電子機器
JP2004327584A (ja) 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器
KR20180120313A (ko) 반도체 레이저 구동 회로 칩이 집적된 광송신 장치 및 그 제조 방법
JP2007227835A (ja) 薄型光素子及びその製造方法、デバイス製造方法、並びに電子機器
JP2005158776A (ja) 接続方法、接続構造、タイル状素子、デバイス及び電子機器
JP2006113372A (ja) 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees