JP2004191390A - チップ内光インターコネクション回路、電気光学装置および電子機器 - Google Patents
チップ内光インターコネクション回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2004191390A JP2004191390A JP2002355344A JP2002355344A JP2004191390A JP 2004191390 A JP2004191390 A JP 2004191390A JP 2002355344 A JP2002355344 A JP 2002355344A JP 2002355344 A JP2002355344 A JP 2002355344A JP 2004191390 A JP2004191390 A JP 2004191390A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- optical
- optical waveguide
- chip
- optical interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12104—Mirror; Reflectors or the like
Abstract
【課題】信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ内光インターコネクション回路、電気光学装置および電子機器を提供する。
【解決手段】１つの集積回路チップ１０ｄ上に設けられた複数の回路ブロック２４０ａ，２４０ｂ，２４０ｃと、回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士を光学的に接続するものであって集積回路チップ１０ｄに設けられた光導波路３０とを有することを特徴とする。
【選択図】 図１
【解決手段】１つの集積回路チップ１０ｄ上に設けられた複数の回路ブロック２４０ａ，２４０ｂ，２４０ｃと、回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士を光学的に接続するものであって集積回路チップ１０ｄに設けられた光導波路３０とを有することを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、チップ内光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
ＬＳＩ（大規模集積回路）は、当初ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のように特定の機能をもつ集積回路として進歩してきたが、ＭＰＵの高速化にともなって高速キャッシュメモリとしてのＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を同一チップ内に取り込むようになった。さらに現在ではフラッシュメモリ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＤＲＡＭなどをワンチップに集積することで高機能な情報処理システムへと進化してきている。
【０００３】
このように異なる機能を持つ集積回路を同一チップ内に形成したＬＳＩは、システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）とよばれている。ＳＯＣでは、異なる機能をもつ集積回路（回路ブロック）はワンチップ上に平面的に形成され各回路ブロック間はグローバル配線とよばれる電気配線で接続される。ＳＯＣの動作速度は、このグローバル配線の信号遅延や消費電力の増大といった問題によって制限される（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
応用物理学会発行の応用物理、第７１巻第９号（２００２） ｐ１０９１−１１０１
【０００５】
この各回路ブロック間の信号伝達を光信号で行うことができれば、電気的グローバル配線で発生する信号遅延や消費電力の増大などの問題を回避でき、ＬＳＩの処理速度を著しく高めることが可能となる。
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、集積回路内に適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ内光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明のチップ内光インターコネクション回路は、１つの集積回路チップ上に設けられた複数の回路ブロックと、前記回路ブロック同士を光学的に接続するものであって前記集積回路チップ上に設けられた光導波路とを有することを特徴とする。
本発明によれば、１つの集積回路チップ上に設けられた複数の回路ブロック同士間において、光導波路を伝播する光信号を用いて極めて高速にデータ伝送することができる。そこで、本発明によれば、例えば回路ブロックとしてＣＰＵ及び記憶装置などを構成することで、従来のコンピュータシステムのボトルネックとなっていたＣＰＵと記憶装置間の信号伝送速度を飛躍的に向上させることができる。
【００１０】
また、本発明のチップ内光インターコネクション回路は、前記回路ブロック同士が電気的にも接続されていることが好ましい。
本発明によれば、回路ブロック間において、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線などにより電気的に伝送することができ、高速性を要する信号は光導波路によって高速に伝送することができる。そこで、本発明によれば、簡素な構成でありながら、その構成全体として高速に信号処理することができるシステムを提供することができる。
【００１１】
また、本発明のチップ内光インターコネクション回路は、前記集積回路チップが、前記回路ブロックと電気的に接続されているとともに前記光導波路と光学的に接続されている発光機能又は受光機能を備える微小タイル状素子を有することが好ましい。
本発明によれば、集積回路チップ上の回路ブロック近辺などに接着剤で貼り付け等した微小タイル状素子により、回路ブロックの入出力信号を電気信号から光信号へ又は光信号から電気信号に変換することができる。したがって本発明によれば、微小タイル状素子と光導波路を用いて、回路ブロック間におけるデータ伝送を極めて高速化することができる。そこで、本発明によれば、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることができ、光導波路もコンパクトな形状にすることができるので、極めてコンパクトな構成でありながら、従来よりも高速に信号処理することができるシステムを簡便に提供することができる。
【００１２】
また、本発明のチップ内光インターコネクション回路は、前記微小タイル状素子が前記回路ブロックと電気的に接続されていることが好ましい。
本発明によれば、回路ブロックの電気信号を微小タイル状素子で光信号に変換することができ、その微小タイル状素子と光導波路を介して、回路ブロック同士間で極めて高速にデータ伝送することができる。
また本発明によれば、発光機能又は受光機能を有する微小タイル状素子を回路ブロック上の所望位置に接着剤などで貼り付けることにより、さらにコンパクトな構成にすることができる。また、本発明によれば、回路ブロックと微小タイル状素子間の電気的接続を、該回路ブロック内のメタル配線及び電極などを用いて行え、回路ブロックの外側にメタル配線及び電極などを形成する必要がないので、簡素な製造工程で実現することができる。
【００１３】
また、本発明のチップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記微小タイル状素子に被さるように設けられていることが好ましい。
本発明によれば、発光機能をもつ微小タイル状素子から放射された光を全て光導波路に入射させることができ、受光機能をもつ微小タイル状素子へ光導波路を伝播する光を効率よく入射させることができる。そこで、本発明によれば、簡便で製造し易い構成の前記チップ内光インターコネクション回路を提供することができる。
【００１４】
また、本発明のチップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記回路ブロックの上面に設けられていることが好ましい。
本発明によれば、例えば各回路ブロックの上に微小タイル状素子を貼り付けた場合、その微小タイル状素子同士を１本の光導波路で接続することができる。そこで、本発明によれば、より簡便で製造し易い構成の前記チップ内光インターコネクション回路を提供することができる。
【００１５】
また、本発明のチップ内光インターコネクション回路は、前記光導波路の少なくとも一部が、前記回路ブロックを横切るように該回路ブロック上に設けられていることが好ましい。
本発明によれば、集積回路チップ上において、回路ブロック上であるか否かにかかわらず光導波路を配置することができるので、光導波路の経路長を短縮することができる。
【００１６】
また、本発明のチップ内光インターコネクション回路は、前記光導波路の少なくとも一部が、前記回路ブロックを迂回するように設けられていることが好ましい。
本発明によれば、集積回路チップ上において、例えば回路ブロック領域と非回路ブロック領域と境界の段差が比較的大きい場合、回路ブロック領域を迂回するように光導波路を設けることで、光信号の伝送における光結合効率を高めることができる。
【００１７】
また、本発明のチップ内光インターコネクション回路は、前記回路ブロックがＣＰＵ（ＭＰＵ）、メモリ回路、ＤＳＰ、ＲＦ増幅回路などのアナログ回路、イメージセンサ、バイオセンサのうちのいずれかであることが好ましい。
本発明によれば、例えば従来のコンピュータシステムにおいて高速情報処理化のボトルネックとなっていたＣＰＵとメモリ回路間の信号伝送速度を飛躍的に向上させることができる。また、本発明によれば、従来多数のメタル配線を用いてＣＰＵとメモリ回路間のバスを形成していた構成を、例えば１本の光導波路と微小タイル状素子に置き換えることができるので、従来のワンチップコンピュータよりもコンパクトで高性能なコンピュータシステムを提供することができる。
【００１８】
また、本発明のチップ内光インターコネクション回路は、前記光導波路がデータ信号又はクロック信号の伝送路であることが好ましい。
本発明によれば、コンパクトな構造をもって、データ信号及びクロック信号を高速に伝送することができる。
【００１９】
また、本発明のチップ内光インターコネクション回路は、前記微小タイル状素子が１つの前記回路ブロックに複数設けられており、前記光導波路は、１つの前記回路ブロックに設けられている複数の微小タイル状素子毎に設けられていることが好ましい。
本発明によれば、１つの回路ブロックについての複数の入出力信号を、複数組の微小タイル状素子及び光導波路で並列に伝送することができる。したがって、本発明によれば、回路ブロック相互間の伝送速度をさらに向上させることができる。
【００２０】
また、本発明のチップ内光インターコネクション回路は、前記集積回路チップが基板上に複数実装されており、該複数の集積回路チップ同士は、発光機能又は受光機能を備えた微小タイル状素子と基板上に設けられた光導波路とを少なくとも介して光学的に接続されていることが好ましい。
本発明によれば、例えば、複数の集積回路チップからなる大規模なコンピュータシステム又は液晶表示装置などの電気光学装置を、コンパクトに構成することができ、また高速動作させることができる。
【００２１】
また、本発明のチップ内光インターコネクション回路は、基板上に複数実装されており、該集積回路チップ同士が密着しており、該集積回路チップ同士は、光学的又は電気的に接続されていることが好ましい。
本発明によれば、前記集積回路チップを複数基板上に実装し、該集積回路チップ同士の側面などを密着させることにより、該集積回路チップ間を簡便に光学的又は電気的に接続することができる。そこで、本発明によれば、各集積回路チップ内の信号伝送だけでなく、各集積回路同士間での信号伝送についても、光信号又は電気信号により高速化することができ、複数の集積回路チップからなる大規模なコンピュータシステムなどをさらに高速化及びコンパクト化することができる。
【００２２】
本発明の電気光学装置は、前記チップ内光インターコネクション回路を備えたことを特徴とする。
本発明によれば、液晶表示装置、エレクトロルミネッセンスパネル及びプラズマディスプレイなどの電気光学装置において、タイミングコントロール回路及びドライバ回路などを前記チップ内光インターコネクション回路で構成することができる。そこで、本発明によれば、電気光学装置の走査信号及びデータ信号などを前記チップ内光インターコネクション回路によって伝送するができ、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。
【００２３】
本発明の電子機器は、前記チップ内光インターコネクション回路を備えたことを特徴とする。
本発明によれば、ＣＰＵ及びメモリ回路などを前記チップ内光インターコネクション回路で構成したモジュールを備える電子機器とすることで、従来よりも高速に信号処理することができ、かつコンパクトで高性能な電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置にチップ内光インターコネクション回路を適用することで、高品位な画像を表示することができるコンパクトな電子機器を安価に提供することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態に係るチップ内光インターコネクション回路について図面を参照して説明する。
【００２５】
本実施形態は、１つの集積回路チップ（ＩＣチップ、ＬＳＩチップ）上に設けられた複数の回路ブロックを光導波路などで光学的に接続するものである。図１は本発明の実施形態に係るチップ内光インターコネクション回路を示す斜視図である。
【００２６】
１つの集積回路チップ１０ｄ上には、３つの回路ブロック２４０ａ，２４０ｂ，２４０ｃが形成されている。集積回路チップ１０ｄは半導体チップからなる。なお、集積回路チップ１０ｄ上に形成される回路ブロックの数は、３つに限定されるものではなく、２つ以上であればよい。また集積回路チップ１０ｄ上には、回路ブロック以外の回路又は電子素子などが形成されていてもよい。
【００２７】
回路ブロック２４０ａ，２４０ｂ，２４０ｃは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。例えば回路ブロック２４０ａがＣＰＵを構成し、回路ブロック２４０ｂが第１メモリ回路を構成し、回路ブロック２４０ｃが第２メモリ回路を構成するものとする。なお、回路ブロック２４０ａ，２４０ｂ，２４０ｃは、バイポーラ集積回路、ＭＯＳ集積回路、ＣＭＯＳ集積回路又はＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）集積回路などとして集積回路チップ１０ｄ上に形成することができる。
【００２８】
各回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士は、メタル配線２３１によって電気的に接続されている。
また、各回路ブロック２４０ａ，２４０ｂ，２４０ｃには、微小タイル状素子２００が設けられている。微小タイル状素子２００は発光機能又は受光機能を有する微小なタイル形状の素子である。発光機能を有する微小タイル状素子は、例えば面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザ又はＬＥＤなどを備えるものとする。受光機能を有する微小タイル状素子は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。そして、微小タイル状素子２００は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものであって、基板１０の表面に接着剤などで貼り付けられたものとする。微小タイル状素子２００は、回路ブロック（回路ブロック２４０ａ，２４０ｂ，２４０ｃのいずれか）と電気的に接続されている。
【００２９】
集積回路チップ１０ｄ上には、光導波路３０も形成されている。光導波路３０は、集積回路チップ１０ｄの上面、回路ブロック２４０ａ，２４０ｂ，２４０ｃの上面及びメタル配線２３１の上面に渡って棒状に形成された光導波路材からなるものである。この光導波路材の厚み（高さ）は、集積回路チップ１０ｄ表面と回路ブロック２４０ａ，２４０ｂ，２４０ｃ又は微小タイル状素子２００並びにメタル配線２３１とがなす段差よりも十分大きな値とすることが好ましい。これは、光導波路３０における光結合効率を高めるためである。
【００３０】
光導波路材としては、透明樹脂又はゾルゲルガラスなどを適用することができる。また、光導波路３０をなす光導波路材は、各微小タイル状素子２００を被うように形成されている。したがって、各微小タイル状素子２００は、光導波路３０によって光学的に接続されている。さらに、光導波路材の表面には、外乱光の入射を防ぐための光吸収膜又は光反射膜を形成してもよい。
【００３１】
このような構成により、例えばＣＰＵをなす回路ブロック２４０ａから出力された信号（データ）は、回路ブロック２４０ａ上の微小タイル状素子２００によって光信号に変換される。この微小タイル状素子２００から放射された光信号は、光導波路３０に入射してその光導波路３０内を伝播する。この光信号は、回路ブロック２４０ｂ及び回路ブロック２４０ｃそれぞれの微小タイル状素子２００で電気信号に変換され、回路ブロック２４０ｂ及び回路ブロック２４０ｃそれぞれに入力される。したがって、本実施形態によれば、微小タイル状素子２００と光導波路３０を用いて、集積回路チップ１０ｄ上の各回路ブロック２４０ａ，２４０ｂ，２４０ｃ間におけるデータ伝送を光信号で極めて高速化することができる。
【００３２】
例えば本実施形態において、回路ブロック２４０ａがＣＰＵを構成し、回路ブロック２４０ｂが第１メモリ回路を構成し、回路ブロック２４０ｃが第２メモリ回路を構成するものとする。するとＣＰＵと複数のメモリ回路間のデータ伝送を、光信号により極めて高速化することができる。そこで、本実施形態によれば、ＣＰＵから出力された１つのデータを２つ以上のメモリ回路に分けて同時に書き込みストライピングを行うこともでき、ＣＰＵとメモリ回路間のデータ伝送をさらに高速化することができる。
【００３３】
光導波路３０を伝播する光信号は、クロック信号としてもよい。例えば回路ブロック２４０ａの微小タイル状素子２００からクロック信号（光信号）が放射され、そのクロック信号が光導波路３０を伝播して他の回路ブロック２４０ｂ，２４０ｃの微小タイル状素子２００に入力されることとする。このような構成とすることにより、従来よりも周波数の高いクロック信号で光導波路３０を介して配信することができ、各回路ブロック２４０ａ，２４０ｂ，２４０ｃを高速動作させることができる。
【００３４】
また、本実施形態においては、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ相互間は、メタル配線２３１により電気的に接続されている。そこで、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線２３１を介して伝送することができる。
【００３５】
また、本実施形態においては、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ上に貼り付けた微小タイル状素子２００で電気信号と光信号の変換を行うので、非常にコンパクトな光信号伝送手段を簡便に製造することができる。
【００３６】
また、本実施形態においては、光導波路３０が回路ブロック２４０ｂを横切るように、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ上に設けられている。そこで、光導波路３０の経路長を短縮することができる。光導波路３０は、集積回路チップ１０ｄ上において、回路ブロック２４０ａ，２４０ｂ，２４０ｃの上面であるか否かにかかわらず形成することができる。
【００３７】
そして、光導波路３０は、回路ブロック２４０ａ，２４０ｂ，２４０ｃを迂回するように集積回路チップ１０ｄの表面に設けてもよい。このようにすると、集積回路チップ１０ｄ表面において、回路ブロック２４０ａ，２４０ｂ，２４０ｃの領域表面と他の領域表面との段差が大きい場合でも、光導波路３０が平らな面に設けられるので、光信号伝送過程での光結合効率を高めることができる。
光導波路３０は、図１に示すような直線状に限らず、曲げや分岐あるいはループ状に形成することもできる。
【００３８】
図１に示す実施形態では回路ブロック２４０ａ，２４０ｂ，２４０ｃ毎に１つずつ微小タイル状素子２００が貼り付けられており、１本の光導波路３０で各微小タイル状素子２００を接続しているが、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ毎に複数の微小タイル状素子２００を貼り付けてもよい。そして複数本の光導波路３０によって各微小タイル状素子２００を接続してもよい。このようにすることにより、複数組の微小タイル状素子２００及び光導波路３０を用いて複数の光信号を並列に伝送することができ、データ伝送速度をさらに高速化することができる。
【００３９】
図１に示す実施形態では、全ての回路ブロック２４０ａ，２４０ｂ，２４０ｃが光導波路３０で接続されているが、一部の回路ブロック間（例えば回路ブロック２４０ａと回路ブロック２４０ｂ間）のみを光導波路３０で接続してもよい。
【００４０】
さらに、図１に示す集積回路チップ１０ｄを所望の基板上に複数実装してもよい。この場合、各集積回路チップ１０ｄ同士の側面を密着させて基板上に配置することが好ましい。各集積回路チップ１０ｄは、フリップチップ実装することが好ましい。これらのようにすることにより、複数の集積回路チップ１０ｄを基板上にコンパクトに実装することができる。また、これらのようにすることで、各集積回路チップ１０ｄ同士を上記微小タイル状素子２００及び光導波路３０で接続することも容易に行える。したがって、複数の集積回路チップ１０ｄからなる大規模なコンピュータシステムなどを、コンパクトにかつ高性能にすることができる。
【００４１】
（光インターコネクション回路）
次に、上記実施形態のチップ内光インターコネクション回路の要素となる光インターコネクション回路について詳細に説明する。以下では、微小タイル状素子と光導波路からなる光インターコネクション回路を基板１０上に形成した場合について説明しているが、これと同様にして、図１に示す集積回路チップ１０ｄの上にかかる光インターコネクション回路を形成することもできる。
【００４２】
図２は本実施形態に係る光インターコネクション回路を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本実施形態に係る光インターコネクション回路は、基板１０の表面に接着された第１微小タイル状素子２１及び第２微小タイル状素子２２と、第１微小タイル状素子２１と第２微小タイル状素子２２を繋ぐように基板１０の表面に形成された光導波路材からなる光導波路３０とからなるものである。なお、図１に示す実施形態と同一のものには同一の符号を付している。また、第１微小タイル状素子２１及び第２微小タイル状素子２２は、上記実施形態の微小タイル状素子２００と同じものである。光導波路３０をなす光導波路材としては、透明樹脂又はゾルゲルガラスを適用することができる。基板１０としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。
【００４３】
第１微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。第２微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。そして光導波路３０をなす光導波路材は、少なくとも第１微小タイル状素子２１の発光部２１ａと第２微小タイル状素子２２の受光部２２ｂを被うように形成されている。
【００４４】
このような構成により、第１微小タイル状素子２１の発光部２１ａから放射された光は、光導波路３０を伝播し、第２微小タイル状素子２２の受光部２２ｂに到達する。そこで、発光部２１ａの発光動作を制御して光信号を発光部２１ａから放射すると、その光信号が光導波路３０を伝播し、その光信号を受光部２２ｂが検出することができる。
【００４５】
また、第１微小タイル状素子２１から放射された光信号は、光導波路３０を伝播して第２微小タイル状素子２２に入射するとともに、第２微小タイル状素子２２の上を通過する。これにより、１個の第１微小タイル状素子２１から複数個の第２微小タイル状素子２２へ略同時に光信号を送信することができる。ここで、第２微小タイル状素子２２の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図２のように段差を乗り越えて連続的に光導波路３０を形成できる。段差部において連続的に光導波路３０を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路３０をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００４６】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢレーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００４７】
第２微小タイル状素子２２は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００４８】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００４９】
そして、第１微小タイル状素子２１及び第２微小タイル状素子２２は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００５０】
図２においては、第１微小タイル状素子２１と第２微小タイル状素子２２がそれぞれ一つづつ、一本の光導波路３０に結合されているが、第２微小タイル状素子２２の個数は複数個であってもよい。この場合、一つの第１微小タイル状素子２１（発光素子）から送信された光信号は、一本の光導波路３０を伝播して、複数の第２微小タイル状素子２２で同時に検出されることができる。これは一対多のバスラインと同じである。
【００５１】
また、第１微小タイル状素子２１と第２微小タイル状素子２２ともに複数個であってもよい。ここで、各第１微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各第２微小タイル状素子２２は、少なくとも１つの第１微小タイル状素子２１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第１微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路３０を同時に伝播して、複数の第２微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。
【００５２】
また、光導波路３０は、図２においては直線状に形成されているが、曲線状に形成したり複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１０の表面に複数の組の第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成することもできる。
【００５３】
次に、本実施形態に係る光インターコネクション回路の変形例について図３から図６を参照して説明する。本実施形態は、第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍の光導波路３０において、光を散乱する光散乱機構を備えている点が図２に示す構成と異なる。図３は本実施形態に係る光インターコネクション回路の変形例を示す概略側面図である。
【００５４】
本光インターコネクション回路は、光導波路３０をなす光導波路材における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に、光散乱機構３１ａをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構３１ａを備えた光導波路３０は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構３１ａを備えた光導波路３０を形成する。
【００５５】
また、光導波路３０の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。
【００５６】
図４は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構３１ａ’（ドーム状光散乱機構）を覆うように光導波路３０が形成されている。この光散乱機構３１ａ’は、図３に示す光散乱機構３１ａよりも、その大きさ及び形状などが制御しやすいので、光導波路３０と第１微小タイル状素子２１又は第２微小タイル状素子２２との光結合効率の容易な調整が可能となる。
【００５７】
次に、光散乱機構３１ａ’の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板１０の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構３１ａ’を第１微小タイル状素子２１又は第２微小タイル状素子２２の上に形成する。次いで、ドーム状の光散乱機構３１ａ’を覆うように透明樹脂又はゾルゲルガラスで線状の光導波路３０を形成する。
【００５８】
図５は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ｂは、光導波路３０をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構３１ｂも第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に設けられている。ここで、光散乱機構３１ｂをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。
【００５９】
図６は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光散乱機構３１ｃは、光導波路３０をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路３０において、第２微小タイル状素子２２の受光部２２ｂの近傍について光導波路材の線幅及び高さを小さく絞っている。
【００６０】
光散乱機構３１ｃを備えた光導波路３０の製造方法について次に説明する。先ず、基板１０の表面の所望位置に第１微小タイル状素子２１及び第２微小タイル状素子２２を接着する。次いで、基板１０の表面全体、並びに第１微小タイル状素子２１及び第２微小タイル状素子２２の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路３０を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第２微小タイル状素子２２の受光部２２ｂの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。
【００６１】
次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図６に示すような受光部２２ｂの近傍で線幅が絞られた形状となる。
【００６２】
上記のように、光導波路３０における第１微小タイル状素子２１の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることにより、第１微小タイル状素子２１から放射された光信号がその光散乱機構３１ａ，３１ｂ，３１ｃで散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第２微小タイル状素子２２の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることで、光導波路３０を伝播してきた光信号が第２微小タイル状素子２２の近傍で散乱され、光信号を第２微小タイル状素子２２に効率よく入射させることができる。
【００６３】
次に、本実施形態に係る光インターコネクション回路のさらなる変形例について図７から図９を参照して説明する。本実施形態は、光導波路３０における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍、又は光導波路３０の端部に、光を反射する光反射機構を備える点が上記実施形態と異なる。図７は、本実施形態に係る光インターコネクション回路の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。
【００６４】
例えば、光導波路３０をなす光導波路材の表面に金属膜を形成することで光反射機構３２ａ，３２ｂを設ける。また、光導波路３０をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構３２ａ，３２ｂを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構３２ａ，３２ｂをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構３２ａ又は光反射機構３２ｂは、光導波路３０の全体に施してもかまわない。
【００６５】
このような構成にすることにより、第１微小タイル状素子２１から放射された光信号が光反射機構３２ａで光導波路３０に沿う方向に反射され、その光信号の一部が光反射機構３２ｂで第２微小タイル状素子２２の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。
【００６６】
図８は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｃは、反射面を有する反射板が光導波路３０の端部に貼り付けられた構成となっている。ここで、光反射機構３２ｃの反射面は、基板１０の表面に対して例えば４５度の角度をもつように設けられている。
【００６７】
また、本光インターコネクション回路では、２本の平行な光導波路３０ａ，３０ｂが設けられている。そして、光反射機構３２ｃは、２本の光導波路３０ａ，３０ｂの一方端に設けら、光導波路３０ａ，３０ｂに共用される１枚の共通反射板となっている。そこで、２つの第１微小タイル状素子２１からそれぞれ放射された光信号は、光反射機構３２ｃによってそれぞれ光導波路３０ａ，３０ｂに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。
なお、図８に示す形態では、２本の光導波路３０ａ，３０ｂに共通の光反射機構３２ｃを設けたが、３本以上の光導波路に共通の光反射機構３２ｃを設けてもよい。
【００６８】
図９は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｄ，３２ｅは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構３２ｄは第１微小タイル状素子２１に被さるように、光反射機構３２ｅは第２微小タイル状素子２２に被さるように、光導波路３０上に設置されている。
【００６９】
ここで、光導波路３０ａと光導波路３０ｂの間隔が比較的大きい場合は、図９に示すように各光導波路３０ａ，３０ｂに別個に光反射機構３２ｅを取り付ける。光導波路３０ａと光導波路３０ｂが接近しておりほぼ平行に配置されている場合は、図９に示すように光導波路３０ａ，３０ｂに共通な光反射機構３２ｄを取り付けてもよい。
【００７０】
上記図３から図９に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。
【００７１】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図１０から図１３を参照して説明する。図１０は光導波路３０の製造方法を示す模式側面図である。
【００７２】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１０（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００７３】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１０（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００７４】
図１１は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１１（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００７５】
次いで、図１１（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００７６】
図１２は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００７７】
次いで、図１２（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１２（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００７８】
図１３は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１３（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００７９】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１３（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００８０】
光導波路３０の製造方法は、上記図１０から図１３に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００８１】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１４から図２３を参照して説明する。本実施形態の微小タイル状素子は、エピタキシャルリフトオフ法を基礎とする手法で作製される。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００８２】
＜第１工程＞
図１４は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１４において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００８３】
＜第２工程＞
図１５は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００８４】
＜第３工程＞
図１６は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００８５】
＜第４工程＞
図１７は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００８６】
＜第５工程＞
図１８は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００８７】
＜第６工程＞
図１９は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００８８】
＜第７工程＞
図２０は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００８９】
＜第８工程＞
図２１は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００９０】
＜第９工程＞
図２２は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００９１】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００９２】
＜第１１工程＞
図２３は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【００９３】
（応用例）
以下、本発明に係るチップ内光インターコネクション回路の応用例について説明する。
例えば上記実施形態のチップ内光インターコネクション回路をオプトエレクトロニクス集積回路システムの信号伝送手段として用いる。オプトエレクトロニクス集積回路システムとしては、コンピュータが挙げられる。そして、ＣＰＵをなす集積回路を基板１０上にＴＦＴ回路として形成し、記憶装置などをなす集積回路も基板１０上にＴＦＴ回路として形成する。そして、ＣＰＵなどをなすＴＦＴ回路内での信号処理は電気信号を用いて行うが、ＴＦＴ回路相互間などでのデータ伝送を上記実施形態のチップ内光インターコネクション回路を適用する。
【００９４】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に薄型化及び小型化することが可能となる。
【００９５】
（電子機器）
上記実施形態のチップ内光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２４は、携帯電話の一例を示した斜視図である。図２４において、符号１０００は上記のチップ内光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【００９６】
図２５は、腕時計型電子機器の一例を示した斜視図である。図２５において、符号１１００は上記のチップ内光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【００９７】
図２６は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２６において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記のチップ内光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【００９８】
図２４から図２６に示す電子機器は、上記実施形態のチップ内光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態のチップ内光インターコネクション回路を用いることによって、従来のものよりも電子機器を薄型化及び小型化することができる。さらにまた、上記実施形態のチップ内光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【００９９】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】本発明の実施形態に係る集積回路チップを示す回路図である。
【図２】同上の実施形態に係る回路要素の側面図と平面図である。
【図３】同上の回路要素の変形例を示す側面図である。
【図４】同上の回路要素の変形例を示す側面図である。
【図５】同上の回路要素の変形例を示す側面図である。
【図６】同上の回路要素の変形例を示す側面図と平面図である。
【図７】同上の回路要素の変形例を示す側面図と平面図である。
【図８】同上の回路要素の変形例を示す側面図と平面図である。
【図９】同上の回路要素の変形例を示す側面図と平面図である。
【図１０】本発明の実施形態に係る製造方法を示す模式側面図である。
【図１１】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１２】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１３】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１４】微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１５】同上の製法の第２工程を示す概略断面図である。
【図１６】同上の製法の第３工程を示す概略断面図である。
【図１７】同上の製造方法の第４工程を示す概略断面図である。
【図１８】同上の製造方法の第５工程を示す概略断面図である。
【図１９】同上の製造方法の第６工程を示す概略断面図である。
【図２０】同上の製造方法の第７工程を示す概略断面図である。
【図２１】同上の製造方法の第８工程を示す概略断面図である。
【図２２】同上の製造方法の第９工程を示す概略断面図である。
【図２３】同上の製造方法の第１１工程を示す概略断面図である。
【図２４】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２５】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２６】本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０ｄ…集積回路チップ、２１…第１微小タイル状素子、２１ａ…発光部、２２…第２微小タイル状素子、２２ｂ…受光部、３０…光導波路、２００…微小タイル状素子、２３１…メタル配線、２４０ａ，２４０ｂ，２４０ｃ…回路ブロック
【発明の属する技術分野】
本発明は、チップ内光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
ＬＳＩ（大規模集積回路）は、当初ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のように特定の機能をもつ集積回路として進歩してきたが、ＭＰＵの高速化にともなって高速キャッシュメモリとしてのＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を同一チップ内に取り込むようになった。さらに現在ではフラッシュメモリ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＤＲＡＭなどをワンチップに集積することで高機能な情報処理システムへと進化してきている。
【０００３】
このように異なる機能を持つ集積回路を同一チップ内に形成したＬＳＩは、システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）とよばれている。ＳＯＣでは、異なる機能をもつ集積回路（回路ブロック）はワンチップ上に平面的に形成され各回路ブロック間はグローバル配線とよばれる電気配線で接続される。ＳＯＣの動作速度は、このグローバル配線の信号遅延や消費電力の増大といった問題によって制限される（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】
応用物理学会発行の応用物理、第７１巻第９号（２００２） ｐ１０９１−１１０１
【０００５】
この各回路ブロック間の信号伝達を光信号で行うことができれば、電気的グローバル配線で発生する信号遅延や消費電力の増大などの問題を回避でき、ＬＳＩの処理速度を著しく高めることが可能となる。
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、集積回路内に適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ内光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明のチップ内光インターコネクション回路は、１つの集積回路チップ上に設けられた複数の回路ブロックと、前記回路ブロック同士を光学的に接続するものであって前記集積回路チップ上に設けられた光導波路とを有することを特徴とする。
本発明によれば、１つの集積回路チップ上に設けられた複数の回路ブロック同士間において、光導波路を伝播する光信号を用いて極めて高速にデータ伝送することができる。そこで、本発明によれば、例えば回路ブロックとしてＣＰＵ及び記憶装置などを構成することで、従来のコンピュータシステムのボトルネックとなっていたＣＰＵと記憶装置間の信号伝送速度を飛躍的に向上させることができる。
【００１０】
また、本発明のチップ内光インターコネクション回路は、前記回路ブロック同士が電気的にも接続されていることが好ましい。
本発明によれば、回路ブロック間において、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線などにより電気的に伝送することができ、高速性を要する信号は光導波路によって高速に伝送することができる。そこで、本発明によれば、簡素な構成でありながら、その構成全体として高速に信号処理することができるシステムを提供することができる。
【００１１】
また、本発明のチップ内光インターコネクション回路は、前記集積回路チップが、前記回路ブロックと電気的に接続されているとともに前記光導波路と光学的に接続されている発光機能又は受光機能を備える微小タイル状素子を有することが好ましい。
本発明によれば、集積回路チップ上の回路ブロック近辺などに接着剤で貼り付け等した微小タイル状素子により、回路ブロックの入出力信号を電気信号から光信号へ又は光信号から電気信号に変換することができる。したがって本発明によれば、微小タイル状素子と光導波路を用いて、回路ブロック間におけるデータ伝送を極めて高速化することができる。そこで、本発明によれば、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることができ、光導波路もコンパクトな形状にすることができるので、極めてコンパクトな構成でありながら、従来よりも高速に信号処理することができるシステムを簡便に提供することができる。
【００１２】
また、本発明のチップ内光インターコネクション回路は、前記微小タイル状素子が前記回路ブロックと電気的に接続されていることが好ましい。
本発明によれば、回路ブロックの電気信号を微小タイル状素子で光信号に変換することができ、その微小タイル状素子と光導波路を介して、回路ブロック同士間で極めて高速にデータ伝送することができる。
また本発明によれば、発光機能又は受光機能を有する微小タイル状素子を回路ブロック上の所望位置に接着剤などで貼り付けることにより、さらにコンパクトな構成にすることができる。また、本発明によれば、回路ブロックと微小タイル状素子間の電気的接続を、該回路ブロック内のメタル配線及び電極などを用いて行え、回路ブロックの外側にメタル配線及び電極などを形成する必要がないので、簡素な製造工程で実現することができる。
【００１３】
また、本発明のチップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記微小タイル状素子に被さるように設けられていることが好ましい。
本発明によれば、発光機能をもつ微小タイル状素子から放射された光を全て光導波路に入射させることができ、受光機能をもつ微小タイル状素子へ光導波路を伝播する光を効率よく入射させることができる。そこで、本発明によれば、簡便で製造し易い構成の前記チップ内光インターコネクション回路を提供することができる。
【００１４】
また、本発明のチップ内光インターコネクション回路は、前記光導波路の少なくとも一部が前記回路ブロックの上面に設けられていることが好ましい。
本発明によれば、例えば各回路ブロックの上に微小タイル状素子を貼り付けた場合、その微小タイル状素子同士を１本の光導波路で接続することができる。そこで、本発明によれば、より簡便で製造し易い構成の前記チップ内光インターコネクション回路を提供することができる。
【００１５】
また、本発明のチップ内光インターコネクション回路は、前記光導波路の少なくとも一部が、前記回路ブロックを横切るように該回路ブロック上に設けられていることが好ましい。
本発明によれば、集積回路チップ上において、回路ブロック上であるか否かにかかわらず光導波路を配置することができるので、光導波路の経路長を短縮することができる。
【００１６】
また、本発明のチップ内光インターコネクション回路は、前記光導波路の少なくとも一部が、前記回路ブロックを迂回するように設けられていることが好ましい。
本発明によれば、集積回路チップ上において、例えば回路ブロック領域と非回路ブロック領域と境界の段差が比較的大きい場合、回路ブロック領域を迂回するように光導波路を設けることで、光信号の伝送における光結合効率を高めることができる。
【００１７】
また、本発明のチップ内光インターコネクション回路は、前記回路ブロックがＣＰＵ（ＭＰＵ）、メモリ回路、ＤＳＰ、ＲＦ増幅回路などのアナログ回路、イメージセンサ、バイオセンサのうちのいずれかであることが好ましい。
本発明によれば、例えば従来のコンピュータシステムにおいて高速情報処理化のボトルネックとなっていたＣＰＵとメモリ回路間の信号伝送速度を飛躍的に向上させることができる。また、本発明によれば、従来多数のメタル配線を用いてＣＰＵとメモリ回路間のバスを形成していた構成を、例えば１本の光導波路と微小タイル状素子に置き換えることができるので、従来のワンチップコンピュータよりもコンパクトで高性能なコンピュータシステムを提供することができる。
【００１８】
また、本発明のチップ内光インターコネクション回路は、前記光導波路がデータ信号又はクロック信号の伝送路であることが好ましい。
本発明によれば、コンパクトな構造をもって、データ信号及びクロック信号を高速に伝送することができる。
【００１９】
また、本発明のチップ内光インターコネクション回路は、前記微小タイル状素子が１つの前記回路ブロックに複数設けられており、前記光導波路は、１つの前記回路ブロックに設けられている複数の微小タイル状素子毎に設けられていることが好ましい。
本発明によれば、１つの回路ブロックについての複数の入出力信号を、複数組の微小タイル状素子及び光導波路で並列に伝送することができる。したがって、本発明によれば、回路ブロック相互間の伝送速度をさらに向上させることができる。
【００２０】
また、本発明のチップ内光インターコネクション回路は、前記集積回路チップが基板上に複数実装されており、該複数の集積回路チップ同士は、発光機能又は受光機能を備えた微小タイル状素子と基板上に設けられた光導波路とを少なくとも介して光学的に接続されていることが好ましい。
本発明によれば、例えば、複数の集積回路チップからなる大規模なコンピュータシステム又は液晶表示装置などの電気光学装置を、コンパクトに構成することができ、また高速動作させることができる。
【００２１】
また、本発明のチップ内光インターコネクション回路は、基板上に複数実装されており、該集積回路チップ同士が密着しており、該集積回路チップ同士は、光学的又は電気的に接続されていることが好ましい。
本発明によれば、前記集積回路チップを複数基板上に実装し、該集積回路チップ同士の側面などを密着させることにより、該集積回路チップ間を簡便に光学的又は電気的に接続することができる。そこで、本発明によれば、各集積回路チップ内の信号伝送だけでなく、各集積回路同士間での信号伝送についても、光信号又は電気信号により高速化することができ、複数の集積回路チップからなる大規模なコンピュータシステムなどをさらに高速化及びコンパクト化することができる。
【００２２】
本発明の電気光学装置は、前記チップ内光インターコネクション回路を備えたことを特徴とする。
本発明によれば、液晶表示装置、エレクトロルミネッセンスパネル及びプラズマディスプレイなどの電気光学装置において、タイミングコントロール回路及びドライバ回路などを前記チップ内光インターコネクション回路で構成することができる。そこで、本発明によれば、電気光学装置の走査信号及びデータ信号などを前記チップ内光インターコネクション回路によって伝送するができ、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。
【００２３】
本発明の電子機器は、前記チップ内光インターコネクション回路を備えたことを特徴とする。
本発明によれば、ＣＰＵ及びメモリ回路などを前記チップ内光インターコネクション回路で構成したモジュールを備える電子機器とすることで、従来よりも高速に信号処理することができ、かつコンパクトで高性能な電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置にチップ内光インターコネクション回路を適用することで、高品位な画像を表示することができるコンパクトな電子機器を安価に提供することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態に係るチップ内光インターコネクション回路について図面を参照して説明する。
【００２５】
本実施形態は、１つの集積回路チップ（ＩＣチップ、ＬＳＩチップ）上に設けられた複数の回路ブロックを光導波路などで光学的に接続するものである。図１は本発明の実施形態に係るチップ内光インターコネクション回路を示す斜視図である。
【００２６】
１つの集積回路チップ１０ｄ上には、３つの回路ブロック２４０ａ，２４０ｂ，２４０ｃが形成されている。集積回路チップ１０ｄは半導体チップからなる。なお、集積回路チップ１０ｄ上に形成される回路ブロックの数は、３つに限定されるものではなく、２つ以上であればよい。また集積回路チップ１０ｄ上には、回路ブロック以外の回路又は電子素子などが形成されていてもよい。
【００２７】
回路ブロック２４０ａ，２４０ｂ，２４０ｃは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。例えば回路ブロック２４０ａがＣＰＵを構成し、回路ブロック２４０ｂが第１メモリ回路を構成し、回路ブロック２４０ｃが第２メモリ回路を構成するものとする。なお、回路ブロック２４０ａ，２４０ｂ，２４０ｃは、バイポーラ集積回路、ＭＯＳ集積回路、ＣＭＯＳ集積回路又はＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）集積回路などとして集積回路チップ１０ｄ上に形成することができる。
【００２８】
各回路ブロック２４０ａ，２４０ｂ，２４０ｃ同士は、メタル配線２３１によって電気的に接続されている。
また、各回路ブロック２４０ａ，２４０ｂ，２４０ｃには、微小タイル状素子２００が設けられている。微小タイル状素子２００は発光機能又は受光機能を有する微小なタイル形状の素子である。発光機能を有する微小タイル状素子は、例えば面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザ又はＬＥＤなどを備えるものとする。受光機能を有する微小タイル状素子は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。そして、微小タイル状素子２００は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものであって、基板１０の表面に接着剤などで貼り付けられたものとする。微小タイル状素子２００は、回路ブロック（回路ブロック２４０ａ，２４０ｂ，２４０ｃのいずれか）と電気的に接続されている。
【００２９】
集積回路チップ１０ｄ上には、光導波路３０も形成されている。光導波路３０は、集積回路チップ１０ｄの上面、回路ブロック２４０ａ，２４０ｂ，２４０ｃの上面及びメタル配線２３１の上面に渡って棒状に形成された光導波路材からなるものである。この光導波路材の厚み（高さ）は、集積回路チップ１０ｄ表面と回路ブロック２４０ａ，２４０ｂ，２４０ｃ又は微小タイル状素子２００並びにメタル配線２３１とがなす段差よりも十分大きな値とすることが好ましい。これは、光導波路３０における光結合効率を高めるためである。
【００３０】
光導波路材としては、透明樹脂又はゾルゲルガラスなどを適用することができる。また、光導波路３０をなす光導波路材は、各微小タイル状素子２００を被うように形成されている。したがって、各微小タイル状素子２００は、光導波路３０によって光学的に接続されている。さらに、光導波路材の表面には、外乱光の入射を防ぐための光吸収膜又は光反射膜を形成してもよい。
【００３１】
このような構成により、例えばＣＰＵをなす回路ブロック２４０ａから出力された信号（データ）は、回路ブロック２４０ａ上の微小タイル状素子２００によって光信号に変換される。この微小タイル状素子２００から放射された光信号は、光導波路３０に入射してその光導波路３０内を伝播する。この光信号は、回路ブロック２４０ｂ及び回路ブロック２４０ｃそれぞれの微小タイル状素子２００で電気信号に変換され、回路ブロック２４０ｂ及び回路ブロック２４０ｃそれぞれに入力される。したがって、本実施形態によれば、微小タイル状素子２００と光導波路３０を用いて、集積回路チップ１０ｄ上の各回路ブロック２４０ａ，２４０ｂ，２４０ｃ間におけるデータ伝送を光信号で極めて高速化することができる。
【００３２】
例えば本実施形態において、回路ブロック２４０ａがＣＰＵを構成し、回路ブロック２４０ｂが第１メモリ回路を構成し、回路ブロック２４０ｃが第２メモリ回路を構成するものとする。するとＣＰＵと複数のメモリ回路間のデータ伝送を、光信号により極めて高速化することができる。そこで、本実施形態によれば、ＣＰＵから出力された１つのデータを２つ以上のメモリ回路に分けて同時に書き込みストライピングを行うこともでき、ＣＰＵとメモリ回路間のデータ伝送をさらに高速化することができる。
【００３３】
光導波路３０を伝播する光信号は、クロック信号としてもよい。例えば回路ブロック２４０ａの微小タイル状素子２００からクロック信号（光信号）が放射され、そのクロック信号が光導波路３０を伝播して他の回路ブロック２４０ｂ，２４０ｃの微小タイル状素子２００に入力されることとする。このような構成とすることにより、従来よりも周波数の高いクロック信号で光導波路３０を介して配信することができ、各回路ブロック２４０ａ，２４０ｂ，２４０ｃを高速動作させることができる。
【００３４】
また、本実施形態においては、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ相互間は、メタル配線２３１により電気的に接続されている。そこで、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線２３１を介して伝送することができる。
【００３５】
また、本実施形態においては、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ上に貼り付けた微小タイル状素子２００で電気信号と光信号の変換を行うので、非常にコンパクトな光信号伝送手段を簡便に製造することができる。
【００３６】
また、本実施形態においては、光導波路３０が回路ブロック２４０ｂを横切るように、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ上に設けられている。そこで、光導波路３０の経路長を短縮することができる。光導波路３０は、集積回路チップ１０ｄ上において、回路ブロック２４０ａ，２４０ｂ，２４０ｃの上面であるか否かにかかわらず形成することができる。
【００３７】
そして、光導波路３０は、回路ブロック２４０ａ，２４０ｂ，２４０ｃを迂回するように集積回路チップ１０ｄの表面に設けてもよい。このようにすると、集積回路チップ１０ｄ表面において、回路ブロック２４０ａ，２４０ｂ，２４０ｃの領域表面と他の領域表面との段差が大きい場合でも、光導波路３０が平らな面に設けられるので、光信号伝送過程での光結合効率を高めることができる。
光導波路３０は、図１に示すような直線状に限らず、曲げや分岐あるいはループ状に形成することもできる。
【００３８】
図１に示す実施形態では回路ブロック２４０ａ，２４０ｂ，２４０ｃ毎に１つずつ微小タイル状素子２００が貼り付けられており、１本の光導波路３０で各微小タイル状素子２００を接続しているが、各回路ブロック２４０ａ，２４０ｂ，２４０ｃ毎に複数の微小タイル状素子２００を貼り付けてもよい。そして複数本の光導波路３０によって各微小タイル状素子２００を接続してもよい。このようにすることにより、複数組の微小タイル状素子２００及び光導波路３０を用いて複数の光信号を並列に伝送することができ、データ伝送速度をさらに高速化することができる。
【００３９】
図１に示す実施形態では、全ての回路ブロック２４０ａ，２４０ｂ，２４０ｃが光導波路３０で接続されているが、一部の回路ブロック間（例えば回路ブロック２４０ａと回路ブロック２４０ｂ間）のみを光導波路３０で接続してもよい。
【００４０】
さらに、図１に示す集積回路チップ１０ｄを所望の基板上に複数実装してもよい。この場合、各集積回路チップ１０ｄ同士の側面を密着させて基板上に配置することが好ましい。各集積回路チップ１０ｄは、フリップチップ実装することが好ましい。これらのようにすることにより、複数の集積回路チップ１０ｄを基板上にコンパクトに実装することができる。また、これらのようにすることで、各集積回路チップ１０ｄ同士を上記微小タイル状素子２００及び光導波路３０で接続することも容易に行える。したがって、複数の集積回路チップ１０ｄからなる大規模なコンピュータシステムなどを、コンパクトにかつ高性能にすることができる。
【００４１】
（光インターコネクション回路）
次に、上記実施形態のチップ内光インターコネクション回路の要素となる光インターコネクション回路について詳細に説明する。以下では、微小タイル状素子と光導波路からなる光インターコネクション回路を基板１０上に形成した場合について説明しているが、これと同様にして、図１に示す集積回路チップ１０ｄの上にかかる光インターコネクション回路を形成することもできる。
【００４２】
図２は本実施形態に係る光インターコネクション回路を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本実施形態に係る光インターコネクション回路は、基板１０の表面に接着された第１微小タイル状素子２１及び第２微小タイル状素子２２と、第１微小タイル状素子２１と第２微小タイル状素子２２を繋ぐように基板１０の表面に形成された光導波路材からなる光導波路３０とからなるものである。なお、図１に示す実施形態と同一のものには同一の符号を付している。また、第１微小タイル状素子２１及び第２微小タイル状素子２２は、上記実施形態の微小タイル状素子２００と同じものである。光導波路３０をなす光導波路材としては、透明樹脂又はゾルゲルガラスを適用することができる。基板１０としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。
【００４３】
第１微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。第２微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。そして光導波路３０をなす光導波路材は、少なくとも第１微小タイル状素子２１の発光部２１ａと第２微小タイル状素子２２の受光部２２ｂを被うように形成されている。
【００４４】
このような構成により、第１微小タイル状素子２１の発光部２１ａから放射された光は、光導波路３０を伝播し、第２微小タイル状素子２２の受光部２２ｂに到達する。そこで、発光部２１ａの発光動作を制御して光信号を発光部２１ａから放射すると、その光信号が光導波路３０を伝播し、その光信号を受光部２２ｂが検出することができる。
【００４５】
また、第１微小タイル状素子２１から放射された光信号は、光導波路３０を伝播して第２微小タイル状素子２２に入射するとともに、第２微小タイル状素子２２の上を通過する。これにより、１個の第１微小タイル状素子２１から複数個の第２微小タイル状素子２２へ略同時に光信号を送信することができる。ここで、第２微小タイル状素子２２の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図２のように段差を乗り越えて連続的に光導波路３０を形成できる。段差部において連続的に光導波路３０を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路３０をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００４６】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢレーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００４７】
第２微小タイル状素子２２は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００４８】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００４９】
そして、第１微小タイル状素子２１及び第２微小タイル状素子２２は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００５０】
図２においては、第１微小タイル状素子２１と第２微小タイル状素子２２がそれぞれ一つづつ、一本の光導波路３０に結合されているが、第２微小タイル状素子２２の個数は複数個であってもよい。この場合、一つの第１微小タイル状素子２１（発光素子）から送信された光信号は、一本の光導波路３０を伝播して、複数の第２微小タイル状素子２２で同時に検出されることができる。これは一対多のバスラインと同じである。
【００５１】
また、第１微小タイル状素子２１と第２微小タイル状素子２２ともに複数個であってもよい。ここで、各第１微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各第２微小タイル状素子２２は、少なくとも１つの第１微小タイル状素子２１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第１微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路３０を同時に伝播して、複数の第２微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。
【００５２】
また、光導波路３０は、図２においては直線状に形成されているが、曲線状に形成したり複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１０の表面に複数の組の第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成することもできる。
【００５３】
次に、本実施形態に係る光インターコネクション回路の変形例について図３から図６を参照して説明する。本実施形態は、第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍の光導波路３０において、光を散乱する光散乱機構を備えている点が図２に示す構成と異なる。図３は本実施形態に係る光インターコネクション回路の変形例を示す概略側面図である。
【００５４】
本光インターコネクション回路は、光導波路３０をなす光導波路材における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に、光散乱機構３１ａをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構３１ａを備えた光導波路３０は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構３１ａを備えた光導波路３０を形成する。
【００５５】
また、光導波路３０の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。
【００５６】
図４は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構３１ａ’（ドーム状光散乱機構）を覆うように光導波路３０が形成されている。この光散乱機構３１ａ’は、図３に示す光散乱機構３１ａよりも、その大きさ及び形状などが制御しやすいので、光導波路３０と第１微小タイル状素子２１又は第２微小タイル状素子２２との光結合効率の容易な調整が可能となる。
【００５７】
次に、光散乱機構３１ａ’の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板１０の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構３１ａ’を第１微小タイル状素子２１又は第２微小タイル状素子２２の上に形成する。次いで、ドーム状の光散乱機構３１ａ’を覆うように透明樹脂又はゾルゲルガラスで線状の光導波路３０を形成する。
【００５８】
図５は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ｂは、光導波路３０をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構３１ｂも第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に設けられている。ここで、光散乱機構３１ｂをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。
【００５９】
図６は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光散乱機構３１ｃは、光導波路３０をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路３０において、第２微小タイル状素子２２の受光部２２ｂの近傍について光導波路材の線幅及び高さを小さく絞っている。
【００６０】
光散乱機構３１ｃを備えた光導波路３０の製造方法について次に説明する。先ず、基板１０の表面の所望位置に第１微小タイル状素子２１及び第２微小タイル状素子２２を接着する。次いで、基板１０の表面全体、並びに第１微小タイル状素子２１及び第２微小タイル状素子２２の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路３０を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第２微小タイル状素子２２の受光部２２ｂの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。
【００６１】
次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図６に示すような受光部２２ｂの近傍で線幅が絞られた形状となる。
【００６２】
上記のように、光導波路３０における第１微小タイル状素子２１の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることにより、第１微小タイル状素子２１から放射された光信号がその光散乱機構３１ａ，３１ｂ，３１ｃで散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第２微小タイル状素子２２の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることで、光導波路３０を伝播してきた光信号が第２微小タイル状素子２２の近傍で散乱され、光信号を第２微小タイル状素子２２に効率よく入射させることができる。
【００６３】
次に、本実施形態に係る光インターコネクション回路のさらなる変形例について図７から図９を参照して説明する。本実施形態は、光導波路３０における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍、又は光導波路３０の端部に、光を反射する光反射機構を備える点が上記実施形態と異なる。図７は、本実施形態に係る光インターコネクション回路の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。
【００６４】
例えば、光導波路３０をなす光導波路材の表面に金属膜を形成することで光反射機構３２ａ，３２ｂを設ける。また、光導波路３０をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構３２ａ，３２ｂを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構３２ａ，３２ｂをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構３２ａ又は光反射機構３２ｂは、光導波路３０の全体に施してもかまわない。
【００６５】
このような構成にすることにより、第１微小タイル状素子２１から放射された光信号が光反射機構３２ａで光導波路３０に沿う方向に反射され、その光信号の一部が光反射機構３２ｂで第２微小タイル状素子２２の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。
【００６６】
図８は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｃは、反射面を有する反射板が光導波路３０の端部に貼り付けられた構成となっている。ここで、光反射機構３２ｃの反射面は、基板１０の表面に対して例えば４５度の角度をもつように設けられている。
【００６７】
また、本光インターコネクション回路では、２本の平行な光導波路３０ａ，３０ｂが設けられている。そして、光反射機構３２ｃは、２本の光導波路３０ａ，３０ｂの一方端に設けら、光導波路３０ａ，３０ｂに共用される１枚の共通反射板となっている。そこで、２つの第１微小タイル状素子２１からそれぞれ放射された光信号は、光反射機構３２ｃによってそれぞれ光導波路３０ａ，３０ｂに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。
なお、図８に示す形態では、２本の光導波路３０ａ，３０ｂに共通の光反射機構３２ｃを設けたが、３本以上の光導波路に共通の光反射機構３２ｃを設けてもよい。
【００６８】
図９は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｄ，３２ｅは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構３２ｄは第１微小タイル状素子２１に被さるように、光反射機構３２ｅは第２微小タイル状素子２２に被さるように、光導波路３０上に設置されている。
【００６９】
ここで、光導波路３０ａと光導波路３０ｂの間隔が比較的大きい場合は、図９に示すように各光導波路３０ａ，３０ｂに別個に光反射機構３２ｅを取り付ける。光導波路３０ａと光導波路３０ｂが接近しておりほぼ平行に配置されている場合は、図９に示すように光導波路３０ａ，３０ｂに共通な光反射機構３２ｄを取り付けてもよい。
【００７０】
上記図３から図９に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。
【００７１】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図１０から図１３を参照して説明する。図１０は光導波路３０の製造方法を示す模式側面図である。
【００７２】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１０（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００７３】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１０（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００７４】
図１１は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１１（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００７５】
次いで、図１１（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００７６】
図１２は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００７７】
次いで、図１２（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１２（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００７８】
図１３は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１３（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００７９】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１３（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００８０】
光導波路３０の製造方法は、上記図１０から図１３に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００８１】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１４から図２３を参照して説明する。本実施形態の微小タイル状素子は、エピタキシャルリフトオフ法を基礎とする手法で作製される。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００８２】
＜第１工程＞
図１４は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１４において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００８３】
＜第２工程＞
図１５は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００８４】
＜第３工程＞
図１６は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００８５】
＜第４工程＞
図１７は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００８６】
＜第５工程＞
図１８は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００８７】
＜第６工程＞
図１９は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００８８】
＜第７工程＞
図２０は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００８９】
＜第８工程＞
図２１は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００９０】
＜第９工程＞
図２２は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００９１】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００９２】
＜第１１工程＞
図２３は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【００９３】
（応用例）
以下、本発明に係るチップ内光インターコネクション回路の応用例について説明する。
例えば上記実施形態のチップ内光インターコネクション回路をオプトエレクトロニクス集積回路システムの信号伝送手段として用いる。オプトエレクトロニクス集積回路システムとしては、コンピュータが挙げられる。そして、ＣＰＵをなす集積回路を基板１０上にＴＦＴ回路として形成し、記憶装置などをなす集積回路も基板１０上にＴＦＴ回路として形成する。そして、ＣＰＵなどをなすＴＦＴ回路内での信号処理は電気信号を用いて行うが、ＴＦＴ回路相互間などでのデータ伝送を上記実施形態のチップ内光インターコネクション回路を適用する。
【００９４】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に薄型化及び小型化することが可能となる。
【００９５】
（電子機器）
上記実施形態のチップ内光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２４は、携帯電話の一例を示した斜視図である。図２４において、符号１０００は上記のチップ内光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【００９６】
図２５は、腕時計型電子機器の一例を示した斜視図である。図２５において、符号１１００は上記のチップ内光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【００９７】
図２６は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２６において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記のチップ内光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【００９８】
図２４から図２６に示す電子機器は、上記実施形態のチップ内光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態のチップ内光インターコネクション回路を用いることによって、従来のものよりも電子機器を薄型化及び小型化することができる。さらにまた、上記実施形態のチップ内光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【００９９】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】本発明の実施形態に係る集積回路チップを示す回路図である。
【図２】同上の実施形態に係る回路要素の側面図と平面図である。
【図３】同上の回路要素の変形例を示す側面図である。
【図４】同上の回路要素の変形例を示す側面図である。
【図５】同上の回路要素の変形例を示す側面図である。
【図６】同上の回路要素の変形例を示す側面図と平面図である。
【図７】同上の回路要素の変形例を示す側面図と平面図である。
【図８】同上の回路要素の変形例を示す側面図と平面図である。
【図９】同上の回路要素の変形例を示す側面図と平面図である。
【図１０】本発明の実施形態に係る製造方法を示す模式側面図である。
【図１１】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１２】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１３】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１４】微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１５】同上の製法の第２工程を示す概略断面図である。
【図１６】同上の製法の第３工程を示す概略断面図である。
【図１７】同上の製造方法の第４工程を示す概略断面図である。
【図１８】同上の製造方法の第５工程を示す概略断面図である。
【図１９】同上の製造方法の第６工程を示す概略断面図である。
【図２０】同上の製造方法の第７工程を示す概略断面図である。
【図２１】同上の製造方法の第８工程を示す概略断面図である。
【図２２】同上の製造方法の第９工程を示す概略断面図である。
【図２３】同上の製造方法の第１１工程を示す概略断面図である。
【図２４】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２５】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２６】本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０ｄ…集積回路チップ、２１…第１微小タイル状素子、２１ａ…発光部、２２…第２微小タイル状素子、２２ｂ…受光部、３０…光導波路、２００…微小タイル状素子、２３１…メタル配線、２４０ａ，２４０ｂ，２４０ｃ…回路ブロック
Claims (15)
- １つの集積回路チップ上に設けられた複数の回路ブロックと、
前記回路ブロック同士を光学的に接続するものであって前記集積回路チップ上に設けられた光導波路とを有することを特徴とするチップ内光インターコネクション回路。 - 前記回路ブロック同士は、電気的にも接続されていることを特徴とする請求項１記載のチップ内光インターコネクション回路。
- 前記集積回路チップは、前記回路ブロックと電気的に接続されているとともに前記光導波路と光学的に接続されている発光機能又は受光機能を備える微小タイル状素子を有することを特徴とする請求項１又は２記載のチップ内光インターコネクション回路。
- 前記微小タイル状素子は、前記回路ブロックと電気的に接続されていることを特徴とする請求項３記載のチップ内光インターコネクション回路。
- 前記光導波路の少なくとも一部は、前記微小タイル状素子に被さるように設けられていることを特徴とする請求項３又は４記載のチップ内光インターコネクション回路。
- 前記光導波路の少なくとも一部は、前記回路ブロックの上面に設けられていることを特徴とする請求項１乃至５のいずれか一項に記載のチップ内光インターコネクション回路。
- 前記光導波路の少なくとも一部は、前記回路ブロックを横切るように該回路ブロック上に設けられていることを特徴とする請求項１乃至５のいずれか一項に記載のチップ内光インターコネクション回路。
- 前記光導波路の少なくとも一部は、前記回路ブロックを迂回するように設けられていることを特徴とする請求項１乃至７のいずれか一項に記載のチップ内光インターコネクション回路。
- 前記回路ブロックは、ＣＰＵ、メモリ回路、ＤＳＰ、ＲＦ増幅回路、イメージセンサ及びバイオセンサのうちのいずれかであることを特徴とする請求項１乃至８のいずれか一項に記載のチップ内光インターコネクション回路。
- 前記光導波路は、データ信号又はクロック信号の伝送路であることを特徴とする請求項１乃至９のいずれか一項に記載のチップ内光インターコネクション回路。
- 前記微小タイル状素子は、１つの前記回路ブロックに複数設けられており、
前記光導波路は、１つの前記回路ブロックに設けられている複数の微小タイル状素子毎に設けられていることを特徴とする請求項３乃至１０のいずれか一項に記載のチップ内光インターコネクション回路。 - 前記集積回路チップは、基板上に複数実装されており、
該複数の集積回路チップ同士は、発光機能又は受光機能を備えた微小タイル状素子と基板上に設けられた光導波路とを少なくとも介して光学的に接続されていることを特徴とする請求項１乃至１１のいずれか一項に記載のチップ内光インターコネクション回路。 - 前記集積回路チップは、基板上に複数実装されており、
該集積回路チップ同士が密着しており、
該集積回路チップ同士は、光学的又は電気的に接続されていることを特徴とする請求項１乃至１１のいずれか一項に記載のチップ内光インターコネクション回路。 - 請求項１乃至１３のいずれか一項に記載のチップ内光インターコネクション回路を備えたことを特徴とする電気光学装置。
- 請求項１乃至１３のいずれか一項に記載のチップ内光インターコネクション回路を備えたことを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355344A JP2004191390A (ja) | 2002-12-06 | 2002-12-06 | チップ内光インターコネクション回路、電気光学装置および電子機器 |
| US10/722,434 US7050664B2 (en) | 2002-12-06 | 2003-11-28 | On-chip optical interconnection circuit, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355344A JP2004191390A (ja) | 2002-12-06 | 2002-12-06 | チップ内光インターコネクション回路、電気光学装置および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004191390A true JP2004191390A (ja) | 2004-07-08 |
Family
ID=32677056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002355344A Withdrawn JP2004191390A (ja) | 2002-12-06 | 2002-12-06 | チップ内光インターコネクション回路、電気光学装置および電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7050664B2 (ja) |
| JP (1) | JP2004191390A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151313B2 (en) | 2003-09-11 | 2006-12-19 | Seiko Epson Corporation | Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment |
| WO2007063813A1 (ja) * | 2005-12-02 | 2007-06-07 | Kyocera Corporation | 光導波路部材、光配線基板、光配線モジュール及び表示装置、並びに光導波路部材および光配線基板の製造方法 |
| JP2007156025A (ja) * | 2005-12-02 | 2007-06-21 | Kyocera Corp | 光導波路部材、光配線基板および光配線モジュール |
| JP2007156026A (ja) * | 2005-12-02 | 2007-06-21 | Kyocera Corp | 光配線モジュール |
| JP2007164110A (ja) * | 2005-12-19 | 2007-06-28 | National Institute Of Advanced Industrial & Technology | 光ｉ／ｏ部作製方法および光集積回路 |
| JP2008058926A (ja) * | 2005-12-02 | 2008-03-13 | Kyocera Corp | 光導波路部材、光配線基板、光配線モジュール、及び表示装置、並びに光導波路部材および光配線基板の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003214962A1 (en) * | 2002-02-01 | 2003-09-02 | Zonu, Inc. | Hybrid optical module employing integration of electronic circuitry with active optical devices |
| JP2004191392A (ja) * | 2002-12-06 | 2004-07-08 | Seiko Epson Corp | 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 |
| WO2007007134A1 (en) * | 2005-07-07 | 2007-01-18 | Nokia Corporation | Manufacturing of optical waveguides by embossing grooves by rolling |
| JP2008053250A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 半導体装置の製造方法 |
| EP2412036B1 (en) * | 2009-03-23 | 2019-08-28 | Hewlett-Packard Enterprise Development LP | Device with indirect-bandgap-semiconductor light-emitting diode |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103459B1 (en) * | 1990-06-25 | 1999-07-06 | Qualcomm Inc | System and method for generating signal waveforms in a cdma cellular telephone system |
| FR2677490B1 (fr) * | 1991-06-07 | 1997-05-16 | Thomson Csf | Emetteur-recepteur optique a semiconducteurs. |
| US6222828B1 (en) * | 1996-10-30 | 2001-04-24 | Trw, Inc. | Orthogonal code division multiple access waveform format for use in satellite based cellular telecommunications |
| US6317412B1 (en) * | 1997-12-12 | 2001-11-13 | Stanford Telecommunications, Inc. | Increased capacity in an OCDMA system for frequency isolation |
| JP2004191392A (ja) * | 2002-12-06 | 2004-07-08 | Seiko Epson Corp | 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 |
-
2002
- 2002-12-06 JP JP2002355344A patent/JP2004191390A/ja not_active Withdrawn
-
2003
- 2003-11-28 US US10/722,434 patent/US7050664B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151313B2 (en) | 2003-09-11 | 2006-12-19 | Seiko Epson Corporation | Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment |
| WO2007063813A1 (ja) * | 2005-12-02 | 2007-06-07 | Kyocera Corporation | 光導波路部材、光配線基板、光配線モジュール及び表示装置、並びに光導波路部材および光配線基板の製造方法 |
| JP2007156025A (ja) * | 2005-12-02 | 2007-06-21 | Kyocera Corp | 光導波路部材、光配線基板および光配線モジュール |
| JP2007156026A (ja) * | 2005-12-02 | 2007-06-21 | Kyocera Corp | 光配線モジュール |
| JP2008058926A (ja) * | 2005-12-02 | 2008-03-13 | Kyocera Corp | 光導波路部材、光配線基板、光配線モジュール、及び表示装置、並びに光導波路部材および光配線基板の製造方法 |
| JP4668049B2 (ja) * | 2005-12-02 | 2011-04-13 | 京セラ株式会社 | 光配線モジュール |
| JP4718312B2 (ja) * | 2005-12-02 | 2011-07-06 | 京セラ株式会社 | 光導波路部材、光配線基板、光配線モジュール、光導波路部材製造方法、および光配線基板製造方法 |
| JP2007164110A (ja) * | 2005-12-19 | 2007-06-28 | National Institute Of Advanced Industrial & Technology | 光ｉ／ｏ部作製方法および光集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040131304A1 (en) | 2004-07-08 |
| US7050664B2 (en) | 2006-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004191392A (ja) | 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 | |
| US7092588B2 (en) | Optical interconnection circuit between chips, electrooptical device and electronic equipment | |
| JP4249474B2 (ja) | 波長多重チップ間光インターコネクション回路 | |
| JP3952923B2 (ja) | 光インターコネクション回路の製造方法 | |
| JP2004022901A (ja) | 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 | |
| JP3870848B2 (ja) | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 | |
| JP2004191390A (ja) | チップ内光インターコネクション回路、電気光学装置および電子機器 | |
| JP3800135B2 (ja) | 光通信モジュール、光通信モジュールの製造方法および電子機器 | |
| JP2005539274A5 (ja) | ||
| JP3941713B2 (ja) | 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器 | |
| JP2004170684A (ja) | チップ間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2008177326A (ja) | 配線基板およびその製造方法、並びに電子機器 | |
| JP2004126153A (ja) | フラットパネルディスプレイおよび電子機器 | |
| US7448233B2 (en) | Method for manufacturing optical waveguide, optical waveguide device, electro-optical apparatus and electronic apparatus | |
| JP2004170685A (ja) | Ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器 | |
| JP3952935B2 (ja) | 光インターコネクション回路、電気光学装置および電子機器 | |
| JP2005123268A (ja) | 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置 | |
| JP2004193144A (ja) | 波長多重ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器 | |
| US11742319B2 (en) | Method of manufacturing electronic device | |
| JP2004264506A (ja) | 光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004309770A (ja) | 光導波路及びその製造方法、光インターコネクション回路及びその製造方法、電子機器 | |
| JP2004126154A (ja) | 光インターコネクション回路、フラットパネルディスプレイおよび電子機器 | |
| JP2004192023A (ja) | 波長多重チップ間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004327584A (ja) | 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器 | |
| US6859296B2 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061205 |