JP2005123268A - 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置 - Google Patents

光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置 Download PDF

Info

Publication number
JP2005123268A
JP2005123268A JP2003354043A JP2003354043A JP2005123268A JP 2005123268 A JP2005123268 A JP 2005123268A JP 2003354043 A JP2003354043 A JP 2003354043A JP 2003354043 A JP2003354043 A JP 2003354043A JP 2005123268 A JP2005123268 A JP 2005123268A
Authority
JP
Japan
Prior art keywords
optical element
convex portion
optical
conductive layer
bump structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003354043A
Other languages
English (en)
Other versions
JP4686967B2 (ja
Inventor
Takeshi Kaneko
剛 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003354043A priority Critical patent/JP4686967B2/ja
Publication of JP2005123268A publication Critical patent/JP2005123268A/ja
Application granted granted Critical
Publication of JP4686967B2 publication Critical patent/JP4686967B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】 設置位置、形状、高さおよび大きさが良好に制御された光素子およびその製造方法、前記光素子と実装基板との実装構造ならびに実装方法、および前記光素子と前記実装基板との実装構造を含む光モジュールならびに光伝達装置を提供する。
【解決手段】 本発明の光素子100は、基体20に設けられ、光が出射または入射する光学面18と、電極接続部42とを含む機能領域40と、基体20上に設けられたバンプ構造体70とを含む。バンプ構造体70は、絶縁性の凸状部10と、凸状部10を覆う第1導電層30と、第1導電層30と一体化して設けられ、第1導電層30から電極接続部42上まで設けられた第2導電層32と、を含む。
【選択図】 図1

Description

本発明は、光素子およびその製造方法、前記光素子と実装基板との実装構造ならびに実装方法、前記光素子と前記実装基板との実装構造を含む光モジュールならびに光伝達装置に関する。
フリップチップボンディングを用いて素子を基板に直接実装する場合、素子または基板の電極上に形成された金属のバンプ(金属バンプ)を介して実装することが多い。この金属バンプは例えば、金属のワイヤを融着した後、このワイヤを破断することにより形成される(例えば、特許文献1参照)。あるいは、この金属バンプは、メッキ法によって形成可能である(例えば、特許文献2参照)。しかしながら、これらの金属バンプ形成方法では複雑な工程や装置が必要とされる。また、得られる金属バンプの高さや大きさ、ならびに金属バンプの形成位置を高精度に制御することが困難である。
一方、より簡単に金属バンプを形成する方法として、インクジェット法を用いて導電性ペーストを吐出する方法が知られている(例えば、特許文献3参照)。しかしながら、導電性ペーストは一般に粘度が非常に高いため、この形成方法において、インクジェットヘッドのノズルから導電性ペーストを精度良く吐出させることが難しい。このため、上記形成方法と同様に、形成する金属バンプの高さや大きさ、ならびに金属バンプの形成位置を高精度に制御することが難しい。
特開平5−6893号公報 特開平5−47768号公報 特開平3−60036号公報
本発明の目的は、光素子およびその製造方法、前記光素子と実装基板との実装構造ならびに実装方法、前記光素子と前記実装基板との実装構造を含む光モジュールならびに光伝達装置を提供することにある。
(1)本発明の光素子は、
基体に設けられ、光が出射または入射する光学面と、
電極接続部と、
前記基体上に設けられたバンプ構造体と、を含み、
前記バンプ構造体は、
絶縁性の凸状部と、
前記凸状部を覆う第1導電層と、
前記第1導電層と一体化して設けられ、該第1導電層から前記電極接続部上まで設けられた第2導電層と、を含む。
上記本発明の光素子によれば、設置位置、形状、高さおよび大きさが良好に制御されたバンプ構造体を含む光素子を得ることができる。詳しくは、本実施の形態の欄で説明する。
上記本発明の光素子においては、以下の態様(A)〜(F)をとることができる。
(A)前記バンプ構造体の頂上部が前記光学面よりも高い位置にあることができる。この構成によれば、前記バンプ構造体を介して前記基体と他の基体(例えば実装基板)とを接合する際に、前記光学面が前記他の基体と接触するのを確実に防止することができる。
(B)前記凸状部の上部が平坦であることができる。この構成によれば、前記バンプ構造体を介して前記基体と他の基体(例えば実装基板)とを接合した際に、前記バンプ構造体と他の部材(前記バンプ構造体と接触する部材)との接触面積を大きくすることができる。これにより、前記基体と他の基体とを実装する際の接触抵抗を低減できるうえに、前記基体と他の基体との間の実装強度を高めることができる。
(C)前記基体に凹部を設け、前記凸状部の一部を前記凹部に埋め込むことができる。
(D)前記基体に凸部を設け、前記凸状部を前記凸部の上面上に設けることができる。
(E)さらに、前記電極接続部と電気的に絶縁されているダミーバンプ構造体を含み、前記ダミーバンプ構造体は、絶縁性の凸状部と、該凸状部を覆う導電層とを含むことができる。
この場合、前記ダミーバンプ構造体の頂上部の高さを、前記バンプ構造体の頂上部の高さとほぼ等しくすることができる。
(F)前記光素子が面発光型半導体レーザ、半導体発光ダイオード、有機EL装置、およびフォトダイオードのいずれかであることができる。
(2)本発明の光素子の製造方法は、
光が出射または入射する光学面と、電極接続部とを基体に形成する工程と、
エネルギーを付与すると硬化可能な液状の絶縁性材料を前記基体に対して吐出して、凸状部前駆体を形成する工程と、
前記凸状部前駆体にエネルギーを付与して、絶縁性の凸状部を形成する工程と、
前記凸状部を覆う第1導電層を形成する工程と、
前記第1導電層から前記電極接続部上まで、第2導電層を該第1導電層と一体化して形成する工程と、
を含む。
本発明の光素子の製造方法によれば、前記液状の絶縁性材料を前記基体に対して吐出して凸状部前駆体を形成し、この凸状部前駆体にエネルギーを付与して、絶縁性の凸状部を形成することにより、設置位置、形状、高さおよび大きさが良好に制御されたバンプ構造体を得ることができる。詳しくは、本実施の形態の欄で説明する。
上記本発明の光素子の製造方法においては、以下の態様(A)〜(C)をとることができる。
(A)前記液状の絶縁性材料の吐出をインクジェット法により行なうことができる。本願において、「インクジェット法」とは、インクジェットヘッドを用いて液滴を吐出する方法である。ただし、この場合、吐出する前記液滴は、印刷物に用いられる所謂インクではなく、前記液状の絶縁性材料である。この方法によれば、前記液状の絶縁性材料の吐出量の微妙な調整が可能であるため、微細な前記凸状部を簡便に設置することができる。
(B)エネルギーを付与すると硬化可能な液状の導電性材料を、前記凸状部上方から前記電極接続部の上方まで吐出して導電層前駆体を形成し、該導電層前駆体にエネルギーを付与することにより、前記第1導電層および第2導電層を形成することができる。この場合、前記液状の導電性材料の吐出をインクジェット法により行なうことができる。この方法によれば、前記液状の導電性材料の吐出量の微妙な調整が可能であるため、微細な前記第1および第2導電層を簡便に設置することができる。
(C)前記凸状部または前記凸状部前駆体を平坦化すること、をさらに含むことができる。この場合、前記凸状部または前記凸状部前駆体上に平板を設置して加圧することにより、該凸状部または該凸状部前駆体を平坦化することができる。
(3)本発明の光素子と実装基板との実装構造は、上記光素子と、実装基板とが、前記バンプ構造体を介して接合されている。
(4)本発明の光素子と実装基板との実装方法は、上記光素子と、低融点金属からなるパッドを含む実装基板とを接合する際に、前記パッドを融解させた状態で前記バンプ構造体と前記パッドとを接合すること、を含む。
(5)本発明の光モジュールは、上記本発明の光素子と実装基板との実装構造と、光導波路とを含み、前記光導波路には、前記光素子の前記光学面から入射または出射した光が導入される。
(6)本発明の光伝達装置は、上記本発明の光モジュールを含む。
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
[第1の実施の形態]
1.光素子
図1は、本発明の第1の実施の形態に係る光素子100を模式的に示す断面図である。図2は、図1に示す光素子100を模式的に示す平面図である。図1は図2のA−A線における断面を示している。
本実施の形態の光素子100は、基体20に設けられた機能領域40と、基体20上に設けられたバンプ構造体70とを含む。光素子100は、光が出射または入射する光学面18と、電極接続部42,44とを含む。
光素子100は受光素子、発光素子、および受発光素子のいずれかである。光素子100においては、この機能領域40に光学面18が設けられており、この光学面18から光が出射または入射する。より具体的には、光素子100が受光素子として機能する場合、光学面18は光の入射面であり、あるいは光素子100が発光素子として機能する場合、光学面18は光の出射面である。この光素子100においては、光学面18と垂直方向に光が出射または入射可能である。光素子100は例えば、面発光型半導体レーザ、半導体発光ダイオード、有機EL装置、およびフォトダイオードのいずれかであることができる。
機能領域40は、光の吸収および光の発生のうち少なくとも一方が行なわれる領域を含む。また、電極接続部42,44は、光素子100において第2導電層32と接続する部分を含む領域である。光素子100が面発光型半導体レーザ、半導体発光ダイオード、またはフォトダイオードである場合、電極接続部42,44は例えばコンタクト層等の不純物濃度が比較的高い領域であってもよい。
バンプ構造体70は、絶縁性の凸状部10と、凸状部10を覆う第1導電層30と、第1導電層30と一体化して設けられた第2導電層32とを含む。バンプ構造体70は、光素子40を駆動するための電極として使用される。また、凸状部10は基体20上に設けられている。
基体20はバンプ構造体100を設置できるものであればよく、材質は特に限定されないが、例えばシリコン基板やサファイア基板、SOI基板、化合物半導体基板、ガラス基板、エポキシ基板等を挙げることができる。基体20に機能領域40を形成する場合、基体20は、例えばサファイア基板や化合物半導体基板等、光素子を形成する場合に一般に使用される基板からなることができる。なお、これらの基板には別の素子や配線が形成されていてもよく、その表面が絶縁層で覆われていてもよい。図1および図2においては、基体20が絶縁層16で覆われており、この絶縁層16上に凸状部10が設けられている場合を示している。この絶縁層16としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコンなどの無機物であってもよく、あるいは樹脂等の有機物であってもよい。前記樹脂としては、例えば、ポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、あるいはフッ素系樹脂であってもよい。
凸状部10は液状の絶縁性材料を硬化させて得られる。すなわち、この液状の絶縁性材料は、凸状部10を形成するための原料を含む液状物であり、例えば熱や光等のエネルギーを付与することにより硬化可能である。より具体的には、この液状の絶縁性材料は樹脂前駆体を含む。この場合、樹脂前駆体としては、例えば、紫外線硬化型樹脂や熱硬化型樹脂の前駆体が挙げられる。紫外線硬化型樹脂としては、例えば紫外線硬化型のアクリル系樹脂およびエポキシ系樹脂が挙げられる。また、熱硬化型樹脂としては、熱硬化型のポリイミド系樹脂が例示できる。なかでも、熱硬化性樹脂を用いて凸状部10を形成する場合、耐熱性に優れたバンプ構造体70を得ることができる。特に、基体20が基板からなり、この基板にバンプ構造体70が設けられており、この基板を実装する場合、その実装工程によっては、バンプ構造体70は例えば400℃程度の高熱条件に曝されるため、バンプ構造体70は耐熱性に優れていることが望ましい。また、紫外線硬化型樹脂を用いて凸状部10を形成する場合、硬化の際に熱工程が不要であるため、バンプ構造体70以外の部分(例えば素子)に対して加わるダメージが小さい点で好ましい。
また、このバンプ構造体70においては、図1および図2に示すように、凸状部10が半球状である。この場合、凸状部10の曲率や半径は、凸状部10の製造工程において、液滴10b(液状の絶縁性材料)の量や粘度を調整することにより適宜設定することができる(後述する図3(a)参照)。
第1導電層30は、凸状部10上に形成されている。より具体的には、第1導電層30は図1および図2に示すように、凸状部10を覆うように形成されている。第2導電層32は、第1導電層30と一体化して設けられ、第1導電層30から電極接続部42上まで設けられている。より具体的には、第2導電層32は図1および図2に示すように、第1導電層30と連続しており、第1導電層30から絶縁層16上を経て電極接続部42上まで形成されている。すなわち、第2導電層32は少なくとも一部が電極接続部42上に設けられている。
第1および第2導電層30,32の材質は特に限定されるわけではないが、例えば、アルミニウム、銅、銀、金、白金、亜鉛、スズ、ニッケル、チタン、タングステン、ゲルマニウム、コバルト等の金属や、これらの金属の合金あるいは導電性を有する樹脂やITO等の透明電極材料からなる。これらの材料を単独であるいは組み合わせて用いることにより、第1および第2導電層30,32を形成することができる。
図1に示すように、バンプ構造体70の頂上部70yは光学面18よりも高い位置にある。図1において、光学面18を含む平面が「X」で、バンプ構造体70の頂上部70yを含み基体20の上面20aと平行な平面が「Y」でそれぞれ示されている。なお、図1に示すように、基体20の上面20aは光学面18を含む。光学面18は光の出射面または入射面であるから、光学面18と他の部材との接触をできるだけ避けることが望ましい。本実施の形態の光素子100によれば、バンプ構造体70の頂上部70yが光学面18よりも高い位置にあることにより、実装時にバンプ構造体70を他の部材と接合する際に、光学面18が他の部材と接触するのを防止することができる。
2.光素子の製造方法
次に、図1および図2に示すバンプ構造体70の製造方法について、図3(a)〜図3(e)を参照して説明する。図3(a)〜図3(e)に示す断面はそれぞれ図1に示す断面に対応している。
(1)まず、基体20上に凸状部10を形成する(図3(a)〜図3(c)参照)。具体的には、液滴10bを基体20に対して吐出して、凸状部前駆体10aを形成する(図3(a)および図3(b)参照)。この液滴10bはエネルギーを付与すると硬化する液状の絶縁性材料からなる。
液滴10bを吐出する方法としては、例えば、ディスペンサ法またはインクジェット法が挙げられる。ディスペンサ法は、液滴を吐出する方法として一般的な方法であり、比較的広い領域に液滴10bを吐出する場合に有効である。また、インクジェット法は、インクジェットヘッドを用いて液滴を吐出する方法であり、液滴を吐出する位置についてμmオーダーの単位で制御が可能である。また、吐出する液滴の量を、ピコリットルオーダーの単位で制御することができる。これにより、本工程においてインクジェット法を用いて液滴10bを吐出することにより、凸状部10の大きさを厳密に制御することができる。図3(a)には、インクジェットヘッドのノズル50から基体20に対して液滴10bを吐出する工程が示されている。
次に、凸状部前駆体10aを硬化させて、絶縁性の凸状部10を形成する(図3(b)および図3(c)参照)。具体的には、凸状部前駆体10aに対して、熱または光等のエネルギー13を付与する。凸状部前駆体10aを硬化する際は、液状の絶縁性材料の種類により適切な方法を用いる。例えば、熱エネルギーの付加、あるいは紫外線またはレーザ光等の光照射が挙げられる。
また、図3(c)に示すように、凸状部10を丸く盛りあがった形状にするためには、液滴10bの粘度は液滴10bが吐出できる範囲内でできるだけ高いほうが好ましい。液滴10bが吐出可能であれば、液滴10bは溶媒を含まないものであってもよい。この場合、液状のときの形状(凸状部前駆体10aのときの形状)がほぼ保持された凸状部10を得ることができる。
なお、上記工程において、液滴10bに対して撥液性を有する撥液部(図示せず)と、液滴10bに対する濡れ性が前記撥液部よりも高い親液部(図示せず)とを基体20上に形成してから、液滴10bを基体20の上面20aに対して吐出してもよい。この場合、前記親液部に対して液滴10bを吐出して、前記親液部上に凸状部前駆体10aを形成した後、後述する工程と同様にこの凸状部前駆体10aを硬化させることにより、凸状部10を形成する。前記撥液部および親液部を形成することにより、液滴10bに対する上面20aの濡れ性を制御することができ、その結果、凸状部10の設置位置を制御することができる。なお、この撥液部は、後の工程において凸状部10が形成される領域以外の領域に形成してもよいし、あるいは、基体20の上面20a全体に撥液処理を施した後、凸状部10が形成される領域のみ前記撥液部を除去してもよい。以上の工程により、前記撥液部が形成される。すなわち、基体20の上面20aのうち前記撥液部が形成されない領域が前記親液部となる。この親液部は、液滴10b(液状の絶縁性材料)に対する濡れ性が前記撥液部よりも高い領域である。あるいは、撥液部を形成せずに、基体20の上面20aのうち凸状部10が形成される領域にのみ親液処理を施すことにより、基体20の上面20aに親液部を形成した後、この親液部上に凸状部前駆体10aを形成することもできる。この場合においても、前記撥液部を形成する場合と同様に、凸状部前駆体10aの設置位置を制御することができる。
前記撥液部は、凸状部10を形成するための液滴10b(液状の絶縁性材料)に対する濡れ性が低い。前記撥液部は、例えば基体20の上面20aに対するプラズマ処理により形成することができる。あるいは、前記撥液部は、液滴10b(液状の絶縁性材料)に対して撥液性を有する膜(例えば、フッ化アルキルシランの単分子膜)からなることができる。
次いで、前記親液部に対して、凸状部10を形成するための液滴10bを吐出して、凸状部前駆体10aを形成する。
この撥液部が基体20の上面20aに形成されていることにより、仮に、液滴10bが前記撥液部上に着弾した場合でも、液滴10bと前記親液部との濡れ性よりも液滴10bと前記撥液部との濡れ性のほうが低いため、前記撥液部に着弾した液滴10bは前記親液部へと移動する。このように、前記撥液部および前記親液部を基体20の上面20aに設けることにより、凸状部前駆体10aの形成位置を制御することができる。また、凸状部前駆体10aの大きさは、液滴10bの吐出量を調整することにより制御することができる。
(2)次いで、凸状部10を覆うように、凸状部10の上に第1導電層30を形成し、かつ、第1導電層30と一体化した第2導電層32を形成する(図3(d)および図3(e)参照)。第1および第2導電層30,32を形成する方法としては、スパッタリングや蒸着等の方法にて導電層(図示せず)を形成した後、リフトオフ法、ドライエッチング法、またはウエットエッチング法によってこの導電層を所定の形状にパターニングする方法や、液状の導電性材料を吐出した後硬化させる方法が挙げられる。本実施の形態においては、後者の方法すなわち、液状の導電性材料を硬化させて第1および第2導電層30,32を形成する方法について説明する。
液状の導電性材料は、第1および第2導電層30,32を形成するための原料を含む液状物であり、エネルギーを付与すると硬化する性質を有する。この液状の導電性材料としては、例えば、溶媒に導電性粒子を分散させた液を用いることができる。溶媒に導電性粒子を分散させた液を用いて第1および第2導電層30,32を形成する場合、熱エネルギーを付与することにより溶媒を蒸発させて除去できるため、均一な膜厚の薄膜からなる第1および第2導電層30,32を形成することができる。
より具体的には、液滴30bを凸状部10上に対して吐出して、第1導電層前駆体30aを形成するとともに、第1導電層前駆体30aと連続して電極接続部42上まで液滴30bを吐出することにより、第2導電層前駆体32aを形成する(図3(d)および図3(e)参照)。この液滴30bはエネルギーを付与すると硬化する液状の導電性材料からなる。
液滴30bを吐出する方法としては、前述した液滴10bを吐出する方法として例示した方法を用いることができる。例えば、インクジェット法により液滴30bを吐出することにより、第1および第2導電層30,32の膜厚を厳密に制御することができる。図3(d)には、インクジェットヘッドのノズル52から凸状部10に対して液滴30bを吐出する工程が示されている。
次に、第1および第2導電層前駆体30a,32aを硬化させて、凸状部10上に第1導電層30を形成し、第1導電層30から電極接続部42上まで連続する第2導電層32を形成する(図1および図2参照)。具体的には、第1および第2導電層前駆体30a,32aに対して、熱または光等のエネルギー23を付与する。第1および第2導電層前駆体30a,32aを硬化する際は、液状の導電性材料の種類により適切な方法を用いる。例えば、第1および第2導電層前駆体30a,32aが溶媒を含む場合、第1および第2導電層前駆体30a,32aに対して熱エネルギーを付与することにより、第1および第2導電層前駆体30a,32aに含まれる前記溶媒を蒸発させる。これにより、第1および第2導電層30,32が得られる。あるいは、第1および第2導電層前駆体30a,32aが導電性粒子を分散させた樹脂前駆体からなる場合、第1および第2導電層前駆体30a,32aに対して熱エネルギーまたは紫外線を付与することにより、第1および第2導電層前駆体30a,32aに含まれる樹脂を硬化させる。これにより、第1および第2導電層30,32が得られる。
なお、上記工程において、液滴30bを吐出する位置を調整することにより、第1および第2導電層30,32を所定のパターンに形成することができる。以上の工程により、バンプ構造体70が得られる(図1および図2参照)。これにより、バンプ構造体70を有する光素子100が得られる。
3.作用効果
本実施の形態に係る光素子100の製造方法は、以下に示す作用効果を有する。
(1)第1に、所望の形状、高さおよび大きさを有し、設置位置が厳密に制御されたバンプ構造体70を得ることができる。凸状部10の形状、高さおよび大きさは液滴10bの吐出量によって制御することができる。同様に、第1および第2導電層30,32の膜厚および形状は、液滴30bの吐出量および粘度によって制御することができる。これにより、所望の形状、高さおよび大きさを有するバンプ構造体70を得ることができる。
特に、光素子100が、複数のバンプ構造体70を介して実装基板(例えば、配線層を表面に含むガラスエポキシ基板やガラス基板;図示せず)と実装されている場合、光学面18からの出射光を効率的に利用するため、あるいは光学面18へと光を効率的に導入するためには、光素子100と前記実装基板とを平行に接合することが求められる。そのためには、光素子100と前記実装基板とを接合する複数のバンプ構造体70の高さが均一であることが必要となる。
この場合、本実施の形態の光素子100によれば、インクジェット法により液滴10bの吐出量を厳密に制御して基体20上に凸状部前駆体10aを形成し硬化させて凸状部10を形成し、次いで、インクジェット法により液滴30bの吐出量を厳密に制御して凸状部10上に第1および第2導電層前駆体30a,32aを形成し硬化させて第1および第2導電層30,32を形成する。これにより、各バンプ構造体70における凸状部10の高さおよび第1および第2導電層30,32の膜厚を均一に形成することができる。これにより、複数のバンプ構造体70の高さを均一にすることができるため、複数のバンプ構造体70を介して光素子100と前記実装基板とを実装する際に、光素子100と前記実装基板との距離を均一にすることができる。その結果、光学面18からの出射光を効率的に利用することができ、あるいは光学面18へと光を効率的に導入することができる。
また、インクジェット法により液滴10bを吐出して凸状部前駆体10aを形成する場合、多くの凸状部前駆体10aを一度に形成することができる。同様に、インクジェット法により液滴30bを吐出して第1および第2導電層前駆体30a,32aを形成する場合、多くの第1および第2導電層前駆体30a,32aを一度に形成することができる。これにより、バンプ構造体70を効率良く形成することができるため、製造コストの低減を図ることができる。
(2)第2に、一般的な金属バンプの製造方法と比較して、本実施の形態のバンプ構造体70を簡便な方法にて製造することができる。すなわち、背景技術の欄で前述したように、金属バンプは一般に、ワイヤによる切断やメッキ等により形成される。
これに対して、本実施の形態のバンプ構造体70は主に、液滴10bを基体20の上面20aに対して吐出し硬化させて、絶縁性の凸状部10を基体20上に形成する工程と、液滴30bを凸状部10に対して吐出し硬化させて、第1および第2導電層30,32を形成する工程とにより形成できる。上記工程において、凸状部10および第1および第2導電層30,32は、例えば前述したインクジェット法を用いて形成することができる。したがって、バンプ構造体70の製造には特殊な装置が不要であるため、簡便な方法にてバンプ構造体70を形成することができる。
また、液滴30b(液状の導電性材料)が溶媒を含む場合、第1および第2導電層前駆体30a,32aに例えば熱エネルギーが付与されることにより溶媒が蒸発して、薄膜状の第1および第2導電層30,32が得られる。これにより、均一な薄膜からなる第1および第2導電層30,32を得ることができる。
4.変形例
本実施の形態の光素子100において、図1および図2に示すバンプ構造体70のかわりに、例えば以下の形状を有するバンプ構造体が使用可能である。なお、以下の変形例1〜3においても、上述した作用効果を有することは言うまでもない。
(1)変形例1
図4(a)は、図1および図2に示すバンプ構造体70の一変形例(バンプ構造体72)を模式的に示す断面図であり、図4(b)は、図4(a)に示すバンプ構造体72を模式的に示す平面図である。
変形例1のバンプ構造体72は、図4(a)および図4(b)に示すように、基体20に設けられた凹部22と、一部が凹部22に埋め込まれている凸状部10と、凸状部10の上に設けられた第1導電層30と、第1導電層30と一体化した第2導電層32とを含む。
このバンプ構造体72は、基体20に凹部22を形成し、次いで、凹部22に対して液滴10bを吐出して、凸状部前駆体10aを形成し硬化させることにより凸状部10を形成した後、第1および第2導電層30,32を形成することにより得られる。凸状部10ならびに第1および第2導電層30,32の形成方法は、前述した本実施の形態の凸状部10ならびに第1および第2導電層30,32と同様である。
また、凹部22は例えば、一般的なフォトリソグラフィ法により、基体20上に所定のパターンのレジスト層(図示せず)を形成した後、このレジスト層をマスクとして基体20をパターニングすることにより形成することができる。なお、基体20のパターニングは、基体20の材質や種類に応じて適切な方法(例えば選択成長法、ドライエッチング法、ウエットエッチング法、リフトオフ法等)を選択することができる。また、凹部22の形成方法はパターニングに限定されない。
さらに、変形例1においては、凹部22の底面22aが円形である場合について示したが、凹部22の底面22aの形状はこれに限定されるわけではなく、例えば楕円や矩形など種々の形状であってもよい。凹部22の底面22aの形状を適宜選択することにより、凸状部10の形状を制御することができる。
変形例1のバンプ構造体72によれば、凹部22の形状および大きさを適宜設定することにより、凸状部10の形状、高さおよび大きさを適宜設定することができる。これにより、バンプ構造体72の形状、高さおよび大きさを適宜設定することができる。また、凹部22を所定の位置に設けることにより、凸状部10の設置位置を制御することができる。この結果、設置位置がより厳密に制御されたバンプ構造体72を得ることができる。
(2)変形例2
図5(a)は、図1および図2に示すバンプ構造体70の一変形例(バンプ構造体74)を模式的に示す断面図であり、図5(b)は、図5(a)に示すバンプ構造体74を模式的に示す平面図である。
変形例2のバンプ構造体74は、基体20に設けられた凸部24と、凸部24上に設けられた凸状部10と、凸状部10の上面24a上に設けられた第1導電層30と、第1導電層30と一体化した第2導電層32とを含む。
このバンプ構造体74は、基体20に凸部24を形成し、次いで、凸部24の上面24aに対して液滴10bを吐出して、凸状部前駆体10aを形成し硬化させることにより凸状部10を形成した後、第1および第2導電層30,32を形成することにより得られる。凸状部10ならびに第1および第2導電層30,32の形成方法は、前述した本実施の形態の凸状部10ならびに第1および第2導電層30,32と同様である。ここで、凸部24は、上述した実施例1において基体20をパターニングする方法と同様の方法により形成することができる。なお、凸部24の形成方法はパターニングに限定されない。また、基体20をパターニングするかわりに、基体20上に部材を設置することにより、凸部24を形成してもよい。
変形例2のバンプ構造体74によれば、凸部24の上面24aの形状および大きさを適宜設定することにより、凸状部10の高さおよびを適宜設定することができる。これにより、バンプ構造体74の形状、高さおよび大きさを適宜設定することができる。また、凸状部10は前述したように、液滴10bを凸部24の上面24aに対して吐出し硬化することにより形成される。すなわち、凸部24を所定の位置に設けることにより、凸状部10の設置位置を制御することができる。この結果、設置位置が厳密に制御されたバンプ構造体74を得ることができる。
さらに、変形例2においては、凸部24の上面24aが円形である場合について示したが、凸部24の上面24aの形状はこれに限定されるわけではなく、例えば楕円や矩形など種々の形状であってもよい。凸部24の上面24aの形状を適宜選択することにより、凸状部10の形状を制御することができる。
(3)変形例3
図6(a)は、図1および図2に示すバンプ構造体70の一変形例(バンプ構造体76)を模式的に示す断面図であり、図5(b)は、図5(a)に示すバンプ構造体76を模式的に示す平面図である。
変形例3のバンプ構造体76は、凸状部10が凸部24の上面24a上に設けられている点で、変形例2のバンプ構造体74と同様の構成を有する。一方、変形例3のバンプ構造体76によれば、凸状部10の上部が平坦である点で、変形例2のバンプ構造体74と異なる構成を有する。
より具体的には、変形例3のバンプ構造体76においては、凸状部10の上部の表面が平面10xを含む。この構成によれば、このバンプ構造体76を介して基体20と他の基体(例えば実装基板;図示せず)とを接合した際に、バンプ構造体76と他の部材(被接触物)との接触面積を大きくすることができる。これにより、基体20と他の基体とを実装する際の接触抵抗を低減できるうえに、基体20と他の基体との間の実装強度を高めることができる。
このバンプ構造体76は以下の方法により形成可能である。まず、本実施の形態のバンプ構造体70と同様に凸状部10を形成した後(図3(a)〜図3(c)参照)、基体20の上面20aと平行に平板(図示せず)を凸状部10上に設置した状態で、この平板を基体20の方向に加圧する。加圧の方法としては、平板に外部から圧力を加える方法や、基体20の方向に平板を吸引する方法等が挙げられる。これにより、凸状部10を変形させることにより、上面10xを凸状部10に形成することができる。この方法は、凸状部10が加圧により変形可能な材質からなる場合に適用可能である。
あるいは、凸状部前駆体10aを形成した後、基体20と平行に前記平板を凸状部前駆体10a上に設置し、凸状部前駆体10aを完全に硬化させない状態でこの平板を加圧し、凸状部前駆体10aを変形させた後、上述した方法と同様の方法にて凸状部前駆体10aを硬化させることにより、上面10xを有する凸状部10を形成することができる。
なお、本実施の形態のバンプ構造体70ならびに変形例1,2のバンプ構造体72,74においても、変形例3のバンプ構造体76と同様に、凸状部10の上部を平坦にすることができる。
[第2の実施の形態]
1.光素子
図7は、本発明の第2の実施の形態に係る光素子200を模式的に示す断面図である。図8は、図7に示す光素子200を模式的に示す平面図である。図8は図7のA−A線における断面を示している。
本実施の形態の光素子200は、図7に示すように、絶縁性の凸状部10と、凸状部10を覆う第1導電層30と、第1導電層30と一体化した第2導電層32とを含む点で、第1の実施の形態の光素子100と同様である。なお、本実施の形態の光素子200において、第1の実施の形態の光素子100と同様の構成要素には同じ符号を付して、詳しい説明を省略する。光素子200は、基体120と、基体120に設けられた機能領域140と、基体120上に設けられたバンプ構造体172,272とを含む。
光素子200は例えば面発光型半導体レーザまたは半導体発光ダイオード等の発光素子、あるいはフォトダイオード等の受光素子である。本実施の形態においては、光素子200が面発光型半導体レーザである場合について説明する。
機能領域140およびバンプ構造体172,272は基体(例えばn型GaAs基板)120上に設けられている。この機能領域140は共振器を含み、この共振器は柱状部130を含む。この柱状部130に活性層105が設けられている。より具体的には、前記共振器は例えば、分布反射型多層膜ミラー(以下、「第1ミラー」という;図示せず)、活性層105、および分布反射型多層膜ミラー(以下、「第2ミラー」という;図示せず)がこの順に積層されている。第1ミラーは例えば、n型Al0.9Ga0.1As層とn型Al0.15Ga0.85As層とが40ペア交互に積層されて構成されている。活性層105は例えば、AlGaAsからなるバリア層、GaAsからなるウエル層、およびAlGaAsからなるバリア層からなる。第2ミラーは例えば、p型Al0.9Ga0.1As層とp型Al0.15Ga0.85As層とが25ペア交互に積層されて構成されている。なお、活性層105の材質は、光素子200の発振波長に応じて適宜設定することができる。
また、基体120上には絶縁層106が設けられている。絶縁層106は柱状部130の側面を覆うように設けられている。この絶縁層106にはさらに凹部122が設けられ、この凹部122に凸状部10が設けられている。この絶縁層106の材質としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコンなどの無機物であってもよく、あるいは樹脂等の有機物であってもよい。前記樹脂としては、例えば、ポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、あるいはフッ素系樹脂であってもよく、好ましくは、ポリイミド系樹脂からなる。
バンプ構造体172,272は、凹部122に設けられた絶縁性の凸状部10と、凸状部10を覆う第1導電層30と、第1導電層30と一体化した第2導電層32とを含む。このバンプ構造体172において、第2導電層32は第1導電層30から電極接続部142上まで設けられている。この電極接続部142は基体120上に設けられている。また、このバンプ構造体272において、第2導電層32は第1導電層30から電極接続部144上まで設けられている。この電極接続部144は柱状部130の上面上に設けられている。なお、バンプ構造体172,272のかわりに、第1の実施の形態の欄で上述した他のバンプ構造体を設置してもよい。また、第1および第2導電層30,32はそれぞれ異なる材質の導電層であってもよい。
また、第2導電層32のうち柱状部130の上面に位置する領域に開口部114が設けられている。この開口部114の底面が光学面118である。この光学面118から、活性層105にて生じたレーザ光が出射する。
また、本実施の形態の光素子200においては、バンプ構造体172,272の頂上部172y,272yが光学面118よりも高い位置にある。図7においては、光学面118を含む面が「X」で、バンプ構造体172,272の頂上部172y,272yを含み光学面118と平行な面が「Y」で示されている。この構成によれば、バンプ構造体172,272を他の部材と接合する際に、光学面118が他の部材と接触するのを防止することができる。
本実施の形態の光素子200は図8に示すように、ダミーバンプ構造体372,472をさらに含むことができる。このダミーバンプ構造体372,472は、バンプ構造体172,272と同様に、絶縁性の凸状部10と、凸状部10を覆う導電層30とを含む。このダミーバンプ構造体372,472は機能領域140と電気的に絶縁されている。より具体的には、ダミーバンプ構造体372,472の導電層30は、電極接続部142,144と電気的に絶縁されている。
このダミーバンプ構造体372,472の頂上部の高さは、バンプ構造体172,272の頂上部172a,272aの高さとほぼ等しいことがより望ましい。この構成によれば、この基体120を実装基板等に実装する場合において、バンプ構造体172,272を他の部材と接合する際に、光学面118を他の部材と水平に設置することができる。また、このダミーバンプ構造体372,472ならびにバンプ構造体172,272は、図8に示すように、格子状に設置することができる。この構成によれば、ダミーバンプ構造体372,472ならびにバンプ構造体172,272によって、接合時のバランスを良好に調整することができる。
2.光素子の製造方法
次に、図7および図8に示すバンプ構造体172,272の製造方法について、図9(a)および図9(b)を参照して説明する。図9(a)および図9(b)に示す断面はそれぞれ図7に示す断面に対応している。
まず、図9(a)に示すように、基体120に機能領域140を形成した後、基体120上に絶縁層106を形成する。この絶縁層106は機能領域140の柱状部130を覆い、かつ電極接続部142が露出するように形成する。また、絶縁層106に凹部122を形成する。絶縁層106のパターニング方法は、材質に応じて適宜決定することができる。
次に、図9(b)に示すように、絶縁層106に凸状部10を形成した後、図7および図8に示すように、第1および第2導電層30,32を形成する。凸状部10は、バンプ構造体172,272およびダミーバンプ構造体372,472の両方を形成するために設けられる。凸状部10の形成方法は、第1の実施の形態において凸状部10を形成する方法と同様であるため、詳しい説明は省略する。
次いで、バンプ構造体172,272を構成する第1および第2導電層30,32と、ダミーバンプ構造体372,472を構成する導電層30とを形成する。これらの導電層は、第1の実施の形態で例示した方法のほか、例えばリフトオフ法にて形成することができる。以上により、図7および図8に示すように、バンプ構造体172,272およびダミーバンプ構造体372,472を形成する。
なお、例えばリフトオフ法にて導電層30,32を形成する場合、凸状部10を形成した後(図9(b)参照)、導電層30,32をパターニングする際にレジストパターン(図示せず)を形成する。その際、図9(c)に示すように、ガラスマスクを強制加圧することにより、凸状部10の上部を平坦にすることができる。これにより、別途工程を経ることなく、上部が平坦な凸状部10を形成することができる(図9(d)参照)。
3.作用効果
本実施の形態の光素子200によれば、第1の実施の形態の光素子100と同様の作用および効果を有する。
さらに、本実施の形態の光素子200によれば、バンプ構造体172,272を所望の位置に設置できるため、バンプ構造体172,272を他の部材と接合した場合、前記他の部材に対して望ましい位置に光学面118を設置することができる。また、バンプ構造体172,272の頂上部172y,272yを同じ高さに設けることにより、バンプ構造体172,272を他の部材と接合した場合、光学面118を前記他の部材に対して水平に設置することができる。その結果、光学面118から出射または入射する光を光学面118と垂直方向に出射または入射させることができる。
加えて、本実施の形態の光素子200によれば、ダミーバンプ構造体372,472が設けられていることにより、バンプ構造体172,272を他の部材と接合する際に、光素子200と前記他の部材とをより安定した状態で接合させることができる。これにより、より安定した状態で光学面118を水平に設置することができる。
4.変形例
本実施の形態の光素子の一変形例(光素子400)を図11に示す。図11は、本実施形態の一変形例である光素子400を模式的に示す平面図である。図11に示す光素子400においては、図8に示すダミーバンプ構造体372,472のかわりに、バンプ構造体172の第1および第2導電層30,32と連続した導電層を有するバンプ構造体572,672を有する。すなわち、バンプ構造体172の第1および第2導電層30,32と、バンプ構造体572,672の導電層30とが連続している。言いかえれば、バンプ構造体172の第1および第2導電層30,32と、バンプ構造体572,672の導電層30とが一体化されている。また、バンプ構造体572,672は、バンプ構造体272と電気的に絶縁されている。
[第3の実施の形態]
1.光素子と実装基板との実装構造
図12は、本発明の第3の実施の形態に係る光素子と実装基板との実装構造体500を模式的に示す断面図である。
本実施の形態の実装構造体500においては、光素子200と実装基板64とがバンプ構造体172,272が接合されている。この光素子200は、第2の実施の形態に係る機能領域140およびバンプ構造体172,272を含む。
実装基板64は例えばガラス基板、エポキシ基板、ガラス−エポキシ基板、シリコン基板等からなる。この実装基板64には配線パターン66,68が設けられており、この配線パターン66,68の上にはパッド67,69が設けられている。また、実装基板64には、図示しない内部回路を含む。
パッド67,69は低融点金属からなる。パッド67,69として使用可能な低融点金属としては、鉛、錫、金、ニッケルおよびこれらの金属の合金等が挙げられる。より具体的には、パッド69およびバンプ構造体172、ならびにパッド67およびバンプ構造体272がそれぞれ接合している。
2.光素子と実装基板との実装方法
図13および図14はそれぞれ、図12に示す光素子200と実装基板64との実装方法の一工程を模式的に示す断面図である。
まず、図13に示すように、光素子200と実装基板64とを対向させて、パッド69とバンプ構造体172、ならびにパッド67とバンプ構造体272をそれぞれ接触させる。必要に応じて、パッド69とバンプ構造体172、ならびにパッド67とバンプ構造体272がそれぞれ接触した状態で、光素子200と実装基板64との間を加圧してもよい。
次に、パッド67,69が溶解するまで光素子200および実装基板64を加熱する。ここで、図14に示すように、パッド67,69が融解して生じた液体67a,69aの表面張力により、バンプ構造体172,272がそれぞれ液体69a,67aの設置位置まで自動的に移動することで、光素子200の設置位置が自動的に決定される。
次いで、光素子200および実装基板64を室温に戻す。これにより、液体状態であったパッド67,69が固体へと変化することにより、パッド69とバンプ構造体172との間、ならびにパッド67とバンプ構造体272との間が強固に接合される(図12参照)。
3.作用効果
本実施の形態の光素子200と実装基板64との実装構造においては、光素子200に第2の実施の形態で説明したバンプ構造体172,272が設けられている。第2の実施の形態で説明したように、バンプ構造体172,272の設置位置は良好に制御されている。また、本実施の形態の光素子200と実装基板64との実装方法によれば、パッド67,69が融解した状態でパッド67,69とバンプ構造体172,272とを接合する。このため、光素子200と実装基板64とのセルフアライメントが達成可能である。
[第4の実施の形態]
図15は、本発明を適用した第4の実施の形態の光モジュール600を模式的に示す図である。この光モジュール600は、第3の実施の形態の光素子200と実装基板64との実装構造体500と、光ファイバ(光導波路)60とを含む。光ファイバ60には、光素子200の光学面118から入射または出射した光が導入される。なお、本実施の形態の光モジュール600において、実装構造体500中に含まれるバンプ構造体172,272のかわりに、上述した他のバンプ構造体を用いた場合でも、同様の作用および効果を奏することができる。このことは、後述する第5および第6の実施形態においても同様である。
1.光モジュールの構造
本実施の形態の光モジュール600においては、図15に示すように、2つの実装構造体500(第3の実施の形態参照)が光ファイバ60を介して光学的に結合されている。各実装構造体500に含まれる光素子200は、実装基板64に対してフェースダウン実装させることができる。2つの実装構造体500のうち一方においては、光素子200として受光素子が設けられ、他方においては、光素子200として発光素子が設けられている。発光素子として機能する光素子200は例えば面発光型半導体レーザであり、活性層105を含む。また、受光素子として機能する光素子200は例えばフォトダイオードであり、光吸収層107を含む。
一方の実装構造体500に設けられた光素子(受光素子)200は、光ファイバ60の端面60aから出射される光を吸収する。また、他方の実装構造体500に設けられた光素子(発光素子)200は、光ファイバ60の端面60aへと光を出射する。これら光素子(受光素子および発光素子)200は、光ファイバ60の端面60aとの相対的な位置が固定された状態となっている。具体的には、図15に示すように、光素子(受光素子)200の光学面(入射面)118または光素子(発光素子)200の光学面(出射面)118が光ファイバ60の端面60aと対向している。
また、図15に示すように、実装基板64には、穴(貫通穴)28を設けることができる。この穴28に光ファイバ60が挿入されている。穴28は、実装基板64内部の回路を避けて、配線パターン68が形成された面からその反対側の面に至るまで形成されている。なお、穴28の少なくとも一方の開口端部に、テーパ(図示せず)を設けてもよい。テーパを形成することで、穴28に光ファイバ60を挿入しやすくなる。
また、本実施の形態の光モジュール600においては、各実装構造体500中の基体120と実装基板64とが樹脂54で封止されている。樹脂54は、バンプ構造体172,272とパッド67,69との電気的な接続部分を封止する。すなわち、樹脂54は基体120と実装基板64との接合状態を保持する機能を有する。
[第5の実施の形態]
(光伝達装置)
図16は、本発明を適用した第5の実施の形態の光伝達装置90を示す図である。光伝達装置90は、コンピュータ、ディスプレイ、記憶装置、プリンタ等の電子機器92を相互に接続するものである。電子機器92は、情報通信機器であってもよい。光伝達装置90は、ケーブル94の両端にプラグ96が設けられたものであってもよい。ケーブル94は、光モジュール600(図15参照)のうち光ファイバ60を含む。プラグ96は、光モジュール600のうち光ファイバ60と光素子200との光結合部位を内蔵する。なお、光ファイバ60はケーブル94に内蔵され、光素子200はプラグ96に内蔵されているため、図16には図示されていない。光ファイバ60と光素子100との取り付け状態は、第4の実施の形態にて説明した通りである。
光ファイバ60の一方の端部には、光素子(発光素子)200が設けられており、光ファイバ60の他方の端部には、光素子(受光素子)200が設けられている。受光素子である光素子200は入力された光信号を電気信号に変換した後、この電気信号を一方の電子機器92に入力する。一方、電子機器92から出力された電気信号は、発光素子である光素子200によって光信号に変換される。この光信号は光ファイバ60を伝わり、受光素子に入力される。
以上説明したように、本実施の形態の光伝達装置90によれば、光信号によって、電子機器92間の情報伝達を行うことができる。
[第6の実施の形態]
(光伝達装置の使用形態)
図17は、本発明を適用した第6の実施の形態の光伝達装置の使用形態を示す図である。光伝達装置90は、電子機器80間に接続されている。電子機器80として、液晶表示モニタまたはディジタル対応のCRT(金融、通信販売、医療、教育の分野で使用されることがある。)、液晶プロジェクタ、プラズマディスプレイパネル(PDP)、ディジタルTV、小売店のレジ(POS(Point of Sale Scanning)用)、ビデオ、チューナー、ゲーム装置、プリンタ等が挙げられる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的および結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の第1の実施の形態に係る光素子を模式的に示す断面図である。 図1に示す光素子を模式的に示す平面図である。 図3(a)〜図3(e)はそれぞれ、図1および図2に示す光素子の一製造工程を模式的に示す断面図である。 図4(a)は、図1および図2に示すバンプ構造体の一変形例を模式的に示す断面図であり、図4(b)は、図4(a)に示すバンプ構造体を模式的に示す平面図である。 図5(a)は、図1および図2に示すバンプ構造体の一変形例を模式的に示す断面図であり、図5(b)は、図5(a)に示すバンプ構造体を模式的に示す平面図である。 図6(a)は、図1および図2に示すバンプ構造体の一変形例を模式的に示す断面図であり、図6(b)は、図6(a)に示すバンプ構造体を模式的に示す平面図である。 本発明の第2の実施の形態に係る光素子を模式的に示す断面図である。 図7に示す光素子を模式的に示す平面図である。 図9(a)および図9(b)はそれぞれ、図7および図8に示す光素子の一製造工程を模式的に示す断面図である。 図10(b)は、図7および図8に示す光素子の一変形例を模式的に示す断面図であり、図10(a)は、図10(b)に示す光素子の一製造工程を模式的に示す断面図である。 図7および図8に示す光素子の一変形例を模式的に示す平面図である。 本発明の第3の実施の形態の実装基板を模式的に示す断面図である。 図12に示す光素子と実装基板との実装方法の一工程を模式的に示す断面図である。 図12に示す光素子と実装基板との実装方法の一工程を模式的に示す断面図である。 本発明の第4の実施の形態の光モジュールを模式的に示す断面図である。 本発明の第5の実施の形態の光伝達装置を模式的に示す図である。 本発明の第6の実施の形態の光伝達装置の使用形態を模式的に示す図である。
符号の説明
10 凸状部、 10a 凸状部前駆体、 10x 凸状部の上面、 10b,30b 液滴、 13,23 エネルギー、 16,106 絶縁層、 18,118 光学面、 20,120 基体、 20a 基体の上面、 22,122 凹部、 22a 凹部の底面、 24 凸部、 24a 凸部の上面、 28 穴、 30 第1導電層、 30a 第1導電層前駆体、 32 第2導電層、 32a 第2導電層前駆体、 40,140 機能領域、 42,44,142,144 電極接続部、 50,52 インクジェットノズル、 54 樹脂、 60 光ファイバ、 60a 光ファイバの端面、 62 マスク、 64 実装基板、 66,68 配線パターン、 67,69 パッド、 67a,69a 液体、 70,72,74,76,172,272,572,672,176.276 バンプ構造体、 72y,172y,272y バンプ構造体の頂上部、 80,92 電子機器、 90 光伝達装置、 94 ケーブル、 96 プラグ、 100,200,300,400 光素子、 105 活性層、 107 光吸収層、 114 開口部、 130 柱状部、 372,472 ダミーバンプ構造体、 500 実装構造体、 600 光ファイバ

Claims (18)

  1. 基体に設けられ、光が出射または入射する光学面と、
    電極接続部と、
    前記基体上に設けられたバンプ構造体と、を含み、
    前記バンプ構造体は、
    絶縁性の凸状部と、
    前記凸状部を覆う第1導電層と、
    前記第1導電層と一体化して設けられ、該第1導電層から前記電極接続部上まで設けられた第2導電層と、を含む、光素子。
  2. 請求項1において、
    前記バンプ構造体の頂上部が前記光学面よりも高い位置にある、光素子。
  3. 請求項1または2において、
    前記凸状部の上部が平坦である、光素子。
  4. 請求項1ないし3のいずれかにおいて、
    前記基体に凹部が設けられ、
    前記凸状部の一部が前記凹部に埋め込まれている、光素子。
  5. 請求項1ないし3のいずれかにおいて、
    前記基体に凸部が設けられ、
    前記凸状部は、前記凸部の上面上に設けられた、光素子。
  6. 請求項1ないし5のいずれかにおいて、
    さらに、前記電極接続部と電気的に絶縁されているダミーバンプ構造体を含み、
    前記ダミーバンプ構造体は、絶縁性の凸状部と、該凸状部を覆う導電層とを含む、光素子。
  7. 請求項6において、
    前記ダミーバンプ構造体の頂上部の高さは、前記バンプ構造体の頂上部の高さとほぼ等しい、光素子。
  8. 請求項1ないし7のいずれかにおいて、
    面発光型半導体レーザ、半導体発光ダイオード、有機EL装置、およびフォトダイオードのいずれかである、光素子。
  9. 光が出射または入射する光学面と、電極接続部とを基体に形成する工程と、
    エネルギーを付与すると硬化可能な液状の絶縁性材料を前記基体に対して吐出して、凸状部前駆体を形成する工程と、
    前記凸状部前駆体にエネルギーを付与して、絶縁性の凸状部を形成する工程と、
    前記凸状部を覆う第1導電層を形成する工程と、
    前記第1導電層から前記電極接続部上まで、第2導電層を該第1導電層と一体化して形成する工程と、
    を含む、光素子の製造方法。
  10. 請求項9において、
    前記液状の絶縁性材料の吐出は、インクジェット法により行なわれる、光素子の製造方法。
  11. 請求項9または10において、
    エネルギーを付与すると硬化可能な液状の導電性材料を、前記凸状部上方から前記電極接続部の上方まで吐出して導電層前駆体を形成し、該導電層前駆体にエネルギーを付与することにより、前記第1導電層および第2導電層を形成する、光素子の製造方法。
  12. 請求項11において、
    前記液状の導電性材料の吐出は、インクジェット法により行なわれる、光素子の製造方法。
  13. 請求項9ないし12のいずれかにおいて、
    前記凸状部または前記凸状部前駆体を平坦化する工程をさらに含む、光素子の製造方法。
  14. 請求項13において、
    前記凸状部または前記凸状部前駆体上に平板を設置して加圧することにより、該凸状部または該凸状部前駆体を平坦化する、光素子の製造方法。
  15. 請求項1ないし8のいずれかに記載の光素子と、実装基板とが、前記バンプ構造体を介して接合されている、光素子と実装基板との実装構造。
  16. 請求項1ないし8のいずれかに記載の光素子と、低融点金属からなるパッドを含む実装基板とを接合する際に、前記パッドを融解させた状態で前記バンプ構造体と前記パッドとを接合すること、を含む、光素子と実装基板との実装方法。
  17. 請求項15に記載の光素子と実装基板との実装構造と、光導波路とを含み、
    前記光導波路には、前記光素子の前記光学面から入射または出射した光が導入される、光モジュール。
  18. 請求項17に記載の光モジュールを含む、光伝達装置。
JP2003354043A 2003-10-14 2003-10-14 光素子の製造方法 Expired - Fee Related JP4686967B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003354043A JP4686967B2 (ja) 2003-10-14 2003-10-14 光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003354043A JP4686967B2 (ja) 2003-10-14 2003-10-14 光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009207884A Division JP2009296002A (ja) 2009-09-09 2009-09-09 バンプ構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2005123268A true JP2005123268A (ja) 2005-05-12
JP4686967B2 JP4686967B2 (ja) 2011-05-25

Family

ID=34612144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003354043A Expired - Fee Related JP4686967B2 (ja) 2003-10-14 2003-10-14 光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4686967B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019348A (ja) * 2005-07-08 2007-01-25 National Institute Of Advanced Industrial & Technology 面発光レーザ
JP2008071900A (ja) * 2006-09-13 2008-03-27 Furukawa Electric Co Ltd:The 面発光レーザ素子及び面発光レーザ素子アレイ
WO2008075441A1 (ja) * 2006-12-18 2008-06-26 Seiko Epson Corporation 光チップおよび光モジュール
JP2008172022A (ja) * 2007-01-11 2008-07-24 Seiko Epson Corp 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP2008243836A (ja) * 2007-03-23 2008-10-09 Hamamatsu Photonics Kk 光源装置および半導体発光素子
JP2009176969A (ja) * 2008-01-25 2009-08-06 Ricoh Co Ltd 半導体レーザ装置及びそれを用いた画像形成装置
JP2010514218A (ja) * 2006-12-20 2010-04-30 テッセラ,インコーポレイテッド コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
US7910498B2 (en) 2005-07-12 2011-03-22 Seiko Epson Corporation Method for manufacturing semiconductor device
CN103168345A (zh) * 2010-10-22 2013-06-19 朗姆研究公司 多路的加热器阵列的故障检测方法
JP2014187334A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559442A (en) * 1978-07-05 1980-01-23 Matsushita Electric Ind Co Ltd Light emission element and its manufacturing method
JPH02262601A (ja) * 1989-04-03 1990-10-25 Ricoh Co Ltd 微小集光素子の作成方法
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH0360036A (ja) * 1989-07-27 1991-03-15 Oki Electric Ind Co Ltd バンプの形成方法
JPH056893A (ja) * 1991-02-22 1993-01-14 Fujitsu Ltd キヤピラリ、それによるバンプ製造方法及びそれによる半導体装置
JPH0547768A (ja) * 1991-08-14 1993-02-26 Toshiba Corp バンプ形成方法
JPH08195397A (ja) * 1995-01-19 1996-07-30 Fuji Electric Co Ltd バンプ付き半導体装置およびその製造方法
WO1998012689A1 (fr) * 1996-09-19 1998-03-26 Seiko Epson Corporation Ecran matriciel et son procede de fabrication
JPH1167776A (ja) * 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
JP2000067449A (ja) * 1998-08-18 2000-03-03 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法
JP2001059924A (ja) * 1999-06-16 2001-03-06 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001127348A (ja) * 1999-10-26 2001-05-11 Nichia Chem Ind Ltd 発光ダイオードチップとそのバンプ形成方法
JP2001127312A (ja) * 1999-10-28 2001-05-11 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
JP2001281503A (ja) * 2000-03-30 2001-10-10 Seiko Epson Corp 光モジュールおよびその製造方法
JP2002176120A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置
JP2003046053A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003218161A (ja) * 2002-01-25 2003-07-31 Kyocera Corp 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法
US6653157B2 (en) * 2000-07-06 2003-11-25 Seiko Epson Corporation Manufacturing method for device including function block, and light transmitting device
EP1403988A2 (en) * 2002-09-25 2004-03-31 Seiko Epson Corporation Surface-emitting light emitting device, manufacturing method for the same, optical module, and optical transmission apparatus
JP2005101419A (ja) * 2003-09-26 2005-04-14 Seiko Epson Corp バンプ構造体の製造方法およびバンプ構造体の製造装置
JP2007012678A (ja) * 2005-06-28 2007-01-18 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559442A (en) * 1978-07-05 1980-01-23 Matsushita Electric Ind Co Ltd Light emission element and its manufacturing method
JPH02262601A (ja) * 1989-04-03 1990-10-25 Ricoh Co Ltd 微小集光素子の作成方法
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH0360036A (ja) * 1989-07-27 1991-03-15 Oki Electric Ind Co Ltd バンプの形成方法
JPH056893A (ja) * 1991-02-22 1993-01-14 Fujitsu Ltd キヤピラリ、それによるバンプ製造方法及びそれによる半導体装置
JPH0547768A (ja) * 1991-08-14 1993-02-26 Toshiba Corp バンプ形成方法
JPH08195397A (ja) * 1995-01-19 1996-07-30 Fuji Electric Co Ltd バンプ付き半導体装置およびその製造方法
WO1998012689A1 (fr) * 1996-09-19 1998-03-26 Seiko Epson Corporation Ecran matriciel et son procede de fabrication
JPH1167776A (ja) * 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
JP2000067449A (ja) * 1998-08-18 2000-03-03 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法
JP2001059924A (ja) * 1999-06-16 2001-03-06 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001127348A (ja) * 1999-10-26 2001-05-11 Nichia Chem Ind Ltd 発光ダイオードチップとそのバンプ形成方法
JP2001127312A (ja) * 1999-10-28 2001-05-11 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
JP2001281503A (ja) * 2000-03-30 2001-10-10 Seiko Epson Corp 光モジュールおよびその製造方法
US6653157B2 (en) * 2000-07-06 2003-11-25 Seiko Epson Corporation Manufacturing method for device including function block, and light transmitting device
JP2002176120A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置
JP2003046053A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003218161A (ja) * 2002-01-25 2003-07-31 Kyocera Corp 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法
EP1403988A2 (en) * 2002-09-25 2004-03-31 Seiko Epson Corporation Surface-emitting light emitting device, manufacturing method for the same, optical module, and optical transmission apparatus
JP2005101419A (ja) * 2003-09-26 2005-04-14 Seiko Epson Corp バンプ構造体の製造方法およびバンプ構造体の製造装置
JP2007012678A (ja) * 2005-06-28 2007-01-18 Seiko Epson Corp 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019348A (ja) * 2005-07-08 2007-01-25 National Institute Of Advanced Industrial & Technology 面発光レーザ
US7910498B2 (en) 2005-07-12 2011-03-22 Seiko Epson Corporation Method for manufacturing semiconductor device
US8114788B2 (en) 2005-07-12 2012-02-14 Seiko Epson Corporation Method for manufacturing semiconductor device
JP2008071900A (ja) * 2006-09-13 2008-03-27 Furukawa Electric Co Ltd:The 面発光レーザ素子及び面発光レーザ素子アレイ
WO2008075441A1 (ja) * 2006-12-18 2008-06-26 Seiko Epson Corporation 光チップおよび光モジュール
US7843985B2 (en) 2006-12-18 2010-11-30 Seiko Epson Corporation Light chip and optical module
JP2010514218A (ja) * 2006-12-20 2010-04-30 テッセラ,インコーポレイテッド コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
JP2008172022A (ja) * 2007-01-11 2008-07-24 Seiko Epson Corp 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP2008243836A (ja) * 2007-03-23 2008-10-09 Hamamatsu Photonics Kk 光源装置および半導体発光素子
JP2009176969A (ja) * 2008-01-25 2009-08-06 Ricoh Co Ltd 半導体レーザ装置及びそれを用いた画像形成装置
CN103168345A (zh) * 2010-10-22 2013-06-19 朗姆研究公司 多路的加热器阵列的故障检测方法
JP2014187334A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法

Also Published As

Publication number Publication date
JP4686967B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
US7168863B2 (en) Optical element, and optical module, and optical transceiver
US20070210452A1 (en) Bump structure and method of manufacturing the same, and mounting structure for IC chip and circuit board
JP2004172965A (ja) チップ間光インターコネクション回路、電気光学装置および電子機器
JP3767496B2 (ja) 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
JP4400327B2 (ja) タイル状素子用配線形成方法
JP4686967B2 (ja) 光素子の製造方法
US20070058909A1 (en) Light-receiving element, manufacturing method for the same, optical module, and optical transmitting device
JP2004119582A (ja) 面発光型半導体レーザおよびその製造方法、光モジュール、光伝達装置
JP2008192689A (ja) 電極、薄膜素子、回路基板、配線形成方法、および回路基板の製造方法
US8143728B2 (en) Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus
KR20040027358A (ko) 면발광형 발광 소자 및 그 제조 방법, 광모듈, 광전달 장치
JP3719441B2 (ja) 光素子およびその製造方法、光モジュール、光伝達装置
JP2009296002A (ja) バンプ構造体の製造方法
JP3818386B2 (ja) 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
JP2004241630A (ja) 受光素子およびその製造方法、光モジュール、光伝達装置
JP3824089B2 (ja) 光素子の製造方法
JP3818391B2 (ja) 光素子
CN112447657A (zh) 半导体装置以及半导体装置的制造方法
JP4355960B2 (ja) バンプ構造体、icチップ、ならびにicチップと配線基板との実装構造
JP3937169B2 (ja) バンプ構造体の製造方法およびバンプ構造体の製造装置
US7261474B2 (en) Connection structure between optical element and optical fiber, connection method thereof, and optical module
JP4355959B2 (ja) バンプ構造体およびその製造方法、ならびにicチップと配線基板との実装構造
JP4375574B2 (ja) バンプ構造体の製造方法
JP4079066B2 (ja) 半導体装置、回路基板および電気光学装置
JP2004327584A (ja) 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090827

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Ref document number: 4686967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees