JP2008192689A - 電極、薄膜素子、回路基板、配線形成方法、および回路基板の製造方法 - Google Patents

Abstract

【課題】液状材料の描画パターンを制御して、接続信頼性を向上させることができる配線形成方法および回路基板の製造方法を提供する。接続信頼性を向上することができる電極、薄膜素子、および回路基板を提供する。
【解決手段】本実施形態に係る回路基板は、電極２１，２２を備える基板２と、基板２上に配置された、電極１４，１５を備える薄膜素子１と、液状材料の塗布および乾燥により形成された、薄膜素子１の電極１４，１５および基板２の電極２１，２２を接続する配線３０と、を有し、薄膜素子１の電極１４，１５に、塗布時に液状材料の流れを堰き止める溝１７が形成されている。
【選択図】図４

Description

本発明は、電極、薄膜素子、回路基板、配線形成方法、および回路基板の製造方法に関するものである。

化合物半導体基板から薄膜状の光素子を剥がして、当該光素子をＬＳＩなど任意基板へ転写する方法が開示されている（特許文献１参照）。これによれば、薄膜状の光素子の厚さは数ミクロンなのでＬＳＩ上に直接モノリシックに形成した場合と同じディメンジョンで素子の集積化を実現できる。元の基板上に光素子を高密度に形成した後、必要な数の光素子を必要な場所にだけ転写実装するので、光素子の無駄をなくすことができる。転写実装は、低温、低エネルギープロセスなのでＬＳＩ回路にダメージを与えにくいというメリットもある。

また、ＬＳＩ上に光素子を転写実装した後に、インクジェット法を用いて、光素子の電極と基板上の電極とを接続する金属配線を形成する技術が開示されている（特許文献２参照）。これによれば、金属配線をワイヤボンド法で形成するのとは異なり、平面的な配線を得ることができる。また、フォトリソグラフィ法で金属配線を形成するのに比べて、製造工程を簡素化することができ、コストを低減することができる。
特開２００３−１９７８８１号公報 特開２００５−１０９４３５号公報

しかしながら、導電性材料を含む液状材料を塗布する際に、液状材料が広がることにより、液状材料が配線領域からはみ出てしまい、素子不良を発生させることがある。例えば、薄膜素子が面発光レーザの場合、レーザ共振器上面にレーザ放射口を備えたリング状の電極が形成され、この電極が電極パッドへと連続的に引き出されている。この電極パッドへ液状材料を塗布すると、電極表面上を液状材料が濡れ広がってレーザ放射口を塞いでしまい素子不良となることがある。また、アノードとカソードなど異なる電極間をまたいでインクが広がると短絡を招く。液体材料の広がりを抑制するため、電極表面に撥液処理を施した場合には、電極に対する配線の密着性が低下するという問題がある。

本発明の目的は、液状材料の描画パターンを制御して、接続信頼性を向上させることができる配線形成方法および回路基板の製造方法を提供することにある。
また、本発明の目的は、接続信頼性を向上することができる電極、薄膜素子、および回路基板を提供することにある。

本発明に係る電極は、配線に接続される電極であって、前記配線を形成するための液状材料の流れを堰き止める溝が表面に形成されている。

これによれば、電極の表面に溝が形成されていることから、溝の一方側に塗布された液状材料が、溝の他方側へ進行することを防止することができる。なお、溝は、電極を貫通してもしていなくてもよい。これにより、液状材料の塗布領域と、配線の禁止領域との間に溝を設けることにより、配線の禁止領域へ液状材料が流れ込んで配線が形成されることを防止することができる。

本発明に係る薄膜素子は、配線に接続される電極を備える薄膜素子であって、前記配線を形成するための液状材料の流れを堰き止める溝が前記電極に形成されている。

これによれば、溝により液状材料の描画パターンを制御することができることから、他の素子や基板の電極と、当該薄膜素子の電極の接続信頼性を向上させることができる。

本発明に係る回路基板は、電極を備える基板と、前記基板上に配置された、電極を備える薄膜素子と、液状材料の塗布および乾燥により形成された、前記薄膜素子の電極および前記基板の電極を接続する配線と、を有し、前記薄膜素子の電極に、塗布時に前記液状材料の流れを堰き止める溝が形成されている。

これによれば、溝により液状材料の描画パターンを制御することができることから、基板の電極と薄膜素子の電極の接続信頼性を向上させることができる。

本発明に係る配線形成方法は、電極同士を接続する配線が形成されるべき配線領域の外側であって、いずれかの前記電極内の領域に溝を形成する工程と、前記配線領域に液状材料を塗布する工程と、前記液状材料を乾燥させて、前記配線領域に前記配線を形成する工程と、を有する。

これによれば、溝の一方側である配線領域に塗布された液状材料は、溝の位置で進行が妨げられることから、溝の他方側へ進行することを防止することができる。これにより、配線領域に液状材料を留めることができ、配線領域の外側へ液状材料が流れ込んで配線が形成されることを防止することができる。溝の形成は、電極のパターン形成と同時にしても、電極のパターン形成とは別にしてもよい。

好ましくは、前記液状材料の塗布は、インクジェットノズル又はディスペンサを用いて前記液状材料を前記配線領域に滴下することにより行なう。これにより、パターニングを行なわずに、所望の領域にのみ液状材料を塗布することができる。

本発明に係る回路基板の製造方法は、基板上に、溝が形成された電極を備える薄膜素子を形成する工程と、前記基板とは異なる基板であって、電極を備える基板上に、前記薄膜素子を転写する工程と、前記薄膜素子の電極および前記基板の電極を接続するパターンで液状材料を塗布する工程と、前記液状材料を乾燥させて、前記配線を形成する工程と、を有する。

これによれば、溝により液状材料の描画パターンを制御することができることから、基板の電極と薄膜素子の電極の接続信頼性を向上させた回路基板を実現することができる。

以下に、本発明の実施の形態について、図面を参照して説明する。
図１は、薄膜素子を基板に接合した状態を示す断面図である。図２は、薄膜素子を基板に接合した状態を示す平面図である。図１は、図２のＡ−Ａ’線の断面図である。

本実施形態では、薄膜素子１が、面発光レーザ（ＶＣＳＥＬ：Vertical-cavity surface-emitting lasers)を備えている例を挙げて説明するが、本発明はこれに限定されるものではない。

基板２は、特に限定されず、シリコン、セラミック、ガラス、ガラスエポキシ、プラスチック、ポリイミドなど任意の部材を適用することができる。そして、基板２には、電子素子、電気光学素子、電極又は集積回路（図示せず）などが設けられているものとする。

また、基板２の表面の所望位置には、電極２１，２２が設けられている。電極２１，２２は、少なくともその再表面が金（Ａｕ）からなる金電極であることが好ましい。金電極はメッキ法などで形成することができる。電極２１，２２の材料としては、金を含む合金、白金、銀、銅、ニッケルなどを用いることもできる。

薄膜素子１は、基板２上に接合されている。薄膜素子１と基板２との接合は、例えば接着剤により、薄膜素子１の底面と基板２の表面とを接着することで行う。薄膜素子１は、半導体層１１と、素子部１２と、絶縁層１３と、電極（アノード電極）１４と、電極（カソード電極）１５とを有する。

半導体層１１は、例えばｎ型のＡｌＧａＡｓ多層膜からなるＤＢＲ（Distributed Bragg Reflector）ミラーを構成している。半導体層１１の厚さは、例えば３μｍである。

素子部１２は、半導体層１１の上面における中央付近の領域に形成されている。素子部１２は、半導体層１１側からＡｌＧａＡｓからなる活性層と、ｐ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーとを備える。これらのｎ型半導体、活性層及びｐ型半導体によって面発光レーザをなす光共振器が形成されている。

絶縁層１３は、半導体層１１の上面に設けられており、アノードとなる電極１４側と半導体層１１（ｎ型半導体）側とが短絡することを防いでいる。そして、絶縁層１３は、半導体層１１の上面における中央付近からその半導体層１１の一方端に向かって形成され、更に半導体層１１の側面を覆うように形成されている。絶縁層１３の厚さは、例えば２〜３μｍである。絶縁層１３は、例えばポリイミド、樹脂、ガラス、セラミック又は酸化シリコン（ＳｉＯ₂）などからなる材料で形成する。

アノードとなる電極１４は、素子部１２及び絶縁層１３の上面を１つの金属膜で覆うように設けられている。そして、電極１４は、素子部１２のｐ型半導体とオーミック接触している。電極１４の厚さは、例えば０．３μｍである。電極１４は、例えば、金（Ａｕ）からなる。電極１４には、レーザ放射口１６と、レーザ放射口１６を囲むリング電極部１４ａが形成されており、このレーザ放射口１６から、レーザが放出される。

カソードとなる電極１５は、半導体層１１の上面に設けられている。具体的には、素子部１２とは異なる領域において電極１５が設けられている。そして、電極１５は、半導体層１１をなすｎ型半導体とオーミック接触している。電極１５は、例えば金（Ａｕ）からなるが、電極１４とは異なる材料であってもよい。

本実施形態に係る電極構造では、電極１４，１５に溝１７が設けられている点に特徴がある。溝１７は、電極１４、１５内であって配線領域の外側の領域に設けられる。配線領域とは、配線を形成すべき領域をいう。溝１７の幅は、液状材料を堰き止めるために、例えば５μｍ以上あることが好ましい。

溝１７は、両方の電極１４，１５に設けられている必要はなく、図３に示すように、少なくともいずれかの電極１４，１５に形成されていればよい。薄膜素子１が、面発光レーザである場合には、液状材料によりレーザ放射口１６が塞がるのを防ぐため、少なくとも電極１４側に溝１７を設けることが好ましい。また、溝１７は、電極１４だけでなくその下層の絶縁層１３にも形成されていてもよい。上記の溝１７は、基板２とは異なる基板上への薄膜素子１の製造工程において、電極や絶縁層に形成される。

＜電極への溝の形成方法＞
電極１４，１５は、フォトリソグラフィによりパターニングするため、フォトマスクパターンに溝１７のパターンを追加するだけでよく、なんら追加工程はない。例えば、電極１４，１５はリフトオフ法で形成される。具体的には、レジストマスクをフォトリソグラフィによりパターン形成し、真空蒸着で電極材を蒸着し、有機溶媒中で超音波振動を与えてレジストを除去すると、レジストのなかった領域に電極膜が形成される。

＜絶縁層への溝の製造方法＞
絶縁層１３は、例えば感光性ポリイミドをフォトパターニングして形成するので、こちらもフォトマスクパターンに溝１７のパターンを追加するだけでよい。具体的には感光性ポリイミド前駆体ワニスをスピンコートし、プリベークで固める。そして、フォトマスクを用いてＵＶ露光し、レジスト現像液で現像し、ベークして完全にイミド化して硬化することにより絶縁層１３を形成することができる。

溝１７が深くなりすぎると、デッドスペースとなって後のプロセスで問題になることがある。例えば薬液の置換不良やゴミの噛み込みなどがある。これをさけるためには図３のような浅い溝１７にすればよい。溝１７のエッジの角度が十分あればインクの進行を止められる。溝１７を浅く形成するには、絶縁層パターニングの露光を２回行う方法が最も簡単である。

例えば、前述の絶縁層形成工程において、溝パターンのあるフォトマスクを用いて１回目のＵＶ露光を行う。これに続けて、溝パターンのないフォトマスクを用いて弱い露光量で２回目のＵＶ露光を行う。１回目および２回目のＵＶ露光量を調整することにより、溝１７の深さを調節できる。感光性ポリイミドは、ポジ型であっても、ネガ型であってもよい。

＜配線形成方法＞
次に、配線領域に液状材料３を塗布する。具体的には、電極１４および電極２２を繋ぐ領域、並びに電極１５および電極２１を繋ぐ領域が配線領域である。当該工程では、導電性材料を含む液状材料３の液滴をインクジェットノズルなどから吐出して、その液滴を配線領域の内側に着弾させる。また、導電性材料を含む液状材料３の液滴をインクジェットノズルなどから吐出して、その液滴を配線領域の内側に着弾させる。

液状材料３を配線領域に塗布した後、その液状材料３について乾燥処理及び熱（焼結）処理を施す。これにより、導電性材料を含む液状材料３は、金属膜などの導電性膜となり、配線となる。

図４および図５は、配線形成後の回路基板を示し、図４は断面図であり、図５は平面図である。
これらにより、基板２の電極２２と薄膜素子１のアノード電極１４とを接続する配線３０が形成され、基板２の電極２１と薄膜素子１のカソード電極１５とを接続する配線３０が形成される。したがって、基板２と、その基板２に電気的及び機械的に接続された薄膜素子１とからなる回路基板も完成する。

＜液状材料の具体例＞
次に、上記液状材料３の具体例について説明する。液状材料３は、導電性微粒子を溶媒に分散させた液状体からなるものとすることができる。例えばその液状材料３を配線領域に塗布した後、溶媒を蒸発させ、さらに導電性微粒子を焼結させることで、導電膜からなる配線を形成することができる。溶媒は、揮発性を有するものとしてもよい。このようにすると、塗布された液状材料３に対して特別な乾燥処理を施さずに、所定時間放置するだけで溶媒を揮発させることができる。また乾燥時間を短縮することができる。溶媒の具体例としては、水、アルコール類、アセトン、キシレン、トルエン、テトラデカン、Ｎメチルピロリドン、フロン類などを挙げることができる。

また、液状材料３を構成する溶媒には、バインダー材を含ませてもよい。例えばバインダー材として、樹脂を溶媒に溶解させたものを用いる。そのバインダー材は、そのバインダー材を含む溶媒を揮発させて導電膜を形成させたときに、その導電膜内に残るものとしてもよい。このようにすると、液状材料３に対して乾燥処理及び熱処理を加えて導電膜を形成したときに、その導電膜の機械的な強度を高めることができ、その導電膜（配線）と配線領域（基板）の表面との密着性を高めることができる。また、導電膜の厚みなどの制御もすることができる。また、バインダー材は、導電性微粒子を熱処理してなる導電膜に対して保護膜として機能するものであってもよい。バインダー材の具体例としては、エポキシ、アクリル、ポリイミドなどを挙げることができる。

また、バインダー材として導電性有機高分子を用いてもよい。このようにすると、導電性微粒子の間を導電性有機高分子で満たすことができ、液状材料３を用いて導電率の高い良好な配線を形成することができる。すなわち、非常に細い配線でありながら抵抗値が低く、断線及び短絡の発生率の低い配線を簡易に形成することができる。導電性有機高分子の具体例としては、ポリ(ｐ−フェニレン)、ポリピロール、ポリチアジル、ポリアセチレン、ポリ(ｐ−フェニレンビニレン)、ポリチオフェン、ポリアニリンなどを挙げることができる。

溶媒に分散される上記導電性微粒子としては、例えば銀、金、銅、ニッケル、パラジウム、錫、はんだなどの金属を用いることができる。また、上記導電性微粒子としては、例えばカーボンパウダー、フラーレン、カーボンナノチューブなどのカーボンを用いることができる。このようにすると、液状材料３を用いて、さらに導電率が高く、機械的な強度も高く、柔軟性を持たせることができる良好な配線を形成することができる。

＜塗布方法の具体例＞
次に、液状材料３の塗布方法の具体例について説明する。本実施形態では、選択的に、所望の配線領域のみに液状材料３を塗布する手法を用いる。

選択的に液状材料３を塗布する手法としては、例えばインクジェット式プリンタなどで用いられているようなインクジェットノズルから液状材料３を液滴として吐出する液滴吐出方式を用いる。また、ディスペンサを用いて液状材料３を液滴として吐出してもよい。これらの手法によれば、初めから配線領域のみに液状材料３を滴下することができるので、液状材料３が無駄となることが殆どない。また、配線領域に対応したマスクなどを作成する必要もないので、設計変更などにも容易に対応でき、製造コストを低減することができる。

また、スクリーン印刷法を用いて、選択的に液状材料３を塗布してもよい。スクリーン印刷法とは、印刷する基材（基板２及び薄膜素子１）の上に、開口部の有無でパターンが形成されたスクリーンを置き、その開口部を利用して、開口部分だけに液状材料３を付着させる印刷方法である。ここで、開口部が配線領域に対応する位置に配置される。スクリーン印刷法によれば、基材の全面に液状材料３を塗布するスピンコート法などを使用した場合と比較して液状材料３の無駄を低減することができる。このスクリーン印刷法でも、ディスペンサーなどを使用した非接触塗布が可能である。すなわち、スクリーンを介して、液状材料３の液滴を塗布することなどにより、より精密かつ微細に所望の配線領域に液状材料３を塗布することができ、精密かつ微細であって信頼性の高い配線を設けることができる。

また、タンポ印刷法を用いて、選択的に液状材料３を塗布してもよい。タンポ印刷法とは、被印刷面が平坦でなく凸凹していても良好に印刷できる手法である。すなわち、タンポ印刷法では、例えば金属の版に配線領域を反転させた溝を掘り、その溝に液状材料３を刷り込み、その版にシリコンゴムなどからなるタンポを押し付け、タンポ上に液状材料３を転写する。次いで、そのタンポを薄膜素子１が接合された基板２の所定場所（配線領域）に押し付け、転写を完了させる。これにより配線領域に液状材料３が塗布される。

＜液状材料を硬化させる処理＞
配線領域に塗布された液状材料３を硬化させて導電膜を形成し配線とするためには、乾燥処理を行い、次いで熱処理を行う。ここで、配線領域への液状材料３の塗布と乾燥処理とは略同時に行うこととしてもよい。例えば、薄膜素子１及び基板２の温度を高めておいた状態で液状材料３を塗布する。このようにすると、液状材料３を用いて、迅速かつ良好に配線を形成することができる。ここで、基板２及び薄膜素子１の全体の温度を高めるのではなく、配線領域のみを選択的に加熱してもよい。例えばレーザ光を照射することにより選択的に加熱する。このようにすると、基板２及び薄膜素子１に設けられている機能素子に熱的ダメージを与えることを回避することができる。また、上記乾燥処理と熱処理とを略同時に行うこととしてもよい。また、配線領域への液状材料３の塗布と乾燥処理と熱処理とを、略同時に行うこととしてもよい。このようにすると、さらに迅速かつ良好に配線を形成することができる。

上記の本実施形態に係る配線形成方法では、液状材料を塗布し、乾燥および焼結させることにより、配線３０を形成している。液状材料を塗布した後に、液状材料は広がろうとするが、液状材料が溝１７に差し掛かると、液状材料３３が溝１７により堰き止められ、配線領域の外側へ広がることが抑制される。この原理について説明する。

図６は、溝１７による液状材料の広がりのストッパ作用を説明するための図である。
図６に示すように、電極１４，１５表面に溝１７を設けると、液状材料３を塗布したとき溝１７のエッジ部で液状材料３の接触角が小さくなる。この角度が前進接触角の臨界θ以下になると液滴の先端は前進できなくなる。その結果溝１７を超えての液滴の進行を食い止めることができる。特に、前進接触角の臨界θは、溝１７の壁面からの角度となるため、液状材料３の進行を確実に食い止めることができる。また、溝１７の壁面の立ち上がり角度を変えることにより、前進接触角の臨界θを最適化することも可能である。具体的には、溝１７をすり鉢状に形成することにより、臨界θがより電極１４側に傾くことになるため、液状材料３の進行をより確実に食い止めることができる。

図７は、溝１７を設けた本実施形態における液状材料３の広がりの様子を示す図である。図８は、溝のない従来例における液状材料３の広がりの様子を示す図である。
図７に示すように、溝１７により、液状材料３がレーザ放射口１６へ広がることを抑制することができる。これに対して、図８に示す溝１７のない比較例では、液状材料３が広がってレーザ放射口１６の一部を覆ってしまう。

これらにより、本実施形態によれば、液状材料３を正確に配線領域内にのみ塗布することができ、液状材料３と配線領域の表面との密着性を向上させることができるので、薄膜素子１の電極と基板２の電極とを接続する配線を微細な配線パターンでありながら信頼性の高いものとして形成することができる。

きわめて単純な構成で、配線の禁止領域（レーザ放射口や受光部、など）を保護することができる。あるいは電極外周部に適用すると電極外へ配線がはみ出すことがなくなり、隣接する電極同士の短絡を防げる。さらに、撥液表面処理などと異なり、電極パッドへの配線の密着性を損なうことはない。

＜溝および電極の変形例＞
次に、溝および電極の変形例について、図９から図１４を参照して説明する。図９から図１４は、溝および電極の他の構造例を示す平面図である。

図９は、溝１７を円弧状にし、最も電流経路の狭くなる部分Ｘの幅を広げている例を示す。これにより、リング電極部１４ａへの電流経路が狭くなることを抑制することができ、抵抗の増大を抑制することができる。

図１０は、図２に示す溝を分割した例を示す。図１０に示す溝１７間の領域Ｙにおいても電流が流がれる。図９に比べ電流経路を直線状に最短にできるので、図９に示す構造に比べて、抵抗を下げることができる。液状材料は表面張力があるので、領域Ｙの幅が十分小さければ（液状材料により異なるがおおよそ５０ミクロン以下、好ましくは３０ミクロン以下である）スリット端でピニングされ、液状材料が領域Ｙを通過することを抑制することができる。

図１１は、溝１７を２重に配置した例を示す。これにより、仮に液状材料が溝１７を乗り越えた場合でも２つめの溝１７で確実に堰き止めることができる。

図１２は、電極１４の両サイドへ溝１７を追加した例を示す。これにより、電極１４の両サイドに隣接する素子が存在する場合に、これらの素子側へ液状材料が流れ込むことを防止でき、これらの素子との短絡を防止することができる。

図１３は、図１２の変形例を示し、細かなドット状の溝１７を設けた例を示す。溝１７の幅が小さいので、一つ一つは堰止め効果は小さいが多重に配置することで液状材料の進行の勢いを和らげ確実に堰き止めることができる。

図１４は、リング電極部１４ａに対して溝１７が配置された方向とは異なる２方向に電流経路を設けた電極の例を示す。これにより、リング電極部１４ａへの電流経路を広げることができる。

＜薄膜素子の転写の詳細＞
次に、本発明に係る上記薄膜素子１の転写方法について図１５から図２３を参照して説明する。本製造方法は、エピタキシャルリフトオフ（ＥＬＯ）法をベースにしている。また本製造方法では、薄膜素子１としての化合物半導体素子を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。

＜第１工程＞
図１５において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。

例えば、犠牲層１１１の上層には半導体層１１を設ける。半導体層１１の厚さは、例えば１μｍから１０μｍ程度とする。そして、半導体層１１において素子部１２を作成する。素子部１２としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体層１１および素子部１２は、何れも基板１１０上に多層のエピタキシャル層を積層して形成されたものである。また、各素子部１２に接続する電極１４，１５も形成する。図示はしないが、当該工程において、絶縁層１３が形成され、また、電極１４または電極１５に溝１７が形成される。

＜第２工程＞
図１６に示すように、各素子部１２を分割する分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、格子状に形成することが好ましい。

また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各素子部１２のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。

＜第３工程＞
図１７に示すように、中間転写フィルム１３１を基板１１０の表面（素子部１２側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。

＜第４工程＞
図１８に示すように、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。

＜第５工程＞
図１９に示すように、分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。

＜第６工程＞
図２０に示すように、犠牲層１１１が全てエッチングされると、基板１１０から半導体層１１が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている半導体層１１を基板１１０から引き離す。

これらにより、素子部１２が形成された半導体層１１は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の薄膜素子１とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、半導体層１１の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。

＜第７工程＞
図２１に示すように、薄膜素子１が貼り付けられた中間転写フィルム１３１を移動させることで、最終基板となる基板２の所望の位置に薄膜素子１をアライメントする。ここで、基板２は、例えば、シリコン半導体からなり、金（Ａｕ）からなる電極２１が形成されている。なお、別の領域には、電極２２も形成されている。また、基板２の所望の位置には、薄膜素子１を接着するための接着剤２０を塗布しておく。

＜第８工程＞
図２２に示すように、基板２の所望の位置にアライメントされた薄膜素子１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて基板２に接合する。ここで、所望の位置には接着剤２０が塗布されているので、その基板２の所望の位置に薄膜素子１が接着される。

＜第９工程＞
図２３に示すように、中間転写フィルム１３１の粘着力を消失させて、薄膜素子１から中間転写フィルム１３１を剥がす。中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、薄膜素子１は非常に薄く軽いので中間転写フィルム１３１に保持される。

その後、加熱処理などを施して、薄膜素子１を基板２に本接合する。薄膜素子１を基板２に接合させた後に、上述したように、薄膜素子１の電極と基板２の電極を接続する配線を形成する。

これらにより、基板２が例えばシリコンであっても、その基板２上の所望位置にガリウム・ヒ素製の面発光レーザなどを備える薄膜素子１を形成するというように、面発光レーザなどをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上で面発光レーザなどを完成させてから微小タイル形状に切り離すので、面発光レーザを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。また、上記製造方法によれば、半導体基板の表層部のみを薄膜素子１として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、薄膜素子１を個別に選択して基板２に接合することができ、ハンドリングできる薄膜素子１のサイズを従来の実装技術のものよりも小さくすることができる。

さらに上記製造方法によれば、薄膜素子１の電極と基板２の電極とを接続する配線について、液状材料を塗布することにより、微細なパターンとして且つ形成面に対して密着性よく設けることができる。したがって、上記製造方法によれば、従来よりもコンパクトであり、配線短絡及び断線の発生確率が低く、かつ高速に動作する薄膜デバイス（回路装置）を備えた集積回路などを容易かつ低コストで製造することができる。

＜電子機器＞
上記実施形態の薄膜素子１および回路基板を備えた電子機器の例について説明する。
上記実施形態の薄膜素子は、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター又は抵抗などに適用することができる。これらの薄膜素子を備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。

上記実施形態では、薄膜素子が面発光レーザを備えている構成について説明したが、本発明はこれに限定されるものではなく、薄膜素子が発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することとしてもよい。

また、上記実施形態では、薄膜素子１と基板２とを電気的に接続する配線を形成する例を挙げて説明したが、本発明はこれに限定されるものではなく、予め１つの基板上に形成された２つの電極同士間の配線など、液滴吐出方式を用いた各種配線の形成に適用することができる。

本発明は、薄膜素子１の電極に限定されず、液状材料を用いて配線と接続される全ての電極に適用することができる。フラットパネルディスプレイ、プリント配線基板、ＬＳＩの電極パッドなど、液滴吐出方式を用いた各種配線の形成に適用することができる。

本実施形態に係る薄膜素子を示す断面図である。 本実施形態に係る薄膜素子を示す平面図である。 本実施形態に係る回路基板を示す断面図である。 本実施形態に係る回路基板を示す平面図である。 薄膜素子の他の電極構造を示す断面図である。 溝による液滴のせき止める原理を示す図である。 溝が形成された電極上における液状材料の広がりの状態を示す図である。 溝がない電極上における液状材料の広がりの状態を示す図である。 溝の変形例を示す図である。 溝の変形例を示す図である。 溝の変形例を示す図である。 溝の変形例を示す図である。 溝の変形例を示す図である。 電極の変形例を示す図である。 薄膜素子の製造および転写方法の第１工程を示す断面図である。 同上の製造方法の第２工程を示す図である。 同上の製造方法の第３工程を示す図である。 同上の製造方法の第４工程を示す図である。 同上の製造方法の第５工程を示す図である。 同上の製造方法の第６工程を示す図である。 同上の製造方法の第７工程を示す図である。 同上の製造方法の第８工程を示す図である。 同上の製造方法の第９工程を示す図である。

符号の説明

１…薄膜素子、２…基板、３…液状材料、１１…半導体層、１２…素子部、１３…絶縁層、１４…電極、１４ａ…リング電極部、１５…電極、１６…レーザ放射口、１７…溝、２１…電極、２２…電極、３０…配線

Claims (6)

1. 配線に接続される電極であって、
   前記配線を形成するための液状材料の流れを堰き止める溝が表面に形成されている、
   電極。
2. 配線に接続される電極を備える薄膜素子であって、
   前記配線を形成するための液状材料の流れを堰き止める溝が前記電極に形成されている、
   薄膜素子。
3. 電極を備える基板と、
   前記基板上に配置された、電極を備える薄膜素子と、
   液状材料の塗布および乾燥により形成された、前記薄膜素子の電極および前記基板の電極を接続する配線と、を有し、
   前記薄膜素子の電極に、塗布時に前記液状材料の流れを堰き止める溝が形成されている、
   回路基板。
4. 電極同士を接続する配線が形成されるべき配線領域の外側であって、いずれかの前記電極内の領域に溝を形成する工程と、
   前記配線領域に液状材料を塗布する工程と、
   前記液状材料を乾燥させて、前記配線領域に前記配線を形成する工程と、
   を有する配線形成方法。
5. 前記液状材料の塗布は、インクジェットノズル又はディスペンサを用いて前記液状材料を前記配線領域に滴下することにより行なう、
   請求項４に記載の配線形成方法。
6. 基板上に、溝が形成された電極を備える薄膜素子を形成する工程と、
   前記基板とは異なる基板であって、電極を備える基板上に、前記薄膜素子を転写する工程と、
   前記薄膜素子の電極および前記基板の電極を接続するパターンで液状材料を塗布する工程と、
   前記液状材料を乾燥させて、前記配線を形成する工程と、
   を有する回路基板の製造方法。

Images