KR20190140835A - Ⅲ-ⅴ족 발광 다이오드 - Google Patents

Ⅲ-ⅴ족 발광 다이오드 Download PDF

Info

Publication number
KR20190140835A
KR20190140835A KR1020190066538A KR20190066538A KR20190140835A KR 20190140835 A KR20190140835 A KR 20190140835A KR 1020190066538 A KR1020190066538 A KR 1020190066538A KR 20190066538 A KR20190066538 A KR 20190066538A KR 20190140835 A KR20190140835 A KR 20190140835A
Authority
KR
South Korea
Prior art keywords
layer
light
semiconductor layer
emitting diode
light emitting
Prior art date
Application number
KR1020190066538A
Other languages
English (en)
Inventor
토시야 요코가와
김재헌
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to PCT/KR2019/006833 priority Critical patent/WO2019240428A1/ko
Publication of KR20190140835A publication Critical patent/KR20190140835A/ko
Priority to US17/119,139 priority patent/US11804573B2/en
Priority to US18/496,991 priority patent/US20240063341A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Ⅲ-Ⅴ족 발광 다이오드가 제공된다. 이 발광 다이오드는, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되어 광을 생성하는 활성층을 포함하는 광 생성부; 상기 활성층에서 생성된 광의 진행 경로 상에 배치되며, 광가이드층들 사이에 개재된 광 흡수층을 포함하는 광 트랩부; 및 상기 광 트랩부의 측면에 배치된 측면 반사기를 포함한다.

Description

Ⅲ-Ⅴ족 발광 다이오드{Ⅲ-ⅤCOMPOUND BASED LIGHT EMITTING DIODE}
본 발명은 Ⅲ-Ⅴ족 발광 다이오드에 관한 것으로, 더욱 상세하게는 외부양자효율을 개선한 발광 다이오드에 관한 것이다.
GaAs와 InGaP계 등의 반도체 LED는 에피택셜 성장을 위한 기판으로 GaAs를 사용한다. 이러한 III-V족 LED는 반도체 기판에 격자 정합하는 호모 에피택셜 성장을 통해 형성된다. 한편, GaN계 LED의 경우, 종래에는 격자 정합하는 기판을 구하기 어려워 성장 기판으로 이종 기판인 사파이어 기판이 이용되어왔으나, 최근 벌크 GaN 기판을 이용한 호모 에피택셜 성장이 주목받고 있다.
높은 전류 밀도하에서 LED를 작동했을 때, n 전극과 p 전극 사이의 경계 근방의 전류 밀도가 높아져 열이 발생한다. 사파이어 기판과 같은 절연성 기판을 이용한 GaN계 LED의 경우, 전류가 흐를 수 있는 n형 GaN 층의 두께가 작기 때문에, n 전극과 p 전극 사이에서 전류 집중이 현저하다. 이에 따라, 발광 다이오드에서 많은 열이 발생하여 접합 온도가 상승하며, 내부 양자 효율의 저하가 초래된다.
한편, GaN 기판을 이용한 LED는 결정 결함, 특히, 전위 밀도가 낮기 때문에, 소자의 신뢰성을 향상시킬 수 있다. 특히, GaN 기판을 이용한 LED는 상대적으로 두꺼운 기판을 통해 전류를 분산시킬 수 있어 전류 집중을 억제할 수 있다. GaN 기판의 두께를 증가시킴에 따라, p 측에서 주입된 전류는 상대적으로 두꺼운 n형 GaN 영역에서 깊고 넓게 퍼져 n 전극과 p 전극 사이에 발생되는 전류 집중이 완화되며, 이에 따라, 순방향 전압 감소 및 드룹(droop) 완화를 실현할 수 있다(선행 문헌 1: Yokogawa et. Al., Japanese Journal of Applied Physics 53, 102101 (2014 )).
LED의 발광 효율은 일반적으로 외부 양자 효율로 대표된다. LED의 외부 양자 효율은 활성층의 내부 양자 효율과 광 추출 효율의 곱이다. 한편, 광 추출 효율을 저해하는 주요 요인은 ① 활성층 이외의 반도체 층의 밴드 가장자리 흡수, ② 반도체 기판 내의 전자나 정공에 의한 자유 캐리어 흡수, ③ 칩 표면에서의 내부 전반사 등이다.
GaN계 LED에서는 일반적으로 활성층의 밴드 갭은 활성층 이외의 밴드 갭보다 작기 때문에 밴드 가장자리 흡수의 영향은 작다. 또한, 사파이어 기판을 이용한 LED는 n 형 GaN 층의 두께가 작기 때문에 자유 캐리어 흡수의 영향은 작다.
한편, 벌크 GaN 기판을 사용하는 경우, Si와 같은 불순물 농도를 증가시킴으로써 n형 GaN의 저항을 감소시킬 수 있으며, 이에 따라, LED의 순방향 전압 및 드룹을 감소시킬 수 있다. 그러나 캐리어 농도 상승은 자유 캐리어 흡수를 증가시킨다.
또한, 활성층에서 방출된 광자는 n형 GaN(기판)으로 전파하여 n형 GaN과 공기의 계면에 입사한다. 그런데 일정 각도(임계각) 이상으로 n 형 GaN과 공기의 계면에 입사한 광자는 내부 전반사에 의해 외부로 방출되지 못하고 발광 다이오드 내부로 돌아온다. 더욱이, GaN은 사파이어 기판보다 더 큰 굴절률을 갖기 때문에 임계각이 더 작고 따라서 내부 전반사되는 광이 증가된다. 내부 전반사된 광은 반도체 결정 내를 반복 전파함으로써 그 일부는 n형 GaN에 의해 흡수되어 열로 사라진다. 이때 n형 GaN의 저항을 감소하기 위해 캐리어 농도를 상승시킨 경우, Si 불순물이나 복합 결함 준위에 의해 n형 GaN에 의한 광자의 흡수가 증가하고, 그 결과 외부 양자 효율이 저하된다. 또한, GaN 기판을 이용한 경우, n형 GaN은 약 100μm로 두껍기 때문에 전반사된 광자는 발광 다이오드 내에서 긴 거리를 전파하다가 흡수되어 소실되기 쉽다.
또한, 저항을 감소하기 위해, 상대적으로 두꺼운 반도체 기판을 사용하면서 캐리어 농도를 증가하면, 전압 효율은 높아지는 반면, 자유 캐리어 흡수가 증가하여 외부 양자 효율이 감소하는 트레이드 오프가 발생된다. 이러한 문제는 GaN계 발광 다이오드뿐만 아니라 GaAs이나 InGaP계 발광 다이오드에서도 발생된다.
따라서, 본 발명이 해결하고자 하는 과제는, 높은 구동 전류 동작시 전류 집중을 억제하여 순방향 전압 감소 및 드룹 완화를 실현함과 아울러 자유 캐리어 흡수에 의한 광 손실을 억제하여 고출력 및 고효율의 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되어 광을 생성하는 활성층을 포함하는 광 생성부; 상기 활성층에서 생성된 광의 진행 경로 상에 배치되며, 광가이드층들 사이에 개재된 광 흡수층을 포함하는 광 트랩부; 및 상기 광 트랩부의 측면에 배치된 측면 반사기를 포함한다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 활성층; 상기 활성층 상에 배치된 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 배치된 반사 전극; 상기 제1 도전형 반도체층 하부에 배치된 제1 광 가이드층; 상기 제1 광 가이드층 하부에 배치된 광 흡수층; 상기 광 흡수층 하부에 배치된 제2 광 가이드층; 및 상기 광 흡수층의 측면에 배치된 측면 반사기를 포함하고, 상기 광 흡수층은 상기 활성층에서 생성된 광의 에너지와 동일하거나 그 보다 작은 에너지 밴드갭을 갖는 반도체층을 포함한다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되어 광을 생성하는 활성층을 포함하는 광 생성부; 및 상기 활성층에서 생성된 광의 진행 경로 상에 배치되며, 광가이드층들 사이에 개재된 제1 광 흡수층을 포함하는 광 트랩부를 포함하고, 상기 제1 광 흡수층은 일정 조성층과 경사 조성층을 포함하되, 상기 경사 조성층이 상기 일정 조성층과 상기 활성층 사이에 개재된다.
본 발명의 일 실시예에 따른 발광 소자는, 마운트 기판; 및 상기 마운트 기판 상에 실장된 발광 다이오드를 포함하되, 상기 발광 다이오드는 위에 언급된 발광 다이오드이다.
GaN 기판과 같은 반도체 기판을 사용할 경우, 내부 전반사에 의해 광이 기판에서 흡수되어 손실이 발생하며, 이에 따라, 광 추출 효율은 약 70% 정도이다. 이에 반해, 본 발명의 실시예들에 따르면, 광 트랩부를 채택하여 광이 흡수되어 손실되는 것을 방지함으로써 광 추출 효율을 극적으로 개선할 수 있다. 또한, 광 손실을 방지하면서도 Si과 같은 불순물의 도핑 농도를 증가시킬 수 있어, 기판의 저항을 더 낮출 수 있으며, 이에 따라, 전류 집중을 더욱 억제하여 발광 다이오드의 순방향 전압 및 드룹을 감소시킬 수 있다. 나아가, 본 실시예에 따르면, 유도 방출을 이용한 광 증폭 효과에 의해 드룹을 더욱 감소시킬 수 있으며, 이에 따라, 높은 전류 밀도하에서 높은 외부 양자 효율을 실현할 수 있어 하나의 발광 다이오드로 고출력을 실현할 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 2는 도 1의 발광 다이오드가 실장된 발광 소자를 설명하기 위한 개략적인 단면도이다.
도 3은 광 추출 효율을 계산하기 위해 간략화된 발광 다이오드의 단면도이다.
도 4는 흡수 계수에 따른 광 추출 효율을 나타내는 그래프이다.
도 5는 광 이득에 따른 광 추출 효율을 나타내는 그래프이다.
도 6은 광 이득 스펙트럼을 나타내는 그래프이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 8a는 종래 기술에 있어서 캐리어 농도에 따른 외부 양자 효율을 나타낸 그래프이다.
도 8b는 본 발명의 일 실시예에서 캐리어 농도에 따른 외부 양자 효율을 나타낸 그래프이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 10은 도 9의 광 흡수층을 확대 도시한 단면도이다.
도 11은 도 9의 발광 다이오드를 설명하기 위한 개략적이 에너지 밴드 다이어그램이다.
도 12A 및 도 12B는 n형 광 흡수층과 활성층의 거리에 따른 광 출력 및 순방향 전압을 설명하기 위한 그래프들이다.
도 13은 p형 광 흡수층과 활성층의 거리에 따른 광 출력을 설명하기 위한 그래프이다.
도 14A 및 도 14B는 광 흡수층의 구조 및 두께에 따른 광 출력 및 순방향 전압을 설명하기 위한 그래프들이다.
도 15A 및 도 15B는 광 흡수층의 두께에 따른 광 출력 및 순방향 전압을 설명하기 위한 그래프들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되어 광을 생성하는 활성층을 포함하는 광 생성부; 상기 활성층에서 생성된 광의 진행 경로 상에 배치되며, 광가이드층들 사이에 개재된 광 흡수층을 포함하는 광 트랩부; 및 상기 광 트랩부의 측면에 배치된 측면 반사기를 포함한다.
일 실시예에서, 상기 광 흡수층은 복수의 장벽층 및 복수의 우물층을 포함하는 다중양자우물 구조를 가질 수 있다.
또한, 상기 광 흡수층의 우물층들은 상기 활성층에서 생성되는 광의 에너지와 동일하거나 그보다 좁은 에너지 밴드갭을 가질 수 있다. 이에 따라, 상기 광 흡수층은 상기 활성층에서 생성된 광을 흡수하여 자유 캐리어를 생성할 수 있다.
한편, 상기 활성층은 복수의 장벽층과 복수의 우물층을 가지는 다중양자우물 구조를 가지며, 상기 광 흡수층의 우물층들은 상기 활성층의 우물층들과 동일하거나 그보다 좁은 에너지 밴드갭을 가질 수 있다.
상기 발광 다이오드는 상기 제2 도전형 반도체층 상에 배치되어 상기 제2 도전형 반도체층에 전기적으로 접속된 반사 전극을 더 포함할 수 있으며, 상기 광 트랩부는 상기 광 생성부를 사이에 두고 상기 반사 전극에 대향하여 상기 제1 도전형 반도체층 하부에 배치될 수 있다.
나아가, 상기 발광 다이오드는 상기 광 생성부와 상기 광 트랩부 사이에 개재된 반도체 기판을 더 포함할 수 있다. 상기 반도체 기판은 질화갈륨계 기판일 수 있으나, 반드시 이에 한정되는 것은 아니다.
상기 반도체 기판의 두께는 10um 내지 100um 범위 내일 수 있다.
한편, 상기 광 가이드층들은 상기 제1 도전형 반도체층과 동일한 도전형을 가질 수 있다.
또한, 상기 발광 다이오드는 상기 제1 도전형 반도체층에 접속된 전극을 더 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드는 상기 광 트랩부에 전기적으로 접속된 추가 전극을 더 포함할 수 있다.
나아가, 상기 추가 전극에 인접한 광 가이드층은 제2 도전형을 가질 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 활성층; 상기 활성층 상에 배치된 제2 도전형 반도체층; 상기 제2 도전형 반도체층 상에 배치된 반사 전극; 상기 제1 도전형 반도체층 하부에 배치된 제1 광 가이드층; 상기 제1 광 가이드층 하부에 배치된 광 흡수층; 상기 광 흡수층 하부에 배치된 제2 광 가이드층; 및 상기 광 흡수층의 측면에 배치된 측면 반사기를 포함하고, 상기 광 흡수층은 상기 활성층에서 생성된 광의 에너지와 동일하거나 그 보다 작은 에너지 밴드갭을 갖는 반도체층을 포함한다.
상기 발광 다이오드는 상기 제1 도전형 반도체층과 상기 제1 광 가이드층 사이에 개재된 반도체 기판을 더 포함할 수 있으며, 상기 반도체 기판은 상기 제1 도전형 반도체층과 동일한 도전형을 가질 수 있다.
한편, 상기 측면 반사기는 상기 반도체 기판의 적어도 일부를 덮을 수 있다.
상기 발광 다이오드는 상기 제2 광 가이드층을 통해 외부로 광을 방출할 수 있다.
몇몇 실시예들에 있어서, 상기 발광 다이오드는 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극; 및 상기 제2 광 가이드층에 전기적으로 접속된 추가 전극을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되어 광을 생성하는 활성층을 포함하는 광 생성부; 및 상기 활성층에서 생성된 광의 진행 경로 상에 배치되며, 광가이드층들 사이에 개재된 제1 광 흡수층을 포함하는 광 트랩부를 포함하고, 상기 제1 광 흡수층은 일정 조성층과 경사 조성층을 포함하되, 상기 경사 조성층이 상기 일정 조성층과 상기 활성층 사이에 개재된다.
상기 제1 광 흡수층은 상기 활성층으로부터 400nm 이하로 이격될 수 있으며, 나아가, 300nm 이하로 이격될 수 있다.
또한, 상기 일정 조성층은 10nm 이상의 두께를 갖고, 상기 제1 광 흡수층의 전체 두께는 30 내지 90nm일 수 있다.
상기 제1 광 흡수층은 상기 활성층의 우물층과 동일한 조성의 질화갈륨계 반도체층으로 형성될 수 있다.
한편, 상기 발광 다이오드는 상기 제2 도전형 반도체층 상에 배치된 제2 광 흡수층을 더 포함할 수 있으며, 상기 제2 광 흡수층은 상기 활성층으로부터 100nm 이하로 이격될 수 있다. 나아거, 상기 제2 광 흡수층은 상기 활성층으로부터 80nm 이하, 더 구체적으로 50nm 이하로 이격될 수 있다.
상기 제2 광 흡수층은 상기 활성층의 우물층과 동일한 조성의 질화갈륨계 반도체층으로 형성될 수 있다.
한편, 상기 발광 다이오드는 상기 광 트랩부의 측면을 덮은 유전층을 더 포함할 수 있다. 예를 들어, 상기 유전층은 SiO2, Si3N4 또는 TiO2로 형성될 수 있다.
본 발명의 일 실시예에 따른 발광 소자는, 마운트 기판; 및 상기 마운트 기판 상에 실장된 발광 다이오드를 포함하되, 상기 발광 다이오드는 위에 언급된 발광 다이오드일 수 있다.
나아가, 상기 발광 다이오드는 상기 마운트 기판 상에 플립 본딩될 수 있다.
또한, 상기 발광 소자는 상기 마운트 기판 하부에 배치된 히트싱크를 더 포함할 수 있다.
이하 도면을 참조하여 본 발명의 실시예들에 대해 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이고, 도 2는 도 2는 도 1의 발광 다이오드가 실장된 발광 소자를 설명하기 위한 개략적인 단면도이다.
우선, 도 1을 참조하면, 상기 발광 다이오드는 기판(21), 광 생성부(30), 광 트랩부(40), 제1 전극(41), 반사 전극(43) 및 측면 반사기를 포함할 수 있다. 또한, 상기 광 생성부(30)는 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함할 수 있으며, 광 트랩부(40)는 제1 및 제2 광 가이드층들(33, 37) 및 광 흡수층(37)을 포함할 수 있다.
상기 기판(21)은 반도체층들을 성장시키기 위한 성장 기판으로 반도체 기판일 수 있다. 기판(21)은 도전성을 가지며, n형 불순물이 도핑될 수 있다. 예를 들어, 상기 기판(21)은 질화갈륨계 반도체층을 성장시키기 위한 질화갈륨 기판일 수 있다.
광 생성부(30)는 기판(21) 상에 배치될 수 있다. 광 생성부(30)는 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된 활성층(25)을 포함하며, 활성층(25) 내에서 전자와 정공의 재결합을 통해 광을 생성한다.
제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층일 수 있으며, 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23)은 불순물, 예컨대 Si이 도핑된 n형 질화갈륨계 반도체층일 수 있다. 여기서, 제1 도전형 반도체층(23)이 기판(21)과 구별되는 것으로 설명하지만, 이들 사이의 경계는 명확하게 구별되지 않을 수 있다. 즉, 제1 도전형 반도체층(23)은 기판(21)과 동일 재료로 형성될 수 있다. 또는, 상기 기판(21)이 제1 도전형 반도체층(23)으로 사용될 수도 있다.
제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)이 배치된다. 활성층(25) 및 제2 도전형 반도체층(27)은 제1 도전형 반도체층(23)의 일부 영역 상에 메사 형상으로 배치될 수 있다. 이에 따라, 제1 도전형 반도체층(23)의 가장자리 근처 영역들은 활성층(25) 및 제2 도전형 반도체층(27)에 의해 덮이지 않고 노출될 수 있다. 다만, 도 1에 도시한 바와 같이, 메사는 제1 도전형 반도체층(23)의 일부 두께를 포함하도록 형성될 수 있다.
상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된다. 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 특히, 활성층(25)은 복수의 장벽층과 복수의 우물층이 교대로 적층된 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 발광 다이오드를 제공할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 p형 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 제1 전극(41)은 제1 도전형 반도체층(23)에 오믹 콘택한다. 도시한 바와 같이, 제1 전극(41)은 메사에 인접하여 배치될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 메사를 관통하는 비아홀이 형성되고, 제1 전극(41)은 비아홀 내에서 제1 도전형 반도체층(23)에 오믹 콘택할 수도 있다.
반사 전극(43)은 제2 도전형 반도체층(27)에 오믹 콘택한다. 반사 전극(43)은 메사 상부 영역에서 제2 도전형 반도체층(27)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 반사 전극(43)은 제2 도전형 반도체층(27) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
반사 전극(43)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 반사 전극(43)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예를 들어, 반사 전극(43)은 단일의 반사성 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층이나 ITO와 같은 도전성 산화물층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다. 반사 전극(43)은 또한 장벽층을 포함할 수 있으며, 예컨대, Ni, Ti, 또는 Au를 포함할 수 있다.
제1 전극(41)과 반사 전극(43)을 통해 외부 전원으로부터 전력이 공급되고 이에 따라 활성층(25)에서 전자와 정공의 재결합이 발생되어 광이 생성된다.
한편, 광 트랩부(40)는 기판(21) 하부에 배치된다. 광 트랩부(40)는 광 생성부(30)에서 생성된 광의 진행 경로 상에 배치되어 광을 흡수할 수 있다.
광 트랩부(40)는 광 가이드층들(33, 37) 사이에 개재된 광 흡수층(35)을 포함한다. 광 가이드층들(33, 37)은 광 흡수층(35)에 비해 낮은 굴절률을 갖는 반도체층들로 형성된다. 예를 들어, 광 가이드층들(33, 37)은 AlGaN나 AlGaAs 등의 저굴절률층으로 형성될 수 있다. 한편, 광 흡수층(35)은 활성층(25)과 동일한 밴드갭 또는 그보다 좁은 밴드갭을 갖는 반도체층으로 형성될 수 있다. 예를 들어, 광 흡수층(35)은 복수의 장벽층과 복수의 우물층을 포함할 수 있으며, 광 흡수층(35)의 우물층들은 활성층(25)의 우물층들과 동일하거나 더 좁은 밴드갭을 가질 수 있다. 광 트랩부(40)로 입사된 광은 광 가이드층들(33, 37)에 의해 광 흡수층(35) 내에 트랩되며, 또한, 광 흡수층(35)에 의해 흡수되어 캐리어들을 생성할 수 있다.
한편, 광 가이드층(37)과 공기의 계면에서 내부 전반사가 발생된다. 이에 따라, 광 가이드층(37)의 표면에서 내부 전반사된 광은 다시 광 흡수층(35)으로 돌아가며, 광 가이드층들(33, 37)에 의해 트랩될 수 있다.
상기 광 가이드층들(33, 37)은 제1 도전형 반도체층(23)과 동일한 도전형을 가질 수 있다. 이에 따라, 기판(21)과 광 트랩부(40)에 의해 저항을 낮출 수 있으며, 따라서, 발광 다이오드의 순방향 전압을 낮출 수 있다.
한편, 측면 반사기(51)는 광 트랩부(40)의 측면에 배치된다. 측면 반사기(51)는 광 트랩부(40)의 측면 둘레를 따라 배치될 수 있다. 측면 반사기(51)는 광 트랩부(40)의 측면에 제한적으로 형성될 수도 있으나, 이에 한정되는 것은 아니며, 도 1에 도시한 바와 같이, 기판(21)의 적어도 일부를 덮을 수도 있다. 측면 반사기(51)는 예컨대 Ag 또는 Al과 같은 금속 반사층을 포함할 수 있으며, 접착력을 향상시키기 위해 Ni이나 Ti와 같은 접착층을 더 포함할 수도 있다. 또한, Ni 또는 Ti와 같은 장벽층이 금속 반사층 상에 배치될 수 있으며, 나아가, Au와 같은 산화 방지층이 장벽층 상에 배치될 수도 있다. 또한, 금속 반사층과 광 트랩부(40) 사이에 투명 산화물층을 포함하는 전방향 반사층(Omni directional reflector: ODR)일 수도 있다.
측면 반사기(51)는 광 가이드층들(33, 37)에 의해 광 흡수층(35) 내에서 진행하는 광을 반사시켜 외부로 방출되지 못하도록 한다. 이에 따라, 광 흡수층(35) 내에 트랩된 광은 측면 반사기(51) 사이에서 왕복 이동을 하며, 광 흡수층(35)에 의해 흡수되어 자유 캐리어를 생성한다.
본 실시예에서, 질화갈륨계 발광 다이오드에 대해 설명하지만, GaAs계 또는 InGaP계 발광 다이오드가 사용될 수도 있다. 예를 들어, GaAs계 또는 InGaP계 반도체층들(23, 25, 27)이 GaAs 기판(21) 상에 형성될 수 있으며, AlGaAs 광 가이드층들(33, 37)과 InGaAs 광 흡수층(35)이 GaAs 기판(21) 하부에 형성될 수 있다.
도 2를 참조하면, 발광 소자는 앞서 설명한 발광 다이오드와 함께 실장(71)을 포함할 수 있으며, 나아가 히트 싱크(81)를 포함할 수 있다.
실장 기판(71)은 예를 들어, AlN 등의 세라믹 기판일 수 있으며, 표면에 패드들(73, 75)을 포함할 수 있다.
한편, 히트싱크(81)는 발광 다이오드에서 생성된 열을 방출하기 위해 실장 기판(71) 하부에 배치될 수 있다. 히트 싱크(81)는 예를 들어 Cu와 열 전도율이 높은 금속물질로 형성될 수 있다.
한편, 발광 다이오드는 범프들(61, 63)을 통해 실장 기판(71) 상에 실장될 수 있다. 범프(61)는 제1 전극(41)을 패드(73)에 전기적으로 연결하고, 범프(63)는 반사 전극(43)을 패드(75)에 전기적으로 연결한다.
도 2는 발광 소자의 하나의 예를 설명하지만, 플립 본딩을 이용하는 다양한 발광 소자가 제공될 수 있다.
한편, 활성층(25)에서 생성된 광은 광 트랩부(40)를 거쳐 최종적으로 외부로 방출될 것이다.
광 트랩부(40)를 갖지 않는 종래 기술은 활성층(25)에서 생성된 광이 기판(21)을 통해 외부로 방출된다. 이때, 임계각보다 큰 입사각으로 상기 계면에 입사된 광은 기판(21)과 공기의 계면에서 내부 전반사되며, 상대적으로 두꺼운 기판(21) 내에서 결정 결함이나 자유 캐리어에 의한 흡수를 통해 소실된다.
이에 반해, 본 실시예에 따르면, 광 트랩부(40)를 채택함으로써 활성층(25)에서 생성된 광이 광 흡수층(35) 내에서 자유 캐리어를 생성하는데 이용될 수 있으며, 이 자유 캐리어는 다시 활성층(25)으로 이동되어 광을 생성하는데 재사용될 수 있다.
또한, 고밀도의 광이 광 트랩부(40)에 트랩되어 고밀도의 캐리어가 생성되면, 광 트랩부(40)에 있어서 광학 이득이 발생하고, 따라서, 광 트랩부(40)를 통과하는 광을 증폭하는 것이 가능하다. 이에 대해 GaN 반도체의 흡수 계수 및 광 이득이 광 추출 효율에 미치는 영향에 대해 도 3 내지 도 5를 참조하여 설명한다.
우선, 광선 추적 시뮬레이션을 이용하여 광 추출 효율을 계산하였다. 광 추출 효율은 활성층에서 생성된 전체 광의 강도에 대해 발광 다이오드로부터 공기 중으로 방출되는 전체 광의 강도의 비율로 정의된다. 도 3은 광 추출 효율을 계산하기 위해 간략화된 발광 다이오드의 단면도이다. 여기에 사용된 발광 다이오드의 구조는 효과를 명확하게 하기 위해 실제 사용되는 발광 다이오드에 비해 간소화한 것으로, 기판(21), GaN계 활성층(25), p형 반도체층(27), 및 반사 전극(43)을 포함하며, 나아가, 광 추출 효율을 개선하기 위해 텍스처 구조(R)를 포함한다. 기판(21)은 n형 반도체(23)와 통합된 것으로 하였다. GaN계 반도체(21, 25, 27)의 전체 두께는 100μm로 했다. 반사 전극(43)의 반사율은 95%와 75%의 두 가지에 대해 계산을 했다. 한편, 반사 방지(Anti-reflection; AR) 코팅은 사용하지 않았다.
우선, GaN계 반도체의 흡수 계수를 변화시켜, 광 추출 효율의 의존성을 조사하였으며, 이를 도 4에 나타내었다. 도 4를 참조하면, GaN계 반도체의 흡수 계수가 증가함에 따라, 광 추출 효율이 감소하는 것이 확인된다. 반사 전극(43)의 반사율이 95%에서도 흡수 계수의 증가와 함께 광 추출 효율은 급격히 감소한다. 흡수 계수가 약 8cm-1 에서 광 추출 효율은 약 30% 정도의 작은 값을 나타내며, 반사율이 75%인 경우의 광 추출 효율과 큰 차이가 없어진다.
한편, GaN계 반도체의 광 이득이 있는 경우에서의 광 추출 효율도 계산하여 도 5에 나타내었다. 흡수 계수에 따른 광 추출 효율 계산을 위해 사용한 발광 다이오드와 동일한 구조를 이용하여 계산하였다. 또한, 반사 전극(43)의 반사율도 95%와 75%의 두 가지에 대해 계산을 했다. 도 5에서 알 수 있듯이, 반사 전극(43)의 반사율이 75%로 낮은 경우에도, 광 이득의 증가와 함께 광 추출 효율은 현저하게 증가하며, 광 이득이 100cm-1 정도에서 광 추출 효율는 거의 100%에 근접하였다. 따라서, 광 이득이 100cm-1 정도에서 높은 광 추출 효율을 실현할 수 있음을 알 수 있다.
다음으로, 위의 GaN계 반도체가 100cm-1 이상의 광 이득을 얻기 위해 InGaN 우물층과 GaN 장벽층으로 이루어지는 다중 양자우물구조에서 InGaN 우물층 내에 어느 정도의 캐리어가 필요한지 확인하기 위해, 루팅거 해밀토니안(Luttinger Hamiltonian)을 이용하여 밴드 갭 에너지를 계산하고, 그것을 바탕으로 광학 이득의 도출을 실시했다. InGaN 우물 층의 두께는 3nm로 했다. 도 6은 밴드갭 에너지에 따른 광학 이득 스펙트럼을 나타낸다. 또한, 도 6은 InGaN 우물층 내의 캐리어 밀도에 대한 의존성을 함께 나타낸다. 캐리어 밀도가 높을수록 광학 이득은 커진다. 또한, 캐리어 밀도가 1.25×1019cm-3에서도 광학 이득의 피크 값이 거의 1000cm-1가 되는 것을 확인할 수 있었다. 이 정도의 광 이득 값은 광 추출 효율을 100% 근처까지 높이기 위해 충분한 값이다.
한편, 일반적으로 결정에 결함이 존재하면 결함 준위에 광자(photon)가 흡수되어 캐리어가 생성되는데, 그 캐리어는 쇼클리 리드 홀 재결합 속도로 비발광 재결합하고, 열에 의해 광자의 에너지는 소실된다. 이러한 광자 흡수는 깊은 준위가 관계하기 때문에, 그 캐리어 수명은 밴드간 천이에 비해 상대적으로 길다. 따라서, 결정 결함에 의한 흡수에 있어서, 결함이 광자를 흡수하여 캐리어가 트랩된 상태에서 동일 결함에 의한 광자 흡수는 일정한 캐리어 수명 동안 계속해서 발생하지 않는다. 즉, 결정 내에 결함이 존재하더라도, 결정 내에 트랩된 캐리어 밀도가 높아짐과 함께 광 흡수량은 감소한다. 본 실시예는 내부 전반사에 의해 반사된 광을 가두어 유도 방출을 발생시키며, 또한, 캐리어의 반전 분포를 형성할 정도의 높은 캐리어 밀도를 유지하므로, 결정 결함에 의한 트랩을 포화시킬 수 있어 캐리어가 결함에 포획되어 소멸하는 것을 방지할 수 있다.
나아가, 반도체 중에서 흡수 손실이 있으면 반도체의 굴절률은 복소 굴절률이 된다. 이에 따라, 내부 전반사하는 광파가 내부 전반사 없이 공기 중으로 전파할 수 있다. 즉, 흡수 손실이 있는 반도체층과 공기의 계면에서 완전한 내부 전반사가 일어나지 않으며, 활성층(25)에서 방출된 광의 일부는 입사각에 의존하지 않고 공기 중으로 방출되며, 따라서, 광 추출 효율이 향상된다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 광 트랩부(40)에 전기적으로 접속된 추가 전극(450을 더 포함하는 것에 차이가 있다. 또한, 도 1의 실시예에서 광 가이드층(37)은 제1 도전형인 것으로 설명하였지만, 본 실시예에서, 광 가이드층(37)은 제2 도전형일 수 있다.
제1 전극(41)은 캐소드 전극으로 사용되고, 추가 전극(45)은 애노드 전극으로 사용될 수 있으며, 이에 따라, 광 흡수층(35)에 외부 전원을 이용하여 캐리어를 주입할 수 있다.
본 실시예에 따르면, 외부 전원을 이용하여 캐리어를 펌핑할 수 있어, 반전 분포를 더 쉽게 만들 수 있다.
(실험예)
본 발명에 따라 광 추출 효율의 향상을 얻을 수 있는지 확인하기 위해 실제 발광 다이오드를 제작하고 상온에서 캐리어 밀도에 따른 외부 양자 효율을 도 8a 및 도 8b에 나타내었다.
도 8a는 종래 기술에 따라 광 트랩 부(40)를 형성하지 않고, 비교적 두꺼운 기판(21)을 이용한 플립 칩 발광 다이오드(비교예)의 외부 양자 효율을 나타내고, 도 8b는 본 발명의 실시 예에 따라, 기판(21) 하부에 광 트랩부(40)를 배치한 플립 칩 발광 다이오드(실시 예)의 외부 양자 효율을 나타낸다.
비교예는 GaN계 반도체의 전체 두께, 즉, 기판과 반도체층의 전체 두께를 약 100um로 하였으며, 실시예는 GaN계 반도체의 전체 두께, 즉, 광 트랩부(40), 기판(21) 및 발광 구조체(30)의 전체 두께를 비교예와 유사하게 약 100um로 하되, 기판(21) 하부에 배치된 광 트랩부(40)를 약 11.4um의 두께로 형성하였다. 또한, 광 트랩부(40)는 각각 5um 두께의 n형 AlGaN 광 가이드층들(33, 37) 및 이들 광 가이드층들(33, 37) 사이에 개재된 광 흡수층(35)을 포함하며, 광 흡수층(35)은 3.5nm 두께의 InGaN 우물층과 3.5nm 두께의 InGaN 장벽층을 교대로 200주기 적층한 초격자층으로 형성되었다. 나아가, 광 트랩부(40)의 양 측면에 반사율을 향상시키기 위해 SiO2와 Ag의 2층으로 된 측면 반사기(51)를 형성하였다.
도 8a를 참조하면, 비교예에서는 반사 전극(43)의 반사율이 이상적인 값인 95%이고 기판(21)의 광 흡수 계수가 0인 경우에, 도 4에 나타낸 바와 같이 광 추출 효율이 이론적 한계인 약 80%를 나타낸다. 따라서, 내부 양자 효율이 100%이면 외부 양자 효율의 한계는 80%가 된다. 그러나 앞서 언급한 바와 같이 100um 두께의 GaN계 반도체에서 광 흡수가 존재하기 때문에 광 흡수 계수는 0이 아니고, 또한 반사 전극(43)의 반사율도 실제로 95%가 되지 않으므로, 내부 양자 효율은 100%가 되지 못한다. 이러한 이유로 비교예에서는 실온에서 최대 64%의 외부 양자 효율을 나타내는 데 그친다.
한편, 도 8b를 참조하면, 실시예는 최대 약 90%의 외부 양자 효율을 나타내었다. 외부 양자 효율이 80%를 훨씬 초과한다는 것은 본 발명의 효과를 뒷받침하는 것이다. 또한, 상온에서 실시 예의 발광 다이오드가 비교예에 비해 상대적으로 낮은 캐리어 농도에서 더 높은 외부 양자 효율을 나타내었다. 발광 다이오드의 캐리어 주입 밀도와 내부 양자 효율로부터 광 밀도를 산출하고, 그 광이 광 트랩부(40)에 흡수된 것으로 계산하면, 이 외부 양자 효율이 약 90%의 최대치를 나타내는 캐리어 농도의 실제 값은 약 1.5×1019cm-3이 되었다. 이 값은 상기 광 이득 피크 값이 약 1000cm-1이 되는 값에 거의 일치하며, 이로부터 광 추출 효율의 증가가 본 발명에 따른 효과임을 알 수 있다.
한편, 위 실험예에서, 실시예는 광 트랩부(40)의 두께를 기판(21)보다 상대적으로 얇은 11.4um로 하였지만, 광 트랩부(40)의 두께를 기판(21)보다 더 두껍게 할 수도 있다. 예를 들어, 기판(21)의 두께를 약 20um로 하고 광 트랩부(40)의 두께를 약 80um로 할 수도 있다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이고, 도 10은 도 9의 광 흡수층을 확대 도시한 단면도이며, 도 11은 도 9의 발광 다이오드를 설명하기 위한 개략적이 에너지 밴드 다이어그램이다.
우선, 도 9, 도 10 및 도 11을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하며, 이하에서는 차이점에 대해 상세하게 설명한다.
우선, 광 트랩부(140)는 제1 n형 반도체층(133) 및 제2 n형 반도체층(137) 사이에 개재된 광 흡수층(135)을 포함한다. 광 흡수층(135)은 활성층(25)의 우물층과 동일한 밴드갭을 갖는 일정 조성층(135a)을 포함할 수 있다. 일정 조성층(135a)은 우물층과 동일한 조성의 반도체층으로 형성될 수 있다. 예를 들어, 우물층이 InGaN으로 형성된 경우, 일정 조성층(135a)은 InGaN으로 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 우물층과 동일 또는 유사한 밴드갭을 갖는 다른 조성의 반도체층이 일정 조성층(135a)으로 형성될 수도 있다.
제1 n형 반도체층(133) 및 제2 n형 반도체층(137)은 일정 조성층(135a)보다 더 넓은 밴드갭을 갖는 반도체층으로 형성되며, 예를 들어, GaN으로 형성될 수 있다.
한편, 광 흡수층(135)은 일정 조성층(135a) 상에 위치하는 경사 조성층(135b)을 더 포함할 수 있다. 경사 조성층(135b)은 광 흡수층(135)에서 생성된 자유 캐리어, 예를 들어, 자유 전자가 활성층(25)로 이동하는 것을 돕기 위해 도 11에 도시한 바와 같이, 일정 조성층(135a)으로부터 활성층(25)을 향해 에너지 배리어가 점진적으로 증가하도록 형성될 수 있다. 에너지 배리어는 계단형으로 증가할 수도 있다.
경사 조성층(135b)을 채택함으로써 일정 조성층(135a)에 트랩된 광에 의해 생성된 자유 전자가 활성층(25)으로 쉽게 이동할 수 있어 광 효율을 더욱 증가시킬 수 있다.
상기 일정 조성층(135a) 및 경사 조성층(135b)은 n형 불순물이 도핑된 n형 반도체 또는 언도프 반도체로 형성될 수 있다.
광 흡수층(135) 내의 자유 전자의 확산 거리를 고려하여, 광 흡수층(135)과 활성층(25) 사이의 거리가 조절될 수 있다. 예를 들어, 광 흡수층(135)은 활성층(25)으로부터 약 400nm 이하로 이격될 수 있으며, 나아가, 300nm 이하, 더 구체적으로 200nm 이하로 이격될 수 있다.
광 흡수층(135)과 활성층(25) 사이의 이격 거리를 줄임으로써 광 흡수층(135) 내의 자유 전자가 쉽게 활성층(25)으로 이동되어 광을 생성하는데 재사용될 수 있다.
한편, 본 실시예에 따른 발광 다이오드는, 제2 도전형 반도체층(27) 상에 광 흡수층(29)을 더 포함할 수 있다. 광 흡수층(29)은 p형 불순물이 도핑된 p형 반도체 또는 언도프 반도체로 형성될 수 있다. 광 흡수층(29)은 우물층과 동일한 밴드갭을 갖는 반도체로 형성될 수 있으며, 예를 들어, InGaN으로 형성될 수 있다. 광 흡수층(29)은 예를 들어, 약 10nm의 두께로 형성될 수 있다.
나아가, 광 흡수층(29) 내에 형성된 자유 캐리어, 예를 들어, 자유 정공의 확산 거리를 고려하여, 광 흡수층(29)과 활성층(25) 사이의 거리가 조절될 수 있다. 예를 들어, 광 흡수층(29)은 활성층(25)으로부터 약 100nm 이하로 이격될 수 있으며, 나아가 50nm 이하로 이격될 수 있다.
한편, 본 실시예에 있어서, 광 트랩부(140)의 측면은 유전층(151)으로 덮일 수 있다. 앞의 실시예와 같이 금속 반사 물질의 측면 반사기가 형성될 수도 있으나, 광 트랩층(140)의 광 밀도를 높일 수 있으므로, 측면에서의 반사율이 크게 높을 필요가 없다. 따라서, 수지, SiO2, Si3N4, TiO2 등의 유전층(151)으로 광 트랩부(140)의 측면을 덮을 수도 있으며, 나아가, 유전층(151)도 생략될 수 있다. 이 경우에도, 반도체층과 공기의 굴절률 차이에 의한 반사를 통해 광 밀도가 향상될 수 있다.
본 실시예에 따르면, 광 트랩부(140)는 활성층(25)에서 생성된 광 중 내부 전반사에 의해 외부로 방출되지 못한 일부의 광을 트랩하여 자유 전자를 생성한다. 생성된 자유 전자는 순방향 바이어스에 의한 드리프트 전계에 의해 활성층(25)으로 이동하고, 활성층(25) 내에서 다시 발광 재결합에 기여하여 광 효율을 향상시킨다.
또한, 광 트랩부(29)는 활성층(25)에서 생성된 광 중 내부 전반사에 의해 외부로 방출되지 못한 일부의 광을 트랩하여 정공을 생성한다. 생성된 정공은 순방향 바이어스에 의한 드리프트 전계에 의해 활성층(25)으로 이동하고, 활성층(25) 내에서 다시 발광 재결합에 기여하여 광 효율을 향상시킨다.
도 12A 및 도 12B는 n형 광 흡수층과 활성층의 거리에 따른 광 출력 및 순방향 전압을 설명하기 위한 그래프들이다.
실시예 1 및 실시예 2는 각각 광 흡수층(135)과 활성층(25)의 이격 거리를 약 200nm 및 약 400nm가 되도록 제조한 질화갈륨계 발광 다이오드들이고, 비교예는 광 흡수층이 없는 종래 기술의 질화갈륨계 발광 다이오드이다. 다수의 샘플들을 제작하여 175mA의 전류하에서 실시예 1, 실시예 2 및 비교예의 광 출력 및 순방향 전압을 측정하여 그 평균값을 그래프에 나타내었다.
도 12A를 참조하면, 실시예 1의 광 출력이 가장 높았으며, 실시예 2는 비교예에 비해 오히려 광 출력이 약간 감소하였다. 한편, 도 12B를 참조하면, 실시예 1의 순방향 전압이 가장 낮았으며, 실시예 2의 발광 다이오드도 비교예에 비해 상대적으로 낮은 순방향 전압을 나타내었다.
도 12A 및 도 12B에 따르면, 광 흡수층(135)을 채택할 경우, 전체적으로 순방향 전압이 낮아지는 효과가 있으며, 특히, 광 흡수층(135)과 활성층(25)의 이격 거리를 조절하여 광 출력을 향상시킬 수 있었다.
도 13은 p형 광 흡수층(29)과 활성층(25)의 거리에 따른 광 출력을 설명하기 위한 그래프이다. 여기서, 실시예 3 내지 실시예 5는 모두 광 흡수층(29)의 두께를 10nm로 하였으며, 비교예는 광 흡수층(29)을 형성하지 않았다.
광 흡수층(29)을 채택한 실시예 3, 실시예 4 및 실시예 5는 모두 광 흡수층(29)을 사용하지 않은 비교예에 비해 높은 광 출력을 나타내었다.
도 14A 및 도 14B는 광 흡수층의 구조 및 두께에 따른 광 출력 및 순방향 전압을 설명하기 위한 그래프들이다.
비교예는 광 흡수층을 채택하지 않은 종래의 질화갈륨계 발광 다이오드를 나타내며, 실시예 6은 활성층(25)의 우물층과 동일한 조성으로 경사 조성층 없이 일정 조성층을 15nm 두께로 형성한 광 흡수층을 포함하는 질화갈륨계 발광 다이오드를 나타낸다. 한편, 실시예 7은 광 흡수층(135)의 전체 두께를 15nm로 하되, 일정 조성층(135a)과 경사 조성층(135b)의 두께를 동일하게 각각 약 7.5nm로 한 질화갈륨계 발광 다이오드를 나타내고, 실시예 8은 일정 조성층(135a)와 경사 조성층(135b)를 각각 15nm 두께로 하여 광 흡수층(135)의 전체 두께를 30nm로 형성한 질화갈륨계 발광 다이오드를 나타낸다.
도 14A를 참조하면, 광 흡수층(135)을 형성한 실시예들 6 내지 8은 모두 비교예에 비해 높은 광 출력을 나타내었다. 특히, 일정 조성층(135a)과 경사 조성층(135b)을 채택하면서 전체 두께를 30nm로 한 실시예 8이 가장 높은 광 출력을 보였다.
한편, 일정 조성층(135a)이며 15nm이며, 경사 조성층(135b)을 형성하지 않은 실시예 6이 일정 조성층(135a)을 약 7.5nm, 경사 조성층(135b)을 약 7.5nm 형성한 실시예 7에 비해 더 높은 광 출력을 나타내었다. 이에 따르면, 일정 조성층(135a)의 두께가 경사 조성층(135b)에 비해 광 출력에 더 큰 영향을 미치는 것이라 판단된다.
도 14B를 참조하면, 실시예 6 내지 8은 모두 비교예에 비해 낮은 순방향 전압을 나타내었으며, 경사 조성층(135b)을 포함할 수록, 그리고, 광 흡수층(135)의 두께가 두꺼울 수록 낮은 순방향 전압을 나타내었다.
한편, 시간 분해 발광 분광에 의해 발광 재결합 수명을 측정하였으며, 또한, 미소 전류 전압 특성에서 pn 접합의 이상 요인(ideality factor)인 n 값을 측정해 보았다. 실시예 7 및 8은 실시예 6에 비해 발광 재결합 수명이 상대적으로 짧았으며, 특히, 실시예 8은 실시예 6 및 7에 비해 상대적으로 작은 n 값을 나타내었다. 즉, 광 흡수층의 두께가 큰 실시예 8은 발광 재결합 수명이 가장 작아 발광 효율이 향상되며, 또한, n 값이 작아 이상적인 pn 접합 캐리어 수송을 실현하고 있는 것을 확인할 수 있었다.
도 15A 및 도 15B는 광 흡수층의 두께에 따른 광 출력 및 순방향 전압을 설명하기 위한 그래프들이다.
각 샘프들은 광 흡수층을 포함하며, 광 흡수층의 두께는 각각 약 30nm, 약 40nm, 약 90nm 및 약 150nm이며, 일정 조성층과 경사 조성층이 서로 동일한 두께로 형성되었다.
도 15A 및 도 15B를 참조하면, 광 흡수층 두께가 40nm일 때, 가장 높은 광 출력 및 가장 낮은 순방향 전압을 나타내었다. 한편, 광 흡수층 두께가 40nm를 초과하여 증가할수록 광 출력이 감소하며, 순방향 전압이 증가하였다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (28)

  1. 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되어 광을 생성하는 활성층을 포함하는 광 생성부;
    상기 활성층에서 생성된 광의 진행 경로 상에 배치되며, 광가이드층들 사이에 개재된 광 흡수층을 포함하는 광 트랩부; 및
    상기 광 트랩부의 측면에 배치된 측면 반사기를 포함하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 광 흡수층은 복수의 장벽층 및 복수의 우물층을 포함하는 다중양자우물 구조를 가지는 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 광 흡수층의 우물층들은 상기 활성층에서 생성되는 광의 에너지와 동일하거나 그보다 좁은 에너지 밴드갭을 가지는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 활성층은 복수의 장벽층과 복수의 우물층을 가지는 다중양자우물 구조를 가지며, 상기 광 흡수층의 우물층들은 상기 활성층의 우물층들과 동일하거나 그보다 좁은 에너지 밴드갭을 가지는 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 제2 도전형 반도체층 상에 배치되어 상기 제2 도전형 반도체층에 전기적으로 접속된 반사 전극을 더 포함하고,
    상기 광 트랩부는 상기 광 생성부를 사이에 두고 상기 반사 전극에 대향하여 상기 제1 도전형 반도체층 하부에 배치된 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 광 생성부와 상기 광 트랩부 사이에 개재된 반도체 기판을 더 포함하는 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 반도체 기판은 질화갈륨계 기판인 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 반도체 기판의 두께는 10um 내지 100um 범위 내인 발광 다이오드.
  9. 청구항 5에 있어서,
    상기 광 가이드층들은 상기 제1 도전형 반도체층과 동일한 도전형을 가지는 발광 다이오드.
  10. 청구항 5에 있어서,
    상기 제1 도전형 반도체층에 접속된 전극을 더 포함하는 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 광 트랩부에 전기적으로 접속된 추가 전극을 더 포함하는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 추가 전극에 인접한 광 가이드층은 제2 도전형을 가지는 발광 다이오드.
  13. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치된 활성층;
    상기 활성층 상에 배치된 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 상에 배치된 반사 전극;
    상기 제1 도전형 반도체층 하부에 배치된 제1 광 가이드층;
    상기 제1 광 가이드층 하부에 배치된 광 흡수층;
    상기 광 흡수층 하부에 배치된 제2 광 가이드층; 및
    상기 광 흡수층의 측면에 배치된 측면 반사기를 포함하고,
    상기 광 흡수층은 상기 활성층에서 생성된 광의 에너지와 동일하거나 그 보다 작은 에너지 밴드갭을 갖는 반도체층을 포함하는 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 제1 도전형 반도체층과 상기 제1 광 가이드층 사이에 개재된 반도체 기판을 더 포함하되,
    상기 반도체 기판은 상기 제1 도전형 반도체층과 동일한 도전형을 갖는 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 측면 반사기는 상기 반도체 기판의 적어도 일부를 덮는 발광 다이오드.
  16. 청구항 13에 있어서,
    상기 제2 광 가이드층을 통해 외부로 광을 방출하는 발광 다이오드.
  17. 청구항 13에 있어서,
    상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극; 및
    상기 제2 광 가이드층에 전기적으로 접속된 추가 전극을 포함하는 발광 다이오드.
  18. 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재되어 광을 생성하는 활성층을 포함하는 광 생성부; 및
    상기 활성층에서 생성된 광의 진행 경로 상에 배치되며, 광가이드층들 사이에 개재된 제1 광 흡수층을 포함하는 광 트랩부를 포함하고,
    상기 제1 광 흡수층은 일정 조성층과 경사 조성층을 포함하되, 상기 경사 조성층이 상기 일정 조성층과 상기 활성층 사이에 개재된 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 제1 광 흡수층은 상기 활성층으로부터 400nm 이하로 이격된 발광 다이오드.
  20. 청구항 18에 있어서,
    상기 일정 조성층은 10nm 이상의 두께를 갖고, 상기 제1 광 흡수층의 전체 두께는 30 내지 90nm인 발광 다이오드.
  21. 청구항 18에 있어서,
    상기 제1 광 흡수층은 상기 활성층의 우물층과 동일한 조성의 질화갈륨계 반도체층으로 형성된 발광 다이오드.
  22. 청구항 18에 있어서,
    상기 제2 도전형 반도체층 상에 배치된 제2 광 흡수층을 더 포함하되, 상기 제2 광 흡수층은 상기 활성층으로부터 100nm 이하로 이격된 발광 다이오드.
  23. 청구항 22에 있어서,
    상기 제2 광 흡수층은 상기 활성층의 우물층과 동일한 조성의 질화갈륨계 반도체층으로 형성된 발광 다이오드.,
  24. 청구항 18에 있어서,
    상기 광 트랩부의 측면을 덮은 유전층을 더 포함하는 발광 다이오드.
  25. 청구항 24에 있어서,
    상기 유전층은 SiO2, Si3N4 또는 TiO2로 형성된 발광 다이오드.
  26. 마운트 기판; 및
    상기 마운트 기판 상에 실장된 발광 다이오드를 포함하되,
    상기 발광 다이오드는 청구항 1 내지 청구항 25의 어느 한 항에 기재된 발광 다이오드인 발광 소자.
  27. 청구항 26에 있어서,
    상기 발광 다이오드는 상기 마운트 기판 상에 플립 본딩된 발광 소자.
  28. 청구항 26에 있어서,
    상기 마운트 기판 하부에 배치된 히트싱크를 더 포함하는 발광 소자.
KR1020190066538A 2018-06-11 2019-06-05 Ⅲ-ⅴ족 발광 다이오드 KR20190140835A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2019/006833 WO2019240428A1 (ko) 2018-06-11 2019-06-05 Ⅲ-ⅴ족 발광 다이오드
US17/119,139 US11804573B2 (en) 2018-06-11 2020-12-11 Group III-V light emitting diode
US18/496,991 US20240063341A1 (en) 2018-06-11 2023-10-30 Light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180067048 2018-06-11
KR1020180067048 2018-06-11

Publications (1)

Publication Number Publication Date
KR20190140835A true KR20190140835A (ko) 2019-12-20

Family

ID=69063016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190066538A KR20190140835A (ko) 2018-06-11 2019-06-05 Ⅲ-ⅴ족 발광 다이오드

Country Status (2)

Country Link
US (1) US11804573B2 (ko)
KR (1) KR20190140835A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112734A (ko) * 2020-12-14 2023-07-27 루미레즈 엘엘씨 발광 다이오드 디바이스

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512669B2 (ja) * 1999-03-18 2004-03-31 富士通カンタムデバイス株式会社 電極構造及びその製造方法並びに半導体発光装置
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP2004153089A (ja) 2002-10-31 2004-05-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP4291085B2 (ja) * 2003-08-25 2009-07-08 三菱電機株式会社 導波路型受光素子
US7687291B2 (en) * 2005-03-25 2010-03-30 Trumpf Photonics Inc. Laser facet passivation
KR100714638B1 (ko) 2006-02-16 2007-05-07 삼성전기주식회사 단면 발광형 ｌｅｄ 및 그 제조방법
JP5334601B2 (ja) 2009-01-21 2013-11-06 株式会社東芝 半導体発光ダイオード素子及び半導体発光装置
WO2015081327A1 (en) 2013-11-27 2015-06-04 Chou Stephen Y Light emitting diode, photodiode, displays, and method for forming the same
WO2018204402A1 (en) * 2017-05-01 2018-11-08 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112734A (ko) * 2020-12-14 2023-07-27 루미레즈 엘엘씨 발광 다이오드 디바이스

Also Published As

Publication number Publication date
US11804573B2 (en) 2023-10-31
US20210119082A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
US7335920B2 (en) LED with current confinement structure and surface roughening
US10388828B2 (en) Light-emitting semiconductor chip
US10177281B2 (en) Light-emitting diode
US20090140279A1 (en) Substrate-free light emitting diode chip
US7615789B2 (en) Vertical light emitting diode device structure
KR101007139B1 (ko) 발광소자 및 그 제조방법
US8519411B2 (en) Semiconductor light emitting device
US9252331B2 (en) Thin-film LED having a mirror layer and method for the production thereof
US10388832B2 (en) UV light emitting diode
US9812608B2 (en) Deep ultraviolet light-emitting diode chip and package structure containing the same
TWI795364B (zh) 發光器件及其形成之方法
KR101054984B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20240222562A1 (en) Deep uv light emitting diode
US20210343899A1 (en) Semiconductor Heterostructure with Improved Light Emission
US11804573B2 (en) Group III-V light emitting diode
KR100675220B1 (ko) 질화물계 반도체 발광소자
US20240063341A1 (en) Light emitting device
KR102304123B1 (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
US20230070171A1 (en) Light emitting diode and method of fabricating the same
US10026881B2 (en) Light emitting device with reflector and a top contact
KR102288376B1 (ko) 발광 다이오드
JP7469150B2 (ja) 発光素子
TWI659548B (zh) 發光裝置及其製造方法
KR20210009211A (ko) 공정 여유도가 큰 발광 다이오드
JP2019523556A (ja) 超格子を用いたｉｉｉ−ｐ発光デバイス

Legal Events

Date Code Title Description
E902 Notification of reason for refusal