JPH071794B2 - ハイブリッド光ｉｃ装置およびその製造方法 - Google Patents
ハイブリッド光ｉｃ装置およびその製造方法Info
- Publication number
- JPH071794B2 JPH071794B2 JP60162391A JP16239185A JPH071794B2 JP H071794 B2 JPH071794 B2 JP H071794B2 JP 60162391 A JP60162391 A JP 60162391A JP 16239185 A JP16239185 A JP 16239185A JP H071794 B2 JPH071794 B2 JP H071794B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- light emitting
- wiring metal
- emitting element
- electric element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、光ファイバー通信、光記録再生等に有用とな
る光源に関し、特に発光素子とそれを駆動する電気ICを
ハイブリッドで構成する装置に関するものである。
る光源に関し、特に発光素子とそれを駆動する電気ICを
ハイブリッドで構成する装置に関するものである。
従来の技術 近年、大容量光ファイバー通信の発達にともない、発光
素子を高速変調動作させることが必要となっている。発
光素子を高速変調動作させるためには、それを駆動する
電気ICが必要となる。このICとしては、SiあるいはGaAs
を材料とした高速動作が可能なICを用いていた。従来の
ハイブリッド光IC装置は、このICチップと発光素子のチ
ップにワイヤーボンディングを行って、電気的に接続し
ていた。ところが、このハイブリッド光IC装置では、ワ
イヤーを介して接続しているために配線容量が大きくな
って高速変調動作が困難になるという欠点がある。ま
た、発光素子にワイヤーボンディングする場合、外部か
らの力によって素子に欠陥が導入され易く信頼性の上で
問題がある。また、各々別にダイスボンディングするた
め小型化が望めない。このような観点から、最近では発
光素子と電気ICを１チップにモノリシック化した光ICの
開発が活発化してきているが、作製上、非常に高度な技
術を用いなければならずいまだ歩留り等で問題が多い。
素子を高速変調動作させることが必要となっている。発
光素子を高速変調動作させるためには、それを駆動する
電気ICが必要となる。このICとしては、SiあるいはGaAs
を材料とした高速動作が可能なICを用いていた。従来の
ハイブリッド光IC装置は、このICチップと発光素子のチ
ップにワイヤーボンディングを行って、電気的に接続し
ていた。ところが、このハイブリッド光IC装置では、ワ
イヤーを介して接続しているために配線容量が大きくな
って高速変調動作が困難になるという欠点がある。ま
た、発光素子にワイヤーボンディングする場合、外部か
らの力によって素子に欠陥が導入され易く信頼性の上で
問題がある。また、各々別にダイスボンディングするた
め小型化が望めない。このような観点から、最近では発
光素子と電気ICを１チップにモノリシック化した光ICの
開発が活発化してきているが、作製上、非常に高度な技
術を用いなければならずいまだ歩留り等で問題が多い。
発明が解決しようとする問題点 本発明は従来の技術で問題となっていたワイヤー接続に
よる配線容量の増大化、ワイヤーボンディング工程によ
る信頼性の低下、及び小型化の困難性を解決しようとす
るものである。
よる配線容量の増大化、ワイヤーボンディング工程によ
る信頼性の低下、及び小型化の困難性を解決しようとす
るものである。
問題点を解決するための手段 本発明は上記課題を解決するため、 電気素子が形成された半導体基板と、 前記電気素子が形成された領域と異なる領域で、前記基
板の周囲の少なくとも１つの面に接するようにして、選
択的に形成された孔と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属と、 前記孔の底部の配線金属上に載置され、前記配線金属と
電気的に接続され、前記孔の側部に形成された配線金属
とは、絶縁物を介して絶縁されている、端面発光型の発
光素子と、 前記電気素子と接続し、前記孔に載置された前記発光素
子の上面にまで伸び、前記発光素子と電気的に接続され
ている第２の配線金属とを備え、 前記発光素子の端面から出射する光は、前記基板と平行
方向に取り出されるハイブリッド光IC装置とする。
板の周囲の少なくとも１つの面に接するようにして、選
択的に形成された孔と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属と、 前記孔の底部の配線金属上に載置され、前記配線金属と
電気的に接続され、前記孔の側部に形成された配線金属
とは、絶縁物を介して絶縁されている、端面発光型の発
光素子と、 前記電気素子と接続し、前記孔に載置された前記発光素
子の上面にまで伸び、前記発光素子と電気的に接続され
ている第２の配線金属とを備え、 前記発光素子の端面から出射する光は、前記基板と平行
方向に取り出されるハイブリッド光IC装置とする。
また、電気素子が形成された半導体基板と、 前記電気素子が形成された領域と異なる領域に、選択的
に形成された孔と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属と、 前記孔の底部の配線金属上に載置され、前記配線金属と
電気的に接続され、前記孔の側部に形成された配線金属
とは、絶縁物を介して絶縁されている、面発光型の発光
素子と、 前記電気素子と接続し、前記孔に載置された前記発光素
子の上面にまで伸び、前記発光素子と電気的に接続され
ている第２の配線金属とを備え、 前記発光素子の上面から出射する光は、前記基板の上方
に取り出される ハイブリッド光IC装置とする。
に形成された孔と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属と、 前記孔の底部の配線金属上に載置され、前記配線金属と
電気的に接続され、前記孔の側部に形成された配線金属
とは、絶縁物を介して絶縁されている、面発光型の発光
素子と、 前記電気素子と接続し、前記孔に載置された前記発光素
子の上面にまで伸び、前記発光素子と電気的に接続され
ている第２の配線金属とを備え、 前記発光素子の上面から出射する光は、前記基板の上方
に取り出される ハイブリッド光IC装置とする。
さらに、ICウェハーの電気素子が形成された領域と異な
る領域で、かつ分割線の近傍に選択的に孔を形成する工
程と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属を形
成する工程と、 前記第１の配線金属と電気的に接続するよう、端面発光
型の発光素子を、前記孔の底部の配線金属上に載置する
工程と、 前記孔の側部に形成された第１の配線金属と前記発光素
子とを絶縁する工程と、前記電気素子と接続し、前記孔
に載置された前記発光素子の上面にまで伸び、前記発光
素子と電気的に接続されている第２の配線金属を形成す
る工程と、 前記分割線に沿って、前記ICウェハーをチップに分割す
る工程と、 を有するハイブリッド光IC装置の製造方法とする。
る領域で、かつ分割線の近傍に選択的に孔を形成する工
程と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属を形
成する工程と、 前記第１の配線金属と電気的に接続するよう、端面発光
型の発光素子を、前記孔の底部の配線金属上に載置する
工程と、 前記孔の側部に形成された第１の配線金属と前記発光素
子とを絶縁する工程と、前記電気素子と接続し、前記孔
に載置された前記発光素子の上面にまで伸び、前記発光
素子と電気的に接続されている第２の配線金属を形成す
る工程と、 前記分割線に沿って、前記ICウェハーをチップに分割す
る工程と、 を有するハイブリッド光IC装置の製造方法とする。
作用 本発明によれば、ウェハープロセスの配線工程において
電気素子と発光素子が接続されるものであるので、電気
ICと発光素子を接続するワイヤーボンディング工程が不
要となる。従って、従来問題となっていたワイヤー接続
による配線容量の増大化、信頼性の低下を防ぐものであ
る。また、電気ICのチップ内に発光素子がダイスボンデ
ィングされているので装置の小型化がはかれるものであ
る。
電気素子と発光素子が接続されるものであるので、電気
ICと発光素子を接続するワイヤーボンディング工程が不
要となる。従って、従来問題となっていたワイヤー接続
による配線容量の増大化、信頼性の低下を防ぐものであ
る。また、電気ICのチップ内に発光素子がダイスボンデ
ィングされているので装置の小型化がはかれるものであ
る。
実施例 本発明の第１の実施例を第１図に示す。本実施例では、
半導体基板としてSi-ICウェハーを用いたものである。
以下、作製工程を図面を用いて説明する。第２図は、既
にトランジスタ等の電気素子が形成されたSi-ICウェハ
ー１上に電気素子が形成されている領域と異なる領域に
選択的に孔７を形成したものである。これは、通常のウ
ェハープロセスであるフォトリソグラフィ工程及びエッ
チング工程により容易に形成できる。孔７の大きさは、
例えば300μｍ×300μｍ×100μｍとする。深さを100μ
ｍとしているのは、通常の半導体レーザの厚みに合わし
たものである。孔７を形成後、第１の配線金属３を孔７
及び電気素子が形成された領域に選択的に形成する。こ
の様子を第３図に示す。これは、斜め蒸着等により配線
金属を蒸着した後、通常のウェハープロセスであるフォ
トリソグラフィ工程及びエッチング工程あるいはリフト
オフ工程により容易に形成できる。然る後、孔７に形成
された配線金属３上に半導体レーザ２をダイスボンディ
ングする。この様子を示した断面図が第４図である。
半導体基板としてSi-ICウェハーを用いたものである。
以下、作製工程を図面を用いて説明する。第２図は、既
にトランジスタ等の電気素子が形成されたSi-ICウェハ
ー１上に電気素子が形成されている領域と異なる領域に
選択的に孔７を形成したものである。これは、通常のウ
ェハープロセスであるフォトリソグラフィ工程及びエッ
チング工程により容易に形成できる。孔７の大きさは、
例えば300μｍ×300μｍ×100μｍとする。深さを100μ
ｍとしているのは、通常の半導体レーザの厚みに合わし
たものである。孔７を形成後、第１の配線金属３を孔７
及び電気素子が形成された領域に選択的に形成する。こ
の様子を第３図に示す。これは、斜め蒸着等により配線
金属を蒸着した後、通常のウェハープロセスであるフォ
トリソグラフィ工程及びエッチング工程あるいはリフト
オフ工程により容易に形成できる。然る後、孔７に形成
された配線金属３上に半導体レーザ２をダイスボンディ
ングする。この様子を示した断面図が第４図である。
これは、例えばあらかじめ半導体レーザ２のｎ側電極９
上にAu/Snの半田層（図示せず）を形成しておき、加熱
されたウェハーに半田層を用いてボンディングすること
により行なう。然る後、半導体レーザ２と孔７間のすき
まを樹脂５により埋込む。この様子を第５図に示す。こ
れは、樹脂として例えば感光性のものを用い、ウェハー
全面に塗布した後、通常のフォトリソグラフィ工程によ
り容易に形成できる。この際、半導体レーザ２の端面か
ら出射される光を外部に取り出すために、半導体レーザ
２の一方の端面側の樹脂は除去する。然る後、配線金属
６を半導体レーザ２のＰ側電極８及び電気素子が形成さ
れた領域に選択的に形成することにより第１図に示す構
造を得る。配線金属３及び配線金属６は、それぞれ半導
体レーザ２のｎ側電極９及びＰ側電極８とSi-ICウェハ
ーに既に形成されている電気素子を接続するものであ
る。
上にAu/Snの半田層（図示せず）を形成しておき、加熱
されたウェハーに半田層を用いてボンディングすること
により行なう。然る後、半導体レーザ２と孔７間のすき
まを樹脂５により埋込む。この様子を第５図に示す。こ
れは、樹脂として例えば感光性のものを用い、ウェハー
全面に塗布した後、通常のフォトリソグラフィ工程によ
り容易に形成できる。この際、半導体レーザ２の端面か
ら出射される光を外部に取り出すために、半導体レーザ
２の一方の端面側の樹脂は除去する。然る後、配線金属
６を半導体レーザ２のＰ側電極８及び電気素子が形成さ
れた領域に選択的に形成することにより第１図に示す構
造を得る。配線金属３及び配線金属６は、それぞれ半導
体レーザ２のｎ側電極９及びＰ側電極８とSi-ICウェハ
ーに既に形成されている電気素子を接続するものであ
る。
第６図は、半導体レーザ２がダイスボンディングされた
Si-ICウェハー１を上から見た図である。電気IC11の１
チップに半導体レーザ２を１チップ内蔵し構成したもの
である。半導体レーザ２は、分割線12より内側に例えば
50μｍ程度隔てボンディングしている。これは、配線金
属６を形成後ウェハー１を分割線12でスクライブあるい
は、ダイシングする時に半導体レーザ２の劈開面をキズ
つけないためである。このように構成した後、Si-ICウ
ェハー１を分割線12に沿ってスクライバー等で個々に分
割することにより、半導体レーザ２を内蔵した電気ICチ
ップ、即ちハイブリッド光ICチップを得る。第７図は、
電気IC11の１チップに半導体レーザ２を２チップ内蔵し
構成したものである。このように電気IC1チップに複数
の半導体レーザチップを内蔵することも可能である。第
６図，第７図は、半導体レーザとして端面発光型のもの
を用いた例を示したが、レーザとして面発光型のものを
用いた例を第８図に示す。このように面発光型レーザの
場合は、ウェハーに対し垂直な方向に光が出射されるの
で第７図のように半導体レーザを分割線の近くにボンデ
ィングする必要がなく、電気ICチップ内の任意の位置に
ボンディングすることが可能である。
Si-ICウェハー１を上から見た図である。電気IC11の１
チップに半導体レーザ２を１チップ内蔵し構成したもの
である。半導体レーザ２は、分割線12より内側に例えば
50μｍ程度隔てボンディングしている。これは、配線金
属６を形成後ウェハー１を分割線12でスクライブあるい
は、ダイシングする時に半導体レーザ２の劈開面をキズ
つけないためである。このように構成した後、Si-ICウ
ェハー１を分割線12に沿ってスクライバー等で個々に分
割することにより、半導体レーザ２を内蔵した電気ICチ
ップ、即ちハイブリッド光ICチップを得る。第７図は、
電気IC11の１チップに半導体レーザ２を２チップ内蔵し
構成したものである。このように電気IC1チップに複数
の半導体レーザチップを内蔵することも可能である。第
６図，第７図は、半導体レーザとして端面発光型のもの
を用いた例を示したが、レーザとして面発光型のものを
用いた例を第８図に示す。このように面発光型レーザの
場合は、ウェハーに対し垂直な方向に光が出射されるの
で第７図のように半導体レーザを分割線の近くにボンデ
ィングする必要がなく、電気ICチップ内の任意の位置に
ボンディングすることが可能である。
第９図に本発明の第２の実施例を示す。第１の実施例で
は、半導体レーザとして通常の両面から電極を取り出す
タイプを用いたが、本実施例では例えばTJS型レーザの
ように一方の面からＰ側及びｎ側の両方の電極を取り出
せるタイプのものを用いている。
は、半導体レーザとして通常の両面から電極を取り出す
タイプを用いたが、本実施例では例えばTJS型レーザの
ように一方の面からＰ側及びｎ側の両方の電極を取り出
せるタイプのものを用いている。
第10図は、第２図と同様にSi-ICウェハー１に孔を形成
した後、TJS型レーザ21をダイスボンディングした断面
図を示す。この場合、第１の実施例と異なり、ダイスボ
ンディングの下地金属となる配線金属がないが、レーザ
21のボンディングされる面にAu（図示せず）をあらかじ
め蒸着等により形成しておけばAu-Si共晶により容易に
ボンディングできる。第11図は、このようにボンディン
グした後、レーザ21と孔の間のすきまを第５図と同様に
樹脂５で埋込んだ断面図である。然る後、配線金属22を
TJS型レーザ21のＰ側電極26とｎ側電極25及び電気素子
が形成された領域に選択的に形成し、第９図の構造を得
る。本実施例においては、第１の実施例と異なる配線工
程１回だけなので工程の簡略化がはかれるという利点が
ある。第２の実施例においては、半導体レーザとしてTJ
S型レーザを用いたが、他の、一方の面からＰ側及びｎ
側の両方の電極を取り出せる構造のレーザ、例えばＳ・
Ｉ基板上に形成したレーザ等にも適用できる。
した後、TJS型レーザ21をダイスボンディングした断面
図を示す。この場合、第１の実施例と異なり、ダイスボ
ンディングの下地金属となる配線金属がないが、レーザ
21のボンディングされる面にAu（図示せず）をあらかじ
め蒸着等により形成しておけばAu-Si共晶により容易に
ボンディングできる。第11図は、このようにボンディン
グした後、レーザ21と孔の間のすきまを第５図と同様に
樹脂５で埋込んだ断面図である。然る後、配線金属22を
TJS型レーザ21のＰ側電極26とｎ側電極25及び電気素子
が形成された領域に選択的に形成し、第９図の構造を得
る。本実施例においては、第１の実施例と異なる配線工
程１回だけなので工程の簡略化がはかれるという利点が
ある。第２の実施例においては、半導体レーザとしてTJ
S型レーザを用いたが、他の、一方の面からＰ側及びｎ
側の両方の電極を取り出せる構造のレーザ、例えばＳ・
Ｉ基板上に形成したレーザ等にも適用できる。
また、第1,第２の実施例とも発光素子として半導体レー
ザを用いたが、LED等にも応用できる。さらに、第1,第
２の実施例とも電気ICとしてSi-ICの例を示したが、GaA
s等化合物半導体を材料とするICを応用することも可能
である。
ザを用いたが、LED等にも応用できる。さらに、第1,第
２の実施例とも電気ICとしてSi-ICの例を示したが、GaA
s等化合物半導体を材料とするICを応用することも可能
である。
発明の効果 本発明によれば、発光素子と電気ICをハイブリッドで構
成するに際し、両素子を電気的に接続するためにウェハ
ープロセスの配線工程を用いるため、従来問題となって
いたワイヤーボンディング接続による配線容量の増大
化、信頼性の低下を招かない。また、電気ICチップ内に
発光素子が内蔵され一体化できるので装置の小型化が可
能となる。さらに、作製工程がすべて通常のウェハープ
ロセス工程で行なえるので、従来に比べコスト低減がは
かれるものであり、工業的に見ても十分価値のあるもの
である。
成するに際し、両素子を電気的に接続するためにウェハ
ープロセスの配線工程を用いるため、従来問題となって
いたワイヤーボンディング接続による配線容量の増大
化、信頼性の低下を招かない。また、電気ICチップ内に
発光素子が内蔵され一体化できるので装置の小型化が可
能となる。さらに、作製工程がすべて通常のウェハープ
ロセス工程で行なえるので、従来に比べコスト低減がは
かれるものであり、工業的に見ても十分価値のあるもの
である。
第１図は本発明による第１の実施例を示す断面図、第2,
3,4,5図は第１の実施例における作製プロセスを示す断
面図、第6,7,8図は半導体レーザをSi-ICウェハーにダイ
スボンディングした後の上面図、第９図は本発明による
第２の実施例を示す断面図、第10,11図は第２の実施例
における作製プロセスを示す断面図である。 １……Si-ICウェハー、２……半導体レーザ、3,6……配
線金属、５……樹脂。
3,4,5図は第１の実施例における作製プロセスを示す断
面図、第6,7,8図は半導体レーザをSi-ICウェハーにダイ
スボンディングした後の上面図、第９図は本発明による
第２の実施例を示す断面図、第10,11図は第２の実施例
における作製プロセスを示す断面図である。 １……Si-ICウェハー、２……半導体レーザ、3,6……配
線金属、５……樹脂。
Claims (5)
- 【請求項１】電気素子が形成された半導体基板と、 前記電気素子が形成された領域と異なる領域で、前記基
板の周囲の少なくとも１つの面に接するようにして、選
択的に形成された孔と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属と、 前記孔の底部の配線金属上に載置され、前記配線金属と
電気的に接続され、前記孔の側部に形成された配線金属
とは、絶縁物を介して絶縁されている、端面発光型の発
光素子と、 前記電気素子と接続し、前記孔に載置された前記発光素
子の上面にまで伸び、前記発光素子と電気的に接続され
ている第２の配線金属とを備え、 前記発光素子の端面から出射する光は、前記ウェハーと
平行方向に取り出されることを特徴とするハイブリッド
光IC装置。 - 【請求項２】電気素子が形成されたICウェハーと、 前記電気素子が形成された領域と異なる領域は、選択的
に形成された孔と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属と、 前記孔の底部の配線金属上に載置され、前記配線金属と
電気的に接続され、前記孔の側部に形成された配線金属
とは、絶縁物を介して絶縁されている、面発光型の発光
素子と、 前記電気素子と接続し、前記孔に載置された前記発光素
子の上面にまで伸び、前記発光素子と電気的に接続され
ている第２の配線金属とを備え、 前記発光素子の上面から出射する光は、前記ウェハーの
上方に取り出される ことを特徴とするハイブリッド光IC装置。 - 【請求項３】電気素子が形成された１つのICウェハーチ
ップには、 複数の孔が形成されており、 前記孔のぞれぞれに発光素子が載置されている ことを特徴とする特許請求の範囲第１項または第２項に
記載のハイブリッド光IC装置。 - 【請求項４】絶縁物が樹脂である ことを特徴とする特許請求の範囲第１項または第２項に
記載のハイブリッド光IC装置。 - 【請求項５】ICウェハーの電気素子が形成された領域と
異なる領域で、かつ分割線の近傍に選択的に孔を形成す
る工程と、 前記電気素子と接続し、前記電気素子が形成された領域
から前記孔の底部にまで伸びている第１の配線金属を形
成する工程と、 前記第１の配線金属と電気的に接続するよう、端面発光
型の発光素子を、前記孔の底部の配線金属上に載置する
工程と、 前記孔の側部に形成された第１の配線金属と前記発光素
子とを絶縁する工程と、前記電気素子と接続し、前記孔
に載置された前記発光素子の上面にまで伸び、前記発光
素子と電気的に接続されている第２の配線金属を形成す
る工程と、 前記分割線に沿って、前記ICウェハーチップに分割する
工程と、 を有することを特徴とするハイブリッド光IC装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162391A JPH071794B2 (ja) | 1985-07-23 | 1985-07-23 | ハイブリッド光ｉｃ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162391A JPH071794B2 (ja) | 1985-07-23 | 1985-07-23 | ハイブリッド光ｉｃ装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6223185A JPS6223185A (ja) | 1987-01-31 |
| JPH071794B2 true JPH071794B2 (ja) | 1995-01-11 |
Family
ID=15753689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60162391A Expired - Lifetime JPH071794B2 (ja) | 1985-07-23 | 1985-07-23 | ハイブリッド光ｉｃ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071794B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5040187A (en) * | 1990-01-03 | 1991-08-13 | Karpinski Arthur A | Monolithic laser diode array |
| US5128951A (en) * | 1991-03-04 | 1992-07-07 | Karpinski Arthur A | Laser diode array and method of fabrication thereof |
| WO2017026362A1 (ja) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | 光電変換素子、光通信モジュール |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147665A (en) * | 1974-10-22 | 1976-04-23 | Nikku Ind Co | Renzokukaitenfuntai rokasoshiki eyaafuirutaa |
| JPS5418692A (en) * | 1977-07-13 | 1979-02-10 | Oki Electric Ind Co Ltd | Light emitting device with reflector |
| JPS56112767A (en) * | 1980-02-13 | 1981-09-05 | Hitachi Ltd | Light emitting semiconductor device |
-
1985
- 1985-07-23 JP JP60162391A patent/JPH071794B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6223185A (ja) | 1987-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434939A (en) | Optical fiber module with surface emitting laser | |
| JP2557324B2 (ja) | 反射光障壁およびその製造方法 | |
| US20030026303A1 (en) | Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same | |
| KR100616680B1 (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| JPH11168263A (ja) | 光デバイス装置及びその製造方法 | |
| JP2012156551A (ja) | コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント | |
| JP2000049414A (ja) | 光機能素子装置、これを用いた光送受信装置、光インターコネクション装置および光記録装置 | |
| CA2447368A1 (en) | Opto-electronic device integration | |
| JP5959484B2 (ja) | 半導体レーザ素子、及び半導体レーザ装置 | |
| JPH071793B2 (ja) | ハイブリツド光ｉｃ装置 | |
| JPH1051078A (ja) | 半導体レーザアレイ及びその製造方法 | |
| US6433367B1 (en) | Semiconductor device with sloping sides, and electronic apparatus including semiconductor devices with sloping sides, modified for crack-free wire bonding | |
| JPH071794B2 (ja) | ハイブリッド光ｉｃ装置およびその製造方法 | |
| JP4755199B2 (ja) | 多波長集積半導体レーザ装置の製造方法 | |
| JP3440679B2 (ja) | 半導体装置 | |
| US5324387A (en) | Method of fabricating asymmetric closely-spaced multiple diode lasers | |
| JP2005142347A (ja) | 半導体レーザ装置とその製造方法 | |
| JPH11265964A (ja) | 半導体装置とその製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP2537824B2 (ja) | 半導体集積回路 | |
| JP2001150718A (ja) | 発光素子アレイ | |
| JP3421520B2 (ja) | 発光装置及びその製造方法 | |
| KR102338179B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| JP4054958B2 (ja) | 発光装置、光モジュール、表示装置、光伝送装置 | |
| JP4140140B2 (ja) | 金属バンプの製造方法 |