JP3440679B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3440679B2 JP3440679B2 JP04504596A JP4504596A JP3440679B2 JP 3440679 B2 JP3440679 B2 JP 3440679B2 JP 04504596 A JP04504596 A JP 04504596A JP 4504596 A JP4504596 A JP 4504596A JP 3440679 B2 JP3440679 B2 JP 3440679B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical
- semiconductor
- transparent
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば発光素子や
受光素子を有する光学装置に適用して好適な半導体装置
に係わる。
受光素子を有する光学装置に適用して好適な半導体装置
に係わる。
【０００２】
【従来の技術】従来、半導体装置が、例えば発光や受光
をする光学装置等に適用され、半導体レーザや半導体受
光素子等の素子を形成してなる光ピックアップや光ＩＣ
等様々な用途に用いられている。このような半導体装置
（光学装置）の例を、図９及び図１０に示す。
をする光学装置等に適用され、半導体レーザや半導体受
光素子等の素子を形成してなる光ピックアップや光ＩＣ
等様々な用途に用いられている。このような半導体装置
（光学装置）の例を、図９及び図１０に示す。
【０００３】図９の光学装置は、いわゆるレーザカプラ
による光学装置であり、図９Ａにその概略構成図、図９
Ｂに受光素子の拡大図を示す。この光学装置６５は、出
力制御モニタ用のフォトダイオードＰＤM が作り込まれ
たシリコン基板５１上にマウントした半導体レーザＬＤ
を光源として、これらの部品とマイクロプリズム６０と
が基盤すなわち、例えばシリコン基板５０上に配置され
てレーザカプラを構成している。そして、マイクロプリ
ズム６０下に２つの４分割フォトダイオードＰＤ1 〜Ｐ
Ｄ4 ，ＰＤ5 〜ＰＤ8 が配置される。フォトダイオード
ＰＤ1 〜ＰＤ8 は、シリコン基板５０の表面に拡散など
によって形成される。
による光学装置であり、図９Ａにその概略構成図、図９
Ｂに受光素子の拡大図を示す。この光学装置６５は、出
力制御モニタ用のフォトダイオードＰＤM が作り込まれ
たシリコン基板５１上にマウントした半導体レーザＬＤ
を光源として、これらの部品とマイクロプリズム６０と
が基盤すなわち、例えばシリコン基板５０上に配置され
てレーザカプラを構成している。そして、マイクロプリ
ズム６０下に２つの４分割フォトダイオードＰＤ1 〜Ｐ
Ｄ4 ，ＰＤ5 〜ＰＤ8 が配置される。フォトダイオード
ＰＤ1 〜ＰＤ8 は、シリコン基板５０の表面に拡散など
によって形成される。
【０００４】この４分割フォトダイオードは、図９Ｂに
その拡大図を示すように、フォトダイオードＰＤ1 ，Ｐ
Ｄ2 とフォトダイオードＰＤ3 ，ＰＤ4 が対称であり、
フォーカスおよびトラッキングが合った状態で光量がＰ
Ｄ1 ＋ＰＤ4 ＝ＰＤ2 ＋ＰＤ 3 となるように配置形成さ
れている。ＰＤ5 〜ＰＤ8 についても同様である。
その拡大図を示すように、フォトダイオードＰＤ1 ，Ｐ
Ｄ2 とフォトダイオードＰＤ3 ，ＰＤ4 が対称であり、
フォーカスおよびトラッキングが合った状態で光量がＰ
Ｄ1 ＋ＰＤ4 ＝ＰＤ2 ＋ＰＤ 3 となるように配置形成さ
れている。ＰＤ5 〜ＰＤ8 についても同様である。
【０００５】このレーザカプラでは、半導体レーザＬＤ
からの出射光ＬF がマイクロプリズム６０の例えば４５
°のハーフミラー斜面で反射して図において垂直方向に
向かい、被照射部、例えばディスクに照射される。ディ
スクで反射された戻り光ＬRはマイクロプリズム６０の
ハーフミラー斜面よりマイクロプリズム６０内に入射さ
れ、まず４分割フォトダイオードＰＤ1 〜ＰＤ4 で受光
されるとともに反射されて、これがマイクロプリズム６
０上面で反射された後にもう一方の４分割フォトダイオ
ードＰＤ5 〜ＰＤ8 でも受光される。
からの出射光ＬF がマイクロプリズム６０の例えば４５
°のハーフミラー斜面で反射して図において垂直方向に
向かい、被照射部、例えばディスクに照射される。ディ
スクで反射された戻り光ＬRはマイクロプリズム６０の
ハーフミラー斜面よりマイクロプリズム６０内に入射さ
れ、まず４分割フォトダイオードＰＤ1 〜ＰＤ4 で受光
されるとともに反射されて、これがマイクロプリズム６
０上面で反射された後にもう一方の４分割フォトダイオ
ードＰＤ5 〜ＰＤ8 でも受光される。
【０００６】一方、図１０の光学装置は、ホログラム素
子を用いた光学装置であり、この光学装置７０は、ヒー
トシンク７１上にマウントした半導体レーザＬＤを光源
として、これらの部品と出力制御モニタ用のフォトダイ
オードＰＤM 及び受光素子であるフォトダイオードＰＤ
とが配置されて、これらを覆って光学素子パッケージ７
２が形成され、この光学素子パッケージ７２の上にグレ
ーティング（回折格子）７３を挟んで、上面にホログラ
ムパターン７４が形成されたホログラム素子７５が配置
形成されてなる。また光学装置７０の下部には、外部と
の電気的接続を行う接続端子７６を有してなる。
子を用いた光学装置であり、この光学装置７０は、ヒー
トシンク７１上にマウントした半導体レーザＬＤを光源
として、これらの部品と出力制御モニタ用のフォトダイ
オードＰＤM 及び受光素子であるフォトダイオードＰＤ
とが配置されて、これらを覆って光学素子パッケージ７
２が形成され、この光学素子パッケージ７２の上にグレ
ーティング（回折格子）７３を挟んで、上面にホログラ
ムパターン７４が形成されたホログラム素子７５が配置
形成されてなる。また光学装置７０の下部には、外部と
の電気的接続を行う接続端子７６を有してなる。
【０００７】そして、半導体レーザＬＤからの出射光Ｌ
F がグレーティング７３、ホログラムパターン７４を通
じて図中垂直方向に向かい、被照射部、例えばディスク
に照射される。ディスクで反射された戻り光ＬR は、ホ
ログラム素子７５上面のホログラムパターン７４によ
り、回折されて出射光ＬF と異なる光路を経て受光素子
ＰＤに入射され、この受光素子ＰＤにおいて戻り光ＬR
を受光して、これにより各種信号の検出がなされる。
F がグレーティング７３、ホログラムパターン７４を通
じて図中垂直方向に向かい、被照射部、例えばディスク
に照射される。ディスクで反射された戻り光ＬR は、ホ
ログラム素子７５上面のホログラムパターン７４によ
り、回折されて出射光ＬF と異なる光路を経て受光素子
ＰＤに入射され、この受光素子ＰＤにおいて戻り光ＬR
を受光して、これにより各種信号の検出がなされる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
光学装置６５，７０においては、各光学部品について、
それぞれレーザを光らせながら精密なアライメントを行
う必要がある。
光学装置６５，７０においては、各光学部品について、
それぞれレーザを光らせながら精密なアライメントを行
う必要がある。
【０００９】一般に、光半導体チップを用いた光学装置
は、多数の光学部品をそれぞれ個別に配置して組み立て
る場合が多い。そのため、半導体装置の製造に用いられ
ている大量生産に向いたウエハバッチプロセス等を導入
することが困難である。また、個別組み立てでは、安定
なアライメント精度も確保しにくい。
は、多数の光学部品をそれぞれ個別に配置して組み立て
る場合が多い。そのため、半導体装置の製造に用いられ
ている大量生産に向いたウエハバッチプロセス等を導入
することが困難である。また、個別組み立てでは、安定
なアライメント精度も確保しにくい。
【００１０】また、通常の半導体装置においては、配線
が半導体チップの表面に作られて、そのまま表面から引
き出されるが、半導体チップの表面に光学部品等を配置
する光学装置のような形態の半導体装置の場合には、透
明光学部品が光半導体チップ表面の半導体素子の表面を
覆っているため、通常の方法では配線を引き出すことが
できない。
が半導体チップの表面に作られて、そのまま表面から引
き出されるが、半導体チップの表面に光学部品等を配置
する光学装置のような形態の半導体装置の場合には、透
明光学部品が光半導体チップ表面の半導体素子の表面を
覆っているため、通常の方法では配線を引き出すことが
できない。
【００１１】通常の半導体装置においても、配線や電極
パッドを半導体チップ上に形成すると、その分のスペー
スを表面に確保する必要があり、素子の設計上制約を生
じたり、半導体装置の小型化が困難となることがある。
パッドを半導体チップ上に形成すると、その分のスペー
スを表面に確保する必要があり、素子の設計上制約を生
じたり、半導体装置の小型化が困難となることがある。
【００１２】上述した問題の解決のために、本発明にお
いては、簡易に製造を行うことができ、小型化が図れる
半導体装置を提供するものである。
いては、簡易に製造を行うことができ、小型化が図れる
半導体装置を提供するものである。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
光学素子が形成された基板の表面上に透明光学部品が接
合され、基板に形成した孔を通して光学素子の電極が基
板の裏面側に導出され、基板裏面に電極パッドが形成さ
れた構成とする。本発明の半導体装置は、基板に光学素
子が形成され、光学素子が形成された基板の表面上に透
明光学部品が接合され、この透明光学部品に形成した孔
を通して光学素子の電極が透明光学部品の表面側に導出
された構成とする。
光学素子が形成された基板の表面上に透明光学部品が接
合され、基板に形成した孔を通して光学素子の電極が基
板の裏面側に導出され、基板裏面に電極パッドが形成さ
れた構成とする。本発明の半導体装置は、基板に光学素
子が形成され、光学素子が形成された基板の表面上に透
明光学部品が接合され、この透明光学部品に形成した孔
を通して光学素子の電極が透明光学部品の表面側に導出
された構成とする。
【００１４】
【００１５】
【００１６】上述の本発明によれば、基板の裏面から孔
を開けて形成した孔によって、上面の電極と裏面の電極
パッドとの電気的接続を図ることにより、従来の上面に
電極パッドを設ける場合に比して上面の配置に余裕がで
きるため、半導体素子の設計の自由度が増すとともに、
半導体装置全体の小型化を図ることができる。
を開けて形成した孔によって、上面の電極と裏面の電極
パッドとの電気的接続を図ることにより、従来の上面に
電極パッドを設ける場合に比して上面の配置に余裕がで
きるため、半導体素子の設計の自由度が増すとともに、
半導体装置全体の小型化を図ることができる。
【００１７】
【発明の実施の形態】本発明の半導体装置は、光学素子
が形成された基板の表面上に透明光学部品が接合され、
基板に形成した孔を通して光学素子の電極が基板の裏面
側に導出され、基板裏面に電極パッドが形成されてなる
構成である。
が形成された基板の表面上に透明光学部品が接合され、
基板に形成した孔を通して光学素子の電極が基板の裏面
側に導出され、基板裏面に電極パッドが形成されてなる
構成である。
【００１８】本発明は、上記半導体装置において、基板
と透明光学部品とが紫外線硬化樹脂により接合されてい
る構成である。本発明は、上記半導体装置において、基
板が、表面に第１導電型の半導体層、内部に第２導電型
の半導体層をそれぞれ有し、第２導電型の半導体層まで
達する凹部が上記基板に形成され、この凹部に形成され
た電極から孔を通して光学素子の電極が基板の裏面に導
出されている構成である。 本発明の半導体装置は、基板
に光学素子が形成され、光学素子が形成された基板の表
面上に透明光学部品が接合され、この透明光学部品に形
成した孔を通して光学素子の電極が透明光学部品の表面
側に導出されてなる構成である。
と透明光学部品とが紫外線硬化樹脂により接合されてい
る構成である。本発明は、上記半導体装置において、基
板が、表面に第１導電型の半導体層、内部に第２導電型
の半導体層をそれぞれ有し、第２導電型の半導体層まで
達する凹部が上記基板に形成され、この凹部に形成され
た電極から孔を通して光学素子の電極が基板の裏面に導
出されている構成である。 本発明の半導体装置は、基板
に光学素子が形成され、光学素子が形成された基板の表
面上に透明光学部品が接合され、この透明光学部品に形
成した孔を通して光学素子の電極が透明光学部品の表面
側に導出されてなる構成である。
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】以下、図面を用いて本発明の実施例につい
て説明する。この実施例の半導体装置は、半導体チップ
と透明部品との組み合わせにより形成されるものであ
り、またその製法として個別組み立てプロセスではな
く、半導体ウエハと透明ウエハを用いたウエハバッチプ
ロセスによって作製されることを特徴とし、配線技術と
して基板に貫通形成させた、いわゆるビアホール配線を
用いることを特徴とする。
て説明する。この実施例の半導体装置は、半導体チップ
と透明部品との組み合わせにより形成されるものであ
り、またその製法として個別組み立てプロセスではな
く、半導体ウエハと透明ウエハを用いたウエハバッチプ
ロセスによって作製されることを特徴とし、配線技術と
して基板に貫通形成させた、いわゆるビアホール配線を
用いることを特徴とする。
【００２５】図１Ａは本発明の半導体装置の一実施例の
構成図（斜視図）、図１Ｂはその断面図をそれぞれ示
す。本実施例の半導体装置、この例では光学装置１０
は、半導体チップとして光半導体チップ１を用い、これ
と透明光学部品２とを単純に貼り合わせた構造を有して
なる。
構成図（斜視図）、図１Ｂはその断面図をそれぞれ示
す。本実施例の半導体装置、この例では光学装置１０
は、半導体チップとして光半導体チップ１を用い、これ
と透明光学部品２とを単純に貼り合わせた構造を有して
なる。
【００２６】この光半導体チップ１は、基板３の上面
に、発光素子として半導体レーザＬＤ、受光素子として
フォトダイオードＰＤがそれぞれ形成されてなる。フォ
トダイオードＰＤは、この図の例では、それぞれ３分割
されたフォトダイオードＰＤが２つ（ＰＤ1 〜ＰＤ3 ，
ＰＤ4 〜ＰＤ6 ）形成されてなる。また、光半導体チッ
プ１の上に、上面にホログラムパターン４が形成された
ガラス等からなる透明光学部品２が配置されて、これら
が樹脂やハンダ等による接合層５により接合されてな
る。
に、発光素子として半導体レーザＬＤ、受光素子として
フォトダイオードＰＤがそれぞれ形成されてなる。フォ
トダイオードＰＤは、この図の例では、それぞれ３分割
されたフォトダイオードＰＤが２つ（ＰＤ1 〜ＰＤ3 ，
ＰＤ4 〜ＰＤ6 ）形成されてなる。また、光半導体チッ
プ１の上に、上面にホログラムパターン４が形成された
ガラス等からなる透明光学部品２が配置されて、これら
が樹脂やハンダ等による接合層５により接合されてな
る。
【００２７】そして、半導体レーザＬＤから発生したレ
ーザ光による出射光ＬF は、半導体レーザＬＤに対向し
て形成された斜面により反射され、透明光学部品２上面
のホログラムパターン４を経由して、図中垂直方向に出
射され、被照射部例えばディスク等光記録媒体に照射さ
れる。被照射部で反射された戻り光ＬR は、透明光学部
品２上面のホログラムパターン４により回折されて、出
射光ＬF と異なる光路を経て２つのフォトダイオードＰ
Ｄに入射され、このフォトダイオードＰＤにおいて戻り
光ＬR を受光して、これにより各種信号の検出がなされ
る。
ーザ光による出射光ＬF は、半導体レーザＬＤに対向し
て形成された斜面により反射され、透明光学部品２上面
のホログラムパターン４を経由して、図中垂直方向に出
射され、被照射部例えばディスク等光記録媒体に照射さ
れる。被照射部で反射された戻り光ＬR は、透明光学部
品２上面のホログラムパターン４により回折されて、出
射光ＬF と異なる光路を経て２つのフォトダイオードＰ
Ｄに入射され、このフォトダイオードＰＤにおいて戻り
光ＬR を受光して、これにより各種信号の検出がなされ
る。
【００２８】通常の半導体装置においては、配線が半導
体チップ表面に作られて、そのまま表面から引き出され
るが、図１に示した形態の光学装置１０の場合には、透
明光学部品２が光半導体チップ１表面の半導体素子、即
ち半導体レーザＬＤ及びフォトダイオードＰＤ等の光学
素子の表面を覆っているため、通常の方法では配線を引
き出すことができない。
体チップ表面に作られて、そのまま表面から引き出され
るが、図１に示した形態の光学装置１０の場合には、透
明光学部品２が光半導体チップ１表面の半導体素子、即
ち半導体レーザＬＤ及びフォトダイオードＰＤ等の光学
素子の表面を覆っているため、通常の方法では配線を引
き出すことができない。
【００２９】そこで、本実施例の光学装置１０において
は、いわゆるビアホール配線技術を用いて光半導体チッ
プ１の透明光学部品２とは反対側の裏面に電極パッド８
を形成するようにする。即ち、図２に拡大した概略構成
図を示すように、光半導体チップ１に、その上面にある
半導体レーザＬＤやフォトダイオードＰＤ等の光学素子
の電極６ｐに通ずるような孔、すなわちビアホール７を
形成し、このビアホール７内に電極６ｐに接続される導
電層を形成すると共に、この導電層を光半導体チップの
裏面に導出し、光半導体チップ１の裏面に導電層に接続
する電極パッド８を形成する。
は、いわゆるビアホール配線技術を用いて光半導体チッ
プ１の透明光学部品２とは反対側の裏面に電極パッド８
を形成するようにする。即ち、図２に拡大した概略構成
図を示すように、光半導体チップ１に、その上面にある
半導体レーザＬＤやフォトダイオードＰＤ等の光学素子
の電極６ｐに通ずるような孔、すなわちビアホール７を
形成し、このビアホール７内に電極６ｐに接続される導
電層を形成すると共に、この導電層を光半導体チップの
裏面に導出し、光半導体チップ１の裏面に導電層に接続
する電極パッド８を形成する。
【００３０】尚、３分割された各フォトダイオードＰＤ
（ＰＤ1 〜ＰＤ3 ，ＰＤ4 〜ＰＤ6）についても、図示
しないがＰＤ1 と同様に電極及びその端子が形成され、
これらがそれぞれ対応する半導体チップ１裏面の電極パ
ッドと接続される。
（ＰＤ1 〜ＰＤ3 ，ＰＤ4 〜ＰＤ6）についても、図示
しないがＰＤ1 と同様に電極及びその端子が形成され、
これらがそれぞれ対応する半導体チップ１裏面の電極パ
ッドと接続される。
【００３１】また、光半導体チップ１の上面に形成され
る電極は、半導体レーザＬＤおよびフォトダイオードＰ
Ｄの一方の導電型例えばｐ型に対応するｐ側電極６ｐで
あるが、もう一方の導電型の電極例えばｎ型の電極につ
いては、例えば図３に拡大図を示すように、光半導体チ
ップ１の上面から裏面に向けてもう一方の導電型例えば
ｎ側の半導体層までエッチングを行って形成された凹部
９にｎ側電極６ｎを形成し、これに向けてビアホール７
を形成して、同様に半導体チップ１の裏面の電極パッド
８との接続を行うことができる。
る電極は、半導体レーザＬＤおよびフォトダイオードＰ
Ｄの一方の導電型例えばｐ型に対応するｐ側電極６ｐで
あるが、もう一方の導電型の電極例えばｎ型の電極につ
いては、例えば図３に拡大図を示すように、光半導体チ
ップ１の上面から裏面に向けてもう一方の導電型例えば
ｎ側の半導体層までエッチングを行って形成された凹部
９にｎ側電極６ｎを形成し、これに向けてビアホール７
を形成して、同様に半導体チップ１の裏面の電極パッド
８との接続を行うことができる。
【００３２】この光学装置１０によれば、チップ上でか
なりの面積を占める電極パッド８がビアホール配線によ
って半導体チップ１の裏面に引き出されるので、半導体
チップ１をより小型化することができる。また、この光
学装置１０は、いわゆるフリップチップボンディングに
よって配線基板上にマウントされるので、ワイヤボンデ
ィングが不要となり、かつ透明光学部品２自体がパッケ
ージの役をするので、半導体チップ１を保護するための
パッケージも不要となる。
なりの面積を占める電極パッド８がビアホール配線によ
って半導体チップ１の裏面に引き出されるので、半導体
チップ１をより小型化することができる。また、この光
学装置１０は、いわゆるフリップチップボンディングに
よって配線基板上にマウントされるので、ワイヤボンデ
ィングが不要となり、かつ透明光学部品２自体がパッケ
ージの役をするので、半導体チップ１を保護するための
パッケージも不要となる。
【００３３】さらに、図１の形態のままで配線を引き出
すことができ、また光半導体チップ１と透明光学部品２
の貼り合わせ面積を同じにすることで、そのまま後述す
るウエハバッチプロセスによる光学装置の作製ができ
る。
すことができ、また光半導体チップ１と透明光学部品２
の貼り合わせ面積を同じにすることで、そのまま後述す
るウエハバッチプロセスによる光学装置の作製ができ
る。
【００３４】次に、ビアホール配線引き出しの具体的な
製造プロセスの実施例を示す。まず、基板が導電性基板
である場合を図４Ａ〜図５Ｇに示す。図４Ａに示すよう
に、導電性基板１１上に半導体レーザＬＤやフォトダイ
オードＰＤを形成した半導体の結晶成長による成長層１
２、表面保護のための絶縁層１３、半導体レーザＬＤや
フォトダイオードＰＤの一方の電極となる導体層１４が
積層形成された光半導体チップが設けられる。導電性基
板１１表面の導体層１４は、図中左端のコンタクト部１
５で成長層１２と接続されている。
製造プロセスの実施例を示す。まず、基板が導電性基板
である場合を図４Ａ〜図５Ｇに示す。図４Ａに示すよう
に、導電性基板１１上に半導体レーザＬＤやフォトダイ
オードＰＤを形成した半導体の結晶成長による成長層１
２、表面保護のための絶縁層１３、半導体レーザＬＤや
フォトダイオードＰＤの一方の電極となる導体層１４が
積層形成された光半導体チップが設けられる。導電性基
板１１表面の導体層１４は、図中左端のコンタクト部１
５で成長層１２と接続されている。
【００３５】まず、図４Ｂに示すように、導電性基板１
１の裏面に絶縁保護膜兼エッチングマスクのための絶縁
層１６を形成する。次に、図４Ｃに示すように、後にビ
アホールを形成する場所の絶縁層１６をパターニングに
より除去する。
１の裏面に絶縁保護膜兼エッチングマスクのための絶縁
層１６を形成する。次に、図４Ｃに示すように、後にビ
アホールを形成する場所の絶縁層１６をパターニングに
より除去する。
【００３６】次に、図４Ｄに示すように、絶縁層１６を
マスクとして、ＲＩＥ（反応性イオンエッチング）によ
り、導電性基板１１に導体層１４下の絶縁層１３に達す
るビアホール７を形成する。次に、図５Ｅに示すよう
に、気相成長法等により絶縁被覆膜１７をビアホール７
内面及び導電性基板１１の裏面側にわたる全面的に形成
する。
マスクとして、ＲＩＥ（反応性イオンエッチング）によ
り、導電性基板１１に導体層１４下の絶縁層１３に達す
るビアホール７を形成する。次に、図５Ｅに示すよう
に、気相成長法等により絶縁被覆膜１７をビアホール７
内面及び導電性基板１１の裏面側にわたる全面的に形成
する。
【００３７】次に、図５Ｆに示すように、ＲＩＥ等によ
りビアホール７の上部７ａの絶縁被覆膜１７及び導体層
１４の下の絶縁層１６をエッチオフし、導体層１４をビ
アホール７に露出させる。このとき、導電性基板１１の
裏面の絶縁層１６の一部と絶縁被覆膜１７もエッチオフ
される。また、この工程のＲＩＥでは、図４Ｄにおいて
使用したＲＩＥ装置とは別のＲＩＥ装置を用いる。
りビアホール７の上部７ａの絶縁被覆膜１７及び導体層
１４の下の絶縁層１６をエッチオフし、導体層１４をビ
アホール７に露出させる。このとき、導電性基板１１の
裏面の絶縁層１６の一部と絶縁被覆膜１７もエッチオフ
される。また、この工程のＲＩＥでは、図４Ｄにおいて
使用したＲＩＥ装置とは別のＲＩＥ装置を用いる。
【００３８】次に、図５Ｇに示すように、斜め蒸着によ
り導電性基板１１の裏面側、ビアホール７の内壁面及び
ビアホール７内に臨む導体層１４の面上にわたって連続
した第２の導体層１８を形成する。次いで、導電性基板
１１の裏面に蒸着された第２の導体層１８をパターニン
グして、導電性基板１１の裏面に第２の導体層１８によ
る電極パッド８（図２参照）を形成する。この第２の導
体層１８を形成することにより、コンタクト部１５で光
学素子の成長層１２と接続された表面の電極、即ち導体
層１４と、裏面の電極パッドとの電気的接続を図ること
ができる。このとき、斜め蒸着をすることにより、ビア
ホール７の内壁面に第２の導体層１８が確実に形成され
る。
り導電性基板１１の裏面側、ビアホール７の内壁面及び
ビアホール７内に臨む導体層１４の面上にわたって連続
した第２の導体層１８を形成する。次いで、導電性基板
１１の裏面に蒸着された第２の導体層１８をパターニン
グして、導電性基板１１の裏面に第２の導体層１８によ
る電極パッド８（図２参照）を形成する。この第２の導
体層１８を形成することにより、コンタクト部１５で光
学素子の成長層１２と接続された表面の電極、即ち導体
層１４と、裏面の電極パッドとの電気的接続を図ること
ができる。このとき、斜め蒸着をすることにより、ビア
ホール７の内壁面に第２の導体層１８が確実に形成され
る。
【００３９】次に、基板が絶縁性基板である場合の製法
を図６Ａ〜図７Ｇに示す。この場合は、図６Ａに示すよ
うに、あらかじめビアホールを形成する箇所の成長層１
２と絶縁基板２１の一部をエッチオフした後に、表面の
絶縁層１３と導体層１４を形成しておく。その他の構成
は図４Ａと同じである。
を図６Ａ〜図７Ｇに示す。この場合は、図６Ａに示すよ
うに、あらかじめビアホールを形成する箇所の成長層１
２と絶縁基板２１の一部をエッチオフした後に、表面の
絶縁層１３と導体層１４を形成しておく。その他の構成
は図４Ａと同じである。
【００４０】まず、図６Ｂに示すように、絶縁基板２１
の裏面に全面的にレジスト２２を形成する。次に、図６
Ｃに示すように、後にビアホールを形成する場所のレジ
スト２２をパターニングにより除去する。
の裏面に全面的にレジスト２２を形成する。次に、図６
Ｃに示すように、後にビアホールを形成する場所のレジ
スト２２をパターニングにより除去する。
【００４１】次に、図６Ｄに示すように、レジスト２２
をマスクとして、ＲＩＥ（反応性イオンエッチング）に
より、絶縁基板２１に導体層１４下の絶縁層１３に達す
るビアホール７を形成する。次に、図７Ｅに示すよう
に、絶縁基板２１の裏面のレジスト２２を除去する。
をマスクとして、ＲＩＥ（反応性イオンエッチング）に
より、絶縁基板２１に導体層１４下の絶縁層１３に達す
るビアホール７を形成する。次に、図７Ｅに示すよう
に、絶縁基板２１の裏面のレジスト２２を除去する。
【００４２】次に、図７Ｆに示すように、ＲＩＥ等によ
りビアホール７の上部７ａの導体層１４の下の絶縁層１
３をエッチオフし、導体層１４をビアホール７に露出さ
せる。また、この工程のＲＩＥでは、図６Ｄにおいて使
用したＲＩＥ装置とは別のＲＩＥ装置を用いる。
りビアホール７の上部７ａの導体層１４の下の絶縁層１
３をエッチオフし、導体層１４をビアホール７に露出さ
せる。また、この工程のＲＩＥでは、図６Ｄにおいて使
用したＲＩＥ装置とは別のＲＩＥ装置を用いる。
【００４３】次に、図７Ｇに示すように、斜め蒸着によ
り絶縁基板２１の裏面側、ビアホール７の内壁面及びビ
アホール７内に臨む導体層１４の面上にわたって連続し
た第２の導体層１８を形成する。次いで、絶縁基板２１
の裏面に蒸着された第２の導体層１８をパターニングし
て、絶縁基板２１の裏面に第２の導体層１８による電極
パッド８（図２参照）を形成する。この第２の導体層１
８を形成することにより、コンタクト部１５で光学素子
の成長層１２と接続されている表面の導体層１４と、裏
面の電極パッドとの電気的接続を図ることができる。
り絶縁基板２１の裏面側、ビアホール７の内壁面及びビ
アホール７内に臨む導体層１４の面上にわたって連続し
た第２の導体層１８を形成する。次いで、絶縁基板２１
の裏面に蒸着された第２の導体層１８をパターニングし
て、絶縁基板２１の裏面に第２の導体層１８による電極
パッド８（図２参照）を形成する。この第２の導体層１
８を形成することにより、コンタクト部１５で光学素子
の成長層１２と接続されている表面の導体層１４と、裏
面の電極パッドとの電気的接続を図ることができる。
【００４４】このほかにもビアホールの形成方法や導体
層の形成方法などは、様々な方法が考えられる。例え
ば、上述の工程で、ＲＩＥの代わりに例えばウエットエ
ッチングにより、基板１１，２１にビアホール７を形成
することもできる。
層の形成方法などは、様々な方法が考えられる。例え
ば、上述の工程で、ＲＩＥの代わりに例えばウエットエ
ッチングにより、基板１１，２１にビアホール７を形成
することもできる。
【００４５】また、図５Ｇ及び図７Ｇでは、単純に斜め
蒸着によって裏面に第２の導体層１８を引き出している
が、例えばメッキ技術などを用いてビアホールを埋める
こと等もできる。この場合、ビアホール７の内壁全面に
熱伝導のよい導体金属層が形成されるので、放熱に有利
になる。
蒸着によって裏面に第２の導体層１８を引き出している
が、例えばメッキ技術などを用いてビアホールを埋める
こと等もできる。この場合、ビアホール７の内壁全面に
熱伝導のよい導体金属層が形成されるので、放熱に有利
になる。
【００４６】次に、この実施例の光学装置１０の製造方
法の例として、上述のビアホール配線引き出し技術を用
いたフルウエハプロセスを用いる方法を図８Ａ〜図８Ｄ
に示す。まず、図８Ａに示すように、あらかじめ発光素
子と受光素子等半導体素子を有するデバイスを多数形成
した半導体ウエハ３１と、透明光学部品となる透明ウエ
ハ３０を用意する。図中３１ａがデバイス１個分を示
す。透明ウエハとしては、例えばガラス、クウォーツ、
サファイア等が用いられる。
法の例として、上述のビアホール配線引き出し技術を用
いたフルウエハプロセスを用いる方法を図８Ａ〜図８Ｄ
に示す。まず、図８Ａに示すように、あらかじめ発光素
子と受光素子等半導体素子を有するデバイスを多数形成
した半導体ウエハ３１と、透明光学部品となる透明ウエ
ハ３０を用意する。図中３１ａがデバイス１個分を示
す。透明ウエハとしては、例えばガラス、クウォーツ、
サファイア等が用いられる。
【００４７】次に、図８Ｂに示すように、これら透明ウ
エハ３０と半導体ウエハ３１を、例えばＵＶ硬化樹脂、
熱硬化樹脂等の樹脂やハンダ等の接合層５（図１参照）
により接合し、積層体３２を形成する。
エハ３０と半導体ウエハ３１を、例えばＵＶ硬化樹脂、
熱硬化樹脂等の樹脂やハンダ等の接合層５（図１参照）
により接合し、積層体３２を形成する。
【００４８】このとき、透明光学部品２の形状をなす加
工工程は、あらかじめ透明ウエハ３０を透明光学部品の
形状に加工してから上述の積層体３２の接合工程を行う
方法、または積層体３２の接合工程より後に透明ウエハ
３０に加工を行って透明光学部品２の形状をなす方法の
いずれの方法も採ることができる。また、透明ウエハ３
０へのホログラムパターンや反射膜の形成工程も、上述
の積層体３２の接合工程の前でも後でもよい。このと
き、透明ウエハ３０を通して半導体ウエハ３１の半導体
素子と位置を合わせながらパターン形成をすることがで
きる。
工工程は、あらかじめ透明ウエハ３０を透明光学部品の
形状に加工してから上述の積層体３２の接合工程を行う
方法、または積層体３２の接合工程より後に透明ウエハ
３０に加工を行って透明光学部品２の形状をなす方法の
いずれの方法も採ることができる。また、透明ウエハ３
０へのホログラムパターンや反射膜の形成工程も、上述
の積層体３２の接合工程の前でも後でもよい。このと
き、透明ウエハ３０を通して半導体ウエハ３１の半導体
素子と位置を合わせながらパターン形成をすることがで
きる。
【００４９】次に、半導体ウエハ３１の裏面をラッピン
グして、半導体ウエハ３１の厚みを薄くする。裏面をラ
ッピングした後、半導体ウエハ３１の内部にビアホール
７を形成し、裏面に電極パッド８を形成する。そして、
図８Ｃに示すように、積層体３２を縦横に切断し、各単
位デバイス３１ａ（透明光学部品２と光半導体チップ１
が固定された光学装置１０）を得る。
グして、半導体ウエハ３１の厚みを薄くする。裏面をラ
ッピングした後、半導体ウエハ３１の内部にビアホール
７を形成し、裏面に電極パッド８を形成する。そして、
図８Ｃに示すように、積層体３２を縦横に切断し、各単
位デバイス３１ａ（透明光学部品２と光半導体チップ１
が固定された光学装置１０）を得る。
【００５０】次に、図８Ｄに示すように、この単位デバ
イス３１ａをヒートシンクを兼ねた配線基板３３上にい
わゆるフリップチップボンディングによりマウントす
る。
イス３１ａをヒートシンクを兼ねた配線基板３３上にい
わゆるフリップチップボンディングによりマウントす
る。
【００５１】図示しないが、複数の単位デバイス３１ａ
を１組としたチップを配線基板にマウントした後、これ
を各単位デバイス毎に切断することも可能である。この
ようにして光学装置１０の製造を行うことで、次のよう
な数々の利点が得られる。
を１組としたチップを配線基板にマウントした後、これ
を各単位デバイス毎に切断することも可能である。この
ようにして光学装置１０の製造を行うことで、次のよう
な数々の利点が得られる。
【００５２】ウエハ対ウエハでアライメントを行えたり
（平行出しや位置合わせが容易である。通常のマスクア
ラインの手法が利用できる。）、ウエハとウエハを貼り
合わせた後に光学素子（ホログラム等）を形成したり、
といったプロセスが可能なため、精度の高い光学素子ア
ライメントが容易に実現でき、歩留まりやコスト面で有
利であり、大量生産に向いている。
（平行出しや位置合わせが容易である。通常のマスクア
ラインの手法が利用できる。）、ウエハとウエハを貼り
合わせた後に光学素子（ホログラム等）を形成したり、
といったプロセスが可能なため、精度の高い光学素子ア
ライメントが容易に実現でき、歩留まりやコスト面で有
利であり、大量生産に向いている。
【００５３】半導体ウエハ３１と透明ウエハ３０とを貼
り合わせるため、透明ウエハ３０が支持体となり、半導
体ウエハ３１をかなり薄くラッピングすることが容易に
できる。その結果、半導体チップ１表面に形成された半
導体レーザＬＤ等の半導体素子の熱はけに有利になり、
またビアホール７の形成にとっても、孔開けのためのエ
ッチング厚みを薄くできるので好都合である。
り合わせるため、透明ウエハ３０が支持体となり、半導
体ウエハ３１をかなり薄くラッピングすることが容易に
できる。その結果、半導体チップ１表面に形成された半
導体レーザＬＤ等の半導体素子の熱はけに有利になり、
またビアホール７の形成にとっても、孔開けのためのエ
ッチング厚みを薄くできるので好都合である。
【００５４】また、透明光学部品２に熱伝導率の高い材
料を用いることで、ヒートシンク効果を高めることもで
きる。
料を用いることで、ヒートシンク効果を高めることもで
きる。
【００５５】そして、最後にダイシングなどにより分離
されたチップ３１ａは、フリップチップボンディングで
マウントして用いることを基本としているため、パッケ
ージもワイヤボンディングも必要とせず、コスト面で有
利となる。
されたチップ３１ａは、フリップチップボンディングで
マウントして用いることを基本としているため、パッケ
ージもワイヤボンディングも必要とせず、コスト面で有
利となる。
【００５６】そしてこの場合、通常半導体チップ上でか
なりの面積を占めることになる電極パッド８を半導体チ
ップ１の裏面に形成するため、半導体チップ１自体をよ
り小型にすることができる。
なりの面積を占めることになる電極パッド８を半導体チ
ップ１の裏面に形成するため、半導体チップ１自体をよ
り小型にすることができる。
【００５７】上述の実施例では、半導体チップ１の内部
にビアホール７を形成した例であったが、例えば透明光
学部品２側にビアホール７を形成して、透明光学部品２
の表面に電極を引き出す構成もとることができる。この
場合も、上述の実施例と同様に本発明の効果を得ること
ができる。
にビアホール７を形成した例であったが、例えば透明光
学部品２側にビアホール７を形成して、透明光学部品２
の表面に電極を引き出す構成もとることができる。この
場合も、上述の実施例と同様に本発明の効果を得ること
ができる。
【００５８】上例では、半導体レーザＬＤとフォトダイ
オードＰＤからなる光半導体チップ１を適用したが、そ
の他半導体レーザとフォトダイオードを有しこれらが収
束手段の共焦点位置近傍に配されたいわゆるＣＬＣ（コ
ンフォーカル・レーザ・カプラ）構成の光半導体チップ
を用いることもできる。
オードＰＤからなる光半導体チップ１を適用したが、そ
の他半導体レーザとフォトダイオードを有しこれらが収
束手段の共焦点位置近傍に配されたいわゆるＣＬＣ（コ
ンフォーカル・レーザ・カプラ）構成の光半導体チップ
を用いることもできる。
【００５９】本発明は、上述の光学装置に限定されるも
のではなく、他の半導体装置等にも適用することがで
き、本発明の要旨を逸脱しない範囲でその他様々な構成
が取り得る。
のではなく、他の半導体装置等にも適用することがで
き、本発明の要旨を逸脱しない範囲でその他様々な構成
が取り得る。
【００６０】
【発明の効果】上述の本発明による半導体装置によれ
ば、ビアホールを用いて半導体チップの裏面に電極パッ
ドを引き出することにより、半導体チップを小型化する
ことができる。
ば、ビアホールを用いて半導体チップの裏面に電極パッ
ドを引き出することにより、半導体チップを小型化する
ことができる。
【００６１】また、ビアホールを利用した配線技術を導
入することで大量生産に向いたフルウエハバッチプロセ
スが適用できる。このフルウエハバッチプロセスを適用
ることにより、歩留まりやコスト面で有利になる。
入することで大量生産に向いたフルウエハバッチプロセ
スが適用できる。このフルウエハバッチプロセスを適用
ることにより、歩留まりやコスト面で有利になる。
【００６２】ウエハ同士でアライメントを行うことがで
きるため、精度の高いアライメントを容易に行うことが
できる。そして、ウエハ同士を貼り合わせた後に半導体
装置を形成することができるので、これを光学装置に適
用した場合に、精度の高い光学装置アライメントが容易
に実現できる。
きるため、精度の高いアライメントを容易に行うことが
できる。そして、ウエハ同士を貼り合わせた後に半導体
装置を形成することができるので、これを光学装置に適
用した場合に、精度の高い光学装置アライメントが容易
に実現できる。
【００６３】また、本発明により、半導体ウエハと他の
基板とを貼り合わせるため、半導体ウエハの裏面のラッ
ピング厚みを従来よりも容易に薄くすることができ、半
導体チップ表面に形成されたレーザ等の半導体素子のヒ
ートシンク効果を高められる。
基板とを貼り合わせるため、半導体ウエハの裏面のラッ
ピング厚みを従来よりも容易に薄くすることができ、半
導体チップ表面に形成されたレーザ等の半導体素子のヒ
ートシンク効果を高められる。
【００６４】最後にダイシング等により分離されたチッ
プは、フリップチップボンディングでマウントして用い
ることを基本構成としているため、パッケージもワイヤ
ボンディングも不要であり、コスト面で有利である。
プは、フリップチップボンディングでマウントして用い
ることを基本構成としているため、パッケージもワイヤ
ボンディングも不要であり、コスト面で有利である。
【図１】Ａ 本発明の半導体装置の実施例の概略構成図
（斜視図）である。Ｂ 図１Ａの断面図である。
（斜視図）である。Ｂ 図１Ａの断面図である。
【図２】図１の半導体装置の拡大図である。
【図３】図１の半導体装置の拡大図である。
【図４】Ａ〜Ｄ 本発明の半導体装置の製造工程の一例
の製造工程図である。
の製造工程図である。
【図５】Ｅ〜Ｇ 本発明の半導体装置の製造工程の一例
の製造工程図である。
の製造工程図である。
【図６】Ａ〜Ｄ 本発明の半導体装置の製造工程の一例
の製造工程図である。
の製造工程図である。
【図７】Ｅ〜Ｇ 本発明の半導体装置の製造工程の一例
の製造工程図である。
の製造工程図である。
【図８】Ａ〜Ｄ 本発明の半導体装置の製造工程の一例
の製造工程図である。
の製造工程図である。
【図９】従来の光学装置の一例の概略構成図である。
【図１０】従来の光学装置の他の例の概略構成図であ
る。
る。
１ 光半導体チップ、２ 透明光学部品、３ 基板、４
ホログラムパターン、５ 接合層、６ｎ ｎ側電極、
６ｐ ｐ側電極、７ ビアホール、８ 電極パッド、９
凹部、１０ 光学装置、１１ 導電性基板、１２ 成
長層、１３，１６絶縁層、１４ 導体層、１５ コンタ
クト部、１７ 絶縁被覆層、１８ 第２の導体層、２１
絶縁基板、２２ レジスト、３０ 透明ウエハ、３１
半導体ウエハ、３１ａ 単位デバイス、３２ 積層
体、３３ 配線基板、５０，５１シリコン基板、６０
マイクロプリズム、６５，７０ 光学装置、７１ ヒー
トシンク、７２ 光学素子パッケージ、７３ グレーテ
ィング、７４ ホログラムパターン、７５ ホログラム
素子、ＬＤ 半導体レーザ、ＰＤ フォトダイオード、
ＰＤM 出力制御モニタ用フォトダイオード
ホログラムパターン、５ 接合層、６ｎ ｎ側電極、
６ｐ ｐ側電極、７ ビアホール、８ 電極パッド、９
凹部、１０ 光学装置、１１ 導電性基板、１２ 成
長層、１３，１６絶縁層、１４ 導体層、１５ コンタ
クト部、１７ 絶縁被覆層、１８ 第２の導体層、２１
絶縁基板、２２ レジスト、３０ 透明ウエハ、３１
半導体ウエハ、３１ａ 単位デバイス、３２ 積層
体、３３ 配線基板、５０，５１シリコン基板、６０
マイクロプリズム、６５，７０ 光学装置、７１ ヒー
トシンク、７２ 光学素子パッケージ、７３ グレーテ
ィング、７４ ホログラムパターン、７５ ホログラム
素子、ＬＤ 半導体レーザ、ＰＤ フォトダイオード、
ＰＤM 出力制御モニタ用フォトダイオード
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01S 5/022
Claims (4)
- 【請求項１】 基板に光学素子が形成され、 上記光学素子が形成された上記基板の表面上に透明光学
部品が接合され、 上記基板に形成した孔を通して上記光学素子の電極が上
記基板の裏面側に導出され、 上記基板裏面に電極パッドが形成されてなることを特徴
とする半導体装置。 - 【請求項２】 上記基板と上記透明光学部品とが紫外線
硬化樹脂により接合されていることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 上記基板が、表面に第１導電型の半導体
層、内部に第２導電型の半導体層をそれぞれ有し、第２
導電型の半導体層まで達する凹部が上記基板に形成さ
れ、該凹部に形成された電極から孔を通して上記光学素
子の電極が上記基板の裏面に導出されていることを特徴
とする請求項１に記載の半導体装置。 - 【請求項４】 基板に光学素子が形成され、 上記光学素子が形成された上記基板の表面上に透明光学
部品が接合され、 上記透明光学部品に形成した孔を通して上記光学素子の
電極が上記透明光学部品の表面側に導出されてなること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04504596A JP3440679B2 (ja) | 1996-03-01 | 1996-03-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04504596A JP3440679B2 (ja) | 1996-03-01 | 1996-03-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246420A JPH09246420A (ja) | 1997-09-19 |
| JP3440679B2 true JP3440679B2 (ja) | 2003-08-25 |
Family
ID=12708405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04504596A Expired - Fee Related JP3440679B2 (ja) | 1996-03-01 | 1996-03-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440679B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3850218B2 (ja) * | 1998-09-10 | 2006-11-29 | ローム株式会社 | 半導体発光素子およびその製法 |
| EP1312946B1 (en) * | 2000-08-17 | 2008-01-02 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an optical mounting board |
| KR100612844B1 (ko) | 2003-05-09 | 2006-08-18 | 삼성전자주식회사 | 집적 광픽업 및 그 제조방법 및 이를 구비하는광정보저장장치 |
| KR100601955B1 (ko) | 2004-06-01 | 2006-07-14 | 삼성전기주식회사 | 집적 광학 시스템 및 그 제조 방법 및 이를 적용한 정보기록 및/또는 재생기기 |
| US7973380B2 (en) | 2005-11-23 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for providing metal extension in backside illuminated sensor for wafer level testing |
| JP2019212859A (ja) * | 2018-06-08 | 2019-12-12 | 三菱電機株式会社 | 半導体レーザー素子 |
| TWI701882B (zh) * | 2018-11-08 | 2020-08-11 | 晶智達光電股份有限公司 | 雷射元件 |
-
1996
- 1996-03-01 JP JP04504596A patent/JP3440679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09246420A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3318811B2 (ja) | 半導体発光素子のパッケージ及びその製造方法 | |
| JP2557324B2 (ja) | 反射光障壁およびその製造方法 | |
| US5925898A (en) | Optoelectronic transducer and production methods | |
| US6558976B2 (en) | Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture | |
| US5907151A (en) | Surface mountable optoelectronic transducer and method for its production | |
| KR19990035849A (ko) | 광전자 트랜스듀서 및 이 광전자 트랜스듀서를 제조하는 방법 | |
| US6853042B2 (en) | Hybrid optical element and photodetector device | |
| JP2003215371A (ja) | 光モジュール及び光モジュールの実装方法 | |
| CA2447348A1 (en) | Optical chip packaging via through hole | |
| JP3440679B2 (ja) | 半導体装置 | |
| US6188062B1 (en) | Laser/detector hybrid with integrated mirror and diffracted returned beam | |
| USRE38280E1 (en) | Optoelectronic module for bidirectional optical data transmission | |
| JP3109885B2 (ja) | 光半導体装置 | |
| JPH0365666B2 (ja) | ||
| JP3277736B2 (ja) | 半導体素子の封止構造 | |
| US7929076B2 (en) | Optical module and optical pickup apparatus | |
| JPH0810496B2 (ja) | 光学ヘツドの製造方法 | |
| US6760297B2 (en) | Substrate unit for optical head and method for manufacturing the same | |
| EP1115112B1 (en) | Hybrid optical module | |
| JPH11176003A (ja) | 光学複合素子 | |
| JPH1114832A (ja) | 透明光学基板、光相互接続集積回路装置およびその作製方法 | |
| JPH08249715A (ja) | 光学デバイスとその製造方法及び光ピックアップ | |
| JPH10256595A (ja) | 半導体装置 | |
| JP2001126288A (ja) | ホログラムレーザ | |
| JPH05259504A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |