JP3850218B2 - 半導体発光素子およびその製法 - Google Patents
半導体発光素子およびその製法 Download PDFInfo
- Publication number
- JP3850218B2 JP3850218B2 JP2000570882A JP2000570882A JP3850218B2 JP 3850218 B2 JP3850218 B2 JP 3850218B2 JP 2000570882 A JP2000570882 A JP 2000570882A JP 2000570882 A JP2000570882 A JP 2000570882A JP 3850218 B2 JP3850218 B2 JP 3850218B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- substrate
- compound semiconductor
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/021—Silicon based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
Description
【０００１】
【発明の属する技術分野】
本発明はIII 族元素とチッ素との化合物（III 族チッ化物、チッ化ガリウム系化合物半導体）を用い、高い記憶密度を有する光ディスクメモリや、レーザビームプリンタの高精細化に必要な青色領域で発光可能な半導体レーザや発光ダイオードなどの半導体発光素子に関する。さらに詳しくは、基板に導電性の基板を用いながら発光特性の優れた半導体層を積層し、電極をチップの上下両面から取り出せると共に劈開をすることができる半導体発光素子およびそのチップを放熱よくマウントする半導体レーザに関する。
【０００２】
【従来の技術】
従来の青色系の半導体レーザは、たとえばジャパニーズ ジャーナル オブ アプライド フィジックス（Jpn.J.Apply.Phys. ）３５巻（１９９６年）、７４〜７６頁に示される構造により、青色領域でＣＷ発振することが報告されている。この構造は、図１９に示されるように、サファイア基板７１上に六方晶系のIII 族チッ化物化合物半導体が有機金属気相成長法（Metal Organic Chemical Vapor Deposition 以下、ＭＯＣＶＤという）により順次積層されるもので、ＧａＮ緩衝層７２、ｎ形ＧａＮ層７３、Ｉｎ0.1 Ｇａ0.9 Ｎからなるｎ形応力緩和層７４、Ａｌ0.12Ｇａ0.88Ｎからなるｎ形クラッド層７５、ＧａＮからなるｎ形光ガイド層７６、ＩｎＧａＮ系化合物半導体の多重量子井戸構造からなる活性層７７、ｐ形ＧａＮからなるｐ形光ガイド層７８、ｐ形Ａｌ0.2 Ｇａ0.8 Ｎからなるｐ形第１クラッド層７９、Ａｌ0.12Ｇａ0.88Ｎからなるｐ形第２クラッド層８０、ｐ形ＧａＮからなるコンタクト層８１が順次積層され、積層された半導体層の一部が図１９に示されるようにドライエッチングなどによりエッチングされてｎ形ＧａＮ層７３を露出させ、その表面にｎ側電極８３、前述のコンタクト層８１上にｐ側電極８２がそれぞれ形成されることにより構成されている。
【０００３】
また、特公平８−８２１７号公報には、サファイア基板上に緩衝層としてＧａa Ａｌ1-a Ｎ（０＜ａ≦１）を設け、その上にチッ化ガリウム系化合物半導体を積層する方法が開示されている。
【０００４】
しかし、いずれの構造でも、サファイア基板上に半導体層が積層されるため、ｎ側電極は積層した半導体層の一部をエッチングして露出したｎ形層に設けなければならない。しかも、サファイア基板は非常に硬いため、劈開をすることが困難であり、再度ドライエッチングによりIII 族チッ化物化合物半導体の積層体をエッチングして光共振器を構成する端面を形成している。
【０００５】
従来の青色系の半導体発光素子では、基板としてサファイア基板が用いられているため、積層体の上面と下面に電極が形成される垂直型の素子（上面と下面に電極が形成された構造を意味する、以下同じ）を構成できない。そのため、製造工程が複雑であり、チップのボンディングも複雑になると共に、劈開をすることができず原子レベルで平坦な端面を形成できないという問題がある。
【０００６】
一方、特許第２６７７２２１号公報には、ヒ化ガリウム基板上にIII 族チッ化物化合物半導体を積層する方法が開示されている。この方法はハイドライド気相成長法を用いて３５０〜５３０℃程度の低温でＧａＮなどの緩衝層を設け、ついで半導体積層部を成長する方法である。しかし、この方法はＧａＡｓ基板上に直接ＧａＮなどのチッ化ガリウム系化合物半導体を積層する構造になるため、ＧａＡｓの格子定数５.６５３７Åに対して、立方晶のＧａＮの格子定数が約４.５Åと大きく異なる。そのため、高不整合ヘテロエピタキシーとなり、積層欠陥が発生しやすく、転移密度をレーザ発光に必要な程度にまで下げることが困難で、結晶性の点においてはサファイア基板上にチッ化ガリウム系化合物半導体層を積層するより難しい。
【０００７】
また、炭化ケイ素基板上にＡｌＮまたはＧａＡｌＮ系の半導体層を緩衝層として、チッ化ガリウム系化合物半導体を積層する構造のものも知られている。しかし、この構造も前述のサファイア基板上に積層するのと同様に六方晶系のチッ化ガリウム系化合物半導体を高温で積層することが試みられており、六方晶系用の炭化ケイ素基板が用いられている。そのため、基板としてサファイア基板より遥かに高価な基板を使用しなければならず、基板がサファイア基板のほぼ２０倍と非常に高く、商業ベースに乗らない。
【０００８】
従来の青色の半導体レーザは、前述のように、サファイア基板上にIII 族チッ化物化合物半導体層が積層されているが、サファイアは熱伝導率が０.４６Ｗ／（ｃｍ・Ｋ）とＳｉ（熱伝導率１.７Ｗ／（ｃｍ・Ｋ））などに比べて非常に小さい。青色の半導体レーザでは、とくに波長が短いと共に、III 族チッ化物化合物半導体層の結晶性が悪く発熱が大きいため、前述のように、その放熱効率が半導体レーザの特性や信頼性を左右する。そのため、たとえば特開平７−２３５７２９号公報に示され、図２０にも示されるように、チップを裏向きにして活性層に近い上部のｐ側電極８２が直接サブマウント９０に接触するように、ハンダなどの接着剤９２を介してダイボンディングされている。この場合、ｎ側電極８３は前述のように、凹んだ部分に設けられており、ｐ側電極８２とｎ側電極８３との間に段差があり、その厚さ分のハンダ剤９１を介在させてダイボンディングをするか、図２１に示されるように、サブマウント９０の表面に段差を設けておいて、その段差にＬＤチップ７０の段差が一致するように配置してボンディングをしなければならない。
【０００９】
【発明が解決しようとする課題】
前述のように、従来のIII 族チッ化物化合物半導体を用いた青色系のＬＤチップでは、サファイア基板上にIII 族チッ化物化合物半導体が積層されて構成されている関係上、放熱効率を高くするようにマウントするためには、凹んだｎ側電極８３側に厚いハンダ剤９１を介在させてボンディングをするか、サブマウント９０にＬＤチップ７０の段差と合せた段差を設けてマウントしなければならない。しかし、ハンダ剤９１を厚くすると、ハンダ剤９１が溶融したときに積層された半導体層（エッチングにより露出する側壁）にハンダが流れ出し、積層されたｎ形層とｐ形層とをショートさせたり、リーク電流が多くなる危険性が非常に高い。また、サブマウントに段差を設ける方法の場合、この段差は数μｍ程度であり、バラツキもあるため、ＬＤチップの段差に一致させた段差を有するサブマウントを大量に供給して歩留りよく半導体レーザを量産するのは難しいという問題がある。さらに、ＬＤチップは１ｍｍ四方より小さいものであるため、同一面側に設けられるｐ側とｎ側の両電極の間隔も非常に小さく、電極間同士のショートも起りやすいという問題がある。
【００１０】
本発明の目的は、チップの上下両面から電極を取り出すことができる垂直型で、かつ、半導体層の結晶性が優れて発光効率が高いと共に、III 族チッ化物化合物半導体を用いた半導体発光素子を安価に提供することにある。
【００１１】
本発明の他の目的は、光出射面を劈開により形成することができて平坦性に優れた端面を得ることができる半導体レーザを提供することにある。
【００１２】
本発明のさらに他の目的は、III 族チッ化物化合物半導体を用いながら両電極を上下両面から取り出すことができる垂直型のチップとし、高い信頼性でサブマウントにボンディングされ得ると共に、効率よくサブマウントに放熱し得る構造の半導体レーザを提供することにある。
【００１３】
本発明のさらに他の目的は、サブマウントからさらに効率よく放熱をすることができると共に、チップの両電極を、サブマウントを介してステムなどの装置側に簡単に電気的に接続することができる構造の半導体レーザを提供することにある。
【００１４】
本発明のさらに他の目的は、熱伝導のよい絶縁性のサブマウントを使用しながら、メタルロッドを埋め込むことなく、ＬＤチップの各電極をステムなどのヒートシンクに簡単に接続し得る構造の半導体レーザを提供することにある。
【００１５】
本発明のさらに他の目的は、III 族チッ化物化合物半導体を用いた半導体発光素子の閾値電流を下げ、量子微分効率を向上させることができ、低い動作電圧で高い出力が得られると共に、青色よりもさらに波長の長い発光をさせ得るＬＤなどの半導体発光素子およびその製法を提供することにある。
【００１６】
本発明のさらに他の目的は、レーザの閾値電流を下げ、出力特性を向上させるため、適切な電流狭窄層をＧａＮ系化合物半導体層内に作り込むことができる半導体レーザを提供することにある。
【００１７】
【課題を解決するための手段】
本発明において、III 族元素とチッ素との化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体を意味する。III 族チッ化物化合物半導体またはチッ化ガリウム系化合物半導体ともいう。
【００１８】
請求項１記載の発明による半導体レーザの製法は、（ａ）劈開性のない第１の基板上に発光層形成部を構成する化合物半導体を積層して半導体積層部を形成し、（ｂ）該半導体積層部の表面に不活性ガスによるプラズマを照射して表面のダングリングボンドを露出させ、（ｃ）該ダングリングボンドが露出した半導体積層部の表面に劈開性のある第２の基板を該第２の基板の劈開面と前記半導体積層部の劈開面とが一致するように貼着し、（ｄ）前記第１の基板を除去し、（ｅ）ついで前記第２の基板を劈開することによりチップ化することを特徴とする。
【００１９】
また、別の方法として、積層した半導体積層部の表面に第２の基板を貼着しないで、劈開をすることができない第１の基板を除去し、その露出面に不活性ガスによるプラズマを照射してダングリングボンドを露出させ、その面に第２の基板を貼着する方法でもよい。
【００２０】
これらの方法を用いることにより、半導体積層部の表面にダングリングボンドが露出しているため、殆ど温度を上昇させることなく、小さな圧力で圧接するだけで接着し、半導体積層部にストレスが加わらない。そのため結晶性の良好な半導体積層部が得られ、高効率の半導体発光素子が得られる。しかも、劈開面を合せて貼着しているため、容易に劈開をすることができる。
【００２１】
前記第１の基板を除去した半導体積層部の一部を劈開することにより前記半導体積層部の劈開面を形成し、前記貼着する第２の基板の一部を劈開することにより前記第２の基板の劈開面を形成し、前記半導体積層部の劈開面と前記第２の基板の劈開面とを揃えることにより、前記半導体積層部と第２の基板の劈開面を一致させれば、両者の劈開面を正確に合せることができる。
【００２２】
前記半導体積層部が六方晶系で、その（１１−２０）面を前記劈開面とし、前記第２の基板が立方晶系でその（０１１）面を前記劈開面として該劈開面を一致させて貼着することにより、劈開性のよい第２の基板に半導体積層部の劈開面を正確に一致させることができる。
【００２３】
請求項５記載の発明による半導体レーザは、III 族チッ化物化合物半導体からなり、少なくとも活性層と、該活性層を挟持する第１導電形クラッド層および第２導電形クラッド層とを有する半導体積層部が基板上に設けられる半導体レーザであって、前記半導体積層部内に、ＳｉまたはＡｌの酸化物および／またはチッ化物からなる絶縁体からなりストライプ状の開口部を有する電流狭窄層が設けられている。
【００２４】
この構造にすることにより、活性層の近くに電流狭窄部が設けられるため、有効に発光領域に電流を注入することができ、閾値の低減、量子効率の増大を同時に実現することができ、高出力化、高信頼性化を達成することができる。
【００２５】
前記電流狭窄層のストライプ状開口部から前記電流狭窄層上にラテラル成長によりIII 族チッ化物化合物半導体層が設けられることにより、半導体積層部内に絶縁体からなる電流狭窄層を作り込むことができる。
【００２６】
前記第２導電形クラッド層が前記活性層の上層側に設けられ、該第２導電形クラッド層中またはその上にＧａＮまたはＡｌ組成の小さいＡｌｓ Ｇａ1- ｓ Ｎ（０＜ｓ≦０.１）からなるエッチングストップ層を介して前記電流狭窄層が設けられることにより、エッチング時にエッチング液に侵されやすいクラッド層中に含まれるＡｌが露出せず、再成長界面にダメージを与えないで、この上にIII 族チッ化物化合物半導体を成長することができるため好ましい。
【００２７】
前記電流狭窄層がＳｉまたはＡｌの酸化物および／またはチッ化物により形成されることにより、半導体層に影響を及ぼすことなく簡単にエッチングをすることができ、ストライプ状の開口部を有する電流狭窄層を作り込むことができる。
【００２８】
前記第１導電形および第２導電形のクラッド層と活性層との間にそれぞれ光ガイド層が設けられて導波路を形成することもできる。
【００２９】
請求項９記載の半導体レーザの製法は、（ａ）基板上に緩衝層を堆積し、（ｂ）該緩衝層上にIII 族チッ化物化合物半導体からなる第１導電形クラッド層、活性層および第２導電形クラッド層を含む発光層形成部を積層し、（ｃ）前記発光層形成部上にＳｉまたはＡｌの酸化物および／またはチッ化物からなる絶縁膜を成膜し、（ｄ）該絶縁体膜をストライプ状にエッチングすることによりストライプ状の開口部を有する絶縁体からなる電流狭窄層を形成し、（ｅ）該電流狭窄層のストライプ状の開口部に露出する半導体層をシードとして前記電流狭窄層上に第２導電形のIII 族チッ化物化合物半導体をラテラル成長させる、ことを特徴とする。
【００３０】
前記絶縁体膜を形成する前にIII 族チッ化物化合物半導体からなるエッチングストップ層を成長し、前記絶縁体膜を酸性溶液によりエッチングすることにより、半導体層に影響を与えることなくストライプ状の開口部を形成することができる。
【００３１】
請求項１１記載の発明による半導体発光素子は、III 族チッ化物化合物半導体からなる活性層と、該活性層よりバンドギャップが大きいIII 族チッ化物化合物半導体からなり前記活性層を両面から挟持するｎ形およびｐ形のクラッド層とを有する半導体発光素子であって、前記活性層がＴｌ v Ｇａ 1-v Ｎ（０＜ｖ＜１）で表される化合物半導体層からなっている。
【００３２】
この構造にすることにより、Ｔｌによる混晶が結晶性よく得られ、低い閾値で緑色程度の長い波長の光でも充分に直接遷移型半導体で発光させることができ、緑色の半導体レーザも得られる。
【００３３】
また、前記活性層が量子井戸構造を有し、該量子井戸構造のウェル層が一般式Ｔｌv Ｇａ1-v Ｎ（０＜ｖ＜１）で表される材料で構成されることにより、高い発光効率で発光させることができ、高出力の半導体レーザを得ることもできる。
【００３４】
請求項１３記載の発明による半導体発光素子の製法は、基板上にＭＯＣＶＤ法により緩衝層を成膜し、III 族チッ化物化合物半導体からなるｎ形層、活性層、およびｐ形層を含む半導体積層部を成長し、前記ｎ形層およびｐ形層にそれぞれ電気的に接続するようにｎ側電極およびｐ側電極を形成する半導体発光素子の製法であって、前記活性層の成長時に３価のタリウム化合物をＴｌ元素の反応ガスとして導入し、前記活性層の少なくとも一部にＴｌ v Ｇａ 1-v Ｎ（０＜ｖ＜１）で表される層を成長することを特徴とする。
【００３５】
【発明の実施の形態】
本発明の第１の実施形態による半導体発光素子は、図１にその一例である半導体レーザチップの斜視説明図が示されるように、ヒ化ガリウム化合物（ＧａＡｓ）からなる基板１の表面に、少なくともヒ素、チッ素およびガリウムを含む緩衝層２が設けられている。そして、緩衝層２上にIII 族元素とチッ素との化合物半導体からなるｎ形層４、１４およびｐ形層６、１６を少なくとも有し、発光層を形成すべく積層される発光層形成部１１が設けられている。
【００３６】
ＧａＡｓ基板１は、たとえばＳｉがドープされたｎ形のものが用いられる。緩衝層２は、たとえばｎ形ＧａＮx Ａｓ1-x （０＜ｘ＜１）からなり、０.０１〜０.１μｍ程度、さらに好ましくは０.０３〜０.０６μｍ程度、たとえば０.０５μｍ程度の厚さに設けられる。この範囲外では、表面モホロジが悪くなるからである。
【００３７】
この緩衝層２は、たとえばＧａＮx Ａｓ1-x （０＜ｘ＜１）のｘが一定の層で成長させることもできるが、ＧａＮx Ａｓ1-x のｘを０から１まで変化させて、図２（ａ）にＧａＡｓ基板１から半導体積層部８までの組成変化の一例が示されるように、ＧａＡｓ基板１側ではＧａＡｓまたはそれに近い組成で成長を始め、ついで順次半導体積層部８の最下層の組成またはＧａＮになるように、Ａｓの原料ガスを減らしながら、Ｎの原料ガスを増加させることにより変化させることができる。このような組成を変化させるには、原料ガスのヂメチルヒドラジン（ＤＤＭＨｙ）やアルシン（ＡｓＨ3 ）の供給量を制御するマスフローコントローラ（ＭＦＣ）を逐次変化させることにより、図２（ａ）に示されるように連続的に組成が変化する緩衝層２を形成することができる。この緩衝層２の組成の変化は、図２（ａ）に示されるように連続的でなくても、図２（ｂ）に示されるように段階的に変化させる構造でもよい。たとえば１０段階程度に変化させる場合でも、全体で１０ｎｍ程度であるため、１層は１ｎｍ程度となり、成長時間にして２秒程度の変化となり、殆ど連続的変化と異ならない。また、数ｎｍ程度の厚さの積層構造であれば、相互間の格子定数が異なっていても、歪みが積算されなく、格子不整合の問題は生じない。一方、前述のように、緩衝層２が組成を変化させない一定の層でも、ＧａＡｓ基板と半導体積層部のIII 族元素チッ化物との中間の組成であるため、格子定数も中間的な値となり、両者間の格子不整合を緩和する働きをする。
【００３８】
さらに、緩衝層２の組成としては、ＧａＮx Ａｓ1-x に限定されず、ＡｌやＩｎなどの他のIII 族元素やＰなどの他のＶ族元素を含むものを使用することができる。しかし、基板がＧａＡｓであり、緩衝層上に積層される半導体積層部８がＧａＮ系の化合物半導体であるため、Ｇａ、ＡｓおよびＮを含む層であることが好ましい。
【００３９】
発光層形成部１１は、図１に示される例では、ｎ形Ａｌy Ｇａ1-y Ｎ（０.０５≦ｙ≦０.４、たとえばｙ＝０.１２）からなるクラッド層４が４μｍ程度、ｎ形ＧａＮからなる光ガイド層１４が０.１μｍ程度、Ｉｎ0.02Ｇａ0.98Ｎからなるバリア層とＩｎ0.15Ｇａ0.85Ｎからなるウェル層がそれぞれ３〜４層づつ全体で１０〜２０ｎｍ積層された多重量子井戸構造の活性層５、ｐ形ＧａＮからなる光ガイド層１６が０.１μｍ程度、ｐ形Ａｌy Ｇａ1-y Ｎ（０.０５≦ｙ≦０.４、たとえばｙ＝０.１２）からなるクラッド層６が０.８μｍ程度の厚さでそれぞれ積層されることにより形成されている。また、この発光層形成部１１の各半導体層は、立方晶になるように成長することが、ＧａＡｓ基板が立方晶であるため、結晶性に優れると共に、劈開性がよくなり好ましい。
【００４０】
発光層形成部１１の構造や各層の材料もこの例に限定されるものではなく、活性層５も量子井戸構造でないバルクのダブルヘテロ接合構造のものでもよく、活性層５がクラッド層４、６よりバンドギャップエネルギーの小さい材料で構成されればよい。図１に示される例のように半導体レーザの場合は、活性層５の屈折率がクラッド層４、６より大きい材料により形成される。そうすることにより、活性層５に光を閉じ込めることができるが、活性層５が薄く充分に光を閉じ込めることができないときは、図１に示される例のように、クラッド層４、６と活性層５との間の屈折率を有する光ガイド層１４、１６が設けられる。しかし、活性層５で充分に光を閉じ込められれば光ガイド層１４、１６を設ける必要はない。また、活性層５やクラッド層４、６の材料例も一例で、発光させる波長などにより変えられることはいうまでもない。
【００４１】
発光層形成部１１上には、ｐ形ＧａＮからなるコンタクト層７が設けられている。これは、電極１０とのオーミックコンタクトを得やすくするためのものである。このコンタクト層７上に１０μｍ程度の幅でストライプ状にｐ側電極１０がＮｉ／Ａｌの積層構造により設けられ、ＧａＡｓ基板１の裏面全面にＮｉ／Ａｕの積層構造からなるｎ側電極９が形成され、縦（Ａ）×横（Ｂ）が、たとえば７００μｍ×５００μｍの大きさにチップ化することにより、図１に示される構造の半導体レーザチップが形成される。このウェハからチップ化の際に、ｐ側電極１０のストライプ方向と垂直方向には、たとえばダイヤモンド針などを用いて７００μｍ間隔で傷をつけ、衝撃を加えることにより劈開し、ストライプ状のｐ側電極１０と平行方向にはダイサーによりダイシングする。その結果、図１の正面に示される光の出射面を平坦な鏡面にすることができる。
【００４２】
つぎに、この半導体レーザの製法について説明をする。たとえばＭＯＣＶＤなどのエピタキシャル成長装置を用いて、基板温度を６００℃程度にしてIII 族元素の原料ガスとしてのトリエチルガリウム（ＴＥＧ）、Ｖ族元素の原料ガスとしてのアルシン（ＡｓＨ3 ）、ヂメチルヒドラジン（ＤＤＭＨｙ）、ｎ形ドーパントとしてのシラン（ＳｉＨ4 ）を導入して緩衝層２を成長させる。この際緩衝層２の成長を前述のように順次組成を変化させながら行う場合は、ＡｓＨ3 の流量を順次減らすと共に、ＤＤＭＨｙの流量を順次増やしながら成長を続ける。この成長をすることにより、立方晶のＧａＡｓ基板１上に立方晶の緩衝層２が成長する。
【００４３】
つぎに、基板温度を７５０℃程度にし、原料ガスのＴＥＧ、ＤＤＭＨｙ、およびＡｌの原料ガスであるトリメチルアルミニウム（ＴＭＡ）をドーパントガスのＳｉＨ4 と共に導入して、ｎ形のＡｌ0.12Ｇａ0.88Ｎからなるｎ形クラッド層４を４μｍ程度成長する。ついで、ＴＭＡを止めてｎ形のＧａＮからなるｎ形光ガイド層１４を０.１μｍ程度成長する。さらに、原料ガスのＴＭＡおよびドーパントガスを止めて、トリメチルインジウム（ＴＭＩ）を、その流量を順次変化させながら導入し、Ｉｎ0.02Ｇａ0.98Ｎからなるバリア層とＩｎ0.15Ｇａ0.85Ｎからなるウェル層がそれぞれ３〜４層づつ全体で１０〜２０ｎｍ積層し、多重量子井戸構造の活性層５を成長する。ついで、原料ガスをｎ形の場合と同様にし、ｐ形ドーパントとしてシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）を導入し、ｐ形の光ガイド層１６およびｐ形クラッド層６を順次成長し、発光層形成部１１を形成する。さらに引き続き同様にｐ形ＧａＮからなるコンタクト層７を０.８μｍ程度成長する。この発光層形成部１１やコンタクト層７を７００〜８００℃程度で成長することにより、立方晶で各半導体層を積層することができ、ＧａＡｓ基板１の立方晶と整合して、結晶性の優れた半導体層が積層される。すなわち、１０００℃程度以上になると六方晶の結晶になりやすく、基板１と整合した半導体結晶が得られにくいが、立方晶で成長させることにより、基板１とよく整合され、後述する劈開もスムーズに行うことができる。
【００４４】
その後、半導体層が積層された基板１をＭＯＣＶＤ装置から取り出し、チッ素雰囲気中で７００℃程度、２０分間程度のアニール処理を行って、最上層のコンタクト層７などのｐ形層の低抵抗化を行う。その後、ＧａＡｓ基板１の裏面を研削、ポリッシュなどにより研磨し、８０μｍ程度に薄くし、基板１の裏面全面に真空蒸着などによりＮｉおよびＡｕをそれぞれ０.１〜１.５μｍ程度づつ成膜してｎ側電極９を形成する。さらに、積層された半導体層の表面のコンタクト層７上にリフトオフ方によりＮｉおよびＡｌを同様に０.１〜１.５μｍ程度づつ成膜し、図１に示されるように１０μｍ程度の幅の、ストライプ状のｐ側電極１０を５００μｍ間隔になるように形成する。そして、ｐ側電極１０のストライプ方向と垂直方向に７００μｍ程度の間隔でダイヤモンド針により傷を入れ、衝撃を与えることにより劈開し、ｐ側電極１０と平行な方向にウェハをダイシングすることにより、図１に示されるようにチップ化する。
【００４５】
第１の実施形態の半導体発光素子によれば、基板にＧａＡｓを使用しながら、緩衝層として、ＧａＡｓからIII 族チッ化物化合物半導体につながるＧａ、Ａｓ、Ｎを含む化合物半導体層を設けているため、基板と半導体積層部間の格子不整合を抑えることができ、結晶性の優れたIII 族チッ化物化合物半導体層を積層することができる。その結果、ＧａＡｓ基板を用いた青色系（紫外から黄色など）の半導体発光素子を高い発光効率で得ることができる。
【００４６】
さらに、ＧａＡｓ基板を用いているため、チップの上下からｐ側電極およびｎ側電極をそれぞれ取り出すことができ、従来のようにたとえばｎ側電極を設けるために積層した半導体層の一部をエッチングなどにより除去する必要がなく、非常に製造工程が簡単になると共に、使用する側でも、ダイボンディングするだけで一方の電極を電気的にリードと接続することができ、ワイヤボンディングを減らすことができる。
【００４７】
さらに、ＧａＡｓ基板上に立方晶の半導体層を積層することにより、基板から半導体積層部が立方晶により整列するため、非常に優れた劈開をすることができ、とくにレーザ素子を作製する場合に平坦性の優れた端面を有する共振器が得られ、発振特性の優れた半導体レーザが得られる。
【００４８】
この例では、ｐ側電極をストライプ状にしただけの電極ストライプ構造の半導体レーザであったが、ストライプ状電極の両側の半導体層をｐ形クラッド層の上部までをメサ型形状にエッチングするメサストライプ構造や、プロトンなどを打ち込んだプロトン打込み型にすることもできる。さらに、電流制限層を埋め込む屈折率導波型構造にすることもできる。
【００４９】
さらに前述の例では、半導体レーザの例であったが、発光ダイオード（ＬＥＤ）でも同様にチップの上下両面から電極を取り出す垂直型のＬＥＤチップを得ることができ、取扱性が非常に向上すると共に、電極を接続するためのエッチングが不要となり、さらにウェハから各チップへの分割が非常に容易になり、製造工程が簡略化される。この場合、ＬＥＤでは、光導波路を形成する必要はなく、光ガイド層が不要であると共に、活性層はダブルヘテロ接合または単一量井戸の構造にすることが好ましい。また、ＬＥＤの場合、ダブルヘテロ接合構造でなくてもｐｎ接合構造でもよい。さらに、上面から光を取り出す構造にする場合が多く、表面側の電極を小さくする必要があるため、電流を拡散しやすく光を透過させる透明型のｐ側電極を、たとえばＩＴＯなどにより形成することが好ましい。
【００５０】
第１の実施形態によれば、上下両面に電極を設ける垂直型の青色系の半導体発光素子が得られるため、製造工程が簡単でコストダウンを行うことができると共に、使用段階でもワイヤボンディングを減らすことができ、使用しやすい半導体発光素子が安価に得られる。
【００５１】
さらに、劈開することができるため、優れた端面を有するレーザ共振器が得られ、高い記憶密度を有する光ディスクメモリや、レーザビームプリンタの高精細化に利用できる短波長の高性能の半導体レーザが得られる。
【００５２】
以上の第１の実施形態では、基板としてＧａＡｓ基板を用いたが、ゲルマニウム（格子定数５.６５７５Å）がＧａＡｓ（格子定数５.６５３７Å）と格子定数などの点から非常に近い結晶特性を有している。そのため、ＧａＡｓ基板１に代えて、ゲルマニウム基板１を用い、図３に示されるように、同様の構造のＬＤチップを製造した結果、同様に結晶性のよいＧａＮ系化合物半導体層が得られた。図３の構造は、ゲルマニウム（Ｇｅ）からなる基板１の表面に、少なくともヒ素、チッ素およびガリウムを含む緩衝層２が設けられている。そして、緩衝層２上にIII 族元素とチッ素との化合物半導体からなるｎ形層４、１４およびｐ形層１６、６を少なくとも有し、発光層を形成すべく積層される発光層形成部１１が設けられている。
【００５３】
Ｇｅ基板１は、たとえばリン（Ｐ）がドープされたｎ形のものが用いられる。緩衝層２は、前述の例と全く同じに構成することができ、他の半導体積層部などの構造も同様に形成できる。同じ部分には同じ符号を付してその説明を省略する。しかし、Ｇｅを基板として用いる場合、緩衝層２の組成としては、ＧａＮx Ａｓ1-x に限定されず、ＡｌやＩｎなどの他のIII 族元素やＰなどの他のＶ族元素を含むものを使用することができる。また、低温で成膜することにより、サファイア基板上に設けるのと同様にＡｌz Ｇａ1-zＮ（０≦ｚ≦１）をバッファ層としても、立方晶のIII 族チッ化物化合物半導体を成長させることができた。なお、基板がＧｅであり、緩衝層上に積層される発光層形成部１１がＧａＮ系の化合物半導体であるため、Ｇｅと格子定数などが近いＧａＡｓのＧａ、ＡｓおよびＮを含む層であることが好ましい。
【００５４】
第２の実施形態の半導体発光素子は、図４にその一例のＬＤの斜視図が示されるように、シリコン基板１上に炭化ケイ素層２３が設けられ、その炭化ケイ素層２３上にIII 族元素とチッ素との化合物半導体からなりｎ形層４、１４およびｐ形層１６、６を少なくとも有し、発光層を形成すべく積層される発光層形成部１１が設けられている。
【００５５】
前述のように、従来はチッ化ガリウム系化合物半導体の積層を六方晶系で積層していたが、本発明者らの検討の結果、立方晶系で成長させても結晶欠陥の少ない半導体層を積層すれば高輝度の発光ダイオードや高出力のレーザダイオードが得られることを見出し、Ｓｉ基板上にＳｉと馴染みのよいＳｉＣ層を設け、その上にチッ化ガリウム系化合物半導体を立方晶系で成長させることにより、結晶欠陥の少ない半導体積層部を得ることができ、本発明がなされた。
【００５６】
Ｓｉ基板１は、通常のＩＣに用いられる基板で、その表面に炭化処理によりＳｉＣ膜２２が１００Å程度設けられ、その上にＳｉＣ層２３が２μｍ程度成膜されている。炭化処理によるＳｉＣ膜２２は、Ｓｉ基板１の結晶と合せてＳｉＣ層２３を成長させやすくするためのもので、炭化処理によりＳｉ基板１の結晶に沿ってＳｉＣ膜２２が形成される。このＳｉＣ膜２２の結晶をシードとしてＳｉＣ層２３が成長することにより、ＳｉＣ層２３もＳｉの結晶に沿って立方晶系で成長する。炭化処理によるＳｉＣ膜２２は、Ｓｉの結晶とＳｉＣの結晶が整合するようにするために設けられるもので、前述の１００Å程度あれば充分で、余り長時間の炭化処理を行っても内部まで炭化は進まない。また、ＳｉＣ層２３は、Ｓｉ基板１との整合性を保持しながらＧａＮ系化合物半導体層を積層するためのベースとする層で、ＧａＮ系化合物半導体を安定に成長させるのに十分な層にする必要があり、０.５〜５μｍ程度、さらに好ましくは１〜３μｍ程度の厚さに設けられる。
【００５７】
ＳｉＣ層２３上に、たとえばＡｌ0.1 Ｇａ0.9 Ｎからなる緩衝層２が０.１μｍ程度の厚さ、６００℃程度の低温で設けられる。これは、ＳｉＣ層２３と発光層形成部１１との格子定数の差は少ないといっても、ＧａＮに対して３.５％程度あり、それに基づく格子不整合を緩和するためのものである。この緩衝層２は、従来炭化ケイ素上にＧａＮ系化合物半導体層を積層する場合に用いられるＡｌz Ｇａ1-z Ｎ（０≦ｚ≦１）またはこれらに他の元素が加えられたり、置換されたものなどを使用することができる。この緩衝層２は、０.０１〜０.２μｍ程度設けられれば十分である。
【００５８】
発光層形成部１１、コンタクト層７などの構造は前述の例と同様で、その説明を省略する。この例では、ｐ側電極１０がＮｉ／Ａｌの積層構造により設けられ、ＧａＡｓ基板１の裏面全面にＮｉ／Ａｕの積層構造からなるｎ側電極１１が形成されている。また、この例でも、発光層形成部１１の各半導体層は、立方晶になるように成長することがＳｉ基板１およびＳｉＣ層２３が立方晶であるため、結晶性に優れると共に、劈開性がよくなり好ましい。
【００５９】
つぎに、この半導体レーザの製法について説明をする。まず、厚さが４５０μｍ程度のｎ形のＳｉ基板１を反応炉内に設置して、アセチレン（Ｃ2 Ｈ2 ）と水素の雰囲気中で、１０２０℃程度で６０分程度保持することにより炭化処理を行い、１００Å程度のＳｉＣ膜２２を形成する。ひきつづき、同一炉内でシリコンの原料ガスとして、ジクロルシラン（ＳｉＨ2 Ｃｌ2 ）、炭素の原料ガスとして、アセチレンを導入し、熱ＣＶＤ法によりＳｉＣ層２３を２μｍ程度成長する。つぎに、たとえばＭＯＣＶＤなどのエピタキシャル成長装置を用いて、基板温度を６００℃程度にしてｎ形のＡｌ0.1 Ｇａ0.9 Ｎからなる緩衝層２を０.１μｍ程度成長する。このとき用いる材料は、たとえばIII 族元素の原料ガスとしてのトリエチルガリウム（ＴＥＧ）、トリメチルアルミニウム（ＴＭＡ）、Ｖ族元素の原料ガスとしてのアンモニア（ＮＨ3 ）、ｎ形ドーパントとしてのシラン（ＳｉＨ4 ）を導入する。その後、前述の例と同様に、発光層形成部１１やコンタクト層７などの成長をし、電極を形成することにより製造される。
【００６０】
第２の実施形態による半導体発光素子によれば、Ｓｉ基板上にＳｉＣ膜が設けられており、その上に立方晶ＳｉＣ層が設けられているため、少ない結晶欠陥で立方晶ＳｉＣ層を成長することができる。さらにＳｉＣ層上にIII 族チッ化物化合物半導体積層部が設けられており、ＳｉＣ層とＧａＮ系化合物半導体層との格子定数の差は小さいため、格子不整合が生じにくく結晶性の優れたIII 族チッ化物化合物半導体層を積層することができる。その結果、Ｓｉ基板と同じ立方晶系のIII 族チッ化物化合物半導体層が少ない結晶欠陥で積層され、Ｓｉ基板を用いた青色系の半導体発光素子を高い発光効率で得ることができる。すなわち、従来のIII 族チッ化物化合物半導体層を六方晶系で積層するという発想を変えて、立方晶系でも結晶性がよければ高い発光効率が得られるという知見に基づき、立方晶系で積層することにしたため、基板としてＳｉを用い、その表面に整合性の取れたＳｉＣ層を設けることにより、立方晶系で基板と整合の取れたＧａＮ系化合物半導体結晶層を得ることができた。
【００６１】
さらに、Ｓｉ基板を用いているため、前述の例と同様に、チップの上下からｐ側電極およびｎ側電極をそれぞれ取り出すことができ、非常に製造工程が簡単になると共に、使用する側でもワイヤボンディングを減らすことができる。
また、Ｓｉ基板上に立方晶の半導体層を積層することにより、基板から半導体積層部が立方晶でエピタキシャル成長するため、非常に優れた劈開をすることができ、とくにレーザ素子を作製する場合に平坦性の優れた端面を有する共振器が得られ、発振特性の優れた半導体レーザが得られる。
【００６２】
前述の例では、ｐ側電極をストライプ状にしただけの電極ストライプ構造の半導体レーザであったが、他の構造でもよいことも前述の例と同様である。さらに、ＬＥＤにしても、前述と同様の構成にすることができ、同様のメリットがある。
【００６３】
この例によっても、上下両面に電極を設ける垂直型の青色系の半導体発光素子が得られるため、製造工程が簡単でコストダウンを行うことができると共に、使用段階でもワイヤボンディングを減らすことができ、使用しやすい半導体発光素子が安価に得られる。さらに、劈開することができるため、優れた端面を有するレーザ共振器が得られ、高い記憶密度を有する光ディスクメモリや、レーザビームプリンタの高精細化に利用できる短波長の高性能の半導体レーザが得られる。
【００６４】
図５〜６は、基板を導電性基板とすることにより垂直型発光素子を得る、第３の実施形態の説明図である。すなわち、この例は、半導体層を積層した後、新たな基板を貼り付けてサファイア基板を除去することにより、劈開をも可能とするものである。一方、たとえば特開平９−１２９９８４号公報には、サファイア基板上に積層した半導体積層部の表面側またはサファイア基板を薄くしてサファイア基板の裏面にＩｎＰ基板を接合して劈開する技術が開示されている。この新たな基板を張り付ける方法としては、６００〜７００℃程度に加熱して圧着する方法が採られている。このように、劈開するための基板を高温で圧着すると、その圧着面に歪みが入り、圧着後の冷却時に圧着部から半導体積層部にクラックが入り、さらにその後の取扱時や動作時にクラックが発展し、結晶性が低下して発光特性が低下する。
【００６５】
また、サファイア基板を完全に除去しないで新たな基板を接合すると、サファイア基板が半導体積層部と新たな基板によりサンドイッチされた構造となり、サファイア基板を挟んで劈開しなければならない。しかし、サファイアに劈開性がないため、１０μｍ程度の非常に薄い半導体積層部をきれいに劈開することができず、サファイアの割れにつられて割れ、発光する端面をきれいな鏡面に形成することができない。
【００６６】
この実施形態では、まず、図５（ａ）に示されるように、たとえばサファイア基板からなる劈開性のない第１の基板２１上に発光層形成部１１を構成する化合物半導体を積層して半導体積層部１２を形成する。そして、図５（ｂ）に示されるように、半導体積層部１２の表面に不活性ガスによるプラズマを照射して表面のダングリングボンドを露出させる。その後、図５（ｃ）に示されるように、ダングリングボンドが露出した半導体積層部１２の表面に、同様に不活性ガスによるプラズマ照射をされた劈開性のある第２の基板１をその第２の基板１の劈開面と前記半導体積層部１２の劈開面とを一致させて貼着する。ついで、図５（ｄ）に示されるように、劈開性のない第１の基板を除去する。その後、図５（ｅ）に示されるように、電極９、１０を設けると共に、ストライプ状のｐ側電極１０と垂直方向に第２の基板１を劈開することによりチップ化することを特徴とする。以下に詳細に説明をする。
【００６７】
まず、サファイア基板２１をＭＯＣＶＤ装置に入れ、Ｈ2 ガスのみを流す雰囲気中で、基板２１の温度を１０８０℃程度で１分間のサーマルクリーニングを行う。つぎに、５００℃程度でＧａＮからなる緩衝層２を０.５μｍ程度成膜する。このとき用いる反応ガスは、たとえばIII 族の材料としてトリエチルガリウム（ＴＥＧ）、Ｖ族の材料としてアルシン（ＡｓＨ3 ）、ジメチルヒドラジン（ＤＤＭＨｙ）、ｎ形ドーパントとしてシラン（ＳｉＨ4 ）などを用いる。つぎに、基板温度を１０５０℃程度に昇温し、ｎ形ＧａＮからなるｎ形コンタクト層３を１０μｍ程度と厚く成長させる。さらに反応ガスにトリエチルアルミニウム（ＴＥＡ）を導入して、たとえばＡｌ0.12Ｇａ0.88Ｎからなるｎ形クラッド層４を４μｍ程度成長し、基板温度を８００℃程度に下げる。そして、たとえばＩｎ0.15Ｇａ0.85Ｎからなるｎ形光ガイド層１４を０.１μｍ程度、ノンドープのＩｎ0.02Ｇａ0.98Ｎ／Ｉｎ0.2 Ｇａ0.8 Ｎがそれぞれ３〜４層づつ積層された多重量子井戸構造からなる活性層５が全体で１０〜２０ｎｍ程度、ｐ形Ｉｎ0.15Ｇａ0.85Ｎからなるｐ形光ガイド層１６を０.１μｍ程度、ｐ形Ａｌ0.12Ｇａ0.88Ｎからなるｐ形クラッド層６を０.８μｍ程度、ＧａＮからなるｐ形コンタクト層７を１μｍ程度それぞれ順次成長して、図５（ａ）に示されるように、半導体積層部１２を形成する。なお、ｎ形クラッド層４、ｎ形光ガイド層１４、活性層５、ｐ形光ガイド層１６、およびｐ形クラッド層６が発光層形成部１１を構成する。
【００６８】
つぎに、半導体積層部１２が形成されたウェハを、プラズマ源を備えた真空装置に入れて、図５（ｂ）に示されるように、Ａｒプラズマを照射する。このプラズマ照射は、１０-4Ｔｏｒｒ台の圧力下で５〜１５分程度行う。その結果、半導体積層部１２の表面の酸化物や汚れがとれ、清浄表面となり、ダングリングボンド（未結合手）が露出する。この際、第２の基板である劈開性のある、たとえばＧａＰ基板１も、同様に同一装置内でプラズマを照射して清浄表面にする。
【００６９】
つぎに、ＧａＰ基板１の劈開面と半導体積層部１２の劈開面とを一致させて重ね合せ、圧力を少し加えることにより貼着する。この劈開面を合せるには、半導体積層部の劈開面は、後に形成するストライプ状電極９を劈開面と垂直になるように形成する必要があり、サファイア基板のオリフラなどを基準にして知られており、ＧａＰ基板１もオリフラの方向で劈開面が既知であるため、必要な角度だけ回転させることにより両者の劈開面を一致させることができる。この劈開面の一致度は、±２゜以内に合せることがきれいな劈開面を得るために必要である。この際、劈開面として、半導体積層部１２は（１１−２０）面を、ＧａＰ基板１は、（０１１）面を用いるのが相方劈開面のため好ましい。
【００７０】
つぎに、サファイア基板２１を除去し、図５（ｄ）に示されるように、ＧａＰ基板１上に半導体積層部１２が設けられたウェハとする。このサファイア基板２１の除去は、ＧａＰ基板１を保持し、研磨材を用いた研削処理によりほぼサファイア基板２１がなくなるまで研削し、その後ケミカルポリッシュにより表面を鏡面処理する。なお、サファイア基板を除去する際に、緩衝層２およびコンタクト層３の一部まで除去される。
【００７１】
その後、基板１の裏面全面にＮｉ／Ａｌ層をたとえば蒸着によって形成し、半導体積層部１２の表面には１０μｍ幅のＮｉ／Ａｕ層からなるストライプ状のｎ側電極９を、たとえば５００μｍ間隔になるようにそれぞれ形成する。このウェハにストライプ状のｎ側電極９と垂直方向に、ダイヤモンド針などを用いて、たとえば７００μｍ間隔で傷をつけ、傷に沿って劈開を行うことにより、図５（ｅ）に示されるように、チップ化する。なお、ストライプ状の電極９と平行方向の分離は、ダイシングにより行われる。その結果、両電極９、１０が上下両面に設けられた垂直型（表裏両面にそれぞれの電極が設けられる構造）で、劈開面を共振器端面とする半導体レーザが得られる。
【００７２】
前述の例では、サファイア基板２１上に形成した半導体積層部１２の表面にＧａＰ基板１を貼着してからサファイア基板１を除去したが、半導体積層部１２を形成した後、その表面にフィルムなどを貼着して保持し、サファイア基板１を除去してからその除去により露出した面にＧａＰ基板１３を貼着することもできる。この製造工程が図６に示されている。
【００７３】
まず、前述の図５（ａ）に示されるのと同様にサファイア基板２１上にＧａＮからなる緩衝層２および各半導体層を積層して半導体積層部１２を形成する。そして、その表面に紫外線（ＵＶ）硬化フィルムを貼着するなどして半導体積層部１２を保持し、サファイア基板２１を前述と同様に研削して除去する。このサファイア基板が完全に除去された後は、前述と同様にケミカルポリッシュにより鏡面処理をする。鏡面処理された面は硫酸系溶液によりライトエッチングをした後、純水洗浄をし、乾燥させる。
【００７４】
そして、研磨された面に、図６（ａ）に矢印で示されるように、前述と同様のＡｒプラズマ照射をし、半導体積層部１２の研磨面にダングリングボンド（未結合手）を露出させる。その後、前述の例と同様にＧａＰ基板１を貼着する（図６（ｂ））。この場合、半導体積層部１２およびＧａＰ基板１の一部を劈開してその位置を合せることにより、劈開面を合せることができる。その後、ＧａＰ基板１の裏面全面にＮｉ／Ａｕ層によるｎ側電極９、および１０μｍ幅程度のストライプ状のＮｉ／Ａｌ層からなるｐ側電極１０を５００μｍ間隔で形成し、ストライプ状のｐ側電極１０と直角方向に、たとえば７００μｍ間隔で傷をつけ、劈開によりチップ化する（図３（ｃ））ことにより、共振器端面を劈開による鏡面にした半導体レーザが得られる。この例では、前述の例と異なり、半導体層を積層する下の層がそのまま基板１側になり、従来と同様のｎ形層が基板１側に存在する構造になる。
【００７５】
第３の実施形態によれば、ＧａＮ系やＺｎＯ系などの化合物半導体で、サファイア基板などの劈開することができない基板上に半導体層を積層するタイプでも、半導体積層部を形成後に基板を劈開しやすい基板にしているため、非常にきれいな劈開面を得ることができ、発光特性の優れた半導体レーザを得ることができる。さらに、固いサファイア基板からチップ化しなくてもよいため、作業が簡単で歩留りも向上する。
【００７６】
第４の実施形態の発明による半導体レーザは、図７にその一例の斜視説明図が示されるように、レーザチップ（以下、ＬＤチップという）３０が導電性基板１と、その導電性基板上に設けられるIII 族チッ化物化合物半導体からなり、少なくとも活性層、該活性層を挟持する第１導電形クラッド層および第２導電形クラッド層を有する半導体積層部１２と、その半導体積層部１２の上面側に設けられる第１の電極（ｐ側電極）１０と、導電性基板１の裏面に設けられる第２の電極（ｎ側電極）９とからなっている。そして、ｐ側電極１０がサブマウント３０と接するようにＬＤチップ３１がボンディングされている。
【００７７】
すなわち、本発明者らは、前述のように、基板としてＧａＡｓ、Ｓｉ、Ｇｅを用いて、その上にIII 族チッ化物化合物半導体層を積層することができることを見出した。このような導電性基板上にIII 族チッ化物化合物半導体を積層したＬＤチップを用いることにより、電極同士の接触の危険性をなくしながら放熱効率よくサブマウント上にボンディングをすることができる。
【００７８】
ＬＤチップ３０は、たとえば図１、３および４に示されるような構造になっている。サブマウント３１は、たとえばＳｉ基板の表面にＡｌＮまたはＳｉＣからなる絶縁膜が形成されたものからなっている。従来Ｓｉ基板の表面にＳｉＯ2 などの絶縁膜が設けられたものは使用されているが、III 族チッ化物化合物半導体からなるＬＤチップでは、前述のように、とくに発熱しやすく、その放熱が素子の信頼性などに非常に大きく影響する。そのため、本発明では、熱伝導率の大きいＡｌＮ（熱伝導率３.５Ｗ／（ｃｍ・Ｋ））またはＳｉＣ（４.９Ｗ／（ｃｍ・Ｋ））が、たとえば熱ＣＶＤ法で０.１〜０.８μｍ程度の厚さに設けられている。そして、その表面に、たとえば蒸着などによりＡｌなどからなる導電膜３４が設けられて一方の電極用とされ、さらに絶縁膜の一部が除去されてＳｉ半導体層３５の露出部が形成されて他方の電極用とされている。
【００７９】
このサブマウント３１の端部で、導電膜３４上にｐ側電極１０が重なるようにＬＤチップ３０が裏向き（フェースダウン）に載置されてハンダ剤などの導電性接着剤３６により、電気的に接続されてボンディングされている。ＬＤチップ３０の他方のｎ側電極９は金線３８などにより露出したＳｉ半導体層３５と電気的に接続されている。Ｓｉ基板は導電性であるため、他方のｎ側電極９はサブマウント３１の裏面側に導出される。そのため、このサブマウントがステムなどのヘッダなどにマウントされることにより、他方のｎ側電極９はヘッダに電気的に接続される。一方、ｐ側電極１０は導電膜３４とステムなどに固定されたリード３９との間で金線３８などにより接続されることにより、ｐ側電極１０がリード３９に電気的に接続されている。
【００８０】
第４の実施形態の発明によれば、青色系のＬＤチップをＧａＡｓの導電性基板にIII 族チッ化物化合物半導体層を積層して垂直型のチップとしているため、とくに放熱を必要とされる青色系のＬＤチップの活性層に近い側の電極を電極間の接触などの危険性なく直接サブマウントにボンディングすることができる。その結果、熱伝導のよいサブマウントに効率良く放熱することができ、サブマウントからさらにステムのヘッダなどに熱を逃がすことができる。
【００８１】
サブマウントとして、Ｓｉ基板の表面にＡｌＮまたはＳｉＣのような熱伝導率の大きい絶縁膜が設けられたものを使用することにより、サブマウントに伝導した熱を非常に速やかに放熱することができ、ＬＤチップの温度上昇を防止することができる。さらに、Ｓｉ基板を用いることにより、一方の電極を直接サブマウントの裏面に導出することができ、電極の電気的接続が非常に容易になる。
【００８２】
サブマウントして、ＡｌＮまたは絶縁性のＳｉＣを使用しても熱伝導率が高く非常に好ましい。この場合、サブマウントの一部に貫通孔を設けてその中にメタルロッドを埋め込むことにより、一方の電極を表面側で接続すればサブマウントの裏面に直接その電極端部が導出され、前述のＳｉ基板を用いるのと同様に、ヘッダなどに導電性接着剤によりマウントするだけでその電極を電気的に接続することができる。
【００８３】
なお、ＬＤチップ３０が、Ｓｉ基板上にＳｉＣを介して半導体積層部が設けたものを用いる場合は、ＳｉＣ（熱伝導率４.９Ｗ／ｃｍＫ）およびＳｉ（熱伝導率１.７Ｗ／ｃｍＫ）の熱伝導率がＧａＡｓ（熱伝導率０.４７Ｗ／ｃｍＫ）やサファイア（熱伝導率０.４６Ｗ／ｃｍＫ）より大きいため、つぎに説明するように、基板側をサブマウントに接触するようにボンディングしても放熱効果を充分に得ることができる。その結果、ボンディング面から活性層までの距離が充分にあるため、一層半導体層間のショートの危険性がなくなる。
【００８４】
すなわち、図８に他の例の同様の説明図が示されている。この例では、ＬＤチップ３０として、前述のＳｉ基板の表面にＳｉＣ層（立方晶系で導電性）が設けられ、その上に緩衝層としてＡｌＧａＮ系の半導体層を介在させてIII 族チッ化物化合物半導体層を積層することにより形成した青色系のＬＤチップが用いられている。そして、前述のようにＳｉＣおよびＳｉの熱伝導率が高いことを利用して、基板１側を下側にし、ｎ側電極９がサブマウント３１上の導電膜３４と接触するようにボンディングされている。また、この例では、サブマウント３１として、アモルファス（絶縁性）のＳｉＣ基板が用いられ、その一部にメタルロッド３５ａがサブマウント３１の裏面に露出するように設けられている。そして、ｐ側電極１０が金線３８によりメタルロッド３５ａとワイヤボンディングされることにより、ｐ側電極１０がサブマウント３１の裏面に導出されている。
【００８５】
この例によれば、ＬＤチップ３０の基板が下側に設けられているため、サブマウント３１の表面から活性層までの距離が１００μｍ程度（図では概念図として書かれているが、ＬＤチップの基板は８０〜１００μｍ近くあるに対して、半導体積層部１２は全体で数μｍ程度である）と充分にあるため、ボンディング時の導電性接着剤３６が多すぎて盛り上がっても半導体層を短絡する危険性が完全になくなる。その一方で、前述のように、ＳｉＣおよびＳｉはその熱伝導率が非常に大きいため、充分に熱放散をすることができ、熱による発光効率を低下させることがなくなる。すなわち、熱を充分に放散しながらボンディングの信頼性を充分に向上させることができる。
【００８６】
第４の実施形態の発明によれば、III 族チッ化物化合物半導体を用いたＬＤチップの放熱を充分に行いながら、信頼性よくサブマウントにボンディングをすることができる。その結果、熱による発光効率の低下や半導体層の劣化がなくなり、高出力で高寿命の青色系の半導体レーザが得られる。
【００８７】
図９〜１２は、このサブマウントをヒートシンクにマウントする構造の改良例である。すなわち、前述のように、熱放散のよいサブマウントが要求され、ＡｌＮやＳｉＣを用いられるが、ＳｉＣやＡｌＮは絶縁体である。そのため、サブマウントを介して一方の電極をヒートシンクと電気的に接続することができず、前述のように、絶縁体のサブマウント内にメタルロッドが埋め込まれ、そのメタルロッドを介してサブマウントの裏面に一方の電極を導出する構造がとられる場合がある。なお、たとえばＣＤに用いられる半導体レーザでは、ＬＤチップの大きさは、縦×横×厚さが０.２５ｍｍ×０.２５ｍｍ×０.１ｍｍ程度で、サブマウントの大きさは、縦×横×厚さが０.８ｍｍ×０.５ｍｍ×０.４ｍｍ程度で、これを組み込んだ半導体レーザの外形の大きさは直径×高さが５.６ｍｍφ×８ｍｍ程度の大きさである。
【００８８】
前述のように、ＡｌＮやＳｉＣなどにメタルロッドを埋め込むことは、これらの材料が非常に硬いため、難しく、コストアップになる。そのため、熱伝導率の高い材料をサブマウントとして使用しにくい。一方、ＬＤチップの電極を絶縁性のサブマウントの表面に設けられる配線膜を介してワイヤボンディングによりヒートシンクなどと電気的に接続しようとしても、小形のパッケージではワイヤボンディングをすることができない。すなわち、パッケージの制約からヒートシンクの面積がサブマウントの面積より僅かに大きい程度（空きの間隔が０.５〜１ｍｍ程度）で、ワイヤボンディングのためのキャピラリ（太さが１.５ｍｍφ程度）を挿入するスペースが殆どなく、サブマウントにぶつかりサブマウントを破損する。しかも、サブマウントの厚さが０.４ｍｍ程度あるため、サブマウントの表面とその底面であるヒートシンクの表面とを自動認識することができない。
【００８９】
さらに、サブマウントの裏面に直接一方の電極が導出される構造では、ユーザの要求により、ｎ側とｐ側の極性の変更を要求される場合に、サブマウントの構造から変更しなければならない。この実施形態は、熱伝導のよい絶縁性のサブマウントを使用しながら、メタルロッドを埋め込むことなく、ＬＤチップの各電極をステムなどのヒートシンクに簡単に接続し得るようにするものである。
【００９０】
第５の実施形態の半導体レーザは、図９にその一実施形態のキャップを取り外した状態の斜視説明図およびそのサブマウント部の拡大説明図が示されるように、ＬＤチップ３０が絶縁性または一部が絶縁性材料からなるサブマウント３１にダイボンディングされている。そして、そのサブマウント３１がヒートシンク部４０に搭載されている。ヒートシンク部４０には段差が形成されており、段差の低い面４１に前記サブマウント３１が搭載され、段差の高い面４２に前記サブマウント３１との間でワイヤボンディングがされている。
【００９１】
ヒートシンク部４０は、たとえば銅などの熱伝導のよい金属材料からなり、図９に示される例では、ステム４３に固定され、ステム４３に固定された第１のリード４４と電気的に接続されている。このヒートシンク部４０は、図９に示されるように、段差が設けられており、その低い面４１にサブマウント３１がインジウムなどのハンダ剤３６などにより接着されている。この段差は、サブマウント３１の高さとほぼ同じ高さ程度の段差が形成され、サブマウント３１の表面と段差の高い面４２とがほぼ面一になるように形成されている。その結果、サブマウント３１の表面の配線膜３３との間で金線３８などによるワイヤボンディングをする場合に、キャピラリを狭い幅に挿入しなくてすむと共に、ワイヤボンディング時に高さの差が殆どないため自動認識をすることができる。
【００９２】
ＬＤチップ３０は、たとえば図４に示される構造のものを使用することができるが、図１または３などの構造や、その他の構造のものを使用することができる。
【００９３】
サブマウント３１は、この例ではたとえばＳｉＣ基板からなっており、その大きさは縦×横×高さが、たとえば０.８ｍｍ×０.５ｍｍ×０.４ｍｍ程度の大きさで形成されており、その表面にＡｌ被膜などにより電極パターンである第１および第２の配線膜３３、３４が形成されており、その裏面にはＡｕ／Ｓｎなどが被膜されて金属膜３２が形成されている。その結果、ハンダ剤３６によりヒートシンク部４０と容易に接着することができる構造になっている。この第２の配線膜３４上に前述のＬＤチップ３０のｐ側電極が図示しないＡｕ／Ｓｎなどの導電性接着剤によりボンディングされて第２の配線膜３４にｐ側電極が接続され、ＬＤチップ３０のｎ側電極は金線３８によるワイヤボンディングにより、第１の配線膜３３と電気的に接続されている。そして、このサブマウント３１がヒートシンク部４０に搭載（ハンダ剤３６などにより接着）された後に、第１の配線膜３３とヒートシンク４０の高い面４２、および第２の配線膜３４と第２のリード４５との間が金線３８などによりそれぞれワイヤボンディングされている。これにより、ＬＤチップ３０のｎ側電極は、ヒートシンク部４０の高い面４２を介してステム４３の第１のリード４４と、ｐ側電極はステム４３の第２のリード４５とそれぞれ電気的に接続されている。
【００９４】
このサブマウント３１は、ＳｉＣでなくても、熱伝導率が大きい材料であればよく、前述のように、たとえばＡｌＮ、裏面側にＳｉＣやＡｌＮの熱伝導率が大きい絶縁性被膜が設けられるＳｉ基板などを用いることができる。
【００９５】
ステム４３には第１および第２のリード４４、４５の他に、電気的に分離して第３のリード４６が固定されており、ステム４３上にボンディングされたモニター用受光素子４７の一方の電極と、同様に金線３８などにより電気的に接続されている。このモニター用受光素子４７は、ＬＤチップ３０の出力の変動をモニターし、常に一定になるようにＬＤチップ３０の駆動電力を調整することができるようにするものである。この周囲に図示しないキャップが被せられることにより、ピックアップ用の半導体レーザが得られる。
【００９６】
この例によれば、ＬＤチップ３０がボンディングされたサブマウント３１が搭載されるヒートシンク部４０に段差が設けられて、その低い面にＬＤチップ３０がボンディングされているため、サブマウント３１の表面とヒートシンク４０の高い面とがほぼ面一になり、サブマウント３１が熱伝導率の大きい絶縁性材料からなり、小さいヒートシンク４０上に搭載されても、サブマウント３１の表面を介して、ＬＤチップ３０の各電極の電気的接続をワイヤボンディングにより簡単に行うことができる。その結果、熱伝導率の大きいＳｉＣやＡｌＮなどをサブマウントとして用いることができ、ＬＤチップの放熱効率が向上し、高出力化や高信頼性を確保することができる。
【００９７】
また、この例によれば、両電極共にワイヤボンディングによりステムのリードと電気的に接続することができるため、ユーザにより電極の極性の異なるものを要求される場合でも、ワイヤボンディングの接続を変更するだけで済み、非常に簡単にユーザの要求を満たした半導体レーザを得ることができる。
【００９８】
図１０は、第５の実施形態による半導体レーザの他の例を示す図で、ヒートシンクの段差の変形例を示す図である。すなわち、段差はヒートシンク４０の全体に亘って形成されている必要はなく、その一部に高い部分４２があればよい。そのため、ヒートシンク部４０のスペースのある部分に段差の高い部分が設けられておればよい。なお、他の部分は図９に示される例と同じで、同じ符号を付してその説明を省略する。このような構造にすれば、サブマウント３１の搭載を障害なく行うことができ、小さいヒートシンク部４０でもサブマウント３１の搭載およびワイヤボンディングを容易に行うことができる。
【００９９】
図１１は、さらに他の例を示す図で、極性を変える例を示す図である。この例では、サブマウント３１上の電極パターンである第１および第２の配線膜３３、３４が図９の例と逆に形成された例で、ＬＤチップ３０のボンディングなどは図９に示される例と同様に行うことにより、第１のリード４４にＬＤチップ３０のｐ側電極を第２の配線膜３４を介して、第２のリード４５側にｎ側電極を第１の配線膜３３を介して、それぞれ接続することができる。なお、他の部分は図９の例と同じで、同じ符号を付してその説明を省略する。この例では第１および第２の配線膜の配置を変えたサブマウントを用いたが、サブマウントは図９と同じでワイヤボンディングだけを変更することもできる。
【０１００】
図１２は、さらに他の例を示す図で、この例はＬＤチップ３０の基板がサファイアなどの絶縁性基板からなる場合の例である。サファイア基板は熱伝導率が余り大きくないため、基板をサブマウント３１にボンディングするのは熱の放散の関係からは余り好ましくはないが、ボンディング性からは優れている。すなわち、ＬＤチップ３０の基板が絶縁性であるため、積層された半導体積層部の一部がエッチングなどにより除去されて露出するｎ形層にｎ側電極が設けられているため、ｎ側電極とｐ側電極とが同一面側、すなわちＬＤチップ３０の上面側に設けられており、両電極がサブマウント３１表面の配線膜３３、３４にそれぞれ金線３８などによりワイヤボンディングされている。したがって、第１および第２の配線膜３３、３４とヒートシンク４０の高い面４２および第２のリードとの間でそれぞれ金線３８などによりワイヤボンディングをすることにより、図９の例と同様に各電極とリードとを電気的に接続することができる。
【０１０１】
第５の実施形態の発明によれば、小さいパッケージで熱放散をよくする必要がある半導体レーザでも、熱伝導率のよい絶縁性材料をサブマウントとして使用することができ、非常に効率よく熱を放散させることができる。その結果、ＬＤチップの出力を大きくすることができると共に、その信頼性を非常に向上させることができる。とくに、ＬＤチップがIII 族チッ化物化合物半導体からなる場合には発熱しやすいが、本発明により温度上昇を抑制することができ、高出力で長寿命の青色系の半導体レーザが得られる。
【０１０２】
図１３は第６の実施形態のＬＤチップを示す説明図である。すなわち、前述のような放熱効果をよくしても、ＧａＮ系化合物半導体からなる発光素子は充分に低い動作電圧で高い出力を得にくい。その一つに光共振器の一部を構成する端面の平坦性が悪いところにあり、その改良を試みたものである。
【０１０３】
従来のＧａＡｓ系の化合物半導体を用いた半導体レーザでは、結晶性がよいため劈開によりきれいな鏡面が得られるが、その表面準位の密度が高く、端面破壊（ＣＯＤ）が生じやすいため、保護のためにその端面に絶縁体膜の積層が行われることがある。
【０１０４】
また、たとえば特開平８−１９１１７１号公報や特開平９−２７０５６９号公報に示されるように、III 族チッ化物化合物半導体を積層した青色系の半導体レーザでは基板に六方晶系のサファイア基板が用いられることにより、劈開をすることができず、その反射率を高めるため、その端面に誘電体膜の多層膜を設け、反射率を高めることがなされている。
【０１０５】
前述のように、従来のIII 族チッ化物化合物半導体を用いた青色系のＬＤチップでは、一般的にはサファイア基板上にIII 族チッ化物化合物半導体が積層されて構成されている関係上、劈開をすることができず、しかもIII 族チッ化物化合物半導体層は非常に化学的にも強いため、その端面はＲＩＥ法などの物理的エッチングにより形成されている。この物理的エッチングではイオンの衝撃やコンタミネーションの付着などにより、その表面は完全な平坦性が得られない。このような完全な平坦性が得られない端面に誘電体膜を積層しても、その平坦性を充分に補正することができず、完全な共振器の反射面とすることができない。すなわち、マクロ的に見れば高い反射率が得られるように誘電体膜の積層膜が得られても、端面の傷や付着物により、光の反射方向が共振器と異なる方向に進み、十分な外部微分量子効率や閾値を向上させることができない。
【０１０６】
第６の実施形態では、前述のように、基板に半導体基板を用いることを可能にし、劈開することができるようにしたので、その劈開面による平坦面を利用して、反射効率を上げ、光共振器の一部を構成する端面を平坦化して反射率を制御し、外部微分量子効率および閾値を向上させることができ、低い動作電圧で高い出力が得られる青色系の半導体レーザを得られるようにしている。
【０１０７】
すなわち、図１３（ａ）〜（ｂ）にその一例の斜視および側面の説明図が示されるように、基板１上にIII 族チッ化物化合物半導体からなり、少なくとも活性層５、活性層５を挟持する第１導電形（ｎ形）クラッド層４および第２導電形（ｐ形）クラッド層６を含む半導体積層部１２が設けられる半導体レーザチップを有している。この半導体レーザチップの光共振器を構成する端面の少なくとも一方の端面が平坦面に形成されると共に、その平坦面の表面に絶縁体膜５２が単層膜または屈折率が異なる複数種類の多層膜５３〜５４で形成されている。
【０１０８】
図１３に示される例は、図１に示される構造と同様の、ＧａＡｓ基板１上にIII 族チッ化物化合物半導体層が積層され、劈開によりその端面が平坦面に形成されている。その出射端面（図１３で矢印が光の出射方向）に、たとえばＡｌ2 Ｏ3 からなる第１の絶縁膜５２が発光波長をλ、第１の絶縁体膜の屈折率をｎ1 として、λ／２ｎ1 の厚さ堆積されている。そして、出射面と反対面（後端面）の表面に、たとえばＡｌ2 Ｏ3 からなる第２の絶縁体膜５３がλ／４ｎ2 、たとえばＴｉＯ2 からなる第３の絶縁体膜５４がλ／４ｎ3 、さらに第２および第３の絶縁体膜５３、５４が繰り返して積層され、４層の多層膜が形成されている。このように、λ／４ｎの厚さの絶縁体膜を多層に積層することにより、その反射率を調整しやすく、偶数層積層することにより反射率を高くすることができる。この後端面の反射率は、できるだけ高い方が好ましく、５０〜９０％程度、一般的には７０％程度に形成される。一方、出射面側は、反射率が低く形成され、前述のようにλ／２ｎの厚さの絶縁体膜が単層膜または多層膜で堆積されたり、λ／４ｎの厚さで奇数回積層される。反射率は５〜６０％程度で用途により使い分けられ、たとえば出力を大きくする場合は１０％以下にし、温度特性を向上させる場合は５０〜６０％などに設定される。絶縁体膜としては、この例のように、Ａｌ2 Ｏ3 やＴｉＯ2 がIII 族チッ化物化合物半導体との密着性がよいため好ましいが、他にＳｉＯ2 、Ｓｉ3 Ｎ4 などを用いることができる。
【０１０９】
この絶縁体膜を形成するには、後述する半導体積層部１２および電極９、１０を形成した後に、ｐ側電極の延びる方向と垂直方向にたとえば７００μｍ程度の間隔でスクライブ傷を入れ、衝撃を加えることにより劈開し、ウェハからバー状にする。そして、そのバー状の分割体の劈開面を上向きにしてスパッタ装置内でスパッタさせることにより絶縁体膜を成膜することができる。この成膜を劈開面の両面に行い、その後バー状の分割体をさらにダイシングにより各チップに分割することにより端面に絶縁体膜が設けられたＬＤチップが得られる。なお、絶縁体膜は、両端面に設けられなくてもよい。とくに劈開により完全な鏡面が得られればある程度の反射率が得られ、出射面側には絶縁体膜を設けなくてもよい。
【０１１０】
絶縁体膜が設けられる面は、この例では劈開により平坦面が形成されている。III 族チッ化物化合物半導体は結晶欠陥が多いが、後述するように基板と一致させた立方晶系で積層され、劈開されることにより、ミクロ的に見てもほぼ平坦な面となり、さらに絶縁体膜が設けられることにより、充分に反射率が制御されて共振器内に有効に反射させる良好な共振器端面を形成することができる。
【０１１１】
ＬＤチップの構造は、前述の図１と同じ構造で、同じ部分に同じ符号を付してその説明は省略する。このＬＤチップは、図３または図４の構造のもでも同様である。
【０１１２】
第６の実施形態によれば、青色系のＬＤチップをＧａＡｓの導電性基板にIII 族チッ化物化合物半導体層を積層して立方晶系で形成しているため、比較的劈開をしやすく、端面を平坦面に形成できる。その結果、表面に絶縁体膜を設けることにより、その反射率を調整することができると共に、端面での乱反射がなく、反射した光がすべて共振器内に戻り効率のよい発振をする。すなわち、従来のドライエッチングにより形成される端面では、どうしても表面に小さな凹凸が形成され、たとえ誘電体膜を形成してその反射率を調整しても充分に微分量子効率を上げることができなかったが、本発明によれば、端面が平坦面に形成されているため、端面での乱反射がなく、微分量子効率が向上すると共に、閾値を下げることができた。
【０１１３】
また、ＳｉＣおよびＧａＮ基板を用いても同様に劈開をすることができ、平坦な端面を得ることができ、微分量子効率および閾値を向上させることができた。なお、これらの場合、立方晶系の基板を用い、立方晶系のIII 族チッ化物化合物半導体層を積層することがよりきれいな平坦面を得ることができる。
【０１１４】
さらに、この例では、劈開性の基板を用いて劈開をする例であったが、図１９に示されるようなサファイア基板上にIII 族チッ化物化合物半導体が積層されたＬＤチップでも、ドライエッチングにより形成された端面を平坦面にすれば同様に反射率の調整により、微分量子効率および閾値を向上させることができる。たとえば前述の例の劈開に代えてドライエッチングとサファイア基板の分割によりウェハをバー状の分割体に形成した後に、その端面にIII 族チッ化物化合物半導体を成膜し、その後前述の絶縁体膜を成膜することにより、活性層とほぼ同程度の屈折率の材料によりドライエッチングによる荒れた端面が平坦化され、その表面に絶縁体膜が設けられて反射率が調整されるため、乱反射することなく所望の反射率が得られ、レーザ特性が向上する。このような端面の平坦化法は、他にケミカルポリッシュなどによっても行うことができる。
【０１１５】
第６の実施形態によれば、III 族チッ化物化合物半導体を用いたＬＤチップの端面を平坦化して絶縁体膜によりその反射率が調整されているため、微分量子効率や閾値などのレーザの特性が向上する。その結果、低い動作電圧で高出力の青色系の半導体レーザが得られる。
【０１１６】
図１４〜１６は第７の実施形態のＬＤチップを示す説明図である。すなわち、前述の各例に示されるように、III 族チッ化物化合物半導体は、熱的、化学的に非常に安定であり、ウェットエッチングをすることができず、ＡｌＧａＡｓ系やＡｌＧａＩｎＰ系などの化合物半導体のようにダメージを与えることなく、再現性よくストライプ状の開口部を形成して、内部電流狭窄層を設けることができない。
【０１１７】
すなわち、従来のIII 族チッ化物化合物半導体では、ＲＩＥ法などのドライエッチングによらなければエッチングをすることができず、ドライエッチングでは、半導体層に与えるダメージが大きく、再成長する半導体層の結晶性が著しく悪化すると共に、エッチングレートの制御性が悪く、再現性も悪い。そのため、上部（ｐ側）電極をストライプ状に形成して電流注入領域をストライプ状にしたり、さらにｐ側電極の両サイドの積層された半導体層を上部（ｐ形）クラッド層の一部までメサ形状にエッチングしてメサストライプ型構造にすることにより、電流の注入領域を画定している。
【０１１８】
一方、特開平９−２４６６７０号公報には、絶縁性のIII 族チッ化物化合物半導体からなる電流狭窄層をエッチングにより形成するか、選択成長法により形成することが記載されているが、エッチングの具体的方法については記載されておらず、選択成長法では成長温度を高くするとＳｉＯ2 上にも堆積するため成長温度を低くする必要があり、低温では結晶性の悪化またはアモルファス化して良好な結晶を作れない。
【０１１９】
このように、ウェットエッチングによりストライプ状の開口部が形成された電流狭窄層を作り込むことができず、発光領域に充分に電流を注入することができず、電流が広がってレーザ素子の発振開始電流（以下、単に閾値ともいう）が上昇したり、外部微分量子効率（以下、単に量子効率ともいう）が低下し、高出力化や、高信頼性の確保を充分に行うことができない。そのため、電流狭窄層を活性層の近い部分に有し、閾値が低くすることが、発光効率（量子効率）の高い半導体レーザを得るのに必要となる。
【０１２０】
第７の実施形態による半導体レーザは、図１４にその一例が示されるように、III 族チッ化物化合物半導体からなり、少なくとも活性層５と、その活性層５を挟持する第１導電形（ｎ形）クラッド層４および第２導電形（ｐ形）クラッド層６とを有する半導体積層部１２が基板１上に設けられている。そして、半導体積層部１２内に、絶縁体からなりストライプ状の開口部（ストライプ溝１８）を有する電流狭窄層１７が設けられている。
【０１２１】
電流狭窄層１７は、たとえばＳｉＯ2 、Ｓｉ3 Ｎ4 、Ａｌ2 Ｏ3 などのＳｉまたはＡｌの酸化物、チッ化物または酸化チッ化物などの絶縁体膜が成膜しやすいと共に、エッチングしやすく取り扱いやすいため好ましい。この電流狭窄層１７は、図１４の紙面と垂直方向に延び、幅がたとえば４μｍ程度のストライプ溝１８のみに電流を集中させ、それ以外のところを電流が流れないようにするためのもので、０.１〜０.６μｍ程度の厚さに設けられる。この電流狭窄層１７は、半導体層ではないため、後述するエッチングストップ層２７までの半導体層の積層が終った状態で、ＭＯＣＶＤ装置などの半導体層のエピタキシャル成長装置から取り出して、たとえばスパッタ装置などにより絶縁体膜を成膜し、さらにレジスト膜などによりマスクを形成してフッ酸などによりストライプ状にエッチングすることにより形成される。
【０１２２】
基板１は、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）からなり、その上に半導体積層部１２との格子不整合を緩和するための緩衝層２が、たとえばＧａＮにより設けられている。基板１としては、前述のようなＧａＡｓ、表面にＳｉＣが設けられたＳｉ、ＧａＮなどの導電性の結晶基板を用いることもできる。その基板１の材料に応じて、緩衝層２の材料も選択されるが、緩衝層２の厚さは、格子の不整合を吸収するため、０.０１〜０.１μｍ程度の厚さに設けられる。前述のように、導電性基板が用いられることにより、チップの上下両面から電極を取り出すことができると共に、劈開によりチップ化することができるため、光の出射面を鏡面の端面とすることができ、共振特性の優れた半導体レーザが得られる。
【０１２３】
半導体積層部１２は、前述の各例と同様に積層されるが、ｎ形ＧａＮからなり、１〜２μｍ程度のｎ形コンタクト層３を介した発光層形成部１１上に、たとえばｐ形ＧａＮからなり、１０〜１００ｎｍ程度の厚さに設けられるエッチングストップ層２７が設けられ、その上にストライプ溝１８が形成された電流狭窄層１７を介して、ｐ形ＧａＮからなり、０.８μｍ程度の厚さのｐ形コンタクト層７が設けられている。エッチングストップ層２７は、前述の絶縁体膜をエッチングする際にｐ形クラッド層６にダメージを与えないようにすると共に、できるだけ酸化しやすいＡｌが含まれない層とすることにより、エピタキシャル成長装置から取り出してエッチングにより露出させても、表面を酸化しにくく清浄に保持させるための層である。そのため、ＧａＮであることが好ましいが、Ａｌの混晶比の小さい層であれば、たとえばＡｌｓ Ｇａ1- ｓ Ｎ（０＜ｓ≦０.１）でもよい。ｎ形およびｐ形のコンタクト層３、７は、ｎ側電極９およびｐ側電極１０とそれぞれオーミックコンタクトを得るための層で、ｐ形コンタクト層７は、前述の電流狭窄層１７が形成された後に、再度ＭＯＣＶＤ装置などにウェハを入れてＧａＮ層を成長することにより形成される。
【０１２４】
電流狭窄層１７は絶縁体であるため、この上に半導体層を成長させることはできないが、ストライプ溝１８により露出した半導体層をシードとして半導体層が成長し、電流狭窄層の表面の高さまで成長すると、ＧａＮの横方向の成長速度が縦方向よりも早いため、今度は電流狭窄層１７のＳｉＯ2 表面を覆うように横方向に成長する（これをラテラル成長という）。ＧａＮがラテラル成長をすることは、たとえばジャパニーズ ジャーナル オブ アプライド フィジックス（Jpn.J.Appl.Phys. ）パート２.３６、８９９頁（１９９７年）に、エイ ウスイらによりＧａＮの結晶欠陥を低減することを目的としてラテラル成長をすることが示されており、一般に知られている。この実施形態ではこのラテラル成長を利用して、半導体層上に絶縁体からなる電流狭窄層１７を形成し、ストライプ溝１８からの半導体層の成長をさらにその絶縁体の表面にラテラル成長させることにより、ｐ形コンタクト層７が形成されている。これにより絶縁体からなる電流狭窄層１７が半導体積層部中に埋め込まれる。その結果ｐ形コンタクト層７では電流が全体に広がるが、絶縁体を電流が流れることはできず、ストライプ状に除去されたストライプ溝１８の部分のみでｐ形クラッド層６側と電気的に接続され、この部分に電流が集中する。
【０１２５】
なお、この例では電流狭窄層１７上にｐ形コンタクト層７を成長する例であったが、ｐ形クラッド層６を半分程度の厚さの成長にしておいて、この電流狭窄層１７上に第２のｐ形クラッド層を成長し、その上にさらにコンタクト層７を成長することもできる。その他の発光層形成部１１や、電極などの構造は、前述の各例と同様であり、同じ符号を付してその説明を省略する。
【０１２６】
製法も前述の各例と同様に製造することができるが、ｐ形クラッド層６を成長した後、ＭＯＣＶＤ装置からウェハを取り出し、たとえばスパッタ装置でたとえばＳｉＯ2 からなる絶縁体膜を成膜する。そして、表面にレジスト膜を設け、ホトリソグラフィ技術によりパターニングしてストライプ状に絶縁体膜を露出させ、フッ酸、バッファードフッ酸などの酸性溶液により絶縁体膜の露出部分をエッチングして、ストライプ溝１８が設けられた電流狭窄層１７を形成する。
【０１２７】
その後、再度ＭＯＣＶＤ装置にウェハを入れ、前述と同様にＧａＮからなるｐ形コンタクト層７を成長する。この際、絶縁膜である電流狭窄層１７上には半導体層が成長しないが、前述のように、ストライプ溝１８により露出したエッチングストップ層２７の露出部分がシードとなりストライプ溝１８内にＧａＮ層が成長する。その成長が電流狭窄層１７の表面までくると、電流狭窄層１７の表面を横方向にラテラル成長し、順次横方向にラテラル成長すると共にその上にも成長していく。その結果、電流狭窄層１７上にＧａＮ層が成長し、ｐ形コンタクト層７が形成される。
【０１２８】
第７の実施形態の半導体レーザによれば、III 族チッ化物化合物半導体積層部内に、絶縁体からなる電流狭窄層が設けられているため、ウェットエッチングが困難なIII 族チッ化物化合物半導体層をエッチングすることなく、電流狭窄層を活性層の近くに作り込むことができる。その結果、電流狭窄層と活性層との距離を小さくすることができ、電流狭窄層はストライプ溝以外の所では電流が流れず、電流が拡散しないうちに活性層に有効に電流を注入することができる。そのため、閾値を低くしながら、量子効率を大きくすることができ、高出力化、高信頼性化を達成することができる。
【０１２９】
さらに、この製法によれば、電流狭窄層を絶縁体で形成し、III 族チッ化物化合物半導体のラテラル成長を利用することにより、電流狭窄層上に半導体層を成長させているため、フッ酸などのエッチング液により簡単にストライプ溝を形成することができ、簡単な製法で電流狭窄層を活性層の近くに作り込むことができる。
【０１３０】
図１５は、図１４の変形例の断面説明図である。この例は、図１に示される例と同様に、ＬＤチップの基板として、ＧａＡｓ基板１を用いることにより、チップの上下両面からｐ側およびｎ側の電極を取り出すことができると共に、劈開をすることができる構造にしたもので、電流狭窄層１７の構造および形成方法は図１５および図１の例と同じである。同じ部分は同じ符号を付してその説明を省略する。
【０１３１】
この構造にすることにより、前述のようにIII 族チッ化物化合物半導体を用いながら、活性層の近傍に電流狭窄層を作り込むことができると共に、ｎ側電極９を、積層した半導体層の一部をエッチングしなくても設けることができて、両電極をチップの上下両面から取り出す垂直型のチップが得られ、さらに、基板から半導体積層部１２を立方晶系の積層構造にすることができるため、劈開をすることができる。その結果、閾値を低くしながら、量子効率を大きくすることができ、高出力化、高信頼性化を達成することができる。さらには、チップのボンディングが非常に容易になると共に、光出射面の共振器端面を非常に平坦な面とすることができ、共振特性の優れた半導体レーザが得られる。
【０１３２】
図１６は、図１４のさらに他の変形例を示す図である。この例は、基板１として、図４の例と同様に、Ｓｉ基板を用いたもので、前述のように、ＳｉＣ層が緩衝層２として用いられる。詳細は図４の例と同様でその説明を省略する。
【０１３３】
この例においても、図１５の例と同様に、共振特性の優れた半導体レーザが得られる。
【０１３４】
前述の例のほかに、基板として、ＧａＮ基板を用いれば、III 族チッ化物化合物半導体と格子不整合を生じることなくIII 族チッ化物化合物半導体層を積層することができる。なお、この場合でも半導体層の成長を始める前にＧａＮからなる緩衝層を成膜することが成長する半導体層との整合を取る上で好ましい。
【０１３５】
第７の実施形態によれば、III 族チッ化物化合物半導体を用いながら、ストライプ溝のエッチングを簡単に行うことができる電流狭窄層を作り込むことができる。そのため、電流注入領域に確実に電流を注入することができ、閾値を小さくしながら、量子効率を大きくすることができる。その結果、高出力で、信頼性の高い半導体レーザが得られる。
【０１３６】
さらに、基板として、ＧａＡｓ、Ｓｉ、ＧａＮなどを用いることにより、垂直型のチップで、劈開することができるため、優れた端面を有するレーザ共振器が得られ、短波長の高性能の半導体レーザが得られる。
【０１３７】
図１７〜１８は、さらにIII 族チッ化物化合物半導体からなる発光素子の発光効率を向上させるための第８の実施形態を説明する図である。すなわち、III 族チッ化物化合物半導体は、前述のように、熱的、化学的に非常に安定であり、信頼性が高く、長寿命化という点においては、非常に優れた性質を有している。しかし、安定であるがゆえに、良好な結晶性を有する半導体層を得るためには、たとえば特許公報第２７１３０９４号に示されるように、１０００℃程度の非常に高温で成長をしなければならない。一方、活性層のようにＩｎを含有する半導体層は、元素ＩｎとＧａＮとが混晶しにくく、かつ、Ｉｎの蒸気圧が高いため、十分なＩｎを入れようとすると７００℃程度またはそれ以下の温度でしか結晶成長をすることができない。そのため、結晶性の優れた半導体層を得ることができず、発光効率が低下したり、寿命特性が低下しやすい。とくに緑色に近い青色よりも長波長側の発光をさせようとすると、Ｉｎの量を増やさなければならないが、Ｉｎの量を増やすと一層結晶性が低下するため、Ｉｎの混晶比を増やすことができない。
【０１３８】
一方、特開平６−３７３５５号公報には、一種類の化合物半導体を用いて広範囲の波長領域において発光することができる半導体発光素子を実現するため、ＧａＡｓＮ系の材料を活性層に使用することが開示されている。すなわち、ＧａＰは間接遷移型の半導体であるため、直接遷移型のバンド構造をもつＧａＡｓＮ系材料を用いることにより、広い波長領域をカバーすることが開示されている。しかし、ＧａＡｓＮ系の材料は、Ａｓの混晶比に対するバンドギャップエネルギーの関係は、リニアで変化しないで２乗で変化するボーイング特性を有しているため、とくに青色から緑色に近い範囲では僅かのＡｓの混晶比を変化させても大きくバンドギャップエネルギーが変化し、目標の発光波長に作り込むことが困難である。
【０１３９】
第８の実施形態による半導体発光素子は、図１７にその一例の断面説明図が示されるように、III 族チッ化物化合物半導体からなり電流注入により発光する活性層５と、その活性層５よりバンドギャップエネルギーが大きいIII 族チッ化物化合物半導体からなり前記活性層を両面から挟持するｎ形クラッド層４およびｐ形クラッド層６とを有しており、前記活性層５がＧａ、ＰおよびＮを含む化合物半導体層、たとえばＧａＰu Ｎ1-u （０＜ｕ＜０.５）からなっている。
【０１４０】
活性層５は、キャリアの再結合により発光させる層で、そのバンドギャップエネルギーにより発光する光の波長が定まり、発光させる光の波長に応じたバンドギャップエネルギーの材料が使用され、たとえばＧａＰ0.1Ｎ0.9からなるウェル層とＧａＰ0.02Ｎ0.98からなるバリア層とが、それぞれ１０〜１００ｎｍ程度、３〜５層づつ積層された多重量子井戸構造（ＭＱＷ）で形成されている。本発明では、この活性層５に、たとえばＧａＰu Ｎ1-u （０＜ｕ＜０.５）のように、ＩｎＧａＮ系（系はＩｎの混晶比が所望のバンドギャップエネルギーになるように種々変化させ得ることを意味する、以下同じ）化合物半導体とは異なる化合物半導体が用いられていることに特徴がある。
【０１４１】
すなわち、前述のように、従来の活性層をそれよりバンドギャップエネルギーの大きいクラッド層により挟持して発光させる青色系の半導体発光素子としては、III 族チッ化物化合物半導体が用いられ、その活性層としてＩｎＧａＮ系化合物半導体が使用されてきたが、前述のように、ＩｎＧａＮ系化合物半導体はその結晶性がよくないと共に、Ｉｎの混晶比を一定以上に大きくすることができず、ある程度以上の長波長の発光をさせることができない。そのため、本発明者らは鋭意検討を重ねた結果、ＧａＮとＧａＰとを混晶させることにより、優れた結晶性で、バンドギャップエネルギーを下げられることを見出した。
【０１４２】
このＧａＰu Ｎ1-u は、図１８にその混晶比ｕの一部に対するバンドギャップエネルギー（ｅＶ）のグラフが示されるように、全体としてはリニアには変化しないが、そのｕの値が大きくなるほどバンドギャップエネルギーが小さくなり、Ｐの混晶比を選択することにより所望のバンドギャップエネルギーの活性層を得ることができる。たとえば４００〜４３０ｎｍ程度の波長の光を発光させるためには、ｕの値は０.０５〜０.２程度が好ましい。前述のように、ＧａＰu Ｎ1-u のｕに対するバンドギャップエネルギーの変化は全体としてはリニアではない（図１８ではｕの範囲が狭いため直線に見える）が、ＧａＡｓＮ系のＡｓの混晶比を変化させると、図１８に破線で示されるように、ＧａＡｓＮ系に比べればその変化率が遥かに小さい。すなわちバンドギャップエネルギーのボーイングパラメータは、たとえばジャパニーズ ジャーナル オブ アプライド フィジックス（Jpn.J.Appl.Phys.）第３７巻１９９８年、１４３６〜１４３９頁にも示されるように、ＧａＮ−ＧａＡｓが１９.６ｅＶであるのに対して、ＧａＮ−ＧａＰでは９.３１ｅＶと小さい。
【０１４３】
活性層５は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。なお、このような固溶体を得るには、たとえばＭＯＣＶＤ法によりＧａ、Ｐ、Ｎの反応ガスであるトリエチルガリウム（ＴＥＧ）、ホスフィン（ＰＨ3 ）、アンモニア（ＮＨ3 ）をキャリアガスの水素（Ｈ2 ）と共に導入してその流量を調整しながら６００〜９００℃程度で反応させることにより、所望の混晶比の固溶体を得ることができる。
【０１４４】
この活性層５以外の基板１、半導体積層部１２および電極などの構成は、殆ど図４に示される構造と同じで、製造方法も同様に行うことができ、同じ部分には同じ符号を付してその説明を省略する。なお、この例では、ｐ形コンタクト層７上に、たとえば５〜１０μｍ程度の幅のストライプ溝が形成されたＳｉＯ2 などからなる絶縁膜が電流狭窄層１７として、ＣＶＤ法などにより０.１〜０.６μｍ程度設けられ、その上にｐ側電極１０が設けられている。
【０１４５】
第８の実施形態によれば、活性層にＩｎＧａＮ系化合物半導体を使用しないで、ＧａＰＮ系化合物半導体を使用しているため、活性層も高温で積層することができ、結晶性の優れた活性層が得られる。その結果、ノンドープでも閾値が小さく、高効率な発光を実現できる。一方、前述のように、Ｐの混晶比とバンドギャップとの間にはリニア性がないが、とくにその混晶比が０.２程度までは、その変化率が小さく、青色から緑色程度までの発光には、何ら支障を来すことがない。
【０１４６】
前述の例では、ｐ側電極１０の下側に絶縁膜を設けることにより、電流注入領域を画定したが、前述の各例と同様に、ｐ側電極をストライプ状にしただけの電極ストライプ構造のＬＤチップや、ストライプ状電極の両側の半導体層をｐ形クラッド層の上部までメサ型形状にエッチングするメサストライプ構造や、プロトンなどを打ち込んだプロトン打込み型にすることもできる。さらに、電流狭窄層を埋め込む構造にすることもできる。また、基板１も図１または図３の構造にすることもできる。
【０１４７】
さらに前述の例では、半導体レーザの例であったが、発光ダイオード（ＬＥＤ）の構造にしても同様に活性層の結晶性が優れ、発光効率の高い高輝度のＬＥＤを得ることができる。この場合、ＬＥＤでは、光を閉じ込める必要はなく、光ガイド層が不要であると共に、活性層は単一量子井戸構造またはダブルヘテロ接合構造で形成される。また、ＬＥＤの場合、ダブルヘテロ接合構造でなくても、ｐｎ接合の一方の半導体層にＧａＰＮ系化合物半導体を使用してもよい。
【０１４８】
第８の実施形態によれば、III 族チッ化物化合物半導体を用いた半導体発光素子の活性層に結晶性の優れた化合物半導体層が用いられているため、発光効率が向上し信頼性の優れた半導体発光素子が得られる。
【０１４９】
第８の実施形態における前述の例では、活性層にＧａ、ＰおよびＮを含む化合物半導体層を用いたが、これに代り、ＴｌおよびＧａを含む化合物半導体層を用いることもできる。前述のように、ＩｎＧａＮ系化合物半導体は、Ｉｎの混晶比が大きくなるにしたがって結晶性が極端に悪くなることが知られており、一般的にＩｎの混晶比は０.２以下であることが望ましいといわれている。このことはＩｎＧａＮ系化合物半導体ではバンドギャップエネルギーを２.９ｅＶ以下にすることが困難であり、４３０ｎｍ以上の波長の光を発光させることが困難である。
【０１５０】
一方、特開平８−２７４３７０号公報に、タリウム（Ｔｌ）原子をIII 族チッ化物化合物半導体に１個の価電子をもつドーパントとして利用する方法が示されており、ＩｎＧａＮ系化合物半導体の活性層に添加することにより、Ｔｌ原子がＤ−Ａ（ドナー／アクセプタ）発光の再結合中心となり、高輝度の緑色ＬＥＤを作製する方法が開示されている。しかし、活性層中の不純物は、非発光再結合中心ともなり、発熱の原因にもなるため、半導体レーザの室温連続発振を実現するためには、より効率の高い発光が必要である。すなわち、この特許でも述べられているように、不純物を一定以上添加したときに生じる結晶性の低下を抑えることが困難であるため、Ｔｌを１価のドーパントとして用いた場合には、レーザ発光の効率が低下する。このような理由から、III 族チッ化物化合物半導体からなる緑色レーザの室温連続発振はまだ報告されていない。
【０１５１】
さらに、特開平９−２１９５６１号公報には、光通信に用いられる１.３〜１.６５μｍの波長帯で、温度による波長変化を防止するために、ＧａＩｎＡｓＰまたはＡｌＩｎＡｓなどの半導体混晶に、さらにＴｌを混晶させて活性層を形成することが開示されている。そしてＴｌの混晶比によりバンドギャップエネルギーが変化することも示されているが、ここで示されているものは、波長が１.２〜１.６５μｍで発振波長が温度により変化しないようにすることが目的で、バンドギャップエネルギーも２ｅＶ程度のＧａＰまたはＡｌＡｓまでしか考慮されていない。すなわち、Ｔｌを混晶させることにより、緑色の発光をさせることについては何ら開示されていない。
【０１５２】
本発明者らは、III 族チッ化物化合物半導体を用いながらナローバンドギャップ化を図るため、鋭意検討を重ねた結果、ＧａＮ相とＴｌＮ相とを混晶させることにより、結晶性の優れた混晶が得られると共に、バンドギャップエネルギーを小さくすることができ、緑色（波長が５００〜５５０ｎｍ程度）の半導体レーザを実現できることを見出した。
【０１５３】
すなわち、ＴｌとＧａを含む層を活性層とする半導体発光素子は、図１７と同じ構造で実現でき、III 族チッ化物化合物半導体からなり電流注入により発光する活性層５と、その活性層５よりバンドギャップが大きいIII 族チッ化物化合物半導体からなり前記活性層５を両面から挟持するｎ形クラッド層４およびｐ形クラッド層６とを有しており、活性層５が少なくともＴｌおよびＧａを含む化合物半導体層、たとえばＴｌv Ｇａ1-v Ｎ（０＜ｖ＜１）からなっている。
【０１５４】
活性層５は、キャリアの再結合により発光させる層で、そのバンドギャップにより発光する光の波長が定まり、発光させる光の波長に応じたバンドギャップの材料が使用され、たとえばＴｌ0.1 Ｇａ0.9 Ｎからなるウェル層とＴｌ0.02Ｇａ0.98Ｎからなるバリア層とが、それぞれ５〜１０ｎｍ程度、３〜５層づつ積層された多重量子井戸構造（ＭＱＷ）で形成されている。なお、活性層５は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。この例では、この活性層５に、たとえばＴｌv Ｇａ1-v Ｎ（０＜ｖ＜１）のように、ＩｎＧａＮ系化合物半導体とは異なる化合物半導体が用いられていることに特徴がある。
【０１５５】
すなわち、前述のように、従来の活性層をそれよりバンドギャップの大きいクラッド層により挟持して発光させる青色系の半導体発光素子としては、チッ化ガリウム系化合物半導体が用いられ、その活性層としてＩｎＧａＮ系化合物半導体が使用されてきたが、ＩｎＧａＮ系化合物半導体はその結晶性がよくないと共に、Ｉｎの混晶比を一定以上に大きくすることができず、ある程度以上の長波長の発光をさせることができない。そのため、本発明者らはIII 族チッ化物化合物半導体を用いながらナローバンドギャップ化を図るため、鋭意検討を重ねた結果、前述のように、ＧａＮ相とＴｌＮ相とを混晶させることにより、結晶性の優れた混晶が得られると共に、バンドギャップエネルギーを小さくすることができ、緑色の半導体レーザを実現できることを見出した。
【０１５６】
このＧａＮ相とＴｌＮ相との混晶による固溶体は、Ｔｌをドーパントとして混入させるのとはＧａとＴｌとの結合方法の点で異なり、結晶性を害することなくバンドギャップエネルギーを小さくすることができる。ＧａＮ相とＴｌＮ相との固溶体はその混晶比を自由に変化させることができ、Ｔｌの混晶比が大きくなるにしたがってバンドギャップエネルギーが小さくなる。たとえば緑色（波長が５００〜５５０ｎｍ程度）の発光をさせるためには、Ｔｌの混晶比ｖを０.３〜０.６程度にすることにより所望のバンドギャップエネルギーとなる。このような固溶体を得るには、たとえばＭＯＣＶＤ法によりＴｌ、Ｇａ、Ｎの反応ガスであるトリメチルタリウム（ＴＭＴｌ）、トリエチルガリウム（ＴＥＧ）、アンモニア（ＮＨ3 ）をキャリアガスの水素（Ｈ2 ）と共に導入してその流量を調整しながら６００〜８００℃程度で反応させることにより、所望の混晶比の固溶体を得ることができる。Ｔｌの反応ガスとしては、このような３価の有機金属化合物を用いることにより、ドーパントにはならないでＧａＮと混晶することができる。これは、Ｇａも最外殻外電子は３個であり、３価のＴｌはＧａの代りに結晶の構成要素として入ることができるためである。たとえば１価のシクロペンタジエニルタリウム（Ｇｐ2 Ｔｌ）を用いると混晶が得られないでドーパントとなり、前述のように、結晶性が低下して半導体レーザに適する高出力の発光が得られない。このような３価のＴｌの化合物として、他にトリエチルタリウムなどが挙げられる。
【０１５７】
その他の構造および製法は、前述の例と同様で、その説明を省略する。また、構造としては、前述の各例の構造を採用することができる。なお、ＬＥＤの場合、ダブルヘテロ接合構造でなくてもｐｎ接合の一方の半導体層にＴｌＧａＮ系化合物半導体を使用してもよい。
【０１５８】
この例によれば、活性層にＩｎＧａＮ系化合物半導体を使用しないで、ＴｌＧａＮ系化合物半導体を使用しているため、高温でIII 族チッ化物化合物半導体層を積層することができ、結晶性の優れた活性層が得られる。そして、バンドギャップエネルギーを小さくすることができ、緑色の発光をさせることもできる。その結果、ノンドープでも閾値が小さく、緑色などの波長の光を高効率で発光させることができる。その結果、緑色のレーザ発振も得られる。その結果、緑色などの青色より長波長側の半導体レーザを実現できると共に、発光効率が向上し信頼性の優れた半導体発光素子が得られる。
【０１５９】
前述の各例に示される図においては、基板の厚さが実際には他の層と比較して、数十倍以上の厚さがあるが、省略して薄く書かれ、概念的な図として書かれている。他の半導体層の厚さも、概念的な図で、厳密な厚さを表してはいない。
産業上の利用性
本発明によれば、III 族チッ化物化合物半導体を用いた青色系の半導体発光素子を、チップの上下から両電極を取り出すことができる、いわゆる垂直形で、しかも高特性で得られるため、高い記録密度を有する光ディスクメモリや、レーザビームプリンタなどの光源として便利に利用することができる。
【図面の簡単な説明】
【図１】 本発明による第１の実施形態の斜視説明図である。
【図２】 図１の緩衝層の組成変化を示す説明図である。
【図３】 図１の変形例を示す斜視説明図である。
【図４】 本発明による第２の実施形態の斜視説明図である。
【図５】 本発明による第３の実施形態であるＬＤの製造工程を示す図である。
【図６】 第３の実施形態の異なる例の製造工程を示す図である。
【図７】 第４の実施形態による半導体レーザの説明図である。
【図８】 図７の変形例を示す説明図である。
【図９】 第５の実施形態による半導体レーザの説明図である。
【図１０】 図９の変形例を示す説明図である。
【図１１】 図９のさらに他の変形例を示す説明図である。
【図１２】 図９のさらに他の変形例を示す説明図である。
【図１３】 第６の実施形態による半導体レーザの説明図である。
【図１４】 第７の実施形態による半導体レーザの断面説明図である。
【図１５】 図１４の変形例を示す断面説明図である。
【図１６】 図１４のさらに他の変形例を示す説明図である。
【図１７】 第８の実施形態を示す説明図である。
【図１８】 ＧａＰu Ｎ1-u の混晶比ｕによるバンドギャップの変化を示す図である。
【図１９】 従来の青色系半導体発光素子の断面説明図である。
【図２０】 従来の青色系のＬＤチップをサブマウントにボンディングする一例の説明図である。
【図２１】 従来の青色系のＬＤチップをサブマウントにボンディングする他の例の説明図である。
【発明の属する技術分野】
本発明はIII 族元素とチッ素との化合物（III 族チッ化物、チッ化ガリウム系化合物半導体）を用い、高い記憶密度を有する光ディスクメモリや、レーザビームプリンタの高精細化に必要な青色領域で発光可能な半導体レーザや発光ダイオードなどの半導体発光素子に関する。さらに詳しくは、基板に導電性の基板を用いながら発光特性の優れた半導体層を積層し、電極をチップの上下両面から取り出せると共に劈開をすることができる半導体発光素子およびそのチップを放熱よくマウントする半導体レーザに関する。
【０００２】
【従来の技術】
従来の青色系の半導体レーザは、たとえばジャパニーズ ジャーナル オブ アプライド フィジックス（Jpn.J.Apply.Phys. ）３５巻（１９９６年）、７４〜７６頁に示される構造により、青色領域でＣＷ発振することが報告されている。この構造は、図１９に示されるように、サファイア基板７１上に六方晶系のIII 族チッ化物化合物半導体が有機金属気相成長法（Metal Organic Chemical Vapor Deposition 以下、ＭＯＣＶＤという）により順次積層されるもので、ＧａＮ緩衝層７２、ｎ形ＧａＮ層７３、Ｉｎ0.1 Ｇａ0.9 Ｎからなるｎ形応力緩和層７４、Ａｌ0.12Ｇａ0.88Ｎからなるｎ形クラッド層７５、ＧａＮからなるｎ形光ガイド層７６、ＩｎＧａＮ系化合物半導体の多重量子井戸構造からなる活性層７７、ｐ形ＧａＮからなるｐ形光ガイド層７８、ｐ形Ａｌ0.2 Ｇａ0.8 Ｎからなるｐ形第１クラッド層７９、Ａｌ0.12Ｇａ0.88Ｎからなるｐ形第２クラッド層８０、ｐ形ＧａＮからなるコンタクト層８１が順次積層され、積層された半導体層の一部が図１９に示されるようにドライエッチングなどによりエッチングされてｎ形ＧａＮ層７３を露出させ、その表面にｎ側電極８３、前述のコンタクト層８１上にｐ側電極８２がそれぞれ形成されることにより構成されている。
【０００３】
また、特公平８−８２１７号公報には、サファイア基板上に緩衝層としてＧａa Ａｌ1-a Ｎ（０＜ａ≦１）を設け、その上にチッ化ガリウム系化合物半導体を積層する方法が開示されている。
【０００４】
しかし、いずれの構造でも、サファイア基板上に半導体層が積層されるため、ｎ側電極は積層した半導体層の一部をエッチングして露出したｎ形層に設けなければならない。しかも、サファイア基板は非常に硬いため、劈開をすることが困難であり、再度ドライエッチングによりIII 族チッ化物化合物半導体の積層体をエッチングして光共振器を構成する端面を形成している。
【０００５】
従来の青色系の半導体発光素子では、基板としてサファイア基板が用いられているため、積層体の上面と下面に電極が形成される垂直型の素子（上面と下面に電極が形成された構造を意味する、以下同じ）を構成できない。そのため、製造工程が複雑であり、チップのボンディングも複雑になると共に、劈開をすることができず原子レベルで平坦な端面を形成できないという問題がある。
【０００６】
一方、特許第２６７７２２１号公報には、ヒ化ガリウム基板上にIII 族チッ化物化合物半導体を積層する方法が開示されている。この方法はハイドライド気相成長法を用いて３５０〜５３０℃程度の低温でＧａＮなどの緩衝層を設け、ついで半導体積層部を成長する方法である。しかし、この方法はＧａＡｓ基板上に直接ＧａＮなどのチッ化ガリウム系化合物半導体を積層する構造になるため、ＧａＡｓの格子定数５.６５３７Åに対して、立方晶のＧａＮの格子定数が約４.５Åと大きく異なる。そのため、高不整合ヘテロエピタキシーとなり、積層欠陥が発生しやすく、転移密度をレーザ発光に必要な程度にまで下げることが困難で、結晶性の点においてはサファイア基板上にチッ化ガリウム系化合物半導体層を積層するより難しい。
【０００７】
また、炭化ケイ素基板上にＡｌＮまたはＧａＡｌＮ系の半導体層を緩衝層として、チッ化ガリウム系化合物半導体を積層する構造のものも知られている。しかし、この構造も前述のサファイア基板上に積層するのと同様に六方晶系のチッ化ガリウム系化合物半導体を高温で積層することが試みられており、六方晶系用の炭化ケイ素基板が用いられている。そのため、基板としてサファイア基板より遥かに高価な基板を使用しなければならず、基板がサファイア基板のほぼ２０倍と非常に高く、商業ベースに乗らない。
【０００８】
従来の青色の半導体レーザは、前述のように、サファイア基板上にIII 族チッ化物化合物半導体層が積層されているが、サファイアは熱伝導率が０.４６Ｗ／（ｃｍ・Ｋ）とＳｉ（熱伝導率１.７Ｗ／（ｃｍ・Ｋ））などに比べて非常に小さい。青色の半導体レーザでは、とくに波長が短いと共に、III 族チッ化物化合物半導体層の結晶性が悪く発熱が大きいため、前述のように、その放熱効率が半導体レーザの特性や信頼性を左右する。そのため、たとえば特開平７−２３５７２９号公報に示され、図２０にも示されるように、チップを裏向きにして活性層に近い上部のｐ側電極８２が直接サブマウント９０に接触するように、ハンダなどの接着剤９２を介してダイボンディングされている。この場合、ｎ側電極８３は前述のように、凹んだ部分に設けられており、ｐ側電極８２とｎ側電極８３との間に段差があり、その厚さ分のハンダ剤９１を介在させてダイボンディングをするか、図２１に示されるように、サブマウント９０の表面に段差を設けておいて、その段差にＬＤチップ７０の段差が一致するように配置してボンディングをしなければならない。
【０００９】
【発明が解決しようとする課題】
前述のように、従来のIII 族チッ化物化合物半導体を用いた青色系のＬＤチップでは、サファイア基板上にIII 族チッ化物化合物半導体が積層されて構成されている関係上、放熱効率を高くするようにマウントするためには、凹んだｎ側電極８３側に厚いハンダ剤９１を介在させてボンディングをするか、サブマウント９０にＬＤチップ７０の段差と合せた段差を設けてマウントしなければならない。しかし、ハンダ剤９１を厚くすると、ハンダ剤９１が溶融したときに積層された半導体層（エッチングにより露出する側壁）にハンダが流れ出し、積層されたｎ形層とｐ形層とをショートさせたり、リーク電流が多くなる危険性が非常に高い。また、サブマウントに段差を設ける方法の場合、この段差は数μｍ程度であり、バラツキもあるため、ＬＤチップの段差に一致させた段差を有するサブマウントを大量に供給して歩留りよく半導体レーザを量産するのは難しいという問題がある。さらに、ＬＤチップは１ｍｍ四方より小さいものであるため、同一面側に設けられるｐ側とｎ側の両電極の間隔も非常に小さく、電極間同士のショートも起りやすいという問題がある。
【００１０】
本発明の目的は、チップの上下両面から電極を取り出すことができる垂直型で、かつ、半導体層の結晶性が優れて発光効率が高いと共に、III 族チッ化物化合物半導体を用いた半導体発光素子を安価に提供することにある。
【００１１】
本発明の他の目的は、光出射面を劈開により形成することができて平坦性に優れた端面を得ることができる半導体レーザを提供することにある。
【００１２】
本発明のさらに他の目的は、III 族チッ化物化合物半導体を用いながら両電極を上下両面から取り出すことができる垂直型のチップとし、高い信頼性でサブマウントにボンディングされ得ると共に、効率よくサブマウントに放熱し得る構造の半導体レーザを提供することにある。
【００１３】
本発明のさらに他の目的は、サブマウントからさらに効率よく放熱をすることができると共に、チップの両電極を、サブマウントを介してステムなどの装置側に簡単に電気的に接続することができる構造の半導体レーザを提供することにある。
【００１４】
本発明のさらに他の目的は、熱伝導のよい絶縁性のサブマウントを使用しながら、メタルロッドを埋め込むことなく、ＬＤチップの各電極をステムなどのヒートシンクに簡単に接続し得る構造の半導体レーザを提供することにある。
【００１５】
本発明のさらに他の目的は、III 族チッ化物化合物半導体を用いた半導体発光素子の閾値電流を下げ、量子微分効率を向上させることができ、低い動作電圧で高い出力が得られると共に、青色よりもさらに波長の長い発光をさせ得るＬＤなどの半導体発光素子およびその製法を提供することにある。
【００１６】
本発明のさらに他の目的は、レーザの閾値電流を下げ、出力特性を向上させるため、適切な電流狭窄層をＧａＮ系化合物半導体層内に作り込むことができる半導体レーザを提供することにある。
【００１７】
【課題を解決するための手段】
本発明において、III 族元素とチッ素との化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体を意味する。III 族チッ化物化合物半導体またはチッ化ガリウム系化合物半導体ともいう。
【００１８】
請求項１記載の発明による半導体レーザの製法は、（ａ）劈開性のない第１の基板上に発光層形成部を構成する化合物半導体を積層して半導体積層部を形成し、（ｂ）該半導体積層部の表面に不活性ガスによるプラズマを照射して表面のダングリングボンドを露出させ、（ｃ）該ダングリングボンドが露出した半導体積層部の表面に劈開性のある第２の基板を該第２の基板の劈開面と前記半導体積層部の劈開面とが一致するように貼着し、（ｄ）前記第１の基板を除去し、（ｅ）ついで前記第２の基板を劈開することによりチップ化することを特徴とする。
【００１９】
また、別の方法として、積層した半導体積層部の表面に第２の基板を貼着しないで、劈開をすることができない第１の基板を除去し、その露出面に不活性ガスによるプラズマを照射してダングリングボンドを露出させ、その面に第２の基板を貼着する方法でもよい。
【００２０】
これらの方法を用いることにより、半導体積層部の表面にダングリングボンドが露出しているため、殆ど温度を上昇させることなく、小さな圧力で圧接するだけで接着し、半導体積層部にストレスが加わらない。そのため結晶性の良好な半導体積層部が得られ、高効率の半導体発光素子が得られる。しかも、劈開面を合せて貼着しているため、容易に劈開をすることができる。
【００２１】
前記第１の基板を除去した半導体積層部の一部を劈開することにより前記半導体積層部の劈開面を形成し、前記貼着する第２の基板の一部を劈開することにより前記第２の基板の劈開面を形成し、前記半導体積層部の劈開面と前記第２の基板の劈開面とを揃えることにより、前記半導体積層部と第２の基板の劈開面を一致させれば、両者の劈開面を正確に合せることができる。
【００２２】
前記半導体積層部が六方晶系で、その（１１−２０）面を前記劈開面とし、前記第２の基板が立方晶系でその（０１１）面を前記劈開面として該劈開面を一致させて貼着することにより、劈開性のよい第２の基板に半導体積層部の劈開面を正確に一致させることができる。
【００２３】
請求項５記載の発明による半導体レーザは、III 族チッ化物化合物半導体からなり、少なくとも活性層と、該活性層を挟持する第１導電形クラッド層および第２導電形クラッド層とを有する半導体積層部が基板上に設けられる半導体レーザであって、前記半導体積層部内に、ＳｉまたはＡｌの酸化物および／またはチッ化物からなる絶縁体からなりストライプ状の開口部を有する電流狭窄層が設けられている。
【００２４】
この構造にすることにより、活性層の近くに電流狭窄部が設けられるため、有効に発光領域に電流を注入することができ、閾値の低減、量子効率の増大を同時に実現することができ、高出力化、高信頼性化を達成することができる。
【００２５】
前記電流狭窄層のストライプ状開口部から前記電流狭窄層上にラテラル成長によりIII 族チッ化物化合物半導体層が設けられることにより、半導体積層部内に絶縁体からなる電流狭窄層を作り込むことができる。
【００２６】
前記第２導電形クラッド層が前記活性層の上層側に設けられ、該第２導電形クラッド層中またはその上にＧａＮまたはＡｌ組成の小さいＡｌｓ Ｇａ1- ｓ Ｎ（０＜ｓ≦０.１）からなるエッチングストップ層を介して前記電流狭窄層が設けられることにより、エッチング時にエッチング液に侵されやすいクラッド層中に含まれるＡｌが露出せず、再成長界面にダメージを与えないで、この上にIII 族チッ化物化合物半導体を成長することができるため好ましい。
【００２７】
前記電流狭窄層がＳｉまたはＡｌの酸化物および／またはチッ化物により形成されることにより、半導体層に影響を及ぼすことなく簡単にエッチングをすることができ、ストライプ状の開口部を有する電流狭窄層を作り込むことができる。
【００２８】
前記第１導電形および第２導電形のクラッド層と活性層との間にそれぞれ光ガイド層が設けられて導波路を形成することもできる。
【００２９】
請求項９記載の半導体レーザの製法は、（ａ）基板上に緩衝層を堆積し、（ｂ）該緩衝層上にIII 族チッ化物化合物半導体からなる第１導電形クラッド層、活性層および第２導電形クラッド層を含む発光層形成部を積層し、（ｃ）前記発光層形成部上にＳｉまたはＡｌの酸化物および／またはチッ化物からなる絶縁膜を成膜し、（ｄ）該絶縁体膜をストライプ状にエッチングすることによりストライプ状の開口部を有する絶縁体からなる電流狭窄層を形成し、（ｅ）該電流狭窄層のストライプ状の開口部に露出する半導体層をシードとして前記電流狭窄層上に第２導電形のIII 族チッ化物化合物半導体をラテラル成長させる、ことを特徴とする。
【００３０】
前記絶縁体膜を形成する前にIII 族チッ化物化合物半導体からなるエッチングストップ層を成長し、前記絶縁体膜を酸性溶液によりエッチングすることにより、半導体層に影響を与えることなくストライプ状の開口部を形成することができる。
【００３１】
請求項１１記載の発明による半導体発光素子は、III 族チッ化物化合物半導体からなる活性層と、該活性層よりバンドギャップが大きいIII 族チッ化物化合物半導体からなり前記活性層を両面から挟持するｎ形およびｐ形のクラッド層とを有する半導体発光素子であって、前記活性層がＴｌ v Ｇａ 1-v Ｎ（０＜ｖ＜１）で表される化合物半導体層からなっている。
【００３２】
この構造にすることにより、Ｔｌによる混晶が結晶性よく得られ、低い閾値で緑色程度の長い波長の光でも充分に直接遷移型半導体で発光させることができ、緑色の半導体レーザも得られる。
【００３３】
また、前記活性層が量子井戸構造を有し、該量子井戸構造のウェル層が一般式Ｔｌv Ｇａ1-v Ｎ（０＜ｖ＜１）で表される材料で構成されることにより、高い発光効率で発光させることができ、高出力の半導体レーザを得ることもできる。
【００３４】
請求項１３記載の発明による半導体発光素子の製法は、基板上にＭＯＣＶＤ法により緩衝層を成膜し、III 族チッ化物化合物半導体からなるｎ形層、活性層、およびｐ形層を含む半導体積層部を成長し、前記ｎ形層およびｐ形層にそれぞれ電気的に接続するようにｎ側電極およびｐ側電極を形成する半導体発光素子の製法であって、前記活性層の成長時に３価のタリウム化合物をＴｌ元素の反応ガスとして導入し、前記活性層の少なくとも一部にＴｌ v Ｇａ 1-v Ｎ（０＜ｖ＜１）で表される層を成長することを特徴とする。
【００３５】
【発明の実施の形態】
本発明の第１の実施形態による半導体発光素子は、図１にその一例である半導体レーザチップの斜視説明図が示されるように、ヒ化ガリウム化合物（ＧａＡｓ）からなる基板１の表面に、少なくともヒ素、チッ素およびガリウムを含む緩衝層２が設けられている。そして、緩衝層２上にIII 族元素とチッ素との化合物半導体からなるｎ形層４、１４およびｐ形層６、１６を少なくとも有し、発光層を形成すべく積層される発光層形成部１１が設けられている。
【００３６】
ＧａＡｓ基板１は、たとえばＳｉがドープされたｎ形のものが用いられる。緩衝層２は、たとえばｎ形ＧａＮx Ａｓ1-x （０＜ｘ＜１）からなり、０.０１〜０.１μｍ程度、さらに好ましくは０.０３〜０.０６μｍ程度、たとえば０.０５μｍ程度の厚さに設けられる。この範囲外では、表面モホロジが悪くなるからである。
【００３７】
この緩衝層２は、たとえばＧａＮx Ａｓ1-x （０＜ｘ＜１）のｘが一定の層で成長させることもできるが、ＧａＮx Ａｓ1-x のｘを０から１まで変化させて、図２（ａ）にＧａＡｓ基板１から半導体積層部８までの組成変化の一例が示されるように、ＧａＡｓ基板１側ではＧａＡｓまたはそれに近い組成で成長を始め、ついで順次半導体積層部８の最下層の組成またはＧａＮになるように、Ａｓの原料ガスを減らしながら、Ｎの原料ガスを増加させることにより変化させることができる。このような組成を変化させるには、原料ガスのヂメチルヒドラジン（ＤＤＭＨｙ）やアルシン（ＡｓＨ3 ）の供給量を制御するマスフローコントローラ（ＭＦＣ）を逐次変化させることにより、図２（ａ）に示されるように連続的に組成が変化する緩衝層２を形成することができる。この緩衝層２の組成の変化は、図２（ａ）に示されるように連続的でなくても、図２（ｂ）に示されるように段階的に変化させる構造でもよい。たとえば１０段階程度に変化させる場合でも、全体で１０ｎｍ程度であるため、１層は１ｎｍ程度となり、成長時間にして２秒程度の変化となり、殆ど連続的変化と異ならない。また、数ｎｍ程度の厚さの積層構造であれば、相互間の格子定数が異なっていても、歪みが積算されなく、格子不整合の問題は生じない。一方、前述のように、緩衝層２が組成を変化させない一定の層でも、ＧａＡｓ基板と半導体積層部のIII 族元素チッ化物との中間の組成であるため、格子定数も中間的な値となり、両者間の格子不整合を緩和する働きをする。
【００３８】
さらに、緩衝層２の組成としては、ＧａＮx Ａｓ1-x に限定されず、ＡｌやＩｎなどの他のIII 族元素やＰなどの他のＶ族元素を含むものを使用することができる。しかし、基板がＧａＡｓであり、緩衝層上に積層される半導体積層部８がＧａＮ系の化合物半導体であるため、Ｇａ、ＡｓおよびＮを含む層であることが好ましい。
【００３９】
発光層形成部１１は、図１に示される例では、ｎ形Ａｌy Ｇａ1-y Ｎ（０.０５≦ｙ≦０.４、たとえばｙ＝０.１２）からなるクラッド層４が４μｍ程度、ｎ形ＧａＮからなる光ガイド層１４が０.１μｍ程度、Ｉｎ0.02Ｇａ0.98Ｎからなるバリア層とＩｎ0.15Ｇａ0.85Ｎからなるウェル層がそれぞれ３〜４層づつ全体で１０〜２０ｎｍ積層された多重量子井戸構造の活性層５、ｐ形ＧａＮからなる光ガイド層１６が０.１μｍ程度、ｐ形Ａｌy Ｇａ1-y Ｎ（０.０５≦ｙ≦０.４、たとえばｙ＝０.１２）からなるクラッド層６が０.８μｍ程度の厚さでそれぞれ積層されることにより形成されている。また、この発光層形成部１１の各半導体層は、立方晶になるように成長することが、ＧａＡｓ基板が立方晶であるため、結晶性に優れると共に、劈開性がよくなり好ましい。
【００４０】
発光層形成部１１の構造や各層の材料もこの例に限定されるものではなく、活性層５も量子井戸構造でないバルクのダブルヘテロ接合構造のものでもよく、活性層５がクラッド層４、６よりバンドギャップエネルギーの小さい材料で構成されればよい。図１に示される例のように半導体レーザの場合は、活性層５の屈折率がクラッド層４、６より大きい材料により形成される。そうすることにより、活性層５に光を閉じ込めることができるが、活性層５が薄く充分に光を閉じ込めることができないときは、図１に示される例のように、クラッド層４、６と活性層５との間の屈折率を有する光ガイド層１４、１６が設けられる。しかし、活性層５で充分に光を閉じ込められれば光ガイド層１４、１６を設ける必要はない。また、活性層５やクラッド層４、６の材料例も一例で、発光させる波長などにより変えられることはいうまでもない。
【００４１】
発光層形成部１１上には、ｐ形ＧａＮからなるコンタクト層７が設けられている。これは、電極１０とのオーミックコンタクトを得やすくするためのものである。このコンタクト層７上に１０μｍ程度の幅でストライプ状にｐ側電極１０がＮｉ／Ａｌの積層構造により設けられ、ＧａＡｓ基板１の裏面全面にＮｉ／Ａｕの積層構造からなるｎ側電極９が形成され、縦（Ａ）×横（Ｂ）が、たとえば７００μｍ×５００μｍの大きさにチップ化することにより、図１に示される構造の半導体レーザチップが形成される。このウェハからチップ化の際に、ｐ側電極１０のストライプ方向と垂直方向には、たとえばダイヤモンド針などを用いて７００μｍ間隔で傷をつけ、衝撃を加えることにより劈開し、ストライプ状のｐ側電極１０と平行方向にはダイサーによりダイシングする。その結果、図１の正面に示される光の出射面を平坦な鏡面にすることができる。
【００４２】
つぎに、この半導体レーザの製法について説明をする。たとえばＭＯＣＶＤなどのエピタキシャル成長装置を用いて、基板温度を６００℃程度にしてIII 族元素の原料ガスとしてのトリエチルガリウム（ＴＥＧ）、Ｖ族元素の原料ガスとしてのアルシン（ＡｓＨ3 ）、ヂメチルヒドラジン（ＤＤＭＨｙ）、ｎ形ドーパントとしてのシラン（ＳｉＨ4 ）を導入して緩衝層２を成長させる。この際緩衝層２の成長を前述のように順次組成を変化させながら行う場合は、ＡｓＨ3 の流量を順次減らすと共に、ＤＤＭＨｙの流量を順次増やしながら成長を続ける。この成長をすることにより、立方晶のＧａＡｓ基板１上に立方晶の緩衝層２が成長する。
【００４３】
つぎに、基板温度を７５０℃程度にし、原料ガスのＴＥＧ、ＤＤＭＨｙ、およびＡｌの原料ガスであるトリメチルアルミニウム（ＴＭＡ）をドーパントガスのＳｉＨ4 と共に導入して、ｎ形のＡｌ0.12Ｇａ0.88Ｎからなるｎ形クラッド層４を４μｍ程度成長する。ついで、ＴＭＡを止めてｎ形のＧａＮからなるｎ形光ガイド層１４を０.１μｍ程度成長する。さらに、原料ガスのＴＭＡおよびドーパントガスを止めて、トリメチルインジウム（ＴＭＩ）を、その流量を順次変化させながら導入し、Ｉｎ0.02Ｇａ0.98Ｎからなるバリア層とＩｎ0.15Ｇａ0.85Ｎからなるウェル層がそれぞれ３〜４層づつ全体で１０〜２０ｎｍ積層し、多重量子井戸構造の活性層５を成長する。ついで、原料ガスをｎ形の場合と同様にし、ｐ形ドーパントとしてシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）を導入し、ｐ形の光ガイド層１６およびｐ形クラッド層６を順次成長し、発光層形成部１１を形成する。さらに引き続き同様にｐ形ＧａＮからなるコンタクト層７を０.８μｍ程度成長する。この発光層形成部１１やコンタクト層７を７００〜８００℃程度で成長することにより、立方晶で各半導体層を積層することができ、ＧａＡｓ基板１の立方晶と整合して、結晶性の優れた半導体層が積層される。すなわち、１０００℃程度以上になると六方晶の結晶になりやすく、基板１と整合した半導体結晶が得られにくいが、立方晶で成長させることにより、基板１とよく整合され、後述する劈開もスムーズに行うことができる。
【００４４】
その後、半導体層が積層された基板１をＭＯＣＶＤ装置から取り出し、チッ素雰囲気中で７００℃程度、２０分間程度のアニール処理を行って、最上層のコンタクト層７などのｐ形層の低抵抗化を行う。その後、ＧａＡｓ基板１の裏面を研削、ポリッシュなどにより研磨し、８０μｍ程度に薄くし、基板１の裏面全面に真空蒸着などによりＮｉおよびＡｕをそれぞれ０.１〜１.５μｍ程度づつ成膜してｎ側電極９を形成する。さらに、積層された半導体層の表面のコンタクト層７上にリフトオフ方によりＮｉおよびＡｌを同様に０.１〜１.５μｍ程度づつ成膜し、図１に示されるように１０μｍ程度の幅の、ストライプ状のｐ側電極１０を５００μｍ間隔になるように形成する。そして、ｐ側電極１０のストライプ方向と垂直方向に７００μｍ程度の間隔でダイヤモンド針により傷を入れ、衝撃を与えることにより劈開し、ｐ側電極１０と平行な方向にウェハをダイシングすることにより、図１に示されるようにチップ化する。
【００４５】
第１の実施形態の半導体発光素子によれば、基板にＧａＡｓを使用しながら、緩衝層として、ＧａＡｓからIII 族チッ化物化合物半導体につながるＧａ、Ａｓ、Ｎを含む化合物半導体層を設けているため、基板と半導体積層部間の格子不整合を抑えることができ、結晶性の優れたIII 族チッ化物化合物半導体層を積層することができる。その結果、ＧａＡｓ基板を用いた青色系（紫外から黄色など）の半導体発光素子を高い発光効率で得ることができる。
【００４６】
さらに、ＧａＡｓ基板を用いているため、チップの上下からｐ側電極およびｎ側電極をそれぞれ取り出すことができ、従来のようにたとえばｎ側電極を設けるために積層した半導体層の一部をエッチングなどにより除去する必要がなく、非常に製造工程が簡単になると共に、使用する側でも、ダイボンディングするだけで一方の電極を電気的にリードと接続することができ、ワイヤボンディングを減らすことができる。
【００４７】
さらに、ＧａＡｓ基板上に立方晶の半導体層を積層することにより、基板から半導体積層部が立方晶により整列するため、非常に優れた劈開をすることができ、とくにレーザ素子を作製する場合に平坦性の優れた端面を有する共振器が得られ、発振特性の優れた半導体レーザが得られる。
【００４８】
この例では、ｐ側電極をストライプ状にしただけの電極ストライプ構造の半導体レーザであったが、ストライプ状電極の両側の半導体層をｐ形クラッド層の上部までをメサ型形状にエッチングするメサストライプ構造や、プロトンなどを打ち込んだプロトン打込み型にすることもできる。さらに、電流制限層を埋め込む屈折率導波型構造にすることもできる。
【００４９】
さらに前述の例では、半導体レーザの例であったが、発光ダイオード（ＬＥＤ）でも同様にチップの上下両面から電極を取り出す垂直型のＬＥＤチップを得ることができ、取扱性が非常に向上すると共に、電極を接続するためのエッチングが不要となり、さらにウェハから各チップへの分割が非常に容易になり、製造工程が簡略化される。この場合、ＬＥＤでは、光導波路を形成する必要はなく、光ガイド層が不要であると共に、活性層はダブルヘテロ接合または単一量井戸の構造にすることが好ましい。また、ＬＥＤの場合、ダブルヘテロ接合構造でなくてもｐｎ接合構造でもよい。さらに、上面から光を取り出す構造にする場合が多く、表面側の電極を小さくする必要があるため、電流を拡散しやすく光を透過させる透明型のｐ側電極を、たとえばＩＴＯなどにより形成することが好ましい。
【００５０】
第１の実施形態によれば、上下両面に電極を設ける垂直型の青色系の半導体発光素子が得られるため、製造工程が簡単でコストダウンを行うことができると共に、使用段階でもワイヤボンディングを減らすことができ、使用しやすい半導体発光素子が安価に得られる。
【００５１】
さらに、劈開することができるため、優れた端面を有するレーザ共振器が得られ、高い記憶密度を有する光ディスクメモリや、レーザビームプリンタの高精細化に利用できる短波長の高性能の半導体レーザが得られる。
【００５２】
以上の第１の実施形態では、基板としてＧａＡｓ基板を用いたが、ゲルマニウム（格子定数５.６５７５Å）がＧａＡｓ（格子定数５.６５３７Å）と格子定数などの点から非常に近い結晶特性を有している。そのため、ＧａＡｓ基板１に代えて、ゲルマニウム基板１を用い、図３に示されるように、同様の構造のＬＤチップを製造した結果、同様に結晶性のよいＧａＮ系化合物半導体層が得られた。図３の構造は、ゲルマニウム（Ｇｅ）からなる基板１の表面に、少なくともヒ素、チッ素およびガリウムを含む緩衝層２が設けられている。そして、緩衝層２上にIII 族元素とチッ素との化合物半導体からなるｎ形層４、１４およびｐ形層１６、６を少なくとも有し、発光層を形成すべく積層される発光層形成部１１が設けられている。
【００５３】
Ｇｅ基板１は、たとえばリン（Ｐ）がドープされたｎ形のものが用いられる。緩衝層２は、前述の例と全く同じに構成することができ、他の半導体積層部などの構造も同様に形成できる。同じ部分には同じ符号を付してその説明を省略する。しかし、Ｇｅを基板として用いる場合、緩衝層２の組成としては、ＧａＮx Ａｓ1-x に限定されず、ＡｌやＩｎなどの他のIII 族元素やＰなどの他のＶ族元素を含むものを使用することができる。また、低温で成膜することにより、サファイア基板上に設けるのと同様にＡｌz Ｇａ1-zＮ（０≦ｚ≦１）をバッファ層としても、立方晶のIII 族チッ化物化合物半導体を成長させることができた。なお、基板がＧｅであり、緩衝層上に積層される発光層形成部１１がＧａＮ系の化合物半導体であるため、Ｇｅと格子定数などが近いＧａＡｓのＧａ、ＡｓおよびＮを含む層であることが好ましい。
【００５４】
第２の実施形態の半導体発光素子は、図４にその一例のＬＤの斜視図が示されるように、シリコン基板１上に炭化ケイ素層２３が設けられ、その炭化ケイ素層２３上にIII 族元素とチッ素との化合物半導体からなりｎ形層４、１４およびｐ形層１６、６を少なくとも有し、発光層を形成すべく積層される発光層形成部１１が設けられている。
【００５５】
前述のように、従来はチッ化ガリウム系化合物半導体の積層を六方晶系で積層していたが、本発明者らの検討の結果、立方晶系で成長させても結晶欠陥の少ない半導体層を積層すれば高輝度の発光ダイオードや高出力のレーザダイオードが得られることを見出し、Ｓｉ基板上にＳｉと馴染みのよいＳｉＣ層を設け、その上にチッ化ガリウム系化合物半導体を立方晶系で成長させることにより、結晶欠陥の少ない半導体積層部を得ることができ、本発明がなされた。
【００５６】
Ｓｉ基板１は、通常のＩＣに用いられる基板で、その表面に炭化処理によりＳｉＣ膜２２が１００Å程度設けられ、その上にＳｉＣ層２３が２μｍ程度成膜されている。炭化処理によるＳｉＣ膜２２は、Ｓｉ基板１の結晶と合せてＳｉＣ層２３を成長させやすくするためのもので、炭化処理によりＳｉ基板１の結晶に沿ってＳｉＣ膜２２が形成される。このＳｉＣ膜２２の結晶をシードとしてＳｉＣ層２３が成長することにより、ＳｉＣ層２３もＳｉの結晶に沿って立方晶系で成長する。炭化処理によるＳｉＣ膜２２は、Ｓｉの結晶とＳｉＣの結晶が整合するようにするために設けられるもので、前述の１００Å程度あれば充分で、余り長時間の炭化処理を行っても内部まで炭化は進まない。また、ＳｉＣ層２３は、Ｓｉ基板１との整合性を保持しながらＧａＮ系化合物半導体層を積層するためのベースとする層で、ＧａＮ系化合物半導体を安定に成長させるのに十分な層にする必要があり、０.５〜５μｍ程度、さらに好ましくは１〜３μｍ程度の厚さに設けられる。
【００５７】
ＳｉＣ層２３上に、たとえばＡｌ0.1 Ｇａ0.9 Ｎからなる緩衝層２が０.１μｍ程度の厚さ、６００℃程度の低温で設けられる。これは、ＳｉＣ層２３と発光層形成部１１との格子定数の差は少ないといっても、ＧａＮに対して３.５％程度あり、それに基づく格子不整合を緩和するためのものである。この緩衝層２は、従来炭化ケイ素上にＧａＮ系化合物半導体層を積層する場合に用いられるＡｌz Ｇａ1-z Ｎ（０≦ｚ≦１）またはこれらに他の元素が加えられたり、置換されたものなどを使用することができる。この緩衝層２は、０.０１〜０.２μｍ程度設けられれば十分である。
【００５８】
発光層形成部１１、コンタクト層７などの構造は前述の例と同様で、その説明を省略する。この例では、ｐ側電極１０がＮｉ／Ａｌの積層構造により設けられ、ＧａＡｓ基板１の裏面全面にＮｉ／Ａｕの積層構造からなるｎ側電極１１が形成されている。また、この例でも、発光層形成部１１の各半導体層は、立方晶になるように成長することがＳｉ基板１およびＳｉＣ層２３が立方晶であるため、結晶性に優れると共に、劈開性がよくなり好ましい。
【００５９】
つぎに、この半導体レーザの製法について説明をする。まず、厚さが４５０μｍ程度のｎ形のＳｉ基板１を反応炉内に設置して、アセチレン（Ｃ2 Ｈ2 ）と水素の雰囲気中で、１０２０℃程度で６０分程度保持することにより炭化処理を行い、１００Å程度のＳｉＣ膜２２を形成する。ひきつづき、同一炉内でシリコンの原料ガスとして、ジクロルシラン（ＳｉＨ2 Ｃｌ2 ）、炭素の原料ガスとして、アセチレンを導入し、熱ＣＶＤ法によりＳｉＣ層２３を２μｍ程度成長する。つぎに、たとえばＭＯＣＶＤなどのエピタキシャル成長装置を用いて、基板温度を６００℃程度にしてｎ形のＡｌ0.1 Ｇａ0.9 Ｎからなる緩衝層２を０.１μｍ程度成長する。このとき用いる材料は、たとえばIII 族元素の原料ガスとしてのトリエチルガリウム（ＴＥＧ）、トリメチルアルミニウム（ＴＭＡ）、Ｖ族元素の原料ガスとしてのアンモニア（ＮＨ3 ）、ｎ形ドーパントとしてのシラン（ＳｉＨ4 ）を導入する。その後、前述の例と同様に、発光層形成部１１やコンタクト層７などの成長をし、電極を形成することにより製造される。
【００６０】
第２の実施形態による半導体発光素子によれば、Ｓｉ基板上にＳｉＣ膜が設けられており、その上に立方晶ＳｉＣ層が設けられているため、少ない結晶欠陥で立方晶ＳｉＣ層を成長することができる。さらにＳｉＣ層上にIII 族チッ化物化合物半導体積層部が設けられており、ＳｉＣ層とＧａＮ系化合物半導体層との格子定数の差は小さいため、格子不整合が生じにくく結晶性の優れたIII 族チッ化物化合物半導体層を積層することができる。その結果、Ｓｉ基板と同じ立方晶系のIII 族チッ化物化合物半導体層が少ない結晶欠陥で積層され、Ｓｉ基板を用いた青色系の半導体発光素子を高い発光効率で得ることができる。すなわち、従来のIII 族チッ化物化合物半導体層を六方晶系で積層するという発想を変えて、立方晶系でも結晶性がよければ高い発光効率が得られるという知見に基づき、立方晶系で積層することにしたため、基板としてＳｉを用い、その表面に整合性の取れたＳｉＣ層を設けることにより、立方晶系で基板と整合の取れたＧａＮ系化合物半導体結晶層を得ることができた。
【００６１】
さらに、Ｓｉ基板を用いているため、前述の例と同様に、チップの上下からｐ側電極およびｎ側電極をそれぞれ取り出すことができ、非常に製造工程が簡単になると共に、使用する側でもワイヤボンディングを減らすことができる。
また、Ｓｉ基板上に立方晶の半導体層を積層することにより、基板から半導体積層部が立方晶でエピタキシャル成長するため、非常に優れた劈開をすることができ、とくにレーザ素子を作製する場合に平坦性の優れた端面を有する共振器が得られ、発振特性の優れた半導体レーザが得られる。
【００６２】
前述の例では、ｐ側電極をストライプ状にしただけの電極ストライプ構造の半導体レーザであったが、他の構造でもよいことも前述の例と同様である。さらに、ＬＥＤにしても、前述と同様の構成にすることができ、同様のメリットがある。
【００６３】
この例によっても、上下両面に電極を設ける垂直型の青色系の半導体発光素子が得られるため、製造工程が簡単でコストダウンを行うことができると共に、使用段階でもワイヤボンディングを減らすことができ、使用しやすい半導体発光素子が安価に得られる。さらに、劈開することができるため、優れた端面を有するレーザ共振器が得られ、高い記憶密度を有する光ディスクメモリや、レーザビームプリンタの高精細化に利用できる短波長の高性能の半導体レーザが得られる。
【００６４】
図５〜６は、基板を導電性基板とすることにより垂直型発光素子を得る、第３の実施形態の説明図である。すなわち、この例は、半導体層を積層した後、新たな基板を貼り付けてサファイア基板を除去することにより、劈開をも可能とするものである。一方、たとえば特開平９−１２９９８４号公報には、サファイア基板上に積層した半導体積層部の表面側またはサファイア基板を薄くしてサファイア基板の裏面にＩｎＰ基板を接合して劈開する技術が開示されている。この新たな基板を張り付ける方法としては、６００〜７００℃程度に加熱して圧着する方法が採られている。このように、劈開するための基板を高温で圧着すると、その圧着面に歪みが入り、圧着後の冷却時に圧着部から半導体積層部にクラックが入り、さらにその後の取扱時や動作時にクラックが発展し、結晶性が低下して発光特性が低下する。
【００６５】
また、サファイア基板を完全に除去しないで新たな基板を接合すると、サファイア基板が半導体積層部と新たな基板によりサンドイッチされた構造となり、サファイア基板を挟んで劈開しなければならない。しかし、サファイアに劈開性がないため、１０μｍ程度の非常に薄い半導体積層部をきれいに劈開することができず、サファイアの割れにつられて割れ、発光する端面をきれいな鏡面に形成することができない。
【００６６】
この実施形態では、まず、図５（ａ）に示されるように、たとえばサファイア基板からなる劈開性のない第１の基板２１上に発光層形成部１１を構成する化合物半導体を積層して半導体積層部１２を形成する。そして、図５（ｂ）に示されるように、半導体積層部１２の表面に不活性ガスによるプラズマを照射して表面のダングリングボンドを露出させる。その後、図５（ｃ）に示されるように、ダングリングボンドが露出した半導体積層部１２の表面に、同様に不活性ガスによるプラズマ照射をされた劈開性のある第２の基板１をその第２の基板１の劈開面と前記半導体積層部１２の劈開面とを一致させて貼着する。ついで、図５（ｄ）に示されるように、劈開性のない第１の基板を除去する。その後、図５（ｅ）に示されるように、電極９、１０を設けると共に、ストライプ状のｐ側電極１０と垂直方向に第２の基板１を劈開することによりチップ化することを特徴とする。以下に詳細に説明をする。
【００６７】
まず、サファイア基板２１をＭＯＣＶＤ装置に入れ、Ｈ2 ガスのみを流す雰囲気中で、基板２１の温度を１０８０℃程度で１分間のサーマルクリーニングを行う。つぎに、５００℃程度でＧａＮからなる緩衝層２を０.５μｍ程度成膜する。このとき用いる反応ガスは、たとえばIII 族の材料としてトリエチルガリウム（ＴＥＧ）、Ｖ族の材料としてアルシン（ＡｓＨ3 ）、ジメチルヒドラジン（ＤＤＭＨｙ）、ｎ形ドーパントとしてシラン（ＳｉＨ4 ）などを用いる。つぎに、基板温度を１０５０℃程度に昇温し、ｎ形ＧａＮからなるｎ形コンタクト層３を１０μｍ程度と厚く成長させる。さらに反応ガスにトリエチルアルミニウム（ＴＥＡ）を導入して、たとえばＡｌ0.12Ｇａ0.88Ｎからなるｎ形クラッド層４を４μｍ程度成長し、基板温度を８００℃程度に下げる。そして、たとえばＩｎ0.15Ｇａ0.85Ｎからなるｎ形光ガイド層１４を０.１μｍ程度、ノンドープのＩｎ0.02Ｇａ0.98Ｎ／Ｉｎ0.2 Ｇａ0.8 Ｎがそれぞれ３〜４層づつ積層された多重量子井戸構造からなる活性層５が全体で１０〜２０ｎｍ程度、ｐ形Ｉｎ0.15Ｇａ0.85Ｎからなるｐ形光ガイド層１６を０.１μｍ程度、ｐ形Ａｌ0.12Ｇａ0.88Ｎからなるｐ形クラッド層６を０.８μｍ程度、ＧａＮからなるｐ形コンタクト層７を１μｍ程度それぞれ順次成長して、図５（ａ）に示されるように、半導体積層部１２を形成する。なお、ｎ形クラッド層４、ｎ形光ガイド層１４、活性層５、ｐ形光ガイド層１６、およびｐ形クラッド層６が発光層形成部１１を構成する。
【００６８】
つぎに、半導体積層部１２が形成されたウェハを、プラズマ源を備えた真空装置に入れて、図５（ｂ）に示されるように、Ａｒプラズマを照射する。このプラズマ照射は、１０-4Ｔｏｒｒ台の圧力下で５〜１５分程度行う。その結果、半導体積層部１２の表面の酸化物や汚れがとれ、清浄表面となり、ダングリングボンド（未結合手）が露出する。この際、第２の基板である劈開性のある、たとえばＧａＰ基板１も、同様に同一装置内でプラズマを照射して清浄表面にする。
【００６９】
つぎに、ＧａＰ基板１の劈開面と半導体積層部１２の劈開面とを一致させて重ね合せ、圧力を少し加えることにより貼着する。この劈開面を合せるには、半導体積層部の劈開面は、後に形成するストライプ状電極９を劈開面と垂直になるように形成する必要があり、サファイア基板のオリフラなどを基準にして知られており、ＧａＰ基板１もオリフラの方向で劈開面が既知であるため、必要な角度だけ回転させることにより両者の劈開面を一致させることができる。この劈開面の一致度は、±２゜以内に合せることがきれいな劈開面を得るために必要である。この際、劈開面として、半導体積層部１２は（１１−２０）面を、ＧａＰ基板１は、（０１１）面を用いるのが相方劈開面のため好ましい。
【００７０】
つぎに、サファイア基板２１を除去し、図５（ｄ）に示されるように、ＧａＰ基板１上に半導体積層部１２が設けられたウェハとする。このサファイア基板２１の除去は、ＧａＰ基板１を保持し、研磨材を用いた研削処理によりほぼサファイア基板２１がなくなるまで研削し、その後ケミカルポリッシュにより表面を鏡面処理する。なお、サファイア基板を除去する際に、緩衝層２およびコンタクト層３の一部まで除去される。
【００７１】
その後、基板１の裏面全面にＮｉ／Ａｌ層をたとえば蒸着によって形成し、半導体積層部１２の表面には１０μｍ幅のＮｉ／Ａｕ層からなるストライプ状のｎ側電極９を、たとえば５００μｍ間隔になるようにそれぞれ形成する。このウェハにストライプ状のｎ側電極９と垂直方向に、ダイヤモンド針などを用いて、たとえば７００μｍ間隔で傷をつけ、傷に沿って劈開を行うことにより、図５（ｅ）に示されるように、チップ化する。なお、ストライプ状の電極９と平行方向の分離は、ダイシングにより行われる。その結果、両電極９、１０が上下両面に設けられた垂直型（表裏両面にそれぞれの電極が設けられる構造）で、劈開面を共振器端面とする半導体レーザが得られる。
【００７２】
前述の例では、サファイア基板２１上に形成した半導体積層部１２の表面にＧａＰ基板１を貼着してからサファイア基板１を除去したが、半導体積層部１２を形成した後、その表面にフィルムなどを貼着して保持し、サファイア基板１を除去してからその除去により露出した面にＧａＰ基板１３を貼着することもできる。この製造工程が図６に示されている。
【００７３】
まず、前述の図５（ａ）に示されるのと同様にサファイア基板２１上にＧａＮからなる緩衝層２および各半導体層を積層して半導体積層部１２を形成する。そして、その表面に紫外線（ＵＶ）硬化フィルムを貼着するなどして半導体積層部１２を保持し、サファイア基板２１を前述と同様に研削して除去する。このサファイア基板が完全に除去された後は、前述と同様にケミカルポリッシュにより鏡面処理をする。鏡面処理された面は硫酸系溶液によりライトエッチングをした後、純水洗浄をし、乾燥させる。
【００７４】
そして、研磨された面に、図６（ａ）に矢印で示されるように、前述と同様のＡｒプラズマ照射をし、半導体積層部１２の研磨面にダングリングボンド（未結合手）を露出させる。その後、前述の例と同様にＧａＰ基板１を貼着する（図６（ｂ））。この場合、半導体積層部１２およびＧａＰ基板１の一部を劈開してその位置を合せることにより、劈開面を合せることができる。その後、ＧａＰ基板１の裏面全面にＮｉ／Ａｕ層によるｎ側電極９、および１０μｍ幅程度のストライプ状のＮｉ／Ａｌ層からなるｐ側電極１０を５００μｍ間隔で形成し、ストライプ状のｐ側電極１０と直角方向に、たとえば７００μｍ間隔で傷をつけ、劈開によりチップ化する（図３（ｃ））ことにより、共振器端面を劈開による鏡面にした半導体レーザが得られる。この例では、前述の例と異なり、半導体層を積層する下の層がそのまま基板１側になり、従来と同様のｎ形層が基板１側に存在する構造になる。
【００７５】
第３の実施形態によれば、ＧａＮ系やＺｎＯ系などの化合物半導体で、サファイア基板などの劈開することができない基板上に半導体層を積層するタイプでも、半導体積層部を形成後に基板を劈開しやすい基板にしているため、非常にきれいな劈開面を得ることができ、発光特性の優れた半導体レーザを得ることができる。さらに、固いサファイア基板からチップ化しなくてもよいため、作業が簡単で歩留りも向上する。
【００７６】
第４の実施形態の発明による半導体レーザは、図７にその一例の斜視説明図が示されるように、レーザチップ（以下、ＬＤチップという）３０が導電性基板１と、その導電性基板上に設けられるIII 族チッ化物化合物半導体からなり、少なくとも活性層、該活性層を挟持する第１導電形クラッド層および第２導電形クラッド層を有する半導体積層部１２と、その半導体積層部１２の上面側に設けられる第１の電極（ｐ側電極）１０と、導電性基板１の裏面に設けられる第２の電極（ｎ側電極）９とからなっている。そして、ｐ側電極１０がサブマウント３０と接するようにＬＤチップ３１がボンディングされている。
【００７７】
すなわち、本発明者らは、前述のように、基板としてＧａＡｓ、Ｓｉ、Ｇｅを用いて、その上にIII 族チッ化物化合物半導体層を積層することができることを見出した。このような導電性基板上にIII 族チッ化物化合物半導体を積層したＬＤチップを用いることにより、電極同士の接触の危険性をなくしながら放熱効率よくサブマウント上にボンディングをすることができる。
【００７８】
ＬＤチップ３０は、たとえば図１、３および４に示されるような構造になっている。サブマウント３１は、たとえばＳｉ基板の表面にＡｌＮまたはＳｉＣからなる絶縁膜が形成されたものからなっている。従来Ｓｉ基板の表面にＳｉＯ2 などの絶縁膜が設けられたものは使用されているが、III 族チッ化物化合物半導体からなるＬＤチップでは、前述のように、とくに発熱しやすく、その放熱が素子の信頼性などに非常に大きく影響する。そのため、本発明では、熱伝導率の大きいＡｌＮ（熱伝導率３.５Ｗ／（ｃｍ・Ｋ））またはＳｉＣ（４.９Ｗ／（ｃｍ・Ｋ））が、たとえば熱ＣＶＤ法で０.１〜０.８μｍ程度の厚さに設けられている。そして、その表面に、たとえば蒸着などによりＡｌなどからなる導電膜３４が設けられて一方の電極用とされ、さらに絶縁膜の一部が除去されてＳｉ半導体層３５の露出部が形成されて他方の電極用とされている。
【００７９】
このサブマウント３１の端部で、導電膜３４上にｐ側電極１０が重なるようにＬＤチップ３０が裏向き（フェースダウン）に載置されてハンダ剤などの導電性接着剤３６により、電気的に接続されてボンディングされている。ＬＤチップ３０の他方のｎ側電極９は金線３８などにより露出したＳｉ半導体層３５と電気的に接続されている。Ｓｉ基板は導電性であるため、他方のｎ側電極９はサブマウント３１の裏面側に導出される。そのため、このサブマウントがステムなどのヘッダなどにマウントされることにより、他方のｎ側電極９はヘッダに電気的に接続される。一方、ｐ側電極１０は導電膜３４とステムなどに固定されたリード３９との間で金線３８などにより接続されることにより、ｐ側電極１０がリード３９に電気的に接続されている。
【００８０】
第４の実施形態の発明によれば、青色系のＬＤチップをＧａＡｓの導電性基板にIII 族チッ化物化合物半導体層を積層して垂直型のチップとしているため、とくに放熱を必要とされる青色系のＬＤチップの活性層に近い側の電極を電極間の接触などの危険性なく直接サブマウントにボンディングすることができる。その結果、熱伝導のよいサブマウントに効率良く放熱することができ、サブマウントからさらにステムのヘッダなどに熱を逃がすことができる。
【００８１】
サブマウントとして、Ｓｉ基板の表面にＡｌＮまたはＳｉＣのような熱伝導率の大きい絶縁膜が設けられたものを使用することにより、サブマウントに伝導した熱を非常に速やかに放熱することができ、ＬＤチップの温度上昇を防止することができる。さらに、Ｓｉ基板を用いることにより、一方の電極を直接サブマウントの裏面に導出することができ、電極の電気的接続が非常に容易になる。
【００８２】
サブマウントして、ＡｌＮまたは絶縁性のＳｉＣを使用しても熱伝導率が高く非常に好ましい。この場合、サブマウントの一部に貫通孔を設けてその中にメタルロッドを埋め込むことにより、一方の電極を表面側で接続すればサブマウントの裏面に直接その電極端部が導出され、前述のＳｉ基板を用いるのと同様に、ヘッダなどに導電性接着剤によりマウントするだけでその電極を電気的に接続することができる。
【００８３】
なお、ＬＤチップ３０が、Ｓｉ基板上にＳｉＣを介して半導体積層部が設けたものを用いる場合は、ＳｉＣ（熱伝導率４.９Ｗ／ｃｍＫ）およびＳｉ（熱伝導率１.７Ｗ／ｃｍＫ）の熱伝導率がＧａＡｓ（熱伝導率０.４７Ｗ／ｃｍＫ）やサファイア（熱伝導率０.４６Ｗ／ｃｍＫ）より大きいため、つぎに説明するように、基板側をサブマウントに接触するようにボンディングしても放熱効果を充分に得ることができる。その結果、ボンディング面から活性層までの距離が充分にあるため、一層半導体層間のショートの危険性がなくなる。
【００８４】
すなわち、図８に他の例の同様の説明図が示されている。この例では、ＬＤチップ３０として、前述のＳｉ基板の表面にＳｉＣ層（立方晶系で導電性）が設けられ、その上に緩衝層としてＡｌＧａＮ系の半導体層を介在させてIII 族チッ化物化合物半導体層を積層することにより形成した青色系のＬＤチップが用いられている。そして、前述のようにＳｉＣおよびＳｉの熱伝導率が高いことを利用して、基板１側を下側にし、ｎ側電極９がサブマウント３１上の導電膜３４と接触するようにボンディングされている。また、この例では、サブマウント３１として、アモルファス（絶縁性）のＳｉＣ基板が用いられ、その一部にメタルロッド３５ａがサブマウント３１の裏面に露出するように設けられている。そして、ｐ側電極１０が金線３８によりメタルロッド３５ａとワイヤボンディングされることにより、ｐ側電極１０がサブマウント３１の裏面に導出されている。
【００８５】
この例によれば、ＬＤチップ３０の基板が下側に設けられているため、サブマウント３１の表面から活性層までの距離が１００μｍ程度（図では概念図として書かれているが、ＬＤチップの基板は８０〜１００μｍ近くあるに対して、半導体積層部１２は全体で数μｍ程度である）と充分にあるため、ボンディング時の導電性接着剤３６が多すぎて盛り上がっても半導体層を短絡する危険性が完全になくなる。その一方で、前述のように、ＳｉＣおよびＳｉはその熱伝導率が非常に大きいため、充分に熱放散をすることができ、熱による発光効率を低下させることがなくなる。すなわち、熱を充分に放散しながらボンディングの信頼性を充分に向上させることができる。
【００８６】
第４の実施形態の発明によれば、III 族チッ化物化合物半導体を用いたＬＤチップの放熱を充分に行いながら、信頼性よくサブマウントにボンディングをすることができる。その結果、熱による発光効率の低下や半導体層の劣化がなくなり、高出力で高寿命の青色系の半導体レーザが得られる。
【００８７】
図９〜１２は、このサブマウントをヒートシンクにマウントする構造の改良例である。すなわち、前述のように、熱放散のよいサブマウントが要求され、ＡｌＮやＳｉＣを用いられるが、ＳｉＣやＡｌＮは絶縁体である。そのため、サブマウントを介して一方の電極をヒートシンクと電気的に接続することができず、前述のように、絶縁体のサブマウント内にメタルロッドが埋め込まれ、そのメタルロッドを介してサブマウントの裏面に一方の電極を導出する構造がとられる場合がある。なお、たとえばＣＤに用いられる半導体レーザでは、ＬＤチップの大きさは、縦×横×厚さが０.２５ｍｍ×０.２５ｍｍ×０.１ｍｍ程度で、サブマウントの大きさは、縦×横×厚さが０.８ｍｍ×０.５ｍｍ×０.４ｍｍ程度で、これを組み込んだ半導体レーザの外形の大きさは直径×高さが５.６ｍｍφ×８ｍｍ程度の大きさである。
【００８８】
前述のように、ＡｌＮやＳｉＣなどにメタルロッドを埋め込むことは、これらの材料が非常に硬いため、難しく、コストアップになる。そのため、熱伝導率の高い材料をサブマウントとして使用しにくい。一方、ＬＤチップの電極を絶縁性のサブマウントの表面に設けられる配線膜を介してワイヤボンディングによりヒートシンクなどと電気的に接続しようとしても、小形のパッケージではワイヤボンディングをすることができない。すなわち、パッケージの制約からヒートシンクの面積がサブマウントの面積より僅かに大きい程度（空きの間隔が０.５〜１ｍｍ程度）で、ワイヤボンディングのためのキャピラリ（太さが１.５ｍｍφ程度）を挿入するスペースが殆どなく、サブマウントにぶつかりサブマウントを破損する。しかも、サブマウントの厚さが０.４ｍｍ程度あるため、サブマウントの表面とその底面であるヒートシンクの表面とを自動認識することができない。
【００８９】
さらに、サブマウントの裏面に直接一方の電極が導出される構造では、ユーザの要求により、ｎ側とｐ側の極性の変更を要求される場合に、サブマウントの構造から変更しなければならない。この実施形態は、熱伝導のよい絶縁性のサブマウントを使用しながら、メタルロッドを埋め込むことなく、ＬＤチップの各電極をステムなどのヒートシンクに簡単に接続し得るようにするものである。
【００９０】
第５の実施形態の半導体レーザは、図９にその一実施形態のキャップを取り外した状態の斜視説明図およびそのサブマウント部の拡大説明図が示されるように、ＬＤチップ３０が絶縁性または一部が絶縁性材料からなるサブマウント３１にダイボンディングされている。そして、そのサブマウント３１がヒートシンク部４０に搭載されている。ヒートシンク部４０には段差が形成されており、段差の低い面４１に前記サブマウント３１が搭載され、段差の高い面４２に前記サブマウント３１との間でワイヤボンディングがされている。
【００９１】
ヒートシンク部４０は、たとえば銅などの熱伝導のよい金属材料からなり、図９に示される例では、ステム４３に固定され、ステム４３に固定された第１のリード４４と電気的に接続されている。このヒートシンク部４０は、図９に示されるように、段差が設けられており、その低い面４１にサブマウント３１がインジウムなどのハンダ剤３６などにより接着されている。この段差は、サブマウント３１の高さとほぼ同じ高さ程度の段差が形成され、サブマウント３１の表面と段差の高い面４２とがほぼ面一になるように形成されている。その結果、サブマウント３１の表面の配線膜３３との間で金線３８などによるワイヤボンディングをする場合に、キャピラリを狭い幅に挿入しなくてすむと共に、ワイヤボンディング時に高さの差が殆どないため自動認識をすることができる。
【００９２】
ＬＤチップ３０は、たとえば図４に示される構造のものを使用することができるが、図１または３などの構造や、その他の構造のものを使用することができる。
【００９３】
サブマウント３１は、この例ではたとえばＳｉＣ基板からなっており、その大きさは縦×横×高さが、たとえば０.８ｍｍ×０.５ｍｍ×０.４ｍｍ程度の大きさで形成されており、その表面にＡｌ被膜などにより電極パターンである第１および第２の配線膜３３、３４が形成されており、その裏面にはＡｕ／Ｓｎなどが被膜されて金属膜３２が形成されている。その結果、ハンダ剤３６によりヒートシンク部４０と容易に接着することができる構造になっている。この第２の配線膜３４上に前述のＬＤチップ３０のｐ側電極が図示しないＡｕ／Ｓｎなどの導電性接着剤によりボンディングされて第２の配線膜３４にｐ側電極が接続され、ＬＤチップ３０のｎ側電極は金線３８によるワイヤボンディングにより、第１の配線膜３３と電気的に接続されている。そして、このサブマウント３１がヒートシンク部４０に搭載（ハンダ剤３６などにより接着）された後に、第１の配線膜３３とヒートシンク４０の高い面４２、および第２の配線膜３４と第２のリード４５との間が金線３８などによりそれぞれワイヤボンディングされている。これにより、ＬＤチップ３０のｎ側電極は、ヒートシンク部４０の高い面４２を介してステム４３の第１のリード４４と、ｐ側電極はステム４３の第２のリード４５とそれぞれ電気的に接続されている。
【００９４】
このサブマウント３１は、ＳｉＣでなくても、熱伝導率が大きい材料であればよく、前述のように、たとえばＡｌＮ、裏面側にＳｉＣやＡｌＮの熱伝導率が大きい絶縁性被膜が設けられるＳｉ基板などを用いることができる。
【００９５】
ステム４３には第１および第２のリード４４、４５の他に、電気的に分離して第３のリード４６が固定されており、ステム４３上にボンディングされたモニター用受光素子４７の一方の電極と、同様に金線３８などにより電気的に接続されている。このモニター用受光素子４７は、ＬＤチップ３０の出力の変動をモニターし、常に一定になるようにＬＤチップ３０の駆動電力を調整することができるようにするものである。この周囲に図示しないキャップが被せられることにより、ピックアップ用の半導体レーザが得られる。
【００９６】
この例によれば、ＬＤチップ３０がボンディングされたサブマウント３１が搭載されるヒートシンク部４０に段差が設けられて、その低い面にＬＤチップ３０がボンディングされているため、サブマウント３１の表面とヒートシンク４０の高い面とがほぼ面一になり、サブマウント３１が熱伝導率の大きい絶縁性材料からなり、小さいヒートシンク４０上に搭載されても、サブマウント３１の表面を介して、ＬＤチップ３０の各電極の電気的接続をワイヤボンディングにより簡単に行うことができる。その結果、熱伝導率の大きいＳｉＣやＡｌＮなどをサブマウントとして用いることができ、ＬＤチップの放熱効率が向上し、高出力化や高信頼性を確保することができる。
【００９７】
また、この例によれば、両電極共にワイヤボンディングによりステムのリードと電気的に接続することができるため、ユーザにより電極の極性の異なるものを要求される場合でも、ワイヤボンディングの接続を変更するだけで済み、非常に簡単にユーザの要求を満たした半導体レーザを得ることができる。
【００９８】
図１０は、第５の実施形態による半導体レーザの他の例を示す図で、ヒートシンクの段差の変形例を示す図である。すなわち、段差はヒートシンク４０の全体に亘って形成されている必要はなく、その一部に高い部分４２があればよい。そのため、ヒートシンク部４０のスペースのある部分に段差の高い部分が設けられておればよい。なお、他の部分は図９に示される例と同じで、同じ符号を付してその説明を省略する。このような構造にすれば、サブマウント３１の搭載を障害なく行うことができ、小さいヒートシンク部４０でもサブマウント３１の搭載およびワイヤボンディングを容易に行うことができる。
【００９９】
図１１は、さらに他の例を示す図で、極性を変える例を示す図である。この例では、サブマウント３１上の電極パターンである第１および第２の配線膜３３、３４が図９の例と逆に形成された例で、ＬＤチップ３０のボンディングなどは図９に示される例と同様に行うことにより、第１のリード４４にＬＤチップ３０のｐ側電極を第２の配線膜３４を介して、第２のリード４５側にｎ側電極を第１の配線膜３３を介して、それぞれ接続することができる。なお、他の部分は図９の例と同じで、同じ符号を付してその説明を省略する。この例では第１および第２の配線膜の配置を変えたサブマウントを用いたが、サブマウントは図９と同じでワイヤボンディングだけを変更することもできる。
【０１００】
図１２は、さらに他の例を示す図で、この例はＬＤチップ３０の基板がサファイアなどの絶縁性基板からなる場合の例である。サファイア基板は熱伝導率が余り大きくないため、基板をサブマウント３１にボンディングするのは熱の放散の関係からは余り好ましくはないが、ボンディング性からは優れている。すなわち、ＬＤチップ３０の基板が絶縁性であるため、積層された半導体積層部の一部がエッチングなどにより除去されて露出するｎ形層にｎ側電極が設けられているため、ｎ側電極とｐ側電極とが同一面側、すなわちＬＤチップ３０の上面側に設けられており、両電極がサブマウント３１表面の配線膜３３、３４にそれぞれ金線３８などによりワイヤボンディングされている。したがって、第１および第２の配線膜３３、３４とヒートシンク４０の高い面４２および第２のリードとの間でそれぞれ金線３８などによりワイヤボンディングをすることにより、図９の例と同様に各電極とリードとを電気的に接続することができる。
【０１０１】
第５の実施形態の発明によれば、小さいパッケージで熱放散をよくする必要がある半導体レーザでも、熱伝導率のよい絶縁性材料をサブマウントとして使用することができ、非常に効率よく熱を放散させることができる。その結果、ＬＤチップの出力を大きくすることができると共に、その信頼性を非常に向上させることができる。とくに、ＬＤチップがIII 族チッ化物化合物半導体からなる場合には発熱しやすいが、本発明により温度上昇を抑制することができ、高出力で長寿命の青色系の半導体レーザが得られる。
【０１０２】
図１３は第６の実施形態のＬＤチップを示す説明図である。すなわち、前述のような放熱効果をよくしても、ＧａＮ系化合物半導体からなる発光素子は充分に低い動作電圧で高い出力を得にくい。その一つに光共振器の一部を構成する端面の平坦性が悪いところにあり、その改良を試みたものである。
【０１０３】
従来のＧａＡｓ系の化合物半導体を用いた半導体レーザでは、結晶性がよいため劈開によりきれいな鏡面が得られるが、その表面準位の密度が高く、端面破壊（ＣＯＤ）が生じやすいため、保護のためにその端面に絶縁体膜の積層が行われることがある。
【０１０４】
また、たとえば特開平８−１９１１７１号公報や特開平９−２７０５６９号公報に示されるように、III 族チッ化物化合物半導体を積層した青色系の半導体レーザでは基板に六方晶系のサファイア基板が用いられることにより、劈開をすることができず、その反射率を高めるため、その端面に誘電体膜の多層膜を設け、反射率を高めることがなされている。
【０１０５】
前述のように、従来のIII 族チッ化物化合物半導体を用いた青色系のＬＤチップでは、一般的にはサファイア基板上にIII 族チッ化物化合物半導体が積層されて構成されている関係上、劈開をすることができず、しかもIII 族チッ化物化合物半導体層は非常に化学的にも強いため、その端面はＲＩＥ法などの物理的エッチングにより形成されている。この物理的エッチングではイオンの衝撃やコンタミネーションの付着などにより、その表面は完全な平坦性が得られない。このような完全な平坦性が得られない端面に誘電体膜を積層しても、その平坦性を充分に補正することができず、完全な共振器の反射面とすることができない。すなわち、マクロ的に見れば高い反射率が得られるように誘電体膜の積層膜が得られても、端面の傷や付着物により、光の反射方向が共振器と異なる方向に進み、十分な外部微分量子効率や閾値を向上させることができない。
【０１０６】
第６の実施形態では、前述のように、基板に半導体基板を用いることを可能にし、劈開することができるようにしたので、その劈開面による平坦面を利用して、反射効率を上げ、光共振器の一部を構成する端面を平坦化して反射率を制御し、外部微分量子効率および閾値を向上させることができ、低い動作電圧で高い出力が得られる青色系の半導体レーザを得られるようにしている。
【０１０７】
すなわち、図１３（ａ）〜（ｂ）にその一例の斜視および側面の説明図が示されるように、基板１上にIII 族チッ化物化合物半導体からなり、少なくとも活性層５、活性層５を挟持する第１導電形（ｎ形）クラッド層４および第２導電形（ｐ形）クラッド層６を含む半導体積層部１２が設けられる半導体レーザチップを有している。この半導体レーザチップの光共振器を構成する端面の少なくとも一方の端面が平坦面に形成されると共に、その平坦面の表面に絶縁体膜５２が単層膜または屈折率が異なる複数種類の多層膜５３〜５４で形成されている。
【０１０８】
図１３に示される例は、図１に示される構造と同様の、ＧａＡｓ基板１上にIII 族チッ化物化合物半導体層が積層され、劈開によりその端面が平坦面に形成されている。その出射端面（図１３で矢印が光の出射方向）に、たとえばＡｌ2 Ｏ3 からなる第１の絶縁膜５２が発光波長をλ、第１の絶縁体膜の屈折率をｎ1 として、λ／２ｎ1 の厚さ堆積されている。そして、出射面と反対面（後端面）の表面に、たとえばＡｌ2 Ｏ3 からなる第２の絶縁体膜５３がλ／４ｎ2 、たとえばＴｉＯ2 からなる第３の絶縁体膜５４がλ／４ｎ3 、さらに第２および第３の絶縁体膜５３、５４が繰り返して積層され、４層の多層膜が形成されている。このように、λ／４ｎの厚さの絶縁体膜を多層に積層することにより、その反射率を調整しやすく、偶数層積層することにより反射率を高くすることができる。この後端面の反射率は、できるだけ高い方が好ましく、５０〜９０％程度、一般的には７０％程度に形成される。一方、出射面側は、反射率が低く形成され、前述のようにλ／２ｎの厚さの絶縁体膜が単層膜または多層膜で堆積されたり、λ／４ｎの厚さで奇数回積層される。反射率は５〜６０％程度で用途により使い分けられ、たとえば出力を大きくする場合は１０％以下にし、温度特性を向上させる場合は５０〜６０％などに設定される。絶縁体膜としては、この例のように、Ａｌ2 Ｏ3 やＴｉＯ2 がIII 族チッ化物化合物半導体との密着性がよいため好ましいが、他にＳｉＯ2 、Ｓｉ3 Ｎ4 などを用いることができる。
【０１０９】
この絶縁体膜を形成するには、後述する半導体積層部１２および電極９、１０を形成した後に、ｐ側電極の延びる方向と垂直方向にたとえば７００μｍ程度の間隔でスクライブ傷を入れ、衝撃を加えることにより劈開し、ウェハからバー状にする。そして、そのバー状の分割体の劈開面を上向きにしてスパッタ装置内でスパッタさせることにより絶縁体膜を成膜することができる。この成膜を劈開面の両面に行い、その後バー状の分割体をさらにダイシングにより各チップに分割することにより端面に絶縁体膜が設けられたＬＤチップが得られる。なお、絶縁体膜は、両端面に設けられなくてもよい。とくに劈開により完全な鏡面が得られればある程度の反射率が得られ、出射面側には絶縁体膜を設けなくてもよい。
【０１１０】
絶縁体膜が設けられる面は、この例では劈開により平坦面が形成されている。III 族チッ化物化合物半導体は結晶欠陥が多いが、後述するように基板と一致させた立方晶系で積層され、劈開されることにより、ミクロ的に見てもほぼ平坦な面となり、さらに絶縁体膜が設けられることにより、充分に反射率が制御されて共振器内に有効に反射させる良好な共振器端面を形成することができる。
【０１１１】
ＬＤチップの構造は、前述の図１と同じ構造で、同じ部分に同じ符号を付してその説明は省略する。このＬＤチップは、図３または図４の構造のもでも同様である。
【０１１２】
第６の実施形態によれば、青色系のＬＤチップをＧａＡｓの導電性基板にIII 族チッ化物化合物半導体層を積層して立方晶系で形成しているため、比較的劈開をしやすく、端面を平坦面に形成できる。その結果、表面に絶縁体膜を設けることにより、その反射率を調整することができると共に、端面での乱反射がなく、反射した光がすべて共振器内に戻り効率のよい発振をする。すなわち、従来のドライエッチングにより形成される端面では、どうしても表面に小さな凹凸が形成され、たとえ誘電体膜を形成してその反射率を調整しても充分に微分量子効率を上げることができなかったが、本発明によれば、端面が平坦面に形成されているため、端面での乱反射がなく、微分量子効率が向上すると共に、閾値を下げることができた。
【０１１３】
また、ＳｉＣおよびＧａＮ基板を用いても同様に劈開をすることができ、平坦な端面を得ることができ、微分量子効率および閾値を向上させることができた。なお、これらの場合、立方晶系の基板を用い、立方晶系のIII 族チッ化物化合物半導体層を積層することがよりきれいな平坦面を得ることができる。
【０１１４】
さらに、この例では、劈開性の基板を用いて劈開をする例であったが、図１９に示されるようなサファイア基板上にIII 族チッ化物化合物半導体が積層されたＬＤチップでも、ドライエッチングにより形成された端面を平坦面にすれば同様に反射率の調整により、微分量子効率および閾値を向上させることができる。たとえば前述の例の劈開に代えてドライエッチングとサファイア基板の分割によりウェハをバー状の分割体に形成した後に、その端面にIII 族チッ化物化合物半導体を成膜し、その後前述の絶縁体膜を成膜することにより、活性層とほぼ同程度の屈折率の材料によりドライエッチングによる荒れた端面が平坦化され、その表面に絶縁体膜が設けられて反射率が調整されるため、乱反射することなく所望の反射率が得られ、レーザ特性が向上する。このような端面の平坦化法は、他にケミカルポリッシュなどによっても行うことができる。
【０１１５】
第６の実施形態によれば、III 族チッ化物化合物半導体を用いたＬＤチップの端面を平坦化して絶縁体膜によりその反射率が調整されているため、微分量子効率や閾値などのレーザの特性が向上する。その結果、低い動作電圧で高出力の青色系の半導体レーザが得られる。
【０１１６】
図１４〜１６は第７の実施形態のＬＤチップを示す説明図である。すなわち、前述の各例に示されるように、III 族チッ化物化合物半導体は、熱的、化学的に非常に安定であり、ウェットエッチングをすることができず、ＡｌＧａＡｓ系やＡｌＧａＩｎＰ系などの化合物半導体のようにダメージを与えることなく、再現性よくストライプ状の開口部を形成して、内部電流狭窄層を設けることができない。
【０１１７】
すなわち、従来のIII 族チッ化物化合物半導体では、ＲＩＥ法などのドライエッチングによらなければエッチングをすることができず、ドライエッチングでは、半導体層に与えるダメージが大きく、再成長する半導体層の結晶性が著しく悪化すると共に、エッチングレートの制御性が悪く、再現性も悪い。そのため、上部（ｐ側）電極をストライプ状に形成して電流注入領域をストライプ状にしたり、さらにｐ側電極の両サイドの積層された半導体層を上部（ｐ形）クラッド層の一部までメサ形状にエッチングしてメサストライプ型構造にすることにより、電流の注入領域を画定している。
【０１１８】
一方、特開平９−２４６６７０号公報には、絶縁性のIII 族チッ化物化合物半導体からなる電流狭窄層をエッチングにより形成するか、選択成長法により形成することが記載されているが、エッチングの具体的方法については記載されておらず、選択成長法では成長温度を高くするとＳｉＯ2 上にも堆積するため成長温度を低くする必要があり、低温では結晶性の悪化またはアモルファス化して良好な結晶を作れない。
【０１１９】
このように、ウェットエッチングによりストライプ状の開口部が形成された電流狭窄層を作り込むことができず、発光領域に充分に電流を注入することができず、電流が広がってレーザ素子の発振開始電流（以下、単に閾値ともいう）が上昇したり、外部微分量子効率（以下、単に量子効率ともいう）が低下し、高出力化や、高信頼性の確保を充分に行うことができない。そのため、電流狭窄層を活性層の近い部分に有し、閾値が低くすることが、発光効率（量子効率）の高い半導体レーザを得るのに必要となる。
【０１２０】
第７の実施形態による半導体レーザは、図１４にその一例が示されるように、III 族チッ化物化合物半導体からなり、少なくとも活性層５と、その活性層５を挟持する第１導電形（ｎ形）クラッド層４および第２導電形（ｐ形）クラッド層６とを有する半導体積層部１２が基板１上に設けられている。そして、半導体積層部１２内に、絶縁体からなりストライプ状の開口部（ストライプ溝１８）を有する電流狭窄層１７が設けられている。
【０１２１】
電流狭窄層１７は、たとえばＳｉＯ2 、Ｓｉ3 Ｎ4 、Ａｌ2 Ｏ3 などのＳｉまたはＡｌの酸化物、チッ化物または酸化チッ化物などの絶縁体膜が成膜しやすいと共に、エッチングしやすく取り扱いやすいため好ましい。この電流狭窄層１７は、図１４の紙面と垂直方向に延び、幅がたとえば４μｍ程度のストライプ溝１８のみに電流を集中させ、それ以外のところを電流が流れないようにするためのもので、０.１〜０.６μｍ程度の厚さに設けられる。この電流狭窄層１７は、半導体層ではないため、後述するエッチングストップ層２７までの半導体層の積層が終った状態で、ＭＯＣＶＤ装置などの半導体層のエピタキシャル成長装置から取り出して、たとえばスパッタ装置などにより絶縁体膜を成膜し、さらにレジスト膜などによりマスクを形成してフッ酸などによりストライプ状にエッチングすることにより形成される。
【０１２２】
基板１は、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）からなり、その上に半導体積層部１２との格子不整合を緩和するための緩衝層２が、たとえばＧａＮにより設けられている。基板１としては、前述のようなＧａＡｓ、表面にＳｉＣが設けられたＳｉ、ＧａＮなどの導電性の結晶基板を用いることもできる。その基板１の材料に応じて、緩衝層２の材料も選択されるが、緩衝層２の厚さは、格子の不整合を吸収するため、０.０１〜０.１μｍ程度の厚さに設けられる。前述のように、導電性基板が用いられることにより、チップの上下両面から電極を取り出すことができると共に、劈開によりチップ化することができるため、光の出射面を鏡面の端面とすることができ、共振特性の優れた半導体レーザが得られる。
【０１２３】
半導体積層部１２は、前述の各例と同様に積層されるが、ｎ形ＧａＮからなり、１〜２μｍ程度のｎ形コンタクト層３を介した発光層形成部１１上に、たとえばｐ形ＧａＮからなり、１０〜１００ｎｍ程度の厚さに設けられるエッチングストップ層２７が設けられ、その上にストライプ溝１８が形成された電流狭窄層１７を介して、ｐ形ＧａＮからなり、０.８μｍ程度の厚さのｐ形コンタクト層７が設けられている。エッチングストップ層２７は、前述の絶縁体膜をエッチングする際にｐ形クラッド層６にダメージを与えないようにすると共に、できるだけ酸化しやすいＡｌが含まれない層とすることにより、エピタキシャル成長装置から取り出してエッチングにより露出させても、表面を酸化しにくく清浄に保持させるための層である。そのため、ＧａＮであることが好ましいが、Ａｌの混晶比の小さい層であれば、たとえばＡｌｓ Ｇａ1- ｓ Ｎ（０＜ｓ≦０.１）でもよい。ｎ形およびｐ形のコンタクト層３、７は、ｎ側電極９およびｐ側電極１０とそれぞれオーミックコンタクトを得るための層で、ｐ形コンタクト層７は、前述の電流狭窄層１７が形成された後に、再度ＭＯＣＶＤ装置などにウェハを入れてＧａＮ層を成長することにより形成される。
【０１２４】
電流狭窄層１７は絶縁体であるため、この上に半導体層を成長させることはできないが、ストライプ溝１８により露出した半導体層をシードとして半導体層が成長し、電流狭窄層の表面の高さまで成長すると、ＧａＮの横方向の成長速度が縦方向よりも早いため、今度は電流狭窄層１７のＳｉＯ2 表面を覆うように横方向に成長する（これをラテラル成長という）。ＧａＮがラテラル成長をすることは、たとえばジャパニーズ ジャーナル オブ アプライド フィジックス（Jpn.J.Appl.Phys. ）パート２.３６、８９９頁（１９９７年）に、エイ ウスイらによりＧａＮの結晶欠陥を低減することを目的としてラテラル成長をすることが示されており、一般に知られている。この実施形態ではこのラテラル成長を利用して、半導体層上に絶縁体からなる電流狭窄層１７を形成し、ストライプ溝１８からの半導体層の成長をさらにその絶縁体の表面にラテラル成長させることにより、ｐ形コンタクト層７が形成されている。これにより絶縁体からなる電流狭窄層１７が半導体積層部中に埋め込まれる。その結果ｐ形コンタクト層７では電流が全体に広がるが、絶縁体を電流が流れることはできず、ストライプ状に除去されたストライプ溝１８の部分のみでｐ形クラッド層６側と電気的に接続され、この部分に電流が集中する。
【０１２５】
なお、この例では電流狭窄層１７上にｐ形コンタクト層７を成長する例であったが、ｐ形クラッド層６を半分程度の厚さの成長にしておいて、この電流狭窄層１７上に第２のｐ形クラッド層を成長し、その上にさらにコンタクト層７を成長することもできる。その他の発光層形成部１１や、電極などの構造は、前述の各例と同様であり、同じ符号を付してその説明を省略する。
【０１２６】
製法も前述の各例と同様に製造することができるが、ｐ形クラッド層６を成長した後、ＭＯＣＶＤ装置からウェハを取り出し、たとえばスパッタ装置でたとえばＳｉＯ2 からなる絶縁体膜を成膜する。そして、表面にレジスト膜を設け、ホトリソグラフィ技術によりパターニングしてストライプ状に絶縁体膜を露出させ、フッ酸、バッファードフッ酸などの酸性溶液により絶縁体膜の露出部分をエッチングして、ストライプ溝１８が設けられた電流狭窄層１７を形成する。
【０１２７】
その後、再度ＭＯＣＶＤ装置にウェハを入れ、前述と同様にＧａＮからなるｐ形コンタクト層７を成長する。この際、絶縁膜である電流狭窄層１７上には半導体層が成長しないが、前述のように、ストライプ溝１８により露出したエッチングストップ層２７の露出部分がシードとなりストライプ溝１８内にＧａＮ層が成長する。その成長が電流狭窄層１７の表面までくると、電流狭窄層１７の表面を横方向にラテラル成長し、順次横方向にラテラル成長すると共にその上にも成長していく。その結果、電流狭窄層１７上にＧａＮ層が成長し、ｐ形コンタクト層７が形成される。
【０１２８】
第７の実施形態の半導体レーザによれば、III 族チッ化物化合物半導体積層部内に、絶縁体からなる電流狭窄層が設けられているため、ウェットエッチングが困難なIII 族チッ化物化合物半導体層をエッチングすることなく、電流狭窄層を活性層の近くに作り込むことができる。その結果、電流狭窄層と活性層との距離を小さくすることができ、電流狭窄層はストライプ溝以外の所では電流が流れず、電流が拡散しないうちに活性層に有効に電流を注入することができる。そのため、閾値を低くしながら、量子効率を大きくすることができ、高出力化、高信頼性化を達成することができる。
【０１２９】
さらに、この製法によれば、電流狭窄層を絶縁体で形成し、III 族チッ化物化合物半導体のラテラル成長を利用することにより、電流狭窄層上に半導体層を成長させているため、フッ酸などのエッチング液により簡単にストライプ溝を形成することができ、簡単な製法で電流狭窄層を活性層の近くに作り込むことができる。
【０１３０】
図１５は、図１４の変形例の断面説明図である。この例は、図１に示される例と同様に、ＬＤチップの基板として、ＧａＡｓ基板１を用いることにより、チップの上下両面からｐ側およびｎ側の電極を取り出すことができると共に、劈開をすることができる構造にしたもので、電流狭窄層１７の構造および形成方法は図１５および図１の例と同じである。同じ部分は同じ符号を付してその説明を省略する。
【０１３１】
この構造にすることにより、前述のようにIII 族チッ化物化合物半導体を用いながら、活性層の近傍に電流狭窄層を作り込むことができると共に、ｎ側電極９を、積層した半導体層の一部をエッチングしなくても設けることができて、両電極をチップの上下両面から取り出す垂直型のチップが得られ、さらに、基板から半導体積層部１２を立方晶系の積層構造にすることができるため、劈開をすることができる。その結果、閾値を低くしながら、量子効率を大きくすることができ、高出力化、高信頼性化を達成することができる。さらには、チップのボンディングが非常に容易になると共に、光出射面の共振器端面を非常に平坦な面とすることができ、共振特性の優れた半導体レーザが得られる。
【０１３２】
図１６は、図１４のさらに他の変形例を示す図である。この例は、基板１として、図４の例と同様に、Ｓｉ基板を用いたもので、前述のように、ＳｉＣ層が緩衝層２として用いられる。詳細は図４の例と同様でその説明を省略する。
【０１３３】
この例においても、図１５の例と同様に、共振特性の優れた半導体レーザが得られる。
【０１３４】
前述の例のほかに、基板として、ＧａＮ基板を用いれば、III 族チッ化物化合物半導体と格子不整合を生じることなくIII 族チッ化物化合物半導体層を積層することができる。なお、この場合でも半導体層の成長を始める前にＧａＮからなる緩衝層を成膜することが成長する半導体層との整合を取る上で好ましい。
【０１３５】
第７の実施形態によれば、III 族チッ化物化合物半導体を用いながら、ストライプ溝のエッチングを簡単に行うことができる電流狭窄層を作り込むことができる。そのため、電流注入領域に確実に電流を注入することができ、閾値を小さくしながら、量子効率を大きくすることができる。その結果、高出力で、信頼性の高い半導体レーザが得られる。
【０１３６】
さらに、基板として、ＧａＡｓ、Ｓｉ、ＧａＮなどを用いることにより、垂直型のチップで、劈開することができるため、優れた端面を有するレーザ共振器が得られ、短波長の高性能の半導体レーザが得られる。
【０１３７】
図１７〜１８は、さらにIII 族チッ化物化合物半導体からなる発光素子の発光効率を向上させるための第８の実施形態を説明する図である。すなわち、III 族チッ化物化合物半導体は、前述のように、熱的、化学的に非常に安定であり、信頼性が高く、長寿命化という点においては、非常に優れた性質を有している。しかし、安定であるがゆえに、良好な結晶性を有する半導体層を得るためには、たとえば特許公報第２７１３０９４号に示されるように、１０００℃程度の非常に高温で成長をしなければならない。一方、活性層のようにＩｎを含有する半導体層は、元素ＩｎとＧａＮとが混晶しにくく、かつ、Ｉｎの蒸気圧が高いため、十分なＩｎを入れようとすると７００℃程度またはそれ以下の温度でしか結晶成長をすることができない。そのため、結晶性の優れた半導体層を得ることができず、発光効率が低下したり、寿命特性が低下しやすい。とくに緑色に近い青色よりも長波長側の発光をさせようとすると、Ｉｎの量を増やさなければならないが、Ｉｎの量を増やすと一層結晶性が低下するため、Ｉｎの混晶比を増やすことができない。
【０１３８】
一方、特開平６−３７３５５号公報には、一種類の化合物半導体を用いて広範囲の波長領域において発光することができる半導体発光素子を実現するため、ＧａＡｓＮ系の材料を活性層に使用することが開示されている。すなわち、ＧａＰは間接遷移型の半導体であるため、直接遷移型のバンド構造をもつＧａＡｓＮ系材料を用いることにより、広い波長領域をカバーすることが開示されている。しかし、ＧａＡｓＮ系の材料は、Ａｓの混晶比に対するバンドギャップエネルギーの関係は、リニアで変化しないで２乗で変化するボーイング特性を有しているため、とくに青色から緑色に近い範囲では僅かのＡｓの混晶比を変化させても大きくバンドギャップエネルギーが変化し、目標の発光波長に作り込むことが困難である。
【０１３９】
第８の実施形態による半導体発光素子は、図１７にその一例の断面説明図が示されるように、III 族チッ化物化合物半導体からなり電流注入により発光する活性層５と、その活性層５よりバンドギャップエネルギーが大きいIII 族チッ化物化合物半導体からなり前記活性層を両面から挟持するｎ形クラッド層４およびｐ形クラッド層６とを有しており、前記活性層５がＧａ、ＰおよびＮを含む化合物半導体層、たとえばＧａＰu Ｎ1-u （０＜ｕ＜０.５）からなっている。
【０１４０】
活性層５は、キャリアの再結合により発光させる層で、そのバンドギャップエネルギーにより発光する光の波長が定まり、発光させる光の波長に応じたバンドギャップエネルギーの材料が使用され、たとえばＧａＰ0.1Ｎ0.9からなるウェル層とＧａＰ0.02Ｎ0.98からなるバリア層とが、それぞれ１０〜１００ｎｍ程度、３〜５層づつ積層された多重量子井戸構造（ＭＱＷ）で形成されている。本発明では、この活性層５に、たとえばＧａＰu Ｎ1-u （０＜ｕ＜０.５）のように、ＩｎＧａＮ系（系はＩｎの混晶比が所望のバンドギャップエネルギーになるように種々変化させ得ることを意味する、以下同じ）化合物半導体とは異なる化合物半導体が用いられていることに特徴がある。
【０１４１】
すなわち、前述のように、従来の活性層をそれよりバンドギャップエネルギーの大きいクラッド層により挟持して発光させる青色系の半導体発光素子としては、III 族チッ化物化合物半導体が用いられ、その活性層としてＩｎＧａＮ系化合物半導体が使用されてきたが、前述のように、ＩｎＧａＮ系化合物半導体はその結晶性がよくないと共に、Ｉｎの混晶比を一定以上に大きくすることができず、ある程度以上の長波長の発光をさせることができない。そのため、本発明者らは鋭意検討を重ねた結果、ＧａＮとＧａＰとを混晶させることにより、優れた結晶性で、バンドギャップエネルギーを下げられることを見出した。
【０１４２】
このＧａＰu Ｎ1-u は、図１８にその混晶比ｕの一部に対するバンドギャップエネルギー（ｅＶ）のグラフが示されるように、全体としてはリニアには変化しないが、そのｕの値が大きくなるほどバンドギャップエネルギーが小さくなり、Ｐの混晶比を選択することにより所望のバンドギャップエネルギーの活性層を得ることができる。たとえば４００〜４３０ｎｍ程度の波長の光を発光させるためには、ｕの値は０.０５〜０.２程度が好ましい。前述のように、ＧａＰu Ｎ1-u のｕに対するバンドギャップエネルギーの変化は全体としてはリニアではない（図１８ではｕの範囲が狭いため直線に見える）が、ＧａＡｓＮ系のＡｓの混晶比を変化させると、図１８に破線で示されるように、ＧａＡｓＮ系に比べればその変化率が遥かに小さい。すなわちバンドギャップエネルギーのボーイングパラメータは、たとえばジャパニーズ ジャーナル オブ アプライド フィジックス（Jpn.J.Appl.Phys.）第３７巻１９９８年、１４３６〜１４３９頁にも示されるように、ＧａＮ−ＧａＡｓが１９.６ｅＶであるのに対して、ＧａＮ−ＧａＰでは９.３１ｅＶと小さい。
【０１４３】
活性層５は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。なお、このような固溶体を得るには、たとえばＭＯＣＶＤ法によりＧａ、Ｐ、Ｎの反応ガスであるトリエチルガリウム（ＴＥＧ）、ホスフィン（ＰＨ3 ）、アンモニア（ＮＨ3 ）をキャリアガスの水素（Ｈ2 ）と共に導入してその流量を調整しながら６００〜９００℃程度で反応させることにより、所望の混晶比の固溶体を得ることができる。
【０１４４】
この活性層５以外の基板１、半導体積層部１２および電極などの構成は、殆ど図４に示される構造と同じで、製造方法も同様に行うことができ、同じ部分には同じ符号を付してその説明を省略する。なお、この例では、ｐ形コンタクト層７上に、たとえば５〜１０μｍ程度の幅のストライプ溝が形成されたＳｉＯ2 などからなる絶縁膜が電流狭窄層１７として、ＣＶＤ法などにより０.１〜０.６μｍ程度設けられ、その上にｐ側電極１０が設けられている。
【０１４５】
第８の実施形態によれば、活性層にＩｎＧａＮ系化合物半導体を使用しないで、ＧａＰＮ系化合物半導体を使用しているため、活性層も高温で積層することができ、結晶性の優れた活性層が得られる。その結果、ノンドープでも閾値が小さく、高効率な発光を実現できる。一方、前述のように、Ｐの混晶比とバンドギャップとの間にはリニア性がないが、とくにその混晶比が０.２程度までは、その変化率が小さく、青色から緑色程度までの発光には、何ら支障を来すことがない。
【０１４６】
前述の例では、ｐ側電極１０の下側に絶縁膜を設けることにより、電流注入領域を画定したが、前述の各例と同様に、ｐ側電極をストライプ状にしただけの電極ストライプ構造のＬＤチップや、ストライプ状電極の両側の半導体層をｐ形クラッド層の上部までメサ型形状にエッチングするメサストライプ構造や、プロトンなどを打ち込んだプロトン打込み型にすることもできる。さらに、電流狭窄層を埋め込む構造にすることもできる。また、基板１も図１または図３の構造にすることもできる。
【０１４７】
さらに前述の例では、半導体レーザの例であったが、発光ダイオード（ＬＥＤ）の構造にしても同様に活性層の結晶性が優れ、発光効率の高い高輝度のＬＥＤを得ることができる。この場合、ＬＥＤでは、光を閉じ込める必要はなく、光ガイド層が不要であると共に、活性層は単一量子井戸構造またはダブルヘテロ接合構造で形成される。また、ＬＥＤの場合、ダブルヘテロ接合構造でなくても、ｐｎ接合の一方の半導体層にＧａＰＮ系化合物半導体を使用してもよい。
【０１４８】
第８の実施形態によれば、III 族チッ化物化合物半導体を用いた半導体発光素子の活性層に結晶性の優れた化合物半導体層が用いられているため、発光効率が向上し信頼性の優れた半導体発光素子が得られる。
【０１４９】
第８の実施形態における前述の例では、活性層にＧａ、ＰおよびＮを含む化合物半導体層を用いたが、これに代り、ＴｌおよびＧａを含む化合物半導体層を用いることもできる。前述のように、ＩｎＧａＮ系化合物半導体は、Ｉｎの混晶比が大きくなるにしたがって結晶性が極端に悪くなることが知られており、一般的にＩｎの混晶比は０.２以下であることが望ましいといわれている。このことはＩｎＧａＮ系化合物半導体ではバンドギャップエネルギーを２.９ｅＶ以下にすることが困難であり、４３０ｎｍ以上の波長の光を発光させることが困難である。
【０１５０】
一方、特開平８−２７４３７０号公報に、タリウム（Ｔｌ）原子をIII 族チッ化物化合物半導体に１個の価電子をもつドーパントとして利用する方法が示されており、ＩｎＧａＮ系化合物半導体の活性層に添加することにより、Ｔｌ原子がＤ−Ａ（ドナー／アクセプタ）発光の再結合中心となり、高輝度の緑色ＬＥＤを作製する方法が開示されている。しかし、活性層中の不純物は、非発光再結合中心ともなり、発熱の原因にもなるため、半導体レーザの室温連続発振を実現するためには、より効率の高い発光が必要である。すなわち、この特許でも述べられているように、不純物を一定以上添加したときに生じる結晶性の低下を抑えることが困難であるため、Ｔｌを１価のドーパントとして用いた場合には、レーザ発光の効率が低下する。このような理由から、III 族チッ化物化合物半導体からなる緑色レーザの室温連続発振はまだ報告されていない。
【０１５１】
さらに、特開平９−２１９５６１号公報には、光通信に用いられる１.３〜１.６５μｍの波長帯で、温度による波長変化を防止するために、ＧａＩｎＡｓＰまたはＡｌＩｎＡｓなどの半導体混晶に、さらにＴｌを混晶させて活性層を形成することが開示されている。そしてＴｌの混晶比によりバンドギャップエネルギーが変化することも示されているが、ここで示されているものは、波長が１.２〜１.６５μｍで発振波長が温度により変化しないようにすることが目的で、バンドギャップエネルギーも２ｅＶ程度のＧａＰまたはＡｌＡｓまでしか考慮されていない。すなわち、Ｔｌを混晶させることにより、緑色の発光をさせることについては何ら開示されていない。
【０１５２】
本発明者らは、III 族チッ化物化合物半導体を用いながらナローバンドギャップ化を図るため、鋭意検討を重ねた結果、ＧａＮ相とＴｌＮ相とを混晶させることにより、結晶性の優れた混晶が得られると共に、バンドギャップエネルギーを小さくすることができ、緑色（波長が５００〜５５０ｎｍ程度）の半導体レーザを実現できることを見出した。
【０１５３】
すなわち、ＴｌとＧａを含む層を活性層とする半導体発光素子は、図１７と同じ構造で実現でき、III 族チッ化物化合物半導体からなり電流注入により発光する活性層５と、その活性層５よりバンドギャップが大きいIII 族チッ化物化合物半導体からなり前記活性層５を両面から挟持するｎ形クラッド層４およびｐ形クラッド層６とを有しており、活性層５が少なくともＴｌおよびＧａを含む化合物半導体層、たとえばＴｌv Ｇａ1-v Ｎ（０＜ｖ＜１）からなっている。
【０１５４】
活性層５は、キャリアの再結合により発光させる層で、そのバンドギャップにより発光する光の波長が定まり、発光させる光の波長に応じたバンドギャップの材料が使用され、たとえばＴｌ0.1 Ｇａ0.9 Ｎからなるウェル層とＴｌ0.02Ｇａ0.98Ｎからなるバリア層とが、それぞれ５〜１０ｎｍ程度、３〜５層づつ積層された多重量子井戸構造（ＭＱＷ）で形成されている。なお、活性層５は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。この例では、この活性層５に、たとえばＴｌv Ｇａ1-v Ｎ（０＜ｖ＜１）のように、ＩｎＧａＮ系化合物半導体とは異なる化合物半導体が用いられていることに特徴がある。
【０１５５】
すなわち、前述のように、従来の活性層をそれよりバンドギャップの大きいクラッド層により挟持して発光させる青色系の半導体発光素子としては、チッ化ガリウム系化合物半導体が用いられ、その活性層としてＩｎＧａＮ系化合物半導体が使用されてきたが、ＩｎＧａＮ系化合物半導体はその結晶性がよくないと共に、Ｉｎの混晶比を一定以上に大きくすることができず、ある程度以上の長波長の発光をさせることができない。そのため、本発明者らはIII 族チッ化物化合物半導体を用いながらナローバンドギャップ化を図るため、鋭意検討を重ねた結果、前述のように、ＧａＮ相とＴｌＮ相とを混晶させることにより、結晶性の優れた混晶が得られると共に、バンドギャップエネルギーを小さくすることができ、緑色の半導体レーザを実現できることを見出した。
【０１５６】
このＧａＮ相とＴｌＮ相との混晶による固溶体は、Ｔｌをドーパントとして混入させるのとはＧａとＴｌとの結合方法の点で異なり、結晶性を害することなくバンドギャップエネルギーを小さくすることができる。ＧａＮ相とＴｌＮ相との固溶体はその混晶比を自由に変化させることができ、Ｔｌの混晶比が大きくなるにしたがってバンドギャップエネルギーが小さくなる。たとえば緑色（波長が５００〜５５０ｎｍ程度）の発光をさせるためには、Ｔｌの混晶比ｖを０.３〜０.６程度にすることにより所望のバンドギャップエネルギーとなる。このような固溶体を得るには、たとえばＭＯＣＶＤ法によりＴｌ、Ｇａ、Ｎの反応ガスであるトリメチルタリウム（ＴＭＴｌ）、トリエチルガリウム（ＴＥＧ）、アンモニア（ＮＨ3 ）をキャリアガスの水素（Ｈ2 ）と共に導入してその流量を調整しながら６００〜８００℃程度で反応させることにより、所望の混晶比の固溶体を得ることができる。Ｔｌの反応ガスとしては、このような３価の有機金属化合物を用いることにより、ドーパントにはならないでＧａＮと混晶することができる。これは、Ｇａも最外殻外電子は３個であり、３価のＴｌはＧａの代りに結晶の構成要素として入ることができるためである。たとえば１価のシクロペンタジエニルタリウム（Ｇｐ2 Ｔｌ）を用いると混晶が得られないでドーパントとなり、前述のように、結晶性が低下して半導体レーザに適する高出力の発光が得られない。このような３価のＴｌの化合物として、他にトリエチルタリウムなどが挙げられる。
【０１５７】
その他の構造および製法は、前述の例と同様で、その説明を省略する。また、構造としては、前述の各例の構造を採用することができる。なお、ＬＥＤの場合、ダブルヘテロ接合構造でなくてもｐｎ接合の一方の半導体層にＴｌＧａＮ系化合物半導体を使用してもよい。
【０１５８】
この例によれば、活性層にＩｎＧａＮ系化合物半導体を使用しないで、ＴｌＧａＮ系化合物半導体を使用しているため、高温でIII 族チッ化物化合物半導体層を積層することができ、結晶性の優れた活性層が得られる。そして、バンドギャップエネルギーを小さくすることができ、緑色の発光をさせることもできる。その結果、ノンドープでも閾値が小さく、緑色などの波長の光を高効率で発光させることができる。その結果、緑色のレーザ発振も得られる。その結果、緑色などの青色より長波長側の半導体レーザを実現できると共に、発光効率が向上し信頼性の優れた半導体発光素子が得られる。
【０１５９】
前述の各例に示される図においては、基板の厚さが実際には他の層と比較して、数十倍以上の厚さがあるが、省略して薄く書かれ、概念的な図として書かれている。他の半導体層の厚さも、概念的な図で、厳密な厚さを表してはいない。
産業上の利用性
本発明によれば、III 族チッ化物化合物半導体を用いた青色系の半導体発光素子を、チップの上下から両電極を取り出すことができる、いわゆる垂直形で、しかも高特性で得られるため、高い記録密度を有する光ディスクメモリや、レーザビームプリンタなどの光源として便利に利用することができる。
【図面の簡単な説明】
【図１】 本発明による第１の実施形態の斜視説明図である。
【図２】 図１の緩衝層の組成変化を示す説明図である。
【図３】 図１の変形例を示す斜視説明図である。
【図４】 本発明による第２の実施形態の斜視説明図である。
【図５】 本発明による第３の実施形態であるＬＤの製造工程を示す図である。
【図６】 第３の実施形態の異なる例の製造工程を示す図である。
【図７】 第４の実施形態による半導体レーザの説明図である。
【図８】 図７の変形例を示す説明図である。
【図９】 第５の実施形態による半導体レーザの説明図である。
【図１０】 図９の変形例を示す説明図である。
【図１１】 図９のさらに他の変形例を示す説明図である。
【図１２】 図９のさらに他の変形例を示す説明図である。
【図１３】 第６の実施形態による半導体レーザの説明図である。
【図１４】 第７の実施形態による半導体レーザの断面説明図である。
【図１５】 図１４の変形例を示す断面説明図である。
【図１６】 図１４のさらに他の変形例を示す説明図である。
【図１７】 第８の実施形態を示す説明図である。
【図１８】 ＧａＰu Ｎ1-u の混晶比ｕによるバンドギャップの変化を示す図である。
【図１９】 従来の青色系半導体発光素子の断面説明図である。
【図２０】 従来の青色系のＬＤチップをサブマウントにボンディングする一例の説明図である。
【図２１】 従来の青色系のＬＤチップをサブマウントにボンディングする他の例の説明図である。
Claims (13)
- （ａ）劈開性のない第１の基板上に発光層形成部を構成する化合物半導体を積層して半導体積層部を形成し、
（ｂ）該半導体積層部の表面に不活性ガスによるプラズマを照射して表面のダングリングボンドを露出させ、
（ｃ）該ダングリングボンドが露出した半導体積層部の表面に劈開性のある第２の基板を該基板の劈開面と前記半導体積層部の劈開面とを一致させて貼着し、
（ｄ）前記第１の基板を除去し、
（ｅ）ついで前記第２の基板を劈開することによりチップ化する
ことを特徴とする化合物半導体レーザの製法。 - （ａ）劈開性のない第１の基板上に発光層形成部を構成する化合物半導体を積層して半導体積層部を形成し、
（ｂ´）該半導体積層部の表面側を保持して前記第１の基板を除去し、
（ｃ´）該第１の基板の除去により露出する半導体積層部の表面に不活性ガスによるプラズマを照射して露出面のダングリングボンドを露出させ、
（ｄ´）該ダングリングボンドが露出した半導体積層部の露出面に劈開性のある第２の基板を該第２の基板の劈開面と前記半導体積層部の劈開面とが一致するように貼着し、
（ｅ）ついで前記第２の基板を劈開することによりチップ化する
ことを特徴とする化合物半導体レーザの製法。 - 前記第１の基板を除去した半導体積層部の一部を劈開することにより前記半導体積層部の劈開面を形成し、前記貼着する第２の基板の一部を劈開することにより前記第２の基板の劈開面を形成し、前記半導体積層部の劈開面と前記第２の基板の劈開面とを揃えることにより、前記半導体積層部と第２の基板の劈開面を一致させる請求項２記載の製法。
- 前記半導体積層部が六方晶系で、その（１１−２０）面を前記劈開面とし、前記第２の基板が立方晶系でその（０１１）面を前記劈開面として該劈開面を一致させて貼着する請求項１、２または３記載の製法。
- III 族チッ化物化合物半導体からなり、少なくとも活性層と、該活性層を挟持する第１導電形クラッド層および第２導電形クラッド層とを有する半導体積層部が基板上に設けられる半導体レーザであって、前記半導体積層部内に、ＳｉまたはＡｌの酸化物および／またはチッ化物からなる絶縁体からなり、ストライプ状の開口部を有する電流狭窄層が設けられてなる半導体レーザ。
- 前記電流狭窄層のストライプ状開口部から前記電流狭窄層上にラテラル成長によりIII 族チッ化物化合物半導体からなる半導体層が設けられてなる請求項５記載の半導体レーザ。
- 前記第２導電形クラッド層が前記活性層の上層側に設けられ、該第２導電形クラッド層中またはその上にＧａＮまたはＡｌp Ｇａ1-p Ｎ（０＜ｐ≦０.１）からなるエッチングストップ層を介して前記電流狭窄層が設けられてなる請求項５または６記載の半導体レーザ。
- 前記第１導電形および第２導電形のクラッド層と活性層との間にそれぞれ光ガイド層が設けられてなる請求項５、６または７記載の半導体レーザ。
- （ａ）基板上に緩衝層を堆積し、
（ｂ）該緩衝層上にIII 族チッ化物化合物半導体からなる第１導電形クラッド層、活性層および第２導電形クラッド層を含む発光層形成部を積層し、
（ｃ）前記発光層形成部上にＳｉまたはＡｌの酸化物および／またはチッ化物からなる絶縁体膜を成膜し、
（ｄ）該絶縁体膜をストライプ状にエッチングすることによりストライプ状の開口部を有する絶縁体からなる電流狭窄層を形成し、
（ｅ）該電流狭窄層のストライプ状の開口部に露出する半導体層をシードとして前記電流狭窄層上に第２導電形のIII 族チッ化物化合物半導体をラテラル成長させる
ことを特徴とする半導体レーザの製法。 - 前記絶縁体膜を形成する前にIII 族チッ化物化合物半導体からなるエッチングストップ層を成長し、前記絶縁体膜を酸性溶液によりエッチングする請求項９記載の半導体レーザの製法。
- III 族チッ化物化合物半導体からなる活性層と、該活性層よりバンドギャップが大きいIII 族チッ化物化合物半導体からなり前記活性層を両面から挟持するｎ形およびｐ形のクラッド層とを有する半導体発光素子であって、前記活性層がＴｌv Ｇａ1-v Ｎ（０＜ｖ＜１）で表される化合物半導体層からなる半導体発光素子。
- 前記活性層が量子井戸構造を有し、該量子井戸構造のウェル層が一般式Ｔｌv Ｇａ1-v Ｎ（０＜ｖ＜１）で表される材料からなる請求項１１記載の半導体発光素子。
- 基板上にＭＯＣＶＤ法により緩衝層を成膜し、III 族チッ化物化合物半導体からなるｎ形層、活性層、およびｐ形層を含む半導体積層部を成長し、前記ｎ形層およびｐ形層にそれぞれ電気的に接続するようにｎ側電極およびｐ側電極を形成する半導体発光素子の製法であって、
前記活性層の成長時に３価のタリウム化合物をＴｌ元素の反応ガスとして導入し、前記活性層の少なくとも一部にＴｌv Ｇａ1-v Ｎ（０＜ｖ＜１）で表される層を成長する半導体発光素子の製法。
Applications Claiming Priority (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25716598 | 1998-09-10 | ||
| JP25716698 | 1998-09-10 | ||
| JP26686898 | 1998-09-21 | ||
| JP26686798 | 1998-09-21 | ||
| JP26871498 | 1998-09-22 | ||
| JP27038598 | 1998-09-24 | ||
| JP27038698 | 1998-09-24 | ||
| JP27126398 | 1998-09-25 | ||
| JP27402598 | 1998-09-28 | ||
| JP32827098 | 1998-11-18 | ||
| PCT/JP1999/004904 WO2000016455A1 (fr) | 1998-09-10 | 1999-09-09 | Element lumineux semi-conducteur et laser a semi-conducteur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3850218B2 true JP3850218B2 (ja) | 2006-11-29 |
Family
ID=27580465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000570882A Expired - Fee Related JP3850218B2 (ja) | 1998-09-10 | 1999-09-09 | 半導体発光素子およびその製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6735230B1 (ja) |
| JP (1) | JP3850218B2 (ja) |
| WO (1) | WO2000016455A1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026386A (ja) * | 2000-07-10 | 2002-01-25 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| JP3835260B2 (ja) * | 2001-11-19 | 2006-10-18 | 株式会社日立製作所 | 光ディスク装置 |
| US7279718B2 (en) * | 2002-01-28 | 2007-10-09 | Philips Lumileds Lighting Company, Llc | LED including photonic crystal structure |
| JP2003229627A (ja) * | 2002-02-01 | 2003-08-15 | Hitachi Ltd | 光デバイスの実装方法及び光ヘッド装置 |
| US8294172B2 (en) | 2002-04-09 | 2012-10-23 | Lg Electronics Inc. | Method of fabricating vertical devices using a metal support film |
| JP4233268B2 (ja) * | 2002-04-23 | 2009-03-04 | シャープ株式会社 | 窒化物系半導体発光素子およびその製造方法 |
| JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US6841802B2 (en) | 2002-06-26 | 2005-01-11 | Oriol, Inc. | Thin film light emitting diode |
| JP2004047662A (ja) * | 2002-07-11 | 2004-02-12 | Rohm Co Ltd | 半導体発光素子 |
| US7098589B2 (en) * | 2003-04-15 | 2006-08-29 | Luminus Devices, Inc. | Light emitting devices with high light collimation |
| US6831302B2 (en) * | 2003-04-15 | 2004-12-14 | Luminus Devices, Inc. | Light emitting devices with improved extraction efficiency |
| JP2005101149A (ja) * | 2003-09-24 | 2005-04-14 | Sharp Corp | 半導体発光装置及びその製造方法 |
| WO2005039001A1 (ja) * | 2003-10-15 | 2005-04-28 | Sanyo Electric Co., Ltd | ２ビーム半導体レーザ装置 |
| WO2005055300A1 (en) * | 2003-12-05 | 2005-06-16 | Showa Denko K.K. | Method for production of semiconductor chip and semiconductor chip |
| US7347354B2 (en) * | 2004-03-23 | 2008-03-25 | Intel Corporation | Metallic solder thermal interface material layer and application of the same |
| JP4601403B2 (ja) * | 2004-11-25 | 2010-12-22 | パナソニック株式会社 | 半導体レーザ素子の製造方法及びその製造装置 |
| JP4839478B2 (ja) | 2005-10-03 | 2011-12-21 | Ｄｏｗａエレクトロニクス株式会社 | 垂直共振器型発光ダイオード及びその製造方法 |
| JP2007165409A (ja) * | 2005-12-09 | 2007-06-28 | Rohm Co Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
| US8080833B2 (en) * | 2007-01-26 | 2011-12-20 | Crystal Is, Inc. | Thick pseudomorphic nitride epitaxial layers |
| KR101428052B1 (ko) * | 2007-12-13 | 2014-08-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP5234022B2 (ja) * | 2009-07-15 | 2013-07-10 | 住友電気工業株式会社 | 窒化物系半導体発光素子 |
| JP5368957B2 (ja) * | 2009-12-04 | 2013-12-18 | シャープ株式会社 | 半導体レーザチップの製造方法 |
| JP5734098B2 (ja) * | 2011-05-31 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | 半導体レーザの製造方法 |
| US20150060400A1 (en) * | 2012-04-18 | 2015-03-05 | Fujimi Incorporated | Polishing composition |
| US9728934B2 (en) * | 2015-08-31 | 2017-08-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Back-side-emitting vertical cavity surface emitting laser (VCSEL) wafer bonded to a heat-dissipation wafer, devices and methods |
| JP6738610B2 (ja) * | 2016-01-29 | 2020-08-12 | 株式会社沖データ | 発光素子装置及び光プリントヘッド |
| US10833474B2 (en) * | 2017-08-02 | 2020-11-10 | Nlight, Inc. | CTE-matched silicon-carbide submount with high thermal conductivity contacts |
| JP6930378B2 (ja) * | 2017-10-31 | 2021-09-01 | 日本電信電話株式会社 | 半導体レーザ |
| JP6812333B2 (ja) * | 2017-12-08 | 2021-01-13 | エア・ウォーター株式会社 | 化合物半導体基板 |
| GB2622363A (en) * | 2022-09-12 | 2024-03-20 | Iqe Plc | A light emitting device of Ge |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156257U (ja) * | 1985-03-19 | 1986-09-27 | ||
| JPH01251681A (ja) * | 1988-03-25 | 1989-10-06 | Topcon Corp | 半導体レーザーの発振周波数・発振出力安定化装置 |
| JPH0846285A (ja) * | 1994-07-28 | 1996-02-16 | Nippondenso Co Ltd | 半導体レーザ素子 |
| US5974069A (en) * | 1994-09-16 | 1999-10-26 | Rohm Co., Ltd | Semiconductor laser and manufacturing method thereof |
| JP3584521B2 (ja) * | 1995-02-28 | 2004-11-04 | 昭和電工株式会社 | 窒化物半導体発光ダイオード |
| JP3685838B2 (ja) * | 1995-06-13 | 2005-08-24 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP3735145B2 (ja) * | 1995-09-14 | 2006-01-18 | 松下電器産業株式会社 | 炭化珪素薄膜およびその製造方法 |
| JPH09275226A (ja) * | 1996-02-09 | 1997-10-21 | Matsushita Electric Ind Co Ltd | 半導体発光素子、半導体受光素子及びその製造方法 |
| JP3617565B2 (ja) * | 1996-02-16 | 2005-02-09 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| JP3440679B2 (ja) * | 1996-03-01 | 2003-08-25 | ソニー株式会社 | 半導体装置 |
| JPH09307188A (ja) * | 1996-05-14 | 1997-11-28 | Hitachi Ltd | 窒素系ｉｉｉ−ｖ族化合物半導体素子およびその製造方法 |
| US5987048A (en) * | 1996-07-26 | 1999-11-16 | Kabushiki Kaisha Toshiba | Gallium nitride-based compound semiconductor laser and method of manufacturing the same |
| JP3688843B2 (ja) * | 1996-09-06 | 2005-08-31 | 株式会社東芝 | 窒化物系半導体素子の製造方法 |
| JPH1093194A (ja) * | 1996-09-10 | 1998-04-10 | Nec Corp | 窒化物半導体発光素子 |
| JP3147148B2 (ja) * | 1996-12-12 | 2001-03-19 | 日本電気株式会社 | 半導体レーザの製造方法 |
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
| US5998232A (en) * | 1998-01-16 | 1999-12-07 | Implant Sciences Corporation | Planar technology for producing light-emitting devices |
-
1999
- 1999-09-09 JP JP2000570882A patent/JP3850218B2/ja not_active Expired - Fee Related
- 1999-09-09 WO PCT/JP1999/004904 patent/WO2000016455A1/ja active Application Filing
- 1999-09-09 US US09/786,337 patent/US6735230B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000016455A1 (fr) | 2000-03-23 |
| US6735230B1 (en) | 2004-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3850218B2 (ja) | 半導体発光素子およびその製法 | |
| US6858882B2 (en) | Nitride semiconductor light-emitting device and optical device including the same | |
| US8581274B2 (en) | Integrated semiconductor light-emitting device and its manufacturing method | |
| US8004004B2 (en) | Semiconductor light emitting element, method for manufacturing the same, and light emitting device | |
| US20090315045A1 (en) | Integrated semiconductor light emitting device and method for manufacturing same | |
| JP2002246698A (ja) | 窒化物半導体発光素子とその製法 | |
| JP2002151796A (ja) | 窒化物半導体発光素子とこれを含む装置 | |
| JPH10145000A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP3087829B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP2003060318A (ja) | ＧａＮ系化合物半導体エピウェハ及びそれを用いた半導体素子 | |
| JPH10145002A (ja) | 窒化物半導体素子及び窒化物半導体の成長方法 | |
| JP4043087B2 (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
| JP3951973B2 (ja) | 窒化物半導体素子 | |
| JP2004047918A (ja) | 窒化物半導体レーザ素子の製造方法 | |
| JPH09260772A (ja) | 窒化物半導体レーザ素子 | |
| JP4423969B2 (ja) | 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子 | |
| JP4936598B2 (ja) | 窒化物半導体発光素子とその製法 | |
| JPH0955536A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子およびその製造方法 | |
| JPH11330622A (ja) | 窒化物半導体素子 | |
| JP2011258843A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP4100013B2 (ja) | 窒化物半導体レーザ素子及びその製造方法 | |
| JP3216118B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| WO2006106928A1 (ja) | 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子 | |
| JP4481385B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP5053102B2 (ja) | 窒化物半導体発光素子、窒化物半導体発光装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |