JPH09275226A - 半導体発光素子、半導体受光素子及びその製造方法 - Google Patents

半導体発光素子、半導体受光素子及びその製造方法

Info

Publication number
JPH09275226A
JPH09275226A JP900597A JP900597A JPH09275226A JP H09275226 A JPH09275226 A JP H09275226A JP 900597 A JP900597 A JP 900597A JP 900597 A JP900597 A JP 900597A JP H09275226 A JPH09275226 A JP H09275226A
Authority
JP
Japan
Prior art keywords
layer
substrate
receiving element
light receiving
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP900597A
Other languages
English (en)
Inventor
Yuzaburo Ban
雄三郎 伴
Akihiko Ishibashi
明彦 石橋
Nobuyuki Kamimura
信行 上村
Hidemi Takeishi
英見 武石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP900597A priority Critical patent/JPH09275226A/ja
Publication of JPH09275226A publication Critical patent/JPH09275226A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 短い波長領域での感度が高く、しかも大きな
受光電流が得られる窒素を含むIII−V族化合物半導体
から形成されている半導体受光素子、及び高い歩留まり
で製造できる窒素を含むIII−V族化合物半導体から形
成されている半導体発光素子を提供する。 【解決手段】 本発明による半導体受光素子は、基板7
0と、該基板70上に形成されたPN接合部と、を備え
た半導体受光素子であって、該PN接合部は、n型Rx
Ga1-xN(0≦x≦1)73及びp型RyGa1-y
(0≦y≦1)74から形成されており、該Rはアルミ
ニウムまたはホウ素を含んでいる。本発明による半導体
発光素子は、シリコン基板60と、該シリコン基板60
上に設けられた、窒素を含むIII−V族化合物半導体か
ら形成されている活性層64と、該活性層64を挟む、
窒素を含むIII−V族化合物半導体から形成されている
一対のクラッド層63、65と、を備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、青色領域(400
nm付近)の半導体発光素子及び受光素子に関してお
り、特に、窒素を含むIII−V族化合物半導体から形成
される発光素子、受光素子及びその製造方法に関する。
【0002】
【従来の技術】青色より短い波長領域で発光する発光素
子は、フルカラーディスプレーや、高い密度で記録可能
な光ディスク用光源として期待されている。このような
発光素子に用いられる半導体として、窒素(N)を含む
III−V族化合物半導体が注目を浴びている。
【0003】図13を参照しながら、従来の発光素子と
して、窒素(N)を含むIII−V族化合物半導体から形
成される半導体レーザ素子を説明する。この半導体レー
ザ素子は、サファイア(単結晶Al23)基板200上
に、GaNバッファ層201、n型AlGaNクラッド
層202、InGaN活性層203、p型AlGaNク
ラッド層204、及びp型GaNコンタクト層205を
順次積層した構造を備えている。p型GaNコンタクト
層205の上には、p側電極(Au電極)207が形成
され、n型AlGaNクラッド層102の一部露出部分
上に、n側電極(Al電極)208が形成されている。
【0004】以下に、図14を参照しながら、従来の受
光素子として、PINフォトダイオードを説明する。図
14に示されるPINフォトダイオードは、n+−Si
基板300と、その上に形成されたn−Si層301
と、n−Si層301の受光部に形成されたp+−Si
層(不純物拡散層)302とを備えている。n−Si層
301及びp+−Si層302の上に、開口部を持った
SiO2層303が形成されている。SiO2層303上
に、SiO2層303の開口部を介してp+−Si層30
2に接しているp側電極311が形成されている。n+
−Si基板300の裏面の全面には、n側電極が形成さ
れている。
【0005】図14に示されるPINフォトダイオード
は、シリコン(Si)から形成されている。 n+−Si
基板300にp型不純物をドーピングすることによって
形成されたp+−Si層302とn−Si層301との
間のPN接合で、ダイオードが形成されている。p+
Si層302及びn−Si層301の厚さ及び不純物濃
度を変えることで、PINフォトダイオードの分光感度
特性、周波数応答特性等をある程度変化させることがで
きる。
【0006】図15は、図14の受光素子の代表的な分
光感度を示す。図15からわかるように、Siを用いた
PINフォトダイオードは、波長800nm付近で最も
感度が高い。波長が800nmより長くあるいは短くな
ればなるほど、感度は小さくなる。
【0007】分光感度を決定する要因の一つとして吸収
係数がある。図16は、シリコンの吸収係数の波長依存
性を示す。長い波長側の遮断波長は、シリコンのバンド
ギャップエネルギーで決まる。一方、短い波長側の遮断
波長は、シリコンの吸収係数の大きさによって決まる。
シリコンの短い波長側の吸収係数は、105cm-1とい
う値で、非常に大きい。このため、短い波長の光は、ほ
とんど半導体表面付近で吸収されてしまう。すなわち、
短い波長の光によって励起された電子−正孔対は、PN
接合部に到達する前に、表面再結合によって消滅してし
まう。このことによって、短い波長側の遮断波長が限定
される。
【0008】
【発明が解決しようとする課題】図13に示される従来
の半導体レーザ素子において、次のような問題点があ
る。
【0009】サファイア基板200は絶縁性なので、基
板200の裏面を通して電流を流すことはできない。こ
のため、n側電極208を形成するためには、n型Al
GaNクラッド層202、InGaN活性層203、p
型AlGaNクラッド層204、及びp型GaNコンタ
クト層205を、部分的にエッチング除去して、一部が
露出しているn型AlGaNクラッド層202上に、n
側電極208を形成する必要があった。このため、製造
工程が複雑になり、コストが向上する。
【0010】また、図13の半導体レーザ素子は、サフ
ァイア基板200上に形成されるため、へき開が困難で
ある。各々の半導体レーザ素子を分離するために、へき
開の代わりに、ドライエッチングを行わなければならな
い。このため、素子に対するダメージが大きく、歩留ま
りが低下する。
【0011】図14に示される従来の受光素子におい
て、次のような問題点がある。
【0012】波長が短くなればなるほど感度が小さくな
るので、短い波長領域の光を用いる機器の実現が困難に
なる。例えば、光ディスクなどの記録媒体の記録密度を
高めるために、光源として用いられる半導体レーザ素子
の発振波長を短く(例えば、400nm付近)する傾向
がある。このような短い波長の光を受けて、それを電気
信号に変換する受光素子の感度が低いと、S/N比が悪
くなり、高速応答ができなくなる。
【0013】本発明は、上記事情に鑑みてなされたもの
であって、その目的とするところは、(1) へき開により
容易にレーザ出射端面が形成できる半導体レーザ素子、
及び(2)短い波長領域(500nm以下)の光に対し
て、高い感度を有する受光素子を提供することにある。
【0014】
【課題を解決するための手段】本発明による半導体発光
素子は、シリコン基板と、該シリコン基板上に設けられ
た、窒素を含むIII−V族化合物半導体から形成されて
いる活性層と、該活性層を挟む、窒素を含むIII−V族
化合物半導体から形成されている一対のクラッド層と、
を備えており、そのことにより上記目的が達成される。
ある実施形態では、前記シリコン基板の表面に、炭化珪
素層が形成されている。ある実施形態では、前記炭化珪
素層の上に、AlN層が形成されている。
【0015】ある実施形態では、前記活性層は、In
Ga1-xN(0≦x≦1)から形成されており、前記ク
ラッド層は、AlyGa1-yN(0≦y≦1)から形成さ
れている。
【0016】ある実施形態では、前記活性層のバンドギ
ャップは、前記クラッド層のバンドギャップより小さ
い。
【0017】ある実施形態では、前記半導体発光素子
は、半導体レーザ素子である。
【0018】本発明による半導体受光素子は、基板と、
該基板上に形成されたPN接合部と、を備えた半導体受
光素子であって、該PN接合部は、n型RxGa1-x
(0≦x≦1)及びp型RyGa1-yN(0≦y≦1)か
ら形成されており、該Rはアルミニウムまたはホウ素を
含んでいる、そのことにより上記目的が達成される。
【0019】ある実施形態では、前記基板は、シリコン
から形成されている。ある実施形態では、前記基板の表
面に、炭化珪素層が形成されている。
【0020】ある実施形態では、前記基板上に、受光素
子部からの電気信号を増幅する増幅素子が形成されてい
る。
【0021】ある実施形態では、前記基板の面方位は、
(111)面、または(100)面である。
【0022】本発明による半導体受光素子の製造方法
は、基板の表面に、第1導電型のRxGa1-xN層(0≦
x≦1)を形成する工程と、該第1導電型の該RxGa
1-xN層の上に、第2導電型のRyGa1-yN層(0≦y
≦1)を形成する工程と、を包含しており、該Rはアル
ミニウムまたはホウ素を含んでいる、そのことにより上
記目的が達成される。
【0023】ある実施形態では、前記基板は、シリコン
から形成されており、前記第1の導電型を有する。
【0024】ある実施形態では、前記基板の表面に、炭
化珪素層を形成する工程をさらに包含する。ある実施形
態では、前記炭化珪素層上に、AlN層を形成する工程
をさらに包含する。
【0025】ある実施形態では、前記基板上に、受光素
子部からの電気信号を増幅する増幅素子を形成する工程
をさらに包含する。
【0026】ある実施形態では、前記第2導電型の前記
yGa1-yN層上に、該第2導電型のコンタクト層を形
成する工程と、該コンタクト層、該RyGa1-yN層、及
び前記第1導電型の前記RxGa1-xN層を選択的にエッ
チングする工程と、前記基板上を開口部を持った絶縁膜
で覆う工程と、該絶縁膜上に、該開口部を介して該コン
タクト層に接する第1の電極を形成する工程と、該基板
の裏面に、第2の電極を形成する工程とをさらに包含す
る。
【0027】
【発明の実施の形態】以下に、本発明の実施形態を詳細
に説明する。なお、本願明細書において、「窒素及びガ
リウムを含む化合物半導体」、または「窒化ガリウム系
化合物半導体」とは、窒化ガリウム(GaN)のGaの
一部あるいは全体が他のIII族元素に置き換えられた半
導体、例えば、InsGa1-sN(0≦s≦1)及びAl
tGa1-tN(0≦t≦1)を含み、各構成原子の一部が
ドーパント原子等に置き換えられた半導体や、他の不純
物が添加された半導体をも含むものとする。InsGa
1-sN及びAltGa1-tNは、それぞれ「InGaN」
及び「AlGaN」とも略称する。
【0028】(第1の実施形態)図1を参照しながら、
本発明による窒化ガリウム系化合物半導体発光素子とし
て、半導体レーザ素子を説明する。本明細書では、「半
導体発光素子」は、発光ダイオードや半導体レーザを含
む。本実施形態では、基板60として、表面に炭化珪素
(SiC)層が形成されたシリコン(Si)を用いる。
【0029】図1は、本実施形態の窒化ガリウム系化合
物半導体レーザ素子の断面を模式的に示す。この半導体
レーザ素子は、図1に示されるように、n型シリコン基
板60と、基板60に形成された炭化珪素層61と、炭
化珪素層61上に設けれた半導体積層構造600と、発
光に必要な電流(駆動電流)を供給するための一対の電
極68及び69を備えている。n型炭化珪素層61は、
zinc-blende型立方晶構造を有する(ポリタイプは3C
構造である)。
【0030】半導体積層構造体600は、基板60に近
い側から順番に、n型AlNバッファ層62、n型Al
0.1Ga0.9Nクラッド層63、In0.1Ga0.9N活性層
64、p型Al0.1Ga0.9Nクラッド層65、及びp型
GaNコンタクト層66を含んでいる。次に、図1の半
導体レーザ素子の製造方法を説明する。
【0031】まず、n型シリコン基板60の表面に、n
型炭化珪素(SiC)層61を形成する工程を説明す
る。n型炭化珪素層61の成長に、表面制御エピタキシ
ー法を用いる。より詳しくは、シリコン(Si)と炭素
(C)とを原料として、分子線エピタキシー法(MBE
法)で数千Åの炭化珪素薄膜を成長する。その後、CV
D法を用いて、SiH4とC38とを原料として、炭化
珪素薄膜を数μmに成長させ、図1に示されるようなn
型炭化珪素層61を形成する。このように形成される炭
化珪素層61は、良好なzinc-blende型立方晶構造を有
する単結晶である。炭化珪素層61をn型にするために
は、例えば、窒素(N)を炭化珪素層61にドーピング
すればよい。
【0032】以下に、表面に炭化珪素層61が形成され
たシリコン基板60の上に、半導体積層構造600を堆
積させる工程を説明する。本実施形態において、半導体
層の堆積に、有機金属気相成長法(MOVPE法)を用
いる。
【0033】まず、表面に炭化珪素層61がエピタキシ
ャル成長したシリコン基板60を、炭素を含む面を表に
して、不図示のMOVPE装置の反応炉内の炭素製基板
ホルダ上に設置する。次に、ターボ分子ポンプ等を用い
て、装置内を高真空に排気した後、76Torrの水素
及びモノシランの混合雰囲気中で、基板温度を室温から
1100℃程度までに昇温する。加熱方法としては、高
周波加熱または抵抗加熱が用いられる。炭素製基板ホル
ダーを加熱し、熱伝導により基板60は加熱される。こ
の状態を30分間保持して熱処理を行う。これによっ
て、炭化珪素層61の炭素面にあるダングリングボンド
の一部は、水素またはモノシランが分解して生じた水素
原子によって終端される。
【0034】次に、基板温度を1030℃程度に降温し
た後、装置内をアンモニア及び水素の混合ガス雰囲気に
切り替える。この時、炭化珪素層61と炭化珪素層61
の上に形成すべきAlN層との間の格子不整合でエピタ
キシャル成長しないダングリングボンドは、水素により
終端されたままである。このため、炭化珪素層61の上
に、配向性が低下されない、高品質なAlNのエピタキ
シャル成長層が得られる。
【0035】その後、トリメチルアルミニウム(TM
A)を約20μモル/分の流量で追加供給し、n型Al
N層62を2μm程度成長する。n型ドーパントとして
シリコン(Si)を用い、モノシランを原料とする。ア
ンモニアの流量は、3L/分である。
【0036】次に、基板温度を1030℃程度のままに
維持し、TMAの供給量を約2μモル/分に変更すると
同時に、トリメチルガリウム(TMG)を約18μモル
/分供給して、n型Al0.1Ga0.9Nクラッド層63を
0.5μm成長する。
【0037】次に、TMA及びTMGの供給を同時に中
止しAlGaNの成長を停止した後、基板温度を800
℃程度に降温した後、TMG及びトリメチルインジウム
(TMI)をそれぞれ約1μモル/分、10μモル/分の
レートで供給し、In0.1Ga0.9N活性層64を10n
m程度成長する。
【0038】次に、TMG及びTMIの供給を停止した
後、アンモニア及び水素の混合ガスの雰囲気中で再び基
板温度を1030℃程度に昇温し、この状態を30分保
持して熱処理を行う。In0.1Ga0.9N活性層64は、
800℃の低温で成長したため結晶性が悪い。In0.1
Ga0.9N活性層64を成長させた後、1030℃程度
の高温で熱処理することにより、In0.1Ga0.9N活性
層64の結晶性が向上する。図2は、In0.1Ga0.9
活性層64の室温フォトルミネッセンス強度と、In
0.1Ga0.9N活性層64に対する熱処理時間との関係を
示す。熱処理時間の増加に伴って、発光強度が著しく増
大し、発光効率が向上することが分かる。
【0039】次に、TMA及びTMGをそれぞれ約2μ
モル/分、18μモル/分供給して、p型Al0.1Ga
0.9Nクラッド層65を0.5μm程度成長する。p型ド
ーパントとしては、MgまたはCが用いられ、それぞれ
シクロペンタジエニルマグネシウム(Cp2Mg)、及
びプロパンを原料とする。
【0040】次に、TMAの供給を停止し、TMGの供
給量を約20μモル/分に変更し、p型GaNコンタク
ト層66を1μm程度成長する。
【0041】その後、基板温度を700℃程度に降温
し、1気圧の窒素雰囲気中で1時間熱処理を施す。この
熱処理によって、p型Al0.1Ga0.9Nクラッド層65
及びp型GaNコンタクト層66中のMgアクセプター
は活性化される。
【0042】最後に、図1に示すように、p型GaNコ
ンタクト層66上にp側電極(Au)68、基板60の
裏面にn側電極(Ti)69を形成する。基板60に対
して、C軸方向にへき開を施し、レーザ光出射端面を形
成する。
【0043】本実施形態において、基板60としてシリ
コンを用いるので、基板60の上に立方晶の3C-SiC
が形成できる。このため、基板60の上に、良好な結晶
性を有する半導体積層構造600が形成できる。
【0044】また、基板60としてシリコンを用いるた
め、へき開により容易にレーザ出射端面が形成でき、発
振波長が約400nm帯の立方晶窒化ガリウム系半導体
レーザ素子が容易に作製できる。
【0045】n型Al0.1Ga0.9Nクラッド層63及び
p型Al0.1Ga0.9Nクラッド層65のAl組成は、0
以上であれば、注入キャリアの閉じ込め効果は得られ
る。In0.1Ga0.9N活性層64のバンドギャップは、
n型Al0.1Ga0.9Nクラッド層63及びp型Al0.1
Ga0.9Nクラッド層65のバンドギャップより小さ
い。
【0046】また、図3に示すように、レーザ発振の際
に光導波をより効率的にするために、In0.1Ga0.9
活性層64の上下に、In0.1Ga0.9N活性層64を挟
むようなAlxGa1-xN(0<x<1)ガイド層670
及び671を設けた方が好ましい。AlxGa1-xNガイ
ド層670及び671のAl組成(x)は、n型Al
0.1Ga0.9Nクラッド層63及びp型Al0.1Ga0.9
クラッド層65のAl組成より小さければ良い。
【0047】さらに、In0.1Ga0.9N活性層64は、
クラッド層63、65よりもAl組成の低いAlyGa
1-yNとGaNとによって形成される多重量子井戸であ
っても良い。この場合、MOVPE法を用いて、結晶成
長中に成長温度を変化させることなく、容易にレーザ構
造を作製できる。多重量子井戸型レーザは、In0.1
0.9N活性層64を用いた半導体レーザよりさらに短
い波長の360nm帯で発振できる。このため、多重量
子井戸型レーザは、高い記録密度の光ディスク用光源と
して応用できる。
【0048】なお、以上の説明では、半導体レーザは立
方晶の半導体結晶層から形成されているが、本発明はこ
れに限定されない。n型シリコン基板上にwurzite型六
方晶のn型SiC(ポリタイプは6Hまたは4Hであ
る)をエピタキシャル成長し、その上に、六方晶系の窒
化ガリウム系半導体で、図1及び図3に示すような半導
体レーザ素子を作製することも可能である。この場合、
例えば、塩素系ガスを用いてドライエッチングを行うこ
とによって、レーザ光出射端面を形成することができ
る。また、酸あるいはアルカリ水溶液に、半導体レーザ
構造を成長した基板を浸し、紫外光照射や電気分解等で
ウエットエッチングを行うことによって、レーザ光出射
端面を形成することもできる。
【0049】なお、本実施形態の製造方法は、発光ダイ
オードの製造にも適用できる。この場合、図1及び図3
に示すような構造に共振器端面を形成する必要はない。
【0050】(第2の実施形態)以下に、図4を参照し
ながら、本発明による受光素子の実施形態を説明する。
【0051】図4は、本実施形態の受光素子の断面を摸
式的に示す。この受光素子は、図4に示されるように、
n型シリコン(111)基板70と、n型炭化珪素層7
1と、n型AlNバッファ層72と、n型AlxGa1-x
N層(0≦x≦1)73と、p型AlyGa1-yN層(0
≦y≦1)74と、p型InzGa1-zN層(0<z<
1)75と、開口部を持った保護膜76と、一対の電極
78及び79とを備えている。
【0052】上記構造では、n型AlxGa1-xN層73
とp型AlyGa1-yN層74とによって、PN接合が形
成されている。p型InzGa1-zN層75は、PN接合
にp型コンタクトを形成するための層である。保護膜7
6は、SiO2から形成されており、保護膜76の開口
部を介して、p側電極(Au/Ni)78がp型In z
Ga1-zN層75に接続している。n側電極(Al)
は、基板70の裏面の全面に形成されている。
【0053】PN接合部を構成するAlGaNのAl組
成を変えることによって、すなわち、Al組成を増加さ
せることによって、分光感度(量子効率)のピーク位置
(量子効率が最大となる波長)が短い波長側へ移動す
る。これによって、短い波長領域で高い感度の素子特性
が得られる。
【0054】分光感度のピーク位置は、PN接合部に用
いられる材料のバンドギャップエネルギー付近に対応す
る。PN接合部の材料(AlxGa1-xN)として、例え
ば、GaN(x=0)が用いられる場合、分光感度のピ
ーク位置は360nm、AlN(x=1)が用いられる
場合、ピーク位置は200nm、AlxGa1-xN(0<
x<1)が用いられる場合は、ピーク位置は200nm
〜360nmの間となる。このことから、短い波長領域
では、Siを用いてPN接合を形成する場合に比べて、
窒化ガリウム系半導体によってPN接合を形成する方
が、より高い感度を有する受光素子が得られる。
【0055】GaNに添加する元素として、Alの代わ
りにホウ素(B)を用いても、分光感度のピーク位置を
短い波長側に移動させることができる。
【0056】また、基板70の表面に形成された炭化珪
素層71とその上に形成されるAlGaInN系結晶と
の間の格子定数差は約1%程度と小さいため、基板70
上に、暗電流の原因となる欠陥が少なく、高い品質を有
する半導体結晶が形成できる。
【0057】図5は、図4の受光素子の分光感度特性を
示す。図5から分かるように、500nm以下の波長領
域で、シリコンを用いた受光素子の量子効率は60〜7
0%程度であるのに対して、窒化ガリウム系半導体を用
いた受光素子の量子効率は90%以上になっている。す
なわち、本実施形態による受光素子は、紫色から青色ま
での短い波長領域の光を効率よく受光することができ
る。
【0058】なお、本実施形態では、基板としてシリコ
ンが用いられるが、本発明はこのことに限定されない。
窒化ガリウム系半導体によって形成されているPN接合
部を、シリコン基板の代わりにサファイア基板上に設け
ても、本発明による上記効果は得られる。
【0059】以下に、図6(a)〜(e)を参照しなが
ら、図4の受光素子の製造方法を説明する。
【0060】まず、n型シリコン(111)基板70上
に、n型炭化珪素層71 を成長させる。n型炭化珪素
層71の成長に、表面制御エピタキシー法を用いる。表
面制御エピタキシー法でSi基板70上に高い品質のS
iCエピタキシャル薄膜を形成し、その後、CVD法で
SiC薄膜を所望の厚さに成長させる。より詳しくは、
次のようである。
【0061】シリコン(Si)と炭素(C)とを原料と
して、分子線エピタキシー法(MBE法)で数千Åの炭
化珪素薄膜を成長する。その後、CVD法を用いて、S
iH4とC38とを原料として、炭化珪素薄膜を成長さ
せ、図6(a)に示されるようなn型炭化珪素層71
(厚さ:0.1〜3μm程度)を形成する。
【0062】次に、有機金属気相成長法(MOVPE
法)によって、図6(b)に示されるように、n型炭化
珪素層71の上に、n型AlNバッファ層72(厚さ:
0.1〜0.5μm程度)、n型AlGaN層73(厚
さ:2〜4μm程度)、p型AlGaN層74(厚さ:
0.5〜2μm程度)、及びp型InGaN層75(厚
さ:0.5〜1μm程度)を順次エピタキシャル成長す
る。なお、Al、Ga、In、Nの原料として、それぞ
れトリメチルアルミニウム(TMAl)、トリメチルガ
リウム(TMGa)、トリメチルインジウム(TMI
n)、及びアンモニア(NH3)を用いる。n型不純物
及びp型不純物の原料として、それぞれモノシラン(S
iH4)、シクロペンタジエニルマグネシウム(Cp2
Mg)を用いる。
【0063】次に、図6(c)に示されるように、Si
2をマスクとして、Cl2とH2の混合ガスを用いて、E
CR−RIBE法により、受光部以外の部分をn型Al
GaN層73の層内までドライエッチングする。n型A
lGaN層73の層内までドライエッチングするのは、
PN接合部を保護するためである。PN接合部の側面
は、後に形成されるSiO2膜で覆われる。
【0064】次に、図6(d)に示されるように、開口
部を持ったSiO2保護膜76を形成する。最後に、図
6(e)に示されるように、Si基板70の裏面にAl
でn側電極79、保護膜76の上に、保護膜76の開口
部を介してp型InGaN層75に接するように、p側
電極(Au/Ni)78を形成する。以上の説明で、S
i基板70の面方位として、(111)面が用いられ
た。これは、AlGaInN系結晶は六方晶系のウルツ
ァイト構造が最も安定であるからである。(100)面
のSi基板を用いても本実施形態は実現可能であり、そ
の場合、基板のへき開が容易であるため、高い歩留まり
で受光素子を製造できる。
【0065】さらに、基板70として、(100)オフ
基板あるいは(111)オフ基板を用いてもよい。
「(100)オフ基板」及び「(111)オフ基板」と
は、それぞれ(001)面及び(111)面から、ある
角度で傾斜するように研磨した基板を指す。オフ基板を
用いることによって、炭化珪素層上に成長するAlGa
InN系半導体層の結晶性、及び光学的、電気的特性
は、(100)ジャスト基板や(111)ジャスト基板
を用いる場合に比べて、格段に向上する。このため、受
光素子の暗電流が減少し、S/N比が向上する。ここ
で、「(100)ジャスト基板」及び「(111)ジャ
スト基板」とは、それぞれ(001)面及び(111)
面から、いずれの方向にも傾斜していない基板を指す。
【0066】また、本実施形態において、バッファー層
としてAlN層を用いたのは、AlGaInN系結晶の
なかで、AlNのSiCとの格子定数差が最も小さいか
らである。さらに、p型コンタクト層として用いられる
InGaN層のInの組成は、成長温度、及び原料ガス
の供給量比、すなわちTMInとTMGaの比によって
制御できる。
【0067】(第3の実施形態)以下に、図7を参照し
ながら、本発明による受光素子の他の実施形態を説明す
る。より詳しくは、受光素子部と受光素子部からの電気
信号を増幅する増幅回路部とが、同一のシリコン基板上
に形成された増幅回路一体型受光素子を説明する。本実
施形態の受光素子部は、実質的に、上記第2の実施形態
の受光素子と同一である。
【0068】図7は、本実施形態の増幅回路一体型受光
素子の断面を摸式的に示す。この増幅回路一体型受光素
子は、図7に示されるように、受光素子部Aと増幅回路
部Bを備えている。
【0069】受光素子部Aは、n側電極879が形成さ
れる位置の点で、図4の受光素子と異なる。n側電極8
79は、n型AlGaN層73の露出部上に形成されて
いる。これは、受光素子部Aの横に形成される増幅回路
部Bと接続するためである。なお、受光素子部Aと増幅
回路部Bとを接続するワイヤーなどは、図7に示されて
いない。n側電極879以外の構成は、第2の実施形態
の場合と同様であり、その説明を省略する。
【0070】増幅回路部Bは、増幅回路800を有して
おり、受光素子部Aの近傍のシリコン基板70の表面領
域に形成されている。増幅回路800は、シリコン基板
70の表面領域に形成される代わりに、n型炭化珪素層
71上に形成されてもよい。増幅回路800は、シリコ
ン基板70上に形成された場合に比べて、n型炭化珪素
層71上に形成された方が、高温まで動作が可能であ
り、より実用性が高い。
【0071】本実施形態によると、受光素子部Aと増幅
回路部Bとがモノリシックに一体化されているので、受
光素子部Aからの信号は、すぐに増幅回路部Bによって
増幅できる。受光素子部Aでの受光量の強度が小さくて
も、増幅回路部Bにより受光量は増幅されるので、S/
N比の大きい信号が得られる。
【0072】図8は、本実施形態による受光素子の分光
感度を示す。図14に示されるようなシリコンでPN接
合を形成している従来の受光素子によると、400nm
付近で、量子効率100%の場合でも0.1A/W程度
の分光感度しか得られない。本実施形態によると、受光
素子部Aのすぐ横に一体化された増幅素子で電流を増幅
できるので、図8に示されるように、400nm付近で
0.3A/W以上の分光感度が容易に得られる。このた
め、本実施形態による受光素子は、現行のCD等の光デ
ィスクに適用できる。
【0073】以下に、図9(a)〜(g)を参照しなが
ら、図7の受光素子の製造方法を説明する。
【0074】受光素子部Aの形成は、第2の実施形態で
説明した方法と同様な方法を用いる。
【0075】まず、図9(a)に示されるように、シリ
コン(111)基板70上に、n型炭化珪素層71を成
長させる。
【0076】その後、図9(b)に示されるように、M
OVPE法によって、n型炭化珪素層71の上に、n型
AlNバッファ層72、n型AlGaN層73、p型A
lGaN層74、及びp型InGaN層75を順次エピ
タキシャル成長させる。Al、Ga、In、及びNの原
料としては、第2の実施形態と同様に、それぞれトリメ
チルアルミニウム(TMAl)、トリメチルガリウム
(TMGa)、トリメチルインジウム(TMIn)、及
びアンモニア(NH3)が用いられる。また、n型不純
物及びp型不純物の原料として、それぞれモノシラン
(SiH4)及びシクロペンタジエニルマグネシウム
(Cp2Mg)が用いられる。
【0077】次に、図9(c)に示されるように、Si
2をマスクとして、Cl2とH2の混合ガスを用いて、E
CR−RIBE法により、受光素子部A以外の部分、す
なわち増幅回路部Bを形成すべき部分を、基板70が露
出するまで選択的にドライエッチングする。
【0078】次に、図9(d)に示されるように、受光
素子部Aの受光部以外の部分をn型AlGaN層73の
層内までドライエッチングする。
【0079】次に、図9(e )に示されるように、基
板70上に、開口部を持ったSiO2保護膜76を形成
する。その後、図9(f)に示されるように、n型Al
GaN層73の露出部上にAlでn側電極879、保護
膜76の上に、保護膜76の開口部を介してp型InG
aN層75に接するように、Au/Niでp側電極78
を形成する。最後に、図9(g)に示されるように、受
光素子部Aの右側のSi基板70上に増幅回路800を
形成する。
【0080】AlGaInN系半導体材料は耐高温性に
優れた材料であるため、通常のSiプロセス温度では、
増幅回路800を最後に形成しても、受光素子部Aを構
成する半導体層の結晶性等への影響はない。
【0081】また、第2の実施形態と同様に、Si基板
として、(111)ジャスト基板以外に(100)ジャ
スト基板、(111)オフ基板、または(100)オフ
基板を用いても、本発明による上記効果は得られる。
【0082】(第4の実施形態)図10〜12を参照し
ながら、本発明による受光素子のさらに他の実施形態を
説明する。本実施形態の受光素子は、実質的に、上記第
3の実施形態の増幅回路一体型受光素子と同一である。
本実施形態において、増幅回路は、電界効果トランジス
タ900によって形成されている。
【0083】図10は、本実施形態の増幅回路一体型受
光素子の斜視図である。図11は、図10の線11−1
1に沿った断面を示す。この増幅回路一体型受光素子
は、図10及び11に示されるように、受光素子部Aと
増幅回路部Bを備えている。受光素子部Aは、実質的に
第3の実施形態の受光素子部Aと同一であり、その説明
を省略する。以下に、増幅回路部Bのみについて説明す
る。
【0084】増幅回路部Bは、図11に示されるよう
に、電界効果トランジスタ900を有する。電界効果ト
ランジスタ900は、n型基板70の表面領域に形成さ
れたp型領域801内に位置するソース領域803とド
レイン領域802、ソース領域803とドレイン領域8
02との間のn型チャネル804、ソース領域803に
接するソース電極806、ドレイン領域802に接する
ドレイン電極805、及びSiO2絶縁膜807を介し
てn型チャネル804の上に形成されたゲート電極80
8を備えている。
【0085】電界効果トランジスタ900は、受光素子
部Aと同一の基板70上にモノリシックに集積化されて
いる。図10に示されるように、ゲート電極808を除
く受光素子部A及び増幅回路部Bの表面及び周りは、S
iO2保護膜76によって覆われている。保護膜76の
上に、配線メタル809が形成されており、受光素子部
Aのp側電極(Au/Ni)78と電界効果トランジス
タ900のゲート電極808を接続している。ドレイン
電極805、ソース電極806及び配線メタル809
は、それぞれドレイン電極パット815、ソース電極パ
ット816及びゲート電極パット818によって外部に
接続されている。
【0086】基板70とドレイン領域802とは、p型
領域801内に形成されたn型領域812を介して電気
的に接続されている。受光素子部Aのn型AlGaN層
73は、n型AlNバッファ層72、n型炭化珪素層7
1、n型シリコン基板70、及びn型領域812を通し
て、ドレイン領域802に電気的に接続されている。
【0087】上記のように受光素子部Aと電界効果トラ
ンジスタ900とを接続する代わりに、n型AlGaN
層73の露出部にn側電極を設けて、このn側電極と、
電界効果トランジスタ900のゲート電極を配線メタル
で接続してもよい。
【0088】図12は、図11の増幅回路一体型受光素
子の等価回路を示す。図12に示されるように、受光素
子Aは、電界効果トランジスタのソースとドレインの間
に接続されている。
【0089】本実施形態において、電界効果トランジス
タ900は、受光素子部Aの近傍のシリコン基板70の
表面領域に形成されている。このことについても、第3
の実施形態の場合と同様に、電界効果トランジスタ90
0を、基板70の表面領域に形成する代わりに、n型炭
化珪素層71上に形成してもよい。
【0090】また、以上の説明では、増幅回路として電
界効果トランジスタ900が用いられていたが、電界効
果トランジスタ900の代わりに、トランジスタの集積
度がさらに高い他の高級な増幅回路を用いてもよい。
【0091】
【発明の効果】本発明の半導体発光素子によると、次の
ような効果が得られる。
【0092】基板としてシリコンを用いるので、基板上
に立方晶の3C−SiC層が形成できる。このため、基
板の上に、良好な結晶性を有する半導体積層構造が形成
できる。しかも、へき開により容易にレーザ出射端面が
形成でき、発振波長が約400nm帯の立方晶窒化ガリ
ウム系半導体レーザ素子が容易に作製できる。
【0093】導電性を有するシリコン基板が用いられる
ので、基板の裏面に直接n側電極を形成できる。このた
め、発光素子の製造において、工程を大幅に簡素化でき
る。
【0094】また、本発明の受光素子によると、次のよ
うな効果が得られる。
【0095】シリコン基板上に、窒化ガリウム系半導体
(AlGaInN)によって受光部のPN接合が形成さ
れているため、500nm以下の短い波長領域において
も高い量子効率を有し、暗電流の小さい受光素子が得ら
れる。
【0096】シリコン基板、またはシリコン基板上に成
長した炭化珪素層の上に、増幅回路部を形成し、受光素
子部とモノリシックに一体化できるため、素子からは大
きな信号電流が得られる。このため、本発明による受光
素子は、短い波長領域で使用する受光素子として非常に
実用性が高い。このような受光素子は、発振波長500
nm以下のレーザ光を用いる高い記録密度の光ディスク
に使用でき、ハイビジョン用の光ディスク等の実現に大
きく寄与できる。
【図面の簡単な説明】
【図1】本発明による半導体レーザ素子の断面図
【図2】本発明による半導体レーザ素子に対して熱処理
を行う効果を示す図
【図3】本発明による他の半導体レーザ素子の断面図
【図4】本発明による受光素子の実施形態の断面図
【図5】本発明による受光素子の分光感度特性を示す図
【図6】(a)から(e)は、図4の受光素子の製造方
法を示す工程断面図
【図7】本発明による受光素子の他の実施形態の断面図
【図8】本発明による受光素子の分光感度特性を示す図
【図9】(a)から(g)は、図7の受光素子の製造方
法を示す工程断面図
【図10】本発明による受光素子のさらに他の実施形態
の斜視図
【図11】図10の受光素子の断面図
【図12】図10の受光素子の等価回路図
【図13】従来の半導体レーザ素子の断面図
【図14】従来のシリコンPINフォトダイオードの断
面図
【図15】従来のシリコンPINフォトダイオードの分
光感度を示す図
【図16】シリコンの吸収係数の波長依存性を示す図
【符号の説明】
70 n型シリコン基板 71 n型炭化珪素層 72 n型AlNバッファ層 73 n型AlGaN層 74 p型AlGaN層 75 p型InGaN層 76 SiO2保護膜 78 p側電極(Au/Ni) 79 n側電極(Al) 800 増幅回路 879 n側電極(Al) 300 n+−Si基板 301 n−Si層 302 p+−Si層 303 p側電極 310 n側電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武石 英見 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板と、 該シリコン基板上に設けられた、窒素を含むIII−V族
    化合物半導体から形成されている活性層と、 該活性層を挟む、窒素を含むIII−V族化合物半導体か
    ら形成されている一対のクラッド層と、を備えた半導体
    発光素子。
  2. 【請求項2】 前記シリコン基板の表面に、炭化珪素層
    が形成されている請求項1に記載の半導体発光素子。
  3. 【請求項3】 前記炭化珪素層の上に、AlN層が形成
    されている請求項2に記載の半導体発光素子。
  4. 【請求項4】 前記活性層は、InxGa1-xN(0≦x
    ≦1)から形成されており、前記クラッド層は、Aly
    Ga1-yN(0≦y≦1)から形成されている、請求項
    1から3のいずれかに記載の半導体発光素子。
  5. 【請求項5】 前記活性層のバンドギャップは、前記ク
    ラッド層のバンドギャップより小さい請求項1から4の
    いずれかに記載の半導体発光素子。
  6. 【請求項6】 前記半導体発光素子は、半導体レーザ素
    子である請求項1から5のいずれかに記載の半導体発光
    素子。
  7. 【請求項7】 基板と、該基板上に形成されたPN接合
    部と、を備えた半導体受光素子であって、 該PN接合部は、n型RxGa1-xN(0≦x≦1)及び
    p型RyGa1-yN(0≦y≦1)から形成されており、
    該Rはアルミニウムまたはホウ素を含んでいる、半導体
    受光素子。
  8. 【請求項8】 前記基板は、シリコンから形成されてい
    る請求項7に記載の半導体受光素子。
  9. 【請求項9】 前記基板の表面に、炭化珪素層が形成さ
    れている請求項8に記載の半導体受光素子。
  10. 【請求項10】 前記基板上に、受光素子部からの電気
    信号を増幅する増幅素子が形成されている、請求項8ま
    たは9に記載の半導体受光素子。
  11. 【請求項11】 前記基板の面方位は、(111)面、
    または(100)面である請求項8から10のいずれか
    に記載の半導体受光素子。
  12. 【請求項12】 基板の表面に、第1導電型のRxGa
    1-xN層(0≦x≦1)を形成する工程と、 該第1導電型の該RxGa1-xN層の上に、第2導電型の
    yGa1-yN層(0≦y≦1)を形成する工程と、を包
    含しており、該Rはアルミニウムまたはホウ素を含んで
    いる、半導体受光素子の製造方法。
  13. 【請求項13】 前記基板は、シリコンから形成されて
    おり、前記第1の導電型を有する請求項12に記載の半
    導体受光素子の製造方法。
  14. 【請求項14】 前記基板の表面に、炭化珪素層を形成
    する工程をさらに包含する、請求項13に記載の半導体
    受光素子の製造方法。
  15. 【請求項15】 前記炭化珪素層上に、AlN層を形成
    する工程をさらに包含する、請求項14に記載の半導体
    受光素子の製造方法。
  16. 【請求項16】 前記基板上に、受光素子部からの電気
    信号を増幅する増幅素子を形成する工程をさらに包含す
    る、請求項13から15のいずれかに記載の半導体受光
    素子の製造方法。
  17. 【請求項17】 前記第2導電型の前記RyGa1-yN層
    上に、該第2導電型のコンタクト層を形成する工程と、 該コンタクト層、該RyGa1-yN層、及び前記第1導電
    型の前記RxGa1-xN層を選択的にエッチングする工程
    と、 前記基板上を開口部を持った絶縁膜で覆う工程と、 該絶縁膜上に、該開口部を介して該コンタクト層に接す
    る第1の電極を形成する工程と、 該基板の裏面に、第2の電極を形成する工程と、をさら
    に包含する請求項13から16のいずれかに記載の半導
    体受光素子の製造方法。
JP900597A 1996-02-09 1997-01-21 半導体発光素子、半導体受光素子及びその製造方法 Withdrawn JPH09275226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP900597A JPH09275226A (ja) 1996-02-09 1997-01-21 半導体発光素子、半導体受光素子及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-23569 1996-02-09
JP2356996 1996-02-09
JP900597A JPH09275226A (ja) 1996-02-09 1997-01-21 半導体発光素子、半導体受光素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09275226A true JPH09275226A (ja) 1997-10-21

Family

ID=26343648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP900597A Withdrawn JPH09275226A (ja) 1996-02-09 1997-01-21 半導体発光素子、半導体受光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09275226A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP2006179799A (ja) * 2004-12-24 2006-07-06 Toshiba Ceramics Co Ltd 窒化ガリウム系化合物半導体およびその製造方法
JP2006216576A (ja) * 2005-02-01 2006-08-17 Toshiba Ceramics Co Ltd 化合物半導体デバイス
WO2007018299A1 (ja) * 2005-08-08 2007-02-15 Showa Denko K.K. 半導体素子及びその製造方法
US7329909B2 (en) 2005-02-02 2008-02-12 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2008258561A (ja) * 2007-03-13 2008-10-23 Covalent Materials Corp 窒化物半導体単結晶
WO2009075551A3 (en) * 2007-12-13 2009-09-11 Lg Innotek Co., Ltd Semiconductor light emitting device and method of fabricating the same
JP2011258988A (ja) * 2011-09-14 2011-12-22 Showa Denko Kk 半導体素子
WO2012032915A1 (ja) * 2010-09-10 2012-03-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2016039353A (ja) * 2014-08-11 2016-03-22 富士通株式会社 光電変換素子

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP2006179799A (ja) * 2004-12-24 2006-07-06 Toshiba Ceramics Co Ltd 窒化ガリウム系化合物半導体およびその製造方法
JP2006216576A (ja) * 2005-02-01 2006-08-17 Toshiba Ceramics Co Ltd 化合物半導体デバイス
US7329909B2 (en) 2005-02-02 2008-02-12 Kabushiki Kaisha Toshiba Nitride semiconductor device
US8222674B2 (en) 2005-08-08 2012-07-17 Showa Denko K.K. Semiconductor device having a group-III nitride superlattice layer on a silicon substrate
WO2007018299A1 (ja) * 2005-08-08 2007-02-15 Showa Denko K.K. 半導体素子及びその製造方法
US8043977B2 (en) 2005-08-08 2011-10-25 Showa Denko K.K. Method of manufacturing a semiconductor device having a group-III nitride superlattice layer on a silicon substrate
JP2008258561A (ja) * 2007-03-13 2008-10-23 Covalent Materials Corp 窒化物半導体単結晶
US8384093B2 (en) 2007-12-13 2013-02-26 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
US8198640B2 (en) 2007-12-13 2012-06-12 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
WO2009075551A3 (en) * 2007-12-13 2009-09-11 Lg Innotek Co., Ltd Semiconductor light emitting device and method of fabricating the same
WO2012032915A1 (ja) * 2010-09-10 2012-03-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
CN103109351A (zh) * 2010-09-10 2013-05-15 日本碍子株式会社 半导体元件用外延基板、半导体元件用外延基板的制造方法、以及半导体元件
US8853829B2 (en) 2010-09-10 2014-10-07 Ngk Insulators, Ltd Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP2011258988A (ja) * 2011-09-14 2011-12-22 Showa Denko Kk 半導体素子
JP2016039353A (ja) * 2014-08-11 2016-03-22 富士通株式会社 光電変換素子

Similar Documents

Publication Publication Date Title
JP3448450B2 (ja) 発光素子およびその製造方法
JP2956489B2 (ja) 窒化ガリウム系化合物半導体の結晶成長方法
US6815730B2 (en) Nitride-based semiconductor light-emitting device
JP3850218B2 (ja) 半導体発光素子およびその製法
JP3304782B2 (ja) 半導体発光素子
US5900647A (en) Semiconductor device with SiC and GaAlInN
JPH06177423A (ja) 青色発光素子
JP2000261106A (ja) 半導体発光素子、その製造方法及び光ディスク装置
JPH09293897A (ja) 半導体素子とその製造方法
JP4724901B2 (ja) 窒化物半導体の製造方法
JP2900990B2 (ja) 窒化物半導体発光素子
JP2001308460A (ja) 窒化物半導体レーザ素子とその光ピックアップ装置
JPH09275226A (ja) 半導体発光素子、半導体受光素子及びその製造方法
JP2003023179A (ja) p型III族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP4103309B2 (ja) p型窒化物半導体の製造方法
JP2918139B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3458625B2 (ja) 半導体の成長方法
JPH06260682A (ja) 青色発光素子
JP4720519B2 (ja) p型窒化物半導体の製造方法
JP3371830B2 (ja) 窒化物半導体発光素子
JP2011258843A (ja) 窒化物半導体発光素子及びその製造方法
JP4683731B2 (ja) 窒化物半導体レーザ素子とこれを含む光学装置
WO2006106928A1 (ja) 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子
JPH11145511A (ja) 窒化ガリウム系化合物半導体発光素子
JP3454037B2 (ja) GaN系素子用基板及びその製造方法及びGaN系素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060724